CN1892889A - 相变存储设备以及对其进行编程的方法 - Google Patents

相变存储设备以及对其进行编程的方法 Download PDF

Info

Publication number
CN1892889A
CN1892889A CNA2005101362513A CN200510136251A CN1892889A CN 1892889 A CN1892889 A CN 1892889A CN A2005101362513 A CNA2005101362513 A CN A2005101362513A CN 200510136251 A CN200510136251 A CN 200510136251A CN 1892889 A CN1892889 A CN 1892889A
Authority
CN
China
Prior art keywords
pulse
storage unit
state
duration
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101362513A
Other languages
English (en)
Other versions
CN1892889B (zh
Inventor
金惠珍
金杜应
李光振
鲁有桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1892889A publication Critical patent/CN1892889A/zh
Application granted granted Critical
Publication of CN1892889B publication Critical patent/CN1892889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

公开了一种相变存储设备及其编程方法。该相变存储设备包括：每个具有多个状态的存储单元、和向存储单元提供电流脉冲的编程脉冲发生器。该编程脉冲发生器通过施加第一脉冲到存储单元而将该存储单元初始化为复位或置位状态，然后施加第二脉冲而将该存储单元编程为所述多个状态之一。根据本发明，当在将存储单元初始化到复位或置位状态之后进行编程时，可以在不受存储单元的先前状态的影响的情况下，对存储单元进行正确编程。

Description

相变存储设备以及对其进行编程的方法
相关申请的交叉引用
本专利申请要求2005年7月6日提交的韩国专利申请第2005-60848号在35 U.S.C.§119下的优先权，由此通过引用而合并其全部内容。
技术领域
本发明涉及半导体存储设备，并具体涉及相变存储设备以及对其进行编程的方法。
背景技术
对于可以以随机存取方式工作的高集成密度和大容量的半导体存储设备的需求日益增加。通常用于便携式电子设备中的闪存通常被看作是这样的半导体存储设备。所提出的许多新种类的半导体存储设备的每一种包括由非易失性材料(而不是DRAM的易失性材料)制成的电容器。这样的设备包括采用铁电电容器的铁电RAM(FRAM)、采用隧道磁阻(tunnelingmagneto-resistive：TMR)膜的磁RAM(MRAM)、以及利用硫族化物合金的相变存储器(或PRAM)。作为非易失性存储设备的相变存储设备能够比其他存储器更容易地制成，并且在以低成本实现大容量存储器方面具有优势。
图1是图示了相变存储设备的存储单元的等价电路图。如图1所示，相变存储设备的存储单元10由可变电阻器C和通路(access)晶体管M组成。
可变电阻器C与位线BL相连。通路晶体管M连接在可变电阻器C和地电压之间。字线WL耦接到通路晶体管M的栅极。当预定电压被施加到字线WL时，通路晶体管M被导通，以通过位线BL为可变电阻器C提供电流IC。
可变电阻器C包括相变材料(未示出)。相变材料被调节为两种稳定状态之一，即晶态或非晶态。相变材料根据通过位线BL提供的电流IC而改变到晶态或非晶态。相变存储器借助于相变材料的这种特性而对其中的数据进行编程。
图2是示出了相变材料的特性的图表。在图2中，附图标记1表示非晶态的调节曲线，而附图标记2表示晶态的调节曲线。
参考图2，当相变材料(GST)在时间T1期间由电流源以超过其熔点Tm的高温加热之后迅速冷却时，该相变材料变为非晶态。非晶态通常被称为存储数据“1”的复位状态。否则，当相变材料在长于时间T1的时间T2期间以高于结晶温度Tc并低于熔点Tm的温度加热之后缓慢冷却时，该相变材料稳定(settled)为晶态。该晶态通常被称为存储数据“0”的置位状态。该存储单元是导电的，其阻抗根据相变材料的非晶体量而变化。该存储单元的阻抗在非晶态时为最高，而在晶态时为最低。
发明内容
本发明针对一种在具有多级单元的相变存储器中不管其先前状态如何而正确编程数据的方法。
本发明还针对一种能够不管其先前状态如何而正确编程其中的数据的相变存储器。
根据第一方面，本发明针对一种在相变存储设备中编程数据的方法。根据该方法，将第一脉冲施加到具有多个状态的存储单元。施加第二脉冲，以将该存储单元调节为所述多个状态之一。第二脉冲的波形根据所述多个状态而可变。
在一个实施例中，该第一脉冲将存储单元调节为复位状态。该第二脉冲的下降时间可根据所述多个状态而变化。在一个实施例中，当该存储单元从复位状态转变到置位状态时，第二脉冲的下降时间较长。该第二脉冲的振幅可根据所述多个状态而变化。当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅可以较小。在一个实施例中，该第二脉冲的持续时间根据所述多个状态而变化。当该存储单元从复位状态转变到置位状态时，第二脉冲的持续时间可以较大。在一个实施例中，该第二脉冲的振幅和持续时间根据所述多个状态而变化。当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅可以较小而持续时间可以较大。
在一个实施例中，该第一脉冲将存储单元调节为置位状态。该第二脉冲的下降时间可根据所述多个状态而变化。当该存储单元从置位状态转变到复位状态时，第二脉冲的下降时间可较短。在一个实施例中，该第二脉冲的振幅根据所述多个状态而变化。当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅可较大。在一个实施例中，该第二脉冲的持续时间可根据所述多个状态而变化。当该存储单元从置位状态转变到复位状态时，第二脉冲的持续时间可较小。在一个实施例中，该第二脉冲的振幅和持续时间可根据所述多个状态而变化。当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅可以较大而持续时间可以较小。
根据另一方面，本发明针对一种用于在相变存储设备中编程数据的方法。根据本方法，不管要编程的多比特数据如何，而将存储单元初始化为第一状态。对应于所述要编程的多比特数据，而将该存储单元从第一状态编程到第二状态。
在一个实施例中，该初始化步骤包括向存储单元施加第一脉冲。在一个实施例中，该编程步骤包括向初始化为第一状态的存储单元施加第二脉冲。该第一脉冲可保持恒定，而该第二脉冲的波形根据要编程的多比特数据而变化。该第一状态是复位状态或置位状态。
根据另一方面，本发明针对一种相变存储器。该存储器包括具有多个状态的存储单元和编程脉冲发生器。该编程脉冲发生器施加第一脉冲到该存储单元，并施加第二脉冲以将该存储单元调节为所述多个状态之一。第二脉冲的波形根据所述多个状态而可变。
在一个实施例中，第一脉冲将该存储单元调节为复位状态。当该存储单元从复位状态转变到置位状态时，第二脉冲的下降时间可较长。当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅可较小。当该存储单元从复位状态转变到置位状态时，第二脉冲的持续时间可较大。
在一个实施例中，第一脉冲将该存储单元调节为置位状态。当该存储单元从置位状态转变到复位状态时，第二脉冲的下降时间可较短。当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅可较大。当该存储单元从置位状态转变到复位状态时，第二脉冲的持续时间可较小。
附图说明
根据如附图所示的对于本发明优选方面的更具体的描述，本发明的前述和其他目的、特征和优点将更清楚，在所有不同的附图中，相同的附图标记始终表示相同的部件。附图不必按照比例，其重点在于图示本发明的原理。在这些图中，为了清楚起见，而夸大了各层和区域的厚度。
图1是图示了相变存储设备的存储单元的等价电路图。
图2是示出了相变材料的特性的图表。
图3是示出了对包括多级单元的相变存储设备进行编程的方法的图表。
图4是图示了根据本发明实施例的相变存储设备的电路图。
图5是图示了图4所示相变材料(GST)的多个状态的图。
图6和7是图示了根据本发明的编程相变存储设备的方法的示意波形图。
具体实施方式
最近，已提出了用于在单一存储单元中存储多于两比特的技术。这样的存储单元被称为多级单元(MLC)。在相变存储设备中，多级单元可进一步工作在复位和置位状态之间的中间状态。在美国专利第6625054号(下面称为‘054专利)中公开了具有多级单元的相变存储器中的编程方法。
图3是示出了对包括多级单元的相变存储设备进行编程的传统方法的图表，其在‘054专利中示出。参考图3，存储单元可沿着电流脉冲的下降时间而以四个状态工作。假设存储单元的复位状态对应于数据<1，1>，而存储单元的置位状态对应于数据<0，0>，则根据相变材料的非晶体量，该存储单元还可以工作在<1，0>和<0，1>的数据状态中。
根据‘054专利，相变存储设备通过控制提供到存储单元中的电流脉冲的下降时间而用两个比特对单一存储单元进行编程。‘054专利利用这样的特性，即当电流脉冲的下降时间更长时，相变材料的非晶体量变得更小。
然而，‘054专利存在这样的问题，即当电流脉冲被施加到所选择的存储单元时，相变材料的非晶体量根据其前一状态而变化。例如，将从<1，0>到<0，1>编程存储单元的情况和从<0，0>到<0，1>编程存储单元的情况进行比较，即使存储单元结果都为数据状态<0，1>，相变材料的非晶体量也可由前一状态改变。随着这种数据状态转换的重复发生，不可能通过相变材料的非晶体量而正确区分数据状态。也就是说，传统相变存储设备不足以可靠地进行精确的编程操作，因为其不考虑前一数据状态而编程数据。
图4是图示了根据本发明实施例的相变存储设备的电路图。参考图4，该相变存储设备500包括存储单元510和编程脉冲发生器530。
存储单元510包括可变电阻器520和通路晶体管M1。通路晶体管M1连接在可变电阻器520和地电压之间。字线WL耦接到通路晶体管M1的栅极。当通路晶体管M1被导通时，通过位线BL为可变电阻器520提供电流IC。在图4中，通路晶体管M1可以以二极管的形式实现。
参考图4，可变电阻器520包括上电极521、相变材料522、接触式插头(CP)524、和下电极525。上电极521与位线BL相连。下电极525连接在接触式插头524和通路晶体管M1之间。接触式插头524(也被称为“加热器塞”)由导电材料(例如氮化钛TiN)形成。相变材料522被插入在上电极521和接触式插头524之间。
相变材料522的状态可根据电流脉冲的振幅、持续时间、和下降时间而变化。阴影线部分523表示相变材料的非晶部分。随着其从非晶态进行到晶态，非晶体量的数量变得更少。
存储单元510可根据编程脉冲发生器530提供的电流脉冲而被调节为多于两种状态，其被称为“多态”。存储单元510根据相变材料522的非晶体量523而被设置为多态之一。可变电阻器520的阻抗取决于相变材料522的非晶体量523。
编程脉冲发生器530接收多比特数据，然后提供两个电流脉冲。编程脉冲发生器530能够提供多于两个电流脉冲。提供第一脉冲531而以复位或置位状态初始化相变材料522。第一脉冲531不管输入数据如何都维持相同的波形，而第二脉冲532由于输入数据而波形可变。提供第二脉冲532以将存储单元510编程为多态之一。关于可根据多态变化的下降时间、振幅、和/或持续时间，第二脉冲532是可调整的。编程脉冲发生器530也可能提供‘053专利和这里图6和7所示的各种电流脉冲。
图5是图示了图4所示相变材料(GST)的多个状态的图。参考图5，单一存储单元根据相变材料(GST)被调节为四种状态之一，以存储2比特数据。
存储数据<1，1>的相变材料(GST)被安排为非晶态、复位状态、或<1，1>状态。<1，1>状态具有最大非晶体量和最高阻抗。另一方面，存储数据<0，0>的相变材料(GST)被安排为晶态、置位状态、或<0，0>状态。<0，0>状态具有几乎为零的最低非晶体量和最低阻抗。
存储数据<1，0>的相变材料(GST)被调节为非晶态和晶态之间的第一中间状态。<1，0>状态具有比<1，1>状态小的非晶体量和阻抗。存储数据<0，1>的相变材料(GST)被调节为非晶态和晶态之间的第二中间状态。<0，1>状态具有比<1，0>状态小的非晶体量和阻抗。
图6和7是图示了根据本发明的编程相变存储设备的方法的示意波形图。图6的波形(a)到(d)与以复位状态对存储单元进行初始化的情况相关联，而图7的波形(a)到(d)与以置位状态对存储单元进行初始化的情况相关联。
图6的波形(a)到(d)图示了在以复位状态对存储单元进行初始化之后编程数据时的第一和第二脉冲，其中第一脉冲维持其波形恒定，而第二脉冲的波形根据多态而可变。波形(a)图示了第二脉冲随下降时间而变化的情况，而波形(b)图示了第二脉冲随振幅而变化的情况。波形(c)图示了第二脉冲随持续时间而变化的情况，而波形(d)图示了第二脉冲随振幅和持续时间而变化的情况。
参考图6的波形(a)，第一脉冲100不管多态如何而保持恒定，而第二脉冲101、102、103和104的下降时间根据多态而彼此不同。这里，下降时间被定义为电流Ic从最大电平下降到最小电平所花费的时间。如图2所示，相变材料(GST)的非晶体量随着冷却时间而可变。由此，可通过控制第二脉冲的下降时间而将存储单元编程为期望状态。
第一脉冲100不管先前状态如何而以复位状态对存储单元进行初始化。第二脉冲101-104的下降时间根据多态而不同，用于以期望状态编程存储单元。第二脉冲101具有接近0的下降时间。如果第二脉冲101被施加到存储单元，则存储单元被编程为<1，1>状态。第二脉冲102具有下降时间T1-T0。如果第二脉冲102被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲103具有下降时间T2-T0。这里，下降时间T2-T0比下降时间T1-T0长。如果第二脉冲103被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲104具有下降时间T3-T0。这里，下降时间T3-T0比下降时间T2-T0长。如果第二脉冲104被施加到存储单元，则存储单元被编程为<0，0>状态。具有可变下降时间的第二脉冲可具有图3所示的更多实际特征。
参考图6的波形(b)，第一脉冲200不管多态如何而保持恒定，而第二脉冲201、202、203和204的脉冲振幅根据多态而彼此不同。这里，脉冲振幅被定义为电流Ic的最大电平。如图2所示，相变材料(GST)的非晶体量随着温度而可变。由此，可通过控制第二脉冲的振幅而将存储单元编程为期望状态。
第一脉冲200不管先前状态如何而以复位状态对存储单元进行初始化。第二脉冲201-204的振幅根据多态而不同，用于以期望状态编程存储单元。例如，第二脉冲201具有振幅I0。如果第二脉冲201被施加到存储单元，则存储单元被编程为<1，1>状态。第二脉冲202具有振幅I1。这里，I1小于I0。如果第二脉冲202被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲203具有振幅I2。这里，I2小于I1。如果第二脉冲203被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲204具有振幅I3。这里，I3小于I2。如果第二脉冲204被施加到存储单元，则存储单元被编程为<0，0>状态。
参考图6的波形(c)，第一脉冲300不管多态如何而保持恒定，而第二脉冲301、302、303和304的持续时间(或脉冲宽度)根据多态而彼此不同。这里，持续时间被定义为维持电流Ic的最大电平的时间。如图2所示，相变材料(GST)的非晶体量随着温度的持续时间而可变。由此，可通过控制第二脉冲的持续时间而将存储单元编程为期望状态。
第一脉冲300不管先前状态如何而以复位状态对存储单元进行初始化。第二脉冲301-304的持续时间(或脉冲宽度)根据多态而不同，用于以期望状态编程存储单元。第二脉冲301具有持续时间D1-D0。如果第二脉冲301被施加到存储单元，则存储单元被编程为<1，1>状态。第二脉冲302具有持续时间D2-D0。这里，D2-D0比D1-D0长。如果第二脉冲302被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲303具有持续时间D3-D0。这里，D3-D0比D2-D0长。如果第二脉冲303被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲304具有持续时间D4-D0。这里，D4-D0比D3-D0长。如果第二脉冲304被施加到存储单元，则存储单元被编程为<0，0>状态。
参考图6的波形(d)，第一脉冲400不管多态如何而保持恒定，而第二脉冲401、402、403和404的持续时间和振幅根据多态而彼此不同。如图2所示，相变材料(GST)的非晶体量随着最大温度和温度的持续时间而可变。由此，可通过控制第二脉冲的持续时间和振幅而将存储单元编程为期望状态。
第一脉冲400不管先前状态如何而以复位状态对存储单元进行初始化。第二脉冲401-404的持续时间和振幅根据多态而不同，用于以期望状态编程存储单元。第二脉冲401具有振幅I0和持续时间D1-D0。如果第二脉冲401被施加到存储单元，则存储单元被编程为<1，1>状态。第二脉冲402具有振幅I1和持续时间D2-D0。这里，I1小于I0并且D2-D0比D1-D0长。如果第二脉冲402被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲403具有振幅I2和持续时间D3-D0。这里，I2小于I1并且D3-D0比D2-D0长。如果第二脉冲403被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲404具有振幅I3和持续时间D4-D0。这里，I3小于I2并且D4-D0比D3-D0长。如果第二脉冲404被施加到存储单元，则存储单元被编程为<0，0>状态。
在图6中，当需要将存储单元编程为<1，1>状态时，可仅使用第一脉冲100、200、300和400，也就是说，可以不使用第二脉冲101、201、301和401。
利用图6所示的编程方案，存储单元总是从复位状态进行编程，使得可能在编程不受前一状态的影响的情况下完成精确的编程操作。
图7的波形(a)到(d)示出了在以置位状态对存储单元进行初始化之后编程数据时的第一和第二脉冲，其中第一脉冲维持其波形恒定，而第二脉冲的波形根据多态而可变。波形(a)图示了第二脉冲随下降时间而变化的情况，而波形(b)图示了第二脉冲随振幅而变化的情况。波形(c)图示了第二脉冲随持续时间而变化的情况，而波形(d)图示了第二脉冲随振幅和持续时间而变化的情况。
参考图7的波形(a)，第一脉冲600不管多态如何而保持恒定，而第二脉冲601、602、603和604的下降时间根据多态而彼此不同。
第一脉冲600不管先前状态如何而以置位状态对存储单元进行初始化。第二脉冲601-604的下降时间根据多态而不同，用于以期望状态编程存储单元。第二脉冲601具有下降时间T1-T0。如果第二脉冲601被施加到存储单元，则存储单元被编程为<0，0>状态。第二脉冲602具有下降时间T2-T0。这里，T2-T0比下降时间T1-T0短。如果第二脉冲602被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲603具有下降时间T3-T0。这里，T3-T0比T2-T0短。如果第二脉冲603被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲604具有接近0的下降时间。如果第二脉冲604被施加到存储单元，则存储单元被编程为<1，1>状态。
参考图7的波形(b)，第一脉冲700不管多态如何而保持恒定，而第二脉冲701、702、703和704的脉冲振幅根据多态而彼此不同。
第一脉冲700不管先前状态如何而以置位状态对存储单元进行初始化。第二脉冲701-704的振幅根据多态而不同，用于以期望状态编程存储单元。例如，第二脉冲701具有振幅I0。如果第二脉冲701被施加到存储单元，则存储单元被编程为<0，0>状态。第二脉冲702具有振幅I1。这里，I1大于I0。如果第二脉冲702被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲703具有振幅I2。这里，I2大于I1。如果第二脉冲703被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲704具有振幅I3。这里，I3大于I2。如果第二脉冲704被施加到存储单元，则存储单元被编程为<1，1>状态。
参考图7的波形(c)，第一脉冲800不管多态如何而保持恒定，而第二脉冲801、802、803和804的持续时间(或脉冲宽度)根据多态而彼此不同。
第一脉冲800不管先前状态如何而以置位状态对存储单元进行初始化。第二脉冲801-804的持续时间(或脉冲宽度)根据多态而不同，用于以期望状态编程存储单元。第二脉冲801具有持续时间D1-D0。如果第二脉冲801被施加到存储单元，则存储单元被编程为<0，0>状态。第二脉冲802具有持续时间D2-D0。这里，D2-D0比D1-D0短。如果第二脉冲802被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲803具有持续时间D3-D0。这里，D3-D0比D2-D0短。如果第二脉冲803被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲804具有持续时间D4-D0。这里，D4-D0比D3-D0短。如果第二脉冲804被施加到存储单元，则存储单元被编程为<1，1>状态。
参考图7的波形(d)，第一脉冲900不管多态如何而保持恒定，而第二脉冲901、902、903和904的持续时间和振幅根据多态而彼此不同。
第一脉冲900不管先前状态如何而以置位状态对存储单元进行初始化。第二脉冲901-904的持续时间和振幅根据多态而不同，用于以期望状态编程存储单元。第二脉冲901具有振幅I0和持续时间D1-D0。如果第二脉冲901被施加到存储单元，则存储单元被编程为<0，0>状态。第二脉冲902具有振幅I1和持续时间D2-D0。这里，I1大于I0并且D2-D0比D1-D0短。如果第二脉冲902被施加到存储单元，则存储单元被编程为<0，1>状态。第二脉冲903具有振幅I2和持续时间D3-D0。这里，I2大于I1并且D3-D0比D2-D0短。如果第二脉冲903被施加到存储单元，则存储单元被编程为<1，0>状态。第二脉冲904具有振幅I3和持续时间D4-D0。这里，I3大于I2并且D4-D0比D3-D0短。如果第二脉冲904被施加到存储单元，则存储单元被编程为<1，1>状态。
在图7中，当需要将存储单元编程为<0，0>状态时，可仅使用第一脉冲600、700、800和900，也就是说，可以不使用第二脉冲601、701、801和901。
利用图7所示的编程方案，存储单元总是从复位状态进行编程，使得可能在操作不受前一状态的影响的情况下完成精确的编程操作。根据本发明，由于存储单元以复位或置位状态初始化之后被编程，所以可以不受先前状态的影响而正确地对存储单元进行编程。
尽管已参考其示范实施例而具体示出和描述了本发明，但是本领域普通技术人员应明白，在不脱离以下权利要求限定的本发明的精神和范围的情况下，可在这里进行形式和细节的各种改变。

Claims (33)

1.一种用于在相变存储设备中编程数据的方法，包括以下步骤：
向具有多个状态的存储单元施加第一脉冲；和
施加第二脉冲，以将该存储单元调节为所述多个状态之一，
其中第二脉冲的波形根据所述多个状态而可变。
2.根据权利要求1的方法，其中该第一脉冲将存储单元调节为复位状态。
3.根据权利要求2的方法，其中该第二脉冲的下降时间根据所述多个状态而变化。
4.根据权利要求3的方法，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的下降时间较长。
5.根据权利要求2的方法，其中该第二脉冲的振幅根据所述多个状态而变化。
6.根据权利要求5的方法，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅较小。
7.根据权利要求2的方法，其中该第二脉冲的持续时间根据所述多个状态而变化。
8.根据权利要求7的方法，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的持续时间较大。
9.根据权利要求2的方法，其中该第二脉冲的振幅和持续时间根据所述多个状态而变化。
10.根据权利要求9的方法，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅较小而持续时间较大。
11.根据权利要求1的方法，其中该第一脉冲将存储单元调节为置位状态。
12.根据权利要求11的方法，其中该第二脉冲的下降时间根据所述多个状态而变化。
13.根据权利要求12的方法，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的下降时间较短。
14.根据权利要求11的方法，其中该第二脉冲的振幅根据所述多个状态而变化。
15.根据权利要求14的方法，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅较大。
16.根据权利要求11的方法，其中该第二脉冲的持续时间根据所述多个状态而变化。
17.根据权利要求16的方法，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的持续时间较小。
18.根据权利要求11的方法，其中该第二脉冲的振幅和持续时间根据所述多个状态而变化。
19.根据权利要求18的方法，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅较大而持续时间较小。
20.一种用于在相变存储设备中编程数据的方法，包括步骤：
不管要编程的多比特数据如何，而将存储单元初始化为第一状态；和
对应于所述要编程的多比特数据，而将该存储单元从第一状态编程到第二状态。
21.根据权利要求20的方法，其中该初始化步骤包括向存储单元施加第一脉冲。
22.根据权利要求21的方法，其中该编程步骤包括向初始化为第一状态的存储单元施加第二脉冲。
23.根据权利要求22的方法，其中该第一脉冲保持恒定，而该第二脉冲的波形根据要编程的多比特数据而变化。
24.根据权利要求22的方法，其中该第一状态是复位状态和置位状态之一。
25.一种相变存储器，包括：
具有多个状态的存储单元；和
编程脉冲发生器，其施加第一脉冲到该存储单元，并施加第二脉冲以将该存储单元调节为所述多个状态之一，
其中第二脉冲的波形根据所述多个状态而可变。
26.根据权利要求25的相变存储器，其中第一脉冲将该存储单元调节为复位状态。
27.根据权利要求26的相变存储器，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的下降时间较长。
28.根据权利要求26的相变存储器，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的振幅较小。
29.根据权利要求26的相变存储器，其中当该存储单元从复位状态转变到置位状态时，第二脉冲的持续时间较大。
30.根据权利要求25的相变存储器，其中第一脉冲将该存储单元调节为置位状态。
31.根据权利要求30的相变存储器，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的下降时间较短。
32.根据权利要求30的相变存储器，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的振幅较大。
33.根据权利要求30的相变存储器，其中当该存储单元从置位状态转变到复位状态时，第二脉冲的持续时间较小。
CN2005101362513A 2005-07-06 2005-12-23 相变存储设备以及对其进行编程的方法 Active CN1892889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR60848/05 2005-07-06
KR1020050060848A KR100794654B1 (ko) 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
CN1892889A true CN1892889A (zh) 2007-01-10
CN1892889B CN1892889B (zh) 2010-12-01

Family

ID=37562671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101362513A Active CN1892889B (zh) 2005-07-06 2005-12-23 相变存储设备以及对其进行编程的方法

Country Status (5)

Country Link
US (1) US7486536B2 (zh)
JP (1) JP2007018681A (zh)
KR (1) KR100794654B1 (zh)
CN (1) CN1892889B (zh)
DE (1) DE102005063287B4 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
CN101354912B (zh) * 2007-07-24 2012-04-25 海力士半导体有限公司 驱动相变存储设备的方法
CN102714056A (zh) * 2009-11-24 2012-10-03 英特尔公司 重置相变存储器位
CN102820054A (zh) * 2011-06-08 2012-12-12 美光科技公司 用于相变存储器编程的设定脉冲
CN101447226B (zh) * 2007-11-29 2013-05-01 三星电子株式会社 操作相变存储装置的方法
CN104882160A (zh) * 2007-05-31 2015-09-02 美光科技公司 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
CN108305655A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022123366A1 (en) * 2020-12-08 2022-06-16 International Business Machines Corporation Phase change memory cell
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419902B (en) * 2004-11-09 2008-02-13 Schlumberger Holdings Method of cementing expandable tubulars
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR101281683B1 (ko) * 2007-02-28 2013-07-03 삼성전자주식회사 전하 트랩형 플래시 메모리 소자의 작동 방법
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR101261008B1 (ko) 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치
DE602007010624D1 (de) * 2007-09-07 2010-12-30 Milano Politecnico Phasenwechsel-Speichervorrichtung für Multibit-Speicherung
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR101246833B1 (ko) 2007-12-20 2013-03-28 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics
KR101365683B1 (ko) 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
JP2009266316A (ja) * 2008-04-25 2009-11-12 Semiconductor Technology Academic Research Center メモリ装置、電子機器、相変化メモリ素子への記録方法
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
KR101552209B1 (ko) * 2008-10-17 2015-09-11 삼성전자주식회사 멀티 비트를 프로그램하는 가변 저항 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
US20100195263A1 (en) * 2009-02-02 2010-08-05 Space Charge, LLC Capacitors using carbon-based extensions
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
GB2492701B (en) * 2010-03-30 2014-03-19 Ibm Programming at least one multi-level phase change memory cell
KR101198137B1 (ko) 2010-09-03 2012-11-12 에스케이하이닉스 주식회사 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법
US8446758B2 (en) * 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
KR102634840B1 (ko) * 2018-08-24 2024-02-08 에스케이하이닉스 주식회사 전자 장치
US10872664B1 (en) * 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
JPH06141241A (ja) * 1992-10-26 1994-05-20 Hitachi Denshi Ltd Ｘ線観察装置の信号処理方式
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
DE69927967T2 (de) 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6343033B1 (en) 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
DE60323202D1 (de) 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100512181B1 (ko) 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7327602B2 (en) * 2004-10-07 2008-02-05 Ovonyx, Inc. Methods of accelerated life testing of programmable resistance memory elements

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
CN104882160B (zh) * 2007-05-31 2018-11-23 美光科技公司 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN104882160A (zh) * 2007-05-31 2015-09-02 美光科技公司 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN101354912B (zh) * 2007-07-24 2012-04-25 海力士半导体有限公司 驱动相变存储设备的方法
CN101447226B (zh) * 2007-11-29 2013-05-01 三星电子株式会社 操作相变存储装置的方法
CN102714056A (zh) * 2009-11-24 2012-10-03 英特尔公司 重置相变存储器位
CN102714056B (zh) * 2009-11-24 2016-06-29 英特尔公司 重置相变存储器位
CN102820054A (zh) * 2011-06-08 2012-12-12 美光科技公司 用于相变存储器编程的设定脉冲
CN102820054B (zh) * 2011-06-08 2015-08-26 美光科技公司 用于相变存储器编程的设定脉冲
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
CN108305655A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
CN108305655B (zh) * 2017-01-13 2023-06-06 三星电子株式会社 包括阻变材料的存储设备及其驱动方法
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
CN112041930A (zh) * 2018-11-09 2020-12-04 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022123366A1 (en) * 2020-12-08 2022-06-16 International Business Machines Corporation Phase change memory cell
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
GB2617734A (en) * 2020-12-08 2023-10-18 Ibm Phase change memory cell

Also Published As

Publication number Publication date
CN1892889B (zh) 2010-12-01
DE102005063287B4 (de) 2015-02-12
KR100794654B1 (ko) 2008-01-14
US20070008769A1 (en) 2007-01-11
US7486536B2 (en) 2009-02-03
DE102005063287A1 (de) 2007-01-11
KR20070005823A (ko) 2007-01-10
JP2007018681A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1892889A (zh) 相变存储设备以及对其进行编程的方法
US10387338B2 (en) Memory tile access and selection patterns
US9818481B2 (en) Resistive memory device and operation method thereof
Papandreou et al. Programming algorithms for multilevel phase-change memory
CN1637948A (zh) 用于相变存储阵列的置位编程方法和写入驱动器电路
CN1841557A (zh) 使用位专用参考电平来读存储器
CN1901089A (zh) 存储器件
CN1536688A (zh) 低电流和高速相变存储设备及用于驱动这种设备的方法
US20090016099A1 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
CN1779848A (zh) 存储器件和半导体器件
CN1892902A (zh) 存储器件和半导体器件
CN1819054A (zh) 半导体存储装置及其写入方法
CN1933023A (zh) 相变存储装置及其编程方法
US20160035791A1 (en) Resistance variable memory cell structures and methods
US8614922B2 (en) Semiconductor storage apparatus or semiconductor memory module
CN108305655A (zh) 包括阻变材料的存储设备及其驱动方法
JP2010225227A (ja) 不揮発性半導体記憶装置
CN110942794A (zh) 在编程期间具有寄生电阻补偿的电阻存储器设备
US11823741B2 (en) PCRAM analog programming by a gradual reset cooling step
US20150213888A1 (en) Memory device with reduced neighbor memory cell disturbance
CN101042934A (zh) 存储器件和操作这种存储器件的方法
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
CN1741194A (zh) 非易失性半导体存储装置及读出方法
JP5604844B2 (ja) 記憶装置、及び記憶装置の動作方法
CN1897158A (zh) 存储设备以及半导体设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant