CN1897320A - 相变化存储元件及其形成方法 - Google Patents

相变化存储元件及其形成方法 Download PDF

Info

Publication number
CN1897320A
CN1897320A CNA2006100016147A CN200610001614A CN1897320A CN 1897320 A CN1897320 A CN 1897320A CN A2006100016147 A CNA2006100016147 A CN A2006100016147A CN 200610001614 A CN200610001614 A CN 200610001614A CN 1897320 A CN1897320 A CN 1897320A
Authority
CN
China
Prior art keywords
bottom electrode
phase change
insulating barrier
change memory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100016147A
Other languages
English (en)
Other versions
CN100495756C (zh
Inventor
黄健朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1897320A publication Critical patent/CN1897320A/zh
Application granted granted Critical
Publication of CN100495756C publication Critical patent/CN100495756C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明提供一种相变化存储元件及其形成方法，可降低相变化体积且具有较低驱动电流。该存储元件的形成方法包括，形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一抗反射层；图案化及蚀刻该抗反射层及该下电极，形成一具有侧边的下电极；以及在该抗反射层上形成一相变化材料层，其中该相变化材料层与该下电极侧边相接触。该存储元件的形成方法更包括形成一上电极于该相变化材料层上，以及形成一上电极接点于该上电极上。本发明可降低制程复杂度及成本，且可降低写入电流。

Description

相变化存储元件及其形成方法
技术领域
本发明有关于一种半导体元件及其制程，特别有关于一种具有小相变化(phase change)体积的相变化随机存取存储器元件及其制法。
背景技术
相变化技术为下一代存储元件的最具发展的储存方式。其利用硫属化物半导体(chalcogenide semiconductor)作为储存材料。硫属化物半导体又称为相变化材料，具有结晶及非晶两种型态。在结晶状态时，相变化材料具有低电阻，而在非晶状态时则具有高电阻。相变化材料在结晶态及非晶态的电阻比一般约大于1000，因此相变化存储元件在读取状态时不易产生错误。硫属化物在某些温度范围下无论在结晶态或非晶态皆非常稳定，可通过电子脉冲在两态间来回转换。利用硫属化物相变化原理的存储元件一般称为相变化随机存取存储元件(PRAM)。
PRAM具有多种优点，包括，高速、低耗电量、非易失性、高密度及低成本。此外PRAM具有多种其他存储元件(例如：DRAM、SRAM以及快闪存储器)所缺乏的优点，例如非易失性、可在高速下进行写入，例如低于约50纳秒。由于不需要晶体管来完成读取或写入的动作，因此存储元件可形成高密度。此外，PRAM存储元件相容于CMOS逻辑元件，且相对于其他存储元件具有较低的制造成本。
图1显示传统底部接点PRAM存储元件。相变化材料2形成在上电极4与下电极接点6之间。当电流经过时，将相变化材料2加热至高于熔点温度，接着温度快速下降至低于结晶温度，如区域8所示，部分相变化材料转换成具有高电阻的非晶态，因此PRAM存储元件转换至高电阻态。区域8可通过加热相变化材料2至高于结晶温度，但低于熔点温度间一段时间后，回复至结晶态。
改良PRAM元件的挑战在于降低用来引发可逆相变化的写入电流。一般来说，具有特定电阻的相变化材料，较小的电阻接点面积会形成较高的电阻，当电流经过时会产生较高的电阻热能。较小的电阻接点区域相对需要较小的驱动电流，因此可降低能量消耗。
传统制造PRAM的方法中试图缩小电极接点区域，当电极接点区域随着相变化量而缩小，所需的写入电流也随着降低。当传统方法成功降低接点面积，微影及蚀刻制程却限制了接点的尺寸大小。
其他改善方法是利用通过改变接点的几何型态，以降低接触面积。图2显示具有侧边的相变化存储元件。相变化材料12具有一与下电极14相接触的接触区域20。由于可形成非常薄的下电极14，因此接触区域20具有非常小的面积，例如约0.004μm2。因此，电流密度大幅改善。然而上述方法需要复杂且高成本的制程，例如为了形成侧边接触区域20，下电极14沉积及图案化后，接着沉积层间介电层(ILD)15。在层间介电层15中形成沟槽18至绝缘层22中，以露出下电极14的侧边(接触区域20)。上述传统的方法中至少需要两道光罩，一道用来形成下电极14，而另一道用来形成沟槽18。
因此，业界亟需一种降低PRAM元件制程步骤及成本的制造方法。
发明内容
本发明提供一种可降低相变化量及驱动电流的相变化存储元件及其制法。
为实现上述目的，本发明提供一种相变化存储元件，包括一底部绝缘层，包括一下电极接点；一下电极，置于该下电极接点上，其中该下电极包括一侧边，向下延伸至该底部绝缘层的顶部表面；一抗反射层(ARC)，置于该下电极上；以及一相变化材料层，置于该抗反射层及该底部绝缘层之上，其中该相变化材料层与该下电极的侧边相接触。此外，相变化材料层更包括一上电极，置于该相变化材料层之上。
为了实现上述目的，本发明提供一种相变化存储元件，包括：一底部绝缘层及一下电极接点，自该底部绝缘层的顶部表面延伸至底部表面；一下电极，置于至少部分该下电极接点以及部分该底部绝缘层之上，且该下电极具有一侧边；一绝缘层，置于该下电极之上；一相变化材料层，置于该绝缘层上并延伸至该底部绝缘层上，其中该相变化材料层接触该下电极的侧边；以及一上电极，置于该相变化材料层之上。
本发明所述的相变化存储元件，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。
本发明所述的相变化存储元件，该绝缘层与该下电极大抵具有相同形状，且该绝缘层大抵与该下电极重迭。
本发明所述的相变化存储元件，该绝缘层为一多层堆叠结构。
本发明所述的相变化存储元件，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。
本发明所述的相变化存储元件，该相变化材料为硫属化物。
本发明所述的相变化存储元件，更包括一顶部绝缘层，该顶部绝缘层包括一上电极接点，电性连接至该上电极。
为实现上述目的，本发明提供一种形成相变化存储元件的方法，包括形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一抗反射层(ARC)；图案化及蚀刻该抗反射层以及该下电极，形成一具有侧边的下电极；以及在该抗反射层与该底部绝缘层上形成一相变化材料层，其中该相变化材料层与该下电极的侧边相接触。上述形成方法中更包括在该相变化材料层上形成一上电极。
为了实现上述目的，本发明提供一种相变化存储元件的形成方法，包括：形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一绝缘层；图案化及蚀刻该绝缘层及该下电极，形成一具有侧边的下电极；以及在该绝缘层上形成一相变化材料层，其中该相变化材料层与该下电极侧边相接触。
本发明所述的相变化存储元件的形成方法，更包括形成一上电极于该相变化材料层上，以及形成一上电极接点于该上电极上。
本发明所述的相变化存储元件的形成方法，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。
本发明所述的相变化存储元件的形成方法，该绝缘层与该下电极大抵具有相同形状，且该绝缘层大抵与该下电极重迭。
本发明所述的相变化存储元件的形成方法，该绝缘层为一多层堆叠结构。
本发明所述的相变化存储元件的形成方法，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。
本发明所述的相变化存储元件的形成方法，该相变化材料层为硫属化物。
本发明具有多种优点，第一，只需一道图案化及蚀刻步骤即可形成下电极及抗反射层，因此降低制程复杂度及成本。第二，通过避免在下层底部绝缘层中下电极的侧边形成沟槽(凹陷)，使得在元件运作中相变化材料大小的改变受到限制，因此写入电流降低。
附图说明
图1为传统底部接点PRAM存储元件。
图2为传统侧接点PRAM存储元件。
图3A、3B、4A、4B、5A～5C、6～8A及8B为本发明较佳实施例中间制程的截面图
具体实施方式
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：
如图3A所示，导线32与绝缘层30形成在第一金属化层中。在一较佳实施例中，可通过金属蚀刻制程形成导线32，接着形成绝缘介电层30，也就是层间介电层(ILD)。导线32可为一般常用的金属材料，例如金属或金属合金，包括Al、AlCu、Cu、Ti、TiN或W。导线32形成部分电流驱动线路(未显示)，以提供电流引发相变化。
在其他实施例中，如图3B所示，导线32是通过单镶嵌制程形成，其中绝缘层30在图案化光刻胶(未显示)、蚀刻出沟槽再以导电材料38填满沟槽后形成。接着以化学机械研磨制程(CMP)平坦化导电材料38及绝缘层30的表面形成导线，如图4A所示。
如图4A所示，在导线32上形成下电极接点36，下电极接点可为圆形或矩形。在一实施例中，通过沉积一金属层形成下电极接点36，接着蚀刻金属层形成所需的形状。另一绝缘层34，一般称为金属间介电层(IMD)，与下电极接点36形成在同一层。
在一较佳实施例中，如图4B所示，通过镶嵌制程形成下电极接点36，包括形成绝缘层34，接着图案化光刻胶(未显示)，以及在绝缘层34中蚀刻出开口40，接着以导电材料填满开口40，再以化学机械研磨制程移除多余的导电材料，形成下电极接点36，如图5A所示。其中导线32及下电极接点36可以双镶嵌制程同时形成且为相同材料，也可以单镶嵌制程以相同或不同的导电材料形成。此外，可结合金属蚀刻制程及镶嵌制程形成导线32及下电极接点36。
下电极接点为导电材料，例如Ti、TiN、TiW、W、TiAl、TiAlN或上述材料的组合，并使用传统制程形成，例如化学气相沉积(CVD)或溅镀。绝缘层30及34可由一或多种介电绝缘材料形成，例如氧化硅、TEOS氧化物、PEOX、氟硅玻璃(FSG)、未掺杂硅酸盐玻璃(USG)、低介电常数(k＜2.9)氧化物硅，例如碳掺杂氧化物，或有机硅玻璃，也可为有机或无机的旋涂式介电材料(SOD)。
图5A显示形成下电极42及绝缘层44。毯覆性地沉积下电极层，接着形成抗反射层(ARC)。下电极层的较佳形成方法包括，化学气相沉积、等离子加强化学气相沉积(PECVD)以及溅镀法，也可使用其他一般常用的沉积方法。接着进行一道微影图案化步骤，之后再进行蚀刻制程，例如反应式离子蚀刻(RIE)。将抗反射层及电极蚀刻，分别形成绝缘层44及下电极42。接着进行蚀刻制程，留下绝缘层44以隔绝下电极与后续沉积的相变化材料。
在一较佳实施例中，绝缘层44是由抗反射层所形成，为一无机材料，例如SiQN、SiN、SiC、SiQC、SiCN。本实施例中是利用先前沉积的抗反射层来形成绝缘层44，因此可降低制造成本。在另一实施例中，可在下电极层上沉积并蚀刻介电层(较佳与形成下电极时同时进行)，以形成绝缘层44。介电层较佳为氧化物、氟硅玻璃(FSG)、未掺杂硅酸盐玻璃(USG)、黑钻石(由应用材料公司生产销售)、低介电常数材料或上述材料的组合。在另一实施例中，可将下电极层的表面氧化形成绝缘层44。绝缘层44可为多层堆叠结构。图5A显示双层绝缘层44包括441及442。上述多层堆叠结构较佳包括金属粘着层于多层结构的底部，以加强与下电极42的粘着性。绝缘层(例如抗反射层)、介电层或上述的组合最好形成在金属粘着层之上，其中介电层及抗反射层可为相同材料。金属粘着层较佳为Ta、TaN、Ti或TiN。抗反射层的形成方法较佳为化学气相沉积(CVD)、等离子加强化学气相沉积(PECVD)或其他已知的方法。
下电极42与下电极接点36可为相同或不同的导电材料，包括Ti、TiN、TiW、W、TiAl或TiAlN。绝缘层44较佳厚度约100埃至1000埃。
在蚀刻绝缘层44及下电极42时，绝缘层34可作为蚀刻停止层，而绝缘层34中靠近下电极42的侧边43大抵未形成凹陷。若形成凹陷，部分下电极42下的绝缘层会被移除，造成除了侧边43外，露出更多的下电极42，使下电极42与后续沉积的相变化材料的接触面积变大，而使得写入电流上升。此外，只需一道微影图案化步骤，即可同时图案化及蚀刻下电极层，因此可降低制程复杂度及成本。
图5B显示沿着图5A线A-A’的剖面图。下电极42与后续沉积的相变化材料的接触面积取决于下电极42的宽度W与厚度T，因此宽度与厚度要尽量小。其中厚度较佳小于约0.02微米，宽度较佳小于约0.2微米。为了更进一步减少宽度，下电极42接触相变化材料的宽度可小于接触下电极接点36的宽度。图5C显示绝缘层44(以及位于下方的下电极42)具有较小的宽度。
图6显示相变化材料46及上电极48的形成。相变化材料层毯覆性的沉积在绝缘层44及绝缘层34之上，与下电极42的侧边43相接触。相变化材料层较佳为一般常用的硫属化物，包括Ge、Te、Sb或上述材料的组合，例如GeSbTe或化学计量比例的材料。接着形成上电极层，较佳以已知的沉积方法形成在相变化材料层上。较佳使用与下电极42相同的导电材料，但也可使用不同的导电材料。相变化材料层与上电极层可以常用的沉积方法形成，例如化学气相沉积(CVD)或等离子加强化学气相沉积(PECVD)。接着依序进行微影图案化制程及蚀刻制程，例如反应式离子蚀刻(RIE)，形成相变化材料46及上电极48。
图6显示相变化材料46中的相变化区域49，在PRAM元件操作过程中相变化区域49产生相变化，值得注意的是，转角区域自绝缘层34的顶部表面沿着下电极42的侧边向上延伸，并与抗反射层侧壁(ARC)部分重迭。
如图7所示，接着形成上电极接点52及绝缘层50，其中较佳以与下电极接点36及绝缘层34相同的形成方法，可利用与上述相同或不同材料。上电极接点52可利用金属沉积、蚀刻制程与/或镶嵌制程形成。接着以蚀刻、沉积及平坦化制程形成绝缘层50，且与上电极接点52同层。部分绝缘层50较佳形成在绝缘层34上。
如图8A所示，于本发明的较佳实施例中，最后还需形成金属化层于上述结构上，其中金属化层包括顶部导线60以及绝缘层58，较佳以与导线32及绝缘层30相同或不同的材料形成。
在一较佳实施例中，可利用双镶嵌制程形成顶部导线60及上电极接点52，如图8B所示。在形成上电极48后，以前述的制程步骤将绝缘层50覆盖整个结构，另一绝缘层58，较佳具有不同大小的蚀刻特性，形成在绝缘层50上。在另一实施例中，当绝缘层50及58大抵具有相同的蚀刻特性时，可在绝缘层50与绝缘层58间形成蚀刻停止层。接着形成介层窗开口54及沟槽开口56。之后以金属材料填满开口54，其中金属材料较佳为铜或铜合金。接着进行化学机械研磨制程。详细的双镶嵌制程为已知常用的技术，因此在此不重复叙述。另外，也可利用镶嵌制程或结合金属蚀刻制程与镶嵌制程，分别形成上电极接点52与顶部导线60。
本发明的较佳实施例利用绝缘材料(抗反射层)来改善形成侧边接触的制程，由此可知，不需额外的沉积及图案化制程来形成层间介电层以及不需在层间介电层34中形成凹陷，因此形成较小的接触面积以及写入时的电流密度。避免形成相邻于下电极42侧边的凹陷，可更进一步缩小接触面积。通过本发明提供的制程与结构，利用限制下电极侧边的相变化，以形成较小的相变化量。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
2：相变化材料
4：上电极
6：上电极接点
8：区域
12：相变化材料
14：下电极
15：层间介电层
18：沟槽
20：接触区域(侧边)
22：绝缘层
30：绝缘层
32：导线
34：绝缘层
36：下电极接点
42：下电极
43：边侧
44：绝缘层
46：相变化材料
48：上电极
49：相变化区域
50：绝缘层
52：上电极接点
54：介层窗开口
56：沟槽开口
58：绝缘层
60：顶部导线

Claims (14)

1.一种相变化存储元件，包括：
一底部绝缘层及一下电极接点，自该底部绝缘层的顶部表面延伸至底部表面；
一下电极，置于至少部分该下电极接点以及部分该底部绝缘层之上，且该下电极具有一侧边；
一绝缘层，置于该下电极之上；
一相变化材料层，置于该绝缘层上并延伸至该底部绝缘层上，其中该相变化材料层接触该下电极的侧边；以及
一上电极，置于该相变化材料层之上。
2.根据权利要求1所述的相变化存储元件，其特征在于，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。
3.根据权利要求1所述的相变化存储元件，其特征在于，该绝缘层与该下电极具有相同形状，且该绝缘层与该下电极重迭。
4.根据权利要求1所述的相变化存储元件，其特征在于，该绝缘层为一多层堆叠结构。
5.根据权利要求4所述的相变化存储元件，其特征在于，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。
6.根据权利要求1所述的相变化存储元件，其特征在于，该相变化材料为硫属化物。
7.根据权利要求1所述的相变化存储元件，其特征在于，更包括一顶部绝缘层，该顶部绝缘层包括一上电极接点，电性连接至该上电极。
8.一种相变化存储元件的形成方法，包括：
形成一底部绝缘层，包括一下电极接点；
在该下电极接点上形成一下电极；
在该下电极上形成一绝缘层；
图案化及蚀刻该绝缘层及该下电极，形成一具有侧边的下电极；以及
在该绝缘层上形成一相变化材料层，其中该相变化材料层与该下电极侧边相接触。
9.根据权利要求8所述的相变化存储元件的形成方法，其特征在于，更包括形成一上电极于该相变化材料层上，以及形成一上电极接点于该上电极上。
10.根据权利要求8所述的相变化存储元件的形成方法，其特征在于，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。
11.根据权利要求8所述的相变化存储元件的形成方法，其特征在于，该绝缘层与该下电极具有相同形状，且该绝缘层与该下电极重迭。
12.根据权利要求8所述的相变化存储元件的形成方法，其特征在于，该绝缘层为一多层堆叠结构。
13.根据权利要求12所述的相变化存储元件的形成方法，其特征在于，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。
14.根据权利要求8所述的相变化存储元件的形成方法，其特征在于，该相变化材料层为硫属化物。
CNB2006100016147A 2005-07-13 2006-01-13 相变化存储元件及其形成方法 Active CN100495756C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/180,430 US7504652B2 (en) 2005-07-13 2005-07-13 Phase change random access memory
US11/180,430 2005-07-13

Publications (2)

Publication Number Publication Date
CN1897320A true CN1897320A (zh) 2007-01-17
CN100495756C CN100495756C (zh) 2009-06-03

Family

ID=37609760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100016147A Active CN100495756C (zh) 2005-07-13 2006-01-13 相变化存储元件及其形成方法

Country Status (3)

Country Link
US (1) US7504652B2 (zh)
CN (1) CN100495756C (zh)
TW (1) TWI316287B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383397B (zh) * 2007-09-04 2010-06-02 财团法人工业技术研究院 相变化存储器元件及其制造方法
CN101335327B (zh) * 2008-08-05 2010-06-16 中国科学院上海微系统与信息技术研究所 控制相变材料或相变存储单元体积变化的方法及相应结构
CN101047230B (zh) * 2006-03-30 2010-07-28 国际商业机器公司 相变存储器单元结构、相变存储器单元及其形成方法
CN105428529A (zh) * 2015-12-16 2016-03-23 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105428525A (zh) * 2015-11-06 2016-03-23 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105489759A (zh) * 2016-01-19 2016-04-13 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN108630806A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN111584711A (zh) * 2020-04-29 2020-08-25 厦门半导体工业技术研发有限公司 一种rram器件及形成rram器件的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655938B2 (en) * 2005-07-20 2010-02-02 Kuo Charles C Phase change memory with U-shaped chalcogenide cell
US7768815B2 (en) * 2005-08-23 2010-08-03 International Business Machines Corporation Optoelectronic memory devices
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US8232175B2 (en) * 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US7456460B2 (en) * 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7888719B2 (en) * 2007-05-23 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US8410607B2 (en) * 2007-06-15 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US20090189140A1 (en) * 2008-01-25 2009-07-30 Industrial Technology Research Institute Phase-change memory element
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7919768B2 (en) * 2008-07-11 2011-04-05 Industrial Technology Research Institute Phase-change memory element
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
KR20100076274A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
CN102569644B (zh) * 2010-12-15 2014-03-12 中国科学院上海微系统与信息技术研究所 用于相变存储器的Sb2Tey-Si3N4复合相变材料及制备方法
KR101199262B1 (ko) * 2011-03-21 2012-11-12 한국과학기술연구원 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8963116B2 (en) * 2012-10-30 2015-02-24 Globalfoundries Singapore Pte. Ltd. Wrap around phase change memory
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9837605B2 (en) * 2013-08-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
CN108123035B (zh) * 2015-12-24 2021-04-06 江苏时代全芯存储科技股份有限公司 相变化记忆体
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US20210249600A1 (en) * 2020-02-11 2021-08-12 Macronix International Co., Ltd. Phase change memory with a carbon buffer layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US6420225B1 (en) * 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6197650B1 (en) * 1999-05-15 2001-03-06 United Microelectronics Corp. Method for forming capacitor
US6303519B1 (en) * 2000-07-20 2001-10-16 United Microelectronics Corp. Method of making low K fluorinated silicon oxide
US7365354B2 (en) 2001-06-26 2008-04-29 Ovonyx, Inc. Programmable resistance memory element and method for making same
US6511862B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6576921B2 (en) 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100448908B1 (ko) * 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
US6815266B2 (en) * 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7161167B2 (en) 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047230B (zh) * 2006-03-30 2010-07-28 国际商业机器公司 相变存储器单元结构、相变存储器单元及其形成方法
CN101383397B (zh) * 2007-09-04 2010-06-02 财团法人工业技术研究院 相变化存储器元件及其制造方法
CN101335327B (zh) * 2008-08-05 2010-06-16 中国科学院上海微系统与信息技术研究所 控制相变材料或相变存储单元体积变化的方法及相应结构
CN105428525A (zh) * 2015-11-06 2016-03-23 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105428525B (zh) * 2015-11-06 2018-03-02 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN105428529A (zh) * 2015-12-16 2016-03-23 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105428529B (zh) * 2015-12-16 2018-04-13 江苏时代全芯存储科技有限公司 相变化记忆体的制造方法
CN105489759A (zh) * 2016-01-19 2016-04-13 宁波时代全芯科技有限公司 相变化记忆体及其制造方法
CN105489759B (zh) * 2016-01-19 2018-04-13 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN108630806A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN111584711A (zh) * 2020-04-29 2020-08-25 厦门半导体工业技术研发有限公司 一种rram器件及形成rram器件的方法
CN111584711B (zh) * 2020-04-29 2023-08-22 厦门半导体工业技术研发有限公司 一种rram器件及形成rram器件的方法

Also Published As

Publication number Publication date
TWI316287B (en) 2009-10-21
US7504652B2 (en) 2009-03-17
US20070012905A1 (en) 2007-01-18
CN100495756C (zh) 2009-06-03
TW200703568A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
CN1897320A (zh) 相变化存储元件及其形成方法
CN102097587B (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
CN101809669B (zh) 相变存储器单元及方法
CN1627546A (zh) 场致发射的相变二极管存储器
TWI397997B (zh) 具有改善結構穩定性之記憶胞
CN1967896A (zh) 隔离的相变存储器单元及其制造方法
US20050110983A1 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
CN101064331A (zh) 利用自对准工艺制造的相变存储器
US8722455B2 (en) Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof
US20070194294A1 (en) Phase change memory devices and methods for fabricating the same
CN101047230A (zh) 相变存储器单元结构、相变存储器单元及其形成方法
US20080265238A1 (en) Phase change memory devices and methods for manufacturing the same
CN1457058A (zh) 相变材料电子存储器结构及其成形方法
KR20070047722A (ko) 다층 단열 물질을 갖는 상-변화 메모리 셀 및 그 제조 방법
CN102104055A (zh) 可变电阻存储器
CN101165936A (zh) 存储单元及其形成方法
CN1967897A (zh) 管型相变化存储器
CN103069603A (zh) 单掩模相变存储器工艺集成
TWI509854B (zh) 相變化記憶體之製造方法
US8685783B2 (en) Phase change memory cell
CN101051646A (zh) 使用自对准处理制造的相变存储器
CN1812118A (zh) 相变存储器及其制造方法
KR20220009531A (ko) 반도체 메모리 소자
US20130200328A1 (en) Phase change memory devices
US11476417B2 (en) Phase change memory and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant