CN1929030A - 保护非易失性存储器单元免于过度擦除的方法和装置 - Google Patents

Abstract

本发明公开一种响应于一擦除指令，保护电荷陷获存储器单元免于过度擦除的方法及装置。擦除电荷陷获存储器单元的方法，包括：响应擦除若干个电荷陷获存储器单元的指令，其中每个电荷陷获存储器单元具有与一个门限电压、一个编程状态及一个擦除状态相关的一个电荷陷获结构：施加一个第一偏压安排，以对该若干个电荷陷获存储器单元中的电荷陷获存储器单元进行编程；以及然后施加一个第二偏压安排，以在该若干个电荷陷获存储器单元建立该擦除状态，其中相较于在该编程状态，该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构在该擦除状态具有一个较高的净电子电荷。

Description

保护非易失性存储器单元免于过度擦除的方法和装置

技术领域

本发明通常涉及一种半导体元件，具体涉及非易失性存储器的编程及擦除操作。

背景技术

图1A及图1B都显示一种电荷陷获存储器单元，包括一衬底170、第一载流终端(current-carrying terminal)150、第二载流终端160、底氧化层140、电荷陷获结构130、顶氧化层120及栅极110。图1A及图1B显示在电荷陷获结构的不同部分进行高门限状态建立的电荷陷获存储器单元。代表性的顶氧化层包含厚度约为50至100埃的二氧化硅及氮氧化硅，或其他包含如三氧化二铝的类似的高介电常数材料。代表性的底氧化层包含厚度约为30至100埃的二氧化硅及氮氧化硅，或其他类似的高介电常数材料。代表性的电荷陷获结构包含厚度约30至90埃的氮化硅，或其他包含如三氧化二铝、二氧化铪的金属氧化物及其他的类似的高介电常数材料。电荷陷获结构可以是电荷陷获材料的不连续袋或粒子组，或图中所示的一连续层。

图1A中，电荷陷获结构130的右半部进行一编程操作，以建立一低门限状态。栅极110的电压为-5伏特(V)，漏极160的电压为5伏特，源极150的电压为0伏特，衬底170的电压为0伏特。因此，电荷陷获结构130的右半部具有被陷获的电荷133。图1B中，电荷陷获结构130的左半部进行一编程操作，以建立一低门限状态。栅极110的电压为-5伏特(V)，漏极160的电压为0伏特，源极150的电压为5伏特，衬底170的电压为0伏特。因此，电荷陷获结构130的左半部具有被陷获的电荷133。

图2A中，非易失性存储器单元进行一擦除操作。栅极210的电压为-8伏特(V)，漏极260的电压为10伏特，源极250的电压为10伏特，衬底270的电压为10伏特。因此，电子从栅极210移向电荷陷获结构230，且从电荷陷获结构230移向衬底270。图2B中，非易失性存储器单元进行具有相反电压极性的一擦除操作。栅极210的电压为10伏特(V)，漏极260的电压为-8伏特，源极250的电压为-8伏特，衬底270的电压为-8伏特。因此，电子从衬底270移向电荷陷获结构230，且从电荷陷获结构230移向栅极210。该擦除操作也可以在漏极260和/或源极250具有浮动电压的情形下执行。

图3显示擦除一非易失性存储器单元的示例性流程图。在步骤310，接收擦除非易失性存储器单元的指令。在步骤320，响应于擦除指令，在非易失性存储器单元的终端施加用来擦除非易失性存储器单元的一偏压安排。在步骤330，执行一擦除确认测试，以确认进行了足够数量的擦除。若擦除确认测试失败，则在非易失性存储器单元的这些终端再次施加偏压安排。若通过擦除确认测试，则擦除程序成功而且已完成(步骤340)。

图4A、4B及4C显示对应于编程状态及擦除状态，在不同的门限电压下，非易失性存储器单元数目的相对分布图。图4A显示，在擦除操作之前，对应于编程状态410，一些非易失性存储器单元具有介于3.5伏特至4伏特的门限电压，以及对应于擦除状态420，一些非易失性存储器单元具有介于5伏特至6伏特的门限电压。图4B显示对那些具有对应于编程状态410的门限电压的非易失性存储器单元，以及对那些具有对应于擦除状态420的门限电压的非易失性存储器单元，两者都执行擦除操作。结果是原本在编程状态410的非易失性存储器单元偏移至擦除状态415。相似的情况，原本在擦除状态420的非易失性存储器单元偏移至擦除状态425。图4C显示在擦除操作之后，在擦除状态的非易失性存储器单元门限电压的真实分布，其为分布415及分布425的总和，或在5伏特至7伏特的分布430。因为擦除操作不仅使在编程状态410的非易失性存储器单元偏移，也使得在擦除状态420的非易失性存储器单元偏移，编程及擦除循环的结果是造成在擦除状态的非易失性存储器单元的门限电压成为不希望出现的宽分布430。

因此，需要在一个非易失性存储器单元上执行一擦除操作时，能同时降低处于擦除状态的非易失性存储器单元的门限电压偏移分布的倾向。

发明内容

一个实施例为一电荷陷获集成电路，包括一电荷陷获存储器单元阵列及与此阵列连接的逻辑。每个电荷陷获存储器单元具有与一门限电压、一编程状态及一擦除状态相关的一个电荷陷获结构。门限电压的值决定存储器单元处于编程状态或在擦除状态。逻辑通过执行若干个动作，响应擦除电荷陷获存储器单元的指令。逻辑施加一个偏压安排，以对电荷陷获存储器单元编程，其中电荷陷获存储器单元具有编程状态之外的门限电压。之后，此逻辑施加另一偏压安排，以在电荷陷获存储器单元建立擦除状态。

在一些实施例中，通过与一个门限电压、一个编程电压及一擦除电压相关的电荷陷获部分结构的不同电荷陷获部分，每个电荷陷获存储器单元的电荷陷获结构具有使此电荷陷获结构的电荷陷获本质区域化(不同于一个浮动栅的均匀电荷储存)的优点。在一个实施例中，逻辑识别若干个门限电压在编程状态之外的电荷陷获存储器单元的非易失性存储器单元，且编程偏压安排对具有门限电压在编程状态之外的任一电荷陷获部分进行编程，且擦除偏压安排在此电荷陷获部分建立擦除状态。在另一实施例中，编程偏压阵列对若干个电荷陷获存储器单元中所有的电荷陷获部分进行编程，且擦除偏压阵列在所有电荷陷获存储器单元的所有电荷陷获部分建立擦除状态。

在一些实施例中，每个电荷陷获部分不仅与一擦除状态及一编程状态相关，而是与多个编程状态相关。多个编程状态包括一个最大编程状态及其他、较小编程状态。在一实施例中，编程偏压安排对处于擦除状态或处于任一较小编程状态的门限电压的任一电荷陷获部分进行编程。在另一实施例，编程偏压安排对所有电荷陷获存储器单元的所有电荷陷获部分进行编程。

在一些实施例中，编程偏压安排加入空穴至若干个电荷陷获存储器单元中的电荷陷获结构，且擦除偏压安排加入电子至若干个电荷陷获存储器单元中的电荷陷获结构。通过带一带热空穴传导效应而加入空穴。通过隧穿电子而加入电子。在其他实施例中，编程偏压安排加入电子至电荷陷获结构，且擦除偏压安排加入空穴至电荷陷获结构。

擦除非易失性存储器单元的不同实施例响应于多个擦除指令重复擦除，成功地防止了在非易失性存储器单元中的门限电压偏移。举例来说，在100次编程及擦除循环之后，在电荷陷获存储器单元的擦除状态的门限电压的改变不大于约0.7伏特的大小。

此技术的其他方面包括执行前述擦除的方法的实施例以及制造一个非易失性存储器电路的方法。

附图说明

图1A及1B显示在电荷陷获结构的不同部分进行编程的一个电荷陷获存储器单元。

图2A及2B显示在电荷陷获结构的不同部分进行擦除的一个电荷陷获存储器单元。

图3显示不进行预编程来擦除一个非易失性存储器单元的示例性流程图。

图4A、4B及4C显示在不进行预编程来擦除的操作期间，对应于编程状态及擦除状态，在不同的门限电压下，电荷陷获存储器单元数目的相对分布图。

图5显示进行预程编程来擦除一个非易失性存储器单元的示例性流程图。

图6A、6B及6C显示在进行预编程来擦除的操作期间，对应于编程状态及擦除状态，在不同的门限电压下，电荷陷获存储器单元数目的相对分布图。

图7显示不进行预编程而重复擦除操作，一个电荷陷获存储器单元的门限电压相对于编程及擦除次数的图。

图8显示进行预编程的重复擦除操作，一个电荷陷获存储器单元的门限电压相对于编程及擦除次数的图。

图9显示预编程一个电荷陷获存储器单元阵列的偏压安排示例。

图10显示一个门限电压的示意图，其表示两个门限电压。

图11A为两阶状态操作的示意图。

图11B、11C及11D为对于多阶单元操作的多阶门限状态示意图。

图12为一集成电路实施例的示意图。

图号说明

110、210    栅极             120、220    顶氧化层

130、230    电荷陷获结构     133         电荷

140、240    底氧化层         150、250    第一载流终端

160、260    第二载流终端     170、270    衬底

1200        存储器阵列       1201        列解码器

1202        字线1202         1203        行解码器

1204        位线             1205         总线

1206        方块             1207        数据总线

1208        偏压安排供应电压

1209        偏压安排状态器

1211        数据输入线

1212        数据输出线

1250        集成电路

具体实施方式

图5公开根据一个实施例，擦除一个非易失性存储器单元的示例性流程图。在步骤510，接收擦除非易失性存储器单元的指令。在步骤520，响应于擦除指令，在非易失性存储器单元的终端施加用于对非易失性存储器单元进行编程的偏压安排。在一个实施例中，用于编程的偏压安排施加在整个区段(sector)，不论区段中哪些单元是在编程状态，哪些单元是在擦除状态。这样的方式具有简化的优点，如可将涉及管理区段中单元是否处于擦除状态的数据通讯的需求降低。在其他实施例中，用于编程的偏压安排仅施加于擦除状态的单元，这避免已处于编程状态的非易失性存储器单元的门限电压的分布会有些微的偏移。在步骤530，响应于擦除指令，施加用于编程的偏压安排之后，用于擦除非易失性存储器单元的偏压安排施加于非易失性存储器单元的终端。在步骤540，执行一擦除确认测试，以确认执行了足够数量的擦除。若擦除确认测试失败，则再次施加用于擦除非易失性存储器单元的偏压安排。若通过擦除确认测试，则擦除过程成功并且已完成(步骤540)。

在其他实施例，识别门限电压在编程状态之外的非易失性存储器单元。举例来说，在一个正常的操作期间，对一个跟踪特定状态(如编程或擦除)的存储器进行存取，以识别门限电压在编程状态之外的非易失性存储器单元。在其他示例中，执行一个读取程序，以识别处于擦除状态的非易失性存储器单元，和/或处于编程状态，但是因为非理想行为而具有门限电压在编程状态之外的非易失性存储器单元。识别门限电压在编程状态之外的非易失性存储器单元的优点在于：在擦除过程中，而不是在对所有非易失性记忆体进行编程的过程中，一些非易失性存储器单元的子集可能被编程，以避免将已编程的单元再次编程。

图6A、6B及6C显示对应于编程状态及擦除状态，在不同的门限电压下，非易失性存储器单元数目的相对分布图。图6A显示，在擦除操作之前，对应于编程状态610，一些非易失性存储器单元具有介于3.5伏特至4伏特的门限电压，以及对应于擦除状态620，一些非易失性存储器单元具有介于5伏特至6伏特的门限电压。图6B显示对那些具有对应于编程状态610的门限电压的非易失性存储器单元，以及对那些具有对应于擦除状态620的门限电压的非易失性存储器单元，两者皆执行编程操作。结果是原本处于编程状态610的非易失性存储器单元稍微偏移至编程状态615。相似的情况，原本处于擦除状态620的非易失性存储器单元偏移至编程状态625。图6C显示对那些对应于编程状态615且具有门限电压的非易失性存储器单元，以及对那些对应于编程状态625且具有门限电压的非易失性存储器单元，都执行擦除操作。在擦除操作之后，在擦除状态的非易失性存储器单元门限电压的分布630在5伏特至6伏特，代表在擦除之后，在擦除状态的单元门限电压分布，来自分布615及625的总和。因为之前的编程操作，使得处于擦除状态的单元的门限电压偏移至编程状态，因此，擦除操作不会使在擦除状态的非易失性存储器单元过度偏移。

图7显示一个非易失性存储器单元的电荷陷获结构具有两个显著不同的部分，这两个显著不同的部分储存数据的能力是各自独立的，图中示出了其门限电压相对于编程及擦除循环次数的分布图。这两个比特都重复地擦除，模拟非易失性存储器单元的这两个比特处于擦除状态，而在响应于擦除指令时，并未预编程。因为在响应于擦除指令时并未执行预编程，比特1(710)的门限电压在100次循环后，从约4伏特偏移至接近6伏特，而比特2(720)的门限电压在100次循环后，也从约4.5伏特偏移至接近6伏特。

图8也显示一个非易失性存储器单元的电荷陷获结构具有两个显著不同的部分，这两个显著不同部分储存数据的能力是各自独立的，图中示出了其门限电压相对于编程及擦除循环次数的分布图。这两个位皆重复地擦除，模拟非易失性存储器单元的这两个位处于擦除状态，但是响应于擦除指令时，在擦除之前会先预编程。因为响应于擦除指令会先预编程，位1(810)的门限电压向上偏移减少了许多，在100次循环后，从约4伏特偏移至些微超过4伏特，比特2(820)的门限电压也是向上偏移减少了许多，在100次循环后，从约4伏特偏移至约4.5伏特。

图9显示供预编程一非易失性存储器单元阵列的一个偏压安排的示例，非易失性存储器单元以虚拟接地阵列(virtual ground array)排列而相互连接。位线BL1的电压(VBL1910)、位线BL3的电压(VBL3930)及位线BL5的电压(VBL5950)皆为0伏特。位线BL2的电压(VBL2920)、位线BL4的电压(VBL4940)皆为5伏特。字线WL1的电压(VWL1901)及字线WL2的电压(VWL2902)皆为0伏特。字线WL3的电压(VWL3903)、字线WL4的电压(VWL4904)及字线WL5的电压(VWL5905)皆为-8伏特。通过选择性施加电压至字线，预编程被限制在非易失性记忆体的区域960。通过选择性施加电压至位线，预编程被限制在虚线区域970的部分电荷陷获结构。通过切换施加于位线的电压，区域960中的非易失性存储器单元的电荷陷获结构的其余部分可以被预编程。

图10为门限电压的概要图，其表示两个门限状态。高门限状态1010定义为具有最小门限电压1015的门限电压的范围，低门限状态1020定义为具有最大门限电压1025的门限电压的范围。

在一个实施例中，电荷陷获结构具有各自独立的门限状态的显著不同部分。在其他实施例中，通过在电荷陷获结构的不同区域建立低门限状态1020，使低门限状态1020储存在电荷陷获存储器单元中。通过使一部份电荷陷获结构的门限电压提高为高门限状态1010，且使其他部分的电荷陷获结构的门限电压提高为高门限状态1010，使高门限状态1010储存在电荷陷获存储器单元中。

图11A、11B、11C及11D为分别对应1位、2位、3位及4位的门限状态示意图。图11A显示两阶门限状态操作示意图，有2个状态，第1状态1101及第0状态1102。图11B显示四阶门限状态操作示意图，有4个状态，第11状态1111、第10状态1112、第01状态1111及第00状态1114。图11C显示八阶门限状态操作示意图，有8个状态，显示4个状态，第111状态1121、第110状态1122、第001状态1123及第000状态1124。图11D显示十六阶门限状态操作示意图，有16个状态，显示4个状态，第1111状态1131、第1110状态1132、第0001状态1133及第0000状态1134。

图12为根据本发明的一个实施例的一个集成电路的简单框图。集成电路1250包括一个存储器阵列1200，在一半导体衬底上使用区域电荷陷获存储器单元来执行。一列解码器1201与沿存储器阵列1200列排列的若干个字线1202连接，一行解码器1203与沿存储器阵列1200行排列的若干个位线1204连接。地址通过总线1205提供至行解码器1203及列解码器1201。在方块1206中的感测放大器及数据输入结构通过数据总线1207与行解码器1203连接。通过数据输入线1211，从集成电路1250上的输入/输出端口或其他内接或外接集成电路1250的数据来源，将数据提供给方块1206中的数据输入结构。通过从方块1206中的感测放大器通过数据输出线1212，将数据提供给集成电路1250上的输入/输出端口，或给其他内接或外接集成电路1250的数据目的。偏压安排状态器1209控制施加偏压安排供应电压1208，如擦除确认和编程确认的电压，以及用来执行预编程，以响应于存储器单元的电荷陷获结构的擦除区段的电压。

尽管本发明的公开参照前述的优选实施例及详细的例示，应该理解的是这些实施例仅供说明而非限定。值得注意的是，在不脱离本发明的精神及下列的权利要求范围的情况下，可对于这些技术进行修改或组合。

Claims (23)

1、一种擦除电荷陷获存储器单元的方法，包括：

响应于擦除若干个电荷陷获存储器单元的指令，其中每个电荷陷获存储器单元具有与一个门限电压、一个编程状态及一个擦除状态相关的一个电荷陷获结构：

施加一个第一偏压安排，以对该若干个电荷陷获存储器单元中的电荷陷获存储器单元进行编程；以及

施加一个第二偏压安排，以在该若干个电荷陷获存储器单元建立该擦除状态，其中相较于在该编程状态，该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构在该擦除状态具有一个较高的净电子电荷。

2、如权利要求1所述的方法，还包括：

识别该若干个电荷陷获存储器单元中具有在该编程状态之外的该门限电压的电荷陷获存储器单元，

其中，所述施加该第一偏压安排，对所述若干个电荷陷获存储器单元进行编程，是针对其中具有在该编程状态之外的该门限电压的电荷陷获存储器单元。

3、如权利要求1所述的方法，其中所述施加该第一偏压安排，对该若干个电荷陷获存储器单元中所有该电荷陷获存储器单元进行编程。

4、如权利要求1所述的方法，其中该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个编程状态及一个擦除状态相关，

所述施加该第一偏压安排包括施加该第一偏压安排，以对该门限电压在该编程状态之外的任意一个该第一电荷陷获部分及任意一个该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

5、如权利要求1所述的方法，其中该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个编程状态及一个擦除状态相关，

所述施加该第一偏压安排包括施加该第一偏压安排，以对在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

6、如权利要求1所述的方法，其中该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个擦除状态及若干个编程状态相关，该若干个编程状态包括一个编程最多的状态及若干个编程较少的状态，

所述施加该第一偏压安排包括施加该第一偏压安排，以对具有该门限电压在该擦除状态及任意一个该若干个编程较少的状态之一的任意一个该第一电荷陷获部分与任意一个该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

7、如权利要求1所述的方法，其中该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个擦除状态及若干个编程状态相关，该若干个编程状态包括一个编程最多的状态及若干个编程较少的状态，

所述施加该第一偏压安排包括施加该第一偏压安排，以对在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

8、如权利要求1所述的方法，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行编程，通过加入空穴至该电荷陷获存储器单元中的该电荷陷获结构进行；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过加入电子至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

9、如权利要求1所述的方法，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行编程，通过加入带-带热空穴至该电荷陷获存储器单元的该电荷陷获结构实现；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过隧穿电子至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

10、如权利要求1所述的方法，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行，通过加入电子至该电荷陷获存储器单元的该电荷陷获结构实现；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过加入空穴至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

11、如权利要求1所述的方法，其中在100次编程及擦除循环之后，在该若干个电荷陷获存储器单元中，在该擦除状态的电荷陷获存储器单元的该门限电压的改变不大于约0.7伏特。

12、一种电荷陷获集成电路，包含：

一个电荷陷获存储器单元阵列，每个电荷陷获存储器单元具有与一个门限电压、一个编程状态及一个擦除状态相关的一个电荷陷获结构；以及

与该阵列连接的逻辑，该逻辑响应一指令以通过执行以下步骤来擦除该阵列中若干个电荷陷获存储器单元：

施加一个第一偏压安排，以对该若干个电荷陷获存储器单元中的电荷陷获存储器单元进行编程，其中该电荷陷获存储器单元具有在该编程状态之外的该门限电压；以及

施加一个第二偏压安排，以在该若干个电荷陷获存储器单元建立该擦除状态，其中相较于在该编程状态，该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构在该擦除状态具有一较高的净电子电荷。

13、如权利要求12所述的集成电路，其中所述施加该第一偏压安排，对该若干个电荷陷获存储器单元进行编程，该电荷陷获存储器单元具有在该编程状态之外的该门限电压。

14、如权利要求12所述的集成电路，其中所述施加该第一偏压安排，对该若干个电荷陷获存储器单元中所有该电荷陷获存储器单元进行编程。

15、如权利要求12所述的集成电路，其中该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个编程状态及一个擦除状态相关，

所述施加该第一偏压安排包括施加该第一偏压安排，以对具有该门限电压在该编程状态之外的任意一个该第一电荷陷获部分及任意应该该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

16、如权利要求12所述的集成电路，其中该电荷陷获存储器单元阵列中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一编程状态及一擦除状态相关，

所述施加该第一偏压安排包括施加该第一偏压安排，以对在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

17、如权利要求12所述的集成电路，其中该电荷陷获存储器单元阵列中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个擦除状态及若干个编程状态相关，该若干个编程状态包含一编程最多的状态及若干个编程较少的状态，

所述施加该第一偏压安排包括施加该第一偏压安排，以对具有该门限电压在该擦除状态及任意一个该若干个编程较少的状态之一的任意一个该第一电荷陷获部分与任意一个该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

18、如权利要求12所述的集成电路，其中该电荷陷获存储器单元阵列中的每个电荷陷获存储器单元的该电荷陷获结构具有一个第一电荷陷获部分及一个第二电荷陷获部分，每个该第一电荷陷获部分及该第二电荷陷获部分与一个门限电压及一个擦除状态及若干个编程状态相关，该若干个编程状态包括一个编程最多的状态及若干个编程较少的状态，

所述施加该第一偏压安排包括施加该第一偏压安排，以对在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分进行编程；以及

所述施加该第二偏压安排包括施加该第二偏压安排，以在该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该第一电荷陷获部分及该第二电荷陷获部分，建立该擦除状态。

19、如权利要求12所述的集成电路，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行编程，通过加入空穴至该电荷陷获存储器单元中的该电荷陷获结构实现；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过加入电子至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

20、如权利要求12所述的集成电路，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行编程，通过加入带-带热空穴至该电荷陷获存储器单元的该电荷陷获结构实现；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过隧穿电子至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

21、如权利要求12所述的集成电路，其中所述施加该第一偏压安排对具有该门限电压在该编程状态之外的该电荷陷获存储器单元进行编程，通过加入电子至该电荷陷获存储器单元的该电荷陷获结构实现；以及

所述施加该第二偏压安排在该若干个电荷陷获存储器单元建立该擦除状态，通过加入空穴至该若干个电荷陷获存储器单元中的该电荷陷获结构实现。

22、如权利要求12所述的集成电路，其中在100次编程及擦除循环之后，在该若干个电荷陷获存储器单元中，在该擦除状态的电荷陷获存储器单元的该门限电压的改变不大于约0.7伏特的大小。

23、一种制造一电荷陷获集成电路的方法，包括：

制造一个电荷陷获存储器单元阵列，每个电荷陷获存储器单元具有与一个门限电压、一个编程状态及一个擦除状态相关的一电荷陷获结构；

将逻辑与该阵列连接，该逻辑响应一个指令以通过执行以下步骤来擦除该阵列中该若干个电荷陷获存储器单元：

施加一个第一偏压安排，以对该若干个电荷陷获存储器单元中的电荷陷获存储器单元进行编程，其中该电荷陷获存储器单元具有该在该编程状态之外的门限电压；以及

施加一个第二偏压安排，以在该若干个电荷陷获存储器单元建立该擦除状态，其中相较于在该编程状态，该若干个电荷陷获存储器单元中的每个电荷陷获存储器单元的该电荷陷获结构在该擦除状态具有一较高的净电子电荷。

Images