CN1933562A - 可适性均衡器和均衡方法 - Google Patents

Abstract

本发明提供一种可适性均衡器和均衡方法。该可适性均衡器包含一前授均衡器，一决策回授均衡器，一第一加法器，一第一篱栅解码器，以及一补偿器。所述前授均衡器接收一符元串流以产生一前授结果；所述决策回授均衡器接收一先期决策符元串流以产生一回授结果，其中该先期决策符元串流是该符元串流的量化结果；所述第一加法器将前授结果和回授结果相加，产生一均衡结果；所述第一篱栅解码器对该均衡结果进行一篱栅解码程序，以产生一篱栅解码串流；所述补偿器根据先期决策符元串流、篱栅解码串流和决策回授均衡器中的一系数向量，补偿该均衡结果以产生一补偿均衡结果。通过本发明，可以补偿决策误差。

Description

可适性均衡器和均衡方法

技术领域

本发明是有关于数字电视，尤其是有关于HDTV接收器在均衡器中补偿决策误差的自适应均衡器(adaptive equalizer)和均衡方法。

背景技术

HDTV的ATSC标准中的地面广播频道使用的信号，包含了十二个独立的时分复用(time-multiplexed)篱栅编码(trellis-coded)数据串流，以八级残留边带(8VSB)调制成为频率10.76MHz的符元串流。

图1是一已知的可适性均衡器。一前授均衡器102接收一符元串流r(n)，进行线性均衡以产生一前授结果。一决策回授均衡器108接收一先期决策符元串流d(n)，进行决策回授均衡以产生一回授结果。该前授结果和回授结果在第一加法器104中相加，得到一均衡结果y(n)。该先期决策符元串流d(n)是由一截剪器(slicer)106量化均衡结果y(n)而产生。「截剪」「量化」一词是指将均衡结果y(n)的值转换为多个阶数中最接近原值的一个数值。

在均衡步骤之后的均衡结果y(n)接着被输入一篱栅解码器110，以维特比(Viterbi)算法进行1/2比率篱栅解码(Trellis decoding)。在该篱栅解码器110中，有十二个篱栅解码器以时分复用的方式平行排列。一RS(ReedSolomon)解码器112更进一步接收篱栅解码器110的输出，以进行解交错(de-interleaving)和里德所罗门(Reed Solomon)纠错解码步骤。

因此，一般的均衡步骤可表示为下式：

$y\left(n\right)=\underset{k=0}{\overset{K}{\mathrm{\Σ}}}r(n+k)\·c_{-k}\left(n\right)+\underset{k=0}{\overset{K}{\mathrm{\Σ}}}d(n-k)\·c_k\left(n\right)---\left(1\right)$

其中r(n)代表在时间点n所收到的符元串流，y(n)是对应该时间点n产生的均衡结果。d(n)是对应该时间点n所产生的先期决策符元串流。c_-k(n)是一前授系数向量，包含K+1个系数，而c_k(n)是决策回授系数向量，包含K+1个系数。

图2是另一已知的可适性均衡器。前授均衡器102的输出，与决策回授均衡器108的回授结果，在第一加法器104中相加以产生均衡结果y(n)。篱栅解码器110接收均衡结果y(n)并回授先期决策符元串流d(n)至决策回授均衡器108。先期决策符元串流d(n)是用来减少决策回授均衡器108的误差。在ATSC标准中，制定了一1/2比率篱栅解码运算，使十二个符元同时交错地由十二个不同的篱栅解码器运算。其中定义了十二到十六个符元长度的路径记忆值(path memory)。因此，在一ATSC篱栅解码器中，需要十二到十六级路径存储器，作为解码前的暂存区，储存所述路径记忆值。而总共十二个交错的符元总共产生的延迟即为144到192个符元长度。这些路径记忆值通常具有比截剪器量化值更精准的值，可提供给决策回授均衡器108做决策参考。因此篱栅解码值d_t(n)可以是来自篱栅解码器110中一或多个不同级数的路径记忆值，而精准度和所需耗用时间都正比于其级数。

发明内容

本发明提供一种可适性均衡器，以及藉其补偿决策误差的方法。

所述可适性均衡器包含一前授均衡器，一决策回授均衡器，一第一加法器，一第一篱栅解码器，以及一补偿器。前授均衡器接收一符元串流以产生一前授结果；决策回授均衡器接收一先期决策符元串流以产生一回授结果，其中该先期决策符元串流是该符元串流的估测结果；第一加法器将前授结果和回授结果相加，产生一均衡结果；第一篱栅解码器对均衡结果进行一篱栅解码程序，以产生一篱栅解码串流；补偿器根据先期决策符元串流、篱栅解码串流、和决策回授均衡器中的一系数向量，补偿均衡结果以产生一补偿均衡结果。

所述先期决策符元串流可以是第一篱栅解码器输出的路径记忆值。所述可适性均衡器更进一步包含一截剪器，用以量化均衡结果以产生先期决策符元串流。

所述补偿器包含一第一延迟单元，一第二延迟单元，一比较器，一有限脉冲响应阵列以及一第二加法器。第一延迟单元接收均衡结果并将该均衡结果延迟一时间m；第二延迟单元接收先期决策符元串流并将该先期决策符元串流延迟该时间m；比较器比较篱栅解码串流和延迟后的先期决策符元串流以产生一误差信号；有限脉冲响应阵列将所述系数向量与所述误差信号进行一有限脉冲响应运算，得到一补偿量；第二加法器将所述均衡结果和所述补偿量相加，得到补偿均衡结果。

所述有限脉冲响应阵列包含一多路器，多个延迟单元，多个乘法器以及一累加器。多路器接收所述系数向量；所述延迟单元串连成一列，用以依序延迟所述误差信号；所述乘法器各耦接一对应的延迟单元和所述多路器，将所述系数向量中每一分量乘以一对应延迟后的误差信号；所述累加器将所述乘法器产生的结果相加以得到补偿量。

所述多路器包含一选择器，选择性的输出所述系数向量的每一分量至对应的乘法器。如果一系数分量大于一临界值，或该系数分量的相邻系数分量大于该临界值，则输出该系数分量至对应的乘法器。如果该系数分量或相邻系数分量都不大于该临界值，则输出零至对应的乘法器。

所述多路器包含一控制器，周期性地发出一控制信号，以及一缓冲器储存所示系数向量。当所述控制信号被发出时，该缓冲器从所述决策回授均衡器中读取最新的系数向量。

本发明的有益效果在于可以补偿决策误差。

附图说明

图1是一已知的可适性均衡器；

图2是另一已知的可适性均衡器；

图3是本发明实施例之一的决策误差补偿均衡器；

图4是本发明另一实施例的决策误差补偿均衡器；

图5是补偿器302的实施例；

图6是FIR阵列508的实施例；

图7是多路器602的实施例；

图8是决策回授均衡器108中系数向量的示意图；以及

图9是本发明决策误差补偿均衡方法的流程图。

主要组件符号说明：

102前授均衡器；            104第一加法器；

106截剪器；                108决策回授均衡器；

110篱栅解码器；            112RS解码器；

302补偿器；                304第一篱栅解码器；

306第二篱栅解码器；        502第一延迟单元；

504第二延迟单元；          506比较器；

508FIR阵列；               510第二加法器；

602多路器；                604延迟单元；

606乘法器；                608累加器；

702控制器；                704选择器；

706缓冲器。

具体实施方式

图3是本发明实施例之一的决策误差补偿均衡器。在此提出一补偿器302用以计算决策误差并补偿均衡结果y(n)。在图3中，一截剪器106接收从第一加法器104输出的均衡结果y(n)，并回授先期决策符元串流d(n)至决策回授均衡器108。一第一篱栅解码器304接收均衡结果y(n)以计算篱栅解码值d_t(n)。补偿器302根据先期决策符元串流d(n)、篱栅解码值d_t(n)和决策回授均衡器108产生的一系数向量c_k(n)计算一补偿量。此外，本实施例另提出一第二篱栅解码器306，更进一步解码补偿器302所产生的补偿均衡结果y’(n)以产生一第二篱栅解码串流，而RS解码器112更进一步地对第二篱栅解码串流进行纠错解码程序。

图4是本发明另一实施例的决策误差补偿均衡器。图3中的截剪器106在此不再需要。而先期决策符元串流d(n)是由该第一篱栅解码器304产生。如已知技术，一第一篱栅解码器304包含十二到十六级路径存储器，用以储存解码过程中的每一级路径记忆值。而完整解码后的第十六级输出，就是该篱栅解码值d_t(n)。而中间等级的路径记忆值也可当成输出，虽然精准度较低，但可耗费较少的时间产生。若是这些中间值用来当作先期决策符元串流d(n)，相较于图3的截剪器106产生的结果，仍有较佳的可靠度。

图5是本发明实施例的补偿器302。比较器506计算先期决策符元串流d(n)和篱栅解码值d_t(n)之间的误差。因先期决策符元串流d(n)和d_t(n)产生的时间不同，因此需要第二延迟单元504将该先期决策符元串流d(n)稍微延迟，使两者同步。举例来说，第一延迟单元502和第二延迟单元504各别将均衡结果y(n)与先期决策符元串流d(n)延迟m个时间单位，其中m是根据篱栅编码程序所延迟的符元时间而定。接着，比较器506以下列公式产生计算误差信号e(n)：

e(n)＝d_t(n)-d(n)                                 (2)

该补偿器302包含一有限脉冲响应(FIR)阵列508，用以根据下列公式将系数向量c_k(n)和误差信号e(n)的分量相乘并加总：

$\underset{k=0}{\overset{K}{\mathrm{\Σ}}}e(n-k){\·c}_k\left(n\right)=\underset{k=0}{\overset{K}{\mathrm{\Σ}}}[d_t(n-k)-d(n-k-m)]{\·c}_k\left(n\right)---\left(3\right)$

均衡结果y(n)在第一延迟单元502中延迟一段时间，与第(3)式的结果达成同步，接着第二加法器510将第一延迟单元502与FIR阵列508的输出相加，得到补偿均衡结果y’(n)：

$y^{\′}\left(n\right)=y(n-m)+\underset{k=0}{\overset{K}{\mathrm{\Σ}}}[d_t(n-k)-d(n-k-m)]{\·c}_k\left(n\right)---\left(4\right)$

其中m是延迟的时间值。

图6是本发明实施例的FIR阵列508。一多路器602接收决策回授均衡器108中产生的系数向量c_k(n)。该系数向量c_k(n)包含多个系数c_k，而该FIR阵列508包含多个延迟单元604串连成一列，作为一种平移缓冲器。误差信号e(n)被传送至延迟单元604，而多个乘法器606将对应的系数c_k与每一延迟单元604的输出相乘，其结果接着在累加器608中进行加总而得到第(3)式所示的结果。

图7是多路器602的实施例，包含一选择器704，用以选择性地输出系数向量c_k(n)的每一系数分量c_k至乘法器606。如果一系数分量c_k大于一临界值，或其相邻的系数分量c_k+1、c_k-1大于该临界值，则该系数分量c_k被输出至对应的延迟单元604。相反的，如果上述两条件都不符合，该系数分量c_k被设定为零，使延迟单元604的计算结果为零。

在一般决策回授均衡器108中的系数向量c_k(n)是递回地不断更新。然而在多路器602中该系数向量c_k(n)并不需要实时更新。如果适当的更新会有更良好的表现，因此在多路器602中可选择性增加一缓冲器706用以储存系数向量c_k(n)，一控制器702周期性地每隔m个符元时间将决策回授均衡器108中的系数向量c_k(n)存至该缓冲器706。

图8是一系数向量示意图，其中设定了临界值+C_th和-C_th。在选择器704中，只有被选择的系数值被输出。举例来说，如图8中的括号所示，一系数c_k因为大于临界值而被选取，同时其左右相邻的系数c_k+1、c_k-1也被选取。接着乘法器606将这些系数与对应的延迟单元604的值相乘后传送给累加器608。对于那些未被选取的系数而言，乘法器606则输出零值给累加器608。

图9是决策误差补偿均衡方法的流程图。因符元串流是持续不断地输入，因此这些步骤实际上是递归循环进行的。在步骤902中，前授均衡器102接收符元串流r(n)并产生一前授结果。在步骤904中，从一均衡结果y(n)产生一决策符元串流d(n)。该决策符元串流d(n)可以是通过一截剪器将该均衡结果y(n)量化而得，或是一第一篱栅解码器304解码该均衡结果y(n)时产生的路径记忆值。在步骤906中，决策回授均衡器108从决策符元串流d(n)产生一回授结果。在步骤908中，将前授结果和回授结果相加而得均衡结果y(n)。在步骤910中，第一篱栅解码器304将均衡结果y(n)解码以产生一篱栅解码值d_t(n)。该篱栅解码值d_t(n)即为篱栅解码步骤中最后一级的路径记忆值，而决策符元串流d(n)也可以是取自中间级的路径记忆值。在步骤912中，根据决策符元串流d(n)、篱栅解码值d_t(n)和决策回授均衡器108的系数向量c_k(n)对均衡结果y(n)进行补偿，以产生一补偿均衡结果y’(n)。更确切的说，误差信号e(n)是由比较决策符元串流d(n)与篱栅解码值d_t(n)而得，而补偿量是将误差信号e(n)与系数向量c_k(n)相乘而得。最后，根据上述第(4)式求得该补偿均衡结果y’(n)。

以上实施例仅用以说明本发明，而非用以限定本发明。任何熟悉此项技术的人在不脱离本发明的精神和范围内所做的修改，均应包含于本发明的保护范围。例如，前述补偿步骤还可以进一步包含：将所述误差信号输入一延迟线，产生多个延迟误差信号；将每一延迟误差信号乘以所述系数向量中对应的一系数分量，得到多个相乘结果；以及将所有相乘结果加总，以得到该补偿量。此时，如果一系数分量大于一临界值，或该系数分量的相邻系数分量大于该临界值，则将该系数分量乘以对应的一延迟误差信号；如果该系数分量或相邻系数分量都不大于该临界值，则将该系数分量设为零。当然，上述补偿步骤还可进一步包含将该系数向量周期性地储存在一缓冲器中。

Claims (14)

1.一种可适性均衡器，可补偿决策误差，其特征在于包含：

一前授均衡器，接收一符元串流以产生一前授结果；

一决策回授均衡器，接收一决策符元串流以产生一回授结果，其中该决策符元串流是所述符元串流的估测结果；

一第一加法器，将所述前授结果和所述回授结果相加，产生一均衡结果；

一第一篱栅解码器，对所述均衡结果进行一篱栅解码程序，以产生一篱栅解码串流；以及

一补偿器，用以根据所述决策符元串流、篱栅解码串流和决策回授均衡器中的一系数向量，补偿所述均衡结果以产生一补偿均衡结果。

2.如权利要求1所述的可适性均衡器，其特征在于，所述决策符元串流是第一篱栅解码器输出的路径记忆值。

3.如权利要求1所述的可适性均衡器，其特征在于，所述可适性均衡器更进一步包含一截剪器，用以量化所述均衡结果以产生决策符元串流。

4.如权利要求1所述的可适性均衡器，其特征在于，所述补偿器包含：

一第一延迟单元，接收均衡结果并将该均衡结果延迟一时间m；

一第二延迟单元，接收决策符元串流并将该量化符元串流延迟所述时间m；

一比较器，比较所述篱栅解码串流和所述延迟后的量化符元串流以产生一误差信号；

一有限脉冲响应阵列，将所述系数向量与所述误差信号进行一有限脉冲响应运算，得到一补偿量；以及

一第二加法器，将所述均衡结果和所述补偿量相加，得到补偿均衡结果。

5.如权利要求4所述的可适性均衡器，其特征在于，所述有限脉冲响应阵列包含：

一多路器，接收所述系数向量；

多个延迟单元串连成一列，用以依序延迟误差信号；

多个乘法器，各耦接一对应的延迟单元和多路器，将系数向量中每一分量乘以一对应延迟后的误差信号；以及

一累加器，将所述乘法器产生的结果相加以得到补偿量。

6.如权利要求5所述的可适性均衡器，其特征在于：

所述多路器包含一选择器，选择性地输出所述系数向量的每一分量至对应的乘法器；

如果一系数分量大于一临界值，或所述系数分量的相邻系数分量大于该临界值，则输出该系数分量至对应的乘法器；以及

如果该系数分量或相邻系数分量都不大于该临界值，则输出零至对应的乘法器。

7.如权利要求5所述的可适性均衡器，其特征在于，所述多路器包含：

一控制器，周期性地发出一控制信号；以及

一缓冲器，用以储存所述系数向量；其中：

当所述控制信号被发出时，所述缓冲器从所述决策回授均衡器中读取最新的系数向量。

8.一种均衡方法，从一符元串流产生一均衡结果，并补偿其中的决策误差，其特征在于包含：

对所述符元串流进行一前授均衡的步骤，以产生一前授结果；

估测所述均衡结果，以产生一决策符元串流；

对所述决策符元串流进行一决策回授均衡步骤，以产生一回授结果；

将所述前授结果和所述回授结果相加，以产生所述均衡结果；

将所述均衡结果进行篱栅解码，以产生一篱栅解码串流；以及

根据所述决策符元串流、篱栅解码串流以及所述决策回授均衡步骤产生的一系数向量，补偿所述均衡结果，以产生一补偿均衡结果。

9.如权利要求8所述的均衡方法，其特征在于，所述估测符元串流的步骤包含，将所述均衡结果篱栅解码时产生的路径记忆值，当成所述决策符元串流。

10.如权利要求8所述的均衡方法，其特征在于，所述估测符元串流的步骤包含，提供一截剪器将所述均衡结果量化，以产生所述决策符元串流。

11.如权利要求8所述的均衡方法，其特征在于，所述补偿步骤包含：

将所述均衡结果延迟一时间m；

将所述决策符元串流延迟该时间m；

比较所述篱栅解码串流和所述延迟后的量化符元串流，以产生一误差信号；

将所述系数向量和所述误差信号进行有限脉冲响应运算，以产生一补偿量；以及

将所述均衡结果和所述补偿量相加，以产生所述补偿结果。

12.如权利要求11所述的均衡方法，其特征在于，所述补偿步骤更进一步包含：

将所述误差信号输入一延迟线，产生多个延迟误差信号；

将每一延迟误差信号乘以所述系数向量中对应的一系数分量，得到多个相乘结果；以及

将所有相乘结果加总，以得到该补偿量。

13.如权利要求12所述的均衡方法，其特征在于，所述补偿步骤更进一步包含：

如果一系数分量大于一临界值，或该系数分量的相邻系数分量大于该临界值，则将该系数分量乘以对应的一延迟误差信号；以及

如果该系数分量或相邻系数分量都不大于该临界值，则将该系数分量设为零。

14.如权利要求12所述的均衡方法，其特征在于，更进一步包含将该系数向量周期性地储存在一缓冲器中。

Images