CN1938949A - 电路验证装置、电路验证方法以及用于其的信号分发方法 - Google Patents

电路验证装置、电路验证方法以及用于其的信号分发方法 Download PDF

Info

Publication number
CN1938949A
CN1938949A CNA2005800104550A CN200580010455A CN1938949A CN 1938949 A CN1938949 A CN 1938949A CN A2005800104550 A CNA2005800104550 A CN A2005800104550A CN 200580010455 A CN200580010455 A CN 200580010455A CN 1938949 A CN1938949 A CN 1938949A
Authority
CN
China
Prior art keywords
signal
circuit
analogue
unit
plural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800104550A
Other languages
English (en)
Inventor
细川晃平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1938949A publication Critical patent/CN1938949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Abstract

将被验证电路分割成多个电路部分。具有多个可编程设备以用于通过模拟来实现分割的各个电路部分的功能操作。设置将被验证电路所使用的应该同时给出的信号(SX)供应给多个可编程设备的布线，使得信号(SX)分别到达多个可编程设备的时刻的最大时滞比在可编程设备之间的数据传输所需的最小时间还要小。在各个可编程设备中，实现用于从信号生成装置(400)输入信号(SX)的输入端子(PX)，从而能够从信号生成装置直接输入信号(SX)，并能够抑制时滞的发生。

Description

电路验证装置、电路验证方法以及用于其的信号分发方法
技术领域
本发明涉及逻辑电路的设计支持技术，尤其涉及使用多个可编程设备来验证同步电路的操作的电路验证装置和电路验证方法。
背景技术
在数字LSI的操作验证中，通常使用的是利用FPGA、CPLD等可编程设备的硬件模拟。但是随着电路规模的逐年扩大，将数字LSI整体分给一个可编程设备变得越来越困难。因此，提出了几个试图解决上述问题的技术。
例如在日本专利文献特开平11-134385号公报中，公开了将被检查电路分给多个可编程设备的方法。在该方法中，特别是从跨在可编程设备之间的路径延迟多为关键路径的角度出发，当分割被检查电路时，按照路径延迟的定时余量在某预定值以下的网络不跨过可编程设备之间的方式来进行分割。
但是在日本专利文献1所公开的电路分割方法中，完全没有考虑到需要在几乎同一时刻将变化传给分割成多个可编程设备的电路的信号。因此，有时无法正确验证电路，尤其是无法正确验证同步电路。当分发数字LSI的时钟信号时，该问题尤其显著。下面利用具体示例来说明以往的问题。
图1是示出将被验证电路101分割成两部分、分别分配给可编程设备1、2的示例的框图。被验证电路101由级联连接的三个触发电路A、B、C组成。在这里，由触发电路(FF)A和C组成的最上位电路102被分给可编程设备1，由触发电路B组成的电路部分被分给可编程设备2。
时钟发生装置103生成的时钟信号CLK通过可编程设备1的内部布线被提供给触发电路A和C的时钟输入，并从可编程设备1的时钟输出端子通过可编程设备间布线被提供给可编程设备2。另外，通过可编程设备的内部布线和可编程设备间布线，将触发电路A的数据输出端子D1的数掘传输给可编程设备2的触发电路B的数据输入端子。另外，通过可编程设备的内部布线和可编程设备间布线，将触发电路B的数据输出端子D2的数据传输给可编程设备1的触发电路C的数据输入端子。
在这种将三级联触发器安装到两个可编程设备1和2中的结构中，当布线和设备延迟处于理想状态时，各个触发器的输出相对于其输入偏移一个时钟周期。因此，第三段触发电路C的数据输出端子的数据应该比第一段触发电路A的数据输入端子D0迟三个周期。
但在现实中，所有的电路元件和布线都存在延迟。即，从触发电路A的数据输出端子D1到触发电路B的数据输入端子存在延迟DY。另一方面，从可编程设备1的CLK输入端子到触发电路B的时钟端子存在延迟DX。
当时钟信号CLK向触发电路B的输入比数据输入的定时迟更多(DX＞DY)时就会发生问题。如上所述，当数据x0在触发电路A中被闭锁时，数据x0出现在输出端子D1中，然后仅延迟DY，在触发电路B的数据输入端子中出现数据x0。然后，由于将仅延迟了DX的时钟信号CLK输入触发电路B的时钟输入端子，因此，时钟电路B闭锁此时的数据输入x0。在该影响下，触发电路C的数据输出和正常输出相比最终会早一个周期发生变化。
这种异常操作会引起触发电路B的时钟输入比数据输入还要迟。在上述专利文献1公开的技术中，由于完全没有考虑到像时钟信号那样应该同时给出的信号，因此，无法避免上述异常操作的发生，从而无法进行正确的电路验证。
因此，本发明的目的在于提供一种能够正确验证被检查电路的电路验证装置、电路验证方法以及用于其的信号分发方法。
发明内容
根据本发明的第一方式，提供了一种通过模拟来验证被验证电路的功能操作的电路验证装置。当进行验证时，将被验证电路分割成多个电路部分。电路验证装置包括：多个模拟部(可编程设备)，实现被分割的各个电路部分；第一布线部，连接多个模拟部以使得它们可以相互进行通信；第一信号生成部，生成应该在同一定时发给多个模拟单元中的两个以上模拟单元的第一信号；以及第二布线部，将第一信号从第一信号生成部直接供应给上述两个以上的模拟部。在本电路验证装置中，上述两个以上的模拟部中的每一个都实现输入端子，该输入端子与第二布线部连接、用于从第一信号生成部输入第一信号。在第二布线部中，第一信号生成部输出的第一信号分别到达上述两个以上的模拟部的时刻的最大时滞比在多个模拟部之间的基于第一布线部的数据传输所需的最小时间小。
在上述第一方式的电路验证装置中，第一信号是应该在同一定时发给在两个以上模拟部中分别实现的电路部分的信号，在两个以上模拟部的每一个中，通过输入端子将第一信号供应给电路部分。
在上述第一方式的电路验证装置中，还包括生成第二信号的第二信号生成部，该第二信号应该在同一定时发给在两个以上模拟部的每一个中实现的电路部分，两个以上的模拟部的每一个也可以包括同步部，该同步部使第二信号与第一信号同步并将其供应给电路部分。此时，第二信号生成部通过布线将第二信号提供给两个以上的模拟部的每一个。另外，第二信号生成部也可以被组装到两个以上的模拟部中的一个中，并通过第一布线将第二信号传输给其它模拟部。或者，也可以将第二信号生成部组装到两个以上的模拟部的每一个中。
根据本发明的第二方式，提供了一种电路验证装置的信号分发方法，在所述电路验证装置中，被验证电路被分割成多个电路部分，该电路验证装置具有多个模拟部，该模拟部通过模拟来实现被分割的各个电路部分的功能操作。本信号分发方法的特征在于，生成应该在同一定时发给多个模拟部中的两个以上的模拟部的第一信号，形成用于将第一信号输入上述两个以上的模拟部的每一个中的输入端子，将第一信号分别分发给上述两个以上的模拟部的各个输入端子，使得第一信号分别到达上述两个以上的模拟部的输入端子的时刻的最大时滞比在多个模拟部之间的数据传输所需的最小时间小。
根据本发明的第三方式，提供了一种实现电路验证装置的电路验证系统，该电路验证装置通过模拟来验证被验证电路的功能操作。本电路验证系统包括：多个模拟部；第一布线部，连接多个模拟部以使得它们可以相互进行通信；分割处理部，将被验证电路分成多个，使得在多个模拟部的每一个中实现电路部分并生成安装数据；编程部，将安装数据安装在多个模拟部的每一个中；第一信号生成部，生成应该在同一定时发给多个模拟部中的两个以上的模拟部的第一信号；以及第二布线部，将第一信号从第一信号生成部直接供应给上述两个以上的模拟部。分割处理部在上述两个以上的模拟部的每一个中实现输入端子，该输入端子与第二布线部连接、用于从第一信号生成部输入第一信号。在第二布线部中，第一信号生成部输出的第一信号分别到达上述两个以上的模拟部的时刻的最大时滞比在多个模拟部之间的基于第一布线部的数据传输所需的最小时间小。
根据本发明的第四实施方式，提供了一种通过模拟来验证被验证电路的功能操作的电路验证方法。当进行验证，将被验证电路分割成多个电路部分。在本电路验证方法中，在多个模拟部中实现分割的各个电路部分，可以通过第一布线部连接多个模拟部进行相互通信，生成应该在同一定时发给多个模拟部中的两个以上的模拟部的第一信号，通过第二布线部将第一信号直接供给上述两个以上的模拟部。两个以上的模拟部的每一个实现输入端子，该输入端子与第二布线部连接、用于输入第一信号。在第二布线部中，第一信号分别到达上述两个以上的模拟部的时刻的最大时滞比在多个模拟部之间的基于第一布线部的数据传输所需的最小时间小。
附图说明
图1是用于说明将级联连接的三个触发电路分发给两个可编程设备的以往示例、以及在该以往示例中产生的问题点的框图；
图2是本发明第一实施方式的电路验证系统的简要结构框图；
图3是本发明第一实施方式的电路验证装置的简要结构框图；
图4是本发明第二实施方式的电路验证系统的简要结构框图；
图5A、图5B是分别示出本第二实施方式的电路验证系统的控制操作的流程图和电路验证操作的时序图；
图6是用于说明本发明第二实施方式的电路验证装置的操作的简要结构框图；
图7是用于说明本发明第二实施方式的偏移校正电路(同步电路)的一个操作示例的时序图；
图8是本发明第三实施方式的电路验证装置的简要结构框图；
图9是本发明第四实施方式的电路验证装置的简要结构框图；
图10A、图10B分别是示出本发明第五实施方式的电路验证装置的简要结构框图和偏移校正电路的结构示意图；
图11是示出本发明实施例的被验证电路的一个示例的电路图；
图12是从图11的被验证电路生成、被安装在两个可编程设备中的电路验证装置的结构框图；
图13是示出安装在图12的各个可编程设备中的偏移校正电路的一个示例的电路图；
图14是说明图12所示的电路验证装置的操作的时序图。
具体实施方式
(第一实施方式)
(系统结构)
图2是本发明第一实施方式的电路验证系统的简要结构框图。在这里，对分割被验证电路、并将其分给N个可编程设备的情况进行说明。
电路验证系统包括电路分割处理装置20，其输入记载有被验证电路的内容的文件10并执行电路分割处理。电路验证系统还包括：程序部(编程部)31.1～31.N，其将由电路分割处理装置20生成的可编程设备的数据30.1～30.N分别写入可编程设备1～N中；和包括可编程设备(模拟部)1～N的电路验证装置40。
电路分割处理装置20是包括电路分析部201、分割决定部202、分割处理部203、显示部204和输入部205的计算机系统。电路分析部201分析文件10来获取电路信息。分割决定部202利用获取的电路信息来决定如何将被验证电路分割成N个部分电路。显示部204由LCD等来实现，输入部205是键盘或定点设备(pointing device)等。
分割处理部203从电路分析部201获取的电路信息中得到全部的信号名，并显示在显示部204上以促使用户指定应同时给出的信号。当用户指定了应同时给出的信号名时，分割处理部203按照来自电路分析部201的电路信息和来自分割决定部202的电路分割方法进行电路分割。此时，当应同时发给分割电路的信号被使用时，如后所述，组装入时滞(skew，日文原文：スキコ一)减小的布线。这样，产生分别安装在可编程设备1～N中的可编程设备的数据30.1～30.N，并通过程序部31.1～31.N将其写入各个可编程设备1～N中。
电路验证装置40包括：N个可编程设备1～N；用于在这些可编程设备之间相互传播信号的布线(第一布线部)401；以及生成应同时给出的至少一个信号的信号生成部(第一信号生成部)400。通过在可编程设备1～N中写入分别对应的可编程设备的数据，设定从信号生成部400输入应同时给出的信号(第一信号)的引脚PX1～PXN。下面，进一步详细说明本第一实施方式的电路验证装置40。
(电路验证装置)
图3是第一实施方式的电路验证装置的简要结构框图。通过在可编程设备(模拟部)1、2、...、N中写入分别对应的可编程设备的数据来分配电路C1、C2、...、CN。另外形成有布线(第二布线部)L1、L2、...、LN以及引脚PX1、PX2、...、PXN，其用于将应该同时给出的信号SX(第一信号)从信号生成部400输入各个电路C1、C2、...、CN。
信号生成端子400的输出端子和可编程设备1～N的引脚PX1～PXN需要用时滞小的布线来连接。更详细地说，当从信号生成部400向可编程设备1～N的电路C1～CN传播信号SX时，到达时刻DXi(i＝1、2、...、N)由于布线路径长短的不同而不同。该到达时间差的最大值(最大时滞)需要比基于可编程设备之间的布线(第一布线)401的数据传输所需的最小时间DMIN小。并且，对于在可编程设备的1～N内发生的延迟，可以利用可编程设备用的配置布线程序所提供的速度限制来抑制偏差。
通过这样对各个可编程设备进行编程，应同时给出的信号能够被直接发给可编程设备1～N的各个引脚PX1～PXN。由此能够抑制以往由从最上位电路向下位电路传输而引起的时滞的发生。
(第二实施方式)
在上述的第一实施方式中，将应该同时给出的信号SX(第一信号)分别发给电路C1～CN。而在第二实施方式中，利用信号SX，在各个可编程设备中使应该同时给出的信号SY同步。即，即使用时滞大的布线来传输信号SY，也可以使其与信号SX同步，从而在实质上将它们同时提供给各个电路。下面详细说明本发明的第二实施方式。
(系统结构)
图4是本发明第二实施方式的电路验证系统的简要结构框图。在这里，对分割被验证电路、并将其分发给N个可编程设备的情况进行说明。
电路验证系统包括：电路分割处理装置20，其输入记载有被验证电路的内容的文件10、并执行电路分割处理；程序部(编程部)31.1～31.N，其将由电路分割处理装置20生成的可编程设备的数据30.1～30.N分别写入可编程设备1～N中；以及包括可编程设备1～N的电路验证装置40。
电路分割处理装置20是包括电路分析部201、分割决定部202、分割处理部203、显示部204和输入部205的计算机系统。电路分析部201分析文件10来获取电路信息。分割决定部202利用获取的电路信息来决定如何将被验证电路分割成N个部分电路。显示部204由LCD等来实现，输入部205是键盘或定点设备等。
分割处理部203从由电路分析部201获取的电路信息中得到全部的信号名，并显示在显示部204上以促使用户指定应该同时给出的信号。当用户指定了应该同时给出的信号名时，分割处理部203按照来自电路分析部201的电路信息和来自分割决定部202的电路分割方法进行电路分割。此时，在使用应同时发给分割电路的信号的情况下，如后所述，在其中组装偏移校正电路(或者同步电路)。这样，产生分别安装在可编程设备1～N中的可编程设备的数据30.1～30.N，并通过程序部31.1～31.N将其写入各个可编程设备1～N中。
电路验证装置40包括N个可编程设备1～N以及用于在这些可编程设备之间相互传播信号的布线401。电路验证装置40还包括：生成信号(第一信号)SX的信号生成装置(第一信号生成部)X402；生成应同时给出的至少一个信号(第二信号)SY的信号生成装置(第二信号生成部)Y403；以及生成信号SW的信号生成装置W(这里未图示)。信号SW是通过无需进行时滞调整的布线向最上位电路输入的信号。通过在可编程设备1～N中写入分别对应的可编程设备的数据来安装引脚PX1～PXN、引脚PY1～PYM、电路C1～CN以及偏移校正电路(同步部)DC1～DCN。
图5A和图5B是表示本第二实施方式的电路验证系统的控制操作的流程图。首先，在图5A中，电路分析部201分析文件10以获取电路信息(步骤S301)，分割处理部203从该电路信息中得到全部的信号名，并显示在显示部204上以请求用户指定应该同时给出的信号(步骤S302)。
当用户使用输入部205来指定应该同时给出的信号SY时(步骤S303)，分割处理部203决定如何将被验证电路分割成N个部分电路(步骤S304)。此时，分割处理部203判断在分割电路部分是否使用被指定的信号SY(步骤S305)。在步骤S305中，当判断是使用信号SY的电路时(步骤S305的“是”)，进行编程，将分别输入应该同时给出的信号SX的引脚PX1～PXN、分别输入应该同时给出的信号SY的引脚PY1～PYN、以及偏移校正电路DC1～DCN组装到该电路中(步骤S306)。当判断是不使用信号SY的电路时(步骤S305的“否”)，则进行编程，不组装偏移校正电路、或者直接连接偏移校正电路的输入端子和输出端子。
分割处理部203生成应该被分别安装到可编程设备1～N中的可编程设备的数据30.1～30.N(步骤S307)，通过分别对应的程序部将其安装到可编程设备1～N中(步骤S308)。由此来执行被分割成可编程设备1～N的被验证电路的验证操作(步骤S309)。
如图5B所示，在被验证电路的验证操作中，激活信号生成装置Y(403)、W(图中未示出)，从而将信号SY和SW提供给各个可编程设备(步骤S310)。接着，为了在规定时刻T向各个电路供给信号SY，激活信号生成装置X(402)，从而将信号SX供给各个可编程设备(步骤S311)。由此，将应该同时给出的信号SY与时滞小的信号SX同步地提供给各个电路。
下面详细说明本实施方式的电路验证装置。
(电路验证装置)
图6是用于说明本发明第二实施方式的电路验证装置的操作的简要结构框图。这里为了简化说明，仅示出两个可编程设备m、n。电路验证装置包括：用于在多个可编程设备之间相互传输信号的布线401；生成应同时给出的信号SX的信号生成装置X402；生成应同时给出的至少一个信号SY的信号生成装置Y403；以及生成信号SW的信号生成装置W404.
伴随着延迟Dxi(i＝1、2、...、N)，从信号生成装置X402输出的信号SX分别作为信号SXm和SXn到达可编程设备m和n的引脚PXm和PXN。但如上所述，在可编程设备1～N之间发生的信号SX的到达时刻差的最大值比可编程设备之间的数据传输所需的最小时间小。同样的，伴随着延迟DYi(i＝1、2、...、N)，从信号生成装置Y403输出的信号SY分别作为信号SYm和SYn到达可编程设备m和n的引脚PYm和PYN。
通过在可编程设备m、n中写入分别对应的可编程设备的数据来安装电路Gm、Cn以及偏移校正电路(同步部)DCm、DCn。偏移校正电路DCm通过引脚PXm和PYm分别输入信号SXm和SYm，根据信号SXm来使信号SYm同步，并将同步信号SYm-S供应给电路Cm。同样的，偏移校正电路DCn通过引脚PXn和PYn分别输入信号SXn和SYn，根据信号SXn来使信号SYn同步，并将同步信号SYn-s供应给电路Cn。
另外，偏移校正电路DCi可由触发电路构成，该触发电路将信号SXi作为时钟输入、将信号SYi作为数据输入、将同步信号SYi-s作为数据输出
(参照图13)。
图7是用于说明第二实施方式的偏移校正电路(同步电路)的操作的一个示例的时序图。在这里，如果从信号生成装置W404和Y403输出应该在时刻T到达的信号SW和SY，则为了在时刻T向各个电路供给信号SY而激活信号生成装置X402，并将信号SX作为定时信号输出。
如上所述，伴随着延迟DWm、DWn，从信号生成装置W404输出的信号SW分别作为信号SWm、SWn到达可编程设备m、n的电路Gm、Cn。不需要特地调整延迟DWm和DWn的差。同样的，伴随着延迟DYm、DYn，从信号生成装置Y403输出的信号SY分别作为信号SYm、SYn到达可编程设备m、n的引脚PYm、PYn。不需要特地调整延迟DYm和DYn的差。
另一方面，伴随着延迟DXm、DXn，从信号生成装置X402输出的信号SX分别作为信号SXm、SXn到达可编程设备m、n的PXm、PXn。但如上所述，延迟DXm和延迟DXn的差ΔDX(m、n)比可编程设备之间的数据传输所需的最小时间DMIN小、。
偏移校正电路DCm根据信号SXm来使信号SYm同步，并将同步信号SYm-s供应给电路Gm。同样的，偏移校正电路DCn根据信号SXn来使信号SYn同步，并将同步信号SYn-s供给电路Cn。从而能够在无实质性误差(ΔDX(m、n)＜DMIN)的情况下基本同时地将应该在同时刻T到达的信号SY提供给电路Cm、Cn。因此能够避免因应该同时给出的信号SY的时滞而产生的电路的异常操作，从而能够进行正确的电路验证。
(第三实施方式)
图8是本发明第三实施方式的电路验证装置的简要结构框图。这里例示了N＝4的情况。即，将分割电路C1、C2、C3、C4以及偏移校正电路DC1、DC2、DC3、DC4分别分给四个可编程设备1、2、3、4。
在第三实施方式中，生成应该同时给出的信号SY的信号生成装置Y403被安装在一个可编程设备3内。来自信号生成装置Y403的信号SY通过连接可编程设备之间的布线401而被传输给其它可编程设备。即，根据第三实施方式，当电路分割处理装置20的分割处理部203(图4)生成可编程设备3的数据时，生成组装信号生成装置Y403的数据，并进行布线编程以便将信号SY传输给其它可编程设备。同样地，在其它可编程设备中也进行布线编程以便将输入的信号SY传输给其它可编程设备。
在这样的第三实施方式的结构中，和第二实施方式相同，在各个可编程设备i中，偏移校正电路DCi输入信号SXi和信号SYi，使信号SYi的值与信号Sxi同步，并将其输出给电路Ci。由此，信号SYi到达电路Ci的时刻的最大时滞比可编程设备之间的数据传输所需的最小时间小，即，成为时滞被降低了同等程度的信号。
除此之外，在第三实施方式中，由于信号生成装置Y403被构成在一个可编程设备内，并将信号SY传输给其它的可编程设备，因此，可减少装置的数量。
(第四实施方式)
图9是本发明第四实施方式的电路验证装置的简要结构框图。在第四实施方式中，除了电路C1～CN和偏移校正电路DC1～DCN，在可编程设备1～N中还分别安装有生成应该同时给出的信号SY的信号生成装置Y403.1～Y403.N。为了构成上述的逻辑验证装置，当电路分割处理装置20的分割处理部203(图4)生成各个可编程设备的数据时，复制信号生成装置Y403的程序，从而生成将信号生成装置组装入各个可编程设备的数据。
在这样的第四实施方式的结构中，和第二实施方式相同，在各个可编程设备i中，偏移校正电路DCi输入信号SXi和信号SYi，使信号SYi的值与信号SXi同步，并将其输出给电路Ci。由此，信号SYi到达电路Ci的时刻的最大时滞比可编程设备之间的数据传输所需的最小时间小，即，成为时滞被降低了同等程度的信号。
除此之外，在第四实施方式中，由于信号生成装置Y403被构成在各个可编程设备内，无需将信号SY传输给其它的可编程设备，因此，可进一步减少装置的数量以简化结构。
(第五实施方式)
图10A是本发明第五实施方式的电路验证装置的简要结构框图，图10B是偏移校正电路的结构示意图。第五实施方式是第一实施方式的变形例，在可编程设备1～N中写入有分别对应的可编程设备的数据。由此构成从信号生成装置Z405分别输入应同时给出信号SZ的引脚PX1～PXN、电路C1～CN以及偏移校正电路DC1～DCN。
但如图10B所示，各偏移校正电路DCi直接连接输入端子和输出端子，不进行偏移校正。当从信号生成装置Z405向可编程设备1～N的电路C1～CN传输信号SZ时，到达时刻DZi(i＝1、2、...、N)由于布线路径长短的不同而不同。但该到达时间差的最大值(最大时滞)和第一实施方式的情况相同，需要比可编程设备之间的布线401的数据传输所需的最小时间DMIN小。并且，对于在可编程设备的1～N内发生的延迟，可以利用可编程设备用的配置布线程序所提供的速度限制来抑制变动。
通过这样对各个可编程设备进行编程，应同时给出的信号SZ能够被直接发给可编程设备1～N的各个引脚PX1～PXN，由此能够抑制以往在可编程设备之间进行传输而引起的时滞的发生。
(实施例)
下面，为不使附图复杂，以可编程设备的数量为两个时(N＝2)的情况为例对本发明的实施例进行详细说明。
图11是示出被验证电路的一个示例的电路图。在这里，被验证电路50包括电路(存储元件)A和B，信号SW被直接供应给电路A和B。另一方面，信号SY经由逆变器IV被提供给电路A，并被直接提供给电路B。另外如上所述，假设信号SY是必须同时给出的存储元件的时钟信号，信号SW不是必须同时给出的信号。
当上述被验证电路50的数据文件10被提供给图4所示的电路分割处理装置20时，如上所述，分割处理部203将信号名SX和SY以及被包括在电路A和B中的所有的信号名显示在显示部204上。当用户指定信号SY是必须同时发给电路A和B的信号时，分割处理部203进行分割处理，生成应该安装在可编程设备1和2中的电路和偏移校正电路的数据。
图12是从图11的被验证电路50生成、被安装在两个可编程设备中的电路验证装置的结构框图。由于信号SW不是应同时给出的信号，因此，使用连接可编程设备1和可编程设备2的布线等来进行连接，并将信号SW的值传输给可编程设备2的电路B。另外，删除连接在信号SY和电路A之间的逆变器IV，形成对属于电路A的存储元件的时钟信号的逻辑进行反转的电路。这样，在功能方面完全没有问题，并通过省略逆变器，不会引起不必要的延迟。
图13是示出安装在图12的各个可编程设备中的偏移校正电路的一个示例的电路图。偏移校正电路由将信号SY作为数据输入、将信号SX作为时钟输入的触发电路来构成。
图14是说明图12所示的电路验证装置的操作的时序图。在这里，如果从信号生成装置W404和Y403输出应该在时刻T到达的信号SW和SY，则为了在时刻T向各个电路供应信号SY而激活信号生成装置X402，并将信号SX作为定时信号输出。
伴随着延迟DW1、DW2，从信号生成装置W403输出的信号SW分别作为信号SW1、SW2到达可编程设备1、2的电路A、B。同样的，伴随着延迟DY1、DY2，从信号生成装置Y403输出的信号SY分别作为信号SY1、SY2到达可编程设备1、2。
另一方面，伴随着延迟DX1、DX2，从信号生成装置X402输出的信号SX分别作为信号SX1、SX2到达可编程设备1、2。但如上所述，延迟DX1和延迟DX2的差ΔDX(A、B)比可编程设备之间的数据传输所需的最小时间DMIN小。
偏移校正电路DC1根据信号Sx1使信号SY1同步，并将同步信号SY1-S供应给电路A。同样地，偏移校正电路DC2根据信号SX2使信号SY2同步，并将同步信号SY2-s供应给电路B。从而能够在无实质性误差(ΔDX(A、B)＜DMIN)的情况下基本同时地将应该在同时刻T到达的信号SY供给电路A、B。
根据本发明，在两个以上的模拟单元的每一个中实现用于通过第二布线单元输入应该在同一定时给出的信号(第一信号)的输入端子，通过该输入端子，从信号生成单元直接输入第一信号。第一信号通过第二布线单元分别到达两个以上的模拟单元的时刻的最大时滞比模拟单元之间的第一布线单元的数据传输所需的最小时间小。由此，可以抑制以往由在模拟单元之间传输而引起的时滞，从而进一步提高了电路验证的可靠性。
各模拟单元能够在该电路部分直接将时滞小的第一信号用作输入信号。另外，可以输入另一第二信号，使之与时滞小的第一信号同步，并将其供给电路部分。此时，即使通过时滞大的布线输入第二信号，也可以同步于第一信号来供给第二信号。由此，可以在同一定时将第二信号供给各模拟单元的电路部分。即，能够用对时滞条件要求宽松的布线来分发第二信号，并能够提高电路验证装置的设计自由度和可靠性。

Claims (15)

1.一种电路验证装置，通过模拟来验证被验证电路的功能操作，其特征在于，
所述被验证电路被分割成多个电路部分，
所述电路验证装置包括：
多个模拟单元，实现被分割的各个电路部分；
第一布线单元，连接所述多个模拟单元以使得它们可以相互进行通信；
第一信号生成单元，生成应该在同一定时发给所述多个模拟单元中的两个以上模拟单元的第一信号；以及
第二布线单元，将所述第一信号从所述第一信号生成单元直接供应给所述两个以上的模拟单元；
其中，所述两个以上的模拟单元中的每一个都实现有与所述第二布线单元连接、用于从所述第一信号生成单元输入所述第一信号的输入端子，并且，在所述第二布线单元中，所述第一信号生成单元输出的所述第一信号分别到达所述两个以上的模拟单元的时刻的最大时滞比在所述多个模拟单元之间的基于所述第一布线单元的数据传输所需的最小时间小。
2.如权利要求1所述的电路验证装置，其特征在于，
所述第一信号是应该在同一定时发给在所述两个以上的模拟单元中分别实现的电路部分的信号，
在所述两个以上的模拟单元的每一个中，通过所述输入端子将所述第一信号供应给所述电路部分。
3.如权利要求1所述的电路验证装置，其特征在于，还包括生成第二信号的第二信号生成单元，该第二信号应该在同一定时发给在所述两个以上的模拟单元的每一个中实现的电路部分，
所述两个以上的模拟单元的每一个都包括同步单元，该同步单元使所述第二信号与所述第一信号同步并将其供应给所述电路部分。
4.如权利要求3所述的电路验证装置，其特征在于，所述第二信号生成单元通过布线将所述第二信号供应给所述两个以上模拟单元的每一个。
5.如权利要求3所述的电路验证装置，其特征在于，所述第二信号生成单元被组装到所述两个以上模拟单元中的一个中，并通过所述第一布线单元将该第二信号传输给其它模拟单元。
6.如权利要求3所述的电路验证装置，其特征在于，所述第二信号生成单元被组装到所述两个以上的模拟单元的每一个中。
7.一种电路验证装置的信号分发方法，在所述电路验证装置中，被验证电路被分割成多个电路部分，该电路验证装置包括多个模拟单元，该模拟单元通过模拟来实现被分割的各个电路部分的功能操作，所述电路验证装置的信号分发方法的特征在于，
生成应该在同一定时发给所述多个模拟单元中的两个以上模拟单元的第一信号，
形成用于将所述第一信号输入所述两个以上模拟单元的每一个中的输入端子，
将所述第一信号分别分发给所述两个以上的模拟单元的各个输入端子，使得所述第一信号分别到达所述两个以上的模拟单元的输入端子的时刻的最大时滞比在所述多个模拟单元之间的数据传输所需的最小时间小。
8.如权利要求7所述的信号分发方法，其特征在于，
所述第一信号是应该在同一定时发给在所述两个以上的模拟单元中分别实现的电路部分的信号，
所述两个以上的模拟单元的每一个将所述电路部分的输入改变成所述输入端子，并通过所述输入端子将所述第一信号供应给所述电路部分。
9.如权利要求7所述的信号分发方法，其特征在于，
还生成第二信号，该第二信号应该在同一定时发给在所述两个以上的模拟单元的每一个中实现的电路部分，
在所述两个以上的模拟单元的每一个中，通过使所述第二信号与所述第一信号同步来生成同步第二信号，
所述两个以上的模拟单元的每一个将所述电路部分的输入改变成所述同步第二信号。
10.一种电路验证系统，所述电路验证系统实现了通过模拟来验证被验证电路的功能操作的电路验证装置，其特征在于，包括：
多个模拟单元；
第一布线单元，连接所述多个模拟单元并以使得它们可相互进行通信；
分割处理单元，使得在所述多个模拟单元的每一个中实现电路部分地将所述被验证电路分成多个，并生成安装数据；
编程单元，将所述安装数据安装在所述多个模拟单元的每一个中；
第一信号生成单元，生成应该在同一定时发给所述多个模拟单元中的两个以上模拟单元的第一信号；以及
第二布线单元，将所述第一信号从所述第一信号生成单元直接供应给所述两个以上的模拟单元；
其中，所述分割处理单元在所述两个以上的模拟单元的每一个中实现输入端子，该输入端子与所述第二布线单元连接、用于从所述第一信号生成单元输入所述第一信号，
在所述第二布线单元中，所述第一信号生成单元输出的所述第一信号分别到达所述两个以上模拟单元的时刻的最大时滞比在所述多个模拟单元之间的基于所述第一布线单元的数据传输所需的最小时间小。
11.如权利要求10所述的电路验证系统，其特征在于，
所述第一信号是应该在同一定时发给在所述两个以上的模拟单元中分别实现的电路部分的信号，
设定所述分割处理单元，使所述两个以上模拟单元的每一个将所述电路部分的输入改变成所述输入端子，并通过所述输入端子将所述第一信号供应给所述电路部分。
12.如权利要求10所述的电路验证系统，其特征在于，
还包括生成第二信号的第二信号生成单元，该第二信号应该在同一定时发给在所述两个以上模拟单元的每一个中实现的电路部分，
设定所述分割处理单元，使得在所述两个以上的模拟单元的每一个中，实现使所述第二信号与所述第一信号同步而生成同步第二信号的同步单元，并将所述电路部分的输入改变成所述同步第二信号。
13.一种电路验证方法，通过模拟来验证被验证电路的功能操作，其特征在于，
将所述被验证电路分割成多个电路部分，
在多个模拟单元中实现分割的各个电路部分，
可以通过第一布线单元连接所述多个模拟单元以进行相互通信，
生成应该在同一定时发给所述多个模拟单元中的两个以上模拟单元的第一信号，
通过第二布线单元将所述第一信号直接供应给所述两个以上的模拟单元，
所述两个以上模拟单元的每一个都实现有与所述第二布线单元连接、用于输入所述第一信号的输入端子，
在所述第二布线单元中，所述第一信号分别到达所述两个以上的模拟单元的时刻的最大时滞比在所述多个模拟单元之间的基于所述第一布线单元的数据传输所需的最小时间小。
14.如权利要求13所述的电路验证方法，其特征在于，
所述第一信号是应该在同一定时发给在所述两个以上的模拟单元中分别实现的电路部分的信号，
所述两个以上的模拟单元的每一个将所述电路部分的输入改变成所述输入端子，并通过所述输入端子将所述第一信号供应给所述电路部分。
15.如权利要求13所述的电路验证方法，其特征在于，
还生成第二信号，该第二信号应该在同一定时发给在所述两个以上模拟单元的每一个中实现的电路部分，
在所述两个以上模拟单元的每一个中，通过使所述第二信号与所述第一信号同步来生成同步第二信号，
所述两个以上的模拟单元的每一个将所述电路部分的输入改变成所述同步第二信号。
CNA2005800104550A 2004-03-30 2005-03-29 电路验证装置、电路验证方法以及用于其的信号分发方法 Pending CN1938949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP098530/2004 2004-03-30
JP2004098530 2004-03-30

Publications (1)

Publication Number Publication Date
CN1938949A true CN1938949A (zh) 2007-03-28

Family

ID=35064121

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800104550A Pending CN1938949A (zh) 2004-03-30 2005-03-29 电路验证装置、电路验证方法以及用于其的信号分发方法

Country Status (6)

Country Link
US (1) US7797653B2 (zh)
EP (1) EP1742365A4 (zh)
JP (1) JPWO2005096500A1 (zh)
KR (1) KR20060130256A (zh)
CN (1) CN1938949A (zh)
WO (1) WO2005096500A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102948113A (zh) * 2010-06-07 2013-02-27 三菱电机株式会社 信号处理系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048776B1 (ja) * 2021-01-22 2022-04-05 Ｎｅｃプラットフォームズ株式会社 プログラマブルデバイス、システム、検証支援方法、およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475830A (en) 1992-01-31 1995-12-12 Quickturn Design Systems, Inc. Structure and method for providing a reconfigurable emulation circuit without hold time violations
TW421761B (en) * 1994-04-12 2001-02-11 Yokogawa Electric Corp Verification support system
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
JP3042761B2 (ja) * 1995-08-07 2000-05-22 株式会社日立製作所 論理エミュレーションシステムにおけるプログラマブルデバイスのプログラムデータ生成方法およびプログラマブルデバイスのプログラムデータ生成装置
US5649176A (en) * 1995-08-10 1997-07-15 Virtual Machine Works, Inc. Transition analysis and circuit resynthesis method and device for digital circuit modeling
US5734869A (en) * 1995-09-06 1998-03-31 Chen; Duan-Ping High speed logic circuit simulator
US6301553B1 (en) * 1996-05-31 2001-10-09 Luc M. Burgun Method and apparatus for removing timing hazards in a circuit design
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
JPH11134385A (ja) 1997-08-26 1999-05-21 Sharp Corp 論理回路の機能検証方法および機能検証のための回路割付装置
JP3148712B2 (ja) 1998-03-16 2001-03-26 三菱電機株式会社 論理検証装置
US6754877B1 (en) * 2001-12-14 2004-06-22 Sequence Design, Inc. Method for optimal driver selection
JP4568143B2 (ja) * 2005-02-28 2010-10-27 株式会社東芝 安全系装置の検証方法およびその検証方法で検証された安全系装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102948113A (zh) * 2010-06-07 2013-02-27 三菱电机株式会社 信号处理系统

Also Published As

Publication number Publication date
US7797653B2 (en) 2010-09-14
JPWO2005096500A1 (ja) 2008-02-21
EP1742365A4 (en) 2007-10-10
US20070214443A1 (en) 2007-09-13
EP1742365A1 (en) 2007-01-10
WO2005096500A1 (ja) 2005-10-13
KR20060130256A (ko) 2006-12-18

Similar Documents

Publication Publication Date Title
JP2791243B2 (ja) 階層間同期化システムおよびこれを用いた大規模集積回路
CA2218458C (en) Method and apparatus for design verification using emulation and simulation
JPH07107916B2 (ja) 超大規模集積回路
JPS6015727A (ja) データ経路の圧迫方法
US7251794B2 (en) Simulation testing of digital logic circuit designs
JP2002358340A (ja) 論理エミュレーションに使用される回路、その回路を備える論理基板、論理エミュレータ及び、論理エミュレーションにおける通信方法
CN112306146A (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
US7392495B1 (en) Method and system for providing hybrid clock distribution
EP2098969A1 (en) Logic circuit designing device for asynchronous logic circuit, logic circuit designing method, and logic circuit designing program
US5673295A (en) Method and apparatus for generating and synchronizing a plurality of digital signals
CN104795091B (zh) 在fpga中实现zbt读写的时序稳定度的系统及方法
CN1938949A (zh) 电路验证装置、电路验证方法以及用于其的信号分发方法
US7228513B2 (en) Circuit operation verification device and method
US20070288875A1 (en) Skew clock tree
US7395197B2 (en) Verification method and system for logic circuit
US5600568A (en) Analysis system for the delay time in logic equipment
CN115758987A (zh) 一种视频输入接口验证系统及验证方法
Suhaib et al. Validating families of latency insensitive protocols
US6876961B1 (en) Electronic system modeling using actual and approximated system properties
JP2004157986A (ja) 論理検証システムとｆｐｇａモジュール
JP2006170761A (ja) 半導体集積回路テストシステム
JPH1126591A (ja) 機能ブロック、半導体集積回路装置、及び集積回路のシミュレーション方法
US20050120318A1 (en) Apparatus and method for designing semiconductor integrated circuit
JP2010140255A (ja) 再構成可能論理回路ならびに検証方法および検証プログラム
JPH08263526A (ja) シミュレーション装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070328