CN1945732A - 用于高速半导体存储器装置的延迟锁定环 - Google Patents

用于高速半导体存储器装置的延迟锁定环 Download PDF

Info

Publication number
CN1945732A
CN1945732A CNA2006101412080A CN200610141208A CN1945732A CN 1945732 A CN1945732 A CN 1945732A CN A2006101412080 A CNA2006101412080 A CN A2006101412080A CN 200610141208 A CN200610141208 A CN 200610141208A CN 1945732 A CN1945732 A CN 1945732A
Authority
CN
China
Prior art keywords
output
order
delay
driver
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101412080A
Other languages
English (en)
Other versions
CN1945732B (zh
Inventor
辛范柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1945732A publication Critical patent/CN1945732A/zh
Application granted granted Critical
Publication of CN1945732B publication Critical patent/CN1945732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

公开了一种延迟锁定环，支持在半导体存储器装置中的操作频率的增加。在延迟锁定环中所使用的一种输出驱动器包括：第一驱动块，用以从所述延迟锁定环接收输出，以产生用以输出对应于一读取指令的读取数据的第一DLL时钟；以及第二驱动块，用以从所述延迟锁定环接收输出，以产生用以在写入操作期间减少电流消耗的第二DLL时钟，其中所述第一驱动块具有比所述第二驱动块大的延迟量。

Description

用于高速半导体存储器 装置的延迟锁定环
技术领域
本发明涉及半导体装置的设计技术；更特别地，涉及一种使用延迟锁定环(DLL)的半导体存储器装置，例如，像DDR/DDR2/DDR3 SDRAM之类的双倍数据速率同步动态随机存取存储器。
背景技术
在高速同步半导体存储器装置，例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)中，以同步于外部时钟信号方式将数据单元传送(输入或输出)至其它装置。亦即，所述高速同步半导体存储器装置，例如：DDRSDRAM，以不仅同步于所述外部系统时钟信号的一上升边缘而且亦同步于它的一下降边缘方式实施一输入或输出操作。通常，在包括半导体存储器的系统或电路中，使用时钟信号作为参考信号以便调整或控制操作时序或保证高速操作而没有任何错误。于是，就所述半导体存储器装置的高速操作而论，需要使所述半导体存储器装置的操作同步于所述外部时钟信号。
当在内部电路中使用从外部时钟信号所获得的内部时钟信号输入时，由于所述内部电路，延迟了所述内部时钟信号并产生时钟偏斜。为了补偿所述时钟偏斜以使所述内部时钟信号的相位与外部时钟信号的相位相等，将一同步控制电路，例如延迟锁定环(DLL)，嵌入所述系统或电路中。所述DLL接收外部时钟信号并控制所述半导体存储器装置的数据的输出时序，藉以使所述时序同步于所述外部时钟信号。
图1为一传统延迟锁定环(DLL)的方块图。
如所示，所述传统延迟锁定环(DLL)包括时钟缓冲器10、延迟块30、相位比较器50、延迟控制器40、延迟复制模型(model)60、占空周期(duty cycle)补偿器70和驱动器80。
时钟缓冲器110接收一外部时钟信号CLK和一外部时钟互补信号/CLK以产生内部时钟。
延迟块30用以延迟内部时钟，其中相位比较器50决定延迟块30的延迟量，并且，延迟控制器40根据所述延迟量决定在延迟块30中所包含的延迟路径。延迟块30包括由多个单位延迟单元所构成的至少一个延迟线，每一个单位延迟单元包括多个逻辑“与非”(NAND)门或者一逻辑NAND门和一反向器。
延迟控制器40包括用以决定在延迟块30的延迟路径中的延迟量的逻辑电路和用以决定延迟量的方向的双向移位寄存器。
相位比较器50比较参考时钟信号REF_CLK(从时钟缓冲器10所输出的内部时钟之一)的相位与从延迟复制模型60所输出的反馈时钟FBR_CLK的相位，藉以根据比较结果控制延迟控制器40。
延迟复制模型60延迟延迟块30的输出为一预定量，该预定量由在半导体存储器装置中的数据或时钟信号所通过的时钟路径和数据路径来估计。亦即，延迟复制模型60包括位于时钟信号路径中的多个复制延迟元件：一个路径是从一输入接脚(亦即位在芯片内部)至延迟块30，而另一路径是从延迟块30至一输出接脚。
占空周期补偿器70用以控制从延迟块30所输出的时钟的占空比，藉以设定50∶50的占空比。
驱动器80接收占空周期补偿器70的输出，亦即，IFBF_CLK和IFBR_CLK，并且输出多个DLL时钟至外部电路。
图3为描述图1所示的驱动器80的方块图。
如图所示，驱动器80包括分相器82、第一驱动块84和第二驱动块86。
第一驱动块84包括用以产生第一上升DLL时钟RCLK_DLL和第一下降DLL时钟FCLK_DLL的第一DLL驱动器84_1和第二DLL驱动器84_2。同样地，第二驱动块86包括用以产生第二上升DLL时钟RCLK_DLLOE和第二下降DLL时钟FCLK_DLLOE的第三DLL驱动器86_1和第四DLL驱动器86_2。在此，第一驱动块84和第二驱动块86从分相器82接收相同信号，以及第一驱动块84的详细构成相似于第二驱动块86的详细构成。
图4为一DLL驱动器，例如：图3所示的第一至第四DLL驱动器，的示意电路图。
第一至第四DLL驱动器84_1、84_2、86_1和86_2具有相同元件。参考图4，每一DLL驱动器包括逻辑NAND门ND和偶数个反向器，例如：两个反向器INV1和INV2。逻辑NAND门ND接收时钟输入CLKB_IN和使能信号EN。时钟输入CLKB_IN对应于图3所示的分相器82的输出RCLK_OUT和RCLKB_OUT，以及使能信号EN与图3所示的驱动器使能信号DRV_EN和DRVOE_EN相配。
图5为图3所示的分相器82的示意电路图。
如图所示，分相器82包括用以产生上升输出时钟信号RCLK_OUT的第一电路和用以产生上升输出互补信号RCLKB_OUT的第二电路。第一电路包括两个反向器INV82_1和INV82_2以及两个MOS选择块MC82_1和MC82_2，并且，第二电路包括三个反向器INV82_3、INV82_4和INV82_5以及两个MOS选择块MC82_3和MC82_4。第一和第二电路经由分相器82的输入端RCLK_IN接收上升延迟时钟IFBR_CLK，延迟时钟IFBR_CLK和IFBF_CLK中之一。输入载入块82_8耦接至另一输入端FCLK_IN，以便接收下降延迟时钟IFBF_CLK(延迟时钟IFBR_CLK和IFBF_CLK中的另一时钟)。虽然如图5所示，输入载入块82_8浮接，但是当使用经由输入端FCLK_IN所输入的下降延迟时钟IFBF_CLK时，输入载入块可以连接至第一和第二电路。
参考第3至5图所示，驱动器80产生第一上升和下降DLL时钟FCLK_DLL和RCLK_DLL以及第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE，其中第一上升和下降DLL时钟FCLK_DLL和RCLK_DLL以及第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE具有相同延迟量。因为第一至第四DLL驱动器具有相同元件，所以第一上升DLL时钟RCLK_DLL和第二上升DLL时钟RCLK_DLLOE的上升边缘同时发生；同样地，第一下降DLL时钟FCLK_DLL和第二下降DLL时钟FCLK_DLLOE的下降边缘同时发生。
通常在一半导体存储器装置的只读取操作期间使用DLL。然而，在图1所示的传统DLL中，在响应于读取指令而输出数据的读取操作期间，使用第上升和下降DLL时钟FCLK_DLL和RCLK_DLL，以及在写入操作期间，使用第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE，写入操作为用以产生多个读取控制信号，多个读取控制信号在写入操作期间控制在数据读取路径中的块或电路，藉以在写入操作期间减少电流消耗。
图6为在传统半导体存储器装置中的数据输出时钟产生器的示意电路图。
如图所示，数据输出时钟产生器接收图1所示的传统DLL的输出并且产生数据输出时钟信号RCLK_D0和FCLK_D0以响应数据输出使能信号ROUTEN和FOUTEN。数据输出时钟信号RCLK_D0和FCLK_D0用以以同步于外部时钟信号方式将数据从数据输出缓冲器输出至外部装置。
图2为显示图1所示的传统延迟锁定环的操作的时序图。以下，描述传统DLL的详细操作。
如上所述，第一上升和下降DLL时钟FCLK_DLL和RCLK_DLL用以输出数据以响应读取命令，以及第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE用以在写入操作期间产生多个读取控制信号。
第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE在读取使能块中用以产生上升/下降数据输出使能信号ROUTEN和FOUTEN。上升/下降数据输出使能信号ROUTEN和FOUTEN用以从第二上升和下降DLL时钟FCLK_DLLOE和RCLK_DLLOE提取数据输出时钟信号RCLK_D0和FCLK_D0。
参考图2，传统DLL实施锁定操作来达成锁定状态，以便在半导体存储器装置的读取操作前，参考时钟REF_CLK的上升/下降边缘与反馈时钟IFBR_CLK的上升/下降边缘一致。
由第二下降DLL时钟FCLK_DLLOE的上升边缘产生上升数据输出使能信号ROUTEN；在此，在上升数据输出使能信号ROUTEN与第二下降DLL时钟FCLK_DLLOE间因延迟而具有相位差。延迟应比0.5*tCK短(其中，tCK相当于一个时钟周期)。因为藉由上升/下降数据输出使能信号ROUTEN和FOUTEN的每一信号与第一上升/下降DLL时钟FCLK_DLL和RCLK_DLL的每一时钟的分别逻辑AND运算的结果产生数据输出时钟信号RCLK_D0和FCLK_D0，所以如果延迟比0.5*tCK长，则会造成故障。参考图6，如果延迟，亦即，在上升数据输出使能信号ROUTEN与第二下降DLL时钟FCLK_DLLOE的上升边缘间的时间间隙，比0.5*tCK长，则在第一上升DLL时钟RCLK_DLL的一上升边缘后，产生上升数据输出使能信号ROUTEN。在此情况中，在实施逻辑AND运算后，在一期望时间中没有产生数据输出时钟信号RCLK_D0和FCLK_D0；于是，在半导体存储器装置中发生故障。
当半导体存储器装置的操作频率变高时，延迟的可允许范围比0.5*tCK窄。例如，如果操作频率为1Gbps，亦即，1tCK＝2ns，则在1.0ns(＝0.5*2ns)内产生上升数据输出使能信号ROUTEN。如果操作频率为1.6Gbps，亦即，1tCK＝1.25ns，则在625ps内产生上升数据输出使能信号ROUTEN。
于是，当在包括传统DLL的半导体存储器装置中的操作频率变高时，用以产生上升/下降数据输出使能信号ROUTEN和FOUTEN的操作容限变小。
因此，限制半导体存储器装置的操作频率。
发明内容
本发明的目的在于提供一种延迟锁定环，所述延迟锁定环用以藉由获得充分操作容限来支持在半导体存储器装置中的操作频率的增加，所述充分操作容限用以以高速操作产生数据输出使能信号来响应DLL时钟。
依据本发明的一个方面，提供一种输出驱动器，所述输出驱动器用于延迟锁定环，其包括：第一驱动块，用以从所述延迟锁定环接收输出以产生用以输出对应于读取指令的读取数据的第一DLL时钟；以及第二驱动块，用以从所述延迟锁定环接收输出以产生用以在写入操作期间减少电流消耗的第二DLL时钟，其中所述第一驱动块具有比所述第二驱动块大的延迟量。
依据本发明的另一个方面，提供一种延迟锁定环，包括时钟缓冲器，用以接收外部时钟以产生内部时钟；相位更新块，用以比较所述内部时钟与从所述相位更新块所产生的反馈时钟以控制所述内部时钟的相位；第一驱动块，用以从所述相位更新块接收输出以产生用以输出对应于读取指令的读取数据的第一DLL时钟；以及第二驱动块，用以从所述相位更新块接收输出以产生用以在写入操作期间减少电流消耗的第二DLL时钟，其中所述第一驱动块具有比所述第二驱动块大的延迟量。
依据本发明的另一个方面，提供一种半导体装置，包括第一驱动块，用以分离第一输入信号的相位以产生多个第一内部信号并且输出所述多个第一内部信号以响应第一控制信号，每一内部信号相对于彼此具有不同相位；以及第二驱动块，用以延迟第二输入信号并且输出所述延迟信号以响应第二控制信号。
从下面配合所附图式的特定实施例的描述将更佳了解本发明的上述及其它目的以及特征。
附图说明
图1为一传统延迟锁定环(DLL)的方块图；
图2为显示图1所示的传统延迟锁定环的操作的时序图；
图3为图1所示的驱动器的方块图；
图4为图3所示的DLL驱动器的示意电路图；
图5为图3所示的分相器的示意电路图；
图6为在传统半导体存储器装置中的数据输出时钟产生器的示意电路图；
图7为依据本发明的一实施例的包括驱动单元的延迟锁定环的方块图；
图8为图7所示的具有第一和第二驱动块的驱动单元的方块图。
图9为图8所示的第二驱动器的示意电路图；
图10为图8所示的延迟控制器的示意电路图；以及
图11为显示图7所示的延迟锁定环的操作的时序图。
附图中的附图标记说明如下：
10    时钟缓冲器
30    延迟块
40    延迟控制器
50    相位比较器
60    延迟复制模型
70    占空周期补偿器
80    驱动器
82    分相器
82_8  输入载入块
84    第一驱动块
84_1  第一DLL驱动器
84_2  第二DLL驱动器
86    第二驱动块
86_1  第三DLL驱动器
86_2  第四DLL驱动器
100   时钟缓冲器
200   相位更新块
210          延迟块
220          占空周期补偿器
230          延迟复制模型
240          相位比较器
250          延迟控制器
310          分相器
320          第一驱动器
400          第二驱动块
410          延迟控制器
420          第二驱动器
420_1        块
500          第一驱动块
CLK          外部时钟信号
CLKB         外部时钟信号
/CLK         外部时钟互补信号
CLKB_IN      时钟输入
DRV_EN       驱动器使能信号
DRVOE_EN     驱动器使能信号
EN           使能信号
FCLK_D0      数据输出时钟信号
FCLK_DLL     第一下降DLL时钟
FCLK_DLLOE   第二下降DLL时钟
FCLK_IN      输入端
FBR_CLK      反馈时钟
FOUTEN       数据输出使能信号
IFBCLKF      时钟信号
IFBCLKR      时钟信号
IFBF_CLK     占空周期补偿器70的输出
IFBR_CLK     占空周期补偿器70的输出
INV1         反向器
INV2         反向器
INV82_1      反向器
INV82_2      反向器
INV82_3      反向器
INV82_4      反向器
INV82_5      反向器
IN530_1      延迟元件
INV530_2     延迟元件
INV530_3     延迟元件
INV540_1     反向器
MC82_1MOS    选择块
MC82_2MOS    选择块
MC82_3MOS    选择块
MC82_4MOS    选择块
MC530_1      反向器
MC530_2      反向器
MO           选择控制单元
ND           逻辑NAND门
ND540_1      逻辑NAND门
RCLK_D0      数据输出时钟信号
RCLK_DLL     第一上升DLL时钟
RCLK_DLLOE   第二上升DLL时钟
RCLK_IN      输入端
RCLK_OUT     上升输出时钟信号
RCLKB_OUT    上升输出互补信号
REF_CLK      参考时钟信号
ROUTEN       数据输出使能信号
具体实施方式
以下，将参考所附图式来详细描述依据本发明的特定实施例的在半导体存储器装置中所使用的延迟锁定环。
图7为延迟锁定环的方块图，其包括依据本发明的一实施例的驱动单元。
如图所示，延迟锁定环包括时钟缓冲器100、相位更新块200、第一驱动块500和第二驱动块400。时钟缓冲器100接收外部时钟CLK和CLKB以产生内部时钟。相位更新块200将内部时钟的相位与反馈时钟的相位比较并且更新内部时钟的相位。第一驱动块500接收来自相位更新块200的输出以产生第一DLL时钟RCLK_DLL和FCLK_DLL，第一DLL时钟RCLK_DLL和FCLK_DLL用以输出对应于一读取指令的读取数据。同样地，第二驱动块400接收来自相位更新块200的输出以产生第二DLL时钟RCLK_DLLOE和FCLK_DLLOE，第二DLL时钟RCLK_DLLOE和FCLK_DLLOE用以在写入操作期间产生多个读取控制信号，以便减少电流消耗。第一驱动块500有比第二驱动块400大的延迟量。
在本发明中，第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的延迟量比第一DLL时钟RCLK_DLL和FCLK_DLL的延迟量小；因此，可确保用以产生上升/下降数据输出使能信号ROUTEN和FOUTEN以响应第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的充分操作容限。
相位更新块200包括延迟块210、相位比较器240、延迟控制器250、延迟复制模型(replica model)230和占空周期补偿器220。
延迟块210用以延迟内部时钟，其中相位比较器240决定延迟块210的延迟量并且延迟控制器250根据延迟量决定在延迟块210中所包含的延迟路径。延迟控制器250包括用以决定在延迟块210的延迟路径中的延迟量的逻辑电路和用以决定延迟量的方向的双向移位寄存器。延迟比较器240比较参考时钟REF_CLK(时钟缓冲器100所输出的内部时钟中之一)的相位与从延迟复制模型230所输出的反馈时钟FBR_CLK的相位，藉以根据比较结果控制延迟控制器250。
延迟复制模型230延迟延迟块210的输出为一预定量，该预定量由在半导体存储器装置中数据或时钟信号所通过的时钟路径和数据路径来估计。占空周期补偿器220用以控制从延迟块210所输出的时钟的占空比，藉以设定50∶50的占空比。
为了使第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的相位超前第一DLL时钟RCLK_DLL和FCLK_DLL的相位，依据本发明的延迟锁定环包括驱动单元，该驱动单元具有用以产生第一DLL时钟RCLK_DLL和FCLK_DLL的第一驱动块500以及用以产生第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的第二驱动块400。亦即，在第一和第二驱动块500和400之间的延迟量和运算延迟是不同的。在此，术语″运算延迟″表示在用以达到预定目的的每一逻辑块的预定运算期间所发生的不可避免的延迟量。
图8为图7所示的具有第一和第二驱动块500和400的驱动单元的方块图。
如图所示，第一驱动块500包括分相器310，用以分离占空周期补偿器220所输出的相位以产生具有相反相位的两个时钟信号IFBCLKR和IFBCLKF；以及第一驱动器320，用以驱动分相器310的输出以输出作为第一DLL时钟RCLK_DLL和FCLK_DLL来响应第一驱动控制信号DRV_EN。
第二驱动块400包括延迟控制器410，用以控制来自占空周期补偿器220的输出的延迟量，其中延迟量比分相器310的运算延迟小；以及第二驱动器420，用以驱动延迟控制器410的输出以输出作为第二DLL时钟RCLK_DLLOE和FCLK_DLLOE以响应第二驱动控制信号DRVOE_EN。
分相器310相似于图5中所描绘的分相器并且第一驱动器320亦相似于图4中所描述的DLL驱动器。于是，省略有关于分相器310和第一驱动器320的详细描述。
延迟控制器410包括两个块，每一块对应于第二DLL时钟FCLK_DLLOE和RCLK_DLLOE每一个，并且第二驱动器420也由两个块所构成。延迟控制器410接收来自占空周期补偿器220的输出中的上升DCC时钟IFBCLKR以延迟输出为控制延迟量，并且输出下降第二DLL时钟FCLK_DLLOE以响应第二驱动控制信号DRVOE_EN。同样地，延迟控制器410延迟下降DCC时钟IFBCLKF并且输出上升第二DLL时钟RCLK_DLLOE以响应第二驱动控制信号DRVOE_EN。
图9为图8所示的第二驱动器420的示意电路图。
第二驱动器420的一个块420_1包括逻辑NAND门ND540_1和至少一个反向器INV540_1。当比较第4与9图时，第一驱动器320的每一块包括两个反向器，然而第二驱动器420的每一块包括一个反向器。详而言之，第一反向器320的每一块包括逻辑NAND门，用以对第一驱动控制信号DRV_EN和分相器310的输出实施逻辑NAND运算；以及第一反向器组，由偶数个反向器所构成，用以延迟第一NAND门的输出以输出作为第一DLL时钟FCLK_DLL或RCLK_DLL。第二驱动器420的每一块包括第二NAND门，用以对第二驱动控制信号DRVOE_EN和延迟控制器410的输出实施逻辑NAND运算；以及第二反向器组，由比第一驱动器320的第一反向器组的数目少的奇数个反向器所构成，用以延迟第二NAND门的输出以输出作为第二DLL时钟FCLK_DLLOE或RCLK_DLLOE。
图10为图8所示的延迟控制器410的示意电路图。
如图所示，延迟控制器410包括延迟元件INV530_1、INV530_2、MC530_1和MC530_2、反向器INV530_3以及选择控制单元MO。参考图10，依据选择控制单元MO，延迟控制器410包括仅一个反向器INV530_3。延迟控制器410和分相器310包括多个延迟元件，多个延迟元件由多个反向器和MOS晶体管所构成；然而，延迟控制器410的延迟量由选择控制单元MO所控制。
作为缺省设计，选择控制单元MO不选择包括两个反向器INV530_1和INV_530_2以及两个MOS电容器MC530_1和MC530_2的延迟元件。于是，延迟控制器410可具有比分相器310小的延迟量。延迟控制器410的输入和输出具有相反相位。
图11为显示图7所示的延迟锁定环的操作的时序图。
图中示出在延迟锁定环(DLL)的内部的多个信号以及在DLL的外部的多个信号。第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的相位超前第一DLL时钟RCLK_DLL和FCLK_DLL的相位。因此，响应第二DLL时钟RCLK_DLLOE和FCLK_DLLOE的上升/下降数据输出使能信号ROUTEN和FOUTEN的启动比图1和图2所示的传统DLL的上升/下降数据输出使能信号ROUTEN和FOUTEN快。因此，可确保充分操作容限；延迟锁定环可在较高操作频率(亦即，外部时钟CLK的较高频率)下操作。
为了在较高操作频率下克服不足的操作容限，本发明提供一种延迟锁定环，延迟锁定环用以藉由获得充分操作容限来支持在半导体存储器装置中的操作频率的增加，该充分操作容限用以产生数据输出使能信号。
本申请案包含分别在2005年9月28日和2006年6月22日向韩国专利局所提出的韩国专利申请第KR 10-2005-0090842号和第KR 10-2006-0056408号的主题，在此以参考方式并入上述专利申请的全部内容。
虽然已以某些特定实施例来描述本发明，但是本领域技术人员很清楚，在不脱离本申请的权利要求书所界定的本发明的精神和范围内可以实施各种变化和修改。

Claims (30)

1.一种用于延迟锁定环的输出驱动器，包括：
第一驱动块，用以从所述延迟锁定环接收输出，以产生用以输出对应于一读取指令的读取数据的第一DLL时钟；以及
第二驱动块，用以从所述延迟锁定环接收输出，以产生用以在写入操作期间减少电流消耗的第二DLL时钟，
其中，所述第一驱动块具有比所述第二驱动块大的延迟量。
2.如权利要求1所述的输出驱动器，其中所述第一和第二驱动块从所述延迟锁定环接收相同输出。
3.如权利要求2所述的输出驱动器，其中所述第二DLL时钟的相位超前所述第一DLL时钟的相位。
4.如权利要求3所述的输出驱动器，其中所述第一驱动块包括：
分相器，用以分离所述延迟锁定环的输出的相位，以产生具有相反相位的两个时钟信号；以及
第一驱动器，用以驱动所述分相器的输出以输出作为所述第一DLL时钟。
5.如权利要求4所述的输出驱动器，其中所述第二驱动块包括：
延迟控制器，用以控制所述延迟锁定环的输出的延迟量，其中所述延迟量比所述分相器的运算延迟小；以及
第二驱动器，用以驱动所述延迟控制器的输出，以输出作为所述第二DLL时钟。
6.如权利要求5所述的输出驱动器，其中所述第二驱动器具有比所述第一驱动器小的运算延迟。
7.如权利要求5所述的输出驱动器，其中所述分相器和所述延迟控制器分别包括由反向器和MOS晶体管所构成的多个延迟元件。
8.如权利要求7所述的输出驱动器，其中所述延迟控制器仅包括一个反向器。
9.如权利要求5所述的输出驱动器，其中所述延迟控制器的输入和输出具有相反的相位。
10.如权利要求5所述的输出驱动器，其中所述第一驱动器由第一使能信号所控制，并且所述第二驱动器由第二使能信号所控制。
11.如权利要求10所述的输出驱动器，其中所述第一驱动器包括：
第一“与非”(NAND)门，用以对所述第一使能信号和所述分相器的输出实施一逻辑NAND运算；以及
第一反向器组，包括偶数个反向器，用以延迟所述第一NAND门的输出以输出作为所述第一DLL时钟。
12.如权利要求11所述的输出驱动器，其中所述第二驱动器包括：
第二NAND门，用以对所述第二使能信号和由所述延迟控制器的输出实施逻辑NAND运算；以及
第二反向器组，包括比所述第一反向器组少的奇数个反向器，用以延迟所述第二NAND门的输出以输出作为所述第二DLL时钟。
13.一种延迟锁定环，包括：
时钟缓冲器，用以接收一外部时钟以产生一内部时钟；
相位更新块，用以比较所述内部时钟与由所述相位更新块所产生的反馈时钟，以控制所述内部时钟的相位；
第一驱动块，用以从所述相位更新块接收输出，以产生用以输出对应于一读取指令的读取数据的第一DLL时钟；以及
第二驱动块，用以从所述相位更新块接收输出，以产生用以在写入操作期间减少电流消耗的第二DLL时钟，其中所述第一驱动块具有比所述第二驱动块大的延迟量。
14.如权利要求13项的延迟锁定环，其中所述相位更新块包括：
延迟线，用以延迟所述内部时钟；
占空周期补偿器，用以补偿所述延迟线的输出的占空比；
延迟复制模型，用以延迟所述占空周期补偿器的输出一预定量，以产生所述反馈时钟；
相位比较器，用以比较所述内部时钟的相位与所述反馈时钟的相位；以及
延迟控制器，用以依据所述相位比较器的结果控制所述延迟线的延迟量。
15.如权利要求14项的延迟锁定环，其中所述第一驱动块包括：
分相器，用以分离所述占空周期补偿器的输出的相位，以产生具有相反相位的两个时钟信号；以及
第一驱动器，用以驱动所述分相器的输出，以输出作为所述第一DLL时钟。
16.如权利要求15项的延迟锁定环，其中所述第二驱动块包括：
延迟控制器，用以控制所述占空周期补偿器的输出的延迟量，其中所述延迟量比所述分相器的运算延迟小；以及
第二驱动器，用以驱动所述延迟控制器的输出以输出作为所述第二DLL时钟。
17.如权利要求16项的延迟锁定环，其中所述第二驱动器具有比所述第一驱动器小的运算延迟。
18.如权利要求16项的延迟锁定环，其中所述分相器和所述延迟控制器分别包括多个延迟元件，所述延迟元件包括多个反向器和MOS晶体管。
19.如权利要求18项的延迟锁定环，其中所述延迟控制器仅包括一个反向器。
20.如权利要求16项的延迟锁定环，其中所述延迟控制器的输入和输出具有相反的相位。
21.如权利要求16项的延迟锁定环，其中所述第一驱动器由第一使能信号所控制，并且所述第二驱动器由第二使能信号所控制。
22.如权利要求21项的延迟锁定环，其中所述第一驱动器包括：
第一“与非”(NAND)门，用以对所述第一使能信号和所述分相器的输出实施逻辑NAND运算；以及
第一反向器组，包括偶数个反向器，用以延迟所述第一NAND门的输出以输出作为所述第一DLL时钟。
23.如权利要求22项的延迟锁定环，其中由所述第二驱动器包括：
第二NAND门，用以对所述第二使能信号和所述延迟控制器的输出实施逻辑NAND运算；以及
第二反向器组，包括比所述第一反向器组少的奇数个反向器，用以延迟所述第二NAND门的输出以输出作为所述第二DLL时钟。
24.一种半导体装置，包括：
第一驱动块，用以分离第一输入信号的相位以产生多个第一内部信号，每一第一内部信号具有彼此不同的相位，以及输出所述多个第一内部信号以响应第一控制信号；以及
第二驱动块，用以延迟第二输入信号并且输出所述延迟信号以响应第二控制信号。
25.如权利要求24项的半导体装置，其中所述第一输入信号与所述第二输入信号相同。
26.如权利要求25项的半导体装置，其中所述第一驱动块包括：
分相器，用以分离所述第一输入信号的相位，以产生具有彼此相反相位的两个第一内部信号；以及
第一驱动器，用以输出所述分相器的输出，以响应所述第一控制信号。
27.如权利要求26项的半导体装置，其中所述第二驱动块包括：
延迟控制器，用以延迟所述第二输入信号一预定延迟量，所述预定延迟量比所述分相器的运算延迟小；以及
第二驱动器，用以输出所述延迟控制器的输出，以响应所述第二控制信号。
28.如权利要求27项的半导体装置，其中所述第二输入信号包括具有相反相位的两个信号，并且所述延迟控制器输出所述输入信号的反向信号。
29.如权利要求27项的半导体装置，其中所述第二驱动器具有比所述第一驱动器小的运算延迟。
30.如权利要求29项的半导体装置，其中所述分相器和所述延迟控制器分别包括多个延迟元件，所述延迟元件包括多个反向器和MOS晶体管。
CN2006101412080A 2005-09-28 2006-09-28 用于高速半导体存储器装置的延迟锁定环 Active CN1945732B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20050090842 2005-09-28
KR90842/05 2005-09-28
KR1020060056408A KR100834400B1 (ko) 2005-09-28 2006-06-22 Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
KR56408/06 2006-06-22

Publications (2)

Publication Number Publication Date
CN1945732A true CN1945732A (zh) 2007-04-11
CN1945732B CN1945732B (zh) 2010-05-12

Family

ID=38045081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101412080A Active CN1945732B (zh) 2005-09-28 2006-09-28 用于高速半导体存储器装置的延迟锁定环

Country Status (6)

Country Link
US (2) US7365583B2 (zh)
JP (2) JP2007097181A (zh)
KR (1) KR100834400B1 (zh)
CN (1) CN1945732B (zh)
DE (1) DE102006045254B4 (zh)
TW (1) TWI315070B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754161A (zh) * 2010-01-19 2012-10-24 阿尔特拉公司 用于集成电路中的存储器接口的占空比校正电路
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN107733428A (zh) * 2016-08-12 2018-02-23 三星电子株式会社 延迟锁定环电路、集成电路和用于控制它的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562655B1 (ko) * 2005-02-28 2006-03-20 주식회사 하이닉스반도체 반도체 기억 소자의 동작 제한 필터 및 그 방법
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
KR100743493B1 (ko) * 2006-02-21 2007-07-30 삼성전자주식회사 적응식 지연 고정 루프
KR100817081B1 (ko) * 2007-01-11 2008-03-26 삼성전자주식회사 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프
KR100863001B1 (ko) * 2007-02-09 2008-10-13 주식회사 하이닉스반도체 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법
KR100894255B1 (ko) * 2007-05-04 2009-04-21 삼성전자주식회사 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
US7733141B2 (en) * 2007-11-02 2010-06-08 Hynix Semiconductor Inc. Semiconductor device and operating method thereof
KR100955267B1 (ko) * 2008-04-30 2010-04-30 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 동작 방법
US8151132B2 (en) * 2008-08-13 2012-04-03 Integrated Device Technology, Inc. Memory register having an integrated delay-locked loop
KR101050406B1 (ko) * 2008-09-22 2011-07-19 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로
JP5441208B2 (ja) 2009-06-19 2014-03-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8076963B2 (en) * 2009-09-15 2011-12-13 Qualcomm Incorporated Delay-locked loop having a delay independent of input signal duty cycle variation
WO2011046981A2 (en) 2009-10-12 2011-04-21 Cyclos Semiconductor, Inc. Architecture for frequency-scaled operation in resonant clock distribution networks
KR101083639B1 (ko) * 2010-03-29 2011-11-16 주식회사 하이닉스반도체 반도체 장치 및 그 동작 방법
CN102280129B (zh) * 2010-06-09 2014-12-17 上海华虹宏力半导体制造有限公司 闪速存储器及其读取电路
KR101115475B1 (ko) * 2011-03-10 2012-02-27 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로
US10776550B1 (en) * 2019-04-14 2020-09-15 Mediatek Inc. Integrated circuit having timing fixing circuit that introduces no short-circuit current under normal operation and associated timing fixing cell in cell library
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing
KR20210140875A (ko) 2020-05-14 2021-11-23 삼성전자주식회사 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
TW340262B (en) * 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
JPH10173269A (ja) * 1996-12-09 1998-06-26 Fujitsu Ltd 自動光パワー制御回路及び制御信号生成部
US6125157A (en) 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US6011732A (en) 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
JP2001291388A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｄｌｌ回路、それを使用する半導体装置及びタイミング生成方法
US6469555B1 (en) 2000-08-18 2002-10-22 Rambus, Inc Apparatus and method for generating multiple clock signals from a single loop circuit
KR100513806B1 (ko) * 2000-12-30 2005-09-13 주식회사 하이닉스반도체 반도체 장치
US6492852B2 (en) * 2001-03-30 2002-12-10 International Business Machines Corporation Pre-divider architecture for low power in a digital delay locked loop
KR100422572B1 (ko) * 2001-06-30 2004-03-12 주식회사 하이닉스반도체 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
US6552955B1 (en) * 2001-10-30 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced power consumption
KR100502675B1 (ko) * 2001-12-12 2005-07-22 주식회사 하이닉스반도체 레지스터 제어형 지연고정루프회로
KR20030049303A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 레지스터 제어형 지연고정루프회로
KR100527399B1 (ko) 2002-05-10 2005-11-15 주식회사 하이닉스반도체 반도체메모리장치의 디엘엘구동회로
KR100477836B1 (ko) * 2002-05-30 2005-03-23 주식회사 하이닉스반도체 클럭 드라이버
KR100452327B1 (ko) * 2002-07-08 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생회로
KR100510490B1 (ko) 2002-08-29 2005-08-26 삼성전자주식회사 부분적으로 제어되는 지연 동기 루프를 구비하는 반도체메모리 장치
KR100482736B1 (ko) * 2002-09-12 2005-04-14 주식회사 하이닉스반도체 지연고정루프의 지연 모델 및 그의 튜닝 방법
US6795366B2 (en) * 2002-10-15 2004-09-21 Samsung Electronics Co., Ltd. Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
DE10330796B4 (de) * 2002-10-30 2023-09-14 Hynix Semiconductor Inc. Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
KR100500929B1 (ko) * 2002-11-27 2005-07-14 주식회사 하이닉스반도체 지연 고정 루프 회로
KR100507873B1 (ko) * 2003-01-10 2005-08-17 주식회사 하이닉스반도체 듀티 보정 회로를 구비한 아날로그 지연고정루프
KR100522433B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 도메인 크로싱 회로
KR100543460B1 (ko) 2003-07-07 2006-01-20 삼성전자주식회사 지연동기루프회로
US6927612B2 (en) * 2003-10-10 2005-08-09 Atmel Corporation Current starved DAC-controlled delay locked loop
KR100550633B1 (ko) * 2003-12-04 2006-02-10 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법
KR100553833B1 (ko) * 2003-12-24 2006-02-24 삼성전자주식회사 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치
KR100541685B1 (ko) * 2004-04-30 2006-01-10 주식회사 하이닉스반도체 지연 동기 루프 장치
KR100537202B1 (ko) 2004-05-06 2005-12-16 주식회사 하이닉스반도체 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자
KR100546135B1 (ko) 2004-05-17 2006-01-24 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치
KR100631952B1 (ko) * 2004-12-03 2006-10-04 주식회사 하이닉스반도체 Ｄｌｌ 회로의 출력신호 구동장치
KR100695525B1 (ko) 2005-01-31 2007-03-15 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프
KR100668853B1 (ko) * 2005-06-30 2007-01-16 주식회사 하이닉스반도체 듀티비 보정 장치
KR100668861B1 (ko) * 2005-10-06 2007-01-16 주식회사 하이닉스반도체 Ｄｌｌ 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754161A (zh) * 2010-01-19 2012-10-24 阿尔特拉公司 用于集成电路中的存储器接口的占空比校正电路
CN102754161B (zh) * 2010-01-19 2016-01-20 阿尔特拉公司 用于集成电路中的存储器接口的占空比校正电路
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN102761319B (zh) * 2012-04-27 2015-04-08 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN107733428A (zh) * 2016-08-12 2018-02-23 三星电子株式会社 延迟锁定环电路、集成电路和用于控制它的方法
CN107733428B (zh) * 2016-08-12 2022-03-04 三星电子株式会社 延迟锁定环电路、集成电路和用于控制它的方法

Also Published As

Publication number Publication date
KR100834400B1 (ko) 2008-06-04
DE102006045254B4 (de) 2017-10-12
JP2007097181A (ja) 2007-04-12
US20080164921A1 (en) 2008-07-10
KR20070035947A (ko) 2007-04-02
TW200713316A (en) 2007-04-01
CN1945732B (zh) 2010-05-12
JP2012060660A (ja) 2012-03-22
US7649390B2 (en) 2010-01-19
US7365583B2 (en) 2008-04-29
US20070069782A1 (en) 2007-03-29
DE102006045254A1 (de) 2007-04-19
TWI315070B (en) 2009-09-21

Similar Documents

Publication Publication Date Title
CN1945732A (zh) 用于高速半导体存储器装置的延迟锁定环
CN1941170A (zh) 延迟锁定环路电路
CN1204626C (zh) 用于与时钟信号的边缘同步地工作的半导体存储器件
CN1110856C (zh) 半导体集成电路和同步动态随机存储器核心的测试方法
CN1655279A (zh) 在半导体存储器装置中的片内终结上的模式转移电路
CN1113362C (zh) 减少其输入缓冲电路所消耗的电流的同步型半导体存储器
CN1574086A (zh) 数字延迟锁定回路及其控制方法
CN1767055A (zh) 延迟锁定回路及其锁定方法
CN1270461C (zh) 半导体集成电路装置和延迟锁定环装置
CN1941185A (zh) 半导体存储装置
CN1797953A (zh) 时序调整方法和装置
CN1664956A (zh) 半导体存储装置中的延迟锁定回路及其时钟锁定方法
CN1794580A (zh) 用于半导体存储器装置中的延迟锁定回路及其方法
CN1783347A (zh) 半导体存储设备的测试模式进入的电路和方法
CN1228848C (zh) 电子电路以及半导体存储装置
CN1941196A (zh) 半导体存储装置
CN1767056A (zh) 读等待时间控制电路
CN1694179A (zh) 延迟闭锁回路装置
CN101039108A (zh) 延迟同步电路及半导体集成电路器件
CN1862701A (zh) 用于使信号与时钟信号同步的集成半导体存储设备
CN1941633A (zh) 延迟锁定回路
CN1716782A (zh) 能够校正工作周期的数字延迟锁定回路及其方法
CN1716783A (zh) 寄存器控制的延迟锁定回路及其控制方法
CN1756080A (zh) 半导体集成电路
CN1945733A (zh) 半导体存储器件中的延迟锁定操作

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant