CN1953181B

CN1953181B - 模拟数字转换器

Info

Publication number: CN1953181B
Application number: CN2006101320182A
Authority: CN
Inventors: 小松茂行; 山根一郎
Original assignee: 松下电器产业株式会社
Current assignee: Nuvoton Technology Corp Japan
Priority date: 2005-10-21
Filing date: 2006-10-19
Publication date: 2010-10-13
Anticipated expiration: 2026-10-19
Also published as: JP5420485B2; US7394416B2; CN1953181A; JP2010278450A; US20070090986A1

Abstract

本发明提供一种模拟数字转换器，在半导体基板(200)上，形成有具有P沟道晶体管(104a)的模拟开关。在模拟开关的上层，在与模拟开关重叠的区域形成梳形电极(401、402、501、502)，构成电容器。由此，可降低模拟数字转换器在半导体基板上所占的面积。而且，实现模拟数字转换器的高精度化。

Description

模拟数字转换器

技术领域

本发明涉及一种将模拟信号转换成数字信号的模拟数字转换器。

背景技术

在半导体基板上，为了降低电容器所占的面积并获得大的电容，已知有在同一布线层内形成相互靠近的布线，利用这些布线间的边缘(fringe)电容的技术(例如，参照专利文献1、2。)。

而且，在利用如上所述的电容器构成模拟数字转换器时，例如，如图1所示，形成了具有规定电容的单位电容器901纵横地密集配置的电容器阵列块902。为了将各单位电容器901的电容偏差抑制得小，在电容器阵列块902的周围配置有虚设电容器(dummy capacitor)903。

各单位电容器901的一方侧的电极，按每一规定数量(例如，16、8、4、2、1个)单位电容器901的组，与个别布线(16C_Lin、8C_Lin、4C_Lin、2C_Lin、1C_Lin a～1C_Lin_f)连接。各个别布线分别与配置在电容器阵列块902附近的电压切换电路904的模拟开关904a连接，由此，选择性地被施加规定的基准电压、这些被R-2R电阻阵列905分压后的电压、或模拟输入电压。

各单位电容器901的另一方侧的电极通过公共布线(com_Lin)而与比较器906连接。比较器906的输出被输入到控制电路907，例如，被转换成10位的数字值D0～D9。

而且，作为对于具有晶体管和电容器的电路的其他技术，公知有如构成功率放大器的晶体管那样，在源极区域和漏极区域之间连接电容器的情况下，在各电极上层叠与各电极相同图案的布线，来形成上述电容器的技术(例如，参照专利文献3。)。

但是，如上所述，在电压切换电路904配置于电容器阵列块902附近的模拟数字转换器中，即使可基于利用边缘电容来降低电容器阵列块902所占的面积，也无法降低电压切换电路904所占的面积。因此，难以实现模拟数字转换器整体的小面积化。

而且，个别布线的布局按单位电容器901的每个组而不同，并且难以避免个别布线彼此之间与公共布线的交叉，因此，难以使每个组的相对电容比为高精度，也难以降低串扰(cross talk)的影响。因此，难以获得高精度的模拟数字转换器。

并且，在晶体管的源极区域及漏极区域层叠布线而形成电容器的构成，无法任意地设定晶体管的极性、及晶体管和电容器的连接关系，而且，由于根据晶体管的大小和形状来确定各电极的配置，因此未必能获得所希望的电容。

专利文献1：特开昭61-263251号公报

专利文献2：专利第2700959号公报

专利文献3：美国专利第6747307号说明书

发明内容

本发明鉴于上述情况而提出，目的在于降低模拟数字转换器在半导体基板上所占的面积。本发明的另一个目的在于可容易地实现模拟数字转换器的高精度化。

为了解决上述课题，本发明的模拟数字转换器具备：模拟开关，其形成在半导体基板上，具有P沟道晶体管及N沟道晶体管；和

电容元件，其具有第一及第二电极；

上述P沟道晶体管的源极区域与N沟道晶体管的漏极区域连接，N沟道晶体管的源极区域与P沟道晶体管的漏极区域连接，并且，其中任一方还与上述电容元件的第一电极连接，其特征在于，

上述第一及第二电极形成在与上述模拟开关不同层中的与上述模拟开关重叠的区域，并且，形成为与上述P沟道晶体管及N沟道晶体管的源极区域及漏极区域的配置图案不同的梳形图案。

由此，由于在与模拟开关不同的层中的、与上述模拟开关重叠的区域形成电容元件，所以，可容易地降低形成模拟开关及电容元件所需要的面积。而且，由于可容易地以短距离实现模拟开关与电容元件的连接，因此可抑制寄生电容和串扰的产生，降低电容比的变迁和噪声的影响等，能以高精度进行模拟数字转换。

根据本发明，可容易地降低模拟数字转换器在半导体基板上所占的面积。而且，可容易地实现模拟数字转换器的高精度化。

附图说明

图1是表示现有的模拟数字转换器的电路配置的俯视图；

图2是表示实施方式一的模拟数字转换器的电路构成的电路图；

图3是表示实施方式一的模拟数字转换器的单位电容器的构成的水平剖视图；

图4是表示实施方式一的模拟数字转换器的单位电容器的构成的垂直剖视图；

图5是表示实施方式一的模拟数字转换器的单位电容器的构成的其他垂直剖视图；

图6是表示实施方式一的模拟数字转换器的单位电容器的构成的其他水平剖视图；

图7是表示实施方式一的模拟数字转换器的单位电容器的构成的另外的水平剖视图；

图8是表示实施方式一的模拟数字转换器的电路配置的俯视图；

图9是表示变形例的单位电容器的构成的水平剖视图；

图10是表示变形例的单位电容器的构成的垂直剖面图；

图11是表示实施方式二的单位电容器的构成的水平剖视图；

图12是表示实施方式二的单位电容器的构成的其他水平剖视图；

图13是表示实施方式二的单位电容器的构成的另外的水平剖视图；

图14是表示实施方式三的单位电容器的构成的水平剖视图；

图15是表示实施方式三的单位电容器的构成的垂直剖视图；

图16是表示实施方式四的单位电容器的构成的水平剖视图；

图17是表示实施方式四的单位电容器的构成的垂直剖视图；

图18是表示实施方式五的单位电容器的构成的水平剖视图；

图19是表示实施方式五的单位电容器的构成的垂直剖视图；

图20是表示实施方式五的单位电容器的构成的其他水平剖视图；

图21是表示实施方式五的单位电容器的构成的另外的水平剖视图；

图22是表示实施方式六的模拟数字转换器的电路配置的俯视图；

图23是表示实施方式七的模拟数字转换器在LSI芯片上的配置的俯视图；

图24是表示实施方式七的模拟数字转换器在LSI芯片上的其他配置的俯视图；

图25是表示变形例的模拟数字转换器的电路配置的电路图。

图中：100-模拟数字转换器，101-电容阵列块，102-R-2R电阻阵列，103-模拟开关组，104-模拟开关，104a-P沟道晶体管，104b-N沟道晶体管，105-比较器，106-控制电路，200-半导体基板，201-单位电容器，210-N阱，211、212-P+区域，213-多晶硅栅，214-N+扩散层，221、222-N+区域，223-多晶硅栅，224-P+扩散层，300-M1层，301、302-开关布线，311、312-电源布线，313、323-屏蔽(shield)，314、324-接触点(contact)，321、322-电源布线，351、352-梳形电极，351a、352a-平行部，351b、352b-连接部，400-M2层，401、402-梳形电极，401a、402a-平行部，401b、402b-连接部，403～408-屏蔽，409-接触点，411、511-虚设布线，412-布线图案，500-M3层，501、502-梳形电极，501a、502a-平行部，501b、502b-连接部，503～508-屏蔽，509-接触点，604-模拟开关，604a-P沟道晶体管，604b-N沟道晶体管，611、612-P+区域，613-多晶硅栅，621、622-N+区域，623-多晶硅栅，701、702-开关布线，801-LSI芯片，802-输入输出单元，802a-端子焊盘，803-内部区域。

具体实施方式

以下，基于附图，对本发明的实施方式详细地进行说明。另外，在以下的各实施方式中，对与其他实施方式具有同样功能的构成要素赋予相同的附图标记并省略说明。

(发明的实施方式一)

(电路构成)

对于实施方式一的10位逐次比较型模拟数字转换器的例子，首先，根据图2说明模拟数字转换器100的电路构成。在该模拟数字转换器100中，设置有包括电容比为16∶8∶4∶2∶1的电容器16C、8C、4C、2C、1C的电容阵列块101。(设置六个电容器1C，其中的五个通过利用R-2R电阻阵列102成为1/2、1/4、1/8、1/16、1/32的电容比而动作。)

各电容器的一方电极与设置在模拟开关组103中的例如每三个模拟开关104连接。这些模拟开关104选择性地对各电容器施加高电位的基准电压VrefH、低电位的基准电压VrefL、这些基准电压被R-2R电阻阵列102分压后的电压、或模拟输入电压Ain等。

而且，各电容器的另一方电极均与比较器105连接。比较器105的输出通过控制电路106被转换成10位的数字值D0～D9。

(电容器的构造)

上述各电容器通过组合一个或多个如图3～图7所示的单位电容器201而构成。各单位电容器201通过在形成有模拟开关104的半导体基板200上，设置例如由铝构成的第一～第三金属布线层(M1层300～M3层500)而构成。

如图3所示，半导体基板200例如由P-型半导体构成，形成有构成模拟开关104的P沟道晶体管104a和N沟道晶体管104b。更详细而言，在半导体基板200上形成N阱210，并在该N阱210内形成P+区域211、212(源极和漏极)、及多晶硅栅213，由此形成了P沟道晶体管104a。而且，在半导体基板200上直接形成N+区域221、222(源极和漏极)、及多晶硅栅223，由此形成了N沟道晶体管104b。在各晶体管104a、104b的周围，以包围二者的方式形成有N+扩散层214及P+扩散层224(保护焊盘(guard pad))。

如图3所示，在M1层300形成有连接晶体管104a、104b的P+区域211和N+区域221的开关布线301。而且，形成有连接晶体管104a、104b的P+区域212、N+区域222和单位电容器201的外部电路的开关布线302。还形成有使N+扩散层214与高电位源连接的电源布线311、312(保护焊盘)、及使P+扩散层224与低电位源连接的电源布线321、322(保护焊盘)。此外，覆盖晶体管104a、104b的屏蔽313、323一体形成在电源布线311、312中。

上述开关布线301与晶体管104a、104b的源极及漏极区域，开关布线302与晶体管104a、104b的源极及漏极区域，电源布线311、312、屏蔽313和N+扩散层214，以及电源布线321、322、屏蔽323和P+扩散层224，分别经由接触点314、324而连接。

如图6所示，在M2层400形成有分别具有平行部401a、402a和连接部401b、402b、并产生电容的一对梳形电极401、402。一方的梳形电极402经由接触点409与M1层300的开关布线301连接。

而且，在梳形电极401、402的周围形成有用于降低与其他单位电容器201之间的串扰的屏蔽403～408(保护焊盘)，并与高电位源或低电位源连接。为了抑制制造时的梳形电极401、402的蚀刻偏差，优选上述屏蔽405～408形成为与梳形电极401、402相同线宽、间距(虚设布线)，但并不限定于此。这里，如上所述，通过在M1层300的开关布线301及开关布线302重叠的区域，配置屏蔽405、407而非梳形电极401、402，能够抑制在开关布线301或开关布线302与梳形电极401、402之间产生寄生电容。

在M3层500上，如图7所示，与上述M2层400同样，形成有具有平行部501a、502a和连接部501b、502b的梳形电极501、502、以及屏蔽503～508(保护焊盘)，并分别经由接触点509与M2层400的梳形电极401、402及屏蔽403～408连接。这里，按照上述梳形电极501与梳形电极402重叠，梳形电极502与梳形电极401重叠的方式形成，在垂直于半导体基板200的方向也产生电容。而且，连接部501b、502b延伸到单位电容器201的周边部，能够与邻接配置的其他单位电容器201的连接部501b、502b容易地连接。

(单位电容器201等的布局)

下面，根据图8，对如上述那样形成的单位电容器201、及比较器105、控制电路106等配置在半导体基板上时的布局的例子进行说明。

共计36个单位电容器201沿一个方向邻接配置在虚设布线区域111、111之间。其中的16、8、4、2个的各组的单位电容器201分别连接，构成电容器16C、8C、4C、2C(配置的顺序并未特别限定。)。更详细而言，所有的单位电容器201中的梳形电极501的连接部501b相互连接，作为公共布线(com_Lin)而使用。另一方面，梳形电极502的连接部502b按各组的单位电容器201而连接。

如上所述，通过在与晶体管104a、104b不同层中的重叠区域形成梳形电极401、402、501、502，来形成电容器，可容易地降低形成电容器及模拟开关所需要的面积。而且，晶体管104a、104b的源极或漏极区域与梳形电极402、502能够通过接触点409、509以非常短的距离(例如，最短距离)连接，因此能够抑制寄生电容和串扰的产生，降低电容比的变迁和噪声的影响等，能够容易地以高精度进行模拟数字转换。

而且，如上所述，当在晶体管104a、104b与梳形电极401、402之间的M1层300设置屏蔽313、323时，能够容易地降低晶体管104a、104b的开关噪声的影响。

并且，在上述屏蔽313、323形成为平面状时，容易将其上层的梳形电极401、402等的布局精度保持得高，因此也可容易地提高模拟数字转换精度。而且，还使布线图案容易进一步微细化。其中，屏蔽313、323并非限定于平面状，例如，也可如图9、图10所示的屏蔽313’、323’那样，形成为与梳形电极401的平行部401a等相同的布线宽度及间距。

(发明的实施方式二)

如图11～图13所示，在M2、M3层400、500中的屏蔽403、404、503、504的外方侧形成有虚设布线411、511。该虚设布线411、511具有与梳形电极401、402的平行部401a、402a相同宽度及间距的部分。由此，在制造工艺中能抑制蚀刻程度的偏差，因此，可容易地提高上述平行部401a、402a的形状精度，从而提高A/D转换精度。

在与半导体基板200中的虚设布线411、511重叠的区域(至少是包括重叠区域的一部分的区域)，例如形成有R-2R电阻阵列102和控制电路106等。由此，能够容易地进一步降低模拟数字转换器在半导体基板上所占的面积。

另外，在M2、M3层400、500上并不限定于虚设布线411、511，例如，也可如图12所示那样，设置经由接触点409与开关布线302连接的布线图案412等，与M1层300一同用于控制电路106等的布线中。这样，在设置布线图案412时，通过均匀地保持布线宽度和间距，也可容易地将A/D转换精度保持得高地构成控制电路106等。另外，也可将虚设布线411、511本身用作布线图案。

(发明的实施方式三)

如在所述实施方式一中说明的那样，在降低晶体管104a、104b的开关噪声影响这一点，适于将M1层300用作屏蔽313、323，但并不限定于此，也可将M1层300用作构成电容器的电极，由此，进一步实现小面积化、实现大电容化。

具体而言，图14、图15的例子中，在M1层300与梳形电极501、502同样，形成有具有平行部351a、352a和连接部351b、352b的梳形电极351、352。上述梳形电极351、352分别通过接触点409与形成在M2层400的梳形电极401、402连接。上述梳形电极351与梳形电极402重叠，梳形电极352与梳形电极401重叠。平行部352a中的一根，兼作通过接触点314、324连接晶体管104a、104b的一方源极区域和另一方漏极区域的开关布线。

通过这样的形成，可使单位电容器201的电容仅增加在梳形电极351、352之间产生的电容、及在梳形电极351、352与梳形电极401、402之间产生的电容。并且，可实现单位电容器201的小面积化。

另外，在同图的例子中，电源布线311’、312’、321’、322’形成为与梳形电极351、352的平行部351a、352a同样的布线宽度及间距。在如此形成的情况下，与实施方式二中对梳形电极401、402进行说明的情况同样，可容易地提高平行部351a、352a的形状精度。

(发明的实施方式四)

在半导体基板200上形成的晶体管，并不限定于一个模拟开关104，也可形成其他一个以上的模拟开关604和一个以上的单独晶体管等，由此构成各种电路。例如，如图16、图17所示，通过在N阱210内形成P+区域611、612(源极和漏极)及多晶硅栅613，形成了P沟道晶体管604a。而且，在半导体基板200上直接形成N+区域621、622(源极和漏极)及多晶硅栅623(栅极)，由此形成了N沟道晶体管604b。

在M1层300形成有连接晶体管604a、604b的P+区域611、N+区域621、和单位电容器201的外部电路的开关布线701。还形成有连接晶体管604a、604b的P+区域612、N+区域622和单位电容器201的外部电路的开关布线702。

在M1层300还形成有屏蔽313’、323’。该屏蔽313’、323’可在避开开关布线701、702的区域形成为平面状。但是，如图16、图17所示，若电源布线311’、312’、321’、322’、屏蔽313’、323’及开关布线301、302、701、702，形成为与梳形电极401的平行部401a等相同的布线宽度及间距，则M1层300和M2层400的布线图案的类似性增高，因此，可容易地提高梳形电极401的平行部401a等的形状精度。

(发明的实施方式五)

在所述实施方式一中，举例说明了按照梳形电极401与梳形电极502的平行部401a、502a，及梳形电极402与梳形电极501的平行部402a、501a分别重叠的方式形成，在垂直于半导体基板200的方向也产生电容的例子，但也可以仅在与半导体基板200平行的方向产生电容。具体而言，例如如图18～图21所示，M2层400的梳形电极401’、402’按照分别与M3层500的梳形电极501、502重叠的方式形成。

在如此构成的情况下，由于产生电容的仅是平行部401a’、402a’之间和平行部501a、502a之间，因此，在相同布线图案的面积中产生的电容减少。但是，即使在制造工艺中形成M2层400的掩模和形成M3层500的掩模出现偏移，也不会发生因该偏移而引起的电容的变化，因此可更加容易地提高电容精度、提高模拟数字转换精度。

另外，在同图的例子中，表示了屏蔽313’、323’如实施方式一的变形例(图9、图10)所说明那样，形成为与梳形电极401’的平行部401a’等相同的布线宽度及间距的例子，但也可如实施方式一(图3～图5)所示那样形成平面状。

(发明的实施方式六)

(单位电容器201等的其他布局)

在实施方式一中说明的单位电容器201并非限定于在半导体基板上配置成一列，例如，也可如图22所示那样配置成两列。

共计36个单位电容器201邻接配置成两列。其中的16、8、4、2个的各组的单位电容器201分别连接，构成电容器16C、8C、4C、2C(配置的顺序并未特别限定。)。更具体而言，例如电容器16C，线对称地各配置有8个单位电容器201。梳形电极502的连接部502b按各组的单位电容器201而连接。另一方面，所有的单位电容器201中的梳形电极501的连接部501b相互连接，以包围一组的单位电容器201的方式在外周部附近形成コ字形状的公共布线(com_Lin)。

在如此配置的情况下也与实施方式一同样，可容易地降低形成电容器及模拟开关所需要的面积。而且，还可避免晶体管104a、104b的源极或漏极区域与梳形电极402、502的连接线，和对各组的单位电容器201的连接部502b彼此进行连接的布线与公共布线的交叉，由此，能够容易地抑制寄生电容和串扰的产生，能以高精度进行模拟数字转换。

(发明的实施方式七)

(LSI芯片上的布局)

在实施方式一、六中说明的模拟数字转换器100配置在LSI芯片上的布局并未特别限定，例如可如下进行布局。

在单位电容器201如实施方式一那样配置成一列的情况下，由于比较容易将模拟数字转换器100的宽度方向尺寸抑制得小，因此，例如如图23所示那样，可将模拟数字转换器100、与配置在LSI芯片801周边部的输入输出单元802(包括端子焊盘802a的单元)的宽度方向尺寸设计成相同程度，并将这些部件并列配置。由此，在端子焊盘区域存在余量(无信号区(dead space))的情况等，可有效地利用该区域，能够容易地降低LSI芯片面积。

另一方面，在单位电容器201如实施方式六那样配置成两列的情况下，例如如图24所示，可配置在LSI芯片801的内部区域803。

(发明的实施方式八)

(模拟数字转换器的设计方法)

如在实施方式一(图8)和实施方式六(图22)中说明的那样，通过配置规定数量单位电容器201，可构成具有各种电容的电容器与模拟开关的组合。因此，通过以上述单位电容器201作为单元登录到库(library)中，并生成对其排列配置的配置数据，如上所述，可实现LSI芯片的面积小，且电容比的精度高，而且串扰的影响少，因此，可容易地以少工时设计出一定品质的模拟数字转换精度高的模拟数字转换器。

而且，若预先将具有各种精度等级、尺寸、和面积等的多种单位电容器201登记到库中，则可容易地进行与要求规格对应的模拟数字转换器的设计和设计变更。并且，通过仅配置规定数量的单位电容器201，可设计8位或10位等各种转换位长的模拟数字转换器。

(其他实施方式)

与单位电容器201一同，也可混合使用仅形成电容元件而未形成模拟开关104的单位电容器，来构成模拟数字转换器。即，在所需要数量的模拟开关是一个或几个单位电容器201所具有的模拟开关104就足够的情况下，其他单位电容器中也可不必形成模拟开关104。而且，即使形成了模拟开关104，在实际中也可不使用。并且，所形成的模拟开关104还可用于其他电路。

图25的例子中，在电容器16C、8C中，分别设置于三个单位电容器201的模拟开关104用于选择基准电压VrefH、基准电压VrefL等，设置在其他n个单位电容器201的模拟开关104用于选择n个模拟输入电压Ain_1～Ain_n中的任意一个。由此，尤其可获得在单位电容器201的外部区域不设置模拟开关，从多个模拟输入电压端子输入的电压由模拟选择器进行切换的模拟数字转换器。

(工业上的可利用性)

本发明的模拟数字转换器具有可容易降低模拟数字转换器在半导体基板上所占的面积、且可容易实现模拟数字转换器的高精度化的效果，作为将模拟信号转换成数字信号的模拟数字转换器等是有用的。

Claims

1.一种模拟数字转换器，具备：

模拟开关，其形成在半导体基板上，具有P沟道晶体管及N沟道晶体管；和

电容元件，其具有第一及第二电极；

所述P沟道晶体管的源极区域与N沟道晶体管的漏极区域连接，N沟道晶体管的源极区域与P沟道晶体管的漏极区域连接，并且，其中任一方还与所述电容元件的第一电极连接，

所述第一及第二电极形成在与所述模拟开关不同的层中的与所述模拟开关重叠的区域，并且，形成为与所述P沟道晶体管及N沟道晶体管的源极区域及漏极区域的配置图案不同的梳形图案。

2.根据权利要求1所述的模拟数字转换器，其特征在于，

在形成有所述第一及第二电极的层与所述模拟开关之间的层，形成有屏蔽层。

3.根据权利要求2所述的模拟数字转换器，其特征在于，

所述屏蔽层形成为与所述第一及第二电极的平行部相同的间距及布线宽度。

4.根据权利要求1所述的模拟数字转换器，其特征在于，

在所述第一及第二电极的周边部，形成具有形成为与所述第一及第二电极相同间距及宽度的部分的周边布线，

并且，在所述模拟开关的周边部中的与所述周边布线重叠的区域，形成有半导体元件。

5.根据权利要求1所述的模拟数字转换器，其特征在于，

所述电容元件还具有分别与所述第一及第二电极连接的第三及第四电极，

所述第三及第四电极形成在形成有所述第一及第二电极的层和所述模拟开关之间的层。

6.根据权利要求5所述的模拟数字转换器，其特征在于，

所述第一电极与第三电极、及第二电极与第四电极，以分别重叠的方式形成。

7.根据权利要求5所述的模拟数字转换器，其特征在于，

所述第一电极与第四电极、及第二电极与第三电极，以分别重叠的方式形成。

8.一种半导体装置的制造方法，所述半导体装置具备：

电容元件，其具有第一及第二电极，

所述第一及第二电极形成在与所述模拟开关不同的层中的与所述模拟开关重叠的区域，并且，配置多个形成为与所述P沟道晶体管及N沟道晶体管的源极区域及漏极区域的配置图案不同的梳形图案的单位电容元件单元，构成电容元件。