CN1959847A - 具有可变驱动电压电路的相变随机存取存储器设备 - Google Patents

具有可变驱动电压电路的相变随机存取存储器设备 Download PDF

Info

Publication number
CN1959847A
CN1959847A CNA2006101447709A CN200610144770A CN1959847A CN 1959847 A CN1959847 A CN 1959847A CN A2006101447709 A CNA2006101447709 A CN A2006101447709A CN 200610144770 A CN200610144770 A CN 200610144770A CN 1959847 A CN1959847 A CN 1959847A
Authority
CN
China
Prior art keywords
voltage
phase
phase change
memory device
operation pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101447709A
Other languages
English (en)
Other versions
CN1959847B (zh
Inventor
赵佑荣
金杜应
李光振
郭忠根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1959847A publication Critical patent/CN1959847A/zh
Application granted granted Critical
Publication of CN1959847B publication Critical patent/CN1959847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

一种相变随机存取存储器设备包括含有多个相变存储器单元的存储器阵列，每个相变存储器单元都包括相变材料和二极管，多个将位线连接到相应数据线的列选择晶体管，所述位线被连接到相变存储器单元，以及将数据线连接到读出放大器单元的控制节点。在写操作模式时，通过提升第一电压获得的控制电压被分别施加到控制节点以及列选择晶体管的栅极，地电压被施加到所选择的一个相变存储器单元的字线。在待机模式时，连接到存储器阵列的相变存储器单元的字线和位线被维持在同一电压。

Description

具有可变驱动电压电路的相变随机存取存储器设备
技术领域
本发明一般涉及半导体存储器设备，尤其涉及相变存储器设备。
背景技术
相变随机存取存储器(PRAM)也称为Ovonic统一存储器(OUM)，包含诸如硫族化物合金之类的相变材料，该材料能够根据能量(例如，热能)从而在晶态和非晶态之间稳定的转换。这样的PRAM被公开在例如美国专利第6487113号以及第6480438号中。
PRAM的相变材料在其晶态时表现出相对较低的电阻值，而在其非晶态时表现出相对较高的电阻值。在惯用的术语表中，低阻值晶态被称作“置位(set)”状态，被标为逻辑“0”，而高阻值非晶态被称作“复位(reset)”状态，被标为逻辑“1”。
术语“晶态”和“非晶态”在上下文中是相变材料的相关术语。这就是说，当认为相变存储器单元被称为晶态时，本领域技术人员能够理解该单元的相变材料比其处于非晶态时具有更多的有序的晶体结构。处于晶态的相变存储器单元不需要是纯粹的晶体，并且处于非晶态的相变存储器单元也不需要是纯粹的非晶体。
通常，通过对材料在其熔点温度以上焦耳加热一个相对较短的时段，PRAM的相变材料被复位到非晶态。另一方面，通过对材料在其熔点温度以下加热一个较长的时段，相变材料被置位到晶态。在每一种情况下，材料都允许在热处理之后冷却到原始温度。然而一般来说，当相变材料被复位到其非晶态时，这种冷却迅速地发生。
相变材料的相变特性的速度和稳定性对于PRAM的性能特性来说是决定性的。如上所述，已经发现硫族化物合金具有合适的相变特性，并且特别地，包含锗(Ge)、锑(Sb)、碲(Te)的化合物(例如，Ge2Sb2Te5或GST)显示出了在晶态和非晶态之间稳定和高速的转换。
图1A和图1B分别说明了在‘置位’状态和‘复位’状态的存储器单元10。在这个例子中，存储器单元10包括相变电阻元件11以及串联在位线BL和字线WL之间的二极管D。应当注意到，图1A和1B仅仅是示意的示意图，所表示的相变电阻元件11的配置仅作为一个例子，关于相变电阻元件11的其他的配置和连接也是可能的。作为一种变化的例子，相变电阻元件11可以替代为与在位线BL与基准电势之间的晶体管串联，并与连接到字线WL的晶体管的栅极连接。
在图1A和图1B中，相变电阻元件11包括在相变材料14上形成的顶电极12。在这个例子中，顶电极12电性连接到PRAM存储器阵列(未示出)的位线BL。导电性底电极触点(BEC)16在相变材料14和导电性底电极18之间形成。二极管D电性连接在底电极18和字线WL之间。
在图1A中，相变材料14被说明为处于其晶态。如先前所描述的，这意味着存储器单元10处于低阻‘置位’状态或者逻辑‘0’状态。在图1B中，相变材料14的一部分被说明为处于非晶态。此外，这意味着存储器单元10处于高阻值‘复位’状态或者逻辑1状态。
图1A和1B中存储器单元10的置位和复位状态通过控制流经BEC 16的电流的大小和持续时间而确立。这就是说，相变电阻元件11通过响应于字线WL的电压的二极管D的操作而被激活(或访问)。当被激活时，存储器单元10根据位线BL的电压而被编程。位线BL电压被控制以确立使得BEC 16成为电阻加热器的编程(programming)电流，其选择地编程相变材料14处于它的‘置位’和‘复位’状态。
图2是包括图1A和1B中的二极管类型相变存储器单元的存储器阵列200的电路图。
参照图2，存储器阵列200中的每个相变存储器单元都包括相变元件11和串联连接在位线BL和字线WL之间的二极管D。为了选择存储器单元，将高电平电压施加到相应的所选择的位线BL，并且将低电平电压施加到相应的所选择的字线WL。未选中的位线BL接收低电平电压，并且剩余的未选中的字线WL接收高电平电压。
图3是传统的相变存储器设备300的电路图。
参照图3，相变存储器设备300包括存储器阵列310、存储器阵列控制器320、写驱动器320、写驱动器WD、列译码器YD、行译码器XD、以及读出放大器SAU。
存储器阵列310包括多个的存储器单元10，每一单元都包括相变元件GST和连接在字线BL和位线WL之间二极管D。
每个位线BL都通过各自的列选择晶体管CSTR有选择地连接到数据线DL，数据线DL连接到读出节点NA。列选择晶体管CSTR在列译码器YD的控制之下操作，其依次响应于列地址信号YADD。
写驱动器WD写数据到处于写操作模式的存储器单元10中。写驱动器WD的示例结构公开在韩国专利申请第2004-45849号中，为了简洁，其详细描述在此略过。
行译码器XD控制每个字线WL上的节点NC的电压，从而选择所选定的存储器单元10的字线WL，数据响应于行地址XADD从该单元读出或写入。如上所述，字线WL通过旋加到其的低电平电压而被选择。未选中的字线WL接收高电平电压。
列译码器YD控制节点NB的电压，列选择晶体管CSTR的栅极被连接到该节点，从而将存储器单元10与相应的节点NA连接或者断开.
当执行数据读操作时，读出放大器SAU检测节点NA的电压以测量数据值。读出放大器SAU包括读出放大器电路S/A，连接在读出放大器电路S/A的一个输入端和读出放大器电源电压VSA之间的偏置晶体管BTR，以及连接在读出放大器电路S/A的输入端和节点NA之间的箝位晶体管PTR。基准电压VREF被施加到读出放大器电路S/A的另一输入端。
读出放大器电源电压VSA可以与驱动写驱动器WD、列译码器YD以及行译码器XD的电源电压VCC相等，或者也可以与电源电压VCC不同。
偏置晶体管BTR由处于待机模式的偏压VBIAS接通，以维持节点NA处于读出放大器电源电压VSA。箝位晶体管PTR由处于读操作模式的箝位电压VCLAMP接通，以维持节点NA处于箝位电压VCLAMP。
为了将电源电压VCC施加到所选择的存储器单元10的位线上，存储器阵列控制器320包括在数据读操作或数据写操作之前，响应于信号CE而接通的晶体管TR2以及响应于信号nPluse而接通的晶体管TR1，以使位线接地。
如图3中所示，写驱动器WD、列译码器YD、行译码器XD由电源电压VCC驱动。
然而，在写操作模式时，为了确保有充足的电流来可靠地引发每个存储器单元的相变材料的相位转换，相变存储器设备300必须维持图3中节点NA、NB以及NC的高电平电压。另一方面，产生相对低的驱动电压来可靠地在读操作模式中运行，并产生处于待机模式中的低电平电压来最小化由处于待机模式中的漏泄电流产生的功耗。这些不同的电压需求将导致复杂的电路设计和制造工艺。
发明内容
根据本发明的一个方面，提供一种相变存储器设备，其包括具有多个相变存储器单元、多条位线以及多条字线的存储器阵列。每个相变存储器单元都包括相变元件和串联在位线和字线之间的二极管。相变存储器设备进一步包括控制节点、多个有选择地将各自位线连接到数据线的列选择晶体管、以及至少一个升压电路，该电路接收第一电压并输出至少一个比第一电压大的控制电压。在写操作模式时，相变存储器设备适配于将来自于至少一个升压电路的至少一个控制电压施加到控制节点以及各个列选择晶体管的栅极上。在待机模式时，相变存储器设备适配于将字线和位线维持在同一电压。
根据本发明的另一个方面，提供一种相变存储器设备，其包括具有多个相变存储器单元、多条位线以及多条字线的存储器阵列。每个相变存储器单元都包括相变元件和串联连接在位线和字线之间的二极管。相变存储器设备进一步包括写数据到存储器阵列的一个相变存储器单元中的写驱动器，选择写入数据的相变存储器单元的位线的列译码器，选择写入数据的相变存储器单元的字线的行译码器，以及分别提供驱动电压到写驱动器、列译码器以及行译码器的多个分立电压发生器。处于待机模式时的存储器设备适配于维持字线和位线在同一电压。
附图说明
本发明的上述以及其他的方面和优点通过接下来的参照附图的详细描述将变得更为明了，在附图中：
图1A和图1B分别是具有处于晶态和非晶态的相变材料的相变存储器单元的示意图；
图2是包含二极管类型的相变存储器单元的存储器阵列的电路图；
图3是传统的相变存储器设备的电路图；
图4是根据本发明实施例的相变存储器设备的电路图；
图5是图4中所示的列选择器的电路图。
图6是图4中所示的相变存储器设备中各个节点的电压的时序图。
图7是根据本发明实施例的当图4中所示的相变存储器设备操作时施加到位线和字线的电压的时序图；
图8是根据本发明另一实施例的当图4中所示的相变存储器设备操作时施加到位线和字线的电压的时序图；
图9是根据本发明另一实施例的当图4中所示的相变存储器设备操作时施加到位线和字线的电压的时序图；以及
图10是当图4中所示的相变存储器设备处于写操作模式或读操作模式时未选中的位线的电压的时序图。
具体实施方式
本发明参照表示该发明实施例的附图将描述的更为充分。然而本发明可以有多种不同的形式实现，而不应当被解释为限制在这里所提出的实施例中；相反，这些实施例的提出使得本公开更为彻底和完整，并将使本发明的原理被全面地传达给本领域技术人员。附图中同样的附图标记表示同样的元件，从而使它们的描述不会重复。
参照图4，相变存储器设备400包括存储器阵列410、存储器阵列控制器450、多个列选择晶体管CSTR、读出放大器SAU、列译码器YD、行译码器XD、写驱动WD、列驱动选择器CS、行驱动选择器RS、以及升压电路PUMPW、PUMPC和PUMPR。列升压电路PUMPC和列选择器CS组成列升压控制器420，并且行升压电路PUMPR和行选择器RS组成行升压控制器430。
存储器阵列410包括多个存储器单元10，每一单元都包括相变材料GST和连接在位线BL和字线WL之间的二极管D。包含在存储器阵列410中的相变存储器单元10的相变材料GST可以包括例如锗(Ge)、锑(Sb)、碲(Te)。
每个位线BL通过各个列选择晶体管CSTR有选择地连接到数据线DL，并且数据线DL连接到读出节点NA。列选择晶体管CSTR在列译码器YD的控制之下操作，其依次响应于列地址信号YADD。
写驱动器WD写数据到处于写操作模式的存储器单元10。
行译码器XD控制每一字线WL的节点N6的电压从而选择所选定的存储器单元10的字线WL，数据响应于行地址XADD写入到该单元或从该单元读出。
列译码器YD控制连接到列选择晶体管CSTR的栅极的节点N5的电压，从而将存储器单元10连接到相应的控制节点N4或与其断开。
读出放大器SAU读出控制节点N4的电压以测量当进行数据读操作时的数据值。读出放大器SAU包括读出放大器电路S/A、连接在读出放大器电路S/A的输入端和读出放大器电源电压VSA之间的偏置晶体管BTR、以及连接在控制节点N4和读出放大器电路S/A的输入端之间的箝位晶体管PTR。基准电压VREF被施加到读出放大器电路S/A的另一输入端。
读出放大器电源电压VSA可以与电源电压VCC相等，或者也可以与电源电压VCC不同。
偏置晶体管BTR在待机模式中由偏压VBIAS接通，以维持控制节点N4处于读出放大器电源电压VSA。箝位晶体管PTR在读操作模式中由箝位电压VCLAMP接通，以维持控制节点N4处于箝位电压VCLAMP。
为了将电源电压VCC施加到所选择的存储器单元10的位线上，存储器阵列控制器450包括在数据读操作或数据写操作之前，响应于信号CE而接通的晶体管TR2以及响应于信号nPulse而接通的晶体管TR1，以使位线接地。
升压电路PUMPW接收电源电压VCC并输出升压后的电压VPP1和VPP2。升压后的电压VPP1和VPP2被施加到写驱动器WD的驱动节点N1上。
升压电路PUMPC接收电源电压VCC并输出升压后的电压VPP3和VPP4。升压后的电压VPP3和VPP4被施加到列驱动选择器的驱动节点N2。
升压电路PUMPR接收电源电压VCC并输出升压后的电压VPP5和VPP6。升压后的电压VPP5和VPP6被施加到行驱动选择器的驱动节点N3。
写驱动器WD、列驱动选择器CS、行驱动选择器RS、以及升压电路PUMPW，PUMPC和PUMPR都可操作地响应于控制信号WEN。
图5是图4中所示的列驱动选择器CS的电路图。如图所示，列驱动选降器CS包括反相器INV、PMOS晶体管TR1、TR2、TR5和TR6、以及NMOS晶体管TR3和TR4。如下文中的更详细的说明，当控制信号WEN为“HIGH”时，升压后的电压VPP3从列驱动选择器CS输出，同时当控制使能信号WEN为“LOW”时，电源电压VCC从列驱动选择器CS输出。
现在，图4和图5的相变存储器设备400的操作将通过附加参考图6而得到描述。图6是根据图4中所示的相变存储器设备400中操作模式而说明各个节点的电压的时序图。
特别地，升压电路在写操作模式时输出高电平电压以产生充足的电流，在待机模式或者读操作模式时输出能够使得在相变存储器设备400的操作中不导致任何问题的合适的电压。
写升压电路PUMPW在写操作模式中响应于控制信号WEN提升电源电压VCC并输出第一控制电压VPP1，在读操作模式或待机模式中响应于控制信号WEN提升电源电压VCC并输出第二控制电压VPP2。当将第一控制电压VPP1施加于其上时，写驱动器WD写数据到所选择的存储器单元10。
这里控制信号WEN是写使能信号。如图3中所看到的，传统的相变存储器设备300的写驱动器WD、列译码器YD以及行译码器XD通过接收电源电压VCC而被驱动。然而，根据图4中所示实施例的相变存储器设备400提升电源电压VCC以按照操作模式产生不同的升压电压，并采用这些不同的升压电压驱动写驱动器WD、列译码器YD以及行译码器XD。
电源电压VCC可以是外部电压或者是由内部电压发生电路(未示出)响应于外部电压而严生的电压。
在下文中，处于写操作模式的相变存储器设备400的操作将参照图4进行描述，在写操作模式中，假定响应于行地址信号XADD和列地址信号YADD来选择存储器阵列410的存储器单元10。
在写操作模式中，写升压电路PUMPW、列升压控制器420以及行升压控制器430都被驱动从而驱动写驱动器WD、列译码器YD和行译码器XD。
在写操作模式中，行升压控制器430响应于控制信号WEN而提升电源电压VCC并输出第五控制电压VPP5。
行升压控制器430包括行升压电路PUMPR和行选择器RS。行升压电路PUMPR在写操作模式时响应于控制信号WEN产生第五控制电压VPP5，并且在读操作模式或待机操作模式时提升第一电压VCC并输出第六控制电压VPP6。
行选择器RS响应于控制信号WEN输出第五控制电压VPP5和电源电压VCC中的一个。控制信号WEN是写使能信号，其在写操作模式时被激活。
从而，行升压控制器430提升第一电压VCC并响应于激活的控制信号WEN输出第五控制电压VPP5。如果控制信号WEN被激活，则行选择器RS选择并输出第五控制电压VPP5，如果控制信号WEN未被激活，行选择器RS选择并输出第一电压VCC。行选择器RS与列选择器CS具有同样的结构，其详细描述将在后面给出。
从行选择器RS输出的第五控制电压VPP5驱动行译码器XD，并且行译码器XD使节点N6接地，节点N6连接到与输入行地址信号XADD对应的存储器单元10的字线WL1到WLn中的一条上。这时，未选中的字线WL1到WLn能够维持在第五控制电压VPP5。
列升压控制器420在写操作模式时响应于控制信号WEN而提升电源电压VCC并输出第三控制电压VPP3，并且在读操作模式或待机操作模式时响应于控制信号WEN而输出电源电压VCC。
列译码器YD在写操作模式时选择连接到对应于列地址信号YADD的相变存储器单元10的位线BL，该列地址信号YADD响应于第三控制电压VPP3而输入；在读操作模式时选择连接到对应于列地址信号YADD的存储器单元10的位线BL，该列地址信号YADD响应于电源电压VCC而输入；在待机模式不作任何操作。列升压控制器420包括列升压电路PUMPC和列选择器CS。
列升压电路PUMPC在写操作模式时响应于控制信号WEN而产生第三控制电压VPP3，在读操作模式和待机模式时提升电源电压VCC并输出第四电压VPP4。
列选择器CS响应于控制信号WEN输出第三控制电压VPP3和电源电压VCC中的一个。列升压控制器420响应于激活的控制信号WEN提升电源电压VCC并输出第三控制电压VPP3。列选择器CS响应于激活的控制信号WEN选择第三控制电压VPP3并将其施加到列译码器YD上。
参照图5中的列选择器CS，在写操作模式中，如果控制信号WEN被激活(高)，晶体管TR3导通，并且晶体管TR4由于反相器INV的存在而截止。如果晶体管TR3导通，则晶体管TR3和晶体管TR1之间的节点被接地，并且晶体管TR5被接通以输出第三控制电压VPP3。
另一方面，如果控制信号WEN未被激活(低)，则晶体管TR4由于反相器INV的存在而被导通，并且晶体管TR4和晶体管TR2之间的节点被接地。从而，晶体管TR6被导通，并且输出电源电压VCC。
行选择器RS具有与列选择器CS同样的结构。列选择器CS和行选择器RS中的每一个都作为多路复用器选择响应于控制信号WEN接收到的两个电压中的一个。图5中所示的列选择器CS的电路结构是示例性的，本发明不限于该结构。
由第三控制电压VPP3驱动的列译码器YD将电压施加到节点N5上，以激活用来选择连接到存储器单元10的位线BL的开关。这里，该开关是列选择晶体管CSTR中的一个。施加到节点N5上的电压依赖于第三控制电压VPP3。
第三控制电压VPP3足够高，以激活用于选择连接到所选定的存储器单元10的位线BL的开关。例如，第三控制电压VPP3可以在大约3到5V之间。
比图3中所示的传统相变存储器设备300的写操作模式中的更大地，将存储器单元10连接到控制节点N4的列选择晶体管CSTR由第三控制电压VPP3导通。
在写操作模式时，写升压电路PUMPW响应于控制信号WEN提升第一电压VCC并输出第一控制电压VPP1，并且写驱动器WD响应于第一控制电压VPP1将写电压施加到控制节点N4上。
写电压依赖于第一控制电压VPP1，并且第一控制电压VPP1足够高而能够引起存储器单元10的相位变化。例如，第一控制电压VPP1可以在大约3到5V之间。
同样地，在写操作模式时，写升压电路PUMPW、列升压电路PUMPC以及行升压电路PUMPR响应于激活的控制信号WEN分别输出第一控制电压VPP1、第三控制电压VPP3以及第五控制电压VPP5到相应的节点N1、N2和N3。
写驱动器WD、列译码器YD和行译码器XD响应于第一控制电压VPP1、第三控制电压VPP3以及第五控制电压VPP5分别控制节点N4、N5和N6。由此，写操作期间发生的电流损失能够被减少。
在写操作模式中，各个节点N1到N6的电压如图6所示。
图7、8和9是根据本发明各个不同的实施例的当相变存储器设备100操作时施加到位线BL和字线WL上的电压的时序图。
参照图7、8和9，在写操作模式和读操作模式中未选中的位线BL处于浮动电压状态。在写操作模式或读操作模式中未选中的位线BL被维持在低电平，并且当在写操作模式和读操作模式(图7、8和9中的A时段和B时段)中选中的字线WL被激活时，根据本实施例的相变存储器设备400浮动未选中的位线BL。
如果未选中的位线BL被维持在低电平，那么施加到所选择的位线BL上的高电平电压通过连接到所选择的字线WL1到WLn的相邻的相变存储器单元10流到未选中的位线，这可能导致漏泄电流。通过浮动未选中的位线，能够防止这样的问题发生。
图10是当图4中所示的相变存储器设备处于写操作模式或读操作模式时未选中的位线的电压的时序图。
参考图10，根据本实施例的相变存储器设备400使得在写操作模式和读操作模式中未选中的位线BL的电压是预定的箝位电压。
如果在写操作模式和读操作模式中未选中的位线BL保持在低电平，那么施加了高电平电压的被选中的位线BL、接地的被选中的字线WL1到WLn、以及与选中的位线BL相邻的未被选中的位线BL形成PNP型晶体管，从而漏泄电流从所选中的位线BL流向未选中的位线BL。
当在写操作模式和读操作模式中选择的字线WL1到WLn被激活时，相变存储器设备400将未选中的位线BL维持在预先确定箝位电压，从而阻止漏泄电流的发生。
箝位电压可以与所选中的位线BL的电压相近，从而阻止漏泄电流的发生。
在下文中，将参照图4和7到10描述处于读操作模式和待机模式中的相变存储器设备400的操作。在读操作模式中，假定选择了存储器阵列410中的一个相变存储器单元10。
在读操作模式和待机模式中，控制信号WEN未被激活并且写驱动器WD不运行。写升压电路PUMPW响应于未被激活的控制信号WEN而输出第二控制电压VPP2到节点N1。第二控制电压VPP2低于第一控制电压VPP1，并且高于电源电压VCC。例如第二控制电压VPP2可以在电源电压VCC和3V之间。
当相变存储器设备400再次进入写操作模式时，第二控制电压VPP2引发写升压电路PUMPW在短时间内产生第一控制电压VPP1。
这就是说，尽管第二控制电压VPP2低于第一控制电压VPP1，即使在读操作和待机模式中，因为第二控制电压VPP2是通过提升电源电压VCC产生，因此，在转换到写操作模式期间，第一控制电压VPP1能够在短时间内产生。
在读操作模式中，箝位晶体管PTR响应于箝位电压VCLAMP而被导通，从而维持节点N4在箝位电压VCLAMP。
在读操作模式中，维持节点N4在箝位电压VCLAMP的操作对于本领域普通技术人员来说是可以理解的，因此，其细节描述在此略过。
在读操作模式和待机模式中，列升压电路PUMPC响应于未被激活的控制信号WEN，输出通过提升电源电压VCC获得的第四控制电压VPP4到节点N2。第四控制电压VPP4低于第三控制电压VPP3，并且高于电源电压VCC。例如，第四控制电压VPP4可以在电源电压VCC和3V之间。
第四控制电压VPP4类似于第二控制电压VPP2，当相变存储器设备400进入写操作模式时，其引发列升压电压PUMPC在短时间内产生第三控制电压VPP3。
也就是说，尽管第四控制电压VPP4低于第三控制电压VPP3，即使是在读操作和待机模式中，因为第四控制电压VPP4是通过提升第一电压VCC产生的，因此在转换到写操作模式期间，第三控制电压VPP3能够在短时间内产生。
在读操作模式中，列选择器CS选择第一电压VCC并将其输出到列译码器YD。列译码器YD响应于第一电压VCC，控制连接到列选择晶体管CSTR的栅极的节点N5的电压。因此，列选择晶体管CSTR被导通并发送从存储器单元10读出的数据到节点N4。
在写操作模式中，列选择晶体管CSTR响应于第三控制电压VPP3而被接通。然而，在读操作模式中，列选择晶体管CSTR响应于电源电压VCC而被接通。
在待机模式中，列译码器YD不运行，而是从列选择器CS接收电源电压VCC，列选择晶体管CSTR未被选择，并且节点N5接地。
在读操作模式中，行升压电路PUMPR响应于未被激活的控制信号WEN而输出通过提升电源电压VCC获得的第六控制电压VPP6到节点N3。第六控制电压VPP6低于第五控制电压VPP5，并且高于电源电压VCC。例如，第六控制电压VPP6可以在电源电压VCC和3V之间。
第六控制电压VPP6类似于第二控制电压VPP2，当相变存储器设备400进入写操作模式时，其引发行升压电路PUMPR在短时间内产生第五控制电压VPP5。
也就是说，尽管第六控制电压VPP6低于第五控制电压VPP5，即使是在读操作和待机模式中，因为第六控制电压VPP6是通过提升电源电压VCC产生的，因此在进入写操作模式时，第五控制电压VPP5能够在短时间内产生。
在读操作模式中，行选择器RS选择电源电压VCC并将其输出到行译码器XD。行译码器XD响应于电源电压VCC而将连接到存储器单元10的字线WL1的节点N6接地。
根据本实施例，相变存储器设备400在待机模式中将连接到存储器阵列410的相变存储器单元10的字线WL1到WLn以及位线BL的电压保持在同一电平，从而防止漏电流的产生。
在待机模式中，为了将连接到相变存储器单元的字线WL1到WLn以及位线BL的电压维持在同一电平，将字线WL1到WLn以及位线BL保持在电源电压VCC(见图7)，或将字线WL1到WLn以及位线BL接地(见图8)、或将字线WL1到WLn以及位线BL(见图9)浮动是可能的。
响应于电源电压VCC、根据操作模式而产生不同的控制电压的写升压电路PUMPW、列升压电路PUMPC以及行升压电路PUMPR可以具有众所周知的差分放大器升压电路结构。该升压电路的结构和操作对于本领域的普通技术人员来说是能够理解的，因此其详细描述在此略过。
同样，列译码器YD和行译码器XD的结构和操作能够被本领域普通技术人员理解，因此，其详细描述在此略过。上面提到第一到第六控制电压VPP1到VPP6的值是用于操作相变存储器设备400的一个例子，并且本发明不限于这里所描述的数值.
在根据本实施例的相变存储器单元400中，第二、第四和第六控制电压VPP2、VPP4和VPP6大于电源电压VCC。这是因为当相变存储器设备400进入写操作模式时，第二、第四和第六控制电压VPP2、VPP4和VPP6将要在短时间内分别被提升为第一、第三和第五控制电压VPP1、VPP3和VPP5。
然而，根据本发明的另一实施例，第二、第四和第六控制电压VPP2、VPP4和VPP6与电源电压VCC相等。在这种情况下，当控制信号WEN被激活时，将第二、第四和第六控制电压VPP2、VPP4和VPP6提升到第一、第三和第五控制电压VPP1、VPP3和VPP5所需的时间比上面的实施例所需的时间要长。然而，如果控制信号WEN未被激活，则写升压电路PUMPW、列升压电路PUMPC以及行升压电路PUMPR能够输出电源电压VCC，而不输出第二、第四和第六控制电压VPP2、VPP4和VPP6。
在写操作模式中，相变存储器设备400采用高电平电压驱动写驱动器WD、列译码器YD和行译码器XD，并且，在读操作模式和待机模式中，采用低于写操作模式的电压驱动写驱动器WD、列译码器YD和行译码器XD，从而减少在写操作模式的电流消耗并提高操作的可靠性。
在关于相变存储器设备的权利要求中采用的术语“次控制电压”，对应于上面所描述的第二、第四和第六控制电压VPP2、VPP4和VPP6而权利要求中采用的术语“控制节点”对应于节点N4。
在本发明的实施例中，每个相变存储器单元都包括含有锗(Ge)、锑(Sb)、和碲(Te)的相变材料。然而，本发明也能够应用于包括其状态根据所施加电流或电压而变化的任意材料的存储器设备。
如上面所描述的，在根据本发明实施例的相变存储器设备和其驱动方法中，通过在写操作模式中将足够高的第一驱动电压或多个电压施加到写驱动器、列译码器和行译码器上，而在读操作模式和待机操作模式中将较低的第二驱动电压或多个电压施加到写驱动器、列译码器和行译码器上，从而减少电流损失并提高操作可用性是可能的。同时，在待机模式中，通过将字线和位线维持在同一电平，漏电流能够被最小化。
尽管本发明通过参照其典型实施例已被特定地展示和描述，但对于本领域普通技术人员来说，应当理解可以在形式和细节上进行各种变化而不脱离本发明所附权利要求限定的精神和范围。

Claims (19)

1.一种相变存储器设备，包括
含有多个相变存储器单元、多条位线和多条字线的存储器阵列，其中，每个相变存储器单元都包含相变元件和串联连接在位线和字线之间的二极管；
控制节点；
多个列选择晶体管，其有选择地将各个位线连接到数据线；以及
至少一个升压电路，其接收第一电压并输出至少一个大于第一电压的控制电压；
其中，在写操作模式时，相变存储器设备适配于将来自于至少一个升压电路的至少一个控制电压施施加到控制节点和各个列选择晶体管的栅极；以及
其中，在待机模式时，相变存储器设备适配将字线和位线维持在同一电压。
2.如权利要求1所述的相变存储器设备，其中，在读操作模式时，存储器设备适配于将第一电压施加到列选择晶体管的栅极，将地电压施加到所选择的相变存储器单元的所选择的字线，以及将箝位电压施加到控制节点，并且
其中，在待机模式时，存储器设备适配于将地电压施加到列选择晶体管的栅极，将控制节点预充电到第一电压。
3.如权利要求1所述的相变存储器设备，其中，在待机模式时，存储器设备适配于将字线和位线维持在第一电压。
4.如权利要求1所述的相变存储器设备，其中，在待机模式时，存储器设备适配于将字线和位线维持在地电压。
5.如权利要求1所述的相变存储器设备，其中，在待机模式时，存储器设备适配于将字线和位线维持在浮动电压状态。
6.如权利要求1所述的相变存储器设备，其中，在写操作模式和读操作模式时，存储器设备适配于激活连接到所选择的相变存储器单元的字线和位线，并将连接到未选中的相变存储器单元的位线维持在浮动电压状态。
7.如权利要求1所述的相变存储器设备，其中，在写操作模式和读操作模式时，存储器设备适配于激活连接到所选择的相变存储器单元的字线和位线，并将连接到未选中的相变存储器单元的剩下的位线维持在预定的箝位电压。
8.如权利要求1所述的相变存储器设备，进一步包括：
写驱动器，其接收来自至少一个升压电路的第一控制电压，并控制该控制节点以将数据写到相变存储器单元；
列译码器，其接收第一电压和来自至少一个升压电路的第二控制电压，并且控制该列选择晶体管；以及
行译码器，其接收第一电压和来自至少一个升压电路的第三控制电压，并控制该存储器阵列的字线。
9.如权利要求8所述的相变存储器设备，其中至少一个升压电路包括分别输出第一、第二和第三控制电压的第一、第二和第三升压电路；
其中，所述存储器设备进一步包括第一选择电路，其有选择地将第一电压和第二控制电压施加到列译码器；以及第二选择电路，其有选择地将第一电压和第三控制电压施加到行译码器。
10.如权利要求9所述的相变存储器设备，其中，在读操作模式和待机模式时，升压电路提升第一电压以产生次控制电压，并且
其中，所述次控制电压低于所述控制电压并高于所述第一电压。
11.如权利要求10所述的相变存储器设备，其中，所述控制信号是写使能信号，其在写操作模式时被激活，在读操作模式和待机模式时不被激活。
12.一种相变存储器设备，包括
含有多个相变存储器单元、多条位线和多条字线的存储器阵列，其中，每个相变存储器单元都包含相变元件和串联连接在位线和字线之间的二极管；
写驱动器，其写数据到存储器阵列的一个相变存储器单元；
列译码器，其选择被写入数据的相变存储器单元的位线；
行译码器，其选择被写入数据的相变存储器单元的字线；
多个分立电压产生器，其分别向写驱动器、列译码器和行译码器提供驱动电压；
其中，在待机模式时，所述储存器设备适配于将字线和位线维持在同一电压。
13.如权利要求12所述的相变存储器设备，其中，所述电压发生器在写操作模式时产生通过提升第一电压获得的控制电压，在读操作模式和待机模式时，产生低于所述控制电压而高于所述第一电压的次控制电压。
14.如权利要求13所述的相变存储器设备，进一步包括：
分别对应于所述列译码器和所述行译码器的第一和第二选择器，其响应于控制信号选择所述控制电压和所述第一电压中的一个，并将所选择电压施加到各个列译码器和行译码器。
15.如权利要求14所述的相变存储器设备，其中，所述控制信号是写使能信号，其在写操作模式时被激活，而在读操作模式和待机模式时不被激活。
16.如权利要求12所述的相变存储器设备，其中，在待机模式时，存储器设备适配于将字线和位线的电压维持在所述第一电压或者地电压。
17.如权利要求12所述的相变存储器设备，其中，在待机模式时，所述存储器设备适配于将所连接的字线和位线维持在浮动电压状态。
18.如权利要求12所述的相变存储器设备，其中，在写操作模式和读操作模式时，所述存储器设备适配于激活连接到所选择的相变存储器单元的字线和位线，并将连接到未选中的相变存储器单元的位线维持在浮动电压状态。
19.如权利要求12所述的相变存储器设备，其中，在写操作模式和读操作模式时，存储器设备适配于激活连接到所选择的相变存储器单元的字线和位线，并将连接到未选中的相变存储器单元的位线维持在预定的箝位电压。
CN2006101447709A 2005-09-08 2006-09-08 具有可变驱动电压电路的相变随机存取存储器设备 Active CN1959847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR83581/05 2005-09-08
KR1020050083581A KR100674992B1 (ko) 2005-09-08 2005-09-08 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치

Publications (2)

Publication Number Publication Date
CN1959847A true CN1959847A (zh) 2007-05-09
CN1959847B CN1959847B (zh) 2011-05-04

Family

ID=37854906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101447709A Active CN1959847B (zh) 2005-09-08 2006-09-08 具有可变驱动电压电路的相变随机存取存储器设备

Country Status (5)

Country Link
US (1) US7283387B2 (zh)
JP (1) JP2007073176A (zh)
KR (1) KR100674992B1 (zh)
CN (1) CN1959847B (zh)
DE (1) DE102006042621B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101968973A (zh) * 2010-09-21 2011-02-09 中国科学院上海微系统与信息技术研究所 能抑制位线间漏电流的相变存储器电路结构
CN101354916B (zh) * 2007-07-24 2011-07-20 海力士半导体有限公司 相变存储器件
CN102194524A (zh) * 2010-03-17 2011-09-21 夏普株式会社 非易失性半导体存储装置
CN101923894B (zh) * 2008-12-29 2013-07-10 恒忆公司 用于低能地访问相变存储器设备的方法
CN104700892A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 非挥发性存储器列线电位选择电路
CN106158045A (zh) * 2016-06-23 2016-11-23 华中科技大学 一种相变存储裸阵列的选址系统
CN107533863A (zh) * 2015-04-27 2018-01-02 索尼半导体解决方案公司 存储器设备、存储器系统和存储器控制方法
CN107919151A (zh) * 2016-10-10 2018-04-17 三星电子株式会社 存储器器件及其操作方法，以及存储器系统

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471263B2 (en) 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US7585764B2 (en) * 2005-08-09 2009-09-08 International Business Machines Corporation VIA bottom contact and method of manufacturing same
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7426134B2 (en) * 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
KR100719383B1 (ko) * 2006-04-12 2007-05-18 삼성전자주식회사 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치
JP4410272B2 (ja) 2007-05-11 2010-02-03 株式会社東芝 不揮発性メモリ装置及びそのデータ書き込み方法
JP4427560B2 (ja) * 2007-05-21 2010-03-10 株式会社東芝 不揮発性メモリ装置のデータ書き込み方法
JP4504397B2 (ja) * 2007-05-29 2010-07-14 株式会社東芝 半導体記憶装置
US7684227B2 (en) 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
KR100901851B1 (ko) * 2007-06-28 2009-06-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100895400B1 (ko) 2007-12-03 2009-05-06 주식회사 하이닉스반도체 상 변화 메모리 장치
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
KR20090100110A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101452956B1 (ko) 2008-04-03 2014-10-23 삼성전자주식회사 저항 가변 메모리 장치
KR101415877B1 (ko) * 2008-05-19 2014-07-07 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20090126587A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
JP5106297B2 (ja) 2008-07-30 2012-12-26 株式会社東芝 半導体記憶装置
JP5100555B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
KR101453969B1 (ko) 2008-07-31 2014-10-22 삼성전자주식회사 저항성 메모리 장치 및 그것의 쓰기 방법
JP5161697B2 (ja) * 2008-08-08 2013-03-13 株式会社東芝 不揮発性半導体記憶装置
JP2010055719A (ja) 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
KR20100035445A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101043723B1 (ko) * 2009-05-15 2011-06-24 주식회사 하이닉스반도체 비휘발성 메모리 장치
DE102009023153B4 (de) 2009-05-29 2011-03-17 Forschungszentrum Jülich GmbH Speicherelement, Speichermatrix und Verfahren zum Betreiben
US8154904B2 (en) 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
US8379437B2 (en) * 2009-08-31 2013-02-19 Sandisk 3D, Llc Flexible multi-pulse set operation for phase-change memories
US8125822B2 (en) 2009-08-31 2012-02-28 Sandisk 3D Llc Reducing programming time of a memory cell
CN102013271B (zh) * 2009-09-08 2013-04-24 中国科学院上海微系统与信息技术研究所 一种相变存储器快速读取装置及方法
JP2011065713A (ja) * 2009-09-17 2011-03-31 Elpida Memory Inc 半導体記憶装置
JP5066211B2 (ja) 2010-03-24 2012-11-07 株式会社東芝 不揮発性半導体記憶装置
US8432729B2 (en) 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
KR101150543B1 (ko) * 2010-05-27 2012-05-31 에스케이하이닉스 주식회사 상 변화 메모리 장치
KR20120097998A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 집적 회로
US9007811B1 (en) * 2012-10-11 2015-04-14 Everspin Technologies, Inc. Word line driver circuit
US9799385B2 (en) * 2014-09-08 2017-10-24 Toshiba Memory Corporation Resistance change memory
US10360948B2 (en) 2017-06-26 2019-07-23 Samsung Electronics Co., Ltd. Memory device and operating method of memory device
KR102429905B1 (ko) 2018-01-08 2022-08-05 삼성전자주식회사 리드 디스터브를 줄일 수 있는 저항성 메모리 장치의 동작 방법
US10902905B2 (en) 2019-04-05 2021-01-26 Samsung Electronics Co., Ltd. Memory device
KR20210010755A (ko) * 2019-07-19 2021-01-28 삼성전자주식회사 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
US10930345B1 (en) 2019-10-22 2021-02-23 Micron Technology, Inc. Voltage profile for reduction of read disturb in memory cells
US11074970B2 (en) 2019-10-30 2021-07-27 Micron Technology, Inc. Mux decoder with polarity transition capability
US11488663B2 (en) 2020-06-17 2022-11-01 Micron Technology, Inc. Electrical distance-based wave shaping for a memory device
US11170851B1 (en) * 2020-06-17 2021-11-09 Micron Technology, Inc. Electrical distance-based wave shaping for a memory device
US20230317162A1 (en) * 2022-03-31 2023-10-05 Crossbar, Inc. Differential programming of two-terminal memory with program detection and multi-path disablement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6522594B1 (en) * 2001-03-21 2003-02-18 Matrix Semiconductor, Inc. Memory array incorporating noise detection line
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6567296B1 (en) * 2001-10-24 2003-05-20 Stmicroelectronics S.R.L. Memory device
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
EP1511042B1 (en) * 2003-08-27 2012-12-05 STMicroelectronics Srl Phase-change memory device with biasing of deselected bit lines
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354916B (zh) * 2007-07-24 2011-07-20 海力士半导体有限公司 相变存储器件
CN101923894B (zh) * 2008-12-29 2013-07-10 恒忆公司 用于低能地访问相变存储器设备的方法
CN102194524A (zh) * 2010-03-17 2011-09-21 夏普株式会社 非易失性半导体存储装置
CN102194524B (zh) * 2010-03-17 2014-05-07 夏普株式会社 非易失性半导体存储装置
CN101968973A (zh) * 2010-09-21 2011-02-09 中国科学院上海微系统与信息技术研究所 能抑制位线间漏电流的相变存储器电路结构
CN101968973B (zh) * 2010-09-21 2013-11-20 中国科学院上海微系统与信息技术研究所 能抑制位线间漏电流的相变存储器电路
CN104700892A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 非挥发性存储器列线电位选择电路
CN104700892B (zh) * 2013-12-06 2019-01-04 上海华虹宏力半导体制造有限公司 非挥发性存储器列线电位选择电路
CN107533863A (zh) * 2015-04-27 2018-01-02 索尼半导体解决方案公司 存储器设备、存储器系统和存储器控制方法
CN107533863B (zh) * 2015-04-27 2021-04-02 索尼半导体解决方案公司 存储器设备、存储器系统和存储器控制方法
CN106158045A (zh) * 2016-06-23 2016-11-23 华中科技大学 一种相变存储裸阵列的选址系统
CN106158045B (zh) * 2016-06-23 2019-08-30 华中科技大学 一种相变存储裸阵列的选址系统
CN107919151A (zh) * 2016-10-10 2018-04-17 三星电子株式会社 存储器器件及其操作方法，以及存储器系统
CN107919151B (zh) * 2016-10-10 2022-11-29 三星电子株式会社 存储器器件及其操作方法，以及存储器系统

Also Published As

Publication number Publication date
DE102006042621A1 (de) 2007-04-26
US20070058425A1 (en) 2007-03-15
US7283387B2 (en) 2007-10-16
CN1959847B (zh) 2011-05-04
KR100674992B1 (ko) 2007-01-29
DE102006042621B4 (de) 2010-07-29
JP2007073176A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
CN1959847A (zh) 具有可变驱动电压电路的相变随机存取存储器设备
CN1897156A (zh) 具有可变驱动电压的相变随机存取存储器
US8199603B2 (en) Nonvolatile memory devices having variable-resistance memory cells and methods of programming the same
US7436693B2 (en) Phase-change semiconductor memory device and method of programming the same
CN101038789A (zh) 非易失性相变存储设备和相关的编程－挂起－读取操作
US7471553B2 (en) Phase change memory device and program method thereof
CN1658328A (zh) 半导体器件
US7511993B2 (en) Phase change memory device and related programming method
CN1637948A (zh) 用于相变存储阵列的置位编程方法和写入驱动器电路
CN1664953A (zh) 相变存储器件和写相变存储器件的方法
CN1975927A (zh) 相可变存储器件及其读取方法
CN1975928A (zh) 相变随机存取存储器及控制其读取操作的方法
US7352616B2 (en) Phase change random access memory, boosting charge pump and method of generating write driving voltage
US20060256612A1 (en) Phase change memory device and method of driving word line thereof
CN1881469A (zh) 不用触发重置单元阈值装置读取相变存储器
CN1811985A (zh) 存储器装置
CN1764982A (zh) 相变存储器装置
JP2006024355A (ja) 相変化メモリ装置及びプログラム方法
CN1832029A (zh) 半导体装置
CN1819054A (zh) 半导体存储装置及其写入方法
CN1667752A (zh) 半导体存储装置
CN1199182C (zh) 采用了冗余方式的半导体存储器
CN101038791A (zh) 半导体存储装置
CN1877740A (zh) 半导体存储装置
CN1741194A (zh) 非易失性半导体存储装置及读出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant