CN1983569A - 半导体显示设备及其设计方法制造方法和订单接收系统 - Google Patents

半导体显示设备及其设计方法制造方法和订单接收系统 Download PDF

Info

Publication number
CN1983569A
CN1983569A CNA2007100023361A CN200710002336A CN1983569A CN 1983569 A CN1983569 A CN 1983569A CN A2007100023361 A CNA2007100023361 A CN A2007100023361A CN 200710002336 A CN200710002336 A CN 200710002336A CN 1983569 A CN1983569 A CN 1983569A
Authority
CN
China
Prior art keywords
thin
film
wiring
display device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100023361A
Other languages
English (en)
Other versions
CN100565844C (zh
Inventor
山崎舜平
秋叶麻衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1983569A publication Critical patent/CN1983569A/zh
Application granted granted Critical
Publication of CN100565844C publication Critical patent/CN100565844C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

无论控制器是什么规格，事先在一个衬底上形成用于控制器的多个薄膜晶体管。然后，按照控制器的设计，适当地通过在一个与形成所述多个薄膜晶体管的层不同的层上形成的布线实现用作每个薄膜晶体管的三个接线端的源极、漏极和栅极之间的连接，从而形成规格满足要求的控制器。此时，按照控制器的规格不必使用设置在衬底上的所有薄膜晶体管，有些薄膜晶体管可以保持不用。

Description

半导体显示设备及其设计方法制造方法和订单接收系统
本申请是申请日为2002年10月11日、申请号为02145704.2、发明名称为“半导体显示设备及其设计方法制造方法和订单接收系统”的发明专利申请的分案申请。
技术领域
本发明涉及半导体显示设备的设计方法和制造方法、采用所述制造方法制造的半导体显示设备和采用所述制造方法制造的半导体显示设备的订单接收系统(order receiving system)。
背景技术
最近几年来，在一个玻璃衬底上形成TFT的技术有着迅速的进展，开发了这种技术在有源矩阵型半导体器件中的应用。特别是，采用多晶体硅薄膜的TFT(多晶硅TFT)具有比传统的采用非晶态薄膜的TFT更高的场效应移动性(field effect mobility)，而且能快速操作。因此，采用多晶硅TFT，可以实现将驱动电路和控制器与像素部分一起集成在玻璃衬底上的基于玻璃的系统。
迄今为止半导体显示设备的驱动电路都是在一个硅衬底上形成的，通过FPC之类连接到显示设备的像素部分上。然而，如果IC通过FPC连接到形成像素部分的玻璃衬底上，就会出现连接部分抗机械冲击较弱的问题。这个缺点随着FPC布线的增多越来越严重。为了避免这些问题，通过将驱动电路与像素部分一起配置在玻璃衬底上可以减少FPC布线，从而可以减小显示设备。
例如，在作为半导体器件之一的有源矩阵型液晶显示器的情况下，它通常具有依次选择像素部分内多个像素中的一个或几个像素的扫描线驱动电路和将具有图像信息的信号(视频信号)输入一个所选的像素的信号线驱动电路。在玻璃衬底上与像素部分一起形成所述驱动电路可以提高液晶显示器的抗机械冲击的性能，而且可以减小液晶显示器的尺寸。
此外，最近几年中，也试验了在玻璃衬底上象驱动电路那样地形成迄今在硅衬底上形成的控制器。如果可以在同一个玻璃衬底上与像素部分一起形成控制器和驱动电路，那末半导体器件的尺寸可以大大减小，而且抗机械冲击性能可以大大提高。
然而，控制器具有产生确定驱动电路和像素部分操作的定时的信号的功能，以及处理来自外部视频信号源的恒定标准视频信号使之适应驱动电路和像素部分的规格和半导体显示设备的驱动方法的功能。因此，在每种情况下都应该按照半导体设备的标准、规格和驱动方法改变控制器的设计。
例如，如果需要改变控制器的设计以制造不同的样机或者为每个客户改变控制器的设计，在控制器与驱动电路和像素部分一起在玻璃衬底上形成的情况下，每次都要改变所有的掩模，包括像素部分和驱动电路的掩模。因此，很难降低这种半导体显示设备的生产成本。
特别是在最近几年中，有着大量的小规模生产半导体设备的倾向，因为这种设备用于各种电子设备的显示部分。因此，可以预期，如果控制器与驱动电路和像素部分一起在玻璃衬底上形成的话就会出现由于上述的控制器设计改变而导致成本增加的问题。
发明内容
鉴于上述问题，本发明的目的是提供一种为具体应用配备的半导体设备的可以降低改变控制器设计的成本的设计方法，以及提供一种采用所述设计方法形成的半导体设备的订单接收系统。
本发明的发明人研究了实现使用如在ASIC(专用集成电路)中的TFT的控制器的设计，从而得出了本发明的设计方法。按照本发明，无论控制器是什么规格，事先在一个衬底上形成用于控制器的多个TFT。然后，按照控制器的设计，适当地通过在一个与形成这些TFT的层不同的层上形成的布线实现用作每个TFT的三个接线端的源极、漏极和栅极之间的连接。此时，根据控制器的规格，不必使用设置在衬底上的所有TFT，有些TFT可以保持不用。
此外，为了可以自由地设计控制器，要求设置许多大小和极性不同的TFT。由于增加了各种大小和极性的TFT，可以实现各种设计，因此有可能制造与不同规格的半导体显示设备相应的控制器。但是，在过分增加TFT时，控制器没有用到的TFT也增加。结果，也很难减小半导体显示设备。因此，在衬底上为控制器形成的TET的数量及其大小和极性可以由设计人员折衷考虑，适当设定。
而且，在一些上述的TFT中，还可以事先将一个活动层(activelayer)与一个栅极相互连接成一个单元(基本单元)，从而形成多个基本单元。然后，通过布线实现基本单元内的各个TFT的源极、漏极和栅极之间的连接，使得各种逻辑元件可以用基本单元形成，从而控制器可以用这些逻辑元件的组合设计。
除了上述结构，可以事先在衬底上形成通过连接活动层和一些TFT的栅极形成的各种逻辑元件。然后，通过在一个与形成逻辑元件的TFT的不同的层上形成的布线适当地连接各个逻辑元件的接线端，从而可以形成规格满足要求的控制器。
按照上述结构，在控制器的规格改变时，只要改变连接事先形成的这些TFT或逻辑元件的布线的设计就可以了，因此可以改变最少到只有两个掩模：一个布线图案掩模和一个布线接触孔掩模。因此，可以减小与控制器设计改变关联的成本，制造规格不同的控制器。
此外，在这种半导体显示设备中，在像素部分和驱动电路的规格确定而与像素部分和驱动电路的规格相应的控制器的规格还没有确定的情况下，可以预先制造除布线之外的一些与TFT或电路元件相应的部分。此后，按照客户定购的控制器的规格，设计制造连接各TFT或电路元件的布线，从而可以制造出规格满足要求的控制器。因此，在控制器的规格没有确定的阶段，就可以开始制造半导体显示设备，因此可以缩短从接收到客户订单开始到将产品交付给客户的TAT(周转周期)。因此，可以改善对客户的服务。
注意，本发明并不局限于控制器的设计方法，本发明也可用于包括信号线驱动电路和扫描线驱动电路的驱动电路的设计。
附图说明
图1A至1C为一个基本单元和D触发器的电路图；
图2A和2B为一个基本单元和D触发器的俯视图；
图3为本发明的订单接收系统的流程图；
图4A和4B为用图1所示的基本单元形成的NAND的电路图；
图5为用图1所示的基本单元形成的NAND的俯视图；
图6A和6B为用图1所示的基本单元形成的NOR的电路图；
图7为用图1所示的基本单元形成的NOR的俯视图；
图8为本发明的发光设备的方框图；
图9A和9B为本发明的发光设备的驱动电路方框图；
图10为本发明的发光设备的电路方框图；
图11A和11B为用图1所示的基本单元形成的D触发器的俯视图；
图12为本发明的订单接收系统的流程图；
图13A至13C为本发明的发光设备的制造方法的示意图；
图14A至14C为本发明的发光设备的制造方法的示意图；
图15A和15B为本发明的发光设备的制造方法的示意图；
图16为一个供本发明的控制器使用的TFT的剖视图；
图17A至17C为一个供本发明的控制器使用的TFT的俯视图和剖视图；
图18为本发明的发光设备的剖视图；
图19A至19C为本发明的发光设备的外观图和剖视图；
图20A至20H为一些采用本发明的半导体设备的电子设备的示意图；以及
图21A和21B为一个供本发明的控制器使用的TFT的剖视图。
具体实施方式
下面将说明本发明的半导体显示设备的设计方法。
图1A示出了在通过连接一些TFT内的一个活动层和一个栅极形成的基本单元的例子。图1A所示的基本单元包括三个p沟道TFT11、12、13和三个n沟道TFT14、15、16。
三个p沟道TFT11、12、13串联连接。也就是说，p沟道TFT12的源极和漏极中的一个与p沟道TFT11的源极/漏极连接，而另一个与p沟道TFT13的源/漏极连接。
注意，在本说明书中，所谓“连接”都是指电连接，除非另有说明。
同样，三个n沟道TFT14、15、16也串联连接。也就是说，n沟道TFT15的源极和漏极中的一个与n沟道TFT14的源极/漏极连接，而另一个与n沟道TFT16的源极/漏极连接。
此外，p沟道TFT12的栅极与n沟道TFT15的栅极相互连接。同样，p沟道TFT13的栅极与n沟道TFT16的栅极相互连接。
注意，为了说明方便起见，在图1A中，p沟道TFT11与12连接的节点和p沟道TFT12与13连接的节点以下分别标为标注数字20和21。此外，n沟道TFT14与15连接的节点和n沟道TFT15与16连接的节点分别标为标注数字22和23，
此外，p沟道TFT11的源极和漏极中不与节点20连接的那个接线端标为标注数字25。p沟道TFT13的源极和漏极中不与节点21连接的那个接线端标为标注数字26。n沟道TFT14的源极和漏极中不与节点22连接的那个接线端标为标注数字27。n沟道TFT16的源极和漏极中不与节点23连接的那个接线端标为标注数字28。
图2A为图1A的基本单元的俯视图。p沟道TFT11、12和13共有一个活动层30。n沟道TFT14、15和16共有一个活动层31。布线32、34和35与活动层30交叠，在它们之间插入了一层栅极绝缘薄膜(未示出)，栅极绝缘薄膜与活动层30接触。同样、布线33、34和35与活动层31交叠，在它们之间插入了一层栅极绝缘薄膜(未示出)，栅极绝缘薄膜与活动层31接触。在这里，布线32至35用作在它们与活动层30或31交叠的部分内的栅极。下面，部分用作这些TFT的栅极的布线32至35各称为栅极布线，以便将它们与形成下面要说明的逻辑元件的布线相区别。
栅极布线32、34和35的与活动层30交叠的部分分别用作p沟道TFT11、12和13的栅极。
栅极布线33、34和35的与活动层31交叠的部分分别用作n沟道TFT14、15和16的栅极。
下面，将对由上述基本单元组成的D-型触发电路的例子进行说明。通过在一个与形成活动层和栅极的层不同的层内形成的布线适当地连接图1A和图2A所示的基本单元的接线端和节点，从而形成这个D触发器。
图1B为示出根据图1A的基本单元形成的D触发器的电路图。在图1B中，将图1A的基本单元内的接线端25和27相互连接在一起。此外，节点20和22与p沟道TFT13和n沟道TFT16的栅极连接。接线端26和28与p沟道TFT12和n沟道TFT15的栅极连接。电压Vdd加到节点21上，而电压Vss加到节点23上。在这里，Vdd＞Vss。
图1C为图1B的等效电路。由图1C可见，形成了一个选通门40和一个触发电路41。
图2B为图1B的D触发器的俯视图。形成一层隔层绝缘薄膜(未示出)覆盖活动层30和31、栅极布线32至35和栅极绝缘薄膜(未示出)。然后，在隔层绝缘薄膜上，形成布线42至49，通过在隔层绝缘薄膜和栅极绝缘薄膜内形成的接触孔与活动层30和31和栅极布线32至35接触。
在图2B中，标注数字131所标的是接触部分。
具体地说，布线42与栅极布线32接触，而布线43与栅极布线33接触。
布线44在活动层30的与栅极布线34交叠的部分与活动层30与栅极布线35交叠的部分之间的区域与活动层30接触。同样，布线46在活动层31的与栅极布线34交叠的部分与活动层31与栅极布线35交叠的部分之间的区域与活动层31接触。
布线49在活动层30被活动层30与栅极布线32交叠的部分分成两个区域中的一个区域(另一个区域与其他布线交叠)与活动层30接触。此外，布线49在活动层31被活动层31与栅极布线33交叠的部分分成两个区域中的一个区域(另一个区域与其他布线交叠)与活动层31接触。
布线47在活动层30被活动层30与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与其他布线交叠)与活动层30接触。此外，布线47在活动层31被活动层31与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与其他布线交叠)与活动层31接触。而且，布线47与栅极布线34接触。
布线48与栅极布线35接触。此外，布线48在活动层30的与栅极布线32交叠的部分与活动层30与栅极布线34交叠的部分之间的区域与活动层30接触。而且，布线48在活动层31的与栅极布线33交叠的部分与活动层31与栅极布线34交叠的部分之间的区域与活动层31接触。
同样，布线45在活动层31被活动层31与栅极布线33交叠的部分分成两个区域中的一个区域(另一个区域与其他布线交叠)与活动层31接触。
这样，按照图2B的设计，制造布线42至49，就制造出如图2B所示的D触发电路。
注意，在这个实施方式中，说明了用图1A和图2A的基本单元组成D触发电路的例子，但是本发明并不局限于这种电路配置。基本单元的配置并不局限于图1A和图2A所示的，可以由设计人员适当另行设计。此外，根据基本单元形成的电路或逻辑元件并不局限于制造D触发电路，也可以制造其他电路或逻辑元件。此时，不需要用基本单元内形成的所有TFT设计电路或逻辑元件，可以只用基本单元的一部分TFT形成电路或逻辑元件。此外，事先在衬底上形成具有如图1A和图2A所示的配置的基本单元和具有其他配置的各种基本单元，可以用这些具有各种配置的基本单元来形成各种逻辑元件或电路。
采用上述结构，在本发明中，在控制器的规格改变时，只要设计连接事先形成的TFT或逻辑元件的布线和设计接触孔就可以了。因此，为此只要改变两个掩模就可以了。这样就可以降低与控制器设计改变关联的成本，制造出规格不同的控制器。此外，本发明并不局限于控制器的设计方法，本发明也可适用于包括信号线驱动电路和扫描线驱动电路的设计。
下面，将结合图3所示的流程图说明采用上述设计方法的本发明的半导体显示设备的订单接收系统。
首先，对所有的衬底都用一个共同的掩模A执行步骤A。对所有的衬底共同的步骤A包括直到形成覆盖TFT的隔层绝缘薄膜的步骤的全部步骤。其典型例子包括形成活动层、使活动层晶化、形成栅极绝缘薄膜、对活动层掺杂、形成栅极、形成隔层绝缘薄膜等等。
如上所述的对所有衬底共同的步骤A完成后，等待客户的订单。在按照客户的订单确定了控制器的规格后，按控制器的设计在隔层绝缘薄膜和栅极绝缘薄膜内形成接触孔，再形成相应布线，与各TFT的源极、漏极和栅极接触。
用按照每个衬底的控制器的设计形成的相互不同的掩模(B-1，B-2，B-3，B-4，B-5)制造这些布线。
然后，再执行对所有衬底共同的步骤C，执行在用每个衬底不同的掩模形成布线后的全部步骤。在液晶显示器的情况下，例如步骤C包括形成隔层绝缘薄膜、形成像素电极、粘接到对置衬底上、注入液晶和其他一些步骤。在采用OLED(有机发光设备)的发光设备的情况下，步骤C包括形成隔层绝缘薄膜、形成像素电极、形成有机发光层、形成阴极、形成保护膜、密封衬底和其他一些步骤。
OLED包括一个下面称为有机发光层的层、一个阳极层和一个阴极层，有机发光层包括一种在加有电场时产生光(场致发光)的有机化合物(有机发光材料)。从有机化合物得到的光区分为根据从单态激励返回到基态的光发射(荧光)和根据从三态激励返回到基态的光发射(磷光)。本发明的发光设备可以采用上述一种光发射或两种光发射。
注意，在本说明中，所有配置在OLED的阳极与阴极之间的层一起定义为有机发光层。具体地说，有机发光层包括一个发光层、一个空穴注入层、一个电子注入层、一个空穴传送层、一个电子传送层等等。作为OLED的基本结构，阳极、发光层和阴极按所述次序层叠。除了这种结构，在有些情况下采用阳极、空穴注入层、发光层和阴极按所述次序层叠的结构或者采用阳极、空穴注入层、发光层、电子传送层和阴极按所述次序层叠的结构。
在完成对所有衬底共同的步骤C时，就制成了这种半导体显示设备，可以作为产品发给客户。
按照订单接收系统，在这种半导体显示设备中，在像素部分和驱动电路的规格确定而与像素部分和驱动电路的规格相应的控制器的规格还没有确定的情况下，可以预先制造除布线之外的一些与TFT或电路元件相应的部分。因此，在从接收到客户的涉及控制器的规格的订单到制成半导体显示设备的时间内并不包括在制造布线前的各步骤所需的时间。因此，可以缩短从接收到客户的订单开始到将产品交付给客户的周期，即TAT(周转周期)。这样就可以改善对客户的服务。
下面将说明本发明的一些实施例。
[实施例1]
在这个实施例中，对通过在一个与形成活动层和栅极不同的层内形成的布线适当地连接图1A和图2A所示的基本单元的接线端和节点从而得到NAND的例子进行说明。
图4A为示出根据图1A的基本单元形成的一个NAND电路的电路图。在图4A中，图1A的基本单元内的节点21与22相互连接。同样，电压Vdd加到节点20和接线端26上，而电压Vss加到接线端28上。在这里，Vdd＞Vss。
图4B为图4A的等效电路图。
图5为图4A的NAND电路的俯视图。形成一层隔层绝缘薄膜(未示出)覆盖活动层30和31、栅极布线32至35和栅极绝缘薄膜(未示出)。然后，在隔层绝缘薄膜上，形成布线60至65，通过在隔层绝缘薄膜和栅极绝缘薄膜内形成的接触孔与活动层30和31和栅极布线32至35接触。
在图5中，标注数字132所标的是接触部分。
具体地说，布线60在活动层30被活动层30与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线35交叠)与活动层30交叠。
布线61与栅极布线35接触。
布线62在活动层30被活动层30与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线34交叠)与活动层30交叠。
布线63在活动层30的与栅极布线34交叠的部分与活动层30与栅极布线35交叠的部分之间的区域与活动层30接触。此外，布线63在活动层31被活动层31与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线35交叠)与活动层31交叠。
布线64在活动层31被活动层31与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线34交叠)与活动层31交叠。
布线65与栅极布线34接触。
这样，按照图5的设计，制造布线60至65，就制造出如图5所示的NAND电路。
注意，在这个实施例中，说明了用图1A和图2A的基本单元组成NAND电路的例子，但是本发明并不局限于这种电路配置。基本单元的配置并不局限于图1A和图2A所示的，可以由设计人员适当另行设计。此外，根据基本单元形成的电路或逻辑元件不局限于制造NAND电路，也可以制造其他电路或逻辑元件。此时，不需要用基本单元内形成的所有TFT设计电路或逻辑元件，可以只用基本单元的一部分TFT形成电路或逻辑元件。例如，在这个实施例中，就没有用p沟道TFT11和n沟道TFT14。此外，可以事先在衬底上形成具有如图1A和图2A所示的配置的基本单元和具有其他配置的各种基本单元，用这些具有各种配置的基本单元来形成逻辑元件或电路。
[实施例2]
在这个实施例中，对通过在一个与形成活动层和栅极不同的层内形成的布线适当地连接图1A和图2A所示的基本单元的接线端和节点从而制造一个NOR电路的例子进行说明。
图6A为示出根据图1A的基本单元形成的一个NOR电路的电路图。在图6A中，图1A的基本单元内的节点23与接线端26相互连接。此外，电压Vdd加到节点20上，而电压Vss加到节点22和接线端28上。在这里，Vdd＞Vss。
图6B为图6A的等效电路图。
图7为图6A的NOR电路的俯视图。形成一层隔层绝缘薄膜(未示出)覆盖活动层30和31、栅极布线32至35和栅极绝缘薄膜(未示出)。然后，在隔层绝缘薄膜上，形成布线70至75，通过在隔层绝缘薄膜和栅极绝缘薄膜内形成的接触孔与活动层30和31和栅极布线32至35接触。
在图7中，标注数字133所标的是接触部分。
具体地说，布线70在活动层30被活动层30与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线35交叠)与活动层30交叠。
布线71与栅极布线35接触。
布线72在活动层30被活动层30与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线34交叠)与活动层30交叠。此外，布线72在活动层31的与栅极布线34交叠的部分与活动层31与栅极布线35交叠的部分之间的区域与活动层31接触。
布线73在活动层31被活动层31与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线34交叠)与活动层31交叠。
布线74与栅极布线34接触。
布线75在活动层31被活动层31与栅极布线34交叠的部分分成两个区域中的一个区域(另一个区域与栅极布线35交叠)与活动层31交叠。
这样，按照图7的设计，制造布线70至67，就制造出如图7所示的NOR电路。
注意，在这个实施例中，说明了用图1A和图2A的基本单元组成NOR电路的例子，但是本发明并不局限于这种电路配置。基本单元的配置并不局限于图1A和图2A所示的，可以由设计人员适当另行设计。此外，根据基本单元形成的电路或逻辑元件不局限于NOR电路，也可以制造其他电路或逻辑元件。此时，不需要用基本单元内形成的所有TFT设计电路或逻辑元件，可以只用基本单元的一部分TFT形成电路或逻辑元件。例如，在这个实施例中，就没有用p沟道TFT11和n沟道TFT14。此外，可以事先在衬底上形成具有如图1A和图2A所示的配置的基本单元和具有其他配置的各种基本单元，用具有各种配置的这些基本单元来形成各逻辑元件或电路。
本实施例可以结合实施例1实现。
[实施例3]
在这个实施例中，以发光设备为例说明用本发明的设计方法制造的半导体设备的结构。
图8为这个实施例的发光设备的方框图。在图8所示的发光设备中，在衬底100上配置了有着多个像素102的像素部分101、信号线驱动电路103、扫描线驱动电路104和控制器105。
虽然这实施例示出了一个像素102，但实际上，形成了多个像素102。像素102包括OLED 106、信号线107、扫描线108、电源线109和TFT110和111。
控制器105将确定扫描线驱动电路104和信号线驱动电路103的操作定时的信号输入每个驱动电路。
例如，将时钟信号(CLK)和起动脉冲信号(SP)输入扫描驱动电路104。确定像素选择定时的选择信号根据输入扫描线驱动电路的CLK和SP产生。像素102由从扫瞄驱动电路104输入扫描线108的选择定时选择。
在信号线驱动电路103内，输入时钟信号(CLK)起动脉冲信号(SP)和视频信号。确定视频信号采样的定时的采样信号在信号线驱动电路103内产生。信号驱动电路103与在信号线驱动电路103内产生的采样信号同步对视频信号进行采样，将所采的视频信号输入信号线107。视频信号输入所选的像素102。
下面结合图9较为详细地说明本实施例的信号线驱动电路104和扫描线驱动器104的结构。在图9中说明的视频信号是数字信号的情况。图9A示出了信号线驱动电路103，它包括移位寄存器120、锁存器(A)121和锁存器(B)122。
在信号线驱动电路103内，时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器120。移位寄存器120根据时钟信号(CK)和起动脉冲(SP)按次序产生采样信号，采样信号在通过缓存器(图中未示出)后依次供给后面的电路。
或者，移位寄存器120的采样信号可以由一个缓存器之类的缓存和放大。由于许多电路或电路元件连接到输入采样信号的布线上，因此这布线具有高的负载电容(寄生电容)。这个缓存器有效地防止了由高负载电容引起的定时信号的上升或下降的“延迟”。缓存器并不总是必需配置的。
经缓存器放大的采样信号输入锁存器(A)121。锁存器(A)121具有处理n比特的数字视频信号的多个锁存级。在采样信号输入时，锁存器(A)121逐渐写入和保持从信号线驱动电路103外部输入的n比特数字视频信号。
在数字视频信号输入锁存器(A)121时，数字视频信号可以相继输入锁存器(A)121的这些锁存级。然而，本发明并不局限于这种结构。可以将锁存器(A)121的这些锁存级分成若干组，视频信号可以同时并行地输入相应的组，执行分段驱动。此外，组的个数称为分部数。例如，在这些锁存器分成每四级一组时，就称为具有4分的分段驱动。
视频信号完全写入锁存器(A)121的所有锁存级的周期称为行周期。实际上，存在行周期包括上述行周期再加上水平回扫期的情况。
一个行周期结束后，锁存的信号输入锁存器(B)122。此时，写入和存储在锁存器(A)121内的视频信号一起发送，写入和存储在锁存器(B)122的所有锁存级内。
在将数字视频发送给锁存器(B)122后，按照来自移位寄存器120的定时信号执行将数字视频信号写入锁存器(A)121。
在下一个行周期内，写入和存储在锁存器(B)122内的数字视频信号输入信号线。
也可以不用移位寄存器而用其它像译码器电路那样的电路将数字视频信号串行写入锁存电路。
图9B例示了扫描线驱动电路。
扫描线驱动电路104包括移位寄存器123和缓冲器124。根据情况，还可以配置一个电平移动器。
在扫描线驱动电路104内，来自移位寄存器123的选择信号输入缓存器124和输入一个相应的扫描行。这个扫描行与一行像素的TFT的栅极连接，因此一行像素的所有开关TFT必须同时导通。因此，需要用一个电流容量大的缓存器。
也可以不用移位寄存器而用其它像译码器电路那样的电路选择选通信号和提供定时信号。
下面将详细说明控制器105的组成。图10示出了这个实施例的控制器的组成。控制器105包括接口(I/F)150、画面链接接收机151、锁相环152(PLL)、现场可编程逻辑器(FPGA)153、SDRAM(同步动态随机存储器)154和155、ROM(只读存储器)157、电压调整电路158和电源159。此外虽然在这个实施例中用的是SDRAM，但如果能写入和读出高速数据，也可以用DRAM(动态随机存储器)和SRAM(静态随机存取存储器)。
在画面链接接收机151内，对数字视频信号执行并串行变换后通过接口150输入半导体显示设备，而且作为与R、G和B的彩色相应的数字视频信号输入现场可编程逻辑器153。
此外，在画面链接接收机151内根据通过接口150输入半导体显示设备的各种信号产生Hsync信号、Vsyac信号、时钟信号CLK和交流电压(AC Cont)，输入给现场可编程逻辑器153。
锁相环152具有使输入半导体显示设备的各种信号的频率和现场可编程逻辑器153的工作频率的相位协同的功能。虽然现场可编程逻辑器153的工作频率不一定与输入半导体显示设备的各种信号的频率相同，但锁相环152可以调整现场可编程逻辑器153的工作频率使它们可以相互同步。
控制现场可编程逻辑器153工作的程序存储在ROM 157内，现场可编程逻辑器153按照这程序进行工作。
现场可编程逻辑器153的数字视频一写入SDRAM 154和155就得到保持。现场可编程逻辑器153读出当前保持在SDRAM 154的数字视频信号的所有比特中与所有像素相应的数字视频信号的每个比特，将它们输入给信号线驱动电路。
此外，现场可编程逻辑器153将与每个比特相应的OLED的发光期长度的信息输入扫描线驱动电路。
此外，电压调整电路158与从现场可编程逻辑器153输入的信号同步调整每个像素的OLED的阳极与阴极之间的电压。电源159为电压调整电路158、信号线驱动线电路103、扫描线驱动电路104和像素部分101提供相应的固定电压。
本发明的这种设计方法可用于控制器的各种电路中可以用TFT形成的电路。
在本发明中使用的驱动电路和控制器并不局限于在这个实施例中所示的这种组成情况。本实施例也可以自由地结合实施例1或2实现。
[实施例4]
在这个实施例中，将说明通过在一个形成活动层和衬底内形成的布线适当地连接图2A所示的基本单元的接线端和节点从而形成一个D触发器的例子。
图11A示出了在形成基本单元前在衬底上形成的布线82至89的版面。图21A示出了沿图11A的线C-C′切剖的剖视图。在形成布线82至89后，形成基膜95，作为绝缘薄膜。可以用CMP(化学机械抛光)平整基膜表面，消除布线82至89引起的不平整。
在形成基膜后，用蚀刻法除去基膜的一些部分，暴露布线82至89的相应部分。
按照本发明的设计方法，可以确定根据布线82至89的版面和布线82至89由于基膜蚀刻而暴露的位置形成的逻辑电路或电路。因此，在控制器设计结束后就可以确定布线82至89的版面和通过基膜蚀刻暴露的布线82至89的位置。
形成活动层30和31。活动层30和31与布线82至89由于蚀刻而暴露的部分接触。形成与活动层30和31接触的栅极绝缘薄膜90。蚀刻部分栅极绝缘薄膜和基膜，以便暴露布线82至89的相应部分。栅极布线32至35与布线82至89的由于蚀刻而暴露的部分接触。
图21B为沿图11B的线C-C′切剖的剖视图。
在图11B中，标注数字134所标的是接触部分。
具体地说，布线82与栅极布线32接触。布线83与栅极布线33接触。
布线84在活动层30的与栅极布线34交叠的部分94与活动层30与栅极布线35交叠的部分93之间的区域91与活动层30接触。布线86在活动层31的与栅极布线34交叠的部分与活动层31与栅极布线35交叠的部分之间的区域与活动层31接触。
布线89在活动层30被活动层30与栅极布线32交叠的部分分成两个区域中的一个区域(另一个区域与另一栅极布线交叠)与活动层30交叠。布线89在活动层31被活动层31与栅极布线33交叠的部分分成两个区域中的一个区域(另一个区域与另一栅极布线交叠)与活动层31交叠。
布线87在活动层30被活动层30与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与另一栅极布线交叠)与活动层30交叠。布线87在活动层31被活动层31与栅极布线35交叠的部分分成两个区域中的一个区域(另一个区域与另一栅极布线交叠)与活动层31交叠。此外，布线87与栅极布线34接触。
布线88与栅极布线35接触。布线88在活动层30的与栅极布线32交叠的部分与活动层30与栅极布线34交叠的部分94之间的区域92与活动层30接触。布线88在活动层31的与栅极布线33交叠的部分与活动层31与栅极布线34交叠的部分之间的区域与活动层31接触。
布线85在活动层31被活动层31与栅极布线33交叠的部分分成两个区域中的一个区域(另一个区域与另一栅极布线交叠)与活动层31交叠。
如图11B所示的D触发电路可以通过在图11B所示的设计后形成布线82至89制造。
下面，将结合图12所示的流程图说明采用上述设计方法的本发明的半导体显示设备的订单接收系统。
在这个实施例中，在根据客户的订单确定控制器的规格后，按照控制器的设计形成布线。用按照每个衬底的控制器的设计形成的相互不同的掩模(A-1，A-2，A-3，A-4，A-5)制造这些布线。
首先，对所有的衬底都用共同的掩模B执行步骤B。对所有的衬底共同的步骤B包括直到形成与TFT交叠的隔层绝缘薄膜的步骤。通常，可以包括形成活动层、晶化活动层、形成栅极绝缘薄膜、对活动层掺杂、形成栅极和形成绝缘薄膜。在液晶显示器的情况下，例如步骤B包括形成隔层绝缘薄膜、形成像素电极、粘接到对置衬底上、注入液晶和其他一些步骤。在采用OLED(有机发光设备)的发光设备的情况下，步骤B包括形成隔层绝缘薄膜、形成像素电极、形成有机发光层、形成阴极、形成保护膜、密封衬底和其他一些步骤。
在对所有衬底共同的步骤B结束时，就制成了半导体显示设备，可以作为产品发给客户。
采用上述结构，在本发明中，在控制器的规格改变时，只要设计连接事先形成的TFT或逻辑元件的布线和设计接触孔就可以了。因此，只要改变形成图案和接触孔的两个掩模。这样就可以降低与控制器设计改变关联的成本，制造出规格不同的控制器。
在本发明中使用的驱动电路并不局限于在这个实施例中所示的结构。这个实施例可以自由地结合实施例1至3实现。
[实施例5]
在这个实施例中，将说明在同一个衬底上同时制造像素部分和控制器的TFT(n沟道TFT和p沟道TFT)的方法。
首先，如图13A所示，在一个用诸如由Coning公司的7059玻璃和1737玻璃代表的硼硅酸钡玻璃或硼硅酸铝玻璃之类的玻璃形成的衬底5001上形成用诸如二氧化硅薄膜、氮化硅薄膜或氮氧化硅之类的绝缘薄膜形成的基膜5002。例如，形成用等离子CVD方法由SiH4、NH3和N2O形成的厚度为10nm至200nm(最好为50nm至100nm)的氮氧化硅薄膜5002a。在这上面类似地形成一层由SiH4和N2O形成的厚度为50nm至200nm(最好为100至150nm)的氢氮氧化硅薄膜5002b。在这个实施例中，基膜5002具有双层结构，但是也可以做成为上述两个层中的一个层的单层薄膜或者具有两层以上的上述绝缘薄膜的复合薄膜。
由在一个具有非晶态结构的半导体薄膜上执行激光晶化方法或已知的热晶化方法得到的晶态半导体薄膜形成一些岛状半导体层5003至5006。这些岛状半导体层5003至5006的厚度都为25nm至80nm(最好为30nm至60nm)。对晶态半导体薄膜的材料没有限制，但是晶态半导体薄膜最好由硅、硅锗(SiGe)合金等形成。
在用激光晶化方法制造晶态半导体薄膜时，使用脉冲振荡型或连续发光型的准分子激光器、YAG激光器和YVO4激光器。在用这些激光器时，最好用通过光学系统将从激光振荡器发射的激光束会聚成直线再照射到半导体薄膜上的方法。晶化条件由操作者适当选择。在用准分子激光器时，脉冲振荡频率设置为300Hz，而激光能量密度设置为100mJ/cm2至400mJ/cm2(通常为200mJ/cm2至300mJ/cm2)。在用YAG激光器时，脉冲振荡频率最好设置为30KHz至300KHz用它的二次谐波)，而激光能量密度最好设置为300mJ/cm2至600mJ/cm2(通常为350至500mJ/cm2)。会聚成直线形状的宽度为100μm至1000μm(例如为400μm)的激光束照射到整个衬底表面上。此时，线状激光束的重叠比设置为50％至90％。
注意，可以用连续振荡型或脉冲振荡型的气体激光器或固态激光器。可以用诸如准分子激光器、Ar激光器、Kr激光器之类的气体激光器和诸如YAG激光器、YVO4激光器、YLF激光器、YAIO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti蓝宝石激光器之类的固态激光器形成激光束。此外，也可以将诸如掺有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG激光器、YVO4激光器、YLF激光器、YAIO3激光器之类的水晶用作固态激光器。激光器的基波根据掺杂材料而不同，因此得到具有近似为1μm的基波的激光束。可以用非线性的光学元件来得到与基波相应的谐波。
还可以使用在用非线性光学元件将固体激光器产生的红外激光变换成绿激光后再用另一个非线性元件产生的紫外激光。
在执行非晶态半导体的晶化时，最好应用能连续振荡的固态激光器的基波的二次谐波至四次谐波，以便得到一个大晶粒的晶核。通常，最好应用Nd:YVO4激光器(基波为1064nm)的二次谐波(厚度为532nm)或三次谐波(厚度为355nm)。具体地说，用非线性光学元件将具有10W输出的连续振荡型YVO4激光器发射的激光束变换成一个谐波。此外，也可以用YVO4的晶核和非线性光学元件将谐波发射入谐振器。然后，更为可取的是用一个光学系统形成具有矩形或椭圆形的激光束，照射需处理的物质。此时，要求能量密度近似为0.01MW/cm2至100MW/cm2(最好为0.01MW/cm2至10MW/cm2)。半导体薄膜相对激光束以10cm/s至2000cm/s的速率移动，以便使这些激光束对半导体薄膜进行照射。
然后，形成一层栅极绝缘薄膜5007，覆盖岛状半导体层5003至5006。栅极绝缘薄膜5007用等离子CVD方法或溅射方法由含有硅的绝缘薄膜形成，厚度为40nm至150nm。在这个实施例中，栅极绝缘薄膜5007由氮氧化硅薄膜形成，厚度为120nm。然而，栅极绝缘薄膜并不局限于这样的氮氧化硅薄膜，也可以是含有其他硅的绝缘薄膜，具有单层或叠层结构。例如，在用二氧化硅薄膜时，用等离子CVD方法混合TEOS(四乙基原硅酸酯)和O2，反应压力设置为40Pa，衬底的温度设置为300℃至400℃，放电的高频(13.56MHz)功率密度设置为0.5W/cm2至0.8W/cm2。因此，这个二氧化硅薄膜可以通过放电形成。这样制造的二氧化硅薄膜于是可以通过在400℃至500℃下加温退火得到更好的作为栅极绝缘薄膜的特性。
在栅极绝缘薄膜5007上形成用来形成栅极的一层第一导电薄膜5008和一层第二导电薄膜5009。在这个实施例中，由Ta形成厚度为50nm至100nm的第一导电薄膜5008，而由W形成厚度为100nm至300nm的第二导电薄膜5009。
Ta薄膜用溅射方法形成，用Ar溅射Ta的目标。在这种情况下，在Ar中添加适当量的Xe和Kr时，可以释放Ta薄膜的内应力，从而防止这层薄膜剥落。α相Ta薄膜的电阻率大约为20μΩcm，因此这Ta薄膜可以用于栅极。然而，β相Ta层的电阻率大约为180μΩcm，因此不适用于栅极。在事先形成结晶结构接近Ta的α相结晶结构、厚度大约10nm至50nm的一氮化钽作为Ta薄膜的基底来形成α相的Ta薄膜时，可以很容易得到α相的Ta薄膜。
W薄膜用溅射方法以W作为目标形成。此外，W薄膜也可以用热CVD方法用六氟化钨(WF6)形成。在任何情况下，必须减小电阻，以便将这种薄膜用作栅极。所希望的是，将W薄膜的电阻率设置为等于或小于20μΩcm。在增大W薄膜的晶粒时，可以减小W薄膜的电阻率。然而，在W薄膜内有许多诸如氧之类的的杂质元素时，就会妨碍晶化，增大电阻率。因此，在用溅射方法的情况下，用纯度为99.9999％或99.99％的W目标，而且在形成W薄膜时要特别小心，不让杂质从气相混入W薄膜。这样就可以得到9μΩcm至20μΩcm的电阻率。
在这个实施例中，第一导电薄膜5008由Ta形成，而第二导电薄膜5009由W形成。然而，本发明并不局限于这种情况。这两层导电薄膜都也可以由从Ta、W、Ti、Mo、Al和Cu中选出的一种元素或者以这些元素作为主要成分的合金或化合物来形成。此外，也可以用以掺有诸如磷光体之类的杂质元素的多晶硅薄膜为代表的半导体薄膜。除了在这个实施例中所示的那些之外，组合的例子还包括：第一导电薄膜由一氮化钽(TaN)形成，第二导电薄膜由W形成；第一导电薄膜由一氮化钽(TaN)形成，第二导电薄膜由Al形成；以及第一导电薄膜由一氮化钽(TaN)，第二导电薄膜由Cu形成。还可以用以掺有诸如磷光体或Ag Pd Cu合金之类的杂质元素的多晶硅薄膜为代表的半导体薄膜作为第一导电薄膜或第二导电薄膜。
此外，导电薄膜还不局限于双层结构。例如，也可以用一层钨薄膜、一层铝和硅的合金(Al-Si)薄膜和一层一氮化钛依次层叠的三层结构。此外，如果采用三层结构，也可以用氮化钨来代替钨，用铝和钛的合金(Al-Ti)薄膜来代替铝和硅的合金(Al-Si)薄膜，和用钛薄膜来代替一氮化钛薄膜。
注意，非常重要的是按照导电薄膜材料选择最适合的蚀刻方法和蚀刻剂类型。
然后，用抗蚀剂形成掩模5010，执行形成电极和布线的第一蚀刻处理。在这个实施例中，用的是ICP(电感偶合等离子)蚀刻法，将CF4和Cl2与一种气体混合，用于蚀刻。在压强为1Pa的情况下将500W的RF(13.56MHz)功率加到线圈型的电极上，产生等离子体。100W的射频(13.56MHz)功率也加到衬底侧(样本级)，再加上一个充分负的自偏压。在CF4和Cl2混合时，就将W薄膜和Ta薄膜蚀刻到同样的程度。
在上述蚀刻条件下，通过使由抗蚀剂形成的掩模的形状成为适当的形状，由于加到衬底侧的偏压的作用将第一导电层和第二导电层的端部加工成退拔形状。退拔部分的角度设置为15°至45°。最好是蚀刻时间增长10％至20％，以便使蚀刻不会在栅极绝缘薄膜上留下残渣。由于氮氧化硅薄膜与W薄膜的选择比为2至4(通常为3)，因此过蚀刻处理蚀刻了氮氧化硅薄膜的外露面大约20nm至50nm。这样，第一蚀刻处理形成了具有由第一和第二导电层形成的第一形状的导电层5011至5016(第一导电层5011a至5016a和第二导电层5011b至5016b)。在栅极绝缘薄膜5007中没有被具有第一形状的导电层5011至5016覆盖的区域蚀刻掉大约20nm至50nm，因此形成了一个退拔了的区域(图13B)。
然后，通过执行第一掺杂处理添加赋予n型导电性的杂质元素(图13B)。掺杂方法可以是离子掺杂方法或离子植入方法。离子掺杂方法在剂量设置为1×1013atom/cm2(每平方厘米的原子数)至5×1014atom/cm2和加速电压设置为60keV至100keV的条件下执行。用一种属于组15的元素通常为磷(P)或砷(As)作为赋予n型导电性的杂质元素。然而，在这里使用的是磷(P)。在这种情况下，导电层5011至5014用作对赋予n型导电性的杂质元素的掩模，而第一掺杂区5017至5024以自对准方式形成。赋予n型导电性的杂质元素以1×1020atom/cm3(每立方厘米的原子数)至1×1021atom/cm3的浓度加入第一掺杂区。
接着，在不除去抗蚀剂掩模的情况下执行第二蚀刻处理，如图13C所示。用CF4、Cl2和O2作为蚀刻气体有选择地对W薄膜进行蚀刻。通过第二蚀刻处理形成具有第二形状的导电层5026至5031(第一导电层5026a至5031a和第二导电层5026b至5031b)。栅极绝缘薄膜5007的没有被第二形状的导电层5026至5031覆盖的区域再蚀刻掉20nm至50nm左右，从而形成一个减薄了的区域。
在用CF4和Cl2的混合气体蚀刻W薄膜或Ta薄膜的蚀刻反应可以根据所产生的基或离子种类的汽压假设。在比较W和Ta的氟化物和氯化物的汽压时，作为W的一种氟化物的WF6的汽压是非常高的，而其他WCI5、TaF5和TaCl5的汽压相互近似相等。因此，W薄膜和Ta薄膜都用CF4和Cl2的混合气体蚀刻。然而，在将适当的O2添入这种混合气体时，CF4就与O2起反应，成为CO和F，产生大量的F基或F离子。因此，提高了氟化物具有高汽压的W薄膜的蚀刻速度。与此相比，在增大F时对于Ta薄膜的情况蚀刻速度提高得比较小。由于Ta比W更容易氧化，Ta薄膜的表面就容易被添加的O2氧化。由于Ta的氧化物不与氟或氯化物起反应，因此又减小了Ta薄膜的蚀刻速度。所以，可以使W薄膜与Ta薄膜之间在蚀刻速度上有所差异，从而可以将W薄膜的蚀刻速度设置得比Ta薄膜的蚀刻速度高。
然后执行第二掺杂处理，如图14A所示。在这种情况下，通过将剂量减小到小于在第一掺杂处理中的剂量在高加速电压下以比第一掺杂处理中小的剂量用赋予n型导电性的杂质元素进行掺杂。例如加速电压设置为70keV至120keV，剂量设置为1×1013atom/cm2。这样，就在图13B的岛状半导体层中形成的第一掺杂区内形成一个新的掺杂区。在掺杂中，用第二形状的导电层5026至5030作为对杂质元素的掩模，进行掺杂，使杂质元素也添加入第二导电层5026a至5030a下面的区域。这样，就形成与第二导电层5026a至5030a交叠的第三掺杂区5032至5041和在第一掺杂区与第三掺杂区之间的第二掺杂区5042至5051。赋予n型的杂质元素的浓度在第二掺杂区内设置为1×1017atom/cm3至1×1019atom/cm3，而在第三掺杂区内设置为1×1016atom/cm3至1×1018atom/cm3。
在岛状半导体层5004和5006内形成导电类型与第一导电型相反的第四掺杂区5052至5074，从而形成p沟道型TFT，如图14B所示。用第二形状的导电层5027b和5030b作为对杂质元素的掩模，以自对准方式形成掺杂区。此时，用一个抗蚀掩模5200完全覆盖形成n沟道型TFT的岛状半导体层5003和布线部分5031。掺杂区5052至5074已经用浓度不同的磷掺杂。通过离子掺杂用乙硼烷(B2H6)对掺杂区5052至5074掺杂，在相应的掺杂区内的杂质浓度设置为2×1020atom/cm3至2×1021atom/cm3。
通过以上这些步骤，在相应的岛状半导体层内形成这些掺杂区。与岛状半导体层交叠的第二形状的导电层5026至5030起着栅极的作用。标注数字5031所标的是岛状第一扫描线。
如图14C所示，执行一个激活添加入岛状半导体层的杂质元素的步骤，以控制导电类型。通过用炉进行炉内退火的加温退火方法来完成这个处理。此外，也可以用激光退火方法或快速加温退火方法(RTA方法)。在这种加温退火方法中，在氧浓度等于或小于1ppm(最好是等于或小于0.1ppm)的氮保护环境内在400℃至700℃的温度下完成这个处理。在这个实施例中，在500℃的温度下执行四个小时的热处理。在第二导电层5026至5031内使用的布线材料抗热差时，最好在形成可以保护布线等的隔层绝缘薄膜(主要成分为硅)后执行激活。
在采用激光退火方法时，可以用晶化中所用的激光器。在执行激活时，移动速度设置成与晶化处理中的一样，而要求能量密度为0.01MW/cm2至100MW/cm2左右(最好为0.01MW/cm2至10MW/cm2)。
再在包括3％至100％的氢的环境内在300℃至450℃温度下执行1至12小时的热处理，使岛状半导体层氢化。这个步骤由受到热激励的氢终止半导体层的悬空键。作为另一种氢化措施，也可以执行等离子氢化(用由等离子激励的氢)。
接着，如图15A所示，由厚度为100nm至200nm的氮氧化硅薄膜形成第一隔层绝缘薄膜5075。再在第一隔层绝缘薄膜上用有机绝缘材料形成第二隔层绝缘薄膜5076。用以有机树脂作为材料的薄膜作为第二隔层绝缘薄膜5076。可以用聚酰亚胺、聚酰胺、丙烯酸、BCB(benzocyclobutene)等作为这种有机树脂。特别是，由于提供第二隔层绝缘薄膜5076主要为了平整，因此在平整薄膜中出色的丙烯酸更为可取。在这个实施例中，形成一层厚度可足以填平TFT造成的位差的丙烯酸薄膜。其上的薄膜厚度最好设置为1μm至5μm(更可取的是设置为2μm至4μm)。
在这个实施例中，虽然控制器的规格还没有确定，但可以预先完成上述这些步骤。上述步骤是用一个共同的掩模对所有的衬底执行的。在确定控制器的规格后，按照控制器的规格，确定在所有衬底上控制器内TFT的掺杂区(源极/漏极)的位置、要与栅极接触的布线版面和接触孔。
形成第一隔层绝缘薄膜5075、第二隔层绝缘薄膜5076和栅极绝缘薄膜5007的接触孔。控制器的布线5077至5079和与其他TFT和布线连接的布线5080至5083同时形成。
在形成接触孔中，通达n型掺杂区5017和5018或p型掺杂区5052至5074的接触孔、通达布线5031的接触孔(未示出)、通达电流供给线的接触孔和通达栅极的接触孔(未示出)用干蚀刻或湿蚀刻方法形成。
然后，使一层具有三层构造的叠层薄膜形成所要求的形状的图案，用作布线5077至5083。在这三层构造中，厚度为100nm的Ti薄膜、含有Ti的厚度为300nm的铝薄膜和厚度为150nm的Ti薄膜连续地用溅射方法形成。当然，也可以用别的导电薄膜。
对所有的衬底用一个共同的掩模执行在布线形成后的步骤。
形成与连接电极5082接触的像素电极5084的图案，以形成像素电极5084。在这个实施例中，形成厚为110nm的ITO薄膜110作为像素电极5084，在ITO薄膜110上形成图案。通过将像素电极5084排列成使像素电极5084与连接电极5082接触和与连接布线5082交叠形成接触。此外，也可以用2％至20％的氧化锌(ZnO)与氧化铟混合而成的透明导电薄膜。像素电极5084成为OLED的阳极(见图15)。
接着形成一层厚度为500nm的含有硅的绝缘薄膜(在这个实施例中为二氧化硅薄膜)，如图15B所示。形成一层起工作面作用的第三隔层绝缘薄膜，其中在与像素电极5084相应的位置形成一个开口。在形成开口时，用湿蚀刻法可以很容易使开口的侧壁成退拔形。在开口的侧壁不够平缓时，由于位差引起的有机发光层恶化就成为显著的问题。
接着，在不暴露于大气的情况下用真空蒸发方法连续形成有机发光层5086和阴极(MgAg电极)5087。有机发光层5086的厚度为80nm至200nm(通常为100nm至120nm)，而阴极5067的厚度为180nm至300nm(通常为200nm至250nm)。
在这个处理中，对于一个与红相应的像素、一个与绿相应的像素和一个与蓝相应的像素相继地形成有机发光层。在这种情况下，由于有机发光层具有不足对溶解的阻抗，因此必须分别对每种颜色形成有机发光层，而不是用光刻技术。所以，最好是用一个金属掩膜覆盖除了所要求的像素之外的部分，使得只在所要求的部分有选择地形成有机发光层。
也就是说，首先设置一个覆盖除与红色相应的像素之外的所有部分的掩模，用这个掩模有选择地形成发射红光的有机发光层。接着，设置一个覆盖除与绿色相应的像素之外的所有部分的掩模，用这个掩模有选择地形成发射绿光的有机发光层。再设置一个覆盖除与蓝色相应的像素之外的所有部分的掩模，用这个掩模有选择地形成发射蓝光的有机发光层。在这里，用了不同的掩模，但是也可以重复地用同一个掩模。
在这里，用的是形成发射与RGB相应的三种光的元的系统。然而，也可以用将一个发射白光的发光元与一个滤色器组合在一起的系统、将发射蓝光或青绿光的发光元与一种荧光物质(荧光色变换媒体：CCM)组合在一起的系统、使用一个透明电极将分别与R、G和B相应的发光元与阴极(对置电极)交叠的系统等。
可以用一种已知的材料作为有机发光层5086。考虑到驱动电压，更可取的是用有机材料作为这种已知的材料。例如，对于这种有机发光层可取的是采用一个包括一个空穴注入层、一个空穴传送层、一个发光层和一个电子注入层的四层结构。这个实施例为OLED的阴极用了MgAg，但是也可以用其他已知材料。
然后，形成阴极5087。这个实施例为阴极5087用了MgAg，但是并不局限于此。可以用其他已知的材料形成阴极5087。
虽然图中没有示出，但在阴极做成薄阴极的情况下光可以向上发射。
然后，形成保护电极5088，与有机发光层和阴极交叠。可以用含有铝作为主要成分的导电层作为保护电极5088。在形成有机发光层和阴极时用另一个掩模用真空淀积方法形成保护电极5088。此外，在形成有机发光层和阴极后在不释放空气的情况下连续形成保护电极。
最后，形成一层厚度为300nm的由氮化硅薄膜形成的钝化膜5089。由于形成了钝化膜5089，保护电极5088起着使有机发光层与水汽之类隔离的作用。因此，OLED的可靠性可以得到进一步的改善。
这样，就制成了这种具有图15B所示结构的有源矩阵型发光设备。虽然在这个实施例的制造步骤中，由于这种结构或步骤，信号线由形成栅极的材料Ta和W形成而扫描线由形成源极/漏极的布线材料Al形成，但是也可以用其他材料形成。
由于除了像素部分和控制器在驱动电路部分内配置了具有最佳结构的TFT，在这个实施例中的有源矩阵衬底具有很高的可靠性和得到改善的工作特性。此外，在晶化处理中，由于添加了诸如Ni之类的金属催化剂，结晶性也可以得到改善。因此，信号线驱动电路的驱动频率可以设置为10MHz以上。
首先，用具有减少热载流子注入以尽可能不降低操作速度的结构的TFT作为形成驱动电路部分的CMOS电路的n沟道型TFT。这里，驱动电路包括移位寄存器、缓存器、电平移动器、线顺序驱动器内的锁存器、点顺序驱动器内的选通门等。
在这个实施例的情况下，n沟道型TFT的活动层包括源极区、漏极区、GOLD区、LDD区和沟道形成区。GOLD区通过栅极绝缘薄膜与栅极交叠。
由于热载流子注入CMOS电路的p沟道型TFT而引起的恶化几乎可以忽略。因此，不必特别在p沟道型TFT内形成LDD区。然而，与n沟道型TFT类似，可以在p沟道型TFT内形成LDD区作为对抗热载流子的措施。
此外，在驱动电路内使用电流可以双向流过沟道形成区的CMOS电路即源极和漏极区的作用可以互换的CMOS电路时，对于构成CMOS电路的n沟道型TFT来说最好形成一些LDD区，使得沟道形成区夹在LDD区之间。作为一个例子，是在点顺序驱动器内所用的选通门。在驱动电路内用要求尽可能减小截止状态电流值的CMOS电路时，形成CMOS电路的n沟道型TFT最好具有一部分LDD区与栅极交叠的结构。在点顺序驱动中使用的选通门也可以作为一个这样的例子。
实际上，用一层高度气密和允许少量气体透过的保护膜(诸如叠层薄膜和UV可固化树脂薄膜)或透光密封材料封装达到图15B状态的设备，以便进一步避免暴露在外界空气中。可以将在密封的设备内的空间设置成惰性环境，或在那里放有吸湿性材料(例如氧化钡)，以改善发光元的可靠性。
在通过封装或其他处理保证了气密性后，就可以接上将外部信号接线端与从在衬底上形成的元或电路引出的接线端连接起来的连接器(软性印制电路：FPC)。在本说明中将处在可以发货的状态的设备称为显示设备。
本实施例可以自由地与实施例1至4结合。
[实施例6]
在OLED内所用的有机发光材料大致分为低分子量材料和高分子量材料。本发明的发光设备既可以用低分子量有机发光材料也可以用高分子量有机发光材料。
低分子量有机发光材料用蒸发方法形成。这使它容易形成层叠结构，从而可以通过将一些具有不同功能的薄膜，诸如一个空穴传送层和一个电子传送层，层叠起来，提高效率。不一定就要有明显的空穴传送层和电子传送层。一个混合状态的单层或者多层，例如在日本专利申请No.2001-020817中所揭示的那样，可以延长OLED的工作寿命和改善发光效率。
低分子量有机发光材料的例子有具有作为配合基的喹啉醇(Alq3)和三苯胺衍生物(TPD)的铝合成物。
另一方面，高分子量有机发光材料机械上比低分子量材料更坚固，从而可以提高发光元的耐用性。此外，高分子量材料可以用涂刷方法形成，因此制造这种发光元比较容易。
一个用高分子量有机发光材料的发光元的结构基本上与一个用低分子量有机发光材料的发光元的结构相同，具有一个阴极、一个有机发光层和一个阳极。在有机发光层由一种高分子量有机发光材料形成时，在所知的这些结构中流行的是双层结构。这是因为不象用低分子量有机发光材料的情况，用高分子量材料不容易形成层叠结构。具体地说，一个用高分子量有机发光材料的元具有一个阴极、一个发光层、一个空穴传送层和一个阳极。在用高分子量有机发光材料的发光元内可以用Ca作为阴极材料。
从一个发光元发出的光的颜色由它的发光层的材料确定。因此，可以通过选择适当的材料形成一个发出所需颜色的光的发光元。可用来形成发光层的高分子量有机发光材料是以聚对二乙烯基苯为基础的材料、以聚对亚苯基为基础的材料、以聚噻吩为基础的材料或以聚芴为基础的材料。
以聚对二乙烯基苯为基础的材料是聚(对二乙烯基苯)(标为PPV)的衍生物，例如，聚(2，5-二烷氧基-1，4-二乙烯基苯)(标为RO-PPV)、聚(2-(2-乙基-己氧基)-5-甲氧基-1，4-二乙烯基苯)(标为MEH-PPV)和聚(2-(二烷氧基苯基)-1，4-二乙烯基苯)(标为ROPh-PPV)。
以聚对亚苯基为基础的材料是聚对亚苯基(标为PPP)的衍生物，例如，聚(2，5-二烷氧基-1，4-亚苯基)(标为RO-PPP)和聚(2，5-二己氧基1，4-亚苯基)。
以聚噻吩为基础的材料是聚噻吩(标为PF)的衍生物，例如，聚(3-烷基噻吩)(标为PAT)、聚(3-乙基噻吩)(标为PHT)、聚(3-环己基噻吩)(标为PCHT)、聚(3-环己基-4-甲基噻吩)(标为PCHMT)、聚(3，4-二环己基噻吩)(标为PDCHT)、聚[3-(4-辛基苯基)-噻吩](标为POPT)和聚[3-(4-辛基苯基)-2，2-二噻吩](标为PTOPT)。
以聚芴为基础的材料是聚芴(标为PF)的衍生物，例如，聚(9，9-二烷基芴)(标为PDAF)和聚(9，9-二辛基芴)(标为PDOF)。
如果一个由能传送空穴的高分子量有机发光材料形成的层夹在一个阳极和一个发光的高分子量有机发光材料层之间，从阳极注入空穴的情况就可以得到改善。这种空穴传送材料通常与受主材料一起溶解入水内，这种溶解是由旋涂之类施加的。由于空穴传送材料是不能在有机溶剂内溶解的，因此其薄膜可以与上述发光的有机发光材料层形成一个叠层。
能传送空穴的高分子量有机发光材料通过将PEDOT与用作受主材料的樟脑磺酸(标为CSA)混合得到。也可以用聚苯胺(标为PANI)和用作受主物质的聚苯乙烯磺酸(标为PSS)的混合物。
除了上述的低分子或高分子的有机发光材料之外，也可以用所谓的中间分子量有机发光材料，如不具有升华性能或溶解性能的有机化合物的聚合体(最好为分子性为20或者更小的聚合体)或分子链长为10μm或者更短的(最好为50nm或者更短的)有机化合物的聚合体。
这个实施例的结构可以自由地与实施例1至5的任何结构结合。
[实施例7]
在这个实施例中，将说明用于本发明的控制器的TFT的结构。图16为示出这个实施例的一个n沟道TFT751和一个p沟道TFT752的剖视图。
n沟道TFT751包括半导体薄膜760、第一电极762、第一绝缘薄膜770、第二绝缘薄膜751和第二电极761。半导体薄膜760包括具有第一浓度的导电型掺杂区763、具有第二浓度的导电型掺杂区765和沟道形成区764。
注意，在这个实施例中，第一绝缘薄膜770具有由两层绝缘薄膜770a和770b组成的层叠结构。然而，第一绝缘薄膜770可以是单层绝缘薄膜，也可以具有三层以上的绝缘薄膜层叠起来的层叠结构。
第一电极762和沟道形成区764与插在它们之间的第一绝缘薄膜770相互交叠。第二电极761和沟道形成区764与插在它们之间的第二绝缘薄膜751相互交叠。
p沟道TFT752包括半导体薄膜780、第一电极782、第一绝缘薄膜770、第二绝缘薄膜751和第二电极781。半导体薄膜780包括具有第三浓度的导电型掺杂区783和沟道形成区784。
第一电极782和沟道形成区784与插在它们之间的第一绝缘薄膜770相互交叠。第二电极781和沟道形成区784与插在它们之间的第二绝缘薄膜751相互交叠。
此外，在这个实施例中第一电极762和第二电极761是电连接的，虽然图中没有示出。同样，第一电极782和第二电极781也是电连接的。注意，本发明并不局限于这种结构，也可以采用第一电极762和第二电极761相互电隔离而在第一电极762上加有一定电压的结构。此外，本发明也可以采用第一电极782和第二电极781相互电隔离而第一电极782上加有一定电压的结构。
与单电极的情况相比，将给定的电压加到第一电极上，可以减小门限值的变动和截止电流。而且，将电平相同的电压加到第一和第二电极上，使得耗尽层可以象使半导体薄膜充分减薄的情况那样快速扩展。结果，可以减小子门限系数和进一步提高场效应移动性。因此，与单电极的情况相比，可以增大导通电流。因此，驱动电路采用具有这种结构的TFT，可以降低驱动电压。由于可以增大导通电流，因此可以减小TFT(特别是减小沟道宽度)，从而提高集成密度。
n沟道TFT751和p沟道TFT752两个都用第一隔层绝缘薄膜771和第二隔层绝缘薄膜772覆盖。按照本发明，n沟道TFT751、p沟道TFT752和如上所述覆盖这两个TFT的第一隔层绝缘薄膜771和第二隔层绝缘薄膜772可以在控制器的规格确定之前制造。
在控制器规格确定后，按照控制器的规格在第一隔层绝缘薄膜771、第二隔层绝缘薄膜772和第二绝缘薄膜内形成接触孔，以形成布线741至745。布线741至745连接到配置在TFT的半导体薄膜内的掺杂区或TFT的栅极。布线的数量及其版面根据控制器的规格改变。在这个实施例中，布线741与具有第一浓度的一种导电型掺杂区763中的一个接触，而布线742与另一个接触。此外，布线743与具有第三浓度的一种导电型掺杂区783中的一个接触，而布线745与另一个接触。布线744与栅极781接触。
注意，这个实施例可以与任何实施例1至6结合实现。
[实施例8]
在这个实施例中，将说明用于本发明的控制器的TFT的结构。图17A为示出这个实施例的一个n沟道TFT931和一个p沟道TFT932的俯视图。图17B和17C为分别沿图17A中的破折线A-A′和破折线B-B′切剖的剖视图。
在图17A至17C中，n沟道TFT931包括在用作基底的绝缘薄膜922(下面将称为基膜)922上的栅极901、与栅极901接触的栅极绝缘薄膜920和与栅极绝缘薄膜920接触的活动层。这里，活动层包括沟道形成区906、掺杂区902和903(沟道形成区906夹在它们之间)和分别在沟道形成区906与掺杂区902和903之间形成的LDD区904和905。由907标示的是一层保护沟道形成区906的保护薄膜。
p沟道TFT932包括在基膜922上的栅极911、与栅极911接触的栅极绝缘薄膜920和与栅极绝缘薄膜920接触的活动层。这里，活动层包括沟道形成区916和掺杂区912和913(沟道形成区916夹在它们之间)。由917标示的是一层保护沟道形成区916的保护薄膜。
n沟道TFT931和p沟道TFT932两个都被一层第一隔层绝缘薄膜921覆盖。按照本发明，n沟道TFT931、p沟道TFT932和覆盖这两个TFT的第一隔层绝缘薄膜921都可以在控制器的规格确定之前制造。
在控制器规格确定后，按照控制器的规格在第一隔层绝缘薄膜921和栅极绝缘薄膜920内形成接触孔，以形成布线908、909、910和919。布线908、909、910和919分别接至配置在TFT的半导体薄膜内的相应掺杂区或TFT的栅极。布线的数量及其版面根据控制器的规格改变。在这个实施例中，布线与掺杂区902接触，而布线909与掺杂区903和912接触。此外，布线919和910分别与掺杂区913和栅极901电连接。
这里，栅极绝缘薄膜920或第一隔层绝缘薄膜921可以对在衬底上的所有的TFT同样形成，也可以按照电路或单元分别形成。
注意，这个实施例的结构可以自由地结合实施例1至6实现。
[实施例9]
以下对这个实施例的说明涉及构成一个用阴极作为一个像素电极的像素的情况。
图18例示了按照这个实施例设计的一个像素的剖视图。在图18中，在衬底3501上制造的n沟道型TFT3502是用已知方法制造的。在这个实施例中，采用了基于双栅极结构的n沟道型TFT3502。然而，也可以采用单栅极结构、三栅极结构或有三个以上的栅极的多栅极结构。为了简明起见只示出了一些具有像素的n沟道型TFT和控制馈给像素电极的电流的p沟道型TFT，其他TFT也可以参照图18所示的结构制造。
p沟道型TFT3503与n沟道TFT相应，可以用已知的方法制造。标注数字538所标的布线相应于使以上n沟道型TFT3502的栅极539a与它的另一个栅极539b电链接的扫描线。
在这个实施例中，以上p沟道型TFT3503例示为具有单栅极结构。然而，p沟道型TFT可以具有多个TFT相互串联的多栅极结构。此外，也可以用这样的结构：将一个沟道形成区充分地分成多个连接相互并联的多个TFT的部分，从而使这些TFT能高效率地辐射热量。这种结构对于克服TFT的热老化相当有效。
在n沟道型TFT3502和p沟道型TFT3503上形成一层第一隔层绝缘薄膜541。再在第一隔层绝缘薄膜541上形成一层由树脂绝缘薄膜制成的第二隔层绝缘薄膜542。极其重要的是用第二隔层绝缘薄膜542充分平整由于配置TFT而引起的台阶。这是因为，由于稍后需形成的有机发光层是非常薄的，存在这样的台阶会导致出现不良的光发射。考虑到这种情况，在形成像素电极前，要求尽可能平整上面所述的台阶，以便能在一个充分整平的表面上形成有机发光层。
标注数字543所标的是一个像素电极，也就是为发光元配置的阴极，由一个高反射的导电薄膜组成。像素电极543电连接到p沟道型TFT3503的漏极区。对于像素电极543来说，希望用具有低阻值的导电薄膜，例如铝合金薄膜、铜合金薄膜或银合金薄膜，或者是这些合金薄膜的叠层。当然也可以用由上述这些合金薄膜再加上另一种适宜导电的金属薄膜构成的层叠结构。
在一对由树脂绝缘薄膜(最好为树脂)构成的堤544a与544b之间的凹槽(与一个像素相应)内形成一个发光层545。虽然在这里只示出了一个像素，但也可以分别形成与红、绿、蓝三色分别相应的多个发光层。用诸如π共轭聚合物材料之类的有机发光材料构成发光层。通常，可用的聚合物材料包括：例如聚对二乙烯基苯(PPV)、polyvinyl carbazol(PVK)和聚芴。
有各种包括上述PPV的有机发光材料。例如，可以用在H.Shenk、H.Becker、O.Gelsen、E.Kiuge、W.Spreitzer的“用于发光二极管的聚合物”(“polymers for Light Emitting Diodes”，Euro Display，Proceedings，1999，pp.33-37)中引用的那些材料和在JP 10-92576中提出的那些材料。
作为上述发光层的一个具体例子，可以用氰基-聚亚苯基-亚乙烯基来构成一个发红光的层；用聚亚苯基-亚乙烯基来构成一个发绿光的层；以及用 polyphnylene或聚烷基亚苯基来构成一个发蓝光的层。建议各光的发光层的厚度应该在30nm至150nm的范围内，最好在40nm至100nm的范围内。
然而以上说明只涉及可用来构成发光层的有机发光材料的典型例子，因此不必将可用的有机发光材料限制在上面所引用的那些。因此，有机发光层(能发光和使载流子运动的层)可以自由地与发光层、电子传送层以及电子注入层互相组合。
例如，这个实施例例示了用聚合物材料构成发光层的情况。然而，它也可以用例如低分子量有机发光材料。为了构成电子传送层和电子注入层，也可以用例如诸如碳化硅之类的的无机材料。可以用通常所知的材料作为这种有机发光材料和无机发光材料。
在这个实施例中，形成具有层叠结构的有机发光层，其中在发光层545上形成一个由聚噻吩(PEDOT)或 polyaniline(PAni)构成的空穴注入层546。在空穴注入层546上形成一个由透明的导电薄膜构成的阳极547。在这个实施例中，发光层545产生的光朝TFT的上表面方向辐射。因此，阳极547必须对光是透明的。为了形成透明的导电薄膜，可以用包括氧化铟和二氧化锡的化合物或者包括氧化铟和氧化锌的化合物。然而，由于透明的导电薄膜是在形成耐热性能都不好的发光层545和空穴注入层546后形成的，因此要求在尽可能低的温度的情况下形成阳极547。
形成阳极547后，就制成了发光元3505。在这里，发光元3505配有像素电极(阴极)543、发光层545、空穴注入层546和阳极547。由于像素电极543的区域基本上与像素的总区域一致，因此整个像素本身起着一个发光元的作用。所以，在实际使用中可以得到非常高的发光效率，从而能以高亮度显示图像。
这个实施例还在阳极547上配置了一层第二钝化膜548。要求用氮化硅或氮氧化硅来构成第二钝化膜548。第二钝化膜548使发光元3505与外界隔离，防止有机发光材料氧化使其性能变差和防止气体成分离开有机发光材料。采用上述这种格局，还提高了发光设备的可靠性。
如上所述，图18所示的本发明的发光设备包括一些各有如图中所示的结构的像素部分。特别是，这种发光设备用了截止电流值十分低的TFT3502和能完全经得起热载流子注入的TFT3503。由于有这些优点，这种发光设备可靠性高，而且可以显示清晰的图像。
顺便说一下，实施例9的结构可以自由地结合实施例1至6的结构实现。
[实施例10]
在实施例10中，将结合图19说明本发明的发光设备的组成。图19这种发光设备的俯视图，图19B为沿图19A中的线A-A′切剖的剖视图，而图19C为沿图19A中的线B-B′切剖的剖视图。
配置了一个密封件4009，包围配置在衬底4001上的像素部分4002、信号线驱动电路4003、第一和第二扫描线驱动电路4004a和4004b以及控制器4401。此外，在像素部分4002、信号线驱动电路4003、第一和第二扫描线驱动电路4004a和4004b以及控制器4401上形成了一层密封材料4008。因此，像素部分4002、信号线驱动电路4003、第一和第二扫描线驱动电路4004a和4004b以及控制器4401被衬底4001、密封件4009和密封材料4008与填料4210一起密封。
此外，在衬底4001上配置的像素部分4002、信号线驱动电路4003、第一和第二扫描线驱动电路4004a和4004b以及控制器4401都有多个TFT。在图19B中，代表性地示出了在基膜4010上形成的包括在信号线驱动电路4003内的驱动电路TFT(图中示出了一个n沟道TFT和一个p沟道TFT)4201和包括在像素部分4002内的电流控制TFT4202。
在这个实施例中，用已知方法制造的p沟道TFT或n沟道TFT用作驱动TFT4201，而用已知方法制造的p沟道TFT用作电流控制TFT4202。连接到电流控制TFT4202的栅极上的记忆电容器(未示出)配置在像素部分4002内。
在驱动TFT4201和电流控制TFT4202上形成一层隔层绝缘薄膜(平整薄膜)4301，再在这上面形成与电流控制TFT4202的漏极电连接的像素电极(阳极)4203。一层透明的具有大功函的导电薄膜供像素电极4203用。可以用氧化铟和氧化锡的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡或氧化铟形成透明的导电薄膜。也可以用加有镓的上述透明导电薄膜。
然后，在像素电极4203上形成绝缘薄膜4302，绝缘薄膜4302在像素电极4203上形成一个开口部分。在这个开口部分内，在像素电极4203上形成一个有机发光层4204。可以用已知的有机光发光材料或无机发光材料来形成有机发光层4204。此外，作为有机发光材料的有低分子量(单体)材料和高分子量(聚合物)材料，这两种材料都可以使用。
可以用已知的蒸发技术或者贴敷技术作为形成有机发光层4204的方法。此外，有机发光层的结构可以采用自由地组合空穴注入层、空穴传送层、发光层、电子传送层和电子注入层形成的叠层结构或单层结构。
在有机发光层4204上形成一个由具有光屏蔽性能的导电薄膜(通常为含有铝、铜或银作为主要成分的导电薄膜或者是以上导电薄膜和另一个导电薄膜的层叠薄膜)制成的阴极4205。此外，最好尽可能除去在阴极4205和有机发光层4204的界面处存在的水汽和氧。因此，这样的设备必需在氮或惰性气体环境中形成有机发光层4204，再在不对氧和水汽暴露的情况下形成阴极4205。在这个实施例中，可以用多腔型(成串工具型)薄膜形成设备实现上述薄膜的淀积。此外，还要将一个预定的电压加到阴极4205上。
如上所述，形成了由像素电极(阳极)4203、有机的发光层4204和阴极4205构成的OLED4303。此外，还在绝缘薄膜4302上形成一层保护薄膜4209，覆盖OLED4303。保护薄膜4209有效地防止了氧、水汽之类的渗入OLED4303。
标注符号4005a所标的是一个拉到与电源线连接的布线，布线4005a与电流控制TFT4202的源极区电连接。拉出的布线4005a在密封件4009与衬底4001之间穿过，通过各向异性导电薄膜4300与FPC4006的FPC布线4301电连接。
密封材料4008可以用玻璃材料、金属材料(通常是不锈钢)陶瓷材料或塑料(包括塑料薄膜)。作为塑料，可以用FRP(玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、Mylar薄膜、聚酯薄膜、或聚丙烯树脂薄膜。此外，还可以用具有PVF薄膜或Mylar薄膜夹铝箔的结构的片。
然而，在OLED的光朝覆盖件侧发射的情况下，要求覆盖件是透明的。在这种情况下，用诸如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜之类的透明物质。
此外，除了诸如氮或氩之类的惰性气体，可以用紫外线可固化树脂或热固树脂作为填料4210，因此可以用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-乙酸乙烯共聚物)。在这个实施例中，填料用的是氮。
此外，在衬底4001侧的密封材料4008的表面上形成了一个凹陷部分4007，其中设置了吸湿性材料或可以吸收氧的物质，以便使填料4210受到吸湿性材料(最好为氧化钡)或可以吸收氧的物质的作用。然后，用凹陷部分覆盖件4208将吸湿性材料或可以吸收氧的物质4207保持在凹陷部分4007内，使得吸湿性材料或可以吸收氧的物质4207不会消散。注意，凹陷部分覆盖件4208呈细网格形状，具有空气和水汽可穿透而吸湿性材料或可以吸收氧的物质4207不可穿透的结构。由于设置了吸湿性材料或可以吸收氧的物质4207，可以抑制OLED4303的恶化。
如图19C所示，形成了像素电极4203，同时形成一层导电薄膜4203a，与拉出的布线4005a接触。
此外，各向异性导电薄膜4300具有导电的填料4300a。通过热压衬底4001和FPC4006由导电填料4300a使衬底4001上的导电薄膜4203a和FPC4006上的FPC布线4301相互电连接。
注意，这个实施例的结构可以自由地结合实施例1至9所示的结构实现。
[实施例11]
可以应用本发明的半导体显示设备的电子设备包括摄像机、数码相机、护目镜型显示器(头戴显示器)、导航系统、放声设备(汽车音频设备和音响装置)、膝上计算机、游戏机、便携式信息终端(手持型计算机，移动电话机，便携式游戏机，电子图书，等等)、含有记录媒体的图像重放设备(具体地说，可以重放诸如数字通用视盘(DVD)之类的记录媒体的包括一个显示重放图像的显示器的设备)等等。图20分别示出了这些电子设备的各种具体例子。
图20A例示了一个发光显示设备，它包括外壳2001、支承座2002、显示部分2003、扬声部分2004、视频输入端2005等。本发明可应用于显示部分2003。发光设备是自发光型，因此不需要背光。因此，其显示部分的厚度比液晶显示器的薄。这种发光显示设备包括了显示信息用的全部显示设备，例如个人计算机、电视广播接收机和广告显示器。
图20B例示了一个数码相机，它包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外接端口2105、快门键2106等。本发明的这个数码相机用了按照本发明设计的半导体显示设备作为显示部分2102。
图20C例示了一个笔记本型计算机，它包括主体2201、外壳2202、显示部分2203、键盘2204、外接端口2205、鼠标2206等。这个膝上型计算机用了按照本发明设计的半导体显示设备作为显示部分2203。
图20D例示了一个手持型计算机，它包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。这个手持型计算机用了按照本发明设计的半导体显示设备作为显示部分2302。
图20E例示了一个包括记录媒体便携式图像重放设备(具体地说为DVD重放设备)，它包括主体2401、外壳2402、显示部分A 2403、显示部分B 2404、记录媒体(DVD之类)读出部分2405、操作键2406、扬声部分2407等。显示部分A 2403主要用来显示图像信息，而显示部分B 2404主要用来显示字符信息。这种包括记录媒体的图像重放设备还包括游戏机之类。这种图像重放设备用了按照本发明设计的半导体显示设备作为显示部分A 2403和B 2404。
图20F例示了一个护目镜型显示器(头戴式显示器)，它包括主体2501、显示部分2502、镜臂部分2503等。这个护目镜型显示器用了按照本发明设计的半导体显示设备作为显示部分2502。
图20G例示了数字摄像机，它包括主体2601、显示部分2602、外壳2603、外部连接端口2604、遥控接收部分2605、图像接收部分2606、电池2607、语音输入部分2608、操作键2609等。这个摄像机用了按照本发明设计的半导体显示设备作为显示部分2602。
图20H例示了一个移动电话机，它包括主体2701、外壳2702、显示部分2703、语音输入部分2704、语音输出部分2705、操作键2706、外部连接端口2707、天线2708等。注意，显示器部分2703由于是在发黑的背景上显示白色字符，因此可以减小移动电话机的功率消耗。这个移动电话机用了按照本发明设计的半导体显示设备作为显示部分2703。
在将来从有机发光材料可以发出更亮的光时，按照本发明设计的发光设备就可应用于用透镜之类扩大含有输出图像信息的光加以投射的前投或背投型投影机。
本发明的电子设备可以用按照本发明设计的控制器作为信号控制电路等。
如上所述，本发明可以以不同方式应用于所有技术领域内的各种各样的电子设备。在这个实施例中的电子设备可以用具有自由组合实施例1至10中的结构的结构的发光设备得到。
在本发明中，如在ASIC情况下那样设计使用TFT的控制器，从而在控制器的规格改变时只要设计连接事先形成的那些TFT或逻辑元件的布线就可以了，所以可以改变最少到只有两个掩模：一个形成布线图案的掩模和一个形成线路的接触孔的掩模。因此，可以降低与控制器设计改变关联的成本和制造规格不同的控制器。

Claims (34)

1.一种设计包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
在一个衬底上形成多个薄膜晶体管；
通过将所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成多个逻辑元件，其中至少一个薄膜晶体管没有被使用；以及
用所述多个逻辑元件形成控制器。
2.按照权利要求1所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
3.一种设计包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个包括多个薄膜晶体管的基本单元，在所述薄膜晶体管中任何源极、漏极和栅极相互连接；
通过使每个基本单元中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成多个逻辑元件，其中至少一个薄膜晶体管没有被使用；以及
用所述多个逻辑元件形成控制器。
4.按照权利要求3所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
5.一种设计包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个包括多个薄膜晶体管的逻辑元件；以及
使这些逻辑元件中的一些逻辑元件的接线端通过布线连接，形成控制器。
6.按照权利要求5所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
7.一种设计包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
在一个衬底上形成多个薄膜晶体管；
形成一层覆盖所述多个薄膜晶体管的隔层绝缘薄膜；
腐蚀所述隔层绝缘薄膜以暴露所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极和栅极中的至少一个；
形成一层导电薄膜，以覆盖隔层绝缘薄膜；
蚀刻导电薄膜，形成使所述多个薄膜晶体管中的任何源极、漏极和栅极相互连接的布线；
通过形成布线，形成多个逻辑元件；以及
用所述多个逻辑元件形成控制器。
8.按照权利要求7所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
9.一种设计包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个包括多个其中任何源极、漏极和栅极相互连接的薄膜晶体管的基本单元；
蚀刻一层覆盖这些基本单元的隔层绝缘薄膜，以暴露所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极和栅极中的至少一个；
形成一层导电薄膜，以覆盖隔层绝缘薄膜；
蚀刻导电薄膜，形成使所述一些薄膜晶体管中的任何源极、漏极和栅极相互连接的布线；
通过形成布线，形成多个逻辑元件；以及
用这些逻辑元件形成控制器。
10.按照权利要求9所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
11.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个薄膜晶体管；
使这些薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成多个逻辑元件，其中至少一个薄膜晶体管没有被使用；以及
用这些逻辑元件形成控制器。
12.按照权利要求11所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
13.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个包括多个任何源极、漏极和栅极相互连接的薄膜晶体管的基本单元；
使每个基本单元中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成多个逻辑元件，其中至少一个薄膜晶体管没有被使用；以及
用所述多个逻辑元件形成控制器。
14.按照权利要求13所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
15.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个包括多个薄膜晶体管的逻辑元件；以及
使所述多个逻辑元件中的一些逻辑元件的接线端通过布线连接，形成控制器，其中至少一个薄膜晶体管没有被使用。
16.按照权利要求15所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
17.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成多个薄膜晶体管；
蚀刻一层覆盖所述多个薄膜晶体管的隔层绝缘薄膜，以暴露所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极和栅极中的至少一个；
形成一层导电薄膜，以覆盖隔层绝缘薄膜；
蚀刻导电薄膜，形成使所述一些薄膜晶体管中的源极、漏极或者栅极相互连接的布线；
通过形成布线，形成多个逻辑元件；以及
用所述多个逻辑元件形成控制器。
18.按照权利要求17所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
19.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
形成一个包括多个任何源极、漏极和栅极相互连接的薄膜晶体管的基本单元；
蚀刻一层覆盖所述基本单元的隔层绝缘薄膜，以暴露所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极和栅极中的至少一个；
形成一层导电薄膜，覆盖隔层绝缘薄膜；
蚀刻导电薄膜，形成使所述一些薄膜晶体管中的源极、漏极或栅极相互连接的布线；
通过形成布线，形成多个逻辑元件；以及
用所述多个逻辑元件形成控制器。
20.按照权利要求19所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
21.一种制造包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤；
在一个绝缘表面上形成多个布线；
形成一层与所述多个布线接触的基膜；
部分蚀刻基膜，以暴露所述多个布线的一部分；
形成一层覆盖基膜的半导体薄膜，接触所述多个布线；
形成一层与半导体薄膜接触的栅极绝缘薄膜；
部分蚀刻栅极绝缘薄膜和基膜，暴露所述多个布线的一部分；
形成一层导电薄膜覆盖栅极绝缘薄膜，蚀刻导电薄膜，形成与所述多个布线接触的电极；
向半导体薄膜添加赋予导电类型的杂质；
控制所述多个布线的版面，形成多个逻辑元件；以及
用所述多个逻辑元件形成控制器。
22.按照权利要求21所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
23.一种制造多个各包括一个控制器的半导体显示设备的方法，所述方法包括下列步骤：
提供至少两个衬底；
在一个第一共同处理中，在所述至少两个衬底的每个衬底上形成多个薄膜晶体管；
使所述至少两个衬底的一个衬底的所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成第一多个逻辑元件；
使所述至少两个衬底的另一个衬底的所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接，形成第二多个逻辑元件；以及
在一个第二共同处理中，处理所述至少两个衬底，
其中所述第一和第二多个逻辑元件通过不同的处理形成。
24.按照权利要求23所述的方法，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
25.一种半导体显示设备，包括：
多个薄膜晶体管；
通过将所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接而形成的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
26.按照权利要求25所述的半导体显示设备，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
27.一种半导体显示设备，包括：
多个包括多个薄膜晶体管的基本单元，在所述薄膜晶体管中任何源极、漏极和栅极相互连接；
通过使每个基本单元中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接而形成的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
28.按照权利要求27所述的半导体显示设备，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
29.一种半导体显示设备，包括：
在一个衬底上的多个薄膜晶体管
一层覆盖所述多个薄膜晶体管的隔层绝缘薄膜；
一层导电薄膜，用于覆盖隔层绝缘薄膜；
使所述多个薄膜晶体管中一些薄膜晶体管的任何源极、漏极和栅极相互连接的布线；
通过布线连接的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
30.按照权利要求29所述的半导体显示设备，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
31.一种半导体显示设备，包括：
多个包括多个其中任何源极、漏极和栅极相互连接的薄膜晶体管的基本单元；
一层覆盖所述多个基本单元的隔层绝缘薄膜；
一层导电薄膜，用于覆盖隔层绝缘薄膜；
将所述多个薄膜晶体管中的一些薄膜晶体管中的任何源极、漏极和栅极相互连接的布线；
通过连接布线而形成的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
32.按照权利要求31所述的半导体显示设备，其中所述半导体显示设备用于选自包括发光显示设备、数码相机、笔记本计算机、手持型计算机、图像重放设备、护目镜型显示器、摄像机和移动电话机的组中的至少一个设备。
33.一种半导体显示设备，包括：
多个薄膜晶体管；
将所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅极通过布线相互连接而形成的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
34.一种发光显示设备，包括：
壳体；
支撑台；
显示部分；
扬声器部分；
视频输入部分；
半导体显示设备，包括：
多个薄膜晶体管；
将所述多个薄膜晶体管中的一些薄膜晶体管的源极、漏极或栅
极通过布线相互连接而形成的多个逻辑元件；以及
包括所述多个逻辑元件的控制器。
CNB2007100023361A 2001-10-11 2002-10-11 半导体显示设备及其设计方法制造方法和订单接收系统 Expired - Fee Related CN100565844C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001313931A JP3643067B2 (ja) 2001-10-11 2001-10-11 半導体表示装置の設計方法
JP313931/2001 2001-10-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021457042A Division CN1302314C (zh) 2001-10-11 2002-10-11 半导体显示设备及其设计方法制造方法和订单接收系统

Publications (2)

Publication Number Publication Date
CN1983569A true CN1983569A (zh) 2007-06-20
CN100565844C CN100565844C (zh) 2009-12-02

Family

ID=19132324

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB021457042A Expired - Fee Related CN1302314C (zh) 2001-10-11 2002-10-11 半导体显示设备及其设计方法制造方法和订单接收系统
CNB2007100023361A Expired - Fee Related CN100565844C (zh) 2001-10-11 2002-10-11 半导体显示设备及其设计方法制造方法和订单接收系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB021457042A Expired - Fee Related CN1302314C (zh) 2001-10-11 2002-10-11 半导体显示设备及其设计方法制造方法和订单接收系统

Country Status (4)

Country Link
US (2) US6946330B2 (zh)
JP (1) JP3643067B2 (zh)
CN (2) CN1302314C (zh)
TW (1) TW582054B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
CN100508140C (zh) * 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7673273B2 (en) 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US6992503B2 (en) 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
US7112994B2 (en) 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
US7812458B2 (en) * 2007-11-19 2010-10-12 Tier Logic, Inc. Pad invariant FPGA and ASIC devices
US8643162B2 (en) * 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4683833B2 (ja) * 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
US7030651B2 (en) 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
KR100564611B1 (ko) * 2004-02-14 2006-03-29 삼성전자주식회사 하드 디스크 드라이브의 완충 구조체
US7489164B2 (en) * 2004-05-17 2009-02-10 Raminda Udaya Madurawe Multi-port memory devices
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
KR100911962B1 (ko) * 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
US7635988B2 (en) * 2007-11-19 2009-12-22 Tier Logic, Inc. Multi-port thin-film memory devices
US20090128189A1 (en) * 2007-11-19 2009-05-21 Raminda Udaya Madurawe Three dimensional programmable devices
US7573294B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7573293B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7795913B2 (en) * 2007-12-26 2010-09-14 Tier Logic Programmable latch based multiplier
US7602213B2 (en) * 2007-12-26 2009-10-13 Tier Logic, Inc. Using programmable latch to implement logic
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
JP2012104676A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 半導体装置の製造方法
US8159265B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Memory for metal configurable integrated circuits
US8159266B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Metal configurable integrated circuits
US8159268B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Interconnect structures for metal configurable integrated circuits
CN113178443B (zh) * 2021-04-09 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种具有防静电结构的显示屏及其制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8909011D0 (en) * 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JP2701707B2 (ja) * 1993-11-04 1998-01-21 日本電気株式会社 半導体集積回路装置
JP3489162B2 (ja) * 1993-12-16 2004-01-19 セイコーエプソン株式会社 薄膜トランジスタ回路及び液晶表示装置
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
CN1881062B (zh) * 1995-10-03 2013-11-20 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP3923141B2 (ja) 1996-07-11 2007-05-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4044176B2 (ja) * 1996-07-11 2008-02-06 株式会社半導体エネルギー研究所 半導体装置
JPH1051005A (ja) 1996-08-01 1998-02-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4183786B2 (ja) * 1997-10-17 2008-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100492726B1 (ko) * 1998-01-26 2005-08-31 엘지.필립스 엘시디 주식회사 시스템온패널형액정표시장치
JPH11251529A (ja) 1998-03-03 1999-09-17 Toshiba Corp 半導体集積回路装置
JP2000047643A (ja) * 1998-07-29 2000-02-18 Seiko Epson Corp 電気光学装置の駆動回路及びこれを備えた電気光学装置
JP4552055B2 (ja) * 1998-10-01 2010-09-29 独立行政法人情報通信研究機構 半導体装置、電子機器、及びこれらの動作方法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
DE69940421D1 (de) 1998-12-25 2009-04-02 Semiconductor Energy Lab Halbleitervorrichtungen und deren Herstellung
JP4597295B2 (ja) * 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4058847B2 (ja) * 1999-03-25 2008-03-12 セイコーエプソン株式会社 電気光学装置の駆動回路および電気光学装置および投射型表示装置
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
JP2001092426A (ja) * 1999-07-21 2001-04-06 Semiconductor Energy Lab Co Ltd 表示装置
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2001244465A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置
JP2001250775A (ja) 2000-03-06 2001-09-14 Sanyo Electric Co Ltd 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
JP2001274085A (ja) 2000-03-27 2001-10-05 Fujitsu Ltd 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル
JP4150998B2 (ja) 2000-03-30 2008-09-17 セイコーエプソン株式会社 表示装置
GB2364823A (en) * 2000-07-12 2002-02-06 Seiko Epson Corp TFT memory device having gate insulator with charge-trapping granules
US6582980B2 (en) * 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
KR100495701B1 (ko) * 2001-03-07 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 제조방법
US7102632B2 (en) * 2001-06-05 2006-09-05 Eastman Kodak Company Method for saving power in an organic electroluminescent display
CN1319115C (zh) * 2001-10-01 2007-05-30 株式会社半导体能源研究所 组合产品的制造系统和制造方法
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法

Also Published As

Publication number Publication date
TW582054B (en) 2004-04-01
CN1302314C (zh) 2007-02-28
US6946330B2 (en) 2005-09-20
US20030071303A1 (en) 2003-04-17
CN1412607A (zh) 2003-04-23
JP3643067B2 (ja) 2005-04-27
US20060003498A1 (en) 2006-01-05
JP2003121812A (ja) 2003-04-23
CN100565844C (zh) 2009-12-02
US7498206B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
CN100565844C (zh) 半导体显示设备及其设计方法制造方法和订单接收系统
JP6526135B2 (ja) 表示装置
CN100557800C (zh) 半导体元件
CN100520882C (zh) 发光器件
US6760004B2 (en) Display device
CN101350362B (zh) 发光器件及其制造方法
CN100511712C (zh) 薄膜晶体管、半导体器件及其制造方法
CN101714571B (zh) 显示设备和所述显示设备的制造方法
CN101626064B (zh) 发光设备及其制造方法
TW577179B (en) Switching element, display device, light emitting device using the switching element, and semiconductor device
JP2003195814A (ja) 発光装置及び電子機器
JP2003202832A (ja) 発光装置の駆動方法
JP4223258B2 (ja) 半導体表示装置の受注方法
JP2003188389A (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP2004128374A (ja) 発光装置
JP2004289175A (ja) スイッチ素子、それを用いた表示装置及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20201011