CN1992353A - 半导体器件中的电容器及制造方法 - Google Patents
半导体器件中的电容器及制造方法 Download PDFInfo
- Publication number
- CN1992353A CN1992353A CNA2006101724345A CN200610172434A CN1992353A CN 1992353 A CN1992353 A CN 1992353A CN A2006101724345 A CNA2006101724345 A CN A2006101724345A CN 200610172434 A CN200610172434 A CN 200610172434A CN 1992353 A CN1992353 A CN 1992353A
- Authority
- CN
- China
- Prior art keywords
- metal film
- agglomerate
- manufacture method
- capacitor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种半导体器件中的电容器，包括：衬底；下部电极，其形成于所述衬底上方；扩散阻挡层，其形成于所述下部电极上方；多个团块，其形成于所述扩散阻挡层上方；介电层，其形成于所述团块的表面上方以形成不平坦的表面；以及上部电极，其形成于所述介电层上方。
Description
本申请要求韩国专利申请No.10-2005-0134350(2005年12月29日提交)的优先权，其全部内容在此通过援引而合并。
技术领域
本发明涉及一种半导体器件中的电容器及其制造方法，尤其涉及一种具有金属/绝缘体/金属的结构的电容器及其制造方法。
背景技术
随着半导体器件越来越高度集成，用于形成电容器的空间减小。因此，大量的研究已致力于确保可用空间内具有足够的电容。
电容器的电容由电极的面积、介电层的介电常数和所述电极之间的距离来确定。因此，为了增加电容，已经大量并广泛地研究了以下方法，即：增加电容器的有效面积的方法、降低两个电极之间的介电层的厚度的方法、以及使用具有高介电常数的材料代替介电层的方法。
由于高度集成与小型化，增加有效面积的方法会减少其他器件的芯片占用面积。更好的解决方案是通过优化成层工艺来增加电容。然而，难以沉积上部膜并且结构变得复杂，从而导致制造工艺难。此外，当介电常数增加或介电层厚度减小时，漏电流可能增加，且可能由于电学击穿等而产生不合格的器件。
发明内容
实施例涉及一种半导体器件中的电容器及其制造方法，尤其涉及一种具有金属/绝缘体/金属(MIM)的结构的电容器及其制造方法。
实施例涉及一种电容更大并避免产生不合格器件的电容器。
实施例涉及一种半导体器件中的电容器，其包括：衬底；下部电极；其形成于该衬底上方；扩散阻挡层，其形成于该下部电极上方；多个团块(agglomerate)，其形成于该扩散阻挡层上方；介电层，其沿着所述团块的表面形成以由此形成不平坦的表面；以及上部电极，其形成于该介电层上方。
所述团块可包括低熔点金属，该低熔点金属可为Sn或Zn。
该介电层可包括选自Si3N4、SiO2、Ta2O5、TiO2、PZT、PLZT和BaTiO3中的至少一种。
该扩散阻挡层可包括Ru或RuO2。
所述团块可呈球形形状，所有团块的投影面积可占该扩散阻挡层面积的50％至60％。
实施例涉及一种半导体器件中的电容器的制造方法，其包括：在衬底上形成第一金属膜；在该第一金属膜上方形成第二金属膜；在该第二金属膜上方形成低熔点金属膜；热处理该低熔点金属膜以形成球形团块；在所述团块上形成介电膜；在该介电膜上形成第三金属膜；以及蚀刻该第三金属膜、该介电膜、所述团块、氧化膜和该第一金属膜。
该第二金属膜可由Ru形成。
在形成该第二金属膜之后，该方法还可包括氧化该第二金属膜，且可在N2O或O2气体的气氛中在300℃至400℃下通过热处理来进行此类氧化。
该低熔点金属膜可由Zn或Sn形成。
通过原子层沉积等可形成该低熔点金属膜。
所述热处理可在惰性气体气氛中在等于或低于200℃的温度下进行。
同样，该惰性气体可包括选自Ar、He、Ne、Kr、Xe和Rn中的至少一种。
该介电膜可形成为约100的厚度。
附图说明
图1示出了根据实施例的半导体器件中电容器的剖视图；以及
图2至图4依次示出了根据实施例的半导体器件的制造工艺的剖视图。
具体实施方式
在附图中，将厚度放大以清楚地描述多个层和区域，其中附图中出现的相同部件由相同的附图标记表示。
图1示出了根据实施例的半导体器件中电容器的结构的剖视图。
如图1所示，电容器114包括：下部电极102、扩散阻挡层104、团块106、介电层108和上部电极110。
具体地，如图所示，下部电极102形成于衬底100上。
衬底包括半导体元件(未示出)和/或可电连接至所述半导体元件的金属导线等。下部电极102也可电连接至衬底上的所述半导体元件和/或金属元件。下部电极102可由包含W、Al或Ti的单层形成，或者由包含TiN或TaN的多层或子层形成。
扩散阻挡层104形成于下部电极102上方，多个团块106形成于扩散阻挡层104上方。
扩散阻挡层104用于阻止位于该扩散阻挡层104上方的金属原子扩散到下部膜中，或者用于阻止位于扩散阻挡层104下方的金属原子扩散到上部膜中。这种扩散阻挡层104由Ru或RuO2形成，厚度为10至1000。
团块106可形成为球形形状以增加团块106上方的膜的表面积。低熔点金属例如Zn或Ru聚集而形成团块106。此外，团块106可以均匀地或不均匀地分布于扩散阻挡层104上方。所有团块106的投影面积占扩散阻挡层104面积的40％至60％。
介电层108和上部电极110在团块106上成层。由于团块为球形，所以形成于团块表面上的介电层108的表面积增加。而且，介电层108由于团块106而具有不平坦的表面，且其平均厚度可为例如约100。
介电层108可由包含Si3N4、SiO2、Ta2O5、TiO2、PZT、PLZT和BaTiO3中至少一个的单层或双层形成。
与下部电极类似，上部电极110可由包含W、Al或Ti等的单层形成，或者由包含TiN或TaN等的多层或子层形成。
阻挡金属层(未示出)还可形成于上部电极110与介电层108之间，以便增加接触性能并防止上部电极110的金属原子的迁移。阻挡金属层可由包含Ti或TiN的一个或多个层形成。
在实施例中，使用团块易于增加介电层108的表面积。因此，可以容易地增加电容器的电容而无需改变半导体器件的设计或其层间结构。
例如TEOS(正硅酸四乙酯)的绝缘层形成于上部电极110上以覆盖电容器114。
以下参考附图描述半导体器件中的电容器的制造方法。
图2至图4依次示出了根据实施例的电容器的制造工艺的实例的剖视图。
如图2所示，通过溅射等在衬底100上形成第一金属膜和第二金属膜的层。第一金属膜102a可由W形成，第二金属膜104a可由Ru形成。
随后，可以在O2或N2O的等离子体气氛中在300℃至400℃下通过热处理来氧化第二金属膜104a，由此形成包括例如RuO2的氧化膜104b。
如图3所示，例如Sn的低熔点金属沉积于氧化膜104b上，由此形成低熔点金属膜。在本实例中，通过原子层沉积等形成200厚的Sn层。
随后，低熔点金属膜聚集以形成球形团块106。低熔点金属膜可以在惰性气体气氛中在等于或低于200℃的温度下通过热处理而聚集。膜聚集的原因在于降低薄膜的表面能。如果温度高于200℃，则薄膜并不聚集而是蒸发。
同样，所述惰性气体包括选自Ar、He、Ne、Kr、Ze和Rn中的至少一种气体。
另外，介电材料沉积于团块106上，由此形成介电膜108a。介电膜108a沿着团块106表面形成有约100的厚度。此外，由于并未均匀地形成的介电膜108a，所以就扩大了其表面积。
如图4所示，通过溅射等在介电膜10ga上沉积金属，由此形成第三金属膜110a。第三金属膜110a可包括W。
随后，如图1所示，通过选择性蚀刻工艺蚀刻第三导电膜110a、介电膜108a、团块106、氧化膜104b和第一导电膜102a，从而完成电容器的制造，其中该电容器包括上部电极110、介电层108、团块106、扩散阻挡层104和下部电极102。
根据电容器的设计情况，下部电极102可宽于上部电极110，或者其可以与上部电极110宽度相同。
随后，沉积氧化物材料等以覆盖电容器114，由此形成层间绝缘膜112。该层间绝缘膜可形成有例如5000至6000的厚度。而且，如果需要，还可以进行形成金属导线、金属线、金属连接与/或层间绝缘膜的工艺。
如前文所述，实施例涉及一种半导体器件中的电容器及其制造方法。根据实施例，形成球形团块以增加介电层的表面积，以使可容易地增加电容器的电容而无需改变半导体器件的设计或其结构，从而提供高质量的半导体器件。
对本领域的技术人员而言，显而易见的是，可以对所公开的实施例进行各种修改和变化。因此，这意味着，所公开的实施例旨在覆盖在所附权利要求书及其等同范围内的所有显而易见的修改和变化。
Claims (17)
1.一种电容器，包括：
衬底；
下部电极，其形成于所述衬底上方；
扩散阻挡层，其形成于所述下部电极上方；
多个团块，其形成于所述扩散阻挡层上方；
介电层，其覆盖着所述团块并因所述团块而具有不平坦的表面；以及
上部电极，其形成于所述介电层上方。
2.根据权利要求1所述的电容器，其中所述团块包括低熔点金属。
3.根据权利要求2所述的电容器，其中所述低熔点金属包括Sn或Zn中的至少一种。
4.根据权利要求1所述的电容器，其中所述介电层包括Si3N4、SiO2、Ta2O5、TiO2、PZT、PLZT和BaTiO3中的至少一种。
5.根据权利要求1所述的电容器，其中所述扩散阻挡层包括Ru。
6.根据权利要求1所述的电容器，其中所述团块呈球形形状。
7.根据权利要求1所述的电容器，其中所有所述团块的投影面积占所述扩散阻挡层面积的近似50％至60％。
8.根据权利要求1所述的电容器，其中所述扩散阻挡层包括RuO2。
9.一种半导体器件中的电容器的制造方法，包括：
在衬底上方形成第一金属膜；
在所述第一金属膜上方形成第二金属膜；
在所述第二金属膜上方形成低熔点金属膜；
热处理所述低熔点金属膜以形成球形团块；
在所述团块上方形成介电膜；
在所述介电膜上方形成第三金属膜；以及
蚀刻所述第三金属膜、所述介电膜、所述团块、所述第二金属膜和所述第一金属膜。
10.根据权利要求9所述的制造方法，其中所述第二金属膜处于氧化状态，且其中蚀刻所述第二金属膜的步骤包括蚀刻被氧化的金属层。
11.根据权利要求9所述的制造方法，其中所述第二金属膜由Ru形成。
12.根据权利要求11所述的制造方法，还包括在形成所述第二金属膜之后，氧化所述第二金属膜，其中在N2O或O2气体的气氛中在300℃至400℃下通过热处理所述第二金属膜来进行所述氧化。
13.根据权利要求9所述的制造方法，其中所述低熔点金属膜由Zn或Sn形成。
14.根据权利要求9所述的制造方法，其中通过原子层沉积形成所述低熔点金属膜。
15.根据权利要求9所述的制造方法，其中所述热处理在惰性气体气氛中在等于或低于200℃的温度下进行。
16.根据权利要求15所述的制造方法，其中所述惰性气体包括Ar、He、Ne、Kr、Xe和Rn中的至少一种。
17.根据权利要求9所述的制造方法，其中所述介电膜形成有近似为100的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134350 | 2005-12-29 | ||
| KR1020050134350A KR100823034B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 장치의 캐패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1992353A true CN1992353A (zh) | 2007-07-04 |
| CN100508217C CN100508217C (zh) | 2009-07-01 |
Family
ID=38214407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101724345A Expired - Fee Related CN100508217C (zh) | 2005-12-29 | 2006-12-27 | 半导体器件中的电容器及制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7364968B2 (zh) |
| KR (1) | KR100823034B1 (zh) |
| CN (1) | CN100508217C (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150249A (ja) * | 1997-11-16 | 1999-06-02 | Anelva Corp | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス |
| KR100255658B1 (ko) * | 1995-08-21 | 2000-05-01 | 윤종용 | Hsg 실리콘층을 갖는 스토리지 전극 제조방법 |
| JPH11233735A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
| US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
| KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
| US6773984B2 (en) * | 2002-08-29 | 2004-08-10 | Micron Technology, Inc. | Methods of depositing noble metals and methods of forming capacitor constructions |
| KR100524935B1 (ko) * | 2002-11-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
| TWI251706B (en) * | 2003-12-26 | 2006-03-21 | Display Optronics Corp M | Storage capacitor having light scattering function and manufacturing process of the same |
| US7303994B2 (en) * | 2004-06-14 | 2007-12-04 | International Business Machines Corporation | Process for interfacial adhesion in laminate structures through patterned roughing of a surface |
-
2005
- 2005-12-29 KR KR1020050134350A patent/KR100823034B1/ko not_active IP Right Cessation
-
2006
- 2006-12-15 US US11/611,679 patent/US7364968B2/en not_active Expired - Fee Related
- 2006-12-27 CN CNB2006101724345A patent/CN100508217C/zh not_active Expired - Fee Related
-
2008
- 2008-03-07 US US12/044,394 patent/US20080150079A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080150079A1 (en) | 2008-06-26 |
| KR100823034B1 (ko) | 2008-04-17 |
| CN100508217C (zh) | 2009-07-01 |
| US20070152296A1 (en) | 2007-07-05 |
| KR20070071150A (ko) | 2007-07-04 |
| US7364968B2 (en) | 2008-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1270352C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| CN1459809A (zh) | 一种金属－绝缘层－金属电容结构及其制作方法 | |
| CN1518758A (zh) | 富铑的氧隔绝层 | |
| KR100390952B1 (ko) | 커패시터 제조 방법 | |
| CN1130801A (zh) | 电容器制造方法 | |
| CN101030552A (zh) | 集成电路的制造方法、金属－绝缘层－金属电容形成方法 | |
| CN1136605C (zh) | 制造半导体器件的方法 | |
| US20030197215A1 (en) | A dual stacked metal-insulator-metal capacitor and method for making same | |
| GB2333894A (en) | Method of fabricating capacitors in semiconductor devices | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| CN1677621A (zh) | 金属－绝缘体－金属电容器之电极的制造方法 | |
| CN1992353A (zh) | 半导体器件中的电容器及制造方法 | |
| CN110970557A (zh) | 电容器件及其形成方法 | |
| CN1467823A (zh) | 半导体器件的电容器的制造方法 | |
| CN1917167A (zh) | 金属插塞与接触窗的制作方法 | |
| CN1248303C (zh) | 利用镶嵌制程形成金属电容器的方法及其产品 | |
| US20020146881A1 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| US7501291B2 (en) | Process for fabricating an integrated circuit including a capacitor with a copper electrode | |
| CN1992277A (zh) | 金属－绝缘体－金属电容结构及其制造方法 | |
| CN1699624A (zh) | 低温沉积金属的方法 | |
| CN1897267A (zh) | 半导体装置及其制造方法 | |
| CN1624831A (zh) | 金属－绝缘体－金属电容结构及其制法 | |
| US20230170149A1 (en) | Multilayer electronic component | |
| KR100268792B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090701 Termination date: 20131227 |