CN2751445Y - 存储单元 - Google Patents

存储单元 Download PDF

Info

Publication number
CN2751445Y
CN2751445Y CN200420118174.XU CN200420118174U CN2751445Y CN 2751445 Y CN2751445 Y CN 2751445Y CN 200420118174 U CN200420118174 U CN 200420118174U CN 2751445 Y CN2751445 Y CN 2751445Y
Authority
CN
China
Prior art keywords
memory cell
cell according
less
transistor
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200420118174.XU
Other languages
English (en)
Inventor
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2751445Y publication Critical patent/CN2751445Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Abstract

本实用新型提供一种用于CMOS的存储器结构，用以降低软错误(soft－errors)的发生。在此存储单元的布局中，晶体管的源极至漏极轴与存储单元的较短边平行，且此存储单元具有一较长边与一较短边，其中较长边较佳为较短边的2倍长，如此可利用较短的井路径来降低晶体管与井条状处间的电阻，且较短的井条状处可降低操作时的电压与减少软错误的发生。

Description

存储单元
技术领域
本实用新型有关于一种半导体组件，且特别有关于一种用于集成电路的存储单元布局。
背景技术
互补式金属氧化物半导体(complementary metal-oxide-semiconductor，简称CMOS)技术是今日主要用于制造超大型集成(ultra-large scaleintegrated，简称ULSI)电路的半导体技术，在过去数十年里，半导体结构尺寸的缩小大大地改善了半导体的速度、效能、电路密度与半导体芯片每单位功能的成本(cost per unit function of semiconductor chips)，然而，CMOS组件尺寸持续地缩小却将面临到重大挑战。
其中之一的挑战就是软错误(soft errors)，此软错误是由于过多的电荷载子而使电路在逻辑状态中所产生的错误，此过多的电荷载子是由α粒子和宇宙射线中子(cosmic ray neutrons)所产生的，当过多的电荷载子被引入电路中时，逻辑值(logic value)就会被改变，如电容或线路的逻辑值就会从0变成1，使晶体管栅极产生关闭或开启等情况。而软错误若发生在静态随机存取存储器(Static Random Access Memory，简称SRAM)或其它存储器组件时，将会使其所储存的数据出错。
以下为有许多用以限制集成电路中过多的电荷载子与软错误的方式：其一涉及增加错误校正回路(error-correcting circuitry，简称ECC)。另一涉及增加存储单元尺寸以增加电荷节点(nodes)的电容值，从而减少过多的电荷载子效应。又另一需要额外的电容，如金属-介电质-金属(MIM)结构、沟槽电容或堆栈的电容等结构以增加电荷节点。又另一涉及增加源极/漏极区间电荷节点的电容与栅极电荷节点。又另一涉及降低井电阻与/或增加井低电阻连接频率(well strapping frequency)。
但这些方式一般需要额外的电路、额外的制程、功率需求的增加与/或尺寸的增加，但却与集成电路中朝更小的尺寸与制造技术以及更有效率的功率使用的潮流背道而驰。
所以，业界亟需提出一种集成电路，以迅速排除软错误与过多的电荷载子。
发明内容
有鉴于此，藉由本实用新型实施例所提供用于集成电路的存储单元布局的结构与布局，以降低、解决或防止上述或其它问题，且达成技术上的优点。
本实用新型提供一种存储单元，包括：一p井区具有至少一NMOS晶体管形成于其中，且此NMOS晶体管具有一NMOS有源区；以及一n井区具有至少一PMOS晶体管形成于其中；以及其中该存储单元具有一长边与一短边，此长边至少为此短边的两倍长，且上述p井的纵轴与此短边平行。
在本实用新型一实施例中，提供一种具有单位存储单元的6T-SRAM，此单位存储单元具有一短边与一长边，此长边较佳为此短边的2倍长，且源极至漏极轴大体上与此单位存储单元的较短边平行。
在本实用新型另一实施例中，提供一种具有单位存储单元的8T-SRAM，此单位存储单元具有一短边与一长边，此长边较佳为此短边的2倍长，且源极至漏极轴大体上与此单位存储单元的较短边平行。
籍由本实用新型，不需要额外的电路、额外的制程、功率需求的增加与/或尺寸的增加，保证集成电路中更小的尺寸与制造技术以及更有效率的功率的使用，达到迅速排除软错误与过多的电荷载子的效果。
附图说明
图1为一传统的6T-SRAM示意图。
图2为一平面图，用以说明本实用新型一实施例的6T-SRAM的晶体管的形成与其第一金属层。
图3为一平面图，用以说明本实用新型第一实施例的第一金属层、第二金属层与第三金属层。
图4为一平面图，用以说明本实用新型第二实施例的第一金属层、第二金属层与第三金属层。
图5为一传统的双埠8T-SRAM示意图。
图6为一平面图，用以说明本实用新型一实施例的双埠8T-SRAM的晶体管的形成与其第一金属层。
图7为一剖面图，用以说明本实用新型一实施例的p井条状处向位。
符号说明：
210、212、228、229、230、232、234、236、238、314、324、325、324、344、354、414、424、434、435、610、612、630、633、636、638、640、642、644、646～接触线
214、216、221、222、223、225、226、227、231、233、235、237、239、312、316、322、326、327、332、333、342、346、352、356、362、364、412、416、422、426、432、433、436、437、442、452、453、462、614、616、621、622、623、624、626、627、628、629、631、632、634、635、637、639、641、643、645、647～介层插塞
220、224、620、625～内单元联机
260～单位单元
270、650～n井
310、410～第一Vss线路
320、440～位线
330、450～Vcc线路
340、460～互补式位线
350、420～第二Vss线路
360、430～字符线
660～存储单元
BL～位线
BLA～位线A
BLB～位线B
M1～第一金属层
M2～第二金属层
M3～第三金属层
PD-1～第一下拉晶体管
PD-2～第二下拉晶体管
PG-1～第一通栅晶体管
PG-2～第二通栅晶体管
PG-3～第三通栅晶体管
PG-4～第四通栅晶体管
PU-1～第一上拉晶体管
PU-2～第二上拉晶体管
WL～字符线
具体实施方式
本较佳实施例的制造与使用将于下作详细描述，且本实用新型所提供的许多内容可广泛地用于特地范围中，尤其是本实用新型所形成的6T(transistors，晶体管)-SRAM与8T-SRAM的方法。熟习此技艺的人士可藉由本实用新型的特征来形成其它型式的组件，如其它的SRAM结构与除SRAM外的存储器组件，故于此的特定实施例是用以说明本实用新型的制造与使用，并非用以限定本实用新型的范围。
首先请参阅图1，此示意图为6T-SRAM单元。一般而言，6T-SRAM单元包括第一通栅晶体管PG-1、第二通栅晶体管PG-2、第一上拉晶体管PU-1、第二上拉晶体管PU-2、第一下拉晶体管PD-1与第二下拉晶体管PD-2。
在操作时，存储单元会形成两个互补式节点(node)：节点1与节点2，由于节点1会连到第二上拉晶体管PU-2的栅极且节点2会连到第一上拉晶体管PU-1的栅极，所以储存在每个节点的值会保持彼此互补，如当节点1处于高电位(high)时，PMOS的第二上拉晶体管PU-2可防止电流由电流源Vcc流向节点2。在并联的情况下，当第二下拉晶体管PD-2的栅极被导通时，会使得节点2的电荷接地。此外，当节点2处于低电位(low)时，PMOS的第一上拉晶体管PU-1会使电流由Vcc流到节点1，且NMOS第一下拉晶体管PD-1的栅极会被截止，这可防止在节点1的电荷接地。而第一通栅晶体管PG-1与第二通栅晶体管PG-2的栅极与字符线(word line)电性耦合，以控制从存储单元中数据的读取与写入。而节点1与节点2的储存值分别在位线(bit line)与互补式位线读取，且位线与互补式位线与感应放大器(未显示)电性耦合。
图2～图4为本实用新型一实施例的6T-SRAM布局平面图。此图2为结合半导体组件(有源区与多晶硅)与第一金属层M1的布局平面图；图3为本实用新型第一实施例中的结合第一金属层M1、第二金属层M2与第三金属层M3的布局平面图；图4为本实用新型第二实施例中的结合第一金属层M1、第二金属层M2与第三金属层M3的布局平面图。
现在请参阅图2，此6T-SRAM单元包括形成于基底上的第一通栅晶体管PG-1、第二通栅晶体管PG-2、第一上拉晶体管PU-1、第二上拉晶体管PU-2、第一下拉晶体管PD-1与第二下拉晶体管PD-2。为方便说明起见，未填充的粗线矩形表示第一金属层M1的接触线。而上述的基底可为<110>块状(bulk)硅、<100>块状(bulk)硅、硅锗、应变硅(strained Si)、绝缘层上覆硅(SOI)或非块状硅(non-bulk Si)等材质。晶体管栅极的厚度较佳小于1000埃，且其可具有多种宽度，然而，第一与第二下拉晶体管的栅极宽度较佳小于40nm。晶体管的栅极介电层可为单层或多层，且其中至少一层较佳包括二氧化硅、氮化的氧化物、含氮氧化物、氮氧化硅、金属氧化物、高介电常数质或其组合，此外，此栅极氧化层的厚度较佳小于13埃。利用这些参数所制成的存储单元具有的较佳最大储存电容约小于0.5千万亿分之一法拉(femto-farad)。
较佳者，第一上拉晶体管PU-1与第二上拉晶体管PU-2为形成于n井270或深n井的PMOS晶体管，且其它晶体管则为NMOS晶体管。第一上拉晶体管PU-1与第二上拉晶体管PU-2的源极分别经由介层插塞214与216与第一金属层M1的电压源Vcc接触线210与212电性耦合。
第一上拉晶体管PU-1的漏极、第一下拉晶体管PD-1的漏极、第一通栅晶体管PG-1的漏极、第二上拉晶体管PU-2的栅极与第二下拉晶体管PD-2的栅极经由第一金属层M1的内单元联机220与插塞221、222与223电性耦合。且第二上拉晶体管PU-2的漏极、第二下拉晶体管PD-2的漏极、第二通栅晶体管PG-2的漏极、第一上拉晶体管PU-1的栅极与第一下拉晶体管PD-1的栅极经由第一金属层M1的内单元联机224与插塞225、226与227电性耦合
第一下拉晶体管PD-1的源极经由Vss接触线228与插塞229与接地电压Vss电性耦合；且第二下拉晶体管PD-2的源极经由Vss接触线230、插塞231与接地电压Vss电性耦合。
第一通栅晶体管PG-1的源极经由位线BL的接触线232、插塞233与位线BL电性耦合。第一通栅晶体管PG-1与位线BL电性耦合至第一上拉晶体管PU-1的漏极以及第一下拉晶体管PD-1的漏极。第一通栅晶体管PG-1的栅极经由在第一金属层M1上的字符线WL的接触线234、插塞235与字符线WL电性耦合。
第二通栅晶体管PG-2的源极经由互补式位线的接触线236、插塞237与互补式位线电性耦合。且第二通栅晶体管PG-2与位线BLB电性耦合至第二上拉晶体管PU-2的漏极以及第二下拉晶体管PD-2的漏极。第二通栅晶体管PG-2的栅极经由第一金属层M1上的字符线WL接触线238、插塞239与字符线WL电性耦合。熟悉此技艺之人士可知：上述结构系定义出一单元或存储单元260，如虚线所示。此存储单元260为存储单元的基本结构，且可藉由重复复制此基本结构而创造出更大的存储器。在此较佳实施例中，单位单元260较长边的长度约为单位单元260较短边的长度2倍或以上，此外，单位单元260较短边的长度较佳约为0.458μm或更短。在此较佳实施例中，晶体管与源极/漏极区的纵轴对齐，且此纵轴与单位单元260较短边平行。
一n井270或一深n井形成于单位单元260中，且其基底较佳为p型基底以提供大的p井，此p井大体上会包围n井270，且在此n井270上会形成NMOS组件。此n井270可藉由习知技艺中n型离子的布植而形成于基底中，以在其中形成PMOS组件，如第一上拉晶体管PU-1与第二上拉晶体管PU-2。
较佳者，NMOS有源区(如第一通栅晶体管PG-1、第一下拉晶体管PD-1、第二通栅晶体管PG-2与第二下拉晶体管PD-2的源极/漏极区)的面积小于单位单元260面积的25％，且p井的面积小于单位单元260面积的65％。NMOS有源区与n井270间较佳的距离约为5～70nm，且更佳约为15～70nm。
再者，在此较佳实施例中，任何存储单元的p井与p井带状接触窗的最大距离约小于7.2μm，如图7所示，而此图只为说明此实施例之用。其中的存储单元712形成于p型基底710上，且此存储单元712可为6T-SRAM或8T-SRAM存储单元。
P井存储条714形成于一层或多层金属层上，如第一金属层M1、第二金属层M2、第三金属层M3等，且可电性耦合，如与接地电压电性耦合。插塞716经由p井条与p型基底电性耦合。
如图7所示，p井与p井带状接触窗的最大距离较佳约小于7.2μm，此距离的最大电阻较佳小于约6000欧姆，更佳小于约4000欧姆。
图3为结合本实用新型实施例图2中的存储单元布局与第一金属层M1、第二金属层M2、第三金属层M3的平面图。为了更容易参阅，图中填有反斜线的结构表示为第三金属层M3、填有正斜线的结构表示为第二金属层M2、具有X的粗线方形表示为第三金属层M3与第二金属层M2间的介层插塞、具有X的细线方形表示为第二金属层M2与第一金属层M1间的介层插塞、空白的矩形为第一金属层M1的接触条或接触线。然而此技艺人士也可使用上述以外的布局。
第三金属层M3包括第一Vss线路310、位线320、Vcc线路330、互补式位线340与第二Vss线路350。在此实施例中，位于第三金属层M3之线路的纵轴较佳与单位单元260的较短边平行。对第一Vss线路310而言，介层插塞312与第三金属层M3上的第一Vss线路310电性耦合至第二金属层M2上的接触线314，且此第二金属层M2经由介层插塞316电性耦合至第一金属层M1上的接触线228，此第一金属层M1上的接触线228与第一下拉晶体管PD-1的源极电性耦合，如上述的图1所示。
对位线320而言，介层插塞322与第三金属层M3上的位线320电性耦合至第二金属层M2上的接触线324，且此第二金属层M2经由介层插塞326与第一金属层M1上的接触线232电性耦合，此第一金属层M1上的接触线232电性耦合至第一通栅晶体管PG-1的源极，如上述的图2所示。
对Vcc线路330而言，介层插塞332与第三金属层M3上的Vcc线路330电性耦合至第二金属层M2上的接触线324，此第二金属层M2经由介层插塞326与第一金属层M1上的接触线210电性耦合，且第一金属层M1上的接触线210电性耦合至第一上拉晶体管PU-1的源极，如上述的图2所示。此外，介层插塞333与第三金属层M3上的Vcc线路330电性耦合至第二金属层M2上的的接触线325，此第二金属层M2经由介层插塞327与与第一金属层M1上的接触线212电性耦合，且此第一金属层M1上的接触线212电性耦合至第二上拉晶体管PU-2的源极，如上述的图2所示。
对互补式位线340而言，介层插塞342与第三金属层M3上的互补式位线340电性耦合至第二金属层M2上的接触线344，且此第二金属层M2经由介层插塞346与第一金属层M1上的接触线236电性耦合，且第一金属层M1上的接触线236电性耦合至第二通栅晶体管PG-2的源极，如上述的图2所示。
对第二Vss线路350而言，介层插塞352与第三金属层M3上的第二Vss线路350电性耦合至第二金属层M2上的接触线354，此第二金属层M2经由介层插塞356与第一金属层M1上的接触线230电性耦合，且第一金属层M1上的接触线230电性耦合至第二下拉晶体管PD-2的源极，如上述的图2所示。
位于第二金属层M2的字符线360的纵轴较佳与单位单元260的较长边平行。介层插塞362与字符线360电性耦合至第一金属层M1上的接触线234，且此第一金属层M1电性耦合至第一通栅晶体管PG-1的栅极，如上述的图2所示。第二介层插塞364与字符线360电性耦合至第一金属层M1上的接触线238，且此第一金属层M1电性耦合至第二通栅晶体管PG-2的栅极，如上述的图2所示。
其中第一金属层M1上的内单元线220与224并无与由第二金属层M2或第三金属层M3上的任何构件或结构连接，如上所述，内单元线220与224是作为与许多半导体构件电性耦合处。
图4为结合本实用新型第二实施例图2中的存储单元布局与第一金属层M1、第二金属层M2、第三金属层M3的平面图。为了更容易参阅，图中填有反斜线的结构表示为第三金属层M3、填有正斜线的结构表示为第二金属层M2、具有X的粗线方形表示为第三金属层M3与第二金属层M2间的介层插塞、具有X的细线方形表示为第二金属层M2与第一金属层M1间的介层插塞、空白的矩形为第一金属层M1的接触条或接触线。然而其它结构也可使用此布局。
第三金属层M3包括第一Vss线路410、第二Vss线路420与字符线430。在此实施例中，第三金属层M3上的线路的纵轴较佳与单位单元260的较长边平行。对第一Vss线路410而言，介层插塞412与第三金属层M3上的Vss线路410电性耦合至第二金属层上的接触线414，此第二金属M2经由介电插塞416电性耦合至第一金属层M1上的接触线230。此第一金属层M1上的接触线230电性耦合至第二下拉晶体管PD-2的源极，如上述的图2所示。其中介层插塞412与介层插塞416在此平面图上大体上重迭，且以单一介层插塞的形式出现。
对第二Vss线路420而言，介层插塞422与第三金属层M3上的Vss线路420电性耦合至第二金属层上的接触线424，且此第二金属M2经由介电插塞426电性耦合至第一金属层M1上的接触线228，且此第一金属层M1上的接触线228电性耦合至第一下拉晶体管PD-1的源极，如上述的图2所示。其中介层插塞422与介层插塞426在此平面图上大体上重迭，且以单一介层插塞的形式出现。
对位线430而言，介层插塞432与位线430电性耦合至第二金属层M2上的接触线434，此第二金属层M2经由介层插塞436电性耦合至第一金属层M1上的接触线234，且此接触线234电性耦合至第一通栅晶体管PG-1的栅极，如上述的图2所示。第二介层插塞433与字符线430电性耦合至第二金属层M2上的接触线435上，且此第二金属层M2经由介层插塞437电性耦合至第一金属层M1上的接触线238上，此接触线238电性耦合至第二通栅晶体管PG-2的栅极，如上述的图2所示。
第二金属层M2包括位线440、Vcc线路450与互补式位线460。在此实施例中，第二金属层M2上的线路的纵轴较佳与单位单元260的较短边平行。
对位线440而言，介层插塞442与第二金属层M2上的位线440电性耦合至第一金属层M1上的接触线232，此第一金属层M1电性耦合至第一通栅晶体管PG-1的源极，如上述的图2所示。
对位线450而言，介层插塞452与第二金属层M2上的位线450电性耦合至第一金属层M1上的接触线210，此第一金属层M1电性耦合至第一上拉晶体管PU-1的源极，如上述的图2所示。此外，介层插塞453与Vcc线路450电性耦合至第一金属层M1上的接触线212，此第一金属层M1电性耦合至第二上拉晶体管PU-2的源极，如上述的图2所示。
对互补式位线460而言，介层插塞462与第二金属层M2上的互补式位线460电性耦合至第一金属层M1上的接触线236，此第一金属层M1上的接触线236电性耦合至第二通栅晶体管PG-2的源极，如上述的图2所示。
其中第一金属层M1上的内单元线220与224并无与由第二金属层M2或第三金属层M3上的任何构件或结构连接，如上所述，内单元线220与224是作为与许多半导体构件电性耦合处。
图5为双埠(dual-port)8T-SRAM图式，在操作时，除8T-SRAM包括两条位线、两条互补式位线与两条字符线外，8T-SRAM与上述的6T-SRAM的操作方式大体相同。两条位线如BLA与BLB与两条互补式位线如C-BLA与C-BLB可由8T-SRAM中读出数据或将数据写入8T-SRAM中；而两条字符线如WLA与WLB可控制通栅晶体管以数据的读取或写入。
图6为本实用新型一实施例图5的8T-SRAM的单元布局，此8T-SRAM单元包括在基底上的第一通栅晶体管PG-1、第二通栅晶体管PG-2、第三通栅晶体管PG-3、第四通栅晶体管PG-4、第一上拉晶体管PU-1、第二上拉晶体管PU-2、第一下拉晶体管PD-1与第二下拉晶体管PD-2。为方便说明起见，未填充的矩形表示第一金属层M1的接触线。而上述的基底可为块状(bulk)硅、硅锗、应变硅、绝缘层上覆硅(SOI)或非块状硅等材质。晶体管栅极的厚度较佳小于1000埃，且其可具有多种宽度，然而，第一与第二下拉晶体管的栅极宽度较佳小于40nm。晶体管的栅极介电层可为单层或多层，且其中至少一层较佳包括二氧化硅、氮化的氧化物、含氮氧化物、氮氧化硅、金属氧化物、高介电常数质或其组合，此外，此栅极氧化层的厚度较佳小于13埃。利用这些参数所制程的存储单元具有的较佳最大储存电容约小于1千万亿分之一法拉(femto-farad)。
较佳者，第一上拉晶体管PU-1与第二上拉晶体管PU-2为形成于n井650或深n井的PMOS晶体管，且其它晶体管为NMOS晶体管。第一上拉晶体管PU-1与第二上拉晶体管PU-2的源极分别经由介层插塞插塞614与616与第一金属层M1的电压源Vcc接触线610与612电性耦合。
第一上拉晶体管PU-1的漏极、第一下拉晶体管PD-1的漏极、第一通栅晶体管PG-1的漏极、第三通栅晶体管PG-3的漏极、第二上拉晶体管PU-2的栅极与第二下拉晶体管PD-2的栅极经由第一金属层M1的内单元联机620也称作节点1与插塞621、622、623与624电性耦合。且第二上拉晶体管PU-2的漏极、第二下拉晶体管PD-2的漏极、第二通栅晶体管PG-2的漏极、第四通栅晶体管PG-4的漏极、第一上拉晶体管PU-1的栅极与第一下拉晶体管PD-1的栅极经由第一金属层M1的内单元联机625与插塞626、627、628与629电性耦合。
第一下拉晶体管PD-1的源极经由Vss接触线630与插塞631与632与接地电压Vss电性耦合；且第二下拉晶体管PD-2的源极经由Vss接触线633、插塞634与635与接地电压Vss电性耦合。
第一通栅晶体管PG-1的源极经由位线BLA的接触线636、插塞637与位线BLA电性耦合。第一通栅晶体管PG-1与位线BLA电性耦合至第一上拉晶体管PU-1的漏极以及第一下拉晶体管PD-1的漏极。第一通栅晶体管PG-1的栅极与第二通栅晶体管PG-2的栅极经由在第一金属层M1上的字符线WL的接触线638、插塞639与字符线WL电性耦合。
第二通栅晶体管PG-2的源极经由互补式位线BLA接触线640、插塞641与互补式位线BLA电性耦合。
与上述类似情形，第四通栅晶体管PG-4的源极经由互补式位线C-BLB的接触线642电性耦合至插塞643与互补式位线C-BLB。第四通栅晶体管PG-4与互补式位线C-BLB电性耦合至第二上拉晶体管PU-2的漏极与第二下拉晶体管PD-2的漏极。第三通栅晶体管PG-3的栅极与第四通栅晶体管PG-4的栅极经由第一金属层上的字符线WL的接触线644与插塞645电性耦合至字符线WL。第三通栅晶体管PG-3的源极经由位线BLB的接触线646与插塞647与位线BLB电性耦合。如上所述，第三通栅晶体管PG-3的漏极电性耦合至第二上拉晶体管PU-2的栅极、第二下拉晶体管PD-2的栅极、第一上拉晶体管PU-1的漏极、第一下拉晶体管PD-1的漏极与第一通栅晶体管PG-1的漏极。
熟悉此技艺之人士可藉由上述结构定义出单元或存储单元660，如虚线所示。此存储单元660定义为存储单元的基本单元，且可藉由重复复制此基本单元而创造出更大的存储器。在此较佳实施例中，单位单元660较长边的长度约为单位单元660较短边的长度2倍或以上，此外，单位单元660较短边的长度较佳约为0.745μm或更短。在此较佳实施例中，且此单位单元660区域较佳小于1.2μm2。晶体管与源极/漏极区的纵轴对齐，且此纵轴与单位单元660较短边平行。
一n井650或一深n井形成于单位单元660中，且其基底较佳为p型基底以提供大的p井，此p井大体上会包围n井650，且在此n井650上会形成NMOS组件。此n井650可藉由习知技艺中n型离子的布植而形成于基底中，以在其中形成PMOS组件，如第一上拉晶体管PU-1与第二上拉晶体管PU-2。
较佳者，NMOS有源区(如第一通栅晶体管PG-1、第一下拉晶体管PD-1、第二通栅晶体管PG-2与第二下拉晶体管PD-2的源极/漏极区)的面积为小于单位单元660面积的33％，且p井的面积小于单位单元260面积的75％。NMOS有源区与n井650间较佳的距离约为5～100nm，且更佳约为15～100nm。p井与p井带状接触窗的最大距离较佳约小于7.2μm，且其电阻为6000欧姆，更佳为4000欧姆，此如图7所示，p井带状处如图7所示。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利要求范围所界定者为准。

Claims (23)

1.一种存储单元，其特征在于，包括：
一p井区具有至少一NMOS晶体管形成于其中，且此NMOS晶体管具有一NMOS有源区；以及
一n井区具有至少一PMOS晶体管形成于其中；以及
其中该存储单元具有一长边与一短边，此长边至少为此短边的两倍长，且上述p井的纵轴与此短边平行。
2.根据权利要求1所述的存储单元，其特征在于，该存储单元为一6T-SRAM单元。
3.根据权利要求2所述的存储单元，其特征在于，一单元p井至一p井条状接触线的最大电阻值小于4000欧姆。
4.根据权利要求2所述的存储单元，其特征在于，一单元p井至一p井低电阻条的最大距离小于7.2μm。
5.根据权利要求2所述的存储单元，其特征在于，该p井区的面积小于该存储单元面积的65％。
6.根据权利要求2所述的存储单元，其特征在于，从该n井区至该NMOS有源区的距离小于75nm。
7.根据权利要求2所述的存储单元，其特征在于，该NMOS有源区的面积小于该存储单元面积的25％。
8.根据权利要求2所述的存储单元，其特征在于，该短边小于0.485μm。
9.根据权利要求1所述的存储单元，其特征在于，该存储单元为一8T-SRAM单元。
10.根据权利要求9所述的存储单元，其特征在于，一单元p井至一p井条状接触线的最大电阻值小于4000欧姆。
11.根据权利要求9所述的存储单元，其特征在于，一单元p井至一p井低电阻条的最大距离小于7.2μm。
12.根据权利要求9所述的存储单元，其特征在于，该p井区的面积小于该存储单元面积的75％。
13.根据权利要求9所述的存储单元，其特征在于，从该n井区至该NMOS有源区的距离小于100nm。
14.根据权利要求9所述的存储单元，其特征在于，该NMOS有源区的面积小于该存储单元面积的33％。
15.根据权利要求9所述的存储单元，其特征在于，该短边小于0.745μm。
16.根据权利要求1所述的存储单元，其特征在于，该p井大体上包围该n井。
17.根据权利要求1所述的存储单元，其特征在于，该存储单元包括多条Vss线路，此Vss线路位于一层或多层金属层上。
18.根据权利要求1所述的存储单元，其特征在于，该存储单元具有一小于0.4μm2的区域，至少一个该PMOS晶体管或该NMOS晶体管具有一小于1000埃的栅极厚度。
19.根据权利要求1所述的存储单元，其特征在于，该存储单元包括至少一下拉晶体管，此下拉晶体管具有一小于40nm的栅极宽度与一小于13埃的栅极介电层厚度。
20.根据权利要求1所述的存储单元，其特征在于，该存储单元具有一小于0.5千万亿分之一法拉的最大储存电容。
21.根据权利要求1所述的存储单元，其特征在于，该存储单元具有至少一条位线，且此每条位线与该p井的纵轴平行。
22.根据权利要求1所述的存储单元，其特征在于，该存储单元具有至少一条位线，且此每条位线具有至少一条Vcc线路或一条Vss线路邻接于该位线。
23.根据权利要求1所述的存储单元，其特征在于，该存储单元包括复数层金属层，且该存储单元包括一位线与一互补式位线，此位线与此互补式位线位于不同金属层上。
CN200420118174.XU 2003-11-26 2004-11-24 存储单元 Expired - Lifetime CN2751445Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/723,331 2003-11-26
US10/723,331 US7023056B2 (en) 2003-11-26 2003-11-26 Memory cell structure

Publications (1)

Publication Number Publication Date
CN2751445Y true CN2751445Y (zh) 2006-01-11

Family

ID=34592238

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200420118174.XU Expired - Lifetime CN2751445Y (zh) 2003-11-26 2004-11-24 存储单元
CNB2004100916635A Active CN1319174C (zh) 2003-11-26 2004-11-24 存储单元与其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100916635A Active CN1319174C (zh) 2003-11-26 2004-11-24 存储单元与其形成方法

Country Status (4)

Country Link
US (2) US7023056B2 (zh)
CN (2) CN2751445Y (zh)
SG (1) SG121879A1 (zh)
TW (1) TWI242284B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319174C (zh) * 2003-11-26 2007-05-30 台湾积体电路制造股份有限公司 存储单元与其形成方法
CN101859773A (zh) * 2009-04-02 2010-10-13 台湾积体电路制造股份有限公司 提升存储器元件辐射加固程度的电路与方法
CN103151071A (zh) * 2011-12-06 2013-06-12 台湾积体电路制造股份有限公司 用于finfet单元的方法和装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1730777B1 (en) * 2004-04-01 2007-09-19 Soisic Improved layout of a sram memory cell
US7372720B1 (en) * 2005-02-16 2008-05-13 Altera Corporation Methods and apparatus for decreasing soft errors and cell leakage in integrated circuit structures
JP2009505171A (ja) * 2005-06-27 2009-02-05 イコア コーポレイション ステートフルなトランザクション指向のシステムを指定する方法、及び半導体デバイスの構造的に構成可能なイン・メモリ処理へ柔軟にマッピングする装置
CN1893084A (zh) * 2005-07-07 2007-01-10 松下电器产业株式会社 半导体装置
US7405994B2 (en) * 2005-07-29 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dual port cell structure
US7547947B2 (en) * 2005-11-15 2009-06-16 International Business Machines Corporation SRAM cell
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
US7477541B2 (en) * 2006-02-14 2009-01-13 International Business Machines Corporation Memory elements and methods of using the same
US7269056B1 (en) * 2006-04-27 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid design for split-word line style memory cell
JP4949734B2 (ja) * 2006-05-17 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びその設計方法
US7359272B2 (en) * 2006-08-18 2008-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for an SRAM with reduced power consumption
US7869262B2 (en) * 2007-01-29 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with an asymmetric layout structure
US7671422B2 (en) * 2007-05-04 2010-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pseudo 6T SRAM cell
US7851267B2 (en) * 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
US7957178B2 (en) * 2008-01-04 2011-06-07 Texas Instruments Incorporated Storage cell having buffer circuit for driving the bitline
KR100971552B1 (ko) * 2008-07-17 2010-07-21 삼성전자주식회사 플래시 메모리 장치 및 그 동작 방법
US8004042B2 (en) * 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
US8441829B2 (en) 2009-06-12 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stable SRAM cell
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
KR101914798B1 (ko) * 2010-07-20 2018-11-02 유니버시티 오브 버지니아 페이턴트 파운데이션 메모리 셀
KR20120101911A (ko) * 2011-03-07 2012-09-17 삼성전자주식회사 에스램 셀
US8816403B2 (en) * 2011-09-21 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient semiconductor device cell layout utilizing underlying local connective features
US8717798B2 (en) * 2011-09-23 2014-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout for semiconductor memories
US8406028B1 (en) 2011-10-31 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Word line layout for semiconductor memory
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8625334B2 (en) 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US9041117B2 (en) * 2012-07-31 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell connection structure
US9165642B2 (en) * 2013-01-22 2015-10-20 Stmicroelectronics International N.V. Low voltage dual supply memory cell with two word lines and activation circuitry
US9400711B2 (en) 2014-04-14 2016-07-26 Freescale Semiconductor, Inc. Content addressable memory with error detection
US9646973B2 (en) * 2015-03-27 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM cell structure with vertical devices
US10411019B2 (en) 2015-10-20 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell word line structure with reduced RC effects
US10134737B2 (en) * 2015-12-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with reduced-resistance interconnect
US10290640B1 (en) * 2017-10-22 2019-05-14 United Microelectronics Corp. Static random access memory cell and static memory circuit
CN109904159A (zh) * 2017-12-08 2019-06-18 联华电子股份有限公司 半导体元件
CN110310689A (zh) * 2018-03-20 2019-10-08 中芯国际集成电路制造(上海)有限公司 双端口静态随机存取存储器单元及包括其的电子设备
US11404423B2 (en) * 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US11488967B2 (en) * 2021-03-25 2022-11-01 Globalfoundries U.S. Inc. Eight-transistor static random access memory cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
JPS61127159A (ja) * 1984-11-26 1986-06-14 Nippon Texas Instr Kk スタテイツク形記憶素子
JPH01152662A (ja) * 1987-12-09 1989-06-15 Fujitsu Ltd 半導体記憶装置
US6445049B1 (en) * 1997-06-30 2002-09-03 Artisan Components, Inc. Cell based array comprising logic, transfer and drive cells
JP4357101B2 (ja) * 2000-08-23 2009-11-04 株式会社ルネサステクノロジ 半導体記憶装置
TW522546B (en) 2000-12-06 2003-03-01 Mitsubishi Electric Corp Semiconductor memory
KR100390905B1 (ko) * 2001-05-10 2003-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 센스앰프 레이아웃 구조
US6624526B2 (en) * 2001-06-01 2003-09-23 International Business Machines Corporation Compact SRAM cell incorporating refractory metal-silicon-nitrogen resistive elements and method for fabricating
JP2003218238A (ja) * 2001-11-14 2003-07-31 Mitsubishi Electric Corp 半導体記憶装置
JP2004022809A (ja) * 2002-06-17 2004-01-22 Renesas Technology Corp 半導体記憶装置
US6828689B2 (en) * 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
JP2004079897A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp スタティック型半導体記憶装置
US6649456B1 (en) * 2002-10-16 2003-11-18 Taiwan Semiconductor Manufacturing Company SRAM cell design for soft error rate immunity
US6924560B2 (en) * 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
US7023056B2 (en) * 2003-11-26 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
US7002258B2 (en) * 2003-12-03 2006-02-21 Arm Physical Ip, Inc. Dual port memory core cell architecture with matched bit line capacitances

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319174C (zh) * 2003-11-26 2007-05-30 台湾积体电路制造股份有限公司 存储单元与其形成方法
CN101859773A (zh) * 2009-04-02 2010-10-13 台湾积体电路制造股份有限公司 提升存储器元件辐射加固程度的电路与方法
CN101859773B (zh) * 2009-04-02 2013-07-17 台湾积体电路制造股份有限公司 提升存储器元件辐射加固程度的电路与方法
CN103151071A (zh) * 2011-12-06 2013-06-12 台湾积体电路制造股份有限公司 用于finfet单元的方法和装置
CN103151071B (zh) * 2011-12-06 2016-01-27 台湾积体电路制造股份有限公司 用于finfet单元的方法和装置

Also Published As

Publication number Publication date
US20050111251A1 (en) 2005-05-26
TWI242284B (en) 2005-10-21
CN1622333A (zh) 2005-06-01
US20060131614A1 (en) 2006-06-22
TW200518317A (en) 2005-06-01
US7271451B2 (en) 2007-09-18
US7023056B2 (en) 2006-04-04
CN1319174C (zh) 2007-05-30
SG121879A1 (en) 2006-05-26

Similar Documents

Publication Publication Date Title
CN2751445Y (zh) 存储单元
CN102034825B (zh) 嵌入式静态随机存取存储器芯片
US7723806B2 (en) Memory cells and semiconductor memory device using the same
KR101461799B1 (ko) Sram 회로 및 sram 셀을 동작하는 방법
US9373386B2 (en) Dual-port SRAM systems
US20080042218A1 (en) Semiconductor memory device
US7719879B2 (en) Semiconductor integrated circuit
CN1210806C (zh) 半导体存储器
US20080179682A1 (en) Circuit layout for different performance and method
US20130141963A1 (en) Methods and Apparatus for FinFET SRAM Cells
US20050265070A1 (en) SRAM cell for soft-error rate reduction and cell stability improvement
CN1284244C (zh) 静态型半导体存储器
CN101064188A (zh) 半导体架构及静态随机存取存储器存储单元
CN1753102A (zh) 静态随机存取记忆体的记忆胞的结构
CN1159765C (zh) 半导体存储器件及其制造方法
CN1722441A (zh) 存储器电路,动态及静态随机存取存储器电路模块
US11640962B2 (en) Semiconductor structure
US11024632B2 (en) Semiconductor structure for SRAM cell
US20230363133A1 (en) Memory Device and Method for Forming Thereof
US6507511B1 (en) Secure and dense SRAM cells in EDRAM technology
US20080026524A1 (en) Semiconductor device having a well structure for improving soft error rate immunity and latch-up immunity and a method of making such a device
US10727237B2 (en) Semiconductor structure
US7372720B1 (en) Methods and apparatus for decreasing soft errors and cell leakage in integrated circuit structures
US9871047B1 (en) Memory structure and a method for forming the same
KR20060052581A (ko) 반도체 장치

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20141124

Granted publication date: 20060111