CN87107950A - 盒式存储磁带机和数据处理设备 - Google Patents

Abstract

一盒式存储磁带机包括一机盒，而当该盒式存储磁带机被装入一包括一微处理器的数据处理部件内时，装入该机盒内的印刷电路板被连接到该数据处理部件中。在该印刷电路板上装有一与该数据处理部件协同工作的存储器，并且该存储器的存储区被分成若干存储单元组。被装在该印刷电路板上的多存储器控制器包括若干寄存器代表由所述微处理器给定的转换存储单元组条件的数据被装入在这些寄存器中。

Description

本发明涉及一种盒式存储磁带机。更准确地说，本发明涉及一种可附装到一数据处理部件（例如通过连接到一标准电视接收机而使用的家用视频游戏机）上、并可从该数据处理部件上卸下的盒式存储磁带机，而该盒式存储磁带机在使用时是装入该数据处理部件中的。

我们把由本发明申请人所制造并销售的、被称为“家庭计算机”（商标）或“宁坦多（Nintendo）娱乐系统”（商标）的视频游戏机和被称为“MSX”（商标）的个人计算机作为例子来对该数据处理部件（在该部件中是靠一电视接收机来显示图象的）进行说明。这些数据处理部件都是通过装入一个已被预先写入有游戏程序软件、教育软件等的外部盒式存储磁带机而正常操作的。该盒式存储磁带机中容有用于存储程序数据和（用于显示的）字符数据的只读存储器（ROM）。

关于如上所述的盒式存储磁带机，最近，有时其内装有拥有更大容量（例如/兆比特或4兆比特）的存储器。在使用这样一种大容量存储器的情况下，由于数据处理部件中可由中央处理器存取的地址空间是有限的，所以必须使用所谓“转换存储单元组”的方法。

按照惯例，从第4，432，067号美国专利已经得知一种攷虑到被连接到数据处理机的各地址线的数目，也就是，地址空间保持在某一预定数的情况下来扩充存储器的容量的方法。该专利公开了一种包含地址译码器、锁存器电路、附加的存储器芯片以及用于选择存储器芯片的信号线的盒式存储磁带机。

在第4，432，067号美国专利中，其地址译码器在某一地址数据变成指明该存储器芯片必须转换的专用地址时检测出一种定时信号，然后就由其锁存器电路和信号线转换该存储器芯片。这就意味着该存储器芯片的转换是由某一专用硬件电路和仅仅被预接好的存储器芯片插座所控制的。因此就不可能转换任意内存大小的存储单元组。此外，由于只能实行固定不变地由所述硬件电路所确定的转换，所以在设计游戏机等类设备的程序中就有许多限制。

因此，本发明的主要目的是提供一种允许转换任意内存大小的存储单元组的盒式存储磁带机。

本发明的另一个目的是要提供一种能由数据处理器的某一程序来转换各存储单元组的盒式存储磁带机，因而可提高其程序设计的灵活性。

本发明还有一个目的是要提供一种能够增加作为一个外部存储器容量的盒式存储磁带机。

简言之，按照本发明的盒式存储磁带机可从包括一微处理器的数据处理部件上插、卸、并在使用时被装入该数据处理部件中;它包括：一块一经装入就连接到数据处理部件的印刷电路板，一个被装在该印刷电路板上的、而且其存储区被分成许多存储单元组的存储器以及被装在该印刷电路板上、并接收从所述微处理器给定的代表转换存储单元组的各条件的数据、并给出某一用于对该存储器规定某一存储单元组的地址的存储器控制装置;该存储器控制装置包括：接收来自所述微处理器的所述数据的许多寄存器以及用于根据所述许多寄存器的数据而产生所述地址的地址发生装置。

当该盒式存储磁带机被装入该数据处理部件时，该印刷电路就被连接到该数据处理部件，于是包括盒式存储磁带机和该数据处理部件的系统便允许操作了。代表各转换存储单元组各条件的数据是从被包括在数据处理部件中的微处理器给出到该盒式存储磁带机的。根据这数据，存储器控制装置就向该存储器给出某一对应于所要选定的存储单元组的地址。因此，该存储器的被选定的存储单元组就被直接根据该数据处理部件的微处理器存取。

按照本发明，其存储器控制装置根据来自数据处理机的微处理器的数据给出为存储器存储单元组的转换所用的地址，因而通过变更来自微处理器的数据就可有选择地使任一存储单元组能操作。因此，通过使微处理器正确地变更它的维护该程序步进程的数据，结果可使存储器的存储单元组能够按照程序而执行转换。为此，按照本发明的盒式存储磁带机，与只由硬件电路来进行转换存储单元组的传统的盒式存储磁带机相比，能够突出地改进设计或使用程序的灵活性。

本发明的这些目的和其它目的、特性、信号方式以及优点将可结合附图，从下列的本发明各实施例的详细说明中了解清楚。

图1是表示根据本发明的一个实施例的部件分解透视图。

图2是表示图1的实施例所适用的数据处理部件的例子的框图。

图3是表示图1实施例的部件配置的框图。

图4是多存储器控制器（MMC）的平面图。

图5是图4所示的MMC的框图。

图6是按照图5所示的MMC框图的电路图。

图7A和7B是表示中央处理器（CPU）的地址空间的图解。

图8是表示外围处理设备（PPU）的地址空间的图解。

图9是表示一视频随机存储器（V-RAM）存储映象的图解。

关于图1，这一实施例的盒式存储磁带机包括一个由上壳体12a和下壳体12b组成的机盒12。机盒12被做成近于矩形，在其一侧形成一突出部分12c。由该突出部件12c形成一开口12d，并由各侧壁封闭机盒12的各侧。

在机盒12中容有一印刷电路板14和一电源16。使对应于上述机盒12的突出部分12c处的印刷电路板14形成一突出部分14a。该印刷电路板14的突出部分14a露出在机盒12的整个开口12d中。而且，在该突出部分14a上形成有构成接到下文所描述的游戏机主部件30的印刷板插头座32（图2）以便沿该突出部分14a一侧的伸展方向而分布的各导电图案或连接裸极18a至18n的连接装置。

在印刷电路板14的各主要表面之一上装有一诸如ROM或EEPROM的非易失性半导体存储器构成的程序存储器20。该程序存储器20拥有一例如4兆比特的存储区，其中事先存储有用于执行被包括在游戏机主部件30中的CPU34的预定操作所需的程序数据。在该印刷电路板14上还装有一由同样的非易失性半导体存储器组成的字符存储器22。字符存储器22拥有一个（例如）4兆比特的存储区，其中预先存储有与游戏机等的字符显示有关的数据（字符数据）。在印刷电路板14上还装有一扩展存储器24，并且扩展存储器24能在程序存储器20的容量不足等场合下使用，它是由一具有容量例如为64千比特的RAM组成的。

在印刷电路板14上装有一构成此实施例的各种特点之一的多存储器控制器（Multi-memory    Controller）MMC26。MMC26接收来自游戏机主部件30的CPU34和PPU42的数据，MMC26是用来转换程序存储器20和/或字符存储器22的各存储单元组的。

前述被装在机盒12中的电源16用作上述扩展存储器24的备份电源。对于这样一种电源16，可以使用例如象锂电池组或碱电池组等的原电池组、象镍镉电池组或象双电层电容器那样的静电电容型的可充电的蓄电池。

此外，上述字符存储器22、而且扩展存储器24也可用RAM组成，并且如果这样的话，就必须配备备份电源、（扩展存储器24也一样）。

同时，本发明可应用于一种其中为使装置薄而紧凑，将印刷电路板和机盒合一的盒式存储磁带机，即一种卡片状的，例如所谓集成电路卡片存储器。

作为能使用本实施例的盒式磁带机的数据处理部件的一个例子的游戏机主部件30被构成如图2中所示。主部件30的印刷电路板的插头座32中插入有盒式磁带机10的各裸极18a-18n，从而将二者互相以电气连接构成一个系统。

该游戏机主部件30包括用于游戏的例如由宁坦多（Nin-tendo）生产的集成电路“2A03”的8-比特微处理器（CPU）34，和被通过I/O接口38而连接到CPU34的游戏控制器40a和40b。

此外，在主部件30中装有工作RAM（W-RAM）36、图象处理部件PPU42、视频RAM（V-RAM）44以及射频（RF）调制器46。关于PPU42，例如使用由宁坦多生产的集成电路“2C02”，而PPU42在CPU34的控制下读出字符存储器22和V-RAM44中的数据，并将该数据转换成视频信号，以便送到RF调制器46。该RF调制器对已知视频信号进行调制而输出一种例如用于如图象显示装置的电视接收机的NISC标准的电视信号。

关于图3，它详细描述了如图1所示的盒式存储磁带机10的部件配置，它是被装入如图2所示的印刷板插头座32中的。如上所述盒式存储磁带机10连接到插头座32，通过它接收来自游戏机主部件30的CPU34和PPU42的各种数据和信号。

程序存储器20接收来自CPU34（图2）的程序地址AO-A13，并通过印刷板插头座32接收8-比特的数据。将来自CPU34的程序地址A14随同程序地址A13一起送到MMC26。从另一方面，字符存储器22接收来自PPU42的AO-A11的字符地址，而将字符地址A12随同字符地址A10和A11一起送到MMC26。于是8-比特数据从PPU42被送到字符存储器22。程序地址A0-A12和8-比特数据也被送到扩展存储器24、又送到程序存储器20。

系统时钟脉冲φ2从CPU34被送到MMC26，并且规定程序存储器20的各地址8000H-FFFFH的ROMSEL1信号也被送到MMC26。并且，读/写信号R/W从CPU34被送到MMC26。该读/写信号R/W也被送到上述扩展存储器24。

正如下文所描述，从MMC26，将用于允许扩展存储器24操作的RAMSEL信号送到扩展存储器24。在象扩展存储器24那样装有由两个芯片组成的64千比特RAM的情况下，另外从MMC26将一芯片选择信号RAM1送到扩展存储器24。此外，MMC26输出一用于允许程序存储器20操作的ROMSELO信号。并且，MMC26充当用于对应地转换程序存储器20和字符存储器22的存储单元组的控制装置;因而从MMC26将各4-比特程序地址PRA14-PRA17送到程序存储器20，并将各5-比特字符地址CRA12-CRA16送到字符存储器22。

包含在盒式存储磁带机10中的电源16的负极是接地的，而其正极通过一正向二极管50和一被连接到二极管50的反向二极管52而被连接到印刷板插头座32的电源端子Vcc。来自游戏机主部件30的电源被加到这个电源端子Vcc上。通过一电阻将二极管50的输出接到扩展存储器24的芯片选择端子 CS，同时被接到晶体管54的集电极。晶体管54的发射极是接地的，而上述来自MMC26的RAMSEL信号是加到它的基极上的。将另一个二极管52的输出接到扩展存储器24的电源端子VCC上。

因此，在通过印刷板插头座32而使盒式存储磁带机10装入游戏机主部件30的情况下，电压VCC是通过二极管52而加到扩展存储器24的。当将盒式存储磁带机10从印刷板插头座32上拨下，（或即使是插上）而当游戏机主部件30的电源开关48被关断时，则电压VCC就由电源16通过二极管50而供到扩展存储器24。因此，二极管50就充当向扩展存储器24加电压的一个开关，并且也有旁路反向电流二极管功能，以防止该电流从游戏机主部件30流入电源16。

关于图4至图6，它们进一步对包含在盒式存储磁带机10中的MMC进行详细描述。如在图4中所示，MMC26被组成为一个常用集成电路（IC），其端子1至端子11和16被用作输出端子，而端子13至15和17至23被用作输入端子。将端子12接到地电位GND而将端子24连接到电压VCC。

详细地说，端子1至4被用作4-比特程序地址PRA14至PRA17的输出端，而在它们中间，端子4有时被用作扩展存储器24的芯片选择信号RAM1的输出端子。在将一单片存储器用作扩展存储器24（图3）的情况下，信号RAM1没有任何意义，而它在装有两片存储芯片时充当一个1-比特芯片选择信号以便用“1”或者“0”来分别选定任一芯片。

端子5被用作准备送到上述程序存储器20的信号ROMSELO的一个输出端子，并且仅当程序存储器20被读出时，也就是仅当来自CPU的读/写信号R/W是高电平时，端子5才输出低电平信号。

端子6是准备送到上述晶体管54的信号RAMSEL的输出端，这信号表示扩展存储器24的各地址6000H-7FFFH。

端子7至11被用作字符存储器22的用于转换存储单元组各地址即，各字符地址CRA12至CRA16的输出端。

端子13至15被用作来自PPU42的各地址PA10至PA12的输入端。

端子16是被送到V-RAM44的地址的第十地址位的信号VRAM10的输出端，而信号VRAM10是用来表示可由V-RAM44中的PPU42进行存取的存储区和用来控制显示屏上卷或停卷的。

将来自CPU34的读/写信号R/W送到端子17，将1-比特串行数据从CPU34送到端子18;并将1-比特数据清除信号、即上述串行数据的同步定时信号、送到端子19。

将表示程序存储器20的地址8000H至FFFFH的信号ROMSEL1从CPU34送到端子20。

又将来自CPU34的各程序地址A13和A14送到端子21和22。系统时钟脉冲φ2送到端子23。

如图5所示，在MMC26中装有一个SP寄存器56，该寄存器56接收被送到上述端子18的来自CPU34的串行数据。如图6中所示，SP寄存器56被组成为一个7比特移位寄存器，而其两个最高有效位是送到译码器58的。并且，MMC26还包含一接收ROMSEL1和R/W、数据清除、以及系统时钟脉冲φ2诸信号的定时发生器60。定时发生器60根据信号ROMSEL1和信号R/W而在前者为低电平，后者为高电平时输出低电平信号ROMSELO，并响应系统时钟脉冲φ2，从与（AND）门60a（图6）向SP寄存器56送出移位时钟脉冲SCLK。与之同时，该移位时钟脉冲由包含在定时发生器60中的计数器60b（图6）计数，于是定时发生器60就在数据清除信号被送出之后的第七个时钟脉冲的定时之际，亦即当来自CPU34的所有7比特串行数据被写入SP寄存器56之际，向译码器58送出数据置位允许信号DSE。

译码器58接收来自SP寄存器56的数据的两最高有效位，将它们译码后而向第一寄存器62、第二寄存器64、第三寄存器66和第四寄存器68中的任一个送出一数据置位信号。因此上述SP寄存器56和译码器58互相配合组成一数据多路转换器。

这些第一寄存器62至第四寄存器68都被组成为5-比特的寄存器;并当由译码器58给出数据置位信号时，这些寄存器装入SP寄存器56的其余的5-比特数据。这些第一寄存器62至第四寄存储68的内容都被用作程序存储器20、字符存储器22或V-RAM44的存储器控制数据，例如表示存储单元组的编码。

字符存储单元组控制部分70接收来自第一寄存器62和第二寄存器64的相应5-比特数据，并且接收来自第三寄存器66的一最低有效位再将通过印刷板插头座32（图3）而给出的来自PPU42（图2）的地址PA12送到字符存储单元组控制部分70。然后，字符存储单元组控制部分70包括大量的门，如图6所示，并通过各门的处理过程，为转换存储单元组而输出各字符地址CRA12至CRA16。

V-RAM控制部分72接收来自第三寄存器66的2-比特数据，同时也接收来自PPU42的各地址PA10和PA11，并根据如图6中所示的大量的门处理过程而输出V-RAM44的地址信号VRAM10。

程序存储单元组控制部分74接收第三寄存器66的两最高有效位和第四寄存器68的5-比特数据，同时也接收从CPU34送来的程序地址A14，并且根据如图6中所示的大量门处理过程而输出为程序存储器20的存储单元组的转换而输出各程序地址PRA14至PRA17。

此外，译码器76在必要时被装入MMC26中，同时将来自CPU34的各程序地址A13和A14、系统时钟脉冲φ2和信号RAMSEL1送到MMC26。如图6中所示，译码器76是由四输入端与门组成的，并为响应某些预定条件的形成而输出允许扩展存储器24操作的信号RAMSEL。

如上所述，CPU34是一个8-比特的微计算机，因而可由CPU34存取的地址空间是由如图7A中所示的2¹⁶所代表的诸地址0000H至FFFFH。在这些地址中，地址0000H至6000H被用作如图2中所示的W-RAM36或另一个寄存区。另外在6000H至8000H之中的地址6000H至7FFFH被用作访问扩展存储器24（图3）的地址空间，以及地址8000H至FFFFH被用作访问程序存储器20的一个存储单元组（256千比特＝32千字节）。因此，如果程序存储器有4兆比特（512千字节）的存储容量，则编址为地址8000H至FFFFH的存储区有16个存储单元组。这些对应的存储单元组如下述那样由MMC26转换。

同样，在PPU42中，如图8中所示，诸地址0000H至2000H被用作访问字符存储器22的一个存储单元组（64千比特）的诸地址。

这就意味着在本实施例中，可将4兆比特的程序存储器20分成16个（每个为256千比特）存储单元组，而这16个存储单元组是由程序存储单元控制部分74（图5）来转换的。同样，1兆比特的字符存储器22被分成16个（每个为64千比特）存储单元组，而这16个存储单元组是由字符存储单元组控制部分70来转换的。

并且，如图9中所示由PPU42访问的V-RAM44（图4）拥有一个4千字节的存储区，但是实际上，只有2千字节被用作V-RAM44。因此当在作为图象显示装置（未用图说明）的CRT上要进行图象上卷时，就需要转换可由这些2千字节访问的V-RAM44的各地址。这一地址转换工作是由V-RAM控制部分72来完成的。如图6中所示，这就意味着V-RAM控制部分72包含两个与门72a和72b，它们分别接收来自PPU42的地址PA10和PA11，并且由这两个与门72a和72b选定PA10和PA11中的哪一个是要赋予V-RAM44的第+地址位信号VRAM10的。通过该选定，就可确定V-RAM44的2千字节的存储空间是如何被访问的，即该存储区在该存储空间中是应如何排列的，结果就对垂直卷动（PA10被赋予、VRAM10时）或水平卷动（当PA11被赋予VRAM11时）或不卷动状态进行转换。

于是，当V-RAM控制部分74的与门72c被第三寄存器66的另一位输出所禁止时，PPU42的地址PA10或PA11就不作为信号VRAM10而输出，而V-RAM44的第十地址位的这个信号VRAM10就一直处于低电平，并在这种情况下，有一个屏幕的V-RAM44的存储区（即1千字节）可由PPU42进行访问而与来自PPU42的地址无关。

下面特就程序存储器20的存储单元组的转换和字符存储器22的存储单元组的转换而进行描述。

为了转换程序存储器20的各存储单元组;从CPU34，经过印刷电路板插头座32而送到MMC26的端子18的串行数据是这样一种数据，其最高两有效位是“11”而其余五位是一种表示程序存储器20的16个存储单元组中的任一单元组的编码。然后，该7-比特数据被装入SP寄存器56，而此时信号DSE就从定时发生器60输出到译码器58。译码器58就对SP寄存器56的2-比特数据“11”进行译码，同时向第四寄存器68送出数据置位信号。因此，此时，SP寄存器56的其余五位就被装入第四寄存器68。装入在第四寄存器68中的该存储单元组选择编码被送到程序存储单元组控制部分74。

程序存储单元组控制部分74在所要赋予的五比特的最高两有效位是“0”时输出诸地址PRA14至PRA17以便对程序存储器20进行转换存储单元组，而在最高有效位为“1”时就将一充作芯片选择信号的信号RAM1从端子4输出到扩充存储器24。因此，无论程序存储单元组控制部分74输出的只是程序存储器20的存储单元组地址，还是输出用于转换存储单元组的3比特程序地址以及用于扩充存储器24的1-比特转换信号，则要视被装入第四寄存器68的5-比特数据中的最高有效位是“0”还是“1”而定。

于是，当将4-比特的程序地址PRA14至PRA17从程序存储单元组控制部分74送到程序存储器20时，就由该4-比特地址有选择地允许程序存储器20的16个存储单元组中的任何一个操作。此时，只可由CPU34直接访问该已被允许的存储单元组。这意味着通过利用地址空间8000H至FFFFH，CPU34对程序存储器20的那个存储单元组进行访问。

因此，对于程序存储器20的各存储单元组来说，只要通过变更来自CPU34的串行数据就可选定任一存储单元组，因而程序存储器20的转换存储单元组的工作可通过程序来执行，也就是说，通过由CPU34的程序先输入这样一种存储单元组选择数据的软件方式来执行。对于下述字符存储器22的存储单元组的转换工作也是用同样的方法来实现的。

其次，要对选定扩展存储器24的情况进行说明。扩展存储器24是在主部件30中的W-RAM36的存储容量（2千字节）不足时才使用的。将不同于程序存储器20的地址空间（8000H至FFFFH）的地址空间6000H至7000H赋值到扩展存储器24的该地址空间。与门76借助诸地址A13和A14、系统时钟脉冲φ2以及信号ROMSEL1的反演在获得“与”条件的一个短暂时刻输出信号RAMSEL。响应于信号RAMSEL，晶体管54被导通，所以扩展存储器24被选定。此时，CPU34送出该地址空间中的地址数据和所要写到扩展存储器24中去的数据，以便将诸数据写入扩展存储器24，或从扩展存储器24中读出诸数据。当该系统时钟脉冲φ2反相时，与门76停止输出信号RAMSEL，从而使扩展存储器24变成非选通状态。这意味着扩充存储器24在CPU34的机器周期的一个短时间内被选定，并与程序存储器20的存储单元组的转换无关，而对扩展存储器24实时地写入或读出数据。因此，程序存储器20的地址总线和数据总线可用于扩展存储器24而无需为CPU34附加任何地址和数据线。

此外，如果提供一个与扩充存储器24相联系的备用电源16，而且诸如得分、已被进行的场数等类的先前游戏被存储在扩充存储器24中;则代表最终进行的游戏的游戏状态数据就被保留，而且即使在游戏终了后将盒式存储磁带机10卸出或将电源开关断开，下一次游戏仍可作为上一次游戏的继续而开始。

而且，例如，程序存储器20可作为128千比特（＝16字节）的存储单元组来转换，代替每256千比特存储单元组的转换。在这种情况下，第三寄存器66的输出就指定：准备将程序存储器20按每组128千比特（＝16千字节）而进行存储单元组的转换。当地址A14为“1”时，地址空间COOOH至BFFFH就被指定为内部存储单元组，而地址空间8OOOH至BFFFH是根据第四寄存器68（见图7B的中间部分）的输出而转换的存储单元组。反之，当地址A14是“O”时，地址空间8OOOH至COOOH就被指定为内部存储单元组，而地址空间COOOH至FFFFH是借助第四寄存器68（见图7B的右面）的输出而转换的存储单元组。同时，该内部存储单元组是一种存储主程序之类的程序的存储区。一个对各自具有256千比特的各存储单元组进行转换的系统被有效地用在基于存储单元组进行转换和执行程序的情况。相反一个对各自具有128千比特的各存储单元组进行转换的系统被有效地用于下述情况：在执行内部存储单元组的程序时，使用和转换存储在这种单元组中的用于游戏的数据（例如：字符的位置、用于表示字符种类的数据）。也就是说，后者的系统在执行内部存储单元组程序时有利于执行一种中断子程序，或者有利于产生一种有效的声音。

下面，对字符存储器22的存储单元组的转换进行描述。字符存储器22的存储单元组的转换可从两种方式中选择，即基于64千比特的存储单元组的转换或基于32千比特的存储单元组的转换。这意味着字符存储器22或是选作16个存储单元组转换或是选作32个存储单元组转换。这样一种存储单元组容量的转换是借助第三寄存器66的最低有效位来完成的，并且：当该最低有效位为“0”时，就进行基于64千比特的存储单元组的转换;而当该最低有效位为“1”时，就进行基于32千比特的存储单元组的转换。

于是，当第三寄存器66的最低有效位为“1”时，字符存储单元组控制部分70就用基于来自第一寄存器62和第二寄存器64的、总共为10比特的、存储单元组指定码的字符存储器22中的32个存储单元组之一来进行选择。并且，当第三寄存器66的最低有效位为“0”时，字符存储单元组控制部分70就根据第二寄存器64的最高有效四位的内容有选择地允许16个存储单元组中的一个操作。

于是，如果字符存储器22是基于32千比特的存储单元组的转换，则PPU42就使用地址空间0000H至0FFFH或1000H至1FFFH。如果进行基于64千比特的存储单元组的转换，则PPU42使用地址空间0000H至1FFFH。

此外，在上述实施例中，程序存储器20和字符存储器22是分别用独立的存储器芯片组成的。但是，当二者都用同样的ROM或RAM组成时，二者可使用同样的存储芯片中的各自不同的存储区。

而且，在上述实施例中，把具有大存储容量的单片存储器用作程序存储器20。但是，如果采用这样大容量的存储器有困难的话，则可使用若干存储器芯片。

虽然已对本发明进行了详细描述和举例说明;显然，本说明只是作为举例说明而并不限于此，本发明的精神实质与范围仅用所附权项来加以限制。

Claims (19)

1、一种可从包含有一微处理器的数据处理装置中插、卸的盒式存储磁带机，该盒式存储磁带机使用时被装入所述数据处理装置中，其特征在于它包含：

--一块在装入所述数据处理装置中时被连接到该装置的印刷电路板，

--一个被装在所述印刷电路板上、而其存储区被分成许多存储单元组的存储器，以及

--存储器控制装置，它被装在所述印刷电路板上，接收由所述微处理器给定的代表存储单元组转换条件的数据，并向所述存储器送出一个用于指定某一存储单元组的地址，所述存储器控制装置包括若干寄存器，在这些寄存器中被装入由所述微处理器给定的所述数据，以及包括用于根据所述若干寄存器的任一数据而产生所述地址的地址发生装置。

2、按照权利要求1的一种盒式存储磁带机，特征在于：其中所述存储器控制装置包含另一个可被暂时装入来自所述微处理器的所述数据的寄存器以及用于响应所述另一个寄存器的内容而将数据有选择地装入所述若干寄存器中的任一个的数据装入装置。

3、按照权利要求2的一种盒式存储磁带机，特征在于：其中所述存储器包括若干存储区，而所述地址发生装置包括若干地址发生装置，这些地址发生装置各响应所述若干寄存器中的至少一个寄存器的内容而分别输出一个用于对所述若干存储区中的一个存储区进行存储单元组转换的地址。

4、按照权利要求3的一种盒式存储磁带机，特征在于：其中在各不同的存储器中分别形成所述若干存储区。

5、按照权利要求3的一种盒式存储磁带机，特征在于：其中在同一存储器的各不同存储区中形成若干存储区。

6、按照权利要求1的盒式存储磁带机，特征在于：其中所述数据处理装置包括一个用于图象处理的图象处理部件、一个由所述图象处理部件访问的视频存储器以及一个用于根据来自所述图象处理部件的数据而在其显示屏上显示一个图象的视频监视器，并且

所述存储器控制装置包括用于根据来自所述微处理器的数据而指定所述视频存储器的某一存储区可由所述图象处理部件访问的存储区指定装置。

7、按照权利要求6的盒式存储磁带机，特征在于：其中用于所述视频存储器的一个地址空间等于所述祝频监视器的第一若干幅显示屏，而所述视频存储器的一个实地址等于第二若干幅显示屏，并小于第一若干幅显示屏，

所述存储区指定装置包括一个信号输出装置、用于输出一种说明所述视频存储器的所述存储区应被分配于所述地址空间的什么位置中的信号，从而在所述视频监祝器的显示屏上出现图象的垂直卷动或水平卷动。

8、按照权利要求6的盒式存储磁带机，特征在于：其中所述存储器包括一个用于存储图象处理程序的程序存储器以及一个用于存储供所述图象处理所用的字符数据的字符存储器，并且

所述存储器控制装置包括一个为根据来自所述微处理器的所述数据而产生一个用于对所述程序存储器进行转换存储单元组的地址的程序存储单元组控制装置以及一个为根据来自所述微处理器的所述数据而产生一个用于对所述字符存储器进行转换存储单元组的地址的字符存储单元组控制装置。

9、一个数据处理设备，特征在于它包括：

-一个微处理器，

-一个存储器，它被装配成与所述微处理器相连系，而其存储区被分成许多存储单元组，以及

-存储器控制装置，它接收所述微处理器给出的代表转换存储单元组的各条件的数据，并向所述存储器送出一个用于表示某一存储单元组的地址，所述存储器控制装置包括若干寄存器，这些寄存器被装入由所述微处理器给出的所述数据，以及包括用于根据所述若干寄存器之一的数据而产生所述地址的地址发生装置;从而，所述微处理器可使用所述存储器的任一存储单元组。

10、按照权利要求9的数据处理设备，特征在于：其中所述存储器控制装置包括另一个寄存器;来自所述微处理器的所述数据可被暂时装入该寄存器中;以及包括数据装入装置，该装置是用于响应所述另一个寄存器的内容而将数据有选择地装入到所述若干寄存器中的任一寄存器中。

11、按照权利要求10的数据处理设备，特征在于：其中所述存储器包括若干存储区，而所述地址发生装置包括许多地址发生装置，这些装置响应所述若干寄存器中的至少一个寄存器的内容而分别输出一个为对所述若干存储区中的一个存储区进行存储单元组转换的地址。

12、按照权利要求11的数据处理设备，特征在于：其中在各不同存储器中分别形成所述若干存储区。

13、按照权利要求11的数据处理设备，特征在于：其中所述若干存储区在同一存储器的各不同存储区中形成。

14、按照权利要求9的数据处理设备，特征在于：另外还包括一个用于图象处理的图象处理部件、一个由所述图象处理部件访问的视频存储器以及一个用于根据来自所述图象处理部件的数据而在其显示屏上显示某一图象的视频监视器，其中所述存储器控制装置包括用于根据来自所述微处理器的数据而指定可由所述图象处理部件访问的所述视频存储器的某一存储区的存储区指定装置。

15、按照权利要求14的盒式存储磁带机，特征在于：其中一个用于所述视频存储器的地址空间等于所述视频监视器的第一若干幅显示屏，而所述视频存储器的一个实地址等于第二若干幅显示屏，后者小于所述第一若干幅显示屏;

所述存储区指定装置包括一个信号输出装置、用于输出某一表明所述视频存储器的所述存储区应分配于所述地址空间的什么位置的信号，从而使所述视频监视器的显示屏上出现图象的垂直卷动或水平卷动。

16、按照权利要求14的数据处理机设备，特征在于：其中所述存储器包括一个用于存储某一图象处理程序的程序存储器和一个用于存储为所述图象进行处理时所用的字符数据的字符存储器，而

所述存储器控制装置包括程序存储单元组控制装置，该控制装置是用于根据来自所述微计算机的所述数据而产生为对所述程序存储器的存储单元组进行转换的某一地址的;以及包括用于根据来自所述微计算机的所述数据而产生一个为所述字符存储器的存储单元组进行转换的地址的字符存储单元组控制装置。

17、一游戏设备，其特征在于它包括：

-一游戏机，它包括一微处理器、一用于图象处理的图象处理单元、一由所述图象处理单元访问的视频存储器以及一用于根据来自所述图象处理单元的数据而在其显示屏上显示图象的视频监视器，

-一盒式存储磁带机，它是可对所述游戏机可插、卸的，并且使用时装入所述游戏机中的，其中所述盒式游戏磁带机包括一用于为所述游戏而存储程序的程序存储器和为所述游戏贮存字符数据的字符存储器，并且所述程序存储器的至少一个存储区被分成若干存储单元组，以及

-存储器控制装置，它被装入所述盒式存储磁带机中，它接收来自微处理器的说明转换存储单元组的各条件的数据，并送出一用于向所述程序存储器指定某一存储单元组的地址，其中所述微处理器指定所述程序存储器的任一存储单元组，并且根据被存储在所指定的存储单元组中的程序数据和被存储在所述字符存储器中的字符数据，而在所述视频监视器的显示屏上显示某一游戏的图象。

18、按照权利要求17的盒式存储磁带机，特征在于：其中所述字符存储器被分成若干存储单元组，而所述存储器控制装置包括用于根据来自所述微处理器的数据而产生某一用于对所述字符存储器的存储单元组进行转换的地址的字符存储单元组的控制装置。

19、按照权利要求18的盒式存储磁带机，特征在于：其中所述视频存储器的地址空间等于所述视频监视器的第一若干幅显示屏，而且所述视频存储器的实地址等于第二若干幅显示屏、后者小于所述第一若干幅显示屏。

所述存储区指定装置包括用于输出某一说明所述视频存储器的所述存储区应被分配于所述地址空间的什么位置信号的信号输出装置，从而使所述视频监视器的显示屏上出现图象的垂直卷动或水平卷动。

Images