CN88100962A - 具有可编程序直接存贮器存取控制的计算机系统 - Google Patents

Abstract

本发明计算机系统，当外部设备数比系统的DMA通道数多时，所有外设都能进行DMA存取。有些DMA通道归某些外设专有，而另一些则被其余的外设所共享，称为“可编程序的”DMA通道。每个进行DMA存取的外设都有一个通道优先级值。当要求进行DMA存取时，将该值传给判优总线。获得总线的通道优先级值就与预先存贮的DMA通道赋值相比较。如果比较是成功的，则相应的外设就得到有相应赋值的DMA通道。

Description

本发明涉及用于微型计算机或小型计算机系统的DMA（直接存储器存取）控制器。特别是，本发明提供一个DMA控制器，用了它，比系统所提供的物理DMA通道数目多得多的外部设备都能够进行DMA数据传输。

许多现代的计算机系统运用DMA通道，使得外部设备能够不经过CPU（中央处理器）就与主存交换数据。不经过CPU的好处是提高了数据传输率，并且改善了整个系统的效率，这是因为在数据传输时，CPU是空闲的，它可以执行其他任务。

当前最通常的作法一直是对每一个允许进行DMA存取的外部设备提供一个物理的DMA通道。采用这种方案的计算机系统实例是IBM的个人计算机。

但是，一个用户可以用于他（她）的计算机系统的外部设备数目在不断增加，预计这种趋势将继续下去。例如，最近已开始使用的有：光盘读出器，附加通讯设备，硬盘文件，磁带备份设备，高速打印机，等等。它们都能够很好地进行DMA存取。

另外，进一步增加物理的DMA通道，对系统硬件来说是昂贵的，这包括集成电路数目，插件板空间，以及总线空间。让操作是相互排斥的外部设备共享DMA通道，这是人们一直想用的办法。例如，IBM    XT和AT计算机系统就用了共享DMA通道这种办法。但是如需要用附加的子程序来防止那些与每个DMA通道相联的外部设备同时操作时，这种方案需要大范围地修改操作系统，当文件控制器不够“聪明”以致不能进行重叠查找操作时，也会产生明显的操作负担。有些时候问题是复合的，例如当一个局域网部件和一个文件控制器享有相同的DMA等级并且一个局域网文件服务子程序必须在这两个设备之间来回交换时。

Bardotti等的美国专利3925766揭示了一个计算机系统，该系统中的外部设备被指定了优先级，并按这个优先级来选择与存储器通讯的存取要求。优先级的指定可以根据要求信号的产生原因或中央处理器的特定加载条件而改变，但是不提供任何DMA通路。

Suzuki等的美国专利4400771，揭示了一个多处理器系统，这些处理器的每一个都能存取一个专门的存储器。一个可编程序的寄存器线路存储着优先级信息，它是给每个处理器指定存储器存取的优先权等级，可以用外部线路，或至少用一个处理器来人工改变这种优先级信息。但是Suzuki等的专利仍然没有让多个外部设备用DMA存取一个存储器。

Nadir的美国专利4257095中总线判优技术学说是有价值的。

下面提到的这些美国专利涉及使用DMA控制器的计算机系统的一般背景情况：Dinwiddie，Jr.等的专利4371932;Larson的专利4419728;Peterson的专利4538224;Brewer等的专利4556962;以及Hallberg的专利4584703。

本发明的目的是给出一个使用DMA控制器的计算机系统。它的外部设备数多于系统所提供的物理DMA通道数，这些外部设备能够共享DMA通道，而不会遇到上述以前的技术方法中遇到的那些问题。

本发明进一步的目的是提供这样的计算机系统，它的每个可进行DMA存取的外部设备都被指定了自己的DMA存取判优级。

本发明还有一个目的，就是提供这样的计算机系统，其分配给外部设备的DMA通道可以容易的用软件控制而不对操作系统进行大量的修改。

根据本发明上述的和其他的目的，这里给出的计算机系统，它包括要求DMA存取的许多外部设备，且外部设备的数目大于系统所提供的DMA通道数。这些外部设备中有些是固定分配的，专用某些DMA通道，而另外一些外部设备则共享剩余的DMA通道。这些被共享的剩余通道被称为“可编程序的”DMA通道。那些增加出来的DMA通道不是物理的，因此又可称为“虚拟的”DMA通道，以此把它们与那些物理的或“实的”DMA通道区别开来。

给每个外部设备指定一个通道优先级。一个判优线路存储DMA通道指定值，系统中提供的每个DMA通道有一个指定值。对每个有专用DMA通道的外部设备，存储的是一个固定的DMA通道指定值;而对剩余的外部设备，它们共享着那些可编程序的DMA通道，存储的是一个可编程序的DMA通道定值。

当一个外部设备要进行DMA存取时，就把它的通道优先级值传给判优总线。最高的通道优先级值得到判优总线。将这一通道优先级值与固定和可编程序的DMA通道指定值进行比较。如果该通道优先级值与某个被存储的固定或可编程序的DMA通道指定值相匹配，则它被授权存取相应的DMA通道。

图1示出使用本发明的一个计算机系统的框图。

图2是一个用来说明本发明操作的概念图。

图3是一个详细描述图1那个计算机系统外部设备的判优线路的逻辑图。

图4是详细说明图1那个计算机系统的总线图。

图5是用于本发明的计算机系统中的中央判优控制线路的详细逻辑图。

图6是使用本发明的DMA控制线路的详细逻辑图。

对本发明最佳实施例的详细说明。

首先参照附图的图1，它给出一个计算机系统的框图，本发明在其中得到很好地使用。

CPU经过系统总线26与主存15，总线控制器16，以及数学协同处理器14通讯。CPU与相联的外部设备之间的通讯经过总线控制器16，该控制器与外部设备的结合是通过一条系列总线25。在这个例子中，外部设备包括一个辅存17，两个通讯设备18和19，一个硬盘文件20，一个光盘21，以及两个软磁盘22和23。只要系统需要，当然也能够使用其它的外部设备。这些外部设备通常用DMA从动装置24表示。

一个DMA控制器12至少用于对所选的那些外部设备直接进行存储器存取。为此，系列总线，或至少是它的一部分，分支到DMA控制器12，下面还将详细地说明。对每个允许DMA存取的外部设备提供一条判优线路24，并为有判优线路的每个外部设备指定一个判优（优先）级。一个中央判优控制线路11与DMA控制器相关连，用来在同时请求DMA存取的外部设备中进行判优选择，并通知DMA控制器哪一个外部设备将进行存取，这一点下面还将更详细地说明。

在具体体现本发明的计算机系统中，允许进行DMA存取的外部设备数多于系统提供的物理DMA通道数。依照本发明，这些设备中的一部分分有自己专用的DMA通道，而另一部分则共享剩余的DMA通道。在共享（可编程序）通道上，存取是依照预先指定的优先级进行的。

在这个例子中，假定有8个物理的DMA通道，用0到7表示。并进一步假定通道0和4是共享的，而剩余的通道1～3和5～7，则分给单个的外部设备。

现在参照图2，这是一个用来说明本发明原理的概念图。有两套输入提供给一个比较装置。一套输入由来自总线ARBUS（判优总线）的四根线组成。ARBUS上的值表示当前要求一个DMA通道并有最高判优（优先）级的外部设备。如果该外部设备是那些具有1～3或5～7专用通道中的一个，则可以直接用该通道存取。否则，如果外部设备是那些必须共享一个可编程序DMA通道中的一个（通道0和4），则仅在它的优先级与寄存器6和7中的一个预置值相一致时，存取才允许进行。这一操作将在下面参照图3～6时给出更为详细的说明。

图3是一个判优线路28的逻辑图，它用于每个允许进行DMA存取的外部设备。赋给外部设备的判优级置于寄存器70中，下文称它为通道优先级赋值寄存器。这一点可以用许多众所周知的技术作到。常用的办法是，CPU经过一个预先指定的口子来寻址外部设备，以便于能够用软件设置判优级。这一点可以用下列设施完成：BIOS（基本输入输出系统），复位时的POST（电源接通自测），操作系统，或所期望的应用程序，否则，可能用硬件开关来输入通道优先级的赋值。

实际的判优线路是用判优器72实现的，这一线路，包括图3所示的各种信号，在1983年6月13日的电气和电子工程师学会出版的美国国家标准/电气和电子工程师学会标准号ANSI/IEEE    Std    696-1983中给出了详尽的揭示和讨论。一般说来，体现在判优方案中的每个设备都提供了这样一种线路，这些线路经过ARBUS连在一起，本例所示的ARBUS有四个数据行TMAO-TMA3，允许16种不同的判优级。但是能够使用任意期望的数。在由控制信号PHLDA和HOLD指定的判优时间段中，所有期望从总线赢得控制的设备（它们有IWANT信号被置为高（“1”）状态），把它们的判优（优先）级传输给ARBUS。在图3的例子中，当信号/APRIO（这里“/”表示一个“低为真”信号）变为低（“0”）信号时，就发生这种情况。随后，保持在寄存器70中的值经过与门17选通到选优器72，然后到ARBUS线的TMA0-TMA3。在判优期结束时，ARBUS线TMA0-TMA3上的值将是具有最高优先级的设备的判优级值。这里提到的各种信号的波形在引用的ANSI/IEEE标准中都已详细示出。

在讨论的具体装置中，ARBUS构成序列总线25的一部分，它使外部设备同总线控制器16相连，从而也同CPU10相连。图4描述了ARBUS与序列总线25的关系。

图5和图6分别示出了中央判优控制线路11与DMA控制器12的细节。下面给出对它们的说明。

如图5所示，用来自ARBUS的信号HOLD和PHLDA产生一个信号/ARBTIME，在争夺DMA通道的外部设备中进行判优时，/ARBTIME处于“0”状态。它保持这种“0”状态，直到ARBUS上的信号达到稳定状态条件，也就是足够长的时间来完成判优，为了产生/ARBTIME，PHLDA先经非门61倒相，然后与HOL胜一起作为异或门62的两个输入。一个单稳态多谐振荡器63被来自异或门62的输出脉冲前沿所触发，该单稳态线路的输出脉冲周期比ARBUS上的判判时间长，这个单稳态多谐振荡器的输出与异或门62的输出再经过或门64就产生/ARBTIME。当然也可能有其他产生/ARBTIME的方式。一种方式是，让来自每个设备的DMA要求信号一起经过或运算，并用这个或运算的输出来产生一个适当长度的脉冲信号。无论如何，基本的要求是在ARBUS上进行判优时，要置/ARBTIME为“0”状态以确定时间周期。

对于系统中每个可编程序的物理DMA通道，提供了一个比较逻辑40，同时对每个固定通道提供一个比较逻辑49，用于可编程序DMA通道（本例中是通道0和通道4）的每个比较逻辑40都包括一个寄存器41，它又称为DMA通道赋值寄存器，CPU用DMA通道赋值来加载它，除了寄存器41被一套开关所替换外，用来固定通道的比较逻辑49与比较逻辑40是完全相同的，比较逻辑49中的一套开关是人工设置的，用来给通道赋值。这里仅仅给出了一个比较逻辑40和49的细节，因为其它的比较逻辑40和49都是同样的，它们的输入信号也是相同的。

可编程序通道（比较逻辑40）的寄存器41的输出和固定通道（比较逻辑49）的开关输出同TMA0-TMA3信号经过一套异或门42比较后，它们的输出就成了或非门43的输入。如果在判优周期结束时通道赋值与TMA0-TMA3所表示的值相匹配，即如果那时相应的信号是同一状态，则或非门43的输出（比较0-比较7）将为“1”状态。当然，每次只能够有一个或非门43真有输出。

现在参照图6，在判优期结束时，/ARBTIME返回到“1”电平，将由处于“1”状态的那个比较0-比较7信号置DMA控制器12的两个锁存器51之一为“1”，其他那些比较0-比较7将处于“0”状态，从而将置锁存器51的相应位置为“0”。

锁存器51的输出被用作2个串联着的DMA控制器集成电路52的相应DMA请求输入（DREQ0-DREQ3）。在讨论的这个具体装置中，集成电路52都是英特尔（Intel）公司制造的一种8237可编程序DMA控制器。该DMA控制器集成电路52被用或非门53串联起来。CPU可以是任意的英特尔IAPX86系列微处理器，如8088，8086或80286，要了解两个DMA控制器集成电路与CPU间联接的细节，可以参考1985年英特尔微处理系统元件手册第2-57页到第2-71页。

对于有专用DMA通道赋值的外部设备，一旦外部设备得到ARBUS，它就能立即使用DMA通道。对于共享一个DMA通道的外部设备，当它得到ARBUS时，只有它的通道优先级赋值，该值保持在它的通道优先级赋值寄存器70中，与两个寄存器41之一中所置的DMA通道优先级赋值相匹配时，它才能立即使用一个DMA通道。当然，基本输入输出系统，操作系统或应用程序可以连续不断地用程序重调保持在两个可编程序通道比较逻辑40的DMA通道赋值寄存器41中的通道赋值，以确保所有要求存取的外部设备最终能使用一个DMA通道。可以实现许多不同的编程序方案，来控制存贮在DMA通道赋值寄存器41以及由现有应用决定的判优线路的通道优先级赋值寄存器70中的值。一个简单的例子是，在优先级赋值寄存器70中设置的值是固定的，而在DMA通道赋值寄存器41中置的值是轮换的，其中至少有一些是优先级赋值寄存器70中的值，这样就给每个与可编程序DMA通道相联系的外部设备一个能使用DMA通道的机会。如果使用的是有它们自己控制器的“智能”外部设备，就可能实现更加复杂的方案。例如，当希望存取一个用可编程序通道的外部设备时，该外部设备可以询问操作系统或基本输入输出系统是否有可供使用的可编程序通道。如果有一个可以使用的通道，则该通道号就设置在寄存器70和41中以保证存取能够进行。然而，因为选择编程序模式已经超出了本发明的范围而在用户的领域中，因此这里不再讨论再进一步的例子了。

本发明的其他应用也是意料之中的。例如，使用本发明提供的可编程序DMA通道，用它作专用通道的备用通道，可以提供改善了的系统可靠性。

应当懂得，在能够对如上所述的本发明的结构和教学进行改进时，这种改进将落在本发明的精神和范围之内，就像附在这里的专利范围中所说明的那样。

Claims (2)

1、一个计算机系统，它包括：提供多个DMA通道的装置；以及由要求DMA存取的装置所构成的许多外部设备，其特征是，至少把一个上述的外部设备分配给上述的一个专用DMA通道进行DMA存取，让上述的其他外部设备共享剩余的DMA通道进行DMA存取。

2、根据权利要求1的计算机系统，其进一步的特征为，上述的分配装置包括将每个要求DMA存取的外部设备的通道优先级赋值与预先确定的DMA通道的赋值集合加以比较的装置，以及当上述的一个通道优先级赋值与一个DMA通道赋值相同时，授权存取相应于这个赋值的DMA通道的装置。

Images