DE02012810T1 - Protokoll zur Kommunikation mit dynamischem Speicher - Google Patents

Protokoll zur Kommunikation mit dynamischem Speicher Download PDF

Info

Publication number
DE02012810T1
DE02012810T1 DE02012810T DE02012810T DE02012810T1 DE 02012810 T1 DE02012810 T1 DE 02012810T1 DE 02012810 T DE02012810 T DE 02012810T DE 02012810 T DE02012810 T DE 02012810T DE 02012810 T1 DE02012810 T1 DE 02012810T1
Authority
DE
Germany
Prior art keywords
data
bank
memory device
storage device
data values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE02012810T
Other languages
English (en)
Inventor
Maurice Richard Ashland Barth
Abbot Frederick Ware
Bradly John Dillon
Charles Donald Stark
Edward Craig Hampel
Murdy Matthew Griffin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24175641&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE02012810(T1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of DE02012810T1 publication Critical patent/DE02012810T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

Verfahren zum Betreiben einer Halbleiterspeichervorrichtung, die ein externes Taktsignal empfängt, wobei die Speichervorrichtung eine Vielzahl von Bänken enthält, wobei jede Bank der Vielzahl von Bänken ein Speicherzellenfeld enthält, wobei das Verfahren umfasst:
Empfangen eines ersten Codes, wobei der erste Code angibt, dass eine Schreiboperation in der Speichervorrichtung durchzuführen ist;
Abtasten der Daten beim Erfassen eines externen Abtastsignals, wobei erste und zweite Datenwerte der Daten aufeinander folgend während eines Taktzyklus des externen Taktsignals abgetastet werden;
Empfangen einer Bankauswahlinformation, wobei die Bankauswahlinformation eine Bank aus der Vielzahl von Banken identifiziert; und
Schreiben der ersten und zweiten Datenwerte in das in der durch die Bankauswahlinformation identifizierten Bank enthaltene Speicherzellenfeld, wobei die ersten und zweiten Datenwerte während der Schreiboperation geschrieben werden.

Claims (26)

  1. Verfahren zum Betreiben einer Halbleiterspeichervorrichtung, die ein externes Taktsignal empfängt, wobei die Speichervorrichtung eine Vielzahl von Bänken enthält, wobei jede Bank der Vielzahl von Bänken ein Speicherzellenfeld enthält, wobei das Verfahren umfasst: Empfangen eines ersten Codes, wobei der erste Code angibt, dass eine Schreiboperation in der Speichervorrichtung durchzuführen ist; Abtasten der Daten beim Erfassen eines externen Abtastsignals, wobei erste und zweite Datenwerte der Daten aufeinander folgend während eines Taktzyklus des externen Taktsignals abgetastet werden; Empfangen einer Bankauswahlinformation, wobei die Bankauswahlinformation eine Bank aus der Vielzahl von Banken identifiziert; und Schreiben der ersten und zweiten Datenwerte in das in der durch die Bankauswahlinformation identifizierten Bank enthaltene Speicherzellenfeld, wobei die ersten und zweiten Datenwerte während der Schreiboperation geschrieben werden.
  2. Verfahren nach Anspruch 1, des Weiteren enthaltend Empfangen einer Adressinformation, die eine Untergruppe des Speicherzellenfelds identifiziert, in die die ersten und zweiten Datenwerte während der Schreiboperation geschrieben werden.
  3. Verfahren nach Anspruch 2, des Weiteren umfassend: Empfangen eines zweiten Codes, wobei der zweite Code angibt, dass die Speichervorrichtung eine Erfassungsoperation initiiert, in dem in der durch die Bankauswahlinformation identifizierten Bank enthaltenen Speicherzellenfeld, bevor die ersten und zweiten Datenwerte geschrieben werden; und Aktivieren einer Zeile von Leseverstärkern, so dass eine Zeile des in der durch die Bankauswahlinformation identifizierten Bank enthaltenen Speicherzellenfelds durch die Zeile der Leseverstärker während der Erfassungsoperation erfasst wird.
  4. Verfahren nach Anspruch 3, wobei der erste Code, der zweite Code und die Adressinformation in einem Anforderungspaket enthalten sind, und die Daten in einem Datenpaket enthalten sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, des Weiteren enthaltend Empfangen einer Vorladeinformation, wobei die Vorladeinformation angibt, ob eine Vorladeoperation in der Speichervorrichtung initiiert wird, nachdem die ersten und zweiten Datenwerte geschrieben sind.
  6. Verfahren nach Anspruch 5, des Weiteren enthaltend Empfangen einer Information, die angibt, welche Bank der Vielzahl von Banken während der Vorladeoperation vorzuladen ist.
  7. Verfahren nach Anspruch 5 oder 6, des Weiteren enthaltend Versetzen einer Vielzahl von Bitleitungen auf eine vorbestimmte Spannung während der Vorladeoperation.
  8. Verfahren nach einem der vorhergehenden Ansprüche, des Weiteren enthaltend: Abtasten zusätzlicher Daten bis zum Empfangen einer Anzeige, wann das Abtasten der zusätzlichen Daten zu stoppen ist; Empfangen einer zusätzlichen Adressinformation, die angibt, wohin die zusätzlichen Daten zu schreiben sind, wobei die zusätzliche Adressinformation während des Abtastens der zusätzlichen Daten empfangen wird; und Empfangen der Anzeige, wann das Abtasten der zusätzlichen Daten zu stoppen ist.
  9. Verfahren nach Anspruch 8, wobei die Anzeige, wann das Abtasten der zusätzlichen Daten zu stoppen ist und das externe Abtastsignal von einer einzelnen externen Signalleitung empfangen werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das externe Abtastsignal durch Abtasten des externen Abtastsignals synchron in Bezug auf das externe Taktsignal erfasst wird.
  11. Synchrone dynamische Speichervorrichtung mit wahlfreiem Zugriff, die ein externes Taktsignal empfängt, wobei die Speichervorrichtung umfasst: einen ersten Eingangsempfänger zum Empfangen eines ersten Codes, der eine Schreiboperation angibt, wobei die Speichervorrichtung Daten im Ansprechen auf den ersten Code abtastet; einen zweiten Eingabeempfänger zum Empfangen eines externen Abtastsignals, das angibt, wann die Speichervorrichtung das Abtasten der Daten zu beginnen hat, wobei beim Abtasten der Daten erste und zweite Datenwerte aufeinander folgend während eines Taktzyklus des externen Taktsignals abgetastet werden; und eine Vielzahl von Banken, wobei jede Bank der Vielzahl von Banken ein Speicherzellenfeld enthält, wobei die ersten und zweiten Datenwerte während der Schreiboperation in dem Speicherzellenfeld einer ausgewählten Bank der Vielzahl von Banken gespeichert werden.
  12. Speichervorrichtung nach Anspruch 11, wobei die Speichervorrichtung des Weiteren enthält: eine Vielzahl von Bitleitungen zum Zugreifen auf eine Untergruppe des Speicherzellenfelds, in die die ersten und zweiten Datenwerte gespeichert werden; und einen dritten Eingabeempfänger zum Empfangen eines zweiten Codes, der spezifiziert, ob eine Vorladeoperation durchgeführt wird, nachdem die ersten und zweiten Datenwerte gespeichert sind, wobei eine vorbestimmte Spannung an die Vielzahl von Bitleitungen während der Vorladeoperation angelegt ist.
  13. Speichervorrichtung nach Anspruch 11 oder 12, des Weiteren enthaltend einen vierten Eingabeempfänger zum Empfangen eines dritten Codes, der angibt, ob eine Erfassungsoperation in dem Speicherzellenfeld der ausgewählten Bank zu initiieren ist, bevor die ersten und zweiten Datenwerte gespeichert sind.
  14. Speichervorrichtung nach Anspruch 11, 12 oder 13, des Weiteren enthaltend eine Vielzahl von Anschlussstiften mit: einem ersten Anschlussstift, der mit dem ersten Eingangsempfänger gekoppelt ist, zum Empfangen des ersten Codes von einer ersten externen Signalleitung; und einem zweiten Anschlussstift, der mit dem zweiten Eingangsempfänger gekoppelt ist, zum Empfangen des externen Abtastsignals von einer zweiten externen Signalleitung.
  15. Speichervorrichtung nach Anspruch 14, wobei eine Untergruppe der Vielzahl von Anschlussstiften verwendet wird zum Empfangen einer Adressinformation, wobei die Adressinformation in einem gemultiplexten Format über eine Vielzahl von Taktzyklen des externen Taktsignals empfangen wird, und wobei die Adressinformation identifiziert, wo die ersten und zweiten Datenwerte in dem Speicherzellenfeld der ausgewählten Bank zu speichern sind.
  16. Speichervorrichtung nach Anspruch 14, wobei eine Untergruppe der Vielzahl von Anschlussstiften verwendet wird zum aufeinander folgenden Abtasten der ersten und zweiten Datenwerte von einem externen Bus.
  17. Speichervorrichtung nach Anspruch 15 oder 16, wobei der erste Anschlussstift in der Untergruppe der Vielzahl von Anschlussstiften enthalten ist, und wobei der zweite Anschlussstift aus der Untergruppe der Vielzahl von Anschlussstiften ausgeschlossen ist.
  18. Speichervorrichtung nach einem der Ansprüche 11 bis 17, wobei die Daten synchron in Bezug auf das externe Taktsignal abgetastet sind.
  19. Speichervorrichtung nach einem der Ansprüche 11 bis 18, wobei eine durch einen vorbestimmten Zustand des externen Abtastsignals relativ zu einer vorbestimmten Phase des externen Taktsignals angezeigte Zeitmarkierung angibt, wann die Speichervorrichtung mit dem Abtasten der Daten beginnen soll.
  20. Verfahren zum Steuern einer synchronen Halbleiterspeichervorrichtung durch eine Steuervorrichtung, wobei die Speichervorrichtung eine Vielzahl von Bänken enthält, wobei jede Bank der Vielzahl von Bänken ein Speicherzellenfeld enthält, wobei das Verfahren umfasst: Bereitstellen eines ersten Codes für die Speichervorrichtung, wobei der erste Code anzeigt, dass eine Schreiboperation in der Speichervorrichtung durchzuführen ist; Bereitstellen eines Abtastsignals für die Speichervorrichtung, wobei das Abtastsignal anzeigt, wann die Speichervorrichtung mit dem Abtasten von Daten beginnen soll, wobei die Speichervorrichtung beim Abtasten der Daten erste und zweite Datenwerte aufeinander folgend abtastet, während eines Taktzyklus des externen Taktsignals; und Bereitstellen einer Bankauswahlinformation für die Speichervorrichtung, wobei die Bankauswahlinformation eine Bank der Vielzahl von Bänken identifiziert, wobei die Speichervorrichtung während der Schreiboperation die ersten und zweiten Datenwerte in das in der durch die Bankauswahlinformation identifizierten Bank enthaltene Speicherzellenfeld schreibt.
  21. Verfahren nach Anspruch 20, des Weiteren enthaltend Bereitstellen einer Adressinformation für die Speichervorrichtung, wobei die Adressinformation eine Untergruppe des Speicherzellenfelds identifiziert, in die die ersten und zweiten Datenwerte geschrieben werden.
  22. Verfahren nach Anspruch 20 oder 21, des Weiteren enthaltend Bereitstellen eines zweiten Codes für die Speichervorrichtung, wobei der zweite Code anzeigt, dass die Speichervorrichtung eine Erfassungsoperation initiiert, bevor die ersten und zweiten Datenwerte geschrieben sind, wobei die Erfassungsoperation in dem in der durch die Bankauswahlinformation identifizierten Bank enthaltenen Speicherzellenfeld initiiert wird.
  23. Verfahren nach Anspruch 20, 21 oder 22, des Weiteren enthaltend Bereitstellen einer Vorladeinformation für die Speichervorrichtung, wobei die Vorladeinformation spezifiziert, ob eine Vorladeoperation in der Speichervorrichtung nach dem Schreiben der ersten und zweiten Datenwerte initiiert wird.
  24. Verfahren nach Anspruch 20, 21 oder 22, des Weiteren enthaltend Bereitstellen einer Bankinformation für die Speichervorrichtung, wobei die Bankinformation anzeigt, welche Bank der Vielzahl von Banken während einer Vorladeoperation vorzuladen ist, wobei die Speichervorrichtung eine Vielzahl von in der durch die Bankinformation gezeigten Bank enthaltenen Bit leitungen während der Vorladeoperation auf eine vorbestimmte Spannung setzt.
  25. Verfahren nach einem der Ansprüche 20 bis 24, des Weiteren enthaltend: Bereitstellen zusätzlicher Daten für die Speichervorrichtung, wobei die Speichervorrichtung die zusätzlichen Daten abtastet, bis eine Anzeige empfangen wird, wann das Abtasten der zusätzlichen Daten zu stoppen ist; Bereitstellen einer Adressinformation für die Speichervorrichtung, wobei die zusätzliche Adressinformation anzeigt, wohin die zusätzlichen Daten zu schreiben sind; und Bereitstellen der Anzeige für die Speichervorrichtung, wann das Abtasten der zusätzlichen Daten zu stoppen ist.
  26. Verfahren nach einem der Ansprüche 20 bis 25, des Weiteren enthaltend aufeinander folgendes Bereitstellen der ersten und zweiten Datenwerte für die Speichervorrichtung.
DE02012810T 1995-10-19 1996-10-18 Protokoll zur Kommunikation mit dynamischem Speicher Pending DE02012810T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US545292 1995-10-19
US08/545,292 US5748914A (en) 1995-10-19 1995-10-19 Protocol for communication with dynamic memory

Publications (1)

Publication Number Publication Date
DE02012810T1 true DE02012810T1 (de) 2006-01-26

Family

ID=24175641

Family Applications (2)

Application Number Title Priority Date Filing Date
DE02012810T Pending DE02012810T1 (de) 1995-10-19 1996-10-18 Protokoll zur Kommunikation mit dynamischem Speicher
DE69625082T Expired - Lifetime DE69625082T2 (de) 1995-10-19 1996-10-18 Kommunikationsprotokoll für dynamischen speicher

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69625082T Expired - Lifetime DE69625082T2 (de) 1995-10-19 1996-10-18 Kommunikationsprotokoll für dynamischen speicher

Country Status (8)

Country Link
US (4) US5748914A (de)
EP (5) EP1244110A3 (de)
JP (1) JPH11513830A (de)
KR (1) KR19990066947A (de)
AT (1) ATE228675T1 (de)
AU (1) AU7461296A (de)
DE (2) DE02012810T1 (de)
WO (1) WO1997014289A2 (de)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6810449B1 (en) * 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
JP4084428B2 (ja) * 1996-02-02 2008-04-30 富士通株式会社 半導体記憶装置
US5790888A (en) * 1996-08-12 1998-08-04 Seeq Technology, Inc. State machine for selectively performing an operation on a single or a plurality of registers depending upon the register address specified in a packet
US5923611A (en) * 1996-12-20 1999-07-13 Micron Technology, Inc. Memory having a plurality of external clock signal inputs
US5870347A (en) 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
JPH10293744A (ja) * 1997-04-18 1998-11-04 Nec Corp Ｐｃｉバス・システム
US6098123A (en) * 1997-05-08 2000-08-01 International Business Machines Corporation Method and apparatus for dynamic allocation of bandwidth to/from network adapter memory amongst active input/output ports
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6044429A (en) 1997-07-10 2000-03-28 Micron Technology, Inc. Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US6401167B1 (en) * 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US6343352B1 (en) 1997-10-10 2002-01-29 Rambus Inc. Method and apparatus for two step memory write operations
US5923594A (en) * 1998-02-17 1999-07-13 Micron Technology, Inc. Method and apparatus for coupling data from a memory device using a single ended read data path
US6456628B1 (en) * 1998-04-17 2002-09-24 Intelect Communications, Inc. DSP intercommunication network
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6405280B1 (en) 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US6167495A (en) 1998-08-27 2000-12-26 Micron Technology, Inc. Method and apparatus for detecting an initialization signal and a command packet error in packetized dynamic random access memories
US6633947B1 (en) * 1998-09-16 2003-10-14 Intel Corporation Memory expansion channel for propagation of control and request packets
US6122189A (en) * 1998-10-02 2000-09-19 Rambus Inc. Data packet with embedded mask
US6182183B1 (en) * 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6173354B1 (en) * 1998-12-04 2001-01-09 Intel Corporation Method and apparatus for decoupling internal latencies of a bus bridge from those on an external bus
US6748442B1 (en) * 1998-12-21 2004-06-08 Advanced Micro Devices, Inc. Method and apparatus for using a control signal on a packet based communication link
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
US8170538B2 (en) * 1999-12-06 2012-05-01 Solocron Media, Llc Methods and apparatuses for programming user-defined information into electronic devices
US6453373B1 (en) 1999-12-30 2002-09-17 Intel Corporation Method and apparatus for differential strobing
US6442098B1 (en) * 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
US6459647B1 (en) * 2000-02-08 2002-10-01 Alliance Semiconductor Split-bank architecture for high performance SDRAMs
US7325221B1 (en) 2000-08-08 2008-01-29 Sonics, Incorporated Logic system with configurable interface
US6807613B1 (en) * 2000-08-21 2004-10-19 Mircon Technology, Inc. Synchronized write data on a high speed memory bus
US6385094B1 (en) 2000-09-29 2002-05-07 Intel Corporation Method and apparatus for achieving efficient memory subsystem write-to-read turnaround through read posting
US6445624B1 (en) 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US7165094B2 (en) * 2001-03-09 2007-01-16 Sonics, Inc. Communications system and method with non-blocking shared interface
US20020147884A1 (en) * 2001-04-05 2002-10-10 Michael Peters Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US20030004699A1 (en) * 2001-06-04 2003-01-02 Choi Charles Y. Method and apparatus for evaluating an integrated circuit model
US7028118B2 (en) * 2001-12-12 2006-04-11 Texas Instruments Incorporated Multi-channel buffered serial port debugging
KR100415092B1 (ko) * 2002-05-13 2004-01-13 주식회사 하이닉스반도체 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법
US6813679B2 (en) * 2002-06-20 2004-11-02 Purple Mountain Server Llc Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM
US6851032B2 (en) 2002-08-16 2005-02-01 Micron Technology, Inc. Latency reduction using negative clock edge and read flags
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
DE102004014493B4 (de) * 2004-03-23 2006-11-02 Forschungszentrum Jülich GmbH Verfahren zur Bestimmung der Stromdichteverteilung in Brennstoffzellen
US8806103B2 (en) * 2004-04-28 2014-08-12 Hewlett-Packard Development Company, L.P. System and method for interleaving memory
US8060799B2 (en) * 2004-06-11 2011-11-15 Samsung Electronics Co., Ltd. Hub, memory module, memory system and methods for reading and writing to the same
US7669027B2 (en) 2004-08-19 2010-02-23 Micron Technology, Inc. Memory command delay balancing in a daisy-chained memory topology
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US20060095652A1 (en) * 2004-10-29 2006-05-04 Hermann Ruckerbauer Memory device and method for receiving instruction data
EP3471020B1 (de) * 2005-01-27 2021-03-03 Leica Biosystems Imaging Inc. Systeme und verfahren zur ansicht dreidimensionaler virtueller dias
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
WO2007002324A2 (en) 2005-06-24 2007-01-04 Metaram, Inc. An integrated memory core and memory interface circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US20080028135A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. Multiple-component memory interface system and method
US7724589B2 (en) * 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7757064B2 (en) * 2006-09-07 2010-07-13 Infineon Technologies Ag Method and apparatus for sending data from a memory
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US20090063786A1 (en) * 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8521979B2 (en) * 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
EP2441007A1 (de) 2009-06-09 2012-04-18 Google, Inc. Programmierung von dimm-abschlusswiderstandswerten
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
JP6072449B2 (ja) * 2012-07-09 2017-02-01 ルネサスエレクトロニクス株式会社 半導体記憶回路及びその動作方法
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
CN109313918B (zh) 2016-09-02 2023-04-28 拉姆伯斯公司 具有输入/输出数据速率对齐的存储器部件
US11574372B2 (en) 2017-02-08 2023-02-07 Upstream Data Inc. Blockchain mine at oil or gas facility
US20190171609A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Non-destructive outside device alerts for multi-lane i3c
US11016456B2 (en) 2018-01-11 2021-05-25 Lancium Llc Method and system for dynamic power delivery to a flexible datacenter using unutilized energy sources
US11016553B2 (en) 2018-09-14 2021-05-25 Lancium Llc Methods and systems for distributed power control of flexible datacenters
US11031787B2 (en) 2018-09-14 2021-06-08 Lancium Llc System of critical datacenters and behind-the-meter flexible datacenters
US10873211B2 (en) 2018-09-14 2020-12-22 Lancium Llc Systems and methods for dynamic power routing with behind-the-meter energy storage
US10367353B1 (en) 2018-10-30 2019-07-30 Lancium Llc Managing queue distribution between critical datacenter and flexible datacenter
US10452127B1 (en) 2019-01-11 2019-10-22 Lancium Llc Redundant flexible datacenter workload scheduling
US11128165B2 (en) 2019-02-25 2021-09-21 Lancium Llc Behind-the-meter charging station with availability notification
CA3183109A1 (en) 2019-05-15 2020-11-19 Upstream Data Inc. Portable blockchain mining system and methods of use
US11397999B2 (en) 2019-08-01 2022-07-26 Lancium Llc Modifying computing system operations based on cost and power conditions
US11868106B2 (en) 2019-08-01 2024-01-09 Lancium Llc Granular power ramping
US10608433B1 (en) 2019-10-28 2020-03-31 Lancium Llc Methods and systems for adjusting power consumption based on a fixed-duration power option agreement
US11042948B1 (en) 2020-02-27 2021-06-22 Lancium Llc Computing component arrangement based on ramping capabilities

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2188759B (en) * 1986-04-05 1990-09-05 Burr Brown Ltd Data processing with op code early comparison
JPS6350998A (ja) * 1986-08-19 1988-03-03 Toshiba Corp 半導体記憶装置
JPS63239676A (ja) † 1987-03-27 1988-10-05 Hitachi Ltd 半導体記憶装置
JPH0212541A (ja) * 1988-04-29 1990-01-17 Internatl Business Mach Corp <Ibm> コンピユーテイング・システム及びその動作方法
US5301278A (en) * 1988-04-29 1994-04-05 International Business Machines Corporation Flexible dynamic memory controller
US5404327A (en) * 1988-06-30 1995-04-04 Texas Instruments Incorporated Memory device with end of cycle precharge utilizing write signal and data transition detectors
US5172379A (en) * 1989-02-24 1992-12-15 Data General Corporation High performance memory system
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
US5289585A (en) * 1990-03-26 1994-02-22 Siemens Nixdorf Informationssysteme Ag Multiprocessor system having a system bus for the coupling of several processing units with appertaining private cache memories and a common main memory
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
IL96808A (en) † 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5251178A (en) * 1991-03-06 1993-10-05 Childers Jimmie D Low-power integrated circuit memory
WO1992021088A1 (en) * 1991-05-17 1992-11-26 Eastman Kodak Company Novel electrical bus structure
US5345573A (en) * 1991-10-04 1994-09-06 Bull Hn Information Systems Inc. High speed burst read address generation with high speed transfer
US5381538A (en) * 1991-10-15 1995-01-10 International Business Machines Corp. DMA controller including a FIFO register and a residual register for data buffering and having different operating modes
JP2599539B2 (ja) * 1991-10-15 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 直接メモリ・アクセス装置及びルック・アヘッド装置
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
FR2695227B1 (fr) * 1992-09-02 1994-10-14 Aton Systemes Procédé pour le transfert entrelacé des données entre la mémoire d'un ordinateur et un équipement périphérique constitué d'un système de gestion et de plusieurs unités de stockage.
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
JPH06202933A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 同期式大規模集積回路記憶装置
CA2109043A1 (en) * 1993-01-29 1994-07-30 Charles R. Moore System and method for transferring data between multiple buses
JP2605576B2 (ja) * 1993-04-02 1997-04-30 日本電気株式会社 同期型半導体メモリ
US5504874A (en) * 1993-09-29 1996-04-02 Silicon Graphics, Inc. System and method of implementing read resources to maintain cache coherency in a multiprocessor environment permitting split transactions
JP3304577B2 (ja) * 1993-12-24 2002-07-22 三菱電機株式会社 半導体記憶装置とその動作方法
US5533204A (en) * 1994-04-18 1996-07-02 Compaq Computer Corporation Split transaction protocol for the peripheral component interconnect bus
ATE195381T1 (de) * 1994-06-17 2000-08-15 Advanced Micro Devices Inc Speicherübertragungsgeschwindigkeitsbegrenzung für pci-meister
US5638531A (en) * 1995-06-07 1997-06-10 International Business Machines Corporation Multiprocessor integrated circuit with video refresh logic employing instruction/data caching and associated timing synchronization

Also Published As

Publication number Publication date
EP2290551A3 (de) 2011-12-21
EP1244110A3 (de) 2005-11-09
EP2290549B1 (de) 2015-06-24
US5748914A (en) 1998-05-05
EP0870241A1 (de) 1998-10-14
US6122688A (en) 2000-09-19
US5913046A (en) 1999-06-15
DE69625082D1 (de) 2003-01-09
EP1244110A2 (de) 2002-09-25
EP0870241B2 (de) 2009-08-05
EP2290549A2 (de) 2011-03-02
EP2290550A3 (de) 2011-12-21
WO1997014289A3 (en) 1998-04-02
ATE228675T1 (de) 2002-12-15
EP2290550A2 (de) 2011-03-02
EP2290550B1 (de) 2014-01-15
EP2290549A3 (de) 2011-05-18
US5966731A (en) 1999-10-12
EP2290551B1 (de) 2013-06-12
EP2290551A2 (de) 2011-03-02
WO1997014289A2 (en) 1997-04-24
JPH11513830A (ja) 1999-11-24
DE69625082T2 (de) 2003-09-11
AU7461296A (en) 1997-05-07
EP0870241B1 (de) 2002-11-27
KR19990066947A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
DE02012810T1 (de) Protokoll zur Kommunikation mit dynamischem Speicher
DE06125958T1 (de) Eingang/Ausgang einer integrierten Schaltung mit einer Hochleistungsbusschnittstelle
DE3334556C2 (de) Dynamischer RAM-Speicher mit Adressen-Multiplexbetrieb
DE3115541C2 (de)
DE19955601C2 (de) Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
DE19807298C2 (de) Synchrone Halbleiterspeichereinrichtung
DE10059596A1 (de) Verfahren zur Zeiteinstellung eines Systemspeichers
DE19526411A1 (de) Programmierbarer dynamischer Direktzugriffsspeicher (DRAM)
MY104737A (en) Apparatus and method for accessing data stored in a page mode memory.
DE4141892A1 (de) Halbleiterspeichereinrichtung
DE4236453A1 (de)
DE4100670A1 (de) Halbleiterspeichervorrichtung mit eingebautem cache-speicher und verfahren zum betreiben einer solchen
DE19740223C2 (de) Verfahren zum Prüfen einer Speichersteuerung
DE4129875A1 (de) Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer
DE4034167C2 (de)
DE3938826C2 (de)
DE10125724A1 (de) Speichersystem, Speicherbauelement und Speicherdatenzugriffsverfahren
DE3943095A1 (de) Einrichtung und verfahren zum zuordnen verfuegbaren speicherraums zum systemspeicherraum in einem computersystem
DE19738893A1 (de) Schaltsignalgenerator und diesen verwendendes, synchrones SRAM
DE19807739B4 (de) Kombinierter Integrierter Speicher- und Logikschaltkreis und Testverfahren hierfür
DE102004050037B4 (de) Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren
DE10258131B4 (de) Halbleiterspeicherbauelement und zugehöriges Schreib-/Leseverfahren
DE69932891T2 (de) Informationsverarbeitungsgerät und -verfahren, und Darstellungsmedium
DE19511259A1 (de) Video-RAM und Verfahren zur Ausgabe von seriellen Daten
DE69915719T2 (de) Datenrecorder und Schaltung zur Erzeugung von Daten