DE10033977B4 - Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern - Google Patents

Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern Download PDF

Info

Publication number
DE10033977B4
DE10033977B4 DE10033977A DE10033977A DE10033977B4 DE 10033977 B4 DE10033977 B4 DE 10033977B4 DE 10033977 A DE10033977 A DE 10033977A DE 10033977 A DE10033977 A DE 10033977A DE 10033977 B4 DE10033977 B4 DE 10033977B4
Authority
DE
Germany
Prior art keywords
interconnect structure
structure according
pads
interconnect
structure body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10033977A
Other languages
English (en)
Other versions
DE10033977A1 (de
Inventor
Cuong Van Belleville Pham
Frank Burke Highland Dipiazza
Jay DeAvis W. Bloomfield Baker
Mark Alan Dearborn Heights Straub
Vivek Amir Farmington Hills Jairazbhoy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Motor Co
Original Assignee
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Motor Co filed Critical Ford Motor Co
Publication of DE10033977A1 publication Critical patent/DE10033977A1/de
Application granted granted Critical
Publication of DE10033977B4 publication Critical patent/DE10033977B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

Zwischenverbindungsstruktur zum elektrischen Verbinden eines Halbleiterchips mit einem Schichtträger, umfassend:
a. einen aus einem dielektrischen Material hergestellten Zwischenverbindungsstruktur-Körper, der eine Kontaktfläche und eine gegenüber liegende Bondfläche aufweist;
b. mehrere um den Randbereich der Kontaktfläche angeordnete Kontaktpads;
c. mehrere im Wesentlichen über den gesamten Bereich der Bondfläche angeordnete Bondpads; und
d. mehrere elektrische Leiterbahnen, die im Wesentlichen innerhalb des Zwischenverbindungsstruktur-Körpers derart angeordnet sind, dass jede Leitung einen der Kontaktpads mit einem entsprechenden der Bondpads verbindet,
gekennzeichnet durch
e. einen innerhalb des Zwischenverbindungsstruktur-Körpers definierten abgedichteten Kühlkanal; und
f. ein im Wesentlichen den Kühltunnel ausfüllendes fluides Medium.

Description

  • Die vorliegende Erfindung betrifft im allgemeinen Bauteile für integrierte Schaltkreise (IC) wie Halbleiterchips und insbesondere Zwischenverbindungsstrukturen zur Montage von Halbleiterchips auf Schichtträgern.
  • In der DE 196 51 122 A1 wird ein Halbleiterbauelement mit einer Zwischenverbindungsstruktur zum Verbinden des Halbleiterchips mit einem Schichtträger beschrieben. Der Zwischenverbindungsstrukturkörper besteht dabei aus einem dielektrischen Material und weist eine Kontaktfläche und eine gegenüberliegende Bondfläche auf. Um den Randbereich der Kontaktfläche sind mehrere Chipverbindungsstrukturen angeordnet, sowie mehrere im Wesentlichen über den gesamten Bereich der Bondfläche angeordnete Substratverbindungsstrukturen. Des Weiteren sind mehrere elektrische Leiterbahnen vorgesehen, die im Wesentlichen innerhalb des Zwischenverbindungsstrukturkörpers derart angeordnet sind, dass jede Leitung eine der Chipverbindungsstrukturen mit einer entsprechenden Substratverbindungsstruktur verbindet.
  • Bei normalen Verfahren der Flip-Chip-Montage wird ein integrierter Halbleiterchip 50 (siehe 1A) typischerweise mit Bondpads versehen, ein Verfahren, bei dem dicke Metallschichten (z. B. 25 bis 100 Mikrometer) aus Gold oder Lötmetall 24 mit den Bondkontaktstellen 54 aus Aluminium des Halbleiterchips metallurgisch gebondet werden. Der Halbleiterchip mit Bondpads wird anschließend umgedreht ("upside down"), wobei die Bumps 24 nach unten gegen die entsprechenden Kontaktpads 72 auf einem Schichtträger 70 (beispielsweise einer Leiterplatte) zeigen. Danach werden Bondpads aus Lötmetall aufgeschmolzen oder Bumps aus Gold diffusionsgebonded, um die Bumps, wie in 1B dargestellt, mit ihren jeweiligen Kontaktpads auf dem Schichtträger zu bonden.
  • Da Halbleiterchips seit je an Leadframes drahtgebunden und dann in Polymergehäusen oder keramischen Gehäusen (wie in DIPs (Dual Inline Packages), QFPs (Quad Flat Packages) usw.) gekapselt worden sind, sind die Bondpads auf einem Halbleiterchip typischerweise im Randbereich der Bondfläche des Chips (d. h. in der Nähe der Außenkante oder des Außenrandes des Chips) angeordnet. Dies stellt für die Nutzung des Flip-Chip-Bondens so lange kein Problem dar, wie es sich um große Chips handelt und/oder die Anzahl von Bondpads gering ist, so dass die Verwendung großer Pads ermöglicht wird. Wenn jedoch die Größe der Bondpads verringert wird und/oder die Anzahl der Bondpads größer wird, müssen kleinere Bondpads hergestellt werden, und/oder sie müssen enger, d.h. in einem geringeren Raster, voneinander beabstandet sein. Dies bedeutet, dass die Registrierung und das Bonden der Bondpads zu den Kontaktpads viel schwieriger wird.
  • Eine Möglichkeit dieses Problem anzugehen bestand darin, die Bondpads 24 über den größten Teil der gesamten Oberseite der Bondfläche (2) zu verteilen, statt die Bondpads auf die üblichen Stellen am Außenrand (1A) zu beschränken. Wenn die Bondpads jedoch von ihren typischen Positionen am Außenrand nach innen zur Mitte der Bondfläche versetzt werden, sind sie über den Transistoren und den anderen dort angeordneten, empfindlichen Halbleiterbauelementen 52 angeordnet, die nur durch eine dünne Passivierungsschicht 56 von der Oberfläche getrennt sind. Dies stellt ein Problem dar, weil die Wärme und/oder der Druck, die zum Aufschmelzen oder Diffundieren der Bumps 24 erforderlich sind, um zwischen den Bondpads und Kontaktpads eine metallurgische Verbindung zu bilden, oft die benachbarten/darunter liegenden Transistoren und IC-Bauelemente 56 schädigen. Dieses Problem hat deshalb das Flip-Chip-Bonden praktisch auf die Verwendung des Aufschmelzlötverfahrens bei verhältnismäßig niedriger Temperatur und geringem Druck mit Bondpads ausschließlich am Außenrand beschränkt. Dies setzt aber, wie oben erwähnt, ernsthafte Grenzen hinsichtlich der Anzahl von nutzbaren Bondpads.
  • Es wäre daher wünschenswert, eine Möglichkeit zum Einsatz einer höheren Anzahl von Bondpads zu finden, ohne dass das oben erwähnte Risiko einer Schädigung der empfindlichen Transistoren und anderen IC-Bauelemente eingegangen werden muß.
  • Mit der vorliegenden Erfindung werden die Nachteile der bekannten Möglichkeiten überwunden, indem eine Zwischenverbindungsstruktur vorgesehen wird, mit der eine Verbindung eines Halbleiterchips mit einem Schichtträger unter Verwendung einer großen Anzahl von Bondpads und/oder größeren Bondpads ohne die oben erwähnten Nachteile ermöglicht wird. Diese Zwischenverbindungsstrukturumfasst einen aus einem dielektrischen Material hergestellten Zwischenverbindungsstruktur-Körper, der eine Kontaktfläche sowie eine gegenüber liegende Bondfläche aufweist, mehrere um den Randbereich der Kontaktfläche herum angeordnete Kontaktpads, mehrere im Wesentlichen über den gesamten Bereich der Bondfläche angeordnete Bondpads und mehrere im Wesentlichen innerhalb des Zwischenverbindungsstruktur-Körpers angeordnete elektrische Leiterbahnen, so dass jede Leitung eine der Kontaktpads mit einer entsprechenden der Bondpads verbindet. Die Zwischenverbindungsstruktur umfasst erfindungsgemäß einen innerhalb des Zwischenverbindungsstruktur-Körpers definierten abgedichteten Kühlkanal, ein den Kühlkanal im Wesentlichen ausfüllendes fluides Medium und ein piezoelektrisches Element, das an den Zwischenverbindungsstruktur-Körper derart angeschlossen ist, dass das piezoelektrische Element mit dem Kühlkanal und dem fluiden Medium in Verbindung steht, wobei das piezoelektrische Element mit mindestens zwei der elektrischen Leiterbahnen betriebsfähig verbunden ist.
  • Eine Aufgabe sowie ein Vorteil der Erfindung bestehen darin, dass die erfindungsgemäße Zwischenverbindungsstruktur die Verwendung einer größeren Anzahl von Bondpads und/oder größere Bondpads ermöglicht als bei Nutzung bekannter Techniken möglich gewesen wäre.
  • Ein weiterer Vorteil besteht darin, dass die vorliegende Erfindung die Verwendung von solchen größeren Bondpads und/oder einer größeren Anzahl von Bondpads ermöglicht, während das Risiko einer Schädigung der empfindlichen Transistoren und anderer IC-Bauelemente des Halbleiterchips bedeutend reduziert wird.
  • Ein weiterer Vorteil besteht darin, dass das piezoelektrische Element, die Kühlkanäle und das fluide Medium so zusammenwirken, dass für den angeschlossenen Halbleiterchip eine verbesserte Kühlung bewirkt wird.
  • Diese und andere Vorteile, charakteristische Merkmale und Aufgaben der Erfindung ergeben sich aus den nachfolgenden Zeichnungen, der ausführlichen Beschreibung und den Patentansprüchen.
  • Es zeigen
  • 1A–B: eine Draufsicht auf einen Flip-Chip bzw. eine Seitenansicht eines Flip-Chips mit Bondpads am Außenrand nach dem Stand der Technik;
  • 2: die Draufsicht auf einen Flip-Chip nach dem Stand der Technik mit Bondpads, die über dessen gesamte Bondfläche verteilt sind;
  • 3A–B: eine Draufsicht bzw. eine Ansicht von unten auf eine Zwischenverbindungsstruktur zum Bonden eines Flip-Chips auf einem Schichtträger nach dem Stand der Technik;
  • 4: eine Seitenansicht im Schnitt einer Zwischenverbindungsstruktur, eines Flip-Chips und eines Schichtträgers vor dem Bonden nach dem Stand der Technik;
  • 5A–B: Seitenansichten im Schnitt eines ersten Ausführungsbeispiels der Zwischenverbindungsstruktur nach der vorliegenden Erfindung jeweils durch ihren Kühlkanal und durch deren Leiterbahnen;
  • 6A–B: Seitenansichten im Schnitt eines zweiten Ausführungsbeispiels einer Zwischenverbindungsstruktur gemäß der vorliegenden Erfindung jeweils durch ihren Kühlkanal und durch deren Leiterbahnen;
  • 7A–B: Seitenansichten im Schnitt eines dritten Ausführungsbeispiels einer Zwischenverbindungsstruktur nach der vorliegenden Erfindung jeweils durch ihren Kühlkanal und durch deren Leiterbahnen;
  • 8A–B: auseinander gezogene Seitenansichten im Schnitt des dritten Ausführungsbeispiels der Zwischenverbindungsstruktur jeweils der 7A–B.
  • Mit Bezug auf die Zeichnungen zeigen die 5 bis 8 eine Zwischenverbindungsstruktur 10 zum elektrischen Verbinden eines Halbleiterchips 50 mit einem Schichtträger 70. Die Zwischenverbindungsstruktur 10 umfasst: einen aus einem dielektrischen Material hergestellten Zwischenverbindungsstruktur-Körper 12, der eine Kontaktfläche 14 sowie eine gegenüber liegende Bondfläche 16 aufweist, mehrere um den Randbereich der Kontaktfläche 14 herum angeordnete Kontaktpads 18, mehrere im Wesentlichen über den gesamten Bereich der Bondfläche 16 angeordnete Bondpads 20 und mehrere im Wesentlichen in dem Zwischenverbindungsstruktur-Körper angeordnete elektrische Leiterbahnen 22, so dass jede Leiterbahn 22 einen der Kontaktpads 18 mit einem entsprechenden der Bondpads 20 verbindet.
  • Vorzugsweise ist der Zwischenverbindungsstruktur-Körper 12 aus einem keramischen Material, welches Silizium enthält, hergestellt, das leicht zur gewünschten Form und Anordnung bearbeitet werden kann. Für die meisten Anwendungen sollte der Halbleiterchip 50 rechtwinklig sein, und der entsprechende Zwischenverbindungsstruktur-Körper 12 sollte ebenso im Wesentlichen rechtwinklig sein und etwa die gleiche Größe wie der Chip 50 aufweisen sowie im Wesentlichen bezüglich des Aufbaus waferähnlich sein (d.h. eine Dicke aufweisen, die viel kleiner ist als dessen Länge und Breite).
  • Die Kontaktpads 18 sind um den Randbereich der Kontaktfläche 14 mit den entsprechenden Bondpads 54 des Halbleiterchips 50 gepaart angeordnet. Damit bleibt ein mittlerer, normalerweise rechtwinkliger Bereich in der Mitte der Kontaktfläche 14 übrig, der frei von Kontaktpads ist. Dieser kontaktpadfreie Bereich entspricht im Wesentlichen dem IC-Teil 52 des Halbleiterchips. Die Bondpads 20 sind einerseits nicht wie die Kontaktpads nur um den Randbereich der Fläche 16 des Zwischenverbindungsstruktur-Körpers 12 angeordnet. Vielmehr sind die Bondpads 20 im Wesentlichen über den gesamten Bereich der Bondfläche 16 angeordnet. Diese Nutzung der im Wesentlichen gesamten Unterfläche 16 der Zwischenverbindungsstruktur führt zu einem viel größeren Bereich, in dem die Kontaktpads verteilt sein können, als für den Fall, dass nur ein Bereich mit enger Randfläche genutzt wird. Dies ermöglicht die Nutzung von Bondpads 20, die erheblich größer sind als die Kontaktpads 18 der Zwischenverbindungsstruktur.
  • Außerdem sind in dem Zwischenverbindungsstruktur-Körper 12 mehrere elektrische Leiterbahnen 22 vorgesehen, wobei jede mindestens ein Kontaktpad 18 mit mindestens einem Bondpad 20 verbindet. Diese Leitungen 22 sind vorzugsweise als durchkontaktierte Löcher oder Durchsteiger ausgebildet (d.h. als maschinell bearbeitete, geätzte oder anderweitig in der Zwischenverbindungsstruktur ausgebildete Löcher, die anschließend selektiv galvanisiert oder mit Kupfer oder einem anderen leitfähigen Metall beschichtet sind. Eine kleine Leiterbahn oder ein Fortsatz kann sich entlang der oberen Fläche 14 und der unteren Fläche 16 erstrecken, die den oberen und den unteren Teil jeder Leitung/jeder Durchkontaktierung mit deren jeweiligen Kontaktpads 18 oder Bondpads 20 verbinden.
  • Die Zwischenverbindungsstruktur 10 umfasst nun erfindungsgemäß einen innerhalb des Zwischenverbindungsstruktur-Körpers 12 definierten abgedichteten Kühlkanal 28, ein im Wesentlichen den Kühlkanal 28 ausfüllendes fluides Medium 30 und ein piezoelektrisches Element 26, das an den Zwischenverbindungsstruktur-Körper derart angeschlossen ist, dass das piezoelektrische Element mit dem Kühlkanal 28 und dem fluiden Medium 30 in Verbindung steht. Der Kühlkanal 28 kann in dem Zwischenverbindungsstruktur-Körper 12 mit einem Verfahren zur Mikrobearbeitung von Silizium enthaltendem Material oder mit einem anderen geeigneten Verfahren hergestellt werden. Die Zwischenverbindungsstruktur kann wahlweise zwei oder mehrere Kühlkanäle 28 enthalten. Welche Anzahl von Kanälen 28 auch vorgesehen ist, zwei Kriterien sollten eingehalten werden, um den Grad der Wirksamkeit der Kühlkanäle zu maximieren:
    • (1) Jeder Kanal 28 sollte abgedichtet und vorzugsweise vollständig mit dem fluiden Medium 30 gefüllt sein.
    • (2) Jeder Kanal 28 sollte sich entlang eines größeren Teils (d.h. > 50%) der Länge und/oder der Breite des Zwischenverbindungsstruktur-Körpers und vorzugsweise im Wesentlichen entlang der ganzen Länge und/oder der Breite erstrecken.
  • Das piezoelektrische Element 26 sollte in Bezug auf den Zwischenverbindungsstruk tur-Körper derart angeordnet sein, dass das Element 26 mit mindestens zwei der Bondinseln 20P , vorzugsweise durch Verbindung mit deren jeweiligen Leitungen 22P , betriebsfähig verbunden ist. Diese beiden Kontaktpads 20P verbinden das piezoelektrische Element 26 elektrisch mit dem Schaltkreis auf dem Schichtträger. Wenn das Element 26 durch den Schaltkreis auf dem Schichtträger elektrisch mit Impulsen beaufschlagt wird, schwingt es mit einer vorgegebenen Frequenz, wobei innerhalb des fluiden Mediums bei geeigneter Auswahl der Elementgröße, der Anordnung des Elements in Bezug auf den Kanal, der Abmessungen des Kühlkanals, der Art des fluiden Mediums, der Schwingungsfrequenz des Elements usw. eine stehende Welle erzeugt wird. Diese stehende Welle bewirkt, dass sich das fluide Medium 30 innerhalb des Kühlkanals 28 hin- und herbewegt. Dies erleichtert seinerseits eine gleichmäßigere Wärmeübertragung innerhalb des Kanals. Somit wird Wärme von beliebigen, große Wärme erzeugenden Stellen in der Zwischenverbindungsstruktur/im Chip gleichmäßiger innerhalb des Kühlkanals verteilt, so dass örtliche Überhitzungen ("hot spots") vermieden werden. Damit werden die empfindlichen IC-Bauelemente des Chips vor thermischer Schädigung geschützt.
  • Die Frequenz der stehenden Welle wird über die nachstehende Gleichung bestimmt: f = v/2Lwobei f die Frequenz, v die Geschwindigkeit der Wellenausbreitung im fluiden Medium und L der Abstand zwischen dem piezoelektrischen Bauelement an einem Ende des Kühlkanals und der entfernten (reflektierenden) Wand des Kanals ist. Für die meisten Anwendungen wird v in den Bereich von 900 bis 1.600 Meter pro Sekunde und L in den Bereich von 1 bis 6,25 mm (40 bis 250 mil) fallen. Beispielsweise ergibt sich bei Verwendung von L = 1,25 mm (50 mil) und v = 1 000 m/s eine Frequenz f von etwa 400 kHz. Ein vernünftiger Frequenzbereich für die vorliegende Erfindung wäre etwa 40 bis 500 kHz.
  • Nachfolgend werden ein Verfahren zur Herstellung und Verwendung der Zwischenverbindungsstruktur 10 angegeben:
    Zuerst wird, wie in den 8A–B dargestellt ist, ein zweiteiliger Zwischenverbin dungsstruktur-Körper mit einem Verfahren zur Mikrobearbeitung von Silizium enthaltenden Material hergestellt, das eine obere Hälfte 12T und eine ergänzende untere Hälfte 12B aufweist. Indem die Zwischenverbindungsstruktur zweiteilig ausgeführt wird, ist die Herstellung der Kühlkanäle 28 und Leitungs-Durchkontaktierungen in den beiden Hälften erleichtert. Vorzugsweise wird durch Mikrobearbeitung ein erster Siliziumwafer hergestellt, um mehrere obere Hälften 12T zu bilden, und ein zweiter Siliziumwafer, um mehrere entsprechende untere Hälften 12B zu bilden. Dies stellt eine bevorzugte Möglichkeit für solche Zwischenverbindungsstrukturen gemäß den 68 dar. Allerdings kann es für Zwischenverbindungsstrukturen gemäß 5 günstiger sein, diese auf einem Wafer einzeln herzustellen, statt dass jeweils viele gleichzeitig hergestellt werden.
  • In einem zweiten Schritt werden die elektrischen Leiterbahnen 22 gebildet. Dies kann zum Beispiel dadurch erreicht werden, dass die maschinell bearbeiteten Durchgangslöcher in jeder Hälfte der Zwischenverbindungsstruktur unter Krafteinwirkung mit Silberpaste, Goldpaste oder dergleichen gefüllt werden. Vorzugsweise wird eine Paste aus Edelmetall verwendet. Die mit Paste gefüllten Hälften der Zwischenverbindungsstruktur werden anschließend bei einer Temperatur gebrannt, die hoch genug ist, um die Paste zu schmelzen und feste Leitungen aus Metall innerhalb der Durchgangslöcher zu bilden.
  • In einem dritten Schritt werden der erste Wafer und der zweite Wafer justiert und miteinander verklebt, beispielsweise durch anodisches Schweißen, so dass jede obere Hälfte 12T der Zwischenverbindungsstruktur mit deren jeweiligen unteren Hälfte 12B justiert und auf diese aufgeklebt wird. Wahlweise umfasst der obige zweite Schritt nur das Füllen der Durchgangslöcher mit Paste, wobei der Brennschritt mit hoher Temperatur bis nach dem dritten Schritt zurückgestellt wird, d.h. bis zu dem Zeitpunkt, nach dem die obere Hälfte und die untere Hälfte der Zwischenverbindungsstruktur miteinander verbunden worden sind.
  • In einem vierten Schritt werden die Kontaktpads 18 und die Bondpads 20 jeweils auf der Kontaktfläche 14 und der Bondfläche 16 des Zwischenverbindungsstruktur-Körpers ausgebildet, vorzugsweise durch Sputtern eines Edelmetalls auf die gewünschten Positionen der Kontaktpads.
  • In einem fünften Schritt wird das Sandwich aus Zwischenverbindungsstruktur, erstem Wafer und zweitem Wafer mit einem kompletten Wafer aus integrierten Schaltkreisen justiert und mit diesem verbunden, so dass die Kontaktpads 18 jeder Zwischenverbindungsstruktur 10 mit den jeweiligen Bondpads 54 jedes Chips 50 verbunden sind. Alternativ dazu kann das Sandwich aus Zwischenverbindungsstruktur und Wafer auch in einzelne Zwischenverbindungsstrukturen 10 zersägt werden, wobei jede einzelne Zwischenverbindungsstruktur anschließend mit einem entsprechenden IC-Chip auf dem IC-Wafer verbunden wird. In jedem Fall kann mit anodischem Schweißen, Gold-Gold-Thermokom-pressions-Bonden oder mit einem höhenfaltbaren Kleber (Z-axis-collapsing adhesive) eine Verbindung hergestellt werden.
  • In einem sechsten Schritt kann ein Verfahren zur Übertragung von Kugeln ("Ball transfer") genutzt werden, um die Bondpads 20 der Zwischenverbindungsstruktur mit vorher hergestellten Lotkugeln 24 zu versehen. Dieses Verfahren ist dem ähnlich, das verwendet wird, um BGA-Packages (ball grid arrays packages) mit Lotkugeln zu versehen. Dazu wird folgendes Verfahren angewendet:
    • (1) Die Lotkugeln werden für jede Zwischenverbindungsstruktur in einem vorbestimmten Layout entsprechend dem Muster, in dem die Bondpads angeordnet sind, auf einem papierähnlichen Träger erzeugt.
    • (2) Flussmittel wird auf die Bondpads 20 aufgebracht.
    • (3) Der Papierträger wird derart benachbart zur Zwischenverbindungsstruktur gebracht, dass die Lotkugeln die Bondpads kontaktieren und über das Flussmittel daran festkleben.
    • (4) Die Baugruppe wird einem Aufschmelzprozess bei niedriger Temperatur ausgesetzt, so dass die Lotkugeln aufschmelzen, ihre jeweiligen Kontaktpads 20 benetzen und darauf fest werden. Während des Reflow (Aufschmelzen) schwimmt der Papierträger auf den geschmolzenen Lotkugeln auf und kann abgenommen werden.
  • Die Lotkugeln 24 dienen als Anschluss-Metallisierungen, die eine anschließende Verbindung der Bondpads 20 mit den Montagestellen 72 des Schichtträgers erleichtern. Alternativ dazu können diese Anschluss-Metallisierungen 24 zusätzlich zu Lot kugeln auch metallische Bumps aufweisen, die durch wire bumping, Mehrschichtabscheidung von Metallen, beispielsweise von Schichten aus Wolfram, Titan, Palladium usw., oder dergleichen gebildet werden.
  • In einem siebten Schritt wird das Dreifachwafer-Sandwich aus unterer Zwischenverbindungsstruktur, oberer Zwischenverbindungsstruktur und IC-Chip zersägt, um das Sandwich in einzelne Anordnungen von Chips zu vereinzeln. Jede Chip-Anordnung soll einen oder mehrere mit einer einzelnen Zwischenverbindungsstruktur 10 verbundene IC-Chips 50 aufweisen.
  • In einem achten Schritt werden die Kühlkanäle 28 mit dem fluiden Medium 30 gefüllt. Das fluide Medium 30 ist vorzugsweise eine Flüssigkeit und kein Gas Die Flüssigkeit weist vorzugsweise eine relativ niedrige Viskosität, eine verhältnismäßig hohe Wärmekapazität und Leitfähigkeit und vorzugsweise einen Siedepunkt oberhalb von 160°C auf. Für nichtstationäre Anwendungen könnte ein Fluid genutzt werden, das einen niedrigeren Siedepunkt, beispielsweise genau unterhalb der maximalen Betriebstemperatur des Chips, etwa bei 125°C bis 150°C, und eine hohe Verdampfungswärme aufweist. Dies könnte während eines routinemäßigen Betriebes eine Wärmeübertragung durch Zirkulation und bei kurzen Temperaturüberschreitungen einen Phasenumwandlungsschutz bewirken. In diesen Fällen könnte das Fluid aus der Familie von "FLUORINERT" -Flüssigkeiten von Minnesota Mining and Manufacturing Co. ("3M") mit dem geeigneten Siedepunkt ausgewählt werden. Für kurzzeitige oder nicht kurzzeitige Anwendungen kann es geeignet sein, als fluides Medium Weichlote mit niedrigem Schmelzpunkt, beispielsweise eine eutektische Mischung aus Sn und Bi, einzusetzen, vorausgesetzt, dass das Lot Oberflächen des Kanals auch benetzen kann. Unterhalb des Schmelzpunktes wird so die Wärmeleitung für einen Temperaturausgleich sorgen und oberhalb des Schmelzpunktes sowohl die Wärmeleitung als auch Konvektion. Vorteile einer Phasenumwandlung würden ebenfalls bewahrt werden. Dies wäre besonders nützlich, falls der Chip keine inhomogenen und diskontinuierlichen (d. h. kurzzeitig vorübergehenden) Wärmequellen aufweisen würde, die während kurzer Zeiträume "hot spots" verursachen würden. Der Phasenumwandlungseffekt würde ein "Verschmieren" der örtlichen (kurzzeitig auftretenden) Temperaturüberschreitung ermöglichen, während sich eine Zirkulation oberhalb des Schmelztemperatur des fluiden Mediums ergibt.
  • In einem neunten Schritt werden mit dem Zwischenverbindungsstruktur-Körper 12 ein oder mehrere piezoelektrische Elemente 26 derart verbunden, dass jedes Element 26 mit einem oder mehreren Kühlkanälen 28 und dem darin befindlichen Fluid 30 in Verbindung steht und dagegen abgedichtet ist, während es außerdem mit den beiden oben erwähnten Bondpads 20P oder Leitungen 22P betriebsfähig verbunden ist. Das Element 26 kann durch Aufschmelzen von Lot (Weichlot), mit einem Kleber oder dergleichen an den Zwischenverbindungsstruktur-Körper 12 angeschlossen sein. Alternativ dazu kann ein piezoelektrisches Material auf jede Position, an der ein piezoelektrisehes Element 26 gewünscht ist, aufgesputtert werden. Dadurch wird ein Piezoelement gebildet, das aus dem an jeder Position aufgesputterten piezoelektrischen Material hergestellt ist.
  • Nachfolgend wird ein Beispiel einer erfindungsgemäßen Anwendung einer Zwischenverbindungsstruktur auf einen Halbleiterchip angegeben:
    Für einen quadratischen Halbleiterchip 50, der eine Seitenlänge von 12,5 mm (500 mil) und im Außenbereich 160 Bondpads 54 aufweist, können zwei 12,5 mm (500 mil) große quadratische Stücke aus Silizium enthaltendem Material durch Mikrobearbeitung hergestellt werden, um die obere Körperhälfte 12T und die untere Körperhälfte 12B der Zwischenverbindungsstruktur gemäß den 8A–B zu bilden. Die Hälften 12T und 12B enthalten 160 Durchkontaktierungen und vier parallele Kühlkanäle 28, wobei jeder Kanal 28 ungefähr 11,25 mm (450 mil) lang ist und einen 250 μm (10 mil) großen quadratischen Querschnitt aufweist. In der unteren Körperhälfte 12B der Zwischenverbindungsstruktur wird ebenfalls eine Öffnung 29 für jeden Kanal 28 gebildet, im Wesentlichen in der Mitte der äußeren Hauptfläche der unteren Hälfte 12B . Ein piezoelektrisches Element 26 mit einer Leistung von 0,1 Watt, das Abmessungen von 1,25 mm × 1,25 mm × 50 μm (50 mil × 50 mil × 2 mil) hat, kann anschließend mit der Öffnung 29 jedes Kanals verbunden werden. Jeder Kanal 28 kann dann mit einem geeigneten flüssigen FLUORINERT-Medium 30 gefüllt und die beiden Zwischenverbindungsstruktur-Hälften 12T und 12B miteinander gebondet werden, um die in den 7A–B dargestellte Endstruktur zu erzeugen.
  • Zusätzlich dazu, dass die vorliegende Erfindung die Nutzung einer höheren Anzahl von Bondpads und/oder größeren Bondpads ermöglicht, zeigen Versuchsergebnisse auch an, dass der Einbau einer akustisch gekühlten Zwischenverbindungsstruktur nach der vorliegenden Erfindung eine Verbesserung der Wärmeübergangszahl von 500% bewirken kann, wie an dem Halbleiterchip 50 festgestellt werden konnte.
  • Den Fachleuten, die sich mit dieser Erfindung befassen, können sich verschiedene weitere Modifizierungen der vorliegenden Erfindung erschließen. Beispielsweise kann die Zwischenverbindungsstruktur 10 wahlweise zwei oder mehrere piezoelektrische Elemente 26 enthalten, wobei jedes Element 26 mit einem oder mehreren Kühlkanälen 28 und dem darin befindlichen Fluid 30 in Verbindung steht. Außerdem können die zur Herstellung und Verwendung der Zwischenverbindungsstruktur oben angegebenen Schritte umgeordnet und/oder je nach Wunsch anders kombiniert werden. Darüber hinaus sollte deutlich werden, dass sich das Medium 30 nicht immer unter allen Bedingungen im flüssigen Zustand befindet, obwohl hauptsächlich auf ein "flüssiges" Medium 30 innerhalb der Kühlkanäle 28 Bezug genommen wurde. Beispielsweise kann das Medium 30, wie oben angemerkt, bei Betriebstemperaturen unter dem Schmelzpunkt des Mediums im Wesentlichen fest sein, während es nur bei Temperaturen am Schmelzpunkt des Mediums oder darüber im Wesentlichen "fluid" (flüssig) ist. Zudem sollte deutlich sein, dass die vorliegende Erfindung nicht nur genutzt werden kann, um ein Flip-Chip mit einem starren Schicht-träger (beispielsweise mit einer FR4-Leiterplatte) zu verbinden, sondern dass sie auch genutzt werden kann, um den Flip-Chip mit TAB-Trägern (Träger für tape automated bonding = automatisches Folienbondverfahren), flexiblen Schaltkreisen und dergleichen zu verbinden. Weitere Modifizierungen, die hier nicht ausdrücklich erwähnt sind, sind ebenfalls innerhalb des Umfangs der vorliegenden Erfindung möglich. Die folgenden Patentansprüche, die alle Äquivalente einschließen, definieren den Umfang der vorliegenden Erfindung.
  • 10
    Zwischenverbindungsstruktur
    12
    Körper der Zwischenverbindungsstruktur
    12T
    obere Hälfte des Zwischenverbindungsstruktur-Körpers
    12T
    untere Hälfte des Zwischenverbindungsstruktur-Körpers
    14
    (obere) Kontaktfläche des Zwischenverbindungsstruktur-Körpers
    16
    (untere) Bondfläche des Zwischenverbindungsstruktur-Körpers
    18
    Kontaktpads im Randbereich der Kontaktfläche
    20
    Bondpads im gesamten Bereich der Bondfläche
    20P
    mit piezoelektrischem Element verbundene Bondpads
    22
    Elektrische Leiterbahnen im Zwischenverbindungsstruktur-Körper
    22P
    mit piezoelektrischem Element verbundene Leiterbahnen
    24
    Verbindungsmetallisierungen auf Bondpads
    26
    Piezoelektrisches Element/akustischer Generator
    28
    Kühlkanal im Zwischenverbindungsstruktur-Körper
    29
    Öffnung in Kühlkanal für piezoelektrisches Element
    30
    fluides Medium innerhalb des Kühlkanals
    50
    Halbleiterchip
    52
    IC-Teil des Halbleiterchips
    54
    Bondkontaktstellen des Halbleiterchips
    56
    Passivierungsschicht auf Halbleiterchip
    70
    Schichtträger
    72
    Montagepads auf Schichtträger
    74
    Leiterbahnen auf Schichtträger

Claims (10)

  1. Zwischenverbindungsstruktur zum elektrischen Verbinden eines Halbleiterchips mit einem Schichtträger, umfassend: a. einen aus einem dielektrischen Material hergestellten Zwischenverbindungsstruktur-Körper, der eine Kontaktfläche und eine gegenüber liegende Bondfläche aufweist; b. mehrere um den Randbereich der Kontaktfläche angeordnete Kontaktpads; c. mehrere im Wesentlichen über den gesamten Bereich der Bondfläche angeordnete Bondpads; und d. mehrere elektrische Leiterbahnen, die im Wesentlichen innerhalb des Zwischenverbindungsstruktur-Körpers derart angeordnet sind, dass jede Leitung einen der Kontaktpads mit einem entsprechenden der Bondpads verbindet, gekennzeichnet durch e. einen innerhalb des Zwischenverbindungsstruktur-Körpers definierten abgedichteten Kühlkanal; und f. ein im Wesentlichen den Kühltunnel ausfüllendes fluides Medium.
  2. Zwischenverbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, dass das dielektrische Material Silizium enthält.
  3. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Bondpads größer sind als die Kontaktpads.
  4. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die mehreren elektrischen Leiterbahnen mehrere durchkontaktierte Löcher sind.
  5. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Zwischenverbindungsstruktur-Körper im Wesentlichen rechtwinklig und bezüglich des Aufbaus waferförmig ist.
  6. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass sich der Kühlkanal entlang eines größeren Teils einer Länge und/oder einer Breite des Zwischenverbindungsstruktur-Körpers erstreckt.
  7. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ferner ein mit dem Zwischenverbindungsstruktur-Körper derart verbundenes piezoelektrisches Element enthalten ist, dass das piezoelektrische Element mit dem Kühlkanal und dem fluiden Medium in Verbindung steht.
  8. Zwischenverbindungsstruktur nach Anspruch 7, dadurch gekennzeichnet, dass das piezoelektrische Element mit mindestens zwei der elektrischen Leiterbahnen betriebsfähig verbunden ist.
  9. Zwischenverbindungsstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ferner mehrere jeweils an eine entsprechende der Bondinseln angeschlossene Zwischenverbindungs-Metallisierungen enthalten sind.
  10. Zwischenverbindungsstruktur nach Anspruch 9, dadurch gekennzeichnet, dass jede Zwischenverbindungs-Metallisierung eine Lotkugel, einen Metallbump oder eine mehrlagige Metallschicht aufweist.
DE10033977A 1999-07-06 2000-07-06 Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern Expired - Fee Related DE10033977B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US347542 1989-05-04
US09/347,542 US6303992B1 (en) 1999-07-06 1999-07-06 Interposer for mounting semiconductor dice on substrates

Publications (2)

Publication Number Publication Date
DE10033977A1 DE10033977A1 (de) 2001-03-22
DE10033977B4 true DE10033977B4 (de) 2005-08-04

Family

ID=23364161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10033977A Expired - Fee Related DE10033977B4 (de) 1999-07-06 2000-07-06 Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern

Country Status (4)

Country Link
US (1) US6303992B1 (de)
JP (1) JP2001060645A (de)
DE (1) DE10033977B4 (de)
GB (1) GB2356083B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063416A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853067B1 (en) 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
US6392428B1 (en) 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6483043B1 (en) * 2000-05-19 2002-11-19 Eaglestone Partners I, Llc Chip assembly with integrated power distribution between a wafer interposer and an integrated circuit chip
US6537831B1 (en) 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6673653B2 (en) 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US20030094666A1 (en) * 2001-11-16 2003-05-22 R-Tec Corporation Interposer
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US7242082B2 (en) * 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
US20030150640A1 (en) * 2002-02-14 2003-08-14 Crippen Warren Stuart Silicon space transformer and method of manufacturing same
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US7692521B1 (en) 2005-05-12 2010-04-06 Microassembly Technologies, Inc. High force MEMS device
JP2008159619A (ja) * 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
US7714426B1 (en) 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
JP2009194196A (ja) * 2008-02-15 2009-08-27 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US8237278B2 (en) * 2009-11-16 2012-08-07 International Business Machines Corporation Configurable interposer
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
US8247895B2 (en) * 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8154119B2 (en) 2010-03-31 2012-04-10 Toyota Motor Engineering & Manufacturing North America, Inc. Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
US8575558B2 (en) 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651122A1 (de) * 1996-03-27 1997-10-02 Mitsubishi Electric Corp Halbleiterbauelement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917370A (en) * 1974-08-29 1975-11-04 Amp Inc Interconnect device for use in closed fluid circulating systems
US5022462A (en) * 1986-04-30 1991-06-11 International Business Machines Corp. Flexible finned heat exchanger
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5177594A (en) 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
EP0498198B1 (de) 1991-02-04 1995-11-22 Motorola, Inc. Hermetische Verpackung für frequenzselektive Mikroelektronikteile
JPH05211202A (ja) * 1991-06-27 1993-08-20 Motorola Inc 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
US5313366A (en) 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5691041A (en) 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5714800A (en) 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
US5816056A (en) 1997-02-26 1998-10-06 The United States Of America As Represented By The Secretary Of The Navy Cooling with the use of a cavitating fluid flow
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US5790384A (en) 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
JP2954108B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置およびその製造方法
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651122A1 (de) * 1996-03-27 1997-10-02 Mitsubishi Electric Corp Halbleiterbauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063416A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
DE102008063416B4 (de) * 2008-12-31 2014-12-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind

Also Published As

Publication number Publication date
GB0016165D0 (en) 2000-08-23
GB2356083B (en) 2004-01-21
GB2356083A (en) 2001-05-09
US6303992B1 (en) 2001-10-16
DE10033977A1 (de) 2001-03-22
JP2001060645A (ja) 2001-03-06

Similar Documents

Publication Publication Date Title
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP0654820B1 (de) Halbleiter-Modul mit konvexer Bodenplatte
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102004030042B4 (de) Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
DE10102621A1 (de) Leistungsmodul
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4424396C2 (de) Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE2806099A1 (de) Halbleiter-baugruppe
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE102016122810A1 (de) Bauteil mit einem lichtemittierenden halbleiterchip
DE112020002845T5 (de) Halbleitervorrichtung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE10229711B4 (de) Halbleitermodul mit Mikrokühler
DE102018128414A1 (de) Verstärkung für elektrische verbindungen
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee