DE10059553A1 - Schaltungsanordnung und Verfahren zum Synchronisieren - Google Patents

Abstract

Es wird eine Schaltungsanordnung und ein Verfahren zum Synchronisieren von Signalen beschrieben, wobei die Signale über Datenleitungen parallel übertragen werden und in einer Synchroneinheit zwischengespeichert werden. Aus den Signalen einer Datenleitung wird ein Taktsignal ermittelt, das zur Synchronisation der Ausgabe der Signale verwendet wird. Die Signale werden in der Reihenfolge ausgegeben, in der die Signale eingelesen wurden. Die Ausgabe der Signale erfolgt ebenfalls über mehrere Datenleitungen, wobei die Signale zeitlich synchron ausgegeben werden. Aufgrund der Zwischenspeicherung werden Laufzeitunterschiede ausgeglichen. Zudem wird das Taktsignal aus den Signalen selbst ermittelt. Somit ist die Verwendung eines zusätzlichen Taktsignals nicht erforderlich.

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zum Syn­ chronisieren von Daten gemäß dem Oberbegriff des Patentan­ spruchs 9.

Bei Schaltungsanordnungen wie z. B. Speicherbausteinen werden Signale parallel über mehrere Signalleitungen ausgetauscht. Bei dem Austausch der Signale ist es insbesondere bei schnel­ len Signalübertragungsverfahren notwendig, eine präzise Syn­ chronisation der Signale zu erreichen. Dabei ist jedoch zu beachten, dass die Signale auf unterschiedliche Leitungen un­ terschiedlich lange Laufzeiten aufweisen können. Aufgrund dieser Effekte wird eine gemeinsame maximale Taktfrequenz be­ grenzt, da zusätzlich ein Empfänger immer ein Minimum an Setup-Zeit und Hold-Zeit benötigt. Bei bekannten Schnittstel­ len wie z. B. Rambus, Synclink, Double Data Rate SDRAMs usw. werden immer zusätzlich zu den Signalen Taktsignale mit über­ tragen. Alle anderen Steuer-, Adress- und Datensignale müssen zu diesen Taktsignalen synchronisiert werden.

Das bekannte Verfahren ist relativ aufwendig, da ein separa­ tes Taktsignal übertragen werden muss.

Die Aufgabe der Erfindung besteht darin, eine Übertragung von Daten in Form von Signalen zu ermöglichen, ohne dass ein se­ parates Taktsignal übertragen wird.

Die Aufgabe der Erfindung wird durch die Merkmale des An­ spruchs 1 und durch die Merkmale des Anspruchs 9 gelöst.

Ein Vorteil der Erfindung besteht darin, dass aus den über­ tragenen Daten ein Taktsignal abgeleitet wird und die Signale synchron zu dem abgeleiteten Taktsignal abgespeichert werden.

Auf diese Weise ist eine präzise Abstimmung der Abspeicher­ zeit möglich. Dadurch wird eine präzise und kurze Erfassungs­ zeit möglich.

Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Ein weiterer Vorteil der Erfindung besteht darin, dass die Daten zwischengespeichert werden und zeitlich synchron nach einer vorgegebenen Reihenfolge ausgegeben werden. Auf diese Weise können Laufzeitunterschiede ausgeglichen werden, die die Daten zwischen einem Sender und den Eingängen aufweisen, ausgeglichen werden.

Auf diese Weise stehen Signale zur Verfügung, die nach einem gemeinsamen Taktsignal synchronisiert sind. Dadurch können die Signale präzise erfasst und weiterverarbeitet werden. Zu­ dem reichen kürzere Zeitfenster aus, um die Signale präzise erfassen zu können.

Weiterhin ist es von Vorteil, dass die Erfassungseinheit für jeden Eingabezeiger ein individuelles Taktsignal ermittelt und dem Eingabezeiger zuführt. Vorzugsweise wird das indivi­ duelle Taktsignal aus den über den Eingang des entsprechenden Eingabezeigers zugeführten Daten ermittelt. Auf diese Weise ist eine sehr präzise Steuerung der Eingabezeiger möglich.

Vorzugsweise wird der erfasste Zeittakt in Abhängigkeit von einem zweiten Zeittakt zeitlich verschoben, so dass die Signale vorzugsweise mittig in einem vorgegebenen Zeitfenster liegen. Auf diese Weise wird die Weiterverarbeitung der Signale zudem verbessert, da die Signale, die mittig im Zeit­ fenster liegen, sehr präzise erfasst werden können. Zeitliche Verschiebungen der Signale auf der Zeitachse, die durch Stör­ einflüsse erzeugt werden, sind somit leichter auszugleichen.

In einer bevorzugten Ausführungsform ist jeweils ein Eingang der Schaltungsanordnung einem Ausgang zugeordnet und zwischen dem Eingang und dem Ausgang sind Speicherfelder vorgesehen, die in der Weise ausgelesen werden, in der die Signale in die Speicherfelder eingeschrieben wurden. Auf diese Weise wird gewährleistet, dass Signale in der Reihenfolge ausgegeben werden, in der die Signale eingeschrieben wurden. Somit wird eine korrekte Reihenfolge der Signale trotz der Zwischen­ speicherung gewährleistet.

Vorzugsweise werden Ausgabezeiger von dem Zeittakt gesteuert, der von der Erfassungseinheit der Ausgabeeinheit zugeführt wird. Somit geben die Ausgabezeiger die Daten synchron zu dem Zeittakt der Erfassungseinheit aus.

Eine bevorzugte Anwendungsform der Erfindung besteht darin, die Eingänge der Schaltungsanordnung an Ausgangsleitungen ei­ nes Controllers anzuschließen, wobei der Controller Daten parallel in Form von Datengruppen an die Eingänge abgibt. Die Datengruppen werden in einer ersten Reihenfolge ausgegeben. Die Ausgabezeiger sind in der Weise zueinander synchroni­ siert, dass die Daten nach einer Zwischenspeicherung in der Schaltungsanordnung in der gleichen Reihenfolge wieder über die Ausgänge ausgegeben werden. Auf diese Weise wird die Da­ tenstruktur der Daten trotz der Zwischenspeicherung beibehal­ ten.

Die Ausgänge einer Schaltungseinheit sind vorzugsweise direkt an eine Verarbeitungseinheit angeschlossen. Somit werden die nach einem gemeinsamen Takt geordneten Signale direkt einer Verarbeitungseinheit zugeführt. Diese Ausführungsform bietet den Vorteil, dass Daten parallel übertragen werden und direkt bei einer Verarbeitungseinheit nach einem Taktsignal synchro­ nisiert werden, das aus den Signalen selbst ermittelt wurde. Somit liegen die Signale in der Verarbeitungseinheit in einer zeitlich präzisen Form und Reihenfolge vor. Damit ist ein schnelles und präzises Verarbeiten der Signale in der Verar­ beitungseinheit möglich.

Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert. Es zeigen:

Fig. 1 eine schematische Darstellung eines Speicherbausteins,

Fig. 2 eine schematische Darstellung einer Synchroneinheit, und

Fig. 3 eine Synchronisation der Ausgabezeiger.

Fig. 1 zeigt als einen Einsatzbereich der erfindungsgemäßen Schaltungsanordnung einen Speicherbaustein 1, der beispiels­ weise aus einem Halbleitermaterial gefertigt ist. Die erfin­ dungsgemäße Schaltungsanordnung kann jedoch in jeder Art von Schaltung eingesetzt werden, bei der Daten parallel über mehrere Datenkanäle übertragen werden und von einer Verarbei­ tungseinheit präzise erfasst und verarbeitet werden sollen.

Der Speicherbaustein weist eine integrierte Schaltung auf, die einen Controller 2, eine Synchroneinheit 4 und eine Ver­ arbeitungseinheit 6 aufweist. Als Verarbeitungseinheit 6 ist beispielsweise ein Adressdecoder, eine Verstärkerschaltung zum Einschreiben oder zum Auslesen von Daten aus einer Spei­ cherzelle oder eine Steuereinheit vorgesehen. Ein Speicher­ baustein 1 weist eine Vielzahl von Bauelementen und elektro­ nischen Schaltungen auf, die jedoch aus Gründen der Über­ sichtlichkeit nicht explizit dargestellt sind.

Der Controller 2 ist über drei erste Datenleitungen 3 mit der Synchroneinheit 4 verbunden. Die Synchroneinheit 4 ist über drei zweite Datenleitungen 5 mit der Verarbeitungseinheit 6 verbunden. Der Controller 2 sendet Daten in Form von Signalen parallel über die ersten Datenleitungen 3. Die Signale werden vorzugsweise gleichzeitig über die drei ersten Datenleitungen 3 ausgegeben. In einer vereinfachten Ausführungsform werden die Signale zwar in einer festgelegten Reihenfolge über die ersten Datenleitungen 3 ausgegeben, jedoch ist eine Synchro­ nisation einer gleichzeitigen Ausgabe von Signalen über die ersten Datenleitungen 3 nicht notwendig.

Die Synchroneinheit 4 empfängt die über die ersten Datenlei­ tungen 3 parallel übertragenen Signale und speichert die Signale in einem Speicher zwischen und gibt die Signale in einer festgelegten Art und Weise über die zweiten Datenlei­ tungen 5 an die Verarbeitungseinheit 6 aus. Die Synchronein­ heit 4 synchronisiert die Signale bei der Ausgabe zueinander, so dass die Signale zu einem präzisen Zeitpunkt vorzugsweise gleichzeitig an der Verarbeitungseinheit 6 eintreffen. Die Verarbeitungseinheit 6 erfasst die zugeführten Signale und verarbeitet die Signale je nach Ausführungsform der Verarbei­ tungseinheit 6 weiter. Beispielsweise kann die Verarbeitungs­ einheit 6 auch in einer Befehlsdecodiereinrichtung ausgebil­ det sein, die aufgrund der zugeführten Signale Steuerbefehle decodiert und weiterleitet. In einer bevorzugten Ausführungs­ form ist die Verarbeitungseinheit 6 über eine Taktleitung 30 an die Synchroneinheit 4 angeschlossen.

Die Funktionsweise der Synchroneinheit 4 wird im folgenden anhand der Fig. 2 näher erläutert.

Fig. 2 zeigt die Synchroneinheit 4, die einen ersten, zweiten und dritten Eingang 7, 8, 9 aufweist, an den die drei ersten Signalleitungen 3 angeschlossen sind. An jedem Eingang 7, 8, 9 ist jeweils eine Signalleitung 3 angeschlossen. Der erste Eingang 7 steht mit einem ersten Eingabezeiger 10, der zweite Eingang 8 mit einem zweiten Eingabezeiger 11 und der dritte Eingang 9 mit einem dritten Eingabezeiger 12 in Verbindung. Der erste, zweite und dritte Eingabezeiger 10, 11, 12 sind jeweils an einen ersten Speicher 13, zweiten Speicher 14 bzw. dritten Speicher 15 geführt. Ein Eingabezeiger ist ein Schaltelement, das von einem Taktsignal gesteuert wird und jeweils für eine Taktzeit eine Verbindung zwischen einem Ein­ gang und einem Speicherfeld des ersten, zweiten bzw. dritten Speichers 13, 14, 15 einstellt. Somit wird das Signal, das am Eingang 7, 8, 9 anliegt, in das Speicherfeld eingeschrieben, auf das der entsprechende Eingabezeiger 10, 11, 12 zeigt.

Der erste, zweite und dritte Eingabezeiger 10, 11, 12 weisen jeweils einen Takteingang 23 auf. Mindestens ein Takteingang 23 steht mit einer Erfassungseinheit 27 in Verbindung, die zudem an mindestens einen Eingang 7, 8, 9 angeschlossen ist. Die Erfassungseinheit 27 ist in der Weise ausgebildet, dass die Erfassungseinheit 27 aus den Signalen, die über einen Eingang 7, 8, 9 zugeführt werden, den Zeittakt ermitteln, nach dem die Signale zugeführt werden. Den ermittelten Zeit­ takt gibt die Erfassungseinheit 27 an die Takteingänge 23. Folglich werden die Eingabezeiger 10, 11, 12 über einen Zeit­ takt gesteuert, der von der Erfassungseinheit 27 ermittelt wurde. Damit schalten die Eingabezeiger 10, 11, 12 in Ab­ hängigkeit von dem Zeittakt, mit dem Signale einem Eingang 7, 8, 9 zugeführt werden, synchron zueinander auf das nächste Speicherfeld 29 weiter, so dass ein Wechsel der Speicherfel­ der, in das erste, zweite bzw. dritte Eingabezeiger 10, 11, 12 einschreibt, gleichzeitig geändert werden. Dabei ist es jedoch möglich, dass die Eingabezeiger eine Phasenver­ schiebung von mindestens einem Zeittakt zueinander aufweisen. Beispielsweise kann der erste Eingabezeiger 10 auf das dritte Speicherfeld des ersten Speichers und der zweite Eingabezei­ ger 11 auf das fünfte Speicherfeld des zweiten Speichers 14 zeigen, wie in Fig. 2 dargestellt ist. Der erste, zweite und dritte Speicher 13, 14, 15 sind als First-in-/First-out-Spei­ cher ausgebildet und beispielsweise in Form eines Ringspei­ chers realisiert.

In einer Weiterbildung der Erfindung steht die Erfassungsein­ heit 27 mit dem ersten, zweiten und dritten Eingang 7, 8, 9 in Verbindung und ermittelt die Taktsignale, mit denen Signale dem ersten Eingang 7, dem zweiten Eingang 8 und dem dritten Eingang 9 zugeführt werden. Das Taktsignal des ersten, zweiten bzw. dritten Eingangs 7, 8, 9 wird jeweils dem ersten, zweiten bzw. dritten Eingabezeiger 10, 11, 12 zu­ geführt. Auf diese Weise wird jeder Eingabezeiger 10, 11, 12 jeweils nach dem Taktsignal geschaltet, der dem Taktsignal entspricht, mit dem die Signale dem Eingang des entsprechen­ den Eingabezeigers 10, 11, 12 zugeführt werden. Auch bei die­ ser Taktsteuerung können die Eingabezeiger 10, 11, 12 eine Phasenverschiebung gegeneinander aufweisen.

Weiterhin sind drei Ausgabezeiger 16, 17, 18 vorgesehen, wo­ bei jeweils ein Ausgabezeiger 16, 17, 18 einem Speicher 13, 14, 15 zugeordnet ist. Die Ausgabezeiger 16, 17, 18 funktio­ nieren entsprechend den Eingabezeigern und verbinden ein Speicherfeld mit einem zugeordneten ersten, zweiten bzw. dritten Ausgang 19, 20, 21. Die Ausgabezeiger 16, 17, 18 wei­ sen einen zweiten Takteingang 22 auf, über den ein Taktsignal zugeführt wird, nachdem die Ausgabezeiger 16, 17, 18 jeweils zum nächsten Speicherfeld des ersten, zweiten bzw. dritten Speichers 13, 14, 15 springen. In der gewählten Darstellung sind der erste, zweite und dritte Ausgabezeiger 16, 17, 18 jeweils mit dem obersten Speicherfeld des ersten, zweiten und dritten Speichers 13, 14, 15 verbunden, wobei der erste Aus­ gabezeiger 16 an einen ersten Ausgang 19, der zweite Ausgabe­ zeiger 17 an einen zweiten Ausgang 20 und der dritte Ausgabe­ zeiger 18 an einen dritten Ausgang 21 angeschlossen ist. Wird den Ausgabezeigern 16, 17, 18 über den Takteingang 22 ein Taktsignal zugeführt, so springen die erste, zweite und dritte Ausgabezeiger 16, 17, 18 gleichzeitig zum nächsten Speicherfeld des ersten, zweiten bzw. dritten Speichers 13, 14, 15. Auf diese Weise wird ein synchrones Ausgeben der Signale erreicht, die im ersten, zweiten und dritten Speicher 13, 14, 15 eingeschrieben sind. Der Takteingang 22 steht bei­ spielsweise mit einem Taktgenerator in Verbindung, der einen Chiptakt vorgibt.

In einer bevorzugten Ausführungsform steht der Takteingang 22 mit der Erfassungseinheit 27 in Verbindung, die das Takt­ signal für die Ausgabezeiger 16, 17, 18 vorgibt. In einer ersten Ausführungsform wählt die Erfassungseinheit 27 eines der Taktsignale, mit dem Signale dem ersten, zweiten oder dritten Eingang 7, 8, 9 zugeführt werden und gibt dieses Taktsignal an den zweiten Takteingang 22 der Ausgabezeiger 16, 17, 18 weiter. Somit werden die Ausgabezeiger in dieser Ausführungsform entsprechend einem Taktsignal eines Eingabe­ zeigers 10, 11, 12 geschaltet.

Die anderen Eingabezeiger können mit einem anderen Taktsignal geschaltet werden. Somit erfolgt eine Synchronisation der Ausgabezeiger 16, 17, 18 nur nach dem Eingangssignal eines der drei Eingänge 7, 8, 9. Auf diese Weise wird erreicht, dass Signale gleichzeitig über den ersten, zweiten und drit­ ten Ausgang 19, 20, 21 ausgelesen werden, obwohl die Signale zeitlich verschoben über den ersten, zweiten und dritten Ein­ gang 7, 8, 9 in den ersten, zweiten und dritten Speicher 13, 14, 15 eingelesen wurden.

Dazu ist es erforderlich, dass der erste Eingabezeiger 10 dem ersten Ausgabezeiger 16, der zweite Eingabezeiger 11 dem zweiten Ausgabezeiger 17 und der dritte Eingabezeiger 12 dem dritten Ausgabezeiger 18 mindestens um ein Speicherfeld vorauslaufen. Ein Vorauslaufen ist in der in Fig. 2 darge­ stellten Ausführungsform gegeben, wobei die Zeiger jeweils von oben nach unten die einzelnen Speicherfelder 29 des ersten, zweiten bzw. dritten Speichers 13, 14, 15 durchlau­ fen. Der erste Eingabezeiger 10 ist um zwei Speicherfelder 29 dem ersten Ausgabezeiger 16, der zweite Eingabezeiger 11 um vier Speicherfelder dem zweiten Ausgabezeiger 17 und der dritte Eingabezeiger 12 um ein Speicherfeld dem dritten Aus­ gabezeiger 18 voraus. Somit wird gewährleistet, dass die Signale über die Eingänge 7, 8, 9 zeitlich gegeneinander verschoben parallel eingelesen werden können und nach einer festgelegten Speicherzeit gleichzeitig aus dem ersten, zwei­ ten und dritten Speicher 13, 14, 15 über den ersten, zweiten bzw. dritten Ausgang 19, 20, 21 ausgelesen werden.

In dem dargestellten Ausführungsbeispiel, bei dem der dritte Eingabezeiger 12 nur einen Taktunterschied zum dritten Ausga­ bezeiger 18 aufweist, dürfen die Signale, die parallel über die Eingänge 7, 8, 9 in den ersten, zweiten bzw. dritten Speicher 13, 14, 15 eingeschrieben werden, nur weniger als eine Taktperiode zeitlich gegeneinander verschoben sein. Sollte ein größerer zeitlicher Abstand der Signale beim Ein­ gang in die Speicher 13, 14, 15 zugelassen werden, so ist ein größerer Abstand zwischen dem dritten Eingabezeiger 12 und dem dritten Ausgabezeiger 18 zu wählen. Beispielsweise können die Abstände zwischen dem Eingabezeiger und dem zugeordneten Ausgabezeiger auf drei Speicherfelder 29 festgelegt werden. Damit ist es erlaubt, dass die Signale an den drei Eingängen 7, 8, 9 eine Zeitdifferenz von bis zu zwei Taktzeiten aufwei­ sen und trotzdem noch gleichzeitig über die Ausgänge 19, 20, 21 ausgegeben werden.

In einer Weiterbildung der Erfindung ist die Erfassungsein­ heit 27 mit einem zweiten Taktausgang an die zweiten Taktein­ gänge 22 der Ausgabezeiger 16, 17, 18 und mit einem ersten Taktausgang an die ersten Takteingänge 23 der Eingabezeiger 10, 11, 12 angeschlossen. Die Ausgabezeiger 16, 17, 18 weisen dabei einen einstellbaren Phasenunterschied zueinander von mindestens einem Zeittakt des Taktsignals auf, mit dem die Ausgabezeiger 16, 17, 18 angesteuert werden. Auf diese Weise können die Eingabezeiger 10, 11, 12 um Phasenunterschiede kleiner oder größer als ein Zeittakt eines Taktsignals zu­ einander synchronisiert werden, wobei die Ausgabezeiger um ganze Vielfache eines Zeittaktes des Taktsignals verschoben und synchronisiert werden können.

Eine bevorzugte Ausführungsform der Erfindung besteht darin, dass von der Verarbeitungseinheit 6 ein Taktsignal über eine Taktleitung 30 der Synchroneinheit 4 zugeführt wird. Das Taktsignal wird über einen dritten Takteingang 31 der Erfas­ sungseinheit 27 zugeführt. Die Erfassungseinheit 27 verwendet den über die Taktleitung 30 zugeführten Referenztakt, um das aus den über die Eingänge 7, 8, 9 zugeführten Signalen ermit­ telte Taktsignal zeitlich zu verschieben und damit ein ver­ schobenes Taktsignal zu erhalten. Das verschobene Taktsignal wird den Takteingängen 22 der Ausgabezeiger 16, 17, 18 zuge­ führt. Das verschobene Taktsignal ist in der Weise gebildet, dass die Signale, die über die Ausgänge 19, 20, 21 ausgegeben werden, in einem vorgegebenen Zeitfenster liegen. Das vorge­ gebene Zeitfenster entspricht beispielsweise einer Erfas­ sungszeit, mit der Signale von der Verarbeitungseinheit 6 auf den zweiten Datenleitungen 5 erfasst werden. Durch die prä­ zise Synchronisation der Ausgabezeiger 16, 17, 18 auf das Zeitfenster ist es möglich, das Zeitfenster zu verkleinern oder bei gleich großen Zeitfenstern eine geringere Störanfäl­ ligkeit durch Laufzeitunterschiede der Signale zu erhalten. Vorzugsweise ist die Synchroneinheit 4 in einer Verarbei­ tungseinheit 6 integriert oder zumindest nur über kurze zweite Datenleitungen 5 an die Verarbeitungseinheit 6 ange­ schlossen. Damit wird vermieden, dass erneut Laufzeitunter­ schiede zwischen den Signalen der verschiedenen Ausgänge 19, 20, 21 auftreten.

Fig. 3a zeigt schematisch einen Synchronisationsvorgang, bei dem die Ausgabezeiger 16, 17, 18 in der Weise zueinander syn­ chronisiert werden, dass jeweils die Signale, die gleichzei­ tig von dem Controller 2 auf die ersten Datenleitungen 3 aus­ gegeben werden, nach der Synchroneinheit 4 wieder synchron und gleichzeitig über die Ausgänge 19, 20, 21 ausgegeben wer­ den. Dazu sendet der Controller 2 gleichzeitig an alle Ein­ gänge 7, 8, 9 eine Zahlenfolge, die zuerst die Signalfolge 111 und dann die Signalfolge 000 aufweist. Der Controller 2 gibt dabei jeweils gleichzeitig ein Signal über alle drei erste Datenleitungen 3 aus. Aufgrund von Laufzeitunterschie­ den der Signale über die drei ersten Datenleitungen 3 sind die Eingabezeiger 10, 11, 12 auf verschiedene Speicherfelder 29 des ersten, zweiten bzw. dritten Speichers 13, 14, 15 ge­ richtet. Die Signale werden entsprechend ihres seriellen Ein­ gangs in die Speicherfelder 29 des ersten, zweiten und dritten Speichers 13, 14, 15 eingeschrieben. In Fig. 3a ist die serielle Signalfolge auf der linken Seite auf den Speicher­ feldern 29 des ersten, zweiten und dritten Speichers 13, 14, 15 von oben nach unten dargestellt. Die Eingabezeiger 10, 11, 12 lesen die Signale von oben nach unten in die Speicherfel­ der 29 ein und beginnen wieder oben in dem obersten Speicher­ feld. Ein geschlossener Kreis mit Pfeilrichtung deutet die Reihenfolge der Speichervorgänge an. Es ist zu erkennen, dass der Wechsel von der Zahl Eins auf die Zahl Null in den ver­ schiedenen Speichern 13, 14, 15 bei verschiedenen Speicher­ feldern erfolgt. Auf der rechten Seite ist die Ordnungszahl des jeweiligen Speicherfeldes 29 angegeben. Beispielsweise erfolgt der Übergang im ersten Speicher 13 vom dritten auf das vierte, im zweiten Speicher 14 vom zweiten auf das dritte und im dritten Speicher 15 vom ersten auf das zweite Spei­ cherfeld 29. Die Ausgabezeiger 16, 17, 18 werden so einge­ stellt, dass die Ausgabezeiger jeweils das Speicherfeld 29 mit dem entsprechenden Ausgang 19, 20, 21 verbindet, in dem die erste Null abgespeichert ist. Somit sind die Ausgabezei­ ger zueinander synchronisiert und die Daten werden über die Ausgänge 19, 20, 21 gleichzeitig ausgegeben, die auch gleich­ zeitig vom Controller 2 über die ersten Datenleitungen 3 aus­ gegeben wurden. Somit werden Laufzeitunterschiede, die auf den ersten Datenleitungen 3 auftreten, ausgeglichen.

Fig. 3b zeigt den seriellen Datenstrom, der über die Signale vom Controller 2 dem ersten, zweiten und dritten Eingang 7, 8, 9 zugeführt werden. Im ersten, zweiten und dritten Spei­ cher 13, 14, 15 sind die Signale abgelegt, die in Form einer Umrandung gekennzeichnet sind.

In Fig. 3c ist der serielle Datenstrom, der vom Controller 2 über die drei ersten Datenleitungen 3 gleichzeitig ausgegeben wird. Anhand von Fig. 3c ist erkennbar, dass der Übergang von der Zahl Eins zur Zahl Null vom Controller 2 über alle drei erste Datenleitungen gleichzeitig ausgegeben wird. Aufgrund von Zeitlaufunterschieden verschieben sich jedoch die Signale auf dem Weg zur Synchroneinheit 4, so dass die Signale in der zeitlichen Zuordnung entsprechend der Fig. 3b an den Eingän­ gen 7, 8, 9 anliegen. Die Signale am zweiten Eingang sind um einen Zeittakt gegen die Signale des dritten Eingang 9 ver­ schoben. Die Signale des ersten Eingangs 7 sind wiederum um einen Zeittakt gegenüber den Signalen des zweiten Eingangs 8 verschoben.

Durch die entsprechende Synchronisierung der Ausgabezeiger werden diese Laufzeitunterschiede ausgeglichen.

In einer anderen Ausführungsform der Synchronisation werden beispielsweise die Ausgabezeiger 16, 17, 18 auf jeweils das gleiche Speicherfeld eines Speichers 13, 14, 15 positioniert und die Reihenfolge der Ausgangssignale an die Reihenfolge der Ausgabe der Signale durch den Controller 2 angepasst, in­ dem die Eingabezeiger 10, 11, 12 auf entsprechende Speicher­ felder positioniert werden. Eine Synchronisation der parallel vom Controller 2 abgegebenen Signale wird durch eine Abstim­ mung zwischen den Eingabezeigern 10, 11, 12 und den Ausgabe­ zeigern 16, 17, 18 über die Zwischenspeicherung in den Spei­ chern 13, 14, 15 erreicht.

Bezugszeichenliste

1

Speicherbaustein

2

Controller

3

erste Datenleitungen

4

Synchroneinheit

5

zweite Datenleitungen

6

Verarbeitungseinheit

7

erster Eingang

8

zweiter Eingang

9

dritter Eingang

10

erster Eingabezeiger

11

zweiter Eingabezeiger

12

dritter Eingabezeiger

13

erster Speicher

14

zweiter Speicher

15

dritter Speicher

16

erster Ausgabezeiger

17

zweiter Ausgabezeiger

18

dritter Ausgabezeiger

19

erster Ausgang

20

zweiter Ausgang

21

dritter Ausgang

22

zweiter Takteingang

23

erster Takteingang

27

Erfassungseinheit

29

Speicherfeld

30

Taktleitung

31

dritter Takteingang

Claims (13)

1. Schaltungsanordnung mit einem Speicher (13, 14, 15) mit einer Eingabeeinheit (10, 11, 12) mit Eingängen (7, 8, 9), über die Daten parallel zugeführt und im Speicher (13, 14, 15) abgelegt werden,
mit einer Ausgabeeinheit (16, 17, 18) mit Ausgängen (19, 20, 21), wobei die Ausgabeeinheit (16, 17, 18) Daten nach einer Zwischenspeicherung über die Ausgänge ausgibt,
dadurch gekennzeichnet,
dass die Eingabeeinheit mehrere Eingabezeiger (10, 11, 12) auf­ weist,
dass jeder Eingabezeiger (10, 11, 12) mit einem Speicher (13, 14, 15) verbunden ist,
dass die Eingabezeiger (10, 11, 12) gesteuert von einem Takt­ signal jeweils für einen vorgegebenen Zeitraum mit einem Speicherfeld (29) des jeweiligen Speichers (13, 14, 15) verbun­ den sind,
dass die Eingabezeiger (10, 11, 12) ein am jeweiligen Eingang anliegendes Datum in die Speicherzelle einlesen,
dass die Eingabezeiger nach Ablauf des Zeitraums zu einem an­ deren Speicherfeld (29) wechseln,
dass eine Erfassungseinheit (27) vorgesehen ist, die mit der Eingabeeinheit (10, 11, 12) verbunden ist,
dass die Erfassungseinheit (27) aus den zugeführten Daten den Zeittakt ermittelt, mit dem die Daten zugeführt werden,
dass die Erfassungseinheit (27) ein vom ermittelten Zeittakt abhängiges Taktsignal den Eingabezeigern (10, 11, 12) zuführt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Erfassungseinheit (27) mit jedem Eingang (3) der Eingabezeiger (10, 11, 12) verbunden ist, dass die Erfassungseinheit (27) für jeden Eingang (3) ein Takt­ signal ermittelt, mit dem die Daten zugeführt werden, dass die Eingabeeinheit (27) für jeden Eingabezeiger (10, 11, 12) ein daraus abgeleitetes Taktsignal ermittelt und dem jeweiligen Eingabezeiger (10, 11, 12) zuführt.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Erfassungseinheit (27) mit der Ausgabeeinheit (16, 17, 18) verbunden ist,
dass die Erfassungseinheit (27) einen zum erfassten Zeittakt synchronen Zeittakt an die Ausgabeeinheit (16, 17, 18) wei­ tergibt, und
dass die Ausgabeeinheit (16, 17, 18) die Daten nach dem syn­ chronen Zeittakt parallel über die Ausgänge (19, 20, 21) aus­ gibt.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
dass die Erfassungseinheit (27) einen Takteingang (31) auf­ weist,
dass über den Takteingang (31) ein zweites Taktsignal zuführ­ bar ist,
dass die Erfassungseinheit (27) aus dem erfassten Zeittakt einen zeitlich verschobenen Zeittakt ermittelt, der vorzugs­ weise in einem Zeitfenster liegt, das von dem zweiten Zeit­ takt festgelegt wird,
dass die Erfassungseinheit (27) den verschobenen Zeittakt an die Ausgabeeinheit (16, 17, 18) gibt,
dass die Ausgabeeinheit (16, 17, 18) die Daten nach dem ver­ schobenen Zeittakt ausgibt.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
dass die Eingabezeiger (10, 11, 12) jeweils mit einem Eingang (7, 8, 9) verbunden sind,
dass die Ausgabeeinheit für jeden Ausgang einen Ausgabezeiger (16, 17, 18) aufweist,
dass jeweils ein Eingang (7, 8, 9) einem Ausgang (19, 20, 21) zugeordnet ist,
dass ein Ausgabezeiger (16, 17, 18) die Daten aus den Spei­ cherfeldern (29) in der Reihenfolge an dem Ausgang (19, 20, 21) ausgibt, in der die Daten über den zugeordneten Eingang (7, 8, 9) eingeschrieben wurden.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet,
dass die Ausgabezeiger (16, 17, 18) von dem Zeittakt gesteu­ ert werden, der von der Erfassungseinheit (27) der Ausgabe­ einheit (16, 17, 18) zugeführt wird, und
dass die Ausgabezeiger (16, 17, 18) die Daten synchron zu dem Zeittakt der Erfassungseinheit ausgeben.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
dass die Ausgabeeinheit für jeden Ausgang einen Ausgabezeiger (16, 17, 18) aufweist,
dass jeweils ein Eingang (7, 8, 9) über einen Zwischenspei­ cher (13, 14, 15) einem Ausgang (19, 20, 21) zugeordnet ist,
dass ein Ausgabezeiger (16, 17, 18) die Daten aus den Spei­ cherfeldern (29) in der Reihenfolge an dem Ausgang (19, 20, 21) ausgibt, in der die Daten über den zugeordneten Eingang (7, 8, 9) eingeschrieben wurden,
dass die Eingänge (7, 8, 9) an Ausgangsleitungen (3) eines Controllers (2) angeschlossen sind,
dass Daten parallel in Form von Datengruppen in einer ersten Reihenfolge und nach einem ersten Zeittakt vom Controller (2) ausgegeben werden,
dass die Ausgabezeiger (16, 17, 18) in der Weise synchroni­ siert sind, dass die Daten nach einer Zwischenspeicherung im Zwischenspeicher in den gleichen Datengruppen und in der ersten Reihenfolge wieder über die Ausgänge (19, 20, 21) aus­ gegeben werden.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,
dass die Ausgänge (19, 20, 21) an Eingänge einer Verarbei­ tungseinheit (6) angeschlossen sind,
dass die Verarbeitungseinheit (6) die Daten in der Reihen­ folge verarbeitet, in der die Daten vom Controller (2) ausge­ geben werden.

9. Verfahren zum Synchronisieren von Daten, die über mehrere Datenleitungen (3) in Form von Datengruppen parallel nach einer festgelegten Reihenfolge ausgegeben werden,
dass die Daten für jede Datenleitung (3) über einen Eingang (3) in einem Speichervorgang innerhalb eines Zeitfensters in einem Zwischenspeicher (13, 14, 15) abgespeichert werden,
dadurch gekennzeichnet,
dass der Zeittakt für jede Datenleitung (3) erfasst wird, mit dem die Daten den Eingängen (3) zugeführt werden,
dass die zeitliche Position des Zeitfensters für den Spei­ chervorgang an den erfassten Zeittakt angepasst wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die zeitliche Position des Zeitfensters für jede Datenleitung (3) individuell angepasst wird.

11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass die Daten nach der Zwischenspeicherung synchron wieder in Form von Datengruppen parallel über mehrere zweite Datenleitungen (5) nach der festgelegten Reihenfolge ausgegeben werden.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Reihenfolgen der Daten, in der die Daten in den Zwischen­ speichern (13, 14, 15) abgespeichert werden, für jede Daten­ leitung (3) in einem Testbetrieb ermittelt werden, dass aus den ermittelten Reihenfolgen die Reihenfolge festge­ legt wird, mit der der die Daten aus den Zwischenspeichern (13, 14, 15) in der festgelegten Reihenfolge ausgegeben wer­ den.

13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch ge­ kennzeichnet,
dass die Daten synchron zum erfassten Zeittakt, aber zeitlich verschoben zum erfassten Zeittakt ausgegeben werden, wobei die zeitliche Verschiebung so festgelegt ist,
dass ein Datum in einen vorgegebenen Zeitfenster vorzugsweise mittig zum vorgegebenen Zeitfenster angeordnet ist.