DE10061666A1

DE10061666A1 - Verringerung der Leistungsdissipation in medizinischen Geräten unter Verwendung einer adiabatischen Logik

Info

Publication number: DE10061666A1
Application number: DE2000161666
Authority: DE
Inventors: Carl A Schu; Daniel R Greeninger; David L Thompson
Original assignee: Medtronic Inc
Current assignee: Medtronic Inc
Priority date: 1999-12-20
Filing date: 2000-12-11
Publication date: 2001-08-02
Also published as: US6438422B1; FR2803959A1; FR2803959B1; US20030014082A1

Abstract

Ein System zum Minimieren der Energiedissipation innerhalb eines implantierbaren medizinischen Geräts durch die Verwendung einer adiabatischen Logik wird angegeben. Das System beinhaltet einen ersten und einen zweiten Subschaltkreis des implantierten Geräts. Eine elektrische Verbindung verbindet den ersten und zweiten Subschaltkreis miteinander, wobei die elektrische Verbindung ein kapazitives Element beinhaltet. Ein Schaltkreis, der das kapazitive Element der elektrischen Verbindung auflädt, um ein rampenförmiges Logiksignal zu erzeugen, ist mit dem kapazitiven Element verbunden. Das rampenförmige Logiksignal beinhaltet eine Frequenz von weniger als 500 kHz und erzeugt so ein System mit niedriger Frequenz und niedriger Leistung, welches die Energiedissipation an die Umgebung reduziert.

Description

Bereich der Erfindung

Die vorliegende Erfindung betrifft den Energieverbrauch von Designs für integrierte Schaltkreise, wie z. B. in medizinischen Geräten, insbesondere implantierbaren Geräten, verwendeten Schaltkreisen. Insbesondere betrifft die vorliegende Erfindung die Verwendung von adiabatischen Logikdesigns zum Minimieren der Energiedissipation bei einem implantierbaren medizinischen Gerät.

Hintergrund der Erfindung

Verschiedene Geräte erfordern einen Betrieb mit einem niedrigen Energieverbrauch. Bspw. erfordern handgehaltene Kommunikationsgeräte einen solchen geringen Energieverbrauch, und insbesondere erfordern implantierbare medizinische Geräte die Möglichkeit eines geringen Energieverbrauchs. Implantierbare medizinische Geräte, bspw. mikroprozessorgestützte, implantierbare Herzgeräte, wie z. B. implantierbare Herzschrittmacher und Defibrillatoren, müssen mit geringerem Energieverbrauch betrieben werden, um die Lebensdauer der Batterie und die Lebensdauer dies Gerätes zu erhöhen.

Im allgemeinen werden solche Geräte mit niedrigem Energieverbrauch unter Verwendung der contemplary metal oxide semiconductor (CMOS) Technologie aufgebaut. Die CMOS-Technologie wird allgemein verwendet, da eine solche Technologie die Eigenschaft eines "statischen" Energieverbrauchs von im wesentlichen Null aufweist.

Der Energieverbrauch von CMOS-Schaltkreisen setzt sich im allgemeinen aus zwei Energieverbrauchsfaktoren zusammen, nämlich dem "dynamischen" Energieverbrauch und dem "statischen" Energieverbrauch. Der statische Energieverbrauch beruht auf einem Leckstrom, da der Ruhestrom eines solchen Schaltkreises null ist. Der dynamische Energieverbrauch stellt den dominanten Faktor des Energieverbrauchs bei der CMOS-Technologie dar. Der dynamische Energieverbrauch beruht im Grunde auf dem zum Laden interner Kapazitäten und Lastkapazitäten während des Schaltens, d. h. zum Aufladen und Entladen solcher Kapazitäten, benötigten Strom. Die dynamische Leistung (P) ist gleich: CV_DD ²F, wobei C die Kapazität im Knotenpunkt, F die Takt- bzw. Schaltfrequenz und VDD die Versorgungsspannung des CMOS-Schaltkreises ist. Wie aus der Formel zum Berechnen der dynamischen Leistung (P) erkannt werden kann, ist ein derartiger dynamischer Energieverbrauch von CMOS-Schaltkreisen proportional zu dem Quadrat der Versorgungsspannung (V_DD). Zudem ist die dynamische Leistung (P) proportional zu der Knotenpunktskapazität (C) und der Schalt- bzw. Taktfrequenz (F).

Entsprechend der Formel für den dynamischen Energieverbrauch ist es bei integrierten Schaltkreisen nach dem CMOS-Design üblicherweise wirkungsvoll, die Versorgungsspannung für ein gesamtes Gerät (z. B. ein Hybrid) bzw. einen integrierten Schaltkreis (IC) herabzusetzen, d. h. den Schaltkreis bei niedrigen Versorgungsspannungen zu betreiben, um für derartige Designs den Energieverbrauch zu senken. Bspw. wird bei dem Medtronic Spectrax®, circa 1979, der IC-Schaltkreis anstelle von zwei Zellen durch eine Lil-Zelle betrieben. Dies verringerte die Versorgungsspannung von 5,6 Volt auf 2,8 Volt, und verringerte so den Überhangstrom. Erforderliche Spannungen von mehr als 2,8 Volt werden durch einen Spannungsverdoppler oder alternativ durch eine Ladungspumpe (z. B. Ausgabe-Schrittmacherpulse) erzeugt. Des weiteren wird der Logik-Schaltkreis, bspw. bei dem Medtronic Symbios®, circa 1983, über einen Spannungsregler betrieben, der die Versorgungsspannung des IC's auf eine Versorgung als "Summe von Schwellwerten" regelt. Dieser Regler sorgt für eine Versorgung des IC's (d. h. V_DD) von einigen hundert Millivolt oberhalb der Summe der Schwellwerte der n-Kanäle und p-Kanäle der den Schaltkreis bildenden CMOS-Transistoren. Dieser Regler ist hinsichtlich herstellungsbedingter Schwankungen der Transistorschwellen selbstkalibrierend.

Andere Geräte verringern den Energieverbrauch auf verschiedene andere Arten. Bspw. schalten verschiedene Gerätdesigns zu bestimmten Zeiten nicht genutzte Analogblöcke ab und/oder schalten Taktgeber zu zu bestimmten Zeiten nicht genutzten Logikblöcken ab und verringern so die Leistung. Des weiteren verwenden mikroprozessorgesteuerte Geräte historisch bedingt ein "Stoßtaktgeber"-Design, um einen Mikroprozessor über relativ kurze Zeitspannen bei einer sehr hohen Taktrate (z. B. im allgemeinen 500-1000 Kilohertz (kHz)) zu betreiben, um den Vorteil eines "Arbeitszyklus" zu nutzen und die durchschnittliche Stromaufnahme zu reduzieren. Eine deutlich geringere Frequenztaktung (bspw. im allgemeinen 32 kHz) wird für andere Schaltkreise und/oder den Prozessor verwendet, wenn sie sich nicht in dem Modus mit hoher Taktrate, d. h. dem Stoßtaktgeber-Modus, befinden. Viele bekannte, prozessorbasierende implantierbare Geräte verwenden die Technik mit Stoßtaktung. Bspw. verwenden von Medtronic, Viatron, Biotronic, ELA, Intermedics, Pacesetters, InControl, Cordis, CPI etc. erhältliche Geräte Stoßtakt-Techniken. Einige veranschaulichenden Beispiele, die die Verwendung eines Stoßtaktgebers beschreiben, sind in dem am 31. Dezember 1985 ausgegebenen US Patent 4,5611,442 von Vollmann et al. mit dem Titel "Implantable Cardiac Pacer With Discontinuous Microprocessor Programmable Anti Tachycardia Mechansisms and Patient Data Telemetry", dem am 11. Juni 1991 ausgegebenen US Patent 5,022,395 von Russie mit dem Titel "implantable Cardiac Device With Dual Clock Control of Microprocessor", dem am 14. Februar 1995 ausgegebenen US Patent 5,388,578 von Yomtov et al. mit dem Titel "Improved Electrode System For Use With An Implantable Cardiac Patient Monitor" und dem am 13. Oktober 1992 ausgegebenen US Patent 5,154,170 von Benett et al. mit dem Titel "Optimization for Rate Responsive Cardiac Pacemaker" angegeben.

Fig. 1 zeigt eine graphische Darstellung der Energie/Verzögerung über der Versorgungsspannung für CMOS-Schaltkreise, wie z. B. einen in Fig. 2 aus Gründen der Veranschaulichung gezeigten CMOS-Inverter 10. Dem Inverter 10 wird eine Versorgungsspannung V_DD zugeführt, welche mit der Senke (Source) eines PMOS-Feldeffekttransistors (FET) 12 verbunden ist. Der Drain-Anschluß des PMOS-FET 12 ist mit der Drain eines NMOS-FET 14 verbunden, dessen Source mit Masse verbunden ist. In dieser Konfiguration wird ein auf die Gates beider FETs 12, 14 gelegtes Eingangssignal V_i invertiert, um ein Ausgangssignal V_o zu erhalten. Einfach gesagt wird mit jedem Taktzyklus bzw. mit jeder Änderung des Logikniveaus das Eingangssignal V_i invertiert und ergibt das Ausgangssignal V_o.

Wie in Fig. 1 gezeigt, steigt die Verzögerung der Logik des Schaltkreises drastisch an, wenn die Versorgungsspannung bis auf nahe ein Volt reduziert wird, wie durch die Verzögerungskurve 16 und Energie/Verzögerungskurve 18 dargestellt. Aus diesem Grund ist ein fortwährendes Absenken der Versorgungsspannung (V_DD) auf niedrigere Niveaus wegen der Notwendigkeit höherer Versorgungsspannungen, wenn ein Betrieb bei höheren Frequenzen erforderlich ist, nicht praktikabel. Bspw. müssen CMOS-Logikschalfkreise im allgemeinen periodisch wiederkehrend eine Funktionalität bei höheren Frequenzen, bspw. bei einer Stoßtaktfrequenz, bereitstellen. Wenn die Versorgungsspannung (V_DD) jedoch verringert wird, wird ein solcher Energieverbrauch mit dem Quadrat der Versorgungsspannung (V_DD) abgesenkt, wie es durch die Energieverbrauchskurve 20 gezeigt ist. Aus diesem Grunde erfordert Geschwindigkeit eine höhere Versorgungsspannung (V_DD), was in direktem Widerspruch zu einem niedrigen Energieverbrauch steht.

Andere Probleme sind ebenfalls evident, wenn niedrigere Versorgungsspannungen (V_DD) bei CMOS-Schaltkreis-Designs verwendet werden. Wenn eine geringere Versorgungsspannung gewählt wird, können statische Leckstromverluste auftreten, insbesondere bei niedrigeren Frequenzen, aufgrund gestiegener statischer Leckstromverluste.

Im Stand der Technik sind verschiedene Techniken zum Reduzieren des Energieverbrauchs bei Geräten bekannt, von denen einige Beispiele in den in der folgenden Tabelle 1 aufgeführten Druckschriften gefunden werden können.

Tabelle 1

Alle oben in Tabelle 1 aufgelisteten Druckschriften sind hiermit durch Verweis in ihrer jeweiligen Gesamtheit mit eingebunden. Wie ein Fachmann nach dem Lesen der Zusammenfassung der Erfindung, der ausführlichen Beschreibung der Ausführungsbeispiele und der unten angegebenen Ansprüche ohne weiteres erkennen wird, können viele der in den Druckschriften aus Tabelle 1 und in anderen hierin durch Venenreis eingebundenen Druckschriften offenbarten Geräte und Verfahren unter Verwendung der Lehre der vorliegenden Erfindung in vorteilhafter Weise modifiziert werden.

Zusammenfassung der Erfindung

Verschiedene Ausführungsbeispiele der vorliegenden Erfindung geben Lösungen für eines oder mehrere der im Stand der Technik in Bezug auf Schaltkreise mit Leistungsdissipation, insbesondere in Bezug auf implantierbare medizinische Geräte, bestehenden Probleme. Diese Probleme beinhalten: (a) Transistor- Schaltkreise, inklusive CMOS-Schaltkreise, mit einem hohen Energieverbrauch, was die Lebensdauer der Batterien verkürzt; (b) die Unfähigkeit, die mit den Verschaltungen verschiedener Elemente oder Schaltkreise zusammenhängende Leistungsdissipation zu minimieren und niedrige Spannungsversorgungsniveaus effizient zu nutzen; (c) die Unfähigkeit, angemessene Verarbeitungsmöglichkeiten, wie z. B. hohe Verarbeitungsmöglichkeiten inklusive bei einer aufwärtigen/abwärtigen Telemetrie, bei einer Morphologiedetektion, bei der Initialisierung von Geräten, zu schaffen, während weiterhin niedrige Verarbeitungsmöglichkeiten, wie z. B. Wahrnehmen intrinsischer Schläge, Schrittmachen und Telemetrie bei geringerer Geschwindigkeit, mit dem erwünschten Energieverbrauch geboten werden; und (d) die Unfähigkeit, Designs für Schaltkreise anzugeben, die bei niedrigeren Frequenzen und so einem geringeren Energieverbrauch arbeiten, welchem die Verwendung einer höheren Taktrate, wie z. B. Stoßtaktungen, entgegensteht.

Im Vergleich mit bekannten Techniken zum Herabsetzen des Energieverbrauchs in Schaltkreisauslegungen können verschiedene Ausführungsbeispiele der vorliegenden Erfindung einen oder mehrere der folgenden Vorteile bieten: (a) einen durch die Verwendung einer adiabatischen Logik verringerten Energieverbrauch; (b) einen verringerten Energieverbrauch auf Grund einer herabgesetzten Taktfrequenz für die Schaltkreisdesigns; (c) eine erhöhte Langlebigkeit der Schaltkreise, insbesondere von Schaltkreisen implantierbarer Geräte; (d) eine verringerte Größe des Produkts und eine Herabsetzung statischer Leckstromverluste, d. h. des statischen Energieverbrauchs; und (e) Mehrprozessor-Designs, DSP Designs und Pozessierdesigns von hoher Wirksamkeit mit zusätzlichen Möglichkeiten für Merkmale/Funktionen auf Grund der Fähigkeit, die mit Chip-zu-Chip und Intrachip Daten- und/oder Adreßbussignalen verbundene Leistungsdisspation zu verringern.

Einige Ausführungsbeispiele der Erfindung beinhalten eines oder mehrere der folgenden Merkmale: (a) ein adiabatisches Logikdesign, welches ein rampenartig verlaufendes Logiksignal erzeugt, das den Energieverbrauch minimiert; (b) Schaltkreisdesigns, die eine interne Kapazität eines zwei Chips oder zwei Unterbauelemente auf einem einzigen Chip verbindenden Daten- und/oder Adreßbusses nutzen; (c) ein Niederfrequenz-Schalkreisdesign, welches die Leistungsdissipation reduziert, während an verschiedene Komponenten bzw. Schaltkreise eines implantierbaren, medizinischen Gerätes ein Logiksignal gegeben wird; und (d) einen Schaltkreis mit residentem Design, der eine Widerstand-, Induktor-, Kondensator-Konfiguration nutzt, um die Energiedissipation an eine Komponente oder einen Schaltkreis eines implantierbaren, medizinischen Geräts zu minimieren.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine graphische Darstellung, die Energie/Verzögerung aufgetragen über der Versorgungsspannung für den Betrieb eines CMOS- Schaltkreises zeigt.

Fig. 2 zeigt einen CMOS-Inverter aus dem Stand der Technik, der in vielen CMOS-Schaltkreisdesigns als Baustein verwendet wird.

Fig. 3 ist ein Blockdiagramm eines just-in-time Taktungssystems gemäß der vorliegenden Erfindung.

Fig. 4A-4C zeigen Timing-Darstellungen zur Verwendung beim Beschreiben des just-in-time Taktgebungssystems aus Fig. 3.

Fig. 5 ist eine Blockdiagramm-Darstellung eines Systems mit mehreren Versorgungsspannungen gemäß der vorliegenden Erfindung.

Fig. 6 ist ein Blockdiagramm, welches ein System mit variabler Versorgungsspannung gemäß der vorliegenden Erfindung darstellt.

Fig. 7 ist ein Blockdiagramm eines taktgebergesteuerten Verarbeitungsschaltkreises gemäß der vorliegenden Erfindung.

Fig. 8 ist ein Diagramm, welches ein implantierbares, medizinisches Gerät in einem Körper zeigt.

Fig. 9 ist ein Blockdiagramm der Schaltkreise eines Schrittmachers zur Verwendung beim Veranschaulichen eines oder mehrerer Ausführungsbeispiele der vorliegenden Erfindung.

Fig. 10 ist ein schematisches Blockdiagramm eines implantierbaren Schrittmacher/Cardioverter/Defibrillators (PCDs) zur Verwendung beim Veranschaulichen eines oder mehrerer Ausführungsbeispiele der vorliegenden Erfindung.

Fig. 11 ist ein schematisches Blockdiagramm, welches ein digitales Signalverarbeitungssystem gemäß der vorliegenden Erfindung mit variablem Taktgeber/variabler Versorgungsspannung.

Fig. 12 ist ein schematisches Blockdiagramm, welches ein implantierbares, medizinisches Gerät gemäß der vorliegenden Erfindung zeigt.

Fig. 13 ist ein Schaltkreis-Diagramm, welches ein eine adiabatische Logik nutzendes Ausführungsbeispiel der vorliegenden Erfindung zur Verwendung innerhalb des implantierbaren, medizinischen Geräts zeigt.

Fig. 14A und 14B sind Graphen, die die Spannung aufgetragen über der Zeit für verschiedene Ausführungsbeispiele der vorliegenden Erfindung darstellen.

Fig. 15 ist ein Schaltkreisdiagramm, welches das in Fig. 13 gezeigte Ausführungsbeispiel der vorliegenden Erfindung mit zahlreichen Transistoren zeigt.

Fig. 16 ist ein Schaltkreisdiagramm, welches ein weiteres eine adiabatische Logik nutzendes Ausführungsbeispiel der vorliegenden Erfindung innerhalb des implantierbaren, medizinischen Geräts zeigt.

Fig. 17 ist ein Schaltkreisdiagramm, welches das in Fig. 16 gezeigte Ausführungsbeispiel der vorliegenden Erfindung mit zahlreichen Transistoren zeigt.

Fig. 18 ist ein Schaltkreisdiagramm, welches noch ein weiteres eine adiabatische Logik nutzendes Ausführungsbeispiel der vorliegenden Erfindung innerhalb des medizinischen, implantierbaren Gerätes zeigt.

Fig. 19 ist ein Graph, der die Spannung aufgetragen über der Zeit für den in Fig. 18 gezeigten Schaltkreis aufzeigt.

Fig. 20 ist eine Darstellung eines Schaltkreisdiagramms noch eines weiteren eine adiabatische Logik nutzenden Ausführungsbeispiels der vorliegenden Erfindung innerhalb des implantierbaren, medizinischen Gerätes zeigt.

Beschreibung der bevorzugten Ausführungsbeispiele

Die vorliegende Erfindung soll zunächst allgemein unter Bezugnahme auf die Fig. 3-7 beschrieben werden. Anschließend soll die vorliegende Erfindung unter Bezugnahme auf in den Fig. 8-20 gezeigte, beispielhafte, veranschaulichende Konfigurationen implantierbarer, medizinischer Geräte beschrieben werden.

Fig. 3 zeigt ein allgemeines Blockdiagramm eines just-in-time Taktgebersystems 30. Das just-in-time Taktgebersystem 30 beinhaltet einen integrierten Schaltkreis 32 und eine Taktungsquelle 34. Der integrierte Schaltkreis 32 weist eine Vielzahl von Schaltkreisen C1-Cn auf. Jeder Schaltkreis kann, wenn er betriebsbereit ist, eine oder mehrere Schaltkreisfunktionen ausüben. Eine Funktion ist als eine beliebige, mit einer oder' mehrerer Eingaben in einer Vielzahl von Zyklen durchgeführte Operation definiert, die zu einer Ausgabe führt. Im allgemeinen werden die durch die verschiedenen Schaltkreise C1-Cn ausgeführten Funktionen in einer vorbestimmten Anzahl von Taktzyklen durchgeführt. Die Taktquelle 34 kann zum Erzeugen von Taktsignalen in einer Vielzahl von allgemein als clock1-clockn gezeigten Taktfrequenzen betreiben werden.

Die Schaltkreise C1-Cn des integrierten Schaltkreises 32 können diskrete Funktionsschaltkreise enthalten (bspw. Logik-Schaltkreise zum Bearbeiten eines oder mehrerer Eingabesignale, um eine spezielle Funktion anzuwenden und dann ein oder mehrere Ausgabesignale auszugeben), wie bspw. ein Eingangssignal von einem Sensor zum Bereitstellen eines repräsentativen Signals an einen weiteren bearbeitenden Schaltkreise bearbeitende Schaltkreise, Transceiver-Schaltkreise, Konversionsschaltkreise etc. Des weiteren können die Schaltkreise C1-Cn Datenverarbeitungsschaltkreise sein, die mehrere Funktionen unter Steuerung eines Programms durchführen können, oder solche Schaltkreise C1-Cn können Firmware- (Software-) Funktionen/Routinen einbinden, die vor einem nachfolgenden Ereignis oder vor dem Beginn der nächsten Funktion abgeschlossen werden müssen. Bspw. können, wie hierin weiter anhand beispielhaft angeführter Ausführungsbeispiele medizinischer, implantierbarer Geräte beschrieben, solche Schaltkreise Verarbeitungsschaltkreise zum Verarbeiten digitaler Signale, zur aufwärtigen/abwärtigen Telemetrie verwendete Schaltkreise, Schaltkreise zur Morphologiedetektion, Schaftkreise zum Detektieren vom Rhythmusstörungen, Überwachungsschaltkreise, Schrittmacherschaltkreise, Mikroprozessoren etc. sein.

Die von jedem der Schaltkreise C1-Cn ausgeführten Funktionen müssen typischerweise innerhalb einer bestimmten Zeitspanne abgeschlossen sein, bevor eine nachfolgende, funktionale Verarbeitung durchgeführt werden kann. Z. B. kann ein Logikschaltkreis eine Funktion innerhalb einer vorgegebenen Zeitspanne durchführen, um ein für einen anderen Schaltkreis erforderliches Ausgabesignal bereit zu stellen, oder eine Funktion kann bspw. wegen des Erfordernisses, andere Verarbeitungen in einem Verarbeitungsschaltkreis durchzuführen, innerhalb einer bestimmten Zeitspanne in einem solchen Schaltkreis durchgeführt werden müssen. Bei einem implantierbaren, medizinischen Gerät bspw. kann es erforderlich sein, eine Verarbeitung zum Abschließen einer bestimmten Funktion in einem Abschnitt eines bestimmten Zeitintervalls durchzuführen, wie z. B. eines Überlagerungsintervalls (blanking interval), eines oberen Taktintervalls (upper rate interval), eines Fluchtintervalls (escape interval) oder eines Refraktorintervalls (refractory interval) eines Herzzyklus oder des weiteren wie z. B. während eines Pulsgenerator/Programmierer Handshakes.

Die Taktungsquelle 34 kann in einer beliebigen Weise zum Abgeben von Taktsignalen bei einer Vielzahl von Frequenzen konfiguriert sein. Eine solche Taktungsquelle kann eine beliebige Anzahl von Taktschaltkreisen enthalten, wobei jeder Schaltkreis ein einziges Taktsignal bei einer bestimmten Frequenz gibt, die Taktungsquelle 34 kann einen oder mehrere einstellbare Taktschaltkreise zum Abgeben von Taktsignalen über eine durchgehende Spanne von Taktfrequenzen beinhalten und/oder die Taktungsquelle 34 kann einen Taktschaltkreis aufweisen, der zum Abgeben von Taktsignalen bei diskreten Taktfrequenzen im Gegensatz zu einer kontinuierlichen Spanne betrieben werden kann. Die Taktungsquelle 34 kann bspw. Oszillatoren, Pulsteiler, Timer, Taktsteuerschaltkreise oder irgend ein anderes zum Bereitstellen der Taktsignale der vorliegenden Erfindung erforderliches Schaltkreis-Element aufweisen. Vorzugsweise ist die Taktquelle 34 als ein kontinuierlich oszillierender Niederfrequenz-Taktgeber und ein steuerbarer Ein-/Aus-Frequenzgeber für eine höhere Frequenz konfiguriert.

Die Arbeitsweise des just-in-time steuerbare Taktgebers des just-in-time Taktungssystems 30 aus Fig. 3 soll anhand der Fig. 4A-4C beschrieben werden. Wie in Fig. 4A gezeigt, stellt eine Zeitspanne (x) die Zeitspanne dar, innerhalb derer ein Schaltkreis, bspw. einer der Schaltkreise C1-Cn eine oder mehrere Funktionen abschließen muß. Dieselbe Zeitspanne (x) ist in Fig. 4B gezeigt. Die Zeitspanne x kann mit einer beliebigen Zahl verschiedener Zeitspannen gleichgesetzt werden. Z. B. kann die Zeitspanne die Zeitdauer sein, in der wegen des Erfordernisses des Vorliegens einer Detektionsausgabe zu einem bestimmten Zeitpunkt ein Verarbeitungsschaltkreis eine bestimmte Detektionsfunktion durchführen muß, sie kann eine für das Abschließen einer bestimmten Funktion durch einen Logikschaltkreis erforderliche Zeitspanne sein, damit eine rechtzeitige Ausgabe an einen Verarbeitungsschaltkreis zum Verarbeiten digitaler Signale erfolgt, sie kann eine Zeitspanne sein zum Abschließen einer Firmware- (Software-) Routine und vieles mehr. Des weiteren kann die Zeitspanne x bspw. einem Herzzyklus oder einem Teil davon entsprechen.

Wie in Fig. 4B gezeigt, wurden bei einer herkömmlichen Verarbeitung die Schaltkreisfunktionen typischerweise bei einer Stoßzyklusfrequenz durchgeführt, und die ausgeführten Funktionen erforderten daher eine Zeitperiode 60. Aus diesem Grund wurde nur ein geringer Anteil (nämlich die Zeitperiode 60) der gesamten Zeitspanne x genutzt, um die einen bzw. mehreren n-Zeitzyklen zur Vervollständigung erfordernden Funktionen) auszuführen. Üblicherweise arbeiteten die Stoßtaktgeber in einem solchen Fall mit einer im wesentlichen hohen Taktrate, z. B. 500-1000 kHz, über derart kurze Zeitspannen, um den Vorteil eines "Lastzyklus" zu nutzen, um die mittlere Stromaufnahme zu verringern. Derart hohe Taktraten können jedoch zum Ausüben solcher Funktionen oder aller Funktionen nicht erforderlich sein.

Bei der just-in-time Taktung gemäß der vorliegenden Erfindung, wie sie in Fig. 4A gezeigt ist, wird im wesentlichen die gesamte Zeitspanne x genutzt, um die eine bzw. die mehreren Funktionen auszuführen, welche in n Zyklen abgeschlossen sind. Mit anderen Worten, die Taktfrequenz, bspw. eine der clock1-clockn, für den die eine oder die mehreren Funktionen während der Zeitspanne x ausführenden Schaltkreis wird so gesetzt, daß die eine oder die mehreren Funktionen in der maximal zum Ausführen derartiger Funktionen verfügbaren Zeit abgeschlossen sind, d. h. die Taktfrequenz befindet sich auf dem niedrigst möglichen Wert. Mit anderen Worten, ein Taktgeber mit niedrigerer Frequenz wird verwendet, so daß die eine oder mehreren Funktionen just-in-time ausgeführt werden, so daß eine andere Schaltkreis- oder Routine-Funktion ausgeführt werden kann. Mit einem solchen just-in-time Ansatz wird die zum Steuern des Ablaufens solcher Funktionen durch den speziellen CMOS-Schaltkreis verwendete Taktfrequenz herabgesetzt, was zu einem verringerten Energieverbrauch durch den CMOS- Schaltkreis führt, bspw. führt die niedrigere Frequenz anhand der Berechnungen der dynamischen Leistung zu einer proportionalen Leistungsabnahme. Durch die Herabsetzung der Taktfrequenz kann der die verschiedenen Schaltkreise C1-Cn enthalte integrierte Schaltkreis 32 ausgelegt werden, bei einer niedrigeren Frequenz zu arbeiten, z. B. im Gegensatz zu der Stoßfrequenz, und ebenso bei verschiedenen anderen Frequenzen, abhängig vom Bedarf.

So wie hier verwendet, kann die Ausnutzung im wesentlichen des gesamten vorbestimmten Zeitintervalls vorzugsweise zu einem Abschluß der einen oder mehreren Funktionen führen, die vor dem Ende des Zeitintervalls x ausgeführt werden, wie es durch Restintervalle 55 in Fig. 4A dargestellt ist. Dieses Restintervall 55 liegt vorzugsweise nahe 0 Sekunden.

Fig. 4C zeigt ein veranschaulichendes Timing-Beispiel für einen Verarbeitungsschaltkreis, der mehrere Funktionen ausführt. Z. B. ist der Herzzyklus eines Patienten in Fig. 4C als Zeitspanne x dargestellt. Während der Zeitspanne 71, d. h. während eines QRS-Komplexes des Herzzyklus, wird eine sehr schnelle Verarbeitung bei einer verglichen mit einer zum Steuern des Betriebes des Verarbeitungsschaltkreises während der Zeitspanne y verwendeten, niedrigeren Taktfrequenz hohen Taktfrequenz durchgeführt. Während der Zeitspanne y, wenn der Verarbeitungsschaltkreis bei einer niedrigeren Frequenz betrieben wird, kann eine solche niedrigere Taktrate so gesetzt werden, daß die während z Zyklen ausgeführten Funktionen in im wesentlichen der gesamten, maximal für eine solche Verarbeitung verfügbaren Zeitspanne, d. h. der Zeitspanne y, ausgeführt werden. Es kann wiederum ein kurzes Restintervall 75 der Herzzyklusdauer x verbleiben. Ein solches Restintervall kann bspw. im Bereich von etwa 1,0 bis etwa 10,0 Millisekunden liegen, wenn der Herzzyklus im Bereich von etwa 400 bis etwa 1200 Millisekunden dauert.

Fig. 5 zeigt eine allgemeine Blockdarstellung eines Systems 100 mit mehreren Versorgungsspannungen, bei dem eine oder mehrere Versorgungsspannungen verfügbar sind und auf die Anwendung für verschiedene Schaltkreise in einem 1C zugeschnitten sind. Das Mehrspannungssystem 100 weist einen integrierten Schaltkreis 102 und eine Versorgungsspannungsquelle 106 auf. Der integrierte Schaltkreis 102 weist Schaltkreise C1-Cn auf. Die Versorgungsspannungsquelle 106 kann zum Bereitstellen einer Vielzahl von Versorgungsspannungen V1-Vn betrieben werden. Jede Versorgungsspannung aus der Versorgungsspannungsquelle 106 ist darauf zugeschnitten, an einen oder mehre der Schaltkreise C1-Cn angelegt zu werden. Wie dargestellt, wird die Versorgungsspannung V1 an den Schaltkreis C1, die Versorgungsspannung V2 an den Schaltkreis C2 und C3 angelegt und so weiter.

Das maßgerechte Abstimmen der Versorgungsspannungen V1-Vn auf die speziellen Schaltkreise C1-Cn hängt von der Frequenz ab, bei der die Schaltkreise C1-Cn betrieben werden müssen. Bspw. und wie oben beschrieben erhöht sich die Logikverzögerung solcher CMOS-Schaltkreise C1-Cn drastisch, wenn die Versorgungsspannung auf Werte nahe 1 Volt verringert wird. Wenn eine solche Logikverzögerung hinnehmbar ist, wird die an einen bestimmten Schaltkreis gegebene Versorgungsspannung den Energieverbrauch für diesen speziellen Schaltkreis drastisch senken, da die Energie im Verhältnis zum Quadrat der Versorgungsspannung (V_DD) verringert wird. Wenn eine solche Logikverzögerung jedoch nicht hinnehmbar ist, bspw. wenn der Logikschaltkreis eine Funktion ausführt, die innerhalb einer bestimmten Zeitspanne abgeschlossen sein muß, wird die Herabsetzung der an einen solchen Schaltkreis angelegten Versorgungsspannung (V_DD) abhängig von der hinnehmbaren Logikverzögerung begrenzt werden. Jedoch kann die Versorgungsspannung V_DD für irgendeinen speziellen Schaltkreis so weit wie möglich verringert werden, so daß gerade noch angemessene Geschwindigkeitsanforderungen erfüllt werden.

Der integrierte Schaltkreis 102 kann mehrere verschiedene Schaltkreise C1-Cn, wie die im Hinblick auf Fig. 3 beschriebenen, beinhalten. Die Versorgungsspannungsquelle 106 kann unter Verwendung einer großen Auswahl von Komponenten verwirklicht werden und kann eine beliebige Zahl an Spannungsquellen beinhalten, von denen jede eine Versorgungsspannung auf einem einzigen Level abgibt, sie kann eine oder mehrere einstellbare Spannungsquellen zum Bereitstellen von Versorgungsspannungslevels über einen durchgehenden Wertebereich aufweisen, und/oder sie kann eine Spannungsquelle aufweisen, die so betrieben werden kann, daß sie diskrete Versorgungsspannungslevels ausgibt im Unterschied zu Werten über einen kontinuierlichen Bereich. Die Versorgungsspannungsquelle kann einen Spannungsteiler, einen Spannungsregler, eine Ladungspumpe oder irgendwelche anderen Elemente zum Bereitstellen der Versorgungsspannungen V1-Vn aufweisen. Vorzugsweise ist die Versorgungsspannungsquelle 106 als eine Ladungspumpe konfiguriert.

Herkömmlich liegt die Versorgungsspannung (V_DD) im Bereich von etwa 3 Volt bis etwa 6 Volt. Im Zusammenhang mit der vorliegenden Erfindung liegen die Versorgungsspannungen V1-Vn im Bereich zwischen etwa 1 Volt und etwa 3 Volt, abhängig von der verwendeten CMOS-Technologie.

Mit der Reduzierung der Versorgungsspannung (V_DD) wird auch die Schwellenspannung (V_T) für die Schaftkreise reduziert. Bspw. liegt für Versorgungsspannungen im Bereich von etwa 3 bis etwa 6 Volt die Schwellenspannung bei CMOS-Bauelementen im allgemeinen im Bereich von etwa 0,8 Volt bis etwa 1,0 Volt. Vorzugsweise werden bei implantierbaren medizinischen Geräten Lithiumzellen als implantierbare Batterien verwendet. Solche Lithiumzellen erzeugen im allgemeinen Spannungen im Bereich von etwa 2,8 Volt bis etwa 3,3 Volt, und im allgemeinen haben die CMOS-Schaltkreise eine zugehörige Schwellenspannung von etwa 0,75 Volt. Durch ein Herabsetzen der Versorgungsspannungen auf Werte unterhalb 2,8 Volt können die Spannungsschwellen für CMOS-Bauelemente auf Werte von bis zu etwa 0,2 Volt bis etwa 0,3 Volt gesenkt werden. Es gibt derzeit verschiedene ultra-low-power Logikdesigns, die bei niedrigen Versorgungsspannungen von bis zu 1,1 Volt arbeiten, wie z. B. Logikdesigns für Mikroprozessoren für ein Laptop oder andere tragbare Produkte. Durch die Verwendung der zugeschnittenen Versorgungsspannungen V1-Vn können low-power bzw. ultra-low-power Logikdesigns für zumindest einige der verschiedenen Schaltkreise C1-Cn des integrierten Schaltkreises 102 verwendet werden. Andere Schaltkreise können höhere Versorgungsspannungen erfordern. Durch die Verwendung von aufgrund von niedrigeren Versorgungsspannungen niedrigeren Schwellenniveaus erhöhen sich Verluste aufgrund des statischen Energieverbrauchs auf unerwünschte Weise um einige Größenordnungen.

Aus diesem Grund kann das Mehr-Versorgungsspannungssystem 100 des weiteren optional eine Backgate-Vorspannungsquelle 130 zum Abgeben von Backgate-Vorspannungen BV1-BVn an die Schaltkreise C1-Cn des integrierten Schaltkreises 102 aufweisen. Allgemeinen hängen die Backgate-Vorspannungen BV1-BVn von den an die Schaltkreise C1-Cn angelegten Versorgungsspannungen V1-Vn ab, um die Schwellenspannungen für die Bauelemente der Schaltkreise C1-Cn einzustellen. Bspw. kann die Schwellenspannung (V_T) für CMOS-Bauelemente des Schaltkreises durch Anlegen einer Backgate-Vorspannung an die speziellen, mit der niedrigeren Versorgungsspannung versorgten Schaltkreise einen geringeren Wert betragen. Zudem kann, wenn bspw. der Schaltkreis C1 mit einer niedrigeren Versorgungsspannung V1 gespeist wird, eine Backgate-Vorspannung BV1 optional an den Schaltkreis C1 angelegt werden, um die Schwellenspannung (V_T) für die CMOS-Bauelemente auf eine höheren Wert für die Schwellenspannung (V_T) zu bringen. Auf diese Weise können statische Leckstromverluste minimiert werden, da die äquivalenten höheren Schwellenspannungen wiederhergestellt sind. Zudem ist eine weitere Spanne von Versorgungsspannungen möglich, da die Justierung des Backgates ein Zuschneiden der Schwellwerte erlaubt, was einen Betrieb bei niedriger/hoher Geschwindigkeit ermöglicht und den statischen Drain-Leckstrom ausmerzt.

Die Backgate-Vorspannung kann z. B. über eine mit dem Well des Backgates über einen Kontakt verbundene Festspannungsquelle (d. h. einer Ladungspumpe) abgegeben werden. Alternativ kann ein aktives Vorspannungsschema verwendet werden, bei dem die Spannungsquelle wählbar oder über eine angemessene Spanne einstellbar ist.

Backgate-Spannungen können in irgendeiner bekannten Weise angelegt werden. Bspw. ist die Anwendung von Backgate-Vorspannungen in verschiedenen Patentschriften beschrieben, darunter das US-Patent 4,791,318 von Lewis et al., das US-Patent 4,460,835 von Masuoka, das US-Patent 5,610,083 von Chan et al. und das US-Patent 5,185,535 von Farb et al., welche Patentschriften durch Verweis sämtlich in ihrer jeweiligen Gesamtheit hier mit eingebunden sind.

Fig. 6 zeigt ein allgemeines Blockdiagramm eines. variable Versorgungsspannung/variable Taktung Systems 150 gemäß der vorliegenden Erfindung. Das System 150 weist einen integrierten Schaltkreis 152, eine Taktungsquelle 156, eine Versorgungsspannungsquelle 154 und ein Taktung/Versorgungsspannung Interface 155 auf. Die Versorgungsspannungsquelle 154 ist zum. Bereiststellen einer Vielzahl von Versorgungsspannungen V1-Vn an eine Vielzahl von Schaltkreisen C1-Cn des integrierten Schaltkreises 152 betreibbar. Des weiteren ist die Taktungsquelle 156 des Systems 150 zum Bereiststellen von Taktungssignalen in einer Vielzahl von Frequenzen clock1-clockn betreibbar. Die Schaltkreise C1-Cn sind von ähnlicher Natur wie die oben im Zusammenhang mit der Fig. 3 beschriebenen, die Taktungsquelle 156 ähnelt der Taktungsquelle 34, wie sie in Bezug auf Fig. 3 beschrieben worden ist, und die Versorgungsspannungsquelle 154 ähnelt der Versorgungsspannungsquelle 106, wie sie in Hinblick auf Fig. 5 beschrieben wurde. Bei dem variable Versorgungsspannung/variable Taktung System 150 wird jedoch ein Taktung/Spannung Interface 155 verwendet, um die an die Schaltkreise C1-Cn angelegten Versorgungsspannungen V1-Vn "fliegend" einzustellen, wie aufgrund der speziellen, von den Schaltkreisen C1-Cn benötigten Taktungsfunktion erforderlich.

Als ein veranschaulichendes Beispiel kann der Schaltkreis C1 ein spezieller Logikschaltkreis zum Ausführen einer oder mehrerer spezieller Funktionen sein. Es kann jedoch erforderlich sein, daß solche Funktionen innerhalb einer ersten Zeitspanne bei einer ersten Taktfrequenz und innerhalb einer anderen, zweiten Zeitspanne bei einer zweiten Taktfrequenz ausgeführt werden müssen, um solche Funktionen innerhalb der erlaubten Zeit der ersten bzw. zweiten Zeitspanne auszuführen. Mit anderen Worten, eine Zeitspanne ist kürzer als die andere, und aus diesem Grund müssen die Funktionen, die eine Ausführung über eine bestimmte Anzahl von Zyklen erfordern, bei einer höheren Taktfrequenz ausgeführt werden, wenn sie innerhalb einer Zeitspanne abgeschlossen werden müssen, die kürzer ist als eine andere Zeitspanne. Bei einem solchen Beispiel erfaßt das Taktung/Spannung Interface 155 gemäß der vorliegenden Erfindung das an den Schaltkreise C1 während der ersten Zeitspanne, an der ein höherfrequentes Taktsignal verwendet wird, angelegte Taktsignal und gibt entsprechend ein Signal an die Versorgungsspannungsquelle 154, entsprechend der höheren Taktfrequenz eine bestimmte Versorgungsspannung auszuwählen und anzulegen. Wenn anschließend während der zweiten Zeitspanne die niedrigere Taktfrequenz an den Schaltkreis C1 angelegt wird, erfaßt das Taktung/Spannung Interface 155 die Verwendung der niedrigeren Taktfrequenz und gibt ein Signal an die Spannungsversorgungsquelle 154 zum Anlegen einer bestimmten, der niedrigeren Taktfrequenz entsprechenden Versorgungsspannung an den Schaltkreis C1.

Des weiteren kann bspw. der Schaltkreis C2 ein CMOS-Mikroprozessor sein, der auch über eine "fliegend" durchgeführte Einstellung der Taktfrequenz und einer entsprechenden Versorgungsspannung verfügt. Ein solches System wird unmittelbar aus der folgenden, in Bezug auf Fig. 7 gegebenen Erläuterung deutlich.

Fig. 7 zeigt ein allgemeines Blockdiagramm eines taktgesteuerten Verarbeitungssystems 200 gemäß der vorliegenden Erfindung. Das taktgesteuerte Verarbeitungssystem 200 weist einen Prozessor 202 (z. B. einen CMOS- Mikroprozessor oder einen CMOS-Digitalsignal-Prozessor), eine Taktquelle 204, eine Versorgungsspannungsquelle 206, einen Spannungsregler 212, ein Regler- Interface 210, eine Taktungssteuerung 208 und eine optionale Backgate- Vorspannungsquelle 214 auf. In einer der unter Bezugnahme auf Fig. 6 beschriebenen Weise ähnlichen Weise wird die an den Prozessor 202 angelegte Versorgungsspannung 206 "fliegend" verändert, wie es aufgrund der speziellen Anforderungen des Schaltkreistimings erforderlich ist.

Der Prozessor wird allgemein unter Steuerung der Taktungsquelle 204 betrieben. Abhängig von der erforderlichen Verarbeitungsleistung kann die Taktungsquelle 204 den Prozessor 202 bei irgendeiner Taktfrequenz aus einer Vielzahl möglicher Taktfrequenzen betreiben. Solche Taktfrequenzen werden unter der Steuerung der Taktungssteuerung 208 ausgesucht. Die Taktungssteuerung 208 kann Teil einer beliebigen, zum Steuern des Betriebes des Prozessors 202 als Teil eines größeren Systems verwendeten Timing- und Steuerhardware und/oder einer Steuersoftware sein. Eine solche Taktungssteuerung kann bspw. die Gestalt eines digitalen Steuer-/Timer-Schaltkreises zum Ausführen einer Steuerung eines implantierbaren medizinischen Gerätes hinsichtlich des Timings einnehmen.

Der Prozessor 202 kann eine beliebige Anzahl von Funktionen ausüben, wie es für das Gerät, in dem er verwendet wird, angebracht ist. Hochfrequenz- Verarbeitungsleistungen (d. h. etwa 250 kHz bis etwa 10 MHz), Niederfrequenz- Verarbeitungsleistungen (d. h. etwa 1 Hz bis etwa 32 kHz) und Verarbeitungsleistungen hinsichtlich zwischen diesen Grenzen liegender Frequenzen sind Bestandteil dieser Erfindung. Der Einfachheit halber soll der Betrieb des taktgesteuerten Verarbeitungssystems 200 anhand eines Prozessors 202 beschrieben werden, welcher lediglich zwei verschiedene Funktionen ausführt, jede während einer vorbestimmten eigenen Zeitspanne. Am Beispiel eines implantierbaren medizinischen Gerätes, wie bspw. eines Schrittmachers, kann während der ersten Zeitspanne eine Verarbeitungsfunktion mit hoher Verarbeitungsrate, die eine vergleichsweise hohe Taktfrequenz erfordert, eine Funktion wie bspw. eine aufwärtige/abwärtige Telemetrie, eine Morphologie- Detektion, eine Initialisierung, eine Detektion von Rhythmusstörungen, eine Detektion von Fernfeld-R-Wellen, eine EMI-Detektion, eine Durchleitung von rücklaufenden Wellen etc. enthalten sein. Andererseits kann eine niederfrequente Verarbeitungsfunktion eine Funktion wie bspw. das Wahrnehmen intrinsischer Herzschläge, ein Schrittmachen, eine Telemetrie bei geringer Geschwindigkeit, eine Datenübertragung über Telefon, ein ferngesteuertes Überwachen, ein Batterietest etc. sein.

Wenn der Prozessor 202 während einer bestimmten Zeitspanne Verarbeitungsfunktionen bei einer hohen Frequenz ausführen muß, kann von der Taktungsquelle 204 eine vergleichsweise hohe Taktfrequenz, bspw. 250 kHz bis 10 MHz, zum Betreiben des Prozessors 202 angelegt werden. Das Regler- Interface 210 wird die während der Verarbeitungsfunktion, die eine hohe Verarbeitungsrate erfordert, an den Prozessor zum Betrieb angelegte, höhere Taktfrequenz erfassen und ein Steuersignal an den Spannungsregler 212 zum Regeln der Versorgungsspannungsquelle 206 anlegen. Die Versorgungsspannungsquelle 206 ist unter der Steuerung des Spannungsreglers 212 betreibbar, um eine Versorgungsspannung in einem vorbestimmten Bereich abzugeben, vorzugsweise zwischen etwa 1,1 Volt und etwa 3 Volt. Wenn eine höhere Taktfrequenz zum Betrieb des Prozessors 202 für Verarbeitungsfunktionen verwendet wird, die eine hohe Verarbeitungsrate erfordern, legt die Versorgungsspannungsquelle 206 an die CMOS-Bauelemente des Prozessors 202 allgemein eine Versorgungsspannung im oberen Bereich der bevorzugten Versorgungsspannungen an.

Andererseits gibt, wenn der Prozessor 202 während der vorbestimmten Zeitspanne Verarbeitungsfunktionen bei einer niedrigen Verarbeitungsrate ausführen soll, die Taktungssteuerung 208 ein Signal an die Taktungsquelle 204, eine niedrigere Frequenz für den Betrieb des Prozessors 202 anzulegen. In diesem Fall detektiert das Regler-Interface 210 die zum Betreiben des Prozessors 202 verwendete, niedrigere Frequenz und gibt ein Steuersignal an den Spannungsregler 212 zum Regeln der Versorgungsspannungsquelle 206 in der Art, daß eine niedrigere Versorgungsspannung im unteren Bereich der bevorzugten Spanne der Versorgungsspannungen an die CMOS-Bauelemente des Prozessors 202 angelegt wird.

Ein Fachmann wird erkennen, daß jegliche zwischen den oben genannten Bereichen liegende Verarbeitungsleistung zwischen der oben beschriebenen höheren Frequenz und der niedrigeren Frequenz erreicht werden kann und daß die vorliegende Erfindung in keiner Weise auf eine Verarbeitung bei nur zwei Taktfrequenzen und bei zwei zugehörigen Versorgungsspannungen beschränkt ist. Im Gegenteil können gemäß der vorliegenden Erfindung mehrere Levels von Verarbeitungsleistungen mit dazugehörigen Taktfrequenzen und damit verbundenen an den Prozessor 202 angelegten Versorgungsspannungen erreicht werden.

Fig. 4C zeigt ein weiteres Ausführungsbeispiel des Taktungssteuer- Verarbeitungssystems 200. Wie dort gezeigt, wird während des gesamten Herzzyklus einer bestimmten Zeitspanne x während einer Zeitspanne 71 der Gesamtdauer des Herzzyklus x eine hohe Frequenz zum Steuern und Betreiben des Prozessors 202 verwendet, bspw. während des Verarbeitens des QRS- Komplexes. Danach wird während der Zeitspanne y eine niedrigere Taktfrequenz zum Steuern des Prozessorbetriebes verwendet, um eine beliebige Anzahl anderer Funktionen, wie z. B. Herzereignis-/EMI-Unterscheidungsfunktionen, auszuführen. Während des Betriebes des Prozessors 202 bei der höheren Taktfrequenz während der Zeitspanne 71 wird an die CMOS-Bauelemente des Prozessors 202 eine höhere Versorgungsspannung aus der Versorgungsspannungsquelle 206 angelegt. Auf ähnliche Weise wird während des Betriebes des Prozessors 202 bei der vergleichsweise niedrigen Taktfrequenz während der Zeitspanne y der gesamten Dauer x des Herzzyklus eine geringere Versorgungsspannung von der Versorgungsspannungsquelle 206 an die CMOS-Bauelemente des Prozessors 202 angelegt.

Des weiteren kann, wie in Fig. 7 gezeigt, eine optionale Backgate-Vorspannung 214 verwendet werden, um die Schwellenspannung (V_T) der CMOS-Bauelemente des Prozessors 202 abhängig von der durch die Taktungsquelle 204 an den Prozessor 202 angelegten Taktfrequenz dynamisch einzustellen. Das Regler- Interface 210 erfaßt die zum Steuern des Betriebes des Prozessors 202 verwendete Taktfrequenz und regelt das Spannungslevel der an die CMOS- Bauelemente des Prozessors 202 anzulegenden Backgate-Vorspannung 214. Die dynamische Einstellung der Schwellenspannung kann in Form einer einstellbaren oder einer wählbaren Spannungsquelle verwirklicht werden, die bspw. eine Ladungspumpe und einen Regler verwendet. Die Backgate-Spannung und die "normale" Gate-Spannung ergeben eine Gate-Vorspannung bzw. Spannung des Transistors. Durch Einstellen der Backgate-Spannung wird die "scheinbare" Spannung erhöht mit einer daraus folgenden Reduzierung des Leckstroms.

Fig. 8 ist ein vereinfachtes Diagramm eines implantierbaren medizinischen Gerätes 260, für welches die vorliegende Erfindung nutzbringend eingesetzt werden kann. Das implantierbare Gerät 260 ist in einem Körper 250 nahe einem menschlichen Herzen 264 implantiert. Das implantierte medizinische Gerät ist über Leitungen 262 mit dem Herzen verbunden. Für den Fall, daß das Gerät 260 ein Schrittmacher ist, handelt es sich bei den Leitungen 262 um Schrittmacher- und Wahrnehmungsleitungen, um mit der Depolarisierung und Repolarisierung des Herzen 264 einhergehende Signale zu erfassen und in der Nähe ihrer fernen. Enden Schrittmacherpulse abzugeben. Das implantierbare Gerät 260 kann irgendein implantierbarer Herzschrittmacher sein, wie bspw. ein in dem US-Patent 5,158,078 von Benett et al., dem US-Patent 5,312,453 von Stielton et al. oder dem US-Patent 5,144,949 von Olson offenbarter, wobei alle genannten Patentschriften durch Verweise in ihrer jeweiligen Gesamtheit hierin mit eingebunden sind und alle dort genannten Gegenstände gemäß der vorliegenden Erfindung verändert werden können.

Das implantierbare Gerät kann auch ein Schrittmacher/Cardioverter/Defibrillator (PCD) entsprechend irgendeinem der verschiedenen, kommerziell erhältlichen, implantierbaren PCDs sein, von denen einer hierin mit Bezug auf Fig. 10 zusammenfassend beschrieben wird und im Detail an dem US-Patent 5,447,519 beschrieben ist. Zusätzlich zu dem in dem US-Patent 5,447,519 beschriebenen PCD kann die vorliegende Erfindung im Zusammenhang mit PCDs ausgeführt werden, wie sie bspw. in dem US-Patent 5,545,186 von Olson et al., dem US- Patent 5,354,316 von Keimel, dem US-Patent 5,314,430 von Bardy, dem US- Patent 5,131,388 von Pless oder dem US-Patent 4,821,723 von Baker et al. offenbart sind, wobei alle genannten Patentschriften durch Verweis in ihrer jeweiligen Gesamtheit hierin mit eingebunden sind. Diese Geräte können Schaltkreise und/oder Systeme gemäß der vorliegenden Erfindung enthalten oder durch solche verändert werden.

Alternativ kann das implantierbare medizinische Gerät 260 ein implantierbarer Nervenstimulator oder Muskelstimulator sein, wie bspw. die in dem US-Patent 5,199,428 von Obel et al., dem US-Patent 5,207,218 von Carpentier et al. oder dem US-Patent 5,330,507 von Schwanz beschriebenen, oder ein implantierbares Überwachungsgerät, wie z. B. das in dem US-Patent 5,331,966 von Bennet et al. offenbarte, sein, wobei alle genannten Patentschriften durch Verweis in ihrer jeweiligen Gesamtheit hierin mit eingebunden sind. Für die vorliegende Erfindung wird angenommen, daß sie eine breite Anwendung für jegliche Form von elektrischen Geräten findet, die ein CMOS-Schaltkreisdesign verwenden, und daß sie dort von besonderem Vorteil ist, wo ein niedriger Energieverbrauch erwünscht ist, insbesondere bei implantierbaren medizinischen Geräten.

Im allgemeinen weist das implantierbare medizinische Gerät 260 ein hermetisch abgedichtetes Gehäuse auf, das eine elektrochemische Zelle, wie bspw. eine Lithium-Batterie, einen CMOS-Schaltkreis, der die Arbeitsvorgänge des Gerätes steuert, und eine Antenne sowie einen Schaltkreis eines Telemetrie- Sender/Empfängers, der abwärtige Telemetriebefehle von einem externen Programmiergerät empfängt und gespeicherte Daten in einer aufwärtigen Telemetrieverbindung an dieses sendet, enthält. Der Schaltkreis kann in Form einer diskreten Logik ausgeführt sein, und/oder er kann ein mikrocomputerbasierendes System mit A/D-Wandlung beinhalten.

Es soll verstanden werden, daß die vorliegende Erfindung in ihrem Umfang nicht auf spezielle elektronische Merkmale und Arbeitsweisen besonderer implantierbarer medizinischer Geräte beschränkt ist und daß die vorliegende Erfindung im Zusammenhang mit verschiedenen implantierbaren Geräten nutzbringend sein kann. Des weiteren ist die vorliegende Erfindung in ihrem Umfang nicht auf implantierbare medizinische Geräte beschränkt, die nur einen einzigen Prozessor enthalten, sondern kann auch auf Geräte mit mehreren Prozessoren angewendet werden.

Fig. 9 zeigt ein Blockdiagramm, welches die Bestandteile eines Schrittmachergerätes 300 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt. Das Schrittmachergerät 300 weist eine mikroprozessorbasierende Architektur auf. Das gezeigte Schrittmachergerät 300 aus Fig. 9 ist jedoch lediglich ein beispielhaftes Ausführungsbeispiel derartiger Geräte, und es wird verstanden werden, daß eine beliebige logikbasierende, herkömmliche IC-Architektur eingebunden werden kann, wenn dies gewünscht ist, ebenso wie auch ein beliebiges mikroprozessorbasierendes System.

Bei dem in Fig. 9 gezeigten, der Veranschaulichung dienenden Ausführungsbeispiel ist das Schrittmachergerät 300 vorzugsweise mittels einer externen Programmiereinheit (nicht in den Figuren dargestellt) programmierbar. Eine solche, für die Zwecke der vorliegenden Erfindung geeignete Programmiereinrichtung ist die kommerziell erhältliche Programmiereinrichtung Medtronic Modell 9790. Die Programmiereinrichtung ist ein mikroprozessorbasierendes Gerät, welches eine Reihe von kodierten Signalen an das Schrittmachergerät 300 abgibt und zwar mittels eines Programmierkopfes, der gemäß einem Telemetriesystem, wie z. B. dem in dem US-Patent 5,127,404 von Wyborny et al., dessen Offenbarung durch Verweis in ihrer Gesamtheit hier mit eingebunden ist, offenbarten, radiofrequenz- (RF-) kodierte Signale an eine Antenne 334 des Schrittmachergerätes 300 überträgt. Es soll jedoch verstanden werden, daß irgendeine Programmiermethodik verwendet werden kann, so lange die erwünschten Informationen an den und von dem Schrittmacher übertragen werden.

Das beispielhaft in Fig. 9 dargestellte Schrittmachergerät 300 ist an das Herz 264 eines Patienten über Leitungen 302 elektrisch angeschlossen. Eine Leitung 302a mit einer Elektrode 306 ist über eine Eingangskapazität 308 an einen Knotenpunkt 310 des Schaltkreises des Schrittmachergerätes 300 angeschlossen. Eine Leitung 302b ist an einen Druck-Schaltkreis 354 eines Eingabe/Ausgabe Schaltkreises 312 angeschlossen, um ein Drucksignal von dem Sensor 309 an den Schaltkreis 354 zu geben. Das Drucksignal wird verwendet, um metabolische Erfordernisse festzustellen und/oder eine Ausgabe des Herzen des Patienten. Des weiteren gibt ein Aktivitätssensor 351, wie z. B. ein piezokeramischer Beschleunigungsmesser, ein Ausgangssignal an einen Aktivitätsschaltkreis 352 des Eingabe/Ausgabe Schaltkreises 312. Die Ausgabe des Sensors variiert in Abhängigkeit von den gemessenen Parametern, die mit den metabolischen Erfordernissen eines Patienten zusammenhängen. Der Eingabe/Ausgabe Schaltkreis 312 enthält Schaltkreise zum Ankoppeln an das Herz 264, den Aktivitätssensor 351, die Antenne 334, den Drucksensor 309 und enthält Schaltkreise zum Anlegen von Stimulationspulsen an das Herz 264, um dessen Rate in Abhängigkeit derselben unter Steuerung von softwareimplementierten Algorithmen in einer Mikrocomputereinheit 314 zu regeln.

Die Mikrocomputereinheit 314 weist vorzugsweise einen on-board Schaltkreis 316 auf, der einen Mikroprozessor 320, einen Systemuhr-Schaltkreis 322 und einen on board Random Access Memory (RAM) 324 sowie einen on-board Read Only Memory (ROM) 326 beinhaltet. Bei diesem illustrativen Ausführungsbeispiel enthält ein off-board Schaltkreis 328 eine RAM/ROM-Einheit. Der on-board Schaltkreis 316 und der off-board Schaltkreis 328 sind jeweils über einen Kommunikationsbus 330 mit einem digitalen Steuer-/Taktungs-Schaltkreis 332 verbunden.

Gemäß der vorliegenden Erfindung werden die in Fig. 9 gezeigten Schaltkreise von einer geeigneten Versorgungsspannungsquelle 301 (z. B. einer allgemein in den Fig. 1-7 gezeigten Spannungsquelle) mit Energie versorgt. Aus Klarheitsgründen sind die Anschlüsse der Versorgungsspannungsquelle 301 an die verschiedenen Schaltkreise des Schrittmachergerätes 300 in den Figuren nicht gezeigt: Des weiteren werden die unter Steuerung eines Taktsignals betreibbaren, in Fig. 9 gezeigten Schaltkreise gemäß der vorliegenden Erfindung unter einer Taktungsquelle 338 betrieben. Aus Gründen der Klarheit sind die Verbindungen solcher Taktungssignale von der Taktungsquelle 338 (bspw. einer allgemein in den Fig. 1-7 gezeigten Taktungsquelle) an solche CMOS-Schaltkreise des Schrittmachergerätes 300 in den Figuren nicht gezeigt.

Die Antenne 334 ist an den Eingabe/Ausgabe Schaltkreis 312 angeschlossen, um eine aufwärtige/abwärtige Telemetrie über eine RF-Sender-/Empfänger-Einheit 336 zu ermöglichen. Die Einheit 336 kann der in dem US-Patent 4,556,063 von Thomson et al., welches hiermit durch Verweis hier in seiner Gesamtheit eingebunden ist, oder der in dem oben genannten Patent von Wyborny et al. offenbarten Telemetrie- und Programmierlogik entsprechen.

Ein V_Ref- und Vorspannungsschaltkreis 340 erzeugt eine stabile Spannungsreferenz und Vorspannungsströme für die Schaltkreise des Eingabe/Ausgabe Schaltkreises 312. Eine Analog/Digital-Wandler- (ADC) und Multiplexer-Einheit 342 digitalisiert analoge Signale und Spannungen, um "Echtzeit " Telemetrie von herzinternen Signalen und einer Batterielebensdauer- Ende (EOL) Austausch-Funktion zu bieten. Ein Schaltkreis 341 zum Einschalten und Reseten der Energieversorgung dient zum Zurücksetzen der Schaltung.

Ablaufbefehle zum Steuern des Timings des Schrittmachergerätes 300 werden über einen Bus 330 an den digitalen Steuer-/Timer-Schaltkreis 332 gegeben, wo digitale Timer und Zähler das gesamte Escape-Intervall des Schrittmachergerätes 300 aufbauen, ebenso wie verschiedene widerstandsfähige, leere oder andere Timing-Fenster zum Steuern des Betriebes der in dem Eingabe/Ausgabe Schaltkreis 312 angeordneten Peripheriekomponenten.

Der digitale Steuer-/Timer-Schaltkreis 332 ist vorzugsweise angeschlossen an den Wahrnehmungsschaltkreis 345 und an einen Elektrogramm- (EGM) Verstärker 348 zum Empfangen verstärkter und verarbeiteter, durch die an der Leitung 302a angeordnete Elektrode 306 wahrgenommener Signale. Solche Signale sind ein Maß für die elektrische Aktivität des Herzen 264 des Patienten. Ein Wahrnehmungsverstärker 346 des Schaltkreises 345 verstärkt wahrgenommene elektrische Herzsignale und gibt ein verstärktes Signal an einen Spitzenwert- Wahrnehmungs- und Schwellwert-Meß-Schaltkreis 347. Der Schaltkreis 347 wiederum gibt eine Anzeige von wahrgenommenen Spitzenspannungen und gemessenen Schwellenspannungen des Wahrnehmungsverstärkers über den Pfad 357 an den Steuer-/Timer-Schaltkreis 332. Eiur verstärktes Signal des Wahrnehmungsverstärkers wird auch an einen Komparator/Schwellwertdetektor 349 gegeben. Der Wahrnehmungsverstärker 346 kann dem in dem US-Patent 4,379,459 von Stein, welches hiermit durch Verweis in seiner Gesamtheit hier mit eingebunden ist, offenbarten entsprechen.

Das durch den EGM-Verstärker 348 abgegebene Elektrogramm-Signal wird verwendet, wenn das implantierte Gerät 3.00 durch eine externe Programmiereinrichtung (nicht dargestellt) dazu aufgefordert wird, über aufwärtige Telemetrie eine Darstellung eines analogen Elektrogramms der elektrischen Aktivität des Herzen des Patienten zu übertragen. Eine solche Funktionalität ist bspw. in dem US-Patent 4,556,063 von Thomson gezeigt, welches bereits zuvor durch Verweis mit eingebunden war.

Ein Ausgabepuls-Generator und Verstärker 350 gibt über einen Koppelkondensator 305 und die Elektrode 306 als Antwort auf ein von dem digitalen Steuer-/Timer-Schaltkreis 332 bereitgestelltes Schrittmacher-Triggersignal Schrittmacherstimuli an das Herz 264 des Patienten ab. Der Ausgabeverstärker 350 kann allgemein dem in dem US-Patent 4,476,868 von Thomson, welches ebenfalls hier durch Verweis in seiner Gesamtheit mit eingebunden ist, offenbarten Ausgabeverstärker entsprechen. Die Schaltkreise aus Fig. 9, die zum Betrieb gemäß der vorliegenden Erfindung geeignete CMOS-Schaltkreise sind, enthalten den Prozessor 320, den digitalen Steuer-/Timer-Schaltkreis 332, den RAM 324, den ROM 326, die RAM/ROM-Einheit 328 und den ADC/Mux 342.

Fig. 10 ist ein schematisches Funktionsdiagramm aus dem US-Patent 5,447,519 von Petersen, welches einen implantierbaren PCD 400 zeigt, bei dem die vorliegende Erfindung nutzbringend verwendet werden kann. Dieses Diagramm ist einen Illustration, die lediglich als ein exemplarischer Gerätetyp gesehen werden soll, in dem die Erfindung ausgeführt werden kann, und nicht als den Umfang der vorliegenden Erfindung beschränkend. Andere implantierbare medizinische Geräte, wie sie früher beschrieben sind, mit funktionalen Organisationen, bei denen die vorliegende Erfindung nützlich sein kann, können auch gemäß der vorliegenden Erfindung modifiziert werden. Es wird zum Beispiel angenommen, daß die vorliegende Erfindung im Zusammenhang mit implantierbaren PCDs nutzbringend angewendet werden kann, wie sie in den US-Patenten 4,548,209 von Wielders et al., 4,693,253 von Adams et al., 4,830,006 von Haluska et al. und 4,949,730 von Pless et al. offenbart sind, wobei alle diese Patente hierin durch Verweis in ihrer jeweiligen Gesamtheit mit eingebunden sind.

Das illustrative PCD-Gerät 400 weist sechs Elektroden 401, 402, 404, 406, 408 und 410 auf. Bspw. können die Elektroden 401 und 402 ein Paar nah beieinanderliegender, in dem Ventrikel des Herzen 264 angeordneter Elektroden sein. Die Elektrode 404 kann einer entfernten, indifferenten Elektrode entsprechen, die an dem Gehäuse des implantierbaren PCDs 400 angeordnet ist. Die Elektroden 406, 408 und 410 können Defibrillationselektroden mit großen Oberflächen sein, die an zu dem Herzen 264 führenden Leitungen angeordnet sind, oder epicardiale Elektroden.

Die Elektroden 401 und 402 sind als mit dem Nahfeld- (d. h. nah beieinanderliegende Elektroden) R-Wellen-Detektor-Schaltkreis 419 hart verdrahtet dargestellt, der einen bandpaßgefilterten Verstärker 414, einen Auto-Schwellwert- Schaltkreis 416 (zum Bereitstellen einer einstellbaren Wahrnehmungsschwelle in Abhängigkeit von der gemessenen Amplitude der R-Welle) und einen Komparator 418 aufweist. Ein Routing-Signal 464 wird immer dann erzeugt, wenn das zwischen den Elektroden 401 und 402 wahrgenommene Signal eine durch den Auto-Schwellwert-Schaltkreis 416 festgelegte Wahrnehmungsschwelle übersteigt. Des weiteren wird die Verstärkung auf dem Verstärker 414 durch einen Schrittmacher-/Timer-Steuerschaltkreis 420 eingestellt. Das Wahrnehmungssignal bspw. wird verwendet, um die Timing-Fenster zu setzen und um die folgenden Wellenformen-Daten zu Zwecken der Morphologie-Detektion auszurichten. Z. B: kann das Wahrnehmungs-Ereignissignal 464 durch den Schrittmacher-/Timer- Steuerschaltkreis 420 auf einem Bus 440 zu dem Prozessor 424 geroutet werden und kann als ein Interrupt für den Prozessor 424 dienen, so daß eine spezielle Routine von Operationen, bspw. Morphologiedetektion, Diskrininationsfunktionen, durch den Prozessor 424 durchgeführt wird.

Eine Schaltmatrix 412 wird verwendet, um verfügbare Elektroden unter der Steuerung des Prozessors 424 über den Daten-/Adreßbus 440 auszuwählen, so daß die Auswahl zwei als ein Fernfeld-Elektrodenpaar (d. h. weit voneinander beabstandete Elektroden) verwendete Elektroden beinhaltet in Verbindung mit einer Tachycardie/Fibrillation Unterscheidungsfunktion (z. B. eine Funktion zwischen Tachycardie, d. h. einer anormal schnellen Herzrate, und einer Fibrillation, d. h. unkoordinierten und unregelmäßigen Herzschlägen zu unterscheiden, um so eine angemessene Therapie einzuleiten). Fernfeld EGM- Signale von den ausgewählten Elektroden werden durch den Bandpaßverstärker 434 und in den Multiplexer 432 gegeben, wo sie durch den Analog/Digital-Wandler (ADC) 430 in Signale digitaler Daten konvertiert werden zur Speicherung in dem Random Access Memory 426 unter Steuerung des direkten Speicherzugangsschaltkreises 428. Bspw. können eine Reihe von EGM- Komplexen für mehrere Sekunden durchgeführt werden.

Gemäß der vorliegenden Erfindung werden die in Fig. 10 gezeigten Schaftkreise durch eine geeignete Versorgungsspannungsquelle 490 mit Energie versorgt (bspw. einer allgemein in den Fig. 1-7 gezeigten Spannungsquelle). Aus Gründen der Klarheit sind die Verbindungen der Versorgungsspannungsquelle 490 an verschiedene Schaltkreise des PCD-Gerätes 400 in den Figuren nicht gezeigt. Des weiteren werden die unter der Steuerung eines Taktungssignals betreibbaren, in Fig. 10 gezeigten Schaltkreise gemäß der vorliegenden Erfindung unter der Taktungsquelle 491 betrieben. Aus Gründen der Klarheit ist die Verbindung solcher Taktungssignale von der Taktungsquelle 491 (bspw. einer allgemein in den Fig. 1-7 gezeigten Taktungsquelle) zu den CMOS-Schaltkreisen des PCD- Gerätes 400 in den Figuren nicht dargestellt.

Das Auftreten der Wahrnehmung einer R-Welle oder das Routingsignal 464 wird an den Prozessor 424 kommuniziert, um eine Morphologie-Analyse von Wellenformen durch den Prozessor 424 auszulösen zur Verwendung bei der Auswahl einer Therapie für das Herz 264. Bspw. kann der Prozessor die kumulative Veränderlichkeit des Herzen 264 von Schlag zu Schlag, die R-Wellen- Wahrnehmungsereignisse trennenden Zeitintervalle und verschiedene andere Funktionen berechnen, wie sie in verschiedenen Druckschriften beschrieben sind, inklusive beliebiger der hier bereits genannten Druckschriften und verschiedener anderer implantierbare PCDs betreffender Druckschriften.

Andere Abschnitte des PCD-Gerätes 400 aus Fig. 10 dienen der Bereitstellung von Herzschrittmacher-, Cardioversions- und Defibrillationstherapien. Hinsichtlich des Herzschrittmachens beinhaltet der Schrittmacher-Timing/Steuer Schaltkreis 420 programmierbare Digitalzähler, die die grundlegenden, mit dem Schrittmachend des Herzen zusammenhängenden Timingintervalle steuern, inklusive der Schrittmacher-Escape-Intervalle, der unempfindlichen Perioden, in denen wahrgenommene R-Wellen eine Neustart des Timings von Escape- Intervallen nicht bewirken können, etc. Die jeweilige Dauer solcher Intervalle wird typischerweise durch den Prozessor 424 bestimmt und über den Adreß-/Daten-Bus 440 an den Schrittmacher-Timing/Steuer Schaltkreis 420 kommuniziert. Des weiteren bestimmt der Schrittmacher-Timing/Steuer Schaltkreis 420 unter der Steuerung des Prozessors 424 auch die Amplitude derartiger Herzschrittmacherpulse, und der Schrittmacher-Ausgabeschaltkreis 421 gibt solche Pulse an das Herz.

In dem Fall, daß eine Tachyarrhythmie (d. h. eine Tachycardie) wahrgenommen wird und eine Anti-Tachyarrhythmie-Schrittmachertherapie erwünscht ist, werden von dem Prozessor 424 geeignete Timing-Intervalte zum Steuern der Erzeugung von Anti-Tachycardie-Schrittmachertherapien in den Schrittmacher-Timing/Steuer Schaltkreis 420 geladen. Auf ähnliche Weise setzt der Prozessor 424 in dem Fall, daß die Erzeugung eines Cardioversions- bzw. eines Defibrillationspulses erforderlich ist, die Zähler und den Schrittmacher-Timing/Steuer Schaltkreis 420 ein, um das Timing derartiger Cardioversions- bzw. Defibrillationspulse zu steuern.

In Antwort auf die Wahrnehmung einer Fibrillation oder einer Tachycardie, die einen Cardioversionspuls erfordern, aktiviert der Prozessor 424 einen Cardioversions-/Defibrillations-Steuerschaltkreis 454, welcher ein Laden von Hochspannungskondensatoren 456, 458, 460 und 462 unter Steuerung einer Hochspannungsladeleitung 452 über einen Ladeschaltkreis 450 auslöst. Anschließend wird die Abgabe des Timings der Defibrillations- bzw. Cardioversionspulse durch den Schrittmacher-TiminglSteuer Schaltkreis 420 gesteuert. Verschiedene Ausführungsbeispiele eines geeigneten Systems zum Abgeben und Synchronisieren von Cardioversions- und Defibrillationspulsen und zum Steuern der mit diesen verbundenen Timingfunktionen sind genauer in dem US-Patent 5,188,105 von Keimel offenbart, welches durch Verweis in seiner Gesamtheit hier mit eingebunden ist. Andere derartige Schaltkreise zum Steuern des Timings und der Erzeugung von Cardioversions- und Defibrillationspulsen sind in den US-Patenten 4,384,585 von Zipes, 4,949,719 von Pless et al. und 4,375,817 von Engel et al. offenbart, die alle durch Verweis jeweils in ihrer Gesamtheit hier mit eingebunden sind. Des weiteren sind bekannte Schaltkreise zum Steuern des Timings und der Erzeugung von Anti-Tachycardie-Schrittmacherpulsen in den US- Patenten 4,577,633 von Berkovits et al., 4,880,005 von Pless et al., 4,726,380 von Vollmann et al. und 4,587,970 von Holley et al. beschrieben, die allesamt durch Verweis in ihrer Gesamtheit hierin mit eingebunden sind.

Die Auswahl einer bestimmten Elektrodenkonfiguration zur Abgabe von Cardioversions- bzw. Defibrillationspulsen wird über einen Ausgabeschaltkreis 448 unter Steuerung des Cardioversions-/Defibrillationsschaltkreises 454 über einen Steuerbus 446 gesteuert. Der Ausgabeschaltkreis 448 bestimmt, welche der Hochspannungselektroden 406, 408 und 410 für die Abgabe des Bereichs für die Cardioversions- bzw. Defibrillationspulse eingesetzt wird.

Die Komponenten des PCD-Gerätes 400 aus Fig. 10, die zur Betrieb gemäß der vorliegenden Erfindung geeignete CMOS-Schaltkreise sind, beinhalten den Prozessor 424, die Steuerschaltkreise 420 und 454, RAM 426, DMA 428, ADC 430 und den Multiplexer 432.

Gemäß der vorliegenden Erfindung können sowohl das in Fig. 9 dargestellte Schrittmachergerät 300 als auch das in Fig. 10 gezeigte PCD-Gerät 400 im Zusammenhang mit den hierin zuvor unter Bezugnahme auf Fig. 1-7 beschriebenen, verallgemeinerten Ausführungsbeispielen verwirklicht werden. Erstens kann bspw. bezüglich des Schrittmachergerätes 300 aus Fig. 9 die Versorgungsspannungsquelle 301 des Schrittmachergerätes 300 in einer zuvor in Bezug auf die Fig. 1-7 beschriebenen Weise eingesetzt werden, und gleichermaßen kann die Taktungsquelle 338 des Schrittmachergeräts 300 in einer solchen Weise verwirklicht werden, wie sie in Bezug auf die Fig. 1-7 beschrieben wurde. Gleichermaßen können die Taktungsquelle 491 des PCD- Gerätes 400 aus Fig. 10 und die Versorgungsspannungsquelle 490 des PCD- Gerätes 400 aus Fig. 10 in Übereinstimmung mit den verallgemeinerten, hierin zuvor in Bezug auf Fig. 1-7 beschriebenen Ausführungsbeispielen verwirklicht werden.

Als ein illustratives Beispiel können der ADC/Mux 342, der RF-Sender/Empfänger 336, der digitale Steuer-Timer Schaltkreis 332 und verschiedene andere CMOS- Schaltkreise einzeln bei unterschiedlichen, von der Taktungsquelle 338 erhältlichen Taktfrequenzen betrieben werden. Gleichermaßen können solche Schaltkreise unter entsprechenden Versorgungsspannungen betrieben werden, die für jeden der Schaltkreise unterschiedlich sein kann: Des weiteren kann z. B. der RF-Sender/Empfänger 336 während einer speziellen Zeitspanne (z. B. während einer aufwärtigen Verbindung) mit einer bestimmten, von der Taktungsquelle 338 erhältlichen Taktfrequenz und mit einer bestimmten von der Versorgungsspannungsquelle 301 erhältlichen, zu der bestimmten Taktfrequenz korrespondierenden Versorgungsspannung betrieben werden. Andererseits kann während einer anderen Zeitspanne (bspw. während einer abwärtigen Verbindung) der Schaltkreis 336 bei einer völlig anderen Taktfrequenz und Versorgungsspannung betrieben werden. Eine automatische Einstellung von Telemetrieparametern unter bestimmten Umständen ist in dem US-Patent 5,683,432 von Goedeke et al. beschrieben.

Des weiteren können unter Bezugnahme auf Fig. 10 der A/D-Wandlerschalkreis 430, der Cardioverter/Defibrillator Steuerschaltkreis 454 und verschiedene andere Schaltkreise, wie bspw. RAM 426, DMA 428 und der Multiplexer 432 auch bei verschiedenen, von der Taktungsquelle 491 erhältlichen Taktfrequenzen und mit verschiedenen, entsprechenden, von der Versorgungsspannungsquelle 490 erhältlichen Versorgungsspannungen betrieben werden. Des weiteren kann ein Telemetrieschaltkreis (nicht gezeigt) mit dem PDA aus Fig. 10 verwendet werden und kann auch bei unterschiedlichen, von der Taktungsquelle 491 erhältlichen Taktfrequenzen und bei verschiedenen, entsprechenden, von der Versorgungsspannungsquelle 490 erhältlichen Versorgungsspannungen betrieben werden. Zudem kann der Prozessor 424 abhängig von der durch den Prozessor 424 ausgeübten Funktion mit unterschiedlichen Taktgeschwindigkeiten betrieben werden, wie z. B. hierin in Bezug auf Fig. 7 beschrieben. Bspw. kann die Morphologie-Detektion bei typischen physiologischen Raten (d. h. 50 bis 150 Schläge pro Minute) bei einer ersten Taktfrequenz und zugehörigen Versorgungsspannungen durchgeführt werden, während die Detektion von Rhythmusstörungen bei einer anderen Taktfrequenz und zugehöriger Versorgungsspannung ausgeführt werden kann.

Fig. 11 zeigt ein digitales Signalverarbeitungssystem 500 mit variabler Taktung/ variabler Versorgungsspannung, welches in Verbindung mit und/oder alternativ zu einigen in den Fig. 9 und 10 gezeigten Schaltkreisen verwendet werden kann. Bspw. kann das digitale Signalverarbeitungssystem 500 nach Fig. 11 anstelle des Aktivitätsschaltkreises 352, des Druckschaltkreises 354, des Wahrnehmungsverstärkerschaltkreises 346 (für P-Wellen-, R-Wellen- und/oder T- Wellen-Wahrnehmungsverstärker) verwendet werden und kann des weiteren mit einer zusätzlichen Funktionalität unter Verwendung eines Pseudo-EKG-Signals 502 ausgestattet sein. Im allgemeinen wird eine beliebige Anzahl analoger Signale 499, wie z. B. solche Pseudo-EKG-Signale 502, ein Aktivitätssensor-Signal 503 und ein Druck- und Einsetzsensor-Signal 504 über entsprechende Verstärker 505- 507 bereitgestellt. Die verstärkten Signale werden an einen Multiplexer 510 gegeben, der diese zyklisch an einen Analog/Digital-Wandler (ADC) 576 gibt. Die Signale 502-504 können durch Durchlaufen der Ausgänge der verschiedenen Verstärker/Vorverstärker 505-507 mit unterschiedlichen Raten zyklisch weitergegeben werden, bspw. so wie in der anhängigen US-Patentanmeldung mit der Anmeldenummer 08/801,335, Medtronic Aktenzeichen P-4521, mit dem Titel "Method for Compressing Digitized Cardiac Signals Combining Lossless Compression and Non-linear Sampling" beschrieben, die eine variable Komprimierung über ADC-Abtasten beschreibt und welche durch Verweis hierin in ihrer Gesamtheit mit eingebunden ist. Der ADC kann auch variable Konversionsraten aufweisen, wie in dem US-Patent 5,263,486 und dem US-Patent 5,312,446 beschrieben, welche auch durch Verweis hierein in ihrer jeweiligen Gesamtheit mit eingebunden sind.

Ein Eingabe-/Ausgabe-Interface 514 und Programmregister 512 werden unter der Steuerung eines Timing-Schaltkreises (nicht gezeigt) verwendet, um ein Anlegen der Analogsignale von dem Multiplexer 510 an den ADC 516 zu steuern, wobei letzterer derart konvertierte Digitalsignale an einen Digitalfilter 518 gibt, um eine Wellenform für eine Analyse an einen Wellenform-Analyse-Prozessor 520 zu geben (d. h. an einen Digital-Signal-Prozessor (DSP)). Um die Leistungsaufnahme zu verringern, kann der Wellenform-Analyse-Prozessor 520 entsprechend der vorliegenden Erfindung bei unterschiedlichen Geschwindigkeiten getaktet sein, d. h. "fliegend" gesteuert werden, abhängig von den Anforderungen an die Verarbeitung. Bspw. wird sich der Wellenform-Analyse-Prozessor 520 nur während eines QRS-Komplexes in einem Modus mit vergleichsweise hoher Frequenz befinden, während der Prozessor 520 während des Restes des Herzzyklus sich bei einer deutlich geringeren Taktfrequenz in einem "Leerlaufzustand" befinden kann. Ein solcher Verarbeitungszyklus wurde zuvor unter Bezugnahme auf Fig. 4C beschrieben. Ein Fachmann wird erkennen, daß zusätzlich zu der für verschiedene Abschnitte des Herzzyklus verwendeten, geringeren Taktgeschwindigkeit übereinstimmend mit anderen Gesichtspunkten der Erfindung, wenn die Geschwindigkeit verringert wird, auch das Niveau der Versorgungsspannung (VDD) entsprechend abgesenkt werden kann. So wird ein verringerter Energieverbrauch erzielt, wie zuvor beschrieben.

Fig. 12 ist ein schematisches Blockdiagramm, welches ein implantierbares medizinisches Gerät 600 gemäß der vorliegenden Erfindung zeigt. Das implantierbare medizinische Gerät 600 weist ferner einen integrierten Schaltkreis 602, einen integrierten Schaltkreis 604, Sensoren 606 und einen integrierten Ausgabeschaltkreis 608 auf. Der integrierte Schaltkreis 602 enthält des weiteren einen Speicher 610, einen Mikroprozessor 612, eine Taktuhr 614, einen Timer 616, verschiedene Logiken 618, digitale Signalverbreiter 620A-620E, Analog/Digital- Wandler 622 und einen Analogschaltkreis 624. Der integrierte Schaltkreis 604 enthält weiterhin einen Speicher 628, einen Mikroprozessor 630, eine Taktuhr 632, einen Timer 634 und verschiedene Logiken 636.

Das implantierbare medizinische Gerät 600 wird nahe seines Herzen 640 in einen Patienten eingepflanzt, indem Techniken verwendet werden, wie sie zuvor unter. Bezugnahme auf Fig. 8 und 9 beschrieben worden sind. Das implantierbare medizinische Gerät 600 kann als ein beliebiges implantierbares medizinisches Gerät aus einer Vielzahl solcher Geräte verwirklicht werden, wie z. B. jene zuvor erläuterten, inklusive eines Schrittmachers oder eines Defibrillators. Das implantierbare medizinische Gerät 600 ist über Leitungen 642 mit dem Herzen 640 verbunden. Die Leitungen 642 können Schrittmacher- oder Wahrnehmungsleitungen sein, die gemäß der vorliegenden Erfindung elektrische Anregungen an das Herz abgeben.

Der integrierte Ausgabeschaltkreis 608 erfüllt zwei spezielle Funktionen. Erstens wird durch den integrierten Ausgabeschaltkreis 608, der ein Spannungspuls-Signal im Bereich von 0,5-10 Volt abgibt, das Herz 640 stimuliert. Zweitens bewahrt der integrierte Ausgabeschaltkreis 608 verschiedene Elemente des implantierbaren medizinischen Geräts 600, wie z. B. die integrierten Schaltkreise 602 und 604 sowie deren Unterkomponenten, vor von der Leitung 642 aufgenommenen Defibrillations- und Elektrobrenn-Pulsen. Ohne einen solchen Schutz würden Defibrillations- und Elektrobrennpulse von der Leitung 642 die integrierten Schaltkreise 602 und 604, die mit niedrigen Spannungen arbeiten, beschädigen. Die verschiedenen Unterkomponenten der integrierten Schaltkreise 602 und 604 sind nicht dazu ausgelegt, mit derart hohen Spannungsniveaus zu arbeiten, wie sie in den Defibrillations- und Elektrobrennpulsen vorhanden sind (d. h. Spannungen von mehr als 15 Volt). Bei einem bevorzugten Ausführungsbeispiel enthält der integrierte Ausgabeschaltkreis 608 einen Verstärker 644 und eine Zenerdiode 646. Der Verstärker 644 verstärkt das Signal aus dem integrierten Schaltkreis 602, welches über die Leitungen 642 an das Herz 640 gegeben wird. Die Zenerdiode 646 verhindert, daß hohe Spannungen (d. h. Spannungen von mehr als 10 Volt) in den integrierten Schaltkreis 602 zurückkehren, nachdem die Leitung 642 mit Energie versorgt worden ist. Bei einem Ausführungsbeispiel ist der integrierte Ausgabeschaltkreis 608 in CMOS-Technologie verwirklicht, welche eine sehr hohe Durchbruchspannung und eine gute Treibmöglichkeit aufweist (d. h. mehr als bei der 3 µ-Technologie).

Die Sensoren 606 können beliebige aus einer Vielzahl verschiedener Sensoren sein, wie ein Beschleunigungssensor, ein Drucksensor, ein Temperatursensor, ein Sauerstoffsättigungssensor, weitere Sensoren oder Birne beliebige Kombination der genannten Sensoren, abhängig von dem Typ des implantierbaren medizinischen Geräts und den Bedürfnissen des Patienten. Der Analogschaltkreis 624 beinhaltet Verstärker 648 und 650, die jeweils Signale von den Sensoren 606 verstärken und, wenn erforderlich, Signale von den Leitungen 642. Der Analogschaltkreis 624 enthält zudem verschiedene Unterkomponenten, wie z. B. eine Referenzspannung 652, Stromquellen 654, Ladungspumpen 656, Telemetrietreiber 658, Telemetrie Empfänger 660 und einen Power-on-Reset (POR) 662.

Der Analogschaltkreis 624 ist über einen Bus 626F an den Analog/Digital-Wandler 622 angeschlossen. Bei einem bevorzugten Ausführungsbeispiel ist der Bus 626F ein Standard-8-Bit-Bus. Es soll jedoch verstanden werden, daß der Bus 626F ein beliebiger Bus aus einer Vielzahl von Bussen sein kann, ohne von der vorliegenden Erfindung abzuweichen. Der Analog/Digital-Wandler 622 empfängt ein analoges Eingangssignal und gibt ein digitales Ausgangssignal aus, welches die Signalamplitude repräsentiert. Bei einem bevorzugten Ausführungsbeispiel kann der Analog/Digital-Wandler 622 durch einen Vielzahl von Analog/Digital-, Wandlern ersetzt werden.

Der Analog/Digital-Wandler 622 ist über einen Bus 626E mit den Digital-Signal- Prozessoren 620A-620E verbunden. Bei einem bevorzugten Ausführungsbeispiel ist der Bus 626E ein Standard-8-Bit-Bus. Es soll jedoch verstanden werden, daß der Bus 626E ein beliebiger Bus aus einer Vielzahl von Bussen sein kann, ohne von der vorliegenden Erfindung abzuweichen. Die Digital-Signal-Prozessoren 620A -620E führen eine Reihe verschiedener, paralleler Funktionen aus, wie z. B. das Wahrnehmen von Signalen aus dem Herzvorhof bzw. der Herzkammer, das Detektieren von Rhythmusstörungen, das Verarbeiten von Sensorsignalen etc. Der Speicher 610, der Mikroprozessor 612, die Taktuhr 614, der Timer 616, die verschiedenen Logiken 618 und die Digital-Signal-Prozessoren 620A-620E sind alle über Busleitungen 626A-626D untereinander verbunden. Diese Komponenten erfüllen verschiedene, für einen ordnungsgemäßen Betrieb des implantierbaren medizinischen Gerätes 600 erforderliche Funktionen. Genauer kann der Speicher 610 verwendet werden, um unterschiedliche Informationsbits, wie z. B. einen Programmcode, parameterbezogene Variablen und diagnostische Daten in Speicherbestandteilen, wie bspw. einem RAM 650, einem ROM 652, einem Flash-Memory 654, einem Analogspeicher 656 und einem E²PROM 658, zu speichern. Der Mikroprozessor 612 ist ein Standardbauteil, welches von dem Speicher 610 oder dem Herzen 640 empfangene Informationen verarbeitet. Die Taktuhr 614 erzeugt ein Taktungssignal und gibt das Taktungssignal an verschiedene Unterkomponenten des implantierbaren medizinischen Geräts 600, wie z. B. an den Mikroprozessor 612 und an die Timer 616.

Die Timer 616 sind residente Bauelemente, die angemessene Timing-Sequenzen an verschiedene Unterkomponenten des implantierbaren medizinischen Geräts 600, wie z. B. den Mikroprozessor 612, geben. Die verschiedenen Logiken 618 enthalten verschiedene Logikbauelemente, beinhaltend taktuhrangetriebene, dynamische Versorgungen und Taktuhren. Die verschiedenen Logiken 618 bilden ein Interface und eine Steuerung zwischen den Mikroprozessoren, den Timern, Analoguhren und DSPs. Der Speicher 628, der Mikroprozessor 630, die Taktuhr 632, der Timer 634 und die verschiedenen Logiken 636 des integrierten Schaltkreises 604 erfüllen ähnliche Funktionen wie ihre Gegenstücke des integrierten Schaltkreises 602. Bei einem bevorzugten Ausführungsbeispiel enthält der integrierte Schaltkreis 604 erweiterte Speicherfunktionen auf zum Speichern von mit der Programmierung des implantierbaren medizinischen Geräts 600 zusammenhängenden Informationen und von von den Sensoren 606 empfangenen Informationen über einen Zeitraum von 24 Stunden. Der integrierte Schaltkreis 602 ist mit dem integrierten Schaltkreis 604 über einen Bus 660 verbunden. Ähnlich wie die oben bereits erläuterten Busverbindungen ist der Bus 660 in einem bevorzugten Ausführungsbeispiel ein Standard-8-Bit-Bus, er kann aber auch ein beliebiger Bus aus einer Vielzahl von aus dem Stand der Technik bekannten Bussen sein.

Die Minimierung und Kontrolle der Energiedissipation ist einer der bedeutenden Aspekte der vorliegenden Erfindung. Insbesondere erlaubt die Einbindung von Energiesystemen in das implantierbare medizinische Gerät 600 neben einer Reduzierung des Gewichts eine Einsparung von Raum und Volumen, während die erwünschte Ausgabe erhalten bleibt. Eine geringe Effizienz führt zu höheren Kosten, vorrangig aufgrund von Energievergeudung und der Notwendigkeit größerer Energieversorgungen. Bspw. ist die dynamische Leistung (P) eines gegebenen Schaltkreises des implantierbaren medizinischen Geräts 600 gleich ½ CV_DD ²F, wobei C die Knotenpunktskapazität des Schaltkreises, F die Taktfrequenz des Schaltkreises und V_DD die Versorgungsspannung für den Schaltkreis ist. Das medizinische Gerät 600 verwendet gemäß der vorliegenden Erfindung eine vergleichsweise niedrige System-Taktfrequenz, um verschiedene Logiksignale zu erzeugen. Die Verwendung einer vergleichsweise niedrigen System-Taktfrequenz, vorzugsweise weniger als 500 kHz, ermöglicht eine wesentliche Reduzierung der Energiedissipation.

Die Lebensdauer der Batterie ist ein wichtiger Faktor bei einem implantierbaren medizinischen Gerät 600. Die Verlängerung der Batterielebensdauer erfordert jedoch oftmals die Verwendung großer und schwerer Batterien. Große Batterien sind für eine Verwendung in implantierbaren medizinischen Geräten nicht förderlich, da sie sich negativ auf die Größe und das Gewicht des implantierbaren Geräts auswirken.

Zudem wird disspierte Energie in Form von Wärme freigesetzt. Daher erfordern Geräte aus dem Stand der Technik mit beachtlicher Energiedissipation oftmals Kühlmechanismen, wie z. B. Kühlkörper, um die wärmeempfindlichen Systemkomponenten vor Beschädigungen und Fehlfunktionen zu bewahren. Allgemein tragen Kühlkörper zur Erhöhung der Kosten, der Größe und des Gewichts eines Gerätes bei und stellen eine der bedeutendsten Schranken des Standes der Technik dar.

Die Erfindung bindet adiabatische Logiken an verschiedenen Punkten innerhalb des implantierbaren medizinischen Geräts 600 mit ein, um eine Energiedissipation zu minimieren, wodurch ein effizienteres Gerät geschaffen wird. Der Ausdruck "adiabatisch" ist im Rahmen dieser Erfindung als ein thermodynamischer Prozeß definiert, der keinen Energieaustausch mit der umliegenden Umgebung aufweist und bei dem keine Dissipationsenergie in Form von Wärme freigesetzt wird. Bei den in den Fig. 13 und 15-17 gezeigten Ausführungsbeispielen sind verschiedene Schaltkreise gezeigt, die eine stufenweise Spannungsrampe über eine mit einem Standardbus zusammenhängende, innere Kapazität erzeugen. Bei einem Ausführungsbeispiel ist der Standardbus zwischen zwei oder mehr integrierte Schaltkreise tragenden Chips angeordnet (d. h. Chip to Chip), und bei einem anderen Ausführungsbeispiel ist der Standardbus zwischen bestimmten Komponenten eines einzigen integrierten Schaltkreises angeordnet. Die in den Fig. 13 sowie 15-17 dargestellten Ausführungsbeispiele können im Zusammenhang mit einer mit einer Vielzahl von Bussen, wie bspw. den in Fig. 12 dargestellten Bussen 626A-626F, 638 und 660, zusammenhängenden, inneren Kapazität verwendet werden. Wie in Fig. 12 gezeigt, sind die Busse 626A-626F und 638 Busse innerhalb eines einzigen integrierten Schaltkreises, die verschiedene Komponenten des integrierten Schaltkreises 602 bzw. des 22700 00070 552 001000280000000200012000285912258900040 0002010061666 00004 22581 integrierten Schaltkreises 604 miteinander verbinden. Im Gegensatz dazu verbindet der Bus 660 den integrierten Schaltkreis 602 mit dem integrierten Schaltkreis 604.

Wie unten genauer ausgeführt werden wird, minimieren verschiedene Schaltkreise in dem medizinischen Gerät 600 durch Verwendung einer adiabatischen Logik während einer Veränderung in einem Signalstatus die Energiedissipation. Bspw. stellen die Fig. 13 sowie 15-17 verschiedene Ausführungsbeispiele dar, bei denen eine stufenweise Spannungsrampe verwendet wird, um einen übermäßigen Leckstrom während eines Schaltbetriebes zu vermeiden. Alternativ zeigt Fig. 18 einen Schalkreis, der eine konstante Stromrampe bietet, um eine Knotenpunktskapazität zu laden und zu entladen. Auch Fig. 20 zeigt einen Schaltkreis, der eine minimale Energiedissipation ergibt, durch die Verwendung eines Reiheninduktors mit einer inneren Kapazität in Verbindung mit einem Taktungstreiberpuffer.

Der in Fig. 13 gezeigte adiabatische Logikschaltkreis 680 ist ein Ausführungsbeispiel eines Ladeschaltkreises, der eingesetzt wird, um während eines Schaltvorganges eines Taktgebers die Energiedissipation durch Verwendung einer adiabatischen Logik zu minimieren. Der Schaltkreis 680 arbeitet bei einer vergleichsweise geringen Taktfrequenz, bspw. weniger als 500 kHz. Der Schaftkreis 680 kann in Verbindung mit irgend einem der in Fig. 12 gezeigten Busse verwendet werden. Abhängig von der speziellen Busverbindung kann der Schaltkreis 680 ein Logiksignal in jede Richtung geben (bspw. kann bezogen auf den Bus 660 ein Logiksignal von dem integrierten Schaltkreis 602 zu dem integrierten Schaltkreis 604 oder in umgekehrter Richtung gesendet werden). Wie in Fig. 13 gezeigt, enthält der integrierte Schaltkreis 680 einen Kondensator 682, einen Schalter 684, einen Controller 688, Schalter S₁-S_N und Spannungen V₁- V_N. Bei einem bevorzugten Ausführungsbeispiel ist: der Kondensator 682 kein physikalisch separates Bauteil, sondern eine interne Kapazität, die die Gesamtkapazitäten der internen, mit einem Bus, bspw. dem Bus 660, verbundenen Knotenpunkte enthält.

Der Controller 688 ist ein im Stand der Technik bekannter Standard-Controller. Der Controller 688 steuert den Betrieb der Schalter S₁-S_N und des Schalters 684 über Veränderungen des logischen Levels. Der Schaltkreis 680 lädt den Kondensator 682 über mehrere Zwischenschritte, um so ein geramptes Logiksignal 686 zu erzeugen, welches an verschiedene Unterkomponenten des implantierbaren medizinischen Geräts 600 gegeben wird. Das gerampte Logiksignal 686 ist von adiabatischer Natur, was die Energiedissipation verringert und dadurch die nutzbare Lebensdauer der Batterie und des implantierbaren Geräts 600 erhöht. Das gerampte Logiksignal 686 gibt Timingsequenzen an verschiedene Unterkomponenten des implantierbaren medizinischen Geräts 600, wie bspw. die Mikroprozessoren 612 und 630. Geräte aus dem Stand der Technik ändern in einen einzigen, abrupten Stadium, was Dissipationsenergie in Form einer erhöhten Stromaufnahme des Geräts erzeugt. Im Gegensatz dazu bewirken die gemäß der Erfindung durch das gerampte Logiksignal 686 gegebenen Timingsequenzen, daß die das gerampte Logiksignal 686 empfangenden Unterkomponenten ihre Zustände graduell verändern, um so die Dissipationsenergie gegenüber Konstruktionen aus dem Stand der Technik zu verringern.

Die Versorgungsspannungen V₁-V_N werden verwendet, um den Kondensator 682 zu laden. Bei einem bevorzugten Ausführungsbeispiel sind die Versorgungsspannungen V₁-V_N zwischen Masse und V_N gleichmäßig verteilt, so daß die Spannungsdifferenz zwischen zwei beliebigen, benachbarten Versorgungen immer gleich ist. Jede Versorgungsspannung wird über N Schalter, inklusive des ersten Schalters S₁ und N-1 weiterer Schalter selektiv an den Kondensator 682 angelegt. Um die Spannung auf deren Kondensator 682 auf einen Ausgangszustand zurück zu setzen, wird der Schalter 684 geschlossen. Um die Ladung aufzubringen, wird der Schalter 684 geöffnet und die Versorgungsspannungen V₁-V_N werden nacheinander an den Kondensator 682 geschaltet, indem die Schalter selektiv geschlossen werden, d. h. indem der Schalter S₁ vorübergehend geschlossen wird, der Schalter S₁ geöffnet wird, der Schalter S₂ vorübergehend geschlossen wird, etc. Um die Ladung zu entladen werden die Versorgungsspannungen V_N-1 bis V₁ in umgekehrter Reihenfolge geschaltet. Der Schalter 684 wird dann geschlossen und verbindet den Ausgang mit Masse.

Werden N Schritte verwendet, berechnet sich die Dissipationsenergie pro Schritt nach der folgenden Formel:

E_step = 1/2C_LV²,

wobei C_L die Kapazität an dem Kondensator 682 und V die Versorgungsspannung ist. Die Dissipationsenergie wird in Joule berechnet. Um den Kondensator 682 bis auf die Versorgungsspannung V zu laden, werden N Schritte verwendet. Ein kompletter Lade-Entlade-Zyklus wird zu der doppelten Dissipationsenergie des bloßen Ladevorgangs führen. Deshalb verringert gemäß der vorliegenden Erfindung das Laden über mehrere Stufen die Dissipationsenergie pro Ladezyklus, und somit die gesamte Energiedisspation, um einen Faktor N.

Fig. 14A ist ein Timing-Diagramm, welches die Spannung an dem in Fig. 13 gezeigten Kondensator 682 aufgetragen über der Zeit zeigt. Wie in Fig. 14A gezeigt, wird die Spannung an dem Kondensator 682 graduell von Null Volt bis auf die Versorgungsspannung V gerampt. Auf ähnlich Weise wird die Spannung dann von der Versorgungsspannung V auf Null Volt zurückgerampt. Mit einem graduellen Übergang des gerampten Logiksignals 686 von niedriger zu hoher und von hoher zu niedriger Spannung wird während eines Schaltvorganges minimale Energie in Form von dissipierter Energie freigesetzt.

Alternativ erzeugt der in Fig. 13 gezeigte Schaltkreis 680 ein ähnliches, jedoch von dem in Fig. 14A gezeigten Timing-Diagramm abweichendes Timing- Diagramm. Bei einem Ausführungsbeispiel wird der Kondensator 682 auf dieselbe Weise wie zuvor beschrieben von Null Volt bis zu der Versorgungsspannung V geladen. Um einen Entladebereich des Zyklus zu erhalten, wird jedoch der Schalter 684 geschlossen, welcher die Spannung auf dem Kondensator 682 entlädt. Ein exponentieller Entladungseffekt wird für den Kondensator 682 erzeugt. Das Timing-Diagramm für dieses alternative Szenario ist in Fig. 14B gezeigt. Es soll angemerkt werden, daß dieses veranschaulichende Ausführungsbeispiel einen kleineren Schalter 684 mit einem höheren Widerstand annimmt, als die zuvor genannten Beispiele.

Fig. 15 ist eine schematische Darstellung, die das in Fig. 13 gezeigte Ausführungsbeispiel der Erfindung mit zahlreichen Transistoren zeigt. Ein Schaltkreis 700 ähnelt dem in Fig. 13 gezeigten Schaltkreis 680, mit der Ausnahme, daß Transistoren T₁-T_N die Schalter S₁-S_N ersetzen. Bei einem bevorzugten Ausführungsbeispiel sind die Transistoren T₁-T_N entweder N-Kanal oder P-Kanal CMOS-Bauelemente. Der Schaltkreis 700 arbeitet auf ähnliche Weise wie der in Fig. 13 gezeigte Schaltkreis 680. Z. B. gibt der Schaltkreis 700 ein geramptes Logiksignal 706 an die Schaltkreise innerhalb des implantierbaren medizinischen Geräts 600. Des weiteren arbeitet in einem bevorzugten Ausführungsbeispiel der Schaltkreis 700 bei einer Frequenz von weniger als 500 kHz. Des weiteren sind die Versorgungsspannungen V₁-V_N gleichmäßig zwischen Masse und V_N verteilt, so daß die Spannungsdifferenz zwischen zwei beliebigen, benachbarten Versorgungen gleich sind. Jede der Spannungen wird über N Transistoren, die einen ersten Transistor T₁ und N-1 zusätzliche Transistoren aufweisen, selektiv an den Kondensator 682 angelegt. Wie bei dem vorherigen Schaltkreis werden die Transistoren T₁-T_N und der Transistor 702 durch den Controller 688 gesteuert. Der Transistor 702 kann verwendet werden, einen bekannten Anfangszustand auf dem Kondensator 682 einzustellen. Um den Kondensator 682 zu laden, wird der Transistor 702 geöffnet und die Versorgungsspannungen V₁-V_N werden nacheinander an den Kondensator 682 angelegt, indem die Transistoren selektiv eingeschaltet werden, d. h. durch vorübergehendes Schließen des Transistors T₁, Öffnen des Transistors T₁, vorübergehendes Schließen des Transistor T₂, etc. Um die Ladung zu entladen werden die Versorgungsspannungen V₁-V_N in umgekehrter Reihenfolge zu dem Ladevorgang an die Ladung angelegt. Der Transistor 702 wird dann geschlossen, wobei der Ausgang mit Masse verbunden wird. Die oben beschriebene Abfolge wird ein Timing-Diagramm, wie es in Fig. 14A dargestellt ist, erzeugen.

Wie bei dem in Fig. 13 gezeigten Schaltkreis 680 erzeugt der in Fig. 15 gezeigte Schaltkreis 700 alternativ ein ähnliches, jedoch von dem in Fig. 14A gezeigten abweichendes Timing-Diagramm. Bspw. kann der Kondensator 682 in derselben Weise von Null Volt bis zur Versorgungsspannung V geladen werden, wie zuvor beschrieben. Um einen Entladeabschnitt des Zyklus zu erzeugen, werden die Transistoren T₁-T_N jedoch geöffnet und der Transistor 702 wird geschlossen, wodurch ein widerstandsbehafteter Pfad zur Masse erzeugt wird. Ein exponentieller Entladeeffekt wird für den Kondensator 682 erzeugt. Das Timing- Diagramm für dieses alternative Szenario ist in Fig. 14B gezeigt.

Der in Fig. 16 gezeigte Schaltkreis 710 stellt ein weiteres Ausführungsbeispiel der vorliegenden Erfindung dar, welches eine adiabatische Logik verwendet, um den Energieverbrauch innerhalb eines implantierbaren medizinischen Geräts zu minimieren. Der Schaltkreis 710 gibt ein geramptes Logiksignal 714 an die Schaltkreise innerhalb des implantierbaren medizinischen Geräts 600. Der Schaltkreis 710 ähnelt dem in Fig. 13 gezeigten Schaltkreis 680 und wird bei einer Frequenz von weniger als 500 kHz betrieben. Jedoch ersetzten zwischen Masse und den Schaltern S₁-S_N-1 jeweils verbundene Kondensatoren C₁-C_N-1 die Spannungsquellen V₁-V_N-1. Bei einem bevorzugten Ausführungsbeispiel sind die Kondensatoren C₁-C_N-1 Speicherkondensatoren (tank capacitors) mit einer sehr viel größeren Kapazität (z. B. um eine Größenordnung) als die des Kondensators 682. Wiederum steht bei einem bevorzugten Ausführungsbeispiel der Kondensator 682 für eine interne Kapazität, die die Gesamtkapazität interner, mit einem Bus verbundener Knotenpunkte enthält. Bei einem bevorzugten Ausführungsbeispiel haben die Kapazitäten C₁-C_N-1 identische Werte, um ein symmetrisches Logiksignal 714 zu erzeugen.

Der in Fig. 17 gezeigte Schaltkreis 720 ähnelt dem in Fig. 16 gezeigten Schaltkreis 710 mit der Ausnahme, daß Transistoren T₁-T_N die Schalter S₁-S_N ersetzen. Wie zuvor ausgeführt, können die Kondensatoren C₁-C_N-1 Speicherkondensatoren sein, und die Transistoren T_1-T_N und 702 können durch die Steuerung 704 gesteuert werden. Bei einem bevorzugten Ausführungsbeispiel können die Transistoren T₁-T_N entweder N-Kanal oder P-Kanal Bauelemente sein. Der Schaltkreis 720 gibt ein geramptes Logiksignal 722 an die Schaltkreise innerhalb des implantierbaren medizinischen Geräts 600.

Die in den Fig. 16 und 17 gezeigten Ausführungsbeispiele erzeugen ein ähnliches Logiksignal wie in den Fig. 14A und 14B gezeigt. Abhängig von dem Betrieb des Schaltkreises erzeugen beide Schaltkreise entweder ein stufenweise hoch- und stufenweise runtergeramptes Logiksignal, oder sie erzeugen ein stufenweise hochgeramptes und exponentiell abfallendes Logiksignal. In beiden Fällen verringert die Verwendung einer adiabatischen Logik die Energiedissipation während eines Schaltbetriebes.

Fig. 18 zeigt noch ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. Der in Fig. 18 gezeigte Schaltkreis 730 gibt ein exponentielles Logiksignal 740 zu Schaltkreisen innerhalb des implantierbaren medizinischen Geräts 600. Wiederum steht der Kondensator 682 für eine interne Kapazität, die die Gesamtkapazität der an einen Bus, wie bspw. die Busse 626A-626F, 638 und 660, angeschlossenen, inneren Knotenpunkten beinhaltet. Der Schaltkreis 730 weist auch eine Spannungsquelle V, Stromquellen 734 und 736 sowie einen Schalter 738 auf. Die Stromquelle 734 ist zwischen der Spannungsquelle V und dem Schalter 738 angeschlossen, während die Stromquelle 736 zwischen dem Schalter 738 und Masse angeschlossen ist. Die Stellung des Schalters 738 bestimmt, ob der Kondensator 682 geladen oder entladen wird. Wegen der Lade- und Entladefähigkeiten des Kondensators 682 wird der Schaltkreis 730 ein exponentielles Logiksignal 740 erzeugen, wie es in Fig. 19 gezeigt ist. Wie in Fig. 19 erkannt werden kann, erzeugt der Schaltkreis 730 einen exponentiell ansteigenden ersten Abschnitt des exponentiellen Logiksignals 740, während er auch einen zweiten, exponentiell abfallenden Abschnitt des exponentiellen Logiksignals 740 erzeugt. Bei einem bevorzugten Ausführungsbeispiel würden die Stromquellen 734 und 736 identische Werte haben, wie z. B. im Bereich von 10- 1000 pA.

Fig. 20 zeigt noch ein weiteres Ausführungsbeispiel, welches ein adiabatisches Logiksystem zeigt, das die Energiedissipation eines kontinuierlich schaltenden Taktungssignals minimiert. Während die in den Fig. 13 sowie 15-18 gezeigten Ausführungsbeispiele in Verbindung mit einem Bus innerhalb des implantierbaren medizinischen Geräts 600 verwendet werden, wird der in Fig. 20 gezeigte Schaltkreis 750 innerhalb eines implantierbaren medizinischen Geräts 600 in Verbindung mit einem Taktungssignal verwendet. Bspw. kann der in Fig. 20 gezeigte Schaltkreis 750 innerhalb der Taktgeber 614 oder 632 verwendet werden oder in Verbindung mit den in Fig. 20 gezeigten Timern 616 oder 634. Wie in Fig. 20 gezeigt, enthält der Schaltkreis 750 einen Pufferschaltkreis 752, einen Induktor 754 und einen Inverterschaltkreis 756. Der Pufferschaltkreis enthält weiterhin Transistoren 758 und 760, Spannungsquellen V00 und VSS sowie einen Widerstand 762, der für einen Ausgangswiderstand des Puffers 752 steht. Der Inverterschaltkreis 756 enthält weiterhin ein Inverterelement 764 und einen Kondensator 766, der für eine interne Eingangs-Knotenpunktskapazität des Inverterschaltkreises 756 steht.

Fig. 20 zeigt einen Schaltkreis 750. Die Hauptabschnitte des Schaltkreises 750 beinhalten den Induktor 754 in Reihe mit dem Pufferschaltkreis 752 und dem Inverterschaltkreis 756. Der Pufferschaltkreis 752 enthält die Transistoren 758 und 760, die über die Spannungsquellen V_DD und V_SS gesetzt sind. Die Transistoren sind mit dem Widerstand 762 in Reihe geschaltet, der wiederum in Reihe an den Induktor 754 angeschlossen ist. Auf ähnliche Weise enthält der Inverterschaltkreis 756 ein mit dem Induktor 754 in Reihe geschaltetes Inverterelement 764. Der Kondensator 766 steht für eine interne Kapazität zwischen einem Eingang, des Inverterelements 764 und Masse.

Der in Fig. 20 gezeigte Schaltkreis 750 benötigt verglichen mit einem Design aus dem Stand der Technik zum Betreiben eines äquivalenten, für ein Standard- Taktungssignal verwendeten Logikschaltkreises die Hälfte der Energie. Der Puffer 752 erzeugt über einen großen P-Typ Transistor 758 eine schnell ansteigende Flanke einer Standard-Rechteckwelle. Die abfallende Flanke des Ausgangssignals des Puffers 752 wird durch einen wesentlich kleineren N-Typ Transistor 760 erzeugt. Diese Paarung eines großen P-Typ Transistors 758 und eines kleinen N- Typ Transistors 760 verringert den Crowbar Strom (crowbar current) in dem Puffer 752 wesentlich. Die abfallende bzw. hintere Flanke des Logiksignals 768 wird erzeugt, indem dem Schaftkreis 750 erlaubt wird, einfach mit dem negativen Zyklus abklingend mitzuschwingen. So reduziert der Schaltkreis 750 den Energieverbrauch eines Standardschaltkreises um die Hälfte, während er die Erzeugung des Logiksignals 768 zur Übertragung an eine Unterkomponente eines implantierbaren medizinischen Geräts 600 ermöglicht.

Die vorliegende Erfindung ist mit verschiedenen Herstellungstechniken, wie z. B. Silizium auf einem Isolator (SOI), Silizium auf Saphir (SOS) CMOS-Technologien ebenso wie herkömmlichen Silizium-CMOS-Techniken kompatibel. Bei einem Ausführungsbeispiel der Erfindung ermöglicht die adiabatische Logik, daß aufgrund der verringerten Energiedissipation mehr Funktionen von den DSPs ausgeführt werden können. Des weiteren können auch auf mehreren Prozessoren basierende Designs verwendet werden, die eine adiabatische Logik enthalten, um die Energiedissipation zu verringern, wenn die Versorgungsspannungen und die Taktfrequenzen für verschiedene, von den Prozessoren ausgeführte Funktionen reduziert werden.

Zudem können, wenn der Energieverbrauch durch Einbeziehen einer adiabatischen Logik der Erfindung in Geräte verringert wird, den Geräten weitere Funktionen zugefügt werden, und es kann so der Vorteil des Aspekts der Energieeinsparung der vorliegenden Erfindung ausgenutzt werden. Bspw. können Morphologiedetektionsfunktionen zugefügt werden, ohne die Energiedissipation zu erhöhen. Insbesondere kann unter Verwendung der Detektionsschaltkreise der vorliegenden Erfindung die Unterscheidung rücklaufender P-Wellen von vorlaufenden P-Wellen einer EGM-Wellenform, die Unterscheidung von P-Wellen von Fernfeld-R-Wellen, die Unterscheidung von AF-A Flimmer-AT von sinusförmiger Tachycardie, die Unterscheidung von VT-VF-V Flimmern von SVT und die Unterscheidung von Herzsignalen von elektromagnetischer Interferenz implementiert werden.

Die voranstehend angegebenen, speziellen Ausführungsbeispiele stehen für die Veranschaulichung der Erfindung. Aus diesem Grunde soll verstanden werden, daß andere einem Fachmann bekannte Hilfsmittel als die hierin offenbarten verwendet werden können, ohne von der Erfindung bzw. dem Umfang der nachfolgenden Ansprüche abzuweichen. Bspw. ist die vorliegende Erfindung nicht auf die Verwendung einer Taktungsquelle beschränkt, die diskrete Taktfrequenzen abgibt, sondern es können solche Taktfrequenzen auch auf kontinuierliche Weise verändert werden. Des weiteren muß die Versorgungsspannung nicht lediglich diskrete Versorgungsspannungen enthalten, sondern sie kann eine kontinuierliche Spannungsquelle sein, die bspw. mit einem Spannungsregler kontinuierlich über einen bestimmten Spannungsbereich variiert wird. Die vorliegende Erfindung ist auch nicht auf eine Verwendung im Zusammenhang mit Schrittmachern oder PCDs beschränkt, sondern kann weitere Anwendungen auf weiteren relevanten Bereichen finden, wie z. B. Telekommunikationen, wo ein geringer Energieverbrauch erwünscht ist. Die vorliegende Erfindung umfaßt in ihrem Umfang weiterhin Verfahren zum Herstellen und Verwenden der oben beschriebenen just-in-time Taktungs- und/oder Mehr- Versorgungsspannungskonzepte.

In den Ansprüchen sollen Mittelplus-Funktion Ansprüche die hier beschriebenen Strukturen abdecken, wie sie die erwähnten Funktionen ausführen und nicht nur strukturelle Äquivalente sondern auch äquivalente Strukturen. So sind, obwohl ein Nagel und eine Schraube keine strukturellen Äquivalente sein mögen, in soweit als daß der Nagel eine zylindrisch geformte Oberfläche verwendet, um Holzteile miteinander zu verbinden, während eine Schraube eine helisch gewundene Oberfläche nutzt, ein Nagel und eine Schraube auf dem Gebiet des Befestigens von Holzteilen äquivalente Strukturen.

Claims

1. System zum Erzeugen eines Logiksignals, das an einen Abschnitt eines implantierbaren medizinischen Geräts gegeben wird und welches die Energiedissipation innerhalb des implantierbaren medizinischen Geräts minimiert, mit:
einem mit einem Bus innerhalb des implantierbaren medizinischen Geräts verbundenen kapazitiven Element, wobei das kapazitive Element zum Betrieb mit einem ersten Potential verbunden ist;
N Spannungsversorgungen;
N zu den N Spannungsversorgungen korrespondierenden Schaltern, wobei jeder Schalter zum Betrieb zwischen einer korrespondierenden Spannungsversorgung der N Spannungsversorgungen und dem kapazitiven Element angeschlossen ist;
einem ersten Schalter, der zum Betrieb parallel zu dem kapazitiven Element zwischen den N Schaltern und dem ersten Potential angeschlossen ist; und
einem zum Betrieb mit den N Schaltern und dem ersten Schalter verbundenen Controller zum Steuern der N Schalter und des ersten Schalters.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß das kapazitive Element eine interne Kapazität innerhalb des Busses zwischen einer ersten elektrischen Komponente und einer zweiten elektrischen Komponente des implantierbaren medizinischen Geräts beinhaltet.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal an die erste elektrische Komponente gegeben wird.

4. System nach Anspruch 2, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal an die zweite elektrische Komponente gegeben wird.

5. System nach Anspruch 1, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal bei einer Frequenz von weniger als 500 kHz arbeitet.

6. System zum Erzeugen eines Logiksignals, das an einen Abschnitt eines implantierbaren medizinischen Geräts gegeben wird und welches die Energiedissipation innerhalb des implantierbaren medizinischen Geräts minimiert, mit:
einem ersten, zum Betrieb mit einem ersten Spannungspotential verbundenen Schalter;
einem mit einem Bus innerhalb des implantierbaren medizinischen Geräts verbundenen kapazitiven Element, wobei das kapazitive Element zum Betrieb mit einem zweiten Spannungspotential verbunden ist;
einem zweiten, zum Betrieb parallel zu dem kapazitiven Element mit dem zweiten Spannungspotential verbundenen Schalter;
N parallelen Kondensatoren, die zum Betrieb mit dem ersten Spannungspotential verbunden sind;
N parallelen, zu den N parallelen Kondensatoren korrespondierenden Schaltern, wobei jeder Schalter zum Betrieb zwischen einem korrespondierenden Kondensator der N Kondensatoren und dem kapazitiven Element angeschlossen ist; und
einem zum Betrieb mit dem ersten Schalter, dem zweiten Schalter und den N parallelen Schaltern verbundenen Controller zum Steuern des ersten Schalters, des zweiten Schalters und der N Schalter.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß das kapazitive Element eine interne Kapazität innerhalb des Busses zwischen einer ersten elektrischen Komponente und einer zweiten elektrischen Komponente des implantierbaren medizinischen Geräts aufweist.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal an die erste elektrische Komponente gegeben wird.

9. System nach Anspruch 7, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal an die zweite elektrische Komponente gegeben wird.

10. System nach Anspruch 6, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Logiksignal bei einer Frequenz von weniger als 500 kHz arbeitet.

11. System zum Erzeugen eines Spannungssignals, das an einen Abschnitt eines implantierbaren medizinischen Geräts gegeben wird und welches die Energiedissipation innerhalb des implantierbaren medizinischen Geräts minimiert, mit:
einer ersten, zum Betrieb mit einem ersten Spannungspotential verbundenen Stromquelle;
einer zweiten, zum Betrieb mit einem zweiten Spannungspotential verbundenen Stromquelle;
einem mit einem Bus innerhalb des implantierbaren medizinischen Geräts verbundenen kapazitiven Element, wobei das kapazitive Element zum Betrieb mit einem zweiten Spannungssignal verbunden ist;
einem zum Betrieb mit dem kapazitiven Element und der ersten sowie der zweiten Stromquelle verbundenen Schalter zum betriebsbereiten Verbinden der ersten oder der zweiten Stromquelle mit dem kapazitiven Element; und
einem zum Betrieb mit dem Schalter verbundenen Controller zum Steuern des Schalters.

12. System nach Anspruch 11, dadurch gekennzeichnet, daß das kapazitive Element eine interne Kapazität innerhalb des Busses zwischen einer ersten elektrischen Komponente und einer zweiten elektrischen Komponente des implantierbaren medizinischen Geräts aufweist.

13. System nach Anspruch 12, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Spannungssignal an die erste elektrische Komponente gegeben wird.

14. System nach Anspruch 12, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Spannungssignal an die zweite elektrische Komponente gegeben wird.

15. System nach Anspruch 11, dadurch gekennzeichnet, daß das über dem kapazitiven Element erzeugte Spannungssignal bei einer Frequenz von weniger als 500 kHz arbeitet.

16. System zum Erzeugen eines Logiksignals, das an einen Abschnitt eines implantierbaren medizinischen Geräts gegeben wird und welches die Energiedissipation innerhalb des implantierbaren medizinischen Geräts minimiert, mit:
einem Taktgeber mit einem Ausgangstaktsignal;
einem Inverter mit einem Eingang, einem Ausgang und einem Widerstand, wobei das Ausgangstaktsignal des Taktgebers zum Betrieb mit dem Eingang des Inverters verbunden ist;
einem zum Betrieb mit dem Ausgang des Inverters verbundenen induktiven Element;
einem Puffer mit einem Eingang, einer internen Eingangskapazität und einem Ausgang, wobei der Eingang zum Betrieb mit dem induktiven Element verbunden ist; und
wobei das Logiksignal an dem Ausgang des Puffers erzeugt wird und an einen Abschnitt des implantierbaren medizinischen Geräts gegeben wird.

17. System nach Anspruch 16, dadurch gekennzeichnet, daß das an dem Ausgang des Puffers erzeugte Logiksignal bei einer Frequenz von weniger als 500 kHz arbeitet.

18. Implantierbares medizinisches Gerät mit einem adiabatischen Schema, welches in einem Abschnitt des implantierbaren medizinischen Geräts vorgesehen ist und welches die Energiedissipation einer Unterkomponente des implantierbaren medizinischen Geräts minimiert, mit:
einem ersten Unterschaltkreis;
einem zweiten Unterschaltkreis;
einer elektrischen Verbindung zwischen dem ersten und dem zweiten Unterschaltkreis, wobei die elektrische Verbindung ein kapazitives Element enthält;
einem Mittel zum Erzeugen eines Logiksignals mit einer Frequenz von weniger als 500 kHz, wobei das Logiksignal eine Vielzahl sich wiederholender Zyklen enthält, wobei jeder Zyklus weiterhin folgendes aufweist:
einen ersten Zyklusabschnitt, in dem das gerampte Logiksignal sich auf einer ersten Spannung befindet;
einen zweiten Zyklusabschnitt, in dem das gerampte Logiksignal von der ersten Spannung zu einer zweiten Spannung gerampt wird;
einen dritten Zyklusabschnitt, in dem sich das Logiksignal auf der zweiten Spannung befindet;
einen vierten Zyklusabschnitt, in dem das Logiksignal von der zweiten Spannung auf die erste Spannung gerampt wird; und
einem Mittel zum Zuführen des Logiksignals an den ersten oder den zweiten Subschaltkreis.

19. Verfahren zum Erzeugen eines Logiksignals für einen Abschnitt eines implantierbaren medizinischen Geräts, welches die Energiedissipation innerhalb des medizinischen Geräts minimiert, mit folgenden Schritten:
Aufladen eines mit einem Bus verbundenen, kapazitiven Elements, um ein Logiksignal mit einer Vielzahl sich wiederholender Zyklen zu erzeugen, wobei jeder Zyklus folgendes aufweist:
einen ersten Zyklusabschnitt, in dem das Logiksignal sich auf einer ersten Spannung befindet;
einen zweiten Zyklusabschnitt, in dem das gerampte Logiksignal von der ersten Spannung zu einer zweiten Spannung gerampt wird;
einen dritten Zyklusabschnitt, in dem sich das Logiksignal auf der zweiten Spannung befindet;
einen vierten Zyklusabschnitt, in dem das Logiksignal von der zweiten Spannung auf die erste Spannung gerampt wird; und
Anlegen des Logiksignals an dem Abschnitt des implantierbaren medizinischen Geräts.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt des Aufladens eines kapazitiven Elements weiterhin folgenden Schritt enthält:
Aufladen einer internen Kapazität innerhalb des Busses zwischen einer ersten elektrischen Komponente und einer zweiten elektrischen Komponente des implantierbaren medizinischen Geräts.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt des Anlegens des Logiksignals weiterhin folgenden Schritt enthält:
Anlegen des Logiksignals an die erste elektrische Komponente.

22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt des Anlegens des Logiksignals weiterhin folgenden Schritt enthält:
Anlegen des Logiksignals an die zweite elektrische Komponente.

23. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt des Ladens eines kapazitiven Elements weiterhin den folgenden Schritt enthält:
Laden eines mit einem Bus verbundenen kapazitiven Elements, um ein Logiksignal zu erzeugen, welches bei einer Frequenz von weniger als 500 kHz arbeitet.