DE10100282A1 - Transformer comprises a first coil and a second coil formed in displaced surfaces of a semiconductor device - Google Patents
Transformer comprises a first coil and a second coil formed in displaced surfaces of a semiconductor deviceInfo
- Publication number
- DE10100282A1 DE10100282A1 DE2001100282 DE10100282A DE10100282A1 DE 10100282 A1 DE10100282 A1 DE 10100282A1 DE 2001100282 DE2001100282 DE 2001100282 DE 10100282 A DE10100282 A DE 10100282A DE 10100282 A1 DE10100282 A1 DE 10100282A1
- Authority
- DE
- Germany
- Prior art keywords
- coil
- semiconductor body
- insulation layer
- semiconductor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005562 fading Methods 0.000 claims 1
- 230000037361 pathway Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 238000004804 winding Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
Abstract
Description
Die vorliegende Erfindung betrifft einen in Halbleitertechno logie integrierten Transformator und ein Verfahren zu dessen Herstellung.The present invention relates to a semiconductor technology logic integrated transformer and a method for its Production.
Aus der GB 217 39 56 ist ein integrierter Transformator be kannt, bei welchem eine Primärwicklung und eine Sekundärwick lung des Transformators elektrisch gegeneinander isoliert auf einem Halbleitersubstrat aufgebracht sind.From GB 217 39 56 is an integrated transformer knows, in which a primary winding and a secondary winding the transformer is electrically isolated from one another are applied to a semiconductor substrate.
Derartige Transformatoren, die mit weiteren elektronischen Bauelementen, wie z. B. Transistoren, in einem Halbleiterkör per untergebracht sind, finden unter anderem Anwendung in Hochfrequenz-Schaltungen. Problematisch bei den bekannten in tegrierten Transformatoren, bei denen die erste und die zwei te Wicklung als Leiterbahnen auf der Oberfläche eines Halb leitersubstrats ausgebildet sind, ist es, die beiden Wicklun gen galvanisch sicher zu isolieren, so dass es auch bei hohen Spannungen nicht zu Spannungsüberschlägen zwischen den beiden Wicklungen kommt. Idealerweise beträgt die Spannungsfestig keit zwischen den beiden Wicklungen 6000 V oder mehr.Such transformers that with other electronic components, such as. B. transistors, are housed in a semiconductor body by, among other things, find application in high-frequency circuits. The problem with the known integrated transformers, in which the first and the second winding are formed as conductor tracks on the surface of a semi-conductor substrate, is to galvanically isolate the two windings so that there is no voltage flashover even at high voltages comes between the two windings. Ideally, the dielectric strength between the two windings is 6000 V or more.
Ziel der vorliegenden Erfindung ist es, einen integrierten Transformator zur Verfügung zu stellen, der auf einfache Wei se mittels bekannter Technologien realisierbar ist und bei dem eine hohe Spannungsfestigkeit zwischen der Primärwicklung und der Sekundärwicklung gewährleistet ist.The aim of the present invention is to provide an integrated To provide transformer, which in simple Wei se can be realized using known technologies and at which has a high dielectric strength between the primary winding and the secondary winding is guaranteed.
Diese Aufgabe wird durch einen Transformator gemäß den Merk malen des Patentanspruchs 1 gelöst.This task is carried out by a transformer according to Merk paint the claim 1 solved.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche. Advantageous embodiments of the invention are the subject of subclaims.
Bei dem erfindungsgemäßen Transformator sind eine erste Spule und eine zweite Spule, d. h. die Primärspule und die Sekundär spule des Transformators, in zueinander versetzten Ebenen ei ner Halbleiteranordnung ausgebildet. Die erste Spule ist da bei vorzugsweise auf oder in einem ersten Halbleiterkörper ausgebildet und die zweite Spule ist vorzugsweise auf oder in einem zweiten Halbleiterkörper ausgebildet, der oberhalb des ersten Halbleiterkörpers angeordnet ist. Der Versatz der ers ten Spule und der zweiten Spule in der durch die Halbleiter körper gebildeten Halbleiteranordnung ermöglicht es, zwischen den beiden Spulen eine oder mehrere Isolationsschichten ein zubringen, welche auf die maximal zwischen den beiden Wick lungen auftretende Spannung abgestimmt sind.In the transformer according to the invention there are a first coil and a second coil, i.e. H. the primary coil and the secondary coil of the transformer, in mutually offset planes ner semiconductor device formed. The first coil is there preferably on or in a first semiconductor body formed and the second coil is preferably on or in a second semiconductor body formed above the first semiconductor body is arranged. The offset of the first th coil and the second coil in through the semiconductors body-formed semiconductor device allows between one or more insulation layers in the two coils bring, which to the maximum between the two wick lungs occurring voltage are coordinated.
Die erste Spule ist vorzugsweise als spiralförmig verlaufende Leiterbahn auf einer ersten Isolationsschicht an der Oberflä che des ersten Halbleiterkörpers ausgebildet und die zweite Spule ist vorzugsweise als spiralförmig verlaufende Leiter bahn auf einer zweiten Isolationsschicht an der Oberfläche der zweiten Halbleiterkörpers ausgebildet. Gemäß einer Aus führungsform der Erfindung ist dabei eine dritte Isolations schicht vorgesehen, die die erste Spule vorzugsweise nach o ben hin abdeckt und die zudem den ersten und den zweiten Halbleiterkörper gegeneinander isoliert. Diese dritte Isola tionsschicht ist vorzugsweise ein auf eine hohe Spannungsfes tigkeit ausgelegtes Polyimid.The first coil is preferably in the form of a spiral Conductor on a first insulation layer on the surface surface of the first semiconductor body and the second Coil is preferably a spiral conductor on a second layer of insulation on the surface the second semiconductor body. According to an out management form of the invention is a third insulation Layer provided that the first coil preferably to o ben covers and also the first and second Semiconductor body isolated from each other. This third isola tion layer is preferably a high voltage resistance designed polyimide.
Ein Ziel der vorliegenden Erfindung ist es weiterhin, ein Verfahren zur Herstellung eines integrierten Transformators zur Verfügung zu stellen.Another object of the present invention is to provide a Process for manufacturing an integrated transformer to provide.
Das erfindungsgemäße Verfahren sieht dazu folgende Verfah
rensschritte vor:
The method according to the invention provides for the following procedural steps:
- - Bereitstellen eines ersten Halbleiterkörpers und Herstellen einer ersten Spule auf einer Oberfläche des ersten Halblei terkörpers oder in dem ersten Halbleiterkörper, - Providing a first semiconductor body and manufacturing a first coil on a surface of the first half lead body or in the first semiconductor body,
- - Bereitstellen eines zweiten Halbleiterkörpers und Herstel len einer zweiten Spule auf einer Oberfläche des zweiten Halbleiterkörpers oder in dem zweiten Halbleiterkörper,- Providing a second semiconductor body and manufacturer len a second coil on a surface of the second Semiconductor body or in the second semiconductor body,
- - Aufbringen des zweiten Halbleiterkörpers auf den ersten Halbleiterkörper.- Applying the second semiconductor body to the first Semiconductor body.
Vor dem Aufbringen des zweiten Halbleiterkörpers auf den ers ten Halbleiterkörper wird vorzugsweise eine Isolationsschicht auf den ersten Halbleiterkörper aufgebracht, welche die erste Spule gegenüber dem zweiten Halbleiterkörper isoliert und welche eine ausreichende Spannungsfestigkeit zwischen den beiden Spulen des Transformators sicherstellt. Das Herstellen von Spulen als spiralförmige Leiterbahnen auf Oberflächen von Halbleiterkörpern oder in Halbleiterkörpern ist mittels be kannter Technologien realisierbar und beispielsweise in der GB 217 39 56 beschrieben. Das Aufbringen des zweiten Halblei terkörpers auf den ersten Halbleiterkörper ist von Halblei terbauelementen, die in der sogenannten "Chip on Chip"- Technologie realisiert sind hinlänglich bekannt. Bei dieser Technologie sind beispielsweise ein Chip mit einem Leistungs transistor und ein Chip mit einer geeigneten Ansteuerschal tung für den Transistor, einem Temperatursensor oder derglei chen übereinander angeordnet sind.Before applying the second semiconductor body to the first The semiconductor body is preferably an insulation layer applied to the first semiconductor body, which the first Coil isolated from the second semiconductor body and which has a sufficient dielectric strength between the ensures two coils of the transformer. Manufacturing of coils as spiral conductor tracks on surfaces of Semiconductor bodies or in semiconductor bodies is by means of be known technologies feasible and, for example, in the GB 217 39 56. The application of the second half lead The body on the first semiconductor body is made of lead terbauelemente, in the so-called "Chip on Chip" - Technology realized are well known. At this For example, technology is a chip with a power transistor and a chip with a suitable control scarf device for the transistor, a temperature sensor or the like Chen are arranged one above the other.
Die vorliegende Erfindung wird nachfolgend anhand eines Aus führungsbeispiels in Figuren näher erläutert. In den Figuren zeigt:The present invention is hereinafter based on an off management example explained in more detail in figures. In the figures shows:
Fig. 1 eine Seitenansicht eines erfindungsgemäßen Transformators im Querschnitt, Fig. 1 is a side view of a transformer according to the invention in cross-section,
Fig. 2 Draufsicht und teilweise Schnittdarstellung des Transformators gemäß Fig. 1, Fig. 2 plan view and partial sectional view of the transformer according to FIG. 1,
Fig. 3 einen erfindungsgemäßen Transformator während verschiedener Verfahrensschritte zu dessen Herstellung, Fig. 3 shows a transformer according to the invention during different method steps for its production,
Fig. 4 Transformator gemäß einer weiteren Ausführungsform der Erfindung in Seitenansicht im Querschnitt, Fig. 4 transformer according to another embodiment of the invention in a side view in cross-section,
Fig. 5 Transformator gemäß einer weiteren Ausführungsform der Erfindung in Seitenansicht im Querschnitt. Fig. 5 transformer according to a further embodiment of the invention in side view in cross section.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.In the figures, unless otherwise stated, same reference numerals same parts with the same meaning.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin dungsgemäßen integrierten Transformators. Der Transformator weist einen ersten Halbleiterkörper 10 mit einem Halbleiter substrat 12 und einer auf dem Substrat 12 ausgebildeten ers ten Isolationsschicht 14, die vorzugsweise aus einem Halblei teroxid besteht, auf. Das Substrat 12 besteht vorzugsweise aus Silizium und die Isolationsschicht aus Siliziumdioxid. Fig. 1 shows a first embodiment of an inventive transformer according to the invention. The transformer has a first semiconductor body 10 with a semiconductor substrate 12 and a first insulation layer 14 formed on the substrate 12 , which preferably consists of a semiconductor teroxide. The substrate 12 is preferably made of silicon and the insulation layer made of silicon dioxide.
Auf der ersten Isolationsschicht 14 ist eine erste Wicklung, beispielsweise die Primärwicklung, des Transformators ausge bildet, die in dem Ausführungsbeispiel von einer Isolations schicht 70 bedeckt ist.On the first insulation layer 14 , a first winding, for example the primary winding, of the transformer is formed, which in the exemplary embodiment is covered by an insulation layer 70 .
Fig. 2 zeigt eine Draufsicht auf den Transformator gemäß Fig. 1, wobei die Isolationsschicht 70 in Fig. 2 geschnitten dargestellt ist, so dass der geometrische Verlauf der ersten Spule 20 auf der Isolationsschicht 14 deutlich wird. Die ers te Spule 20 ist in dem Ausführungsbeispiel als spiralförmig verlaufende Leiterbahn ausgebildet, die vorzugsweise aus ei nem Metall, wie beispielsweise Aluminium oder Kupfer, be steht. Die erste Spule ist durch die Isolationsschicht 14 ge genüber dem elektrisch leitenden Halbleitersubstrat 12 iso liert. FIG. 2 shows a plan view of the transformer according to FIG. 1, the insulation layer 70 being shown in section in FIG. 2, so that the geometric course of the first coil 20 on the insulation layer 14 becomes clear. The first coil 20 is formed in the embodiment as a spiral-shaped conductor track, which is preferably made of egg nem metal, such as aluminum or copper, be. The first coil is isolated by the insulation layer 14 compared to the electrically conductive semiconductor substrate 12 .
Oberhalb des ersten Halbleiterkörpers 10 ist auf der Isolati onsschicht 70 ein zweiter Halbleiterkörper 30 angeordnet, der ein Halbleitersubstrat 32 und eine darüber angeordnete Isola tionsschicht 36 aufweist. Das Halbleitersubstrat 32 ist vor zugsweise Silizium, die Isolationsschicht 36 vorzugsweise Si liziumdioxid. Auf der Isolationsschicht 36 ist eine zweite Spule, die Sekundärspule, des Transformators angeordnet, wel che in dem Ausführungsbeispiel ebenfalls als spiralförmig verlaufende Leiterbahn ausgebildet ist.Above the first semiconductor body 10 , a second semiconductor body 30 is arranged on the insulation layer 70 , which has a semiconductor substrate 32 and an insulation layer 36 arranged above it. The semiconductor substrate 32 is preferably silicon, the insulation layer 36 is preferably silicon dioxide. On the insulation layer 36 , a second coil, the secondary coil, of the transformer is arranged, which in the exemplary embodiment is also designed as a spiral-shaped conductor track.
Der erste Halbleiterkörper 10, die dritte Isolationsschicht 70 und der zweite Halbleiterkörper 30 bilden eine Halblei teranordnung, bei der die erste und die zweite Spule 20, 40 in zueinander versetzten Ebenen angeordnet sind.The first semiconductor body 10 , the third insulation layer 70 and the second semiconductor body 30 form a semiconductor arrangement, in which the first and second coils 20 , 40 are arranged in mutually offset planes.
Bei dem erfindungsgemäßen Transformator sind die erste Spule 20 und die zweite Spule 40 durch die Isolationsschicht 36 un terhalb der zweiten Spule 40 und die Isolationsschicht 70, welche die erste Spule 20 umgibt, gegeneinander isoliert. Die Anordnung der ersten und der zweiten Spule 20, 40 in zueinan der versetzten, durch die Oberflächen der Halbleiterkörper 10, 20 gebildeten Ebenen ermöglicht bei dem erfindungsgemäßen Transformator das Anordnen der Isolationsschichten 70, 36 zwischen den beiden Spulen 20, 40, die auf eine hohe Span nungsfestigkeit ausgelegt sind. Die Isolationsschicht 70 be steht vorzugsweise aus einem Polyimid, dessen Dicke oberhalb der die Spule 20 bildenden Leiterbahn vorzugsweise etwa 30 µm beträgt.In the transformer according to the invention, the first coil 20 and the second coil 40 are insulated from one another by the insulation layer 36 below the second coil 40 and the insulation layer 70 which surrounds the first coil 20 . The arrangement of the first and second coils 20 , 40 in mutually offset planes formed by the surfaces of the semiconductor bodies 10 , 20 enables the insulating layers 70 , 36 to be arranged between the two coils 20 , 40 in the transformer according to the invention Voltage resistance are designed. The insulation layer 70 preferably consists of a polyimide, the thickness of which above the conductor track forming the coil 20 is preferably approximately 30 μm.
Zur Steigerung der Spannungsfestigkeit weist der zweite Halb leiterkörper vorzugsweise eine in Fig. 1 gestrichelt einge zeichnete weitere Isolationsschicht 34 auf, welche auf einer der ersten Isolationsschicht 36 gegenüberliegenden Oberfläche des Substrats 32 ausgebildet ist.In order to increase the dielectric strength, the second semiconductor body preferably has a further insulation layer 34 drawn in dashed lines in FIG. 1, which is formed on a surface of the substrate 32 opposite the first insulation layer 36 .
Die vorliegende Erfindung ermöglicht die Integration eines Transformators mit einer ersten und zweiten Spule 20, 40 und zugehörigen an den Transformator angeschlossenen Halbleiter bauelementen in einer Halbleiteranordnung. Fig. 1 zeigt ge strichelt eingezeichnet einen aktiven Bereich 80 in dem Halb leiterkörper 10 und einen aktiven Bereich 90 in dem zweiten Halbleiterkörper 30, in welchen jeweils Halbleiterbauelemen te, beispielsweise Transistoren, Dioden oder auch Widerstän de, realisiert sind, die an die jeweilige Spule 20, 40 ange schlossen sind. Die aktiven Bereiche 80, 90 sind dabei durch die Isolationsschichten 14, 36 gegenüber den Spulen isoliert.The present invention enables the integration of a transformer with a first and second coil 20 , 40 and associated semiconductor components connected to the transformer in a semiconductor arrangement. Fig. 1 shows ge dashed lines an active area 80 in the semiconductor body 10 and an active area 90 in the second semiconductor body 30 , in each of which semiconductor components, for example transistors, diodes or resistors, are realized, which are connected to the respective coil 20 , 40 are connected. The active areas 80 , 90 are isolated from the coils by the insulation layers 14 , 36 .
Zum Ansteuern der ersten Spule 20 sind auf der Isolations schicht 14 neben der Spule Anschlusspins 50, 52 vorgesehen, welche innerhalb des ersten Halbleiterkörpers 10 in nicht nä her dargestellter Weise an die Enden der ersten Spule 20 an geschlossen sind. Die Anschlusspins können dabei direkt an die Enden der Spule oder auch über die Bauelemente des akti ven Bereichs 80 an die erste Spule 20 angeschlossen sein.To drive the first coil 20 are provided on the insulation layer 14 next to the coil connection pins 50 , 52 , which are closed within the first semiconductor body 10 in a manner not shown at the ends of the first coil 20 . The connection pins can be connected directly to the ends of the coil or via the components of the active region 80 to the first coil 20 .
Entsprechend sind auf der Isolationsschicht 36 des zweiten Halbleiterkörpers 30 Anschlusspins 60, 62 zum Ansteuern der zweiten Spule 40 vorgesehen, wobei diese Anschlusspins 60, 62 in nicht näher dargestellter Weise innerhalb des zweiten Halbleiterkörpers 30 an die Enden der zweiten Spule 40 ange schlossen sind. Die Anschlusspins können dabei direkt an die Enden der zweiten Spule oder auch über die Bauelemente des aktiven Bereiches 90 an die zweite Spule 40 angeschlossen sein.Correspondingly, connection pins 60 , 62 are provided on the insulation layer 36 of the second semiconductor body 30 for driving the second coil 40 , these connection pins 60 , 62 being connected to the ends of the second coil 40 within the second semiconductor body 30 in a manner not shown. The connection pins can be connected directly to the ends of the second coil or also to the second coil 40 via the components of the active region 90 .
Weitere Anschlusspins zum Anschließen der Bauelemente in den aktiven Halbleiterbereichen 80, 90 sind in den Fig. 1 und 2 aus Gründen der Übersichtlichkeit nicht dargestellt.Further connection pins for connecting the components in the active semiconductor regions 80 , 90 are not shown in FIGS. 1 and 2 for reasons of clarity.
Ein Verfahren zur Herstellung eines erfindungsgemäßen integ rierten Transformators wird nachfolgend anhand von Fig. 3 erläutert. In ersten Verfahrensschritten wird ein erster Halbleiterkörper 10 hergestellt, der ein Halbleitersubstrat 12 und eine an einer Oberfläche des Substrats 12 ausgebildete erste Isolationsschicht 14 aufweist. Anschließend wird auf der Isolationsschicht 14 eine spiralförmig verlaufende Lei terbahn als erste Spule 20 hergestellt. Hierzu können her kömmliche Verfahrensschritte zur Herstellung von Leiterbahnen verwendet werden. In dem Halbleiterkörper 10 können des wei teren Halbleiterbauelemente zum Anschließen an die erste Spu le 20 realisiert sein, wie in Fig. 3a durch den gestrichelt dargestellten aktiven Bereich 80 skizziert ist. Diese Bauele mente werden mittels bekannter Verfahren zur Herstellung von integrierten Schaltungen vor dem Aufbringen der Isolations schicht 14 auf das Substrat 12 hergestellt.A method for producing an integrated transformer according to the invention is explained below with reference to FIG. 3. In first method steps, a first semiconductor body 10 is produced, which has a semiconductor substrate 12 and a first insulation layer 14 formed on a surface of the substrate 12 . A spiral-shaped conductor track is then produced as the first coil 20 on the insulation layer 14 . For this purpose, conventional process steps can be used for the production of conductor tracks. In the semiconductor body 10 , further semiconductor components for connection to the first coil 20 can be realized, as is sketched in FIG. 3a by the active region 80 shown in broken lines. These components are made by means of known processes for the production of integrated circuits before the application of the insulation layer 14 to the substrate 12 .
Nach dem Herstellen der ersten Spule 20 auf der Isolations schicht 14 wird in einem nächsten Verfahrensschritt eine Iso lationsschicht 70 auf der Isolationsschicht 14 abgeschieden, welche die erste Spule 20 überdeckt. Das Ergebnis dieses Ver fahrensschrittes zeigt Fig. 3b.After forming the first coil 20 on the insulation layer 14 in a next process step, a Iso lationsschicht deposited on the insulating layer 14 70, which covers the first coil 20th The result of this Ver drive step shown in FIG. 3b.
In weiteren Verfahrensschritten wird, wie in Fig. 3c darge stellt ist, ein zweiter Halbleiterkörper 30 bereitgestellt, welcher ein Substrat 32 mit einer an einer Oberfläche ange ordneten zweiten Isolationsschicht 36 aufweist. Auf dieser Oberfläche 36 wird, beispielsweise mittels bekannter Verfah ren zur Herstellung von Leiterbahnen, eine zweite Spule 40 hergestellt, welche insbesondere als spiralförmig verlaufende Leiterbahn ausgebildet ist. Wie auch in den ersten Halblei terkörper 10 können in dem zweiten Halbleiterkörper in einem aktiven Bereich 90 Halbleiterbauelemente zum Anschließen an die zweite Spule 40 ausgebildet sein, die mittels bekannter Verfahren zur Herstellung von integrierten Schaltungen vor dem Aufbringen der Isolationsschicht 36 auf das Substrat 32 hergestellt werden.In further method steps, as shown in FIG. 3c, a second semiconductor body 30 is provided, which has a substrate 32 with a second insulation layer 36 arranged on a surface. On this surface 36 , for example by means of known methods for producing conductor tracks, a second coil 40 is produced, which is in particular designed as a spiral-shaped conductor track. As in the first semiconductor body 10 , semiconductor components can be formed in an active region 90 in the second semiconductor body for connection to the second coil 40 , which are produced by means of known methods for producing integrated circuits before the insulation layer 36 is applied to the substrate 32 ,
Gemäß eines weiteren optionalen Verfahrensschrittes ist vor gesehen, auf den zweiten Halbleiterkörper 30 an einer der Spule 40 abgewandten Oberfläche eine weitere Isolations schicht 34 aufzubringen. According to a further optional method step, a further insulation layer 34 is provided on the second semiconductor body 30 on a surface facing away from the coil 40 .
In einem nächsten Verfahrensschritt wird der in Fig. 3c dar gestellte zweite Halbleiterkörper 30 mit der zweiten Spule 40 auf den in Fig. 3b dargestellten ersten Halbleiterkörper 10 mit der ersten Spule 20 aufgebracht und dort beispielsweise durch Verkleben des Halbleiterkörpers 30 mit der Isolations schicht 70 befestigt.In a next method step, the second semiconductor body 30 shown in FIG. 3c with the second coil 40 is applied to the first semiconductor body 10 with the first coil 20 shown in FIG. 3b and is fastened there, for example by gluing the semiconductor body 30 to the insulation layer 70 ,
Fig. 4 zeigt ein weiteres Ausführungsbeispiel eines erfin dungsgemäßen Transformators im Querschnitt, welches sich von dem in Fig. 1 dargestellten dadurch unterscheidet, dass kei ne Isolationsschicht über der ersten Spule 20 ausgebildet ist. Der zweite Halbleiterkörper 30 ist bei diesem Ausfüh rungsbeispiel auf der ersten Isolationsschicht 14 auf einer durch die erste Spule 20 freigelassenen Fläche angeordnet. Die erste Spule 20 und die zweite Spule 40 sind bei diesem Ausführungsbeispiel durch die Isolationsschicht 14 des ersten Halbleiterkörpers 10 und die Isolationsschicht 36 des zweiten Halbleiterkörpers 30 und durch eine vorzugsweise vorhandene Isolationsschicht 34 an der Rückseite des zweiten Halbleiter körpers 30 gegeneinander isoliert. Fig. 4 shows a further embodiment of a transformer according to the invention in cross section, which differs from that shown in Fig. 1 in that no insulation layer is formed over the first coil 20 . In this exemplary embodiment, the second semiconductor body 30 is arranged on the first insulation layer 14 on a surface left free by the first coil 20 . In this exemplary embodiment, the first coil 20 and the second coil 40 are insulated from one another by the insulation layer 14 of the first semiconductor body 10 and the insulation layer 36 of the second semiconductor body 30 and by an insulation layer 34 which is preferably provided on the rear side of the second semiconductor body 30 .
Der erste Halbleiterkörper 10 und der zweite Halbleiterkörper 30 bilden eine Halbleiteranordnung mit zwei Spulen 20, 40 die in zueinander versetzten Ebenen angeordnet sind.The first semiconductor body 10 and the second semiconductor body 30 form a semiconductor arrangement with two coils 20 , 40 which are arranged in mutually offset planes.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines erfin dungsgemäßen Transformators, bei dem der zweite Halbleiter körpers 30 um 180° gedreht gegenüber dem zweiten Halbleiter körpers 30 in den Fig. 1 und 4 angeordnet ist. Zudem ist die zweite Spule 40 des Halbleiterkörpers 40 in eine Isolati onsschicht 36' an der Oberfläche des zweiten Halbleiterkör pers 30 eingebettet. Bei dieser Ausführungsform sind die ers te Spule 20 und zweite Spule 40 nur durch die Isolations schicht 70 gegeneinander isoliert. Die Isolationsschicht 36' kann dabei in nicht näher dargestellter Weise auch derart ausgebildet sein, dass sie die zweite Spule vollständig umgibt, so dass die erste Spule 20 und die zweite Spule 40 dann durch die Isolationsschichten 36' und 70 gegeneinander iso liert sind. Die beiden 20, 40 Spulen sind bei der Ausfüh rungsform nach Fig. 5 gegenüber den zuvor beschriebenen Aus führungsformen räumlich näher zueinander angeordnet woraus eine verbesserte induktive Kopplung der Spulen 20, 40 resul tiert. Fig. 5 shows a further embodiment of a transformer according to the invention, in which the second semiconductor body 30 rotated by 180 ° relative to the second semiconductor body 30 in FIGS . 1 and 4 is arranged. In addition, the second coil 40 of the semiconductor body 40 is embedded in an insulation layer 36 'on the surface of the second semiconductor body 30 . In this embodiment, the first coil 20 and the second coil 40 are insulated from one another only by the insulating layer 70 . The insulation layer 36 'can also be designed in a manner not shown in such a way that it completely surrounds the second coil, so that the first coil 20 and the second coil 40 are then insulated from one another by the insulation layers 36 ' and 70 . The two 20, 40 coils are spatially arranged closer to each other in the embodiment according to FIG. 5 compared to the previously described embodiments, resulting in an improved inductive coupling of the coils 20 , 40 .
Die Ausführungsbeispiele gemäß der Fig. 1, 2, 4 und 5 zei gen jeweils Transformatoren, bei denen die Spulen jeweils auf oder in einem ersten und zweiten Halbleiterkörper angeordnet sind. Gemäß weiterer nicht näher dargestellter Ausführungs formen der Erfindung ist vorgesehen, dass die Spulen jeweils eingebettet in Isolationsschichten übereinander in einem ein zigen Halbleiterkörper angeordnet sind. The exemplary embodiments according to FIGS. 1, 2, 4 and 5 show respective transformers in which the coils are each arranged on or in a first and second semiconductor body. According to another embodiment of the invention, not shown, it is provided that the coils are each embedded in insulation layers one above the other in a single semiconductor body.
1010
erster Halbleiterkörper
first semiconductor body
1212
Halbleitersubstrat
Semiconductor substrate
1414
Isolationsschicht
insulation layer
2020
erste Spule
first coil
3030
zweite Halbleiterschicht
second semiconductor layer
3232
Halbleitersubstrat
Semiconductor substrate
3434
Isolationsschicht
insulation layer
3636
Isolationssicht
isolation view
3636
' Isolationsschicht
'' Insulation layer
4040
zweite Spule
second coil
5050
, .
5252
Anschlüsse der ersten Spule
Connections of the first coil
6060
, .
6262
Anschlüsse der zweiten Spule
Second coil connections
7070
Isolationsschicht
insulation layer
8080
aktiver Bereich des ersten Halbleiterkörpers
active area of the first semiconductor body
9090
aktiver Bereich des zweiten Halbleiterkörpers
active area of the second semiconductor body
Claims (12)
- - Bereitstellen eines ersten Halbleiterkörpers (10) und Her stellen einer ersten Spule (20) auf einer Oberfläche des ers ten Halbleiterkörpers (10) oder in dem Halbleiterkörper,
- - Bereitstellen eines zweiten Halbleiterkörpers (30) und Her stellen einer zweiten Spule (40) auf einer Oberfläche des zweiten Halbleiterkörpers oder in dem Halbleiterkörper(30),
- - Aufbringen des zweiten Halbleiterkörpers (10) auf den ers ten Halbleiterkörper.
- - Providing a first semiconductor body ( 10 ) and manufacturing a first coil ( 20 ) on a surface of the first semiconductor body ( 10 ) or in the semiconductor body,
- - Providing a second semiconductor body ( 30 ) and manufacturing a second coil ( 40 ) on a surface of the second semiconductor body or in the semiconductor body ( 30 ),
- - Applying the second semiconductor body ( 10 ) on the first semiconductor body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2001100282 DE10100282B4 (en) | 2001-01-04 | 2001-01-04 | Electric transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2001100282 DE10100282B4 (en) | 2001-01-04 | 2001-01-04 | Electric transformer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10100282A1 true DE10100282A1 (en) | 2002-07-18 |
| DE10100282B4 DE10100282B4 (en) | 2005-10-13 |
Family
ID=7669806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2001100282 Expired - Fee Related DE10100282B4 (en) | 2001-01-04 | 2001-01-04 | Electric transformer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10100282B4 (en) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10240425A1 (en) * | 2002-09-02 | 2004-03-11 | Infineon Technologies Ag | Switching transformer for a combinational circuit part supplies voltage for a load in a normal operating state and in a standby operation |
| US6927662B2 (en) | 2002-07-18 | 2005-08-09 | Infineon Technologies Ag | Integrated transformer configuration |
| US7376212B2 (en) | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
| US7587193B2 (en) | 2005-05-03 | 2009-09-08 | Infineon Technologies Austria Ag | Signal transmission arrangement having a transformer and a receiver circuit |
| US7605580B2 (en) * | 2007-06-29 | 2009-10-20 | Infineon Technologies Austria Ag | Integrated hybrid current sensor |
| US7650130B2 (en) | 2004-06-03 | 2010-01-19 | Silicon Laboratories Inc. | Spread spectrum isolator |
| EP2190016A1 (en) | 2008-11-19 | 2010-05-26 | SEMIKRON Elektronik GmbH & Co. KG | Semiconductor module with control functionality and integrated transformer |
| US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
| US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
| US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
| US7825764B2 (en) | 2006-05-08 | 2010-11-02 | Infineon Technologies Austria Ag | Signal transmitter and signal transmission apparatus |
| US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
| DE10262239B4 (en) * | 2002-09-18 | 2011-04-28 | Infineon Technologies Ag | Digital signal transmission method |
| US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
| US8064872B2 (en) | 2004-06-03 | 2011-11-22 | Silicon Laboratories Inc. | On chip transformer isolator |
| US8169108B2 (en) | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
| US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| US8442128B2 (en) | 2006-05-24 | 2013-05-14 | Infineon Technologies Ag | Signal transmitting device and phase modulated method for transmitting via a signal transmitting device |
| US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| US8970000B2 (en) | 2010-01-18 | 2015-03-03 | Infineon Technologies Austria Ag | Signal transmission arrangement |
| US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
| US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
| US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
| US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| DE112009000425B4 (en) * | 2008-02-25 | 2019-05-02 | Fairchild Semiconductor Corporation | Micromodules with integrated thin-film inductors and method of making them |
| US10290608B2 (en) | 2016-09-13 | 2019-05-14 | Allegro Microsystems, Llc | Signal isolator having bidirectional diagnostic signal exchange |
| US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2173956A (en) * | 1985-03-29 | 1986-10-22 | Plessey Co Plc | Integrated electrical transformer |
| DE4117878A1 (en) * | 1990-05-31 | 1991-12-12 | Toshiba Kawasaki Kk | Miniature planar magnetic element e.g. induction coil or transformer - is formed by layers of insulating and magnetic material on either side of coil |
| JPH11176639A (en) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | Planar inductor and planar transformer |
| US6097273A (en) * | 1999-08-04 | 2000-08-01 | Lucent Technologies Inc. | Thin-film monolithic coupled spiral balun transformer |
-
2001
- 2001-01-04 DE DE2001100282 patent/DE10100282B4/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2173956A (en) * | 1985-03-29 | 1986-10-22 | Plessey Co Plc | Integrated electrical transformer |
| DE4117878A1 (en) * | 1990-05-31 | 1991-12-12 | Toshiba Kawasaki Kk | Miniature planar magnetic element e.g. induction coil or transformer - is formed by layers of insulating and magnetic material on either side of coil |
| JPH11176639A (en) * | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | Planar inductor and planar transformer |
| US6097273A (en) * | 1999-08-04 | 2000-08-01 | Lucent Technologies Inc. | Thin-film monolithic coupled spiral balun transformer |
Non-Patent Citations (1)
| Title |
|---|
| MOHAN, S.S., u.a.: Modeling and characterization of on-chip transformers. In: IEDM 98, 1998, S. 531-534 * |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927662B2 (en) | 2002-07-18 | 2005-08-09 | Infineon Technologies Ag | Integrated transformer configuration |
| DE10240425B4 (en) * | 2002-09-02 | 2009-04-30 | Infineon Technologies Ag | Switching converter with a separate transformer to secure standby operation |
| DE10240425A1 (en) * | 2002-09-02 | 2004-03-11 | Infineon Technologies Ag | Switching transformer for a combinational circuit part supplies voltage for a load in a normal operating state and in a standby operation |
| DE10262239B4 (en) * | 2002-09-18 | 2011-04-28 | Infineon Technologies Ag | Digital signal transmission method |
| US10419251B2 (en) | 2002-09-18 | 2019-09-17 | Infineon Technologies | Digital signal transfer using integrated transformers with electrical isolation |
| DE10243197B4 (en) * | 2002-09-18 | 2011-05-05 | Infineon Technologies Ag | Digital signal transmission method |
| US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
| US8169108B2 (en) | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
| US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
| US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
| US7376212B2 (en) | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
| US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
| US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| US7856219B2 (en) | 2004-06-03 | 2010-12-21 | Silicon Laboratories Inc. | Transformer coils for providing voltage isolation |
| US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
| US7650130B2 (en) | 2004-06-03 | 2010-01-19 | Silicon Laboratories Inc. | Spread spectrum isolator |
| US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US8064872B2 (en) | 2004-06-03 | 2011-11-22 | Silicon Laboratories Inc. | On chip transformer isolator |
| US7587193B2 (en) | 2005-05-03 | 2009-09-08 | Infineon Technologies Austria Ag | Signal transmission arrangement having a transformer and a receiver circuit |
| US7825764B2 (en) | 2006-05-08 | 2010-11-02 | Infineon Technologies Austria Ag | Signal transmitter and signal transmission apparatus |
| US8442128B2 (en) | 2006-05-24 | 2013-05-14 | Infineon Technologies Ag | Signal transmitting device and phase modulated method for transmitting via a signal transmitting device |
| US7605580B2 (en) * | 2007-06-29 | 2009-10-20 | Infineon Technologies Austria Ag | Integrated hybrid current sensor |
| DE112009000425B4 (en) * | 2008-02-25 | 2019-05-02 | Fairchild Semiconductor Corporation | Micromodules with integrated thin-film inductors and method of making them |
| US7982302B2 (en) | 2008-11-19 | 2011-07-19 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor module with control functionality and integrated transformer |
| DE102008057833B4 (en) * | 2008-11-19 | 2011-12-22 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor module with control functionality and integrated transformer |
| EP2190016A1 (en) | 2008-11-19 | 2010-05-26 | SEMIKRON Elektronik GmbH & Co. KG | Semiconductor module with control functionality and integrated transformer |
| DE102008057833A1 (en) | 2008-11-19 | 2010-07-08 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor module with control functionality and integrated transmitter |
| US9431379B2 (en) | 2010-01-18 | 2016-08-30 | Infineon Technologies Austria Ag | Signal transmission arrangement |
| US8970000B2 (en) | 2010-01-18 | 2015-03-03 | Infineon Technologies Austria Ag | Signal transmission arrangement |
| US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
| US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
| US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
| US10290608B2 (en) | 2016-09-13 | 2019-05-14 | Allegro Microsystems, Llc | Signal isolator having bidirectional diagnostic signal exchange |
| US10651147B2 (en) | 2016-09-13 | 2020-05-12 | Allegro Microsystems, Llc | Signal isolator having bidirectional communication between die |
| US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10100282B4 (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10100282A1 (en) | Transformer comprises a first coil and a second coil formed in displaced surfaces of a semiconductor device | |
| DE102006058068B4 (en) | Semiconductor component with semiconductor chip and passive coil component and method for its production | |
| DE19737294B4 (en) | Semiconductor device with at least one capacitor element with parallel capacitor plates and method for its production | |
| EP2973671B1 (en) | Method for the production of an electronic sub-assembly | |
| DE112006000954B4 (en) | Semiconductor package and method of manufacture | |
| DE2554965A1 (en) | ELECTRIC COMPACT WIRING ARRANGEMENT | |
| DE102008050063B4 (en) | CHIP INDUCTION COIL AND METHOD FOR PRODUCING A SEMICONDUCTOR CHIP INDUCTION COIL | |
| DE102006003137A1 (en) | Electronic package for mobile telephone, has encapsulating medium e.g. epoxy resin, to connect upper and lower substrates such that substrates engage with one another and encapsulate electronic components | |
| EP1008231A2 (en) | Power module with a circuit arrangement comprising active semiconductor components and passive components, and method for producing same | |
| WO2012175207A2 (en) | Electronic assembly and method for the production thereof | |
| DE102006046182A1 (en) | Semiconductor element for integrated circuits, has supporting structure, which is arranged in series of layers, which comprises number of dielectric layers | |
| DE10002377A1 (en) | Coil and coil system for integration into a microelectronic circuit and microelectronic circuit | |
| DE102016110425B4 (en) | SEMICONDUCTOR TRANSFORMER | |
| EP0464232A1 (en) | Solder connector and process for making an electrical circuit with this solder connector | |
| WO2003085738A2 (en) | Power module comprising two substrates and method for producing the same | |
| DE19516547A1 (en) | Printed circuit board with an electrically conductive layer and method for producing a printed circuit board | |
| DE102007001191B4 (en) | Semiconductor device having a resistor for balancing the current distribution | |
| DE19945794C2 (en) | Method for producing a metal-ceramic circuit board with through contacts | |
| EP1425765B1 (en) | Magnetic component | |
| DE19955105A1 (en) | Semiconductor laminated conductor track structure (STACKED VIA) used high integration processes, e.g. LSI, VLSI | |
| DE3045585A1 (en) | TRIMMABLE ELECTRICAL INDUCTIVE COILS AND METHOD FOR THEIR PRODUCTION | |
| DE10113474A1 (en) | Electrical circuit | |
| DE102020100364B4 (en) | Power electronic assembly with a substrate, a sleeve and a contact pin and method for producing such an assembly | |
| DE102022119125B3 (en) | Device with capacitor and coil and system with such a device | |
| DE10212630A1 (en) | Coil on a semiconductor substrate and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |