DE10121711A1

DE10121711A1 - Data processing device, especially a PC or computer has an architecture with processor specific and processor unspecific modules to simplify upgrading of the system and thus extend its useful life

Info

Publication number: DE10121711A1
Application number: DE2001121711
Authority: DE
Inventors: Norbert Hitzel; Michael Joch; Roman Kuehlinger; Oliver Lenz
Original assignee: Tenovis GmbH and Co KG
Current assignee: Tenovis GmbH and Co KG
Priority date: 2001-05-04
Filing date: 2001-05-04
Publication date: 2002-11-14

Abstract

Data processing device has a processor (104), a number of processor specific components (102, 103, 105) and a number of processor unspecific components (106-111). The processor and processor specific components are formed into a first common module, while the processor unspecific modules are formed into a second module. The two modules are linked by a detachable electrical connection.

Description

Die Erfindung bezieht sich auf ein Datenverarbeitungsgerät zur Verarbeitung von Daten.The invention relates to a data processing device for processing data.

In vielen technischen Bereichen werden heutzutage Datenverarbeitungsgeräte verschiedenster Leistungsfähigkeit eingesetzt. Beispielsweise werden Datenverarbeitungsgeräte in Telekommunikationssystemen als zentrale oder dezentrale Steuerungsgeräte eingesetzt, um einen Datenverkehr innerhalb eines angeschlossenen internen Telekommunikationsnetzes sowie mit angeschlossenen externen Datennetzen zu steuern.In many technical fields nowadays Data processing equipment of various capacities used. For example, data processing equipment in telecommunication systems as central or decentralized Control devices used to handle data traffic within a connected internal Telecommunications network and with connected external To control data networks.

Derartige Datenverarbeitungsgeräte beinhalten als eigentliche Zentraleinheit üblicherweise eine auch als Motherboard bezeichnete Hauptplatine. Dabei ist diese Hauptplatine üblicherweise mit wesentlichen Komponenten des Datenverarbeitungsgeräts wie Speicherchips, Mikroprozessor, Taktgeber, Stromversorgungseinheit usw. versehen und weist zudem Steckplätze bzw. Schnittstellen auf, über die die unterschiedlichsten peripheren Geräte, Steckkarten, Netze etc. anschließbar sind.Such data processing devices include as actual central unit usually also as Motherboard designated motherboard. Here is this Motherboard usually with essential components of the Data processing devices such as memory chips, microprocessor, Provide clock, power supply, etc. and points also slots or interfaces through which the various peripheral devices, plug-in cards, networks etc. can be connected.

Mit der permanenten technischen Weiterentwicklung von Hardware- und Software-Komponenten insbesondere im Bereich der Datenverarbeitung und der Telekommunikation werden mit überarbeiteten bzw. neuen Produkten in rascher Folge Leistungssteigerungen bzw. neue Funktionalitäten erzielt. Bei der Implementierung neuer Komponenten beispielsweise in eine bestehende bzw. geplante Schaltungsumgebung oder Programmumgebung muß allerdings immer die Kompatibilität bzw. Abstimmung der Schaltungs- oder Programmumgebung mit den neuen Komponenten sichergestellt werden. Änderungen hinsichtlich wesentlicher Bestandteile wie etwa eines Mikroprozessors führen wegen der umfangreichen Wechselwirkungen des Mikroprozessors mit seiner Umgebung häufig zu umfangreichen Anpassungen der Schaltungsumgebung.With the permanent technical development of Hardware and software components especially in the field data processing and telecommunications are included revised or new products in quick succession Performance increases or new functionalities achieved. When implementing new components, for example in an existing or planned circuit environment or Program environment must always have compatibility or coordination of the circuit or program environment with the new components are ensured. amendments regarding essential components such as one Microprocessors run because of the extensive Interactions of the microprocessor with its environment often too extensive adjustments to the circuit environment.

In Fig. 4 ist beispielhaft eine Hauptplatine mit einer bekannten Prozessorschaltung eines Datenverarbeitungsgeräts dargestellt. Dabei ist ein Prozessor 31 auf einer Hauptplatine 30 eines Datenverarbeitungsgeräts über einen Bus 36 mit einem beispielsweise als RAM ausgeführten Speicher 38, mit einer Schnittstelle 34 sowie mit einem beispielsweise als ROM bzw. RAM ausgeführten Speicher 35 verbunden. Über die Schnittstelle 34 kann beispielsweise eine Verbindung zu einer (nicht dargestellten) Festplatte, zu weiteren Bestandteilen (Schaltungskarten bzw. Schaltungsplatten) des Datenverarbeitungsgeräts, zu externen Geräten (Bildschirm, Telefon etc.) bzw. Datennetzen (Ethernet etc.) hergestellt werden. Der Speicher 35 beinhaltet dabei grundlegende zum Betrieb des Prozessors 31 bzw. des Datenverarbeitungsgeräts notwendige Festprogramme wie beispielsweise ein Urladeprogramm (Boot- Programm) sowie Systemprogramme des Betriebssystems (BIOS- Programm etc.). Zwischen dem Speicher 35, der Schnittstelle 34 sowie dem Prozessor 31 werden Daten über den Bus 36 übertragen.In FIG. 4, a main circuit board is shown with a known processor circuit of a data processing device by way of example. In this case, a processor 31 on a main circuit board 30 of a data processing device is connected via a bus 36 to a memory 38 designed , for example, as RAM, to an interface 34 and to a memory 35 designed , for example, as ROM or RAM. Via the interface 34 , for example, a connection can be made to a hard disk (not shown), to further components (circuit cards or circuit boards) of the data processing device, to external devices (screen, telephone, etc.) or data networks (Ethernet, etc.). The memory 35 contains basic fixed programs necessary for operating the processor 31 or the data processing device, such as a bootstrap program (boot program) and system programs of the operating system (BIOS program etc.). Data is transmitted via the bus 36 between the memory 35 , the interface 34 and the processor 31 .

Mit dem Bus 36 sind darüber hinaus eine Unterbrechungssteuereinrichtung (Interrupt Controller) 33 zur Auswertung und Steuerung von Unterbrechungsinformationen sowie eine Takterzeugungseinrichtung 32 zur Erzeugung eines Bustaktes verbunden. Ferner ist die Takterzeugungseinrichtung 32 zur Erzeugung des Prozessortaktes, der sich in der Regel von dem Bustakt unterscheidet, mit dem Prozessor 31 verbunden. Schließlich führt eine Energieversorgungseinrichtung 39 den an der Hauptplatine 30 angeordneten Schaltungen verschiedene vorbestimmte Spannungen (z. B. 5 Volt, 3,3 Volt und 1,6 Volt) entweder über eine direkte Verbindung oder über den Bus 36 zu.In addition, an interrupt control device 33 for evaluating and controlling interrupt information and a clock generating device 32 for generating a bus clock are connected to the bus 36 . Furthermore, the clock generating device 32 for generating the processor clock, which usually differs from the bus clock, is connected to the processor 31 . Finally, a power supply device 39 supplies the circuits arranged on the main board 30 with various predetermined voltages (eg 5 volts, 3.3 volts and 1.6 volts) either via a direct connection or via the bus 36 .

Das Zusammenwirken der Hauptplatinenkomponenten wird nachstehend kurz erläutert. Beim Start des Datenverarbeitungsgeräts gemäß Fig. 4 wird automatisch beispielsweise ein in dem Speicher 35 gespeichertes BIOS- Programm aktiviert. Mit dem BIOS-Programm wird ein Prüfprogramm zum Test der Fehlerfreiheit und Funktionsbereitschaft des Hauptplatinensystems durchführt und wird ein auch als Boot-Programm bezeichnetes Urladeprogramm aus dem Speicher 35 in den als Arbeitsspeicher dienenden Speicher 38 geladen. Danach kann der Mikroprozessor 31 alle zum Betrieb notwendigen Dateien in den Speicher 38 laden und weitere Programme ausführen. Ein Datentransfer erfolgt dabei immer über den Bus 36, wobei der Bus 36 über den Bustakt der Takterzeugungseinrichtung 32 auf einen vorgegebenen Bustakt synchronisiert ist.The interaction of the main board components is briefly explained below. At the start of the data processing apparatus shown in FIG. 4 is automatically activated, for example a program stored in the memory 35. BIOS program. The BIOS program is used to carry out a test program to test that the motherboard system is error-free and ready for operation, and a bootstrap program, also referred to as a boot program, is loaded from the memory 35 into the memory 38 serving as working memory. The microprocessor 31 can then load all the files required for operation into the memory 38 and execute further programs. Data is always transferred via the bus 36 , the bus 36 being synchronized with a predetermined bus clock via the bus clock of the clock generating device 32 .

Der Prozessor 31 hingegen wird über die Takterzeugungseinrichtung 32 auf den Prozessortakt synchronisiert. Dieser Prozessortakt (z. B. 333 MHz oder 480 MHz) ist im Vergleich zu dem Bustakt (z. B. 33 MHz oder 66 MHz) in der Regel höher. Der Prozessor 31 kann über einen Bus 37 Hauptplatinen-interne Daten aus dem Speicher 38 lesen, über den Bus 36 Daten von der Schnittstelle 34 bzw. dem Speicher 35 empfangen. Der Prozessor 31 kann diese Daten mit oder ohne vorherige Verarbeitung wiederum über den Bus 37 in den Speicher 38 schreiben oder über den Bus 36 an die Schnittstelle 34 ausgeben bzw. ggf. in den Speicher 35 schreiben. The processor 31, on the other hand, is synchronized to the processor clock via the clock generator 32 . This processor clock (e.g. 333 MHz or 480 MHz) is generally higher than the bus clock (e.g. 33 MHz or 66 MHz). Processor 31 can read motherboard internal data from memory 38 via bus 37, and can receive data from interface 34 or memory 35 via bus 36 . The processor 31 can in turn write this data with or without prior processing via the bus 37 into the memory 38 or output it via the bus 36 to the interface 34 or, if appropriate, write it into the memory 35 .

Im Betrieb der bekannten Hauptplatine 30 empfängt die Unterbrechungssteuereinrichtung 33 über den Bus 36 Unterbrechungsanforderungen von einer an den Bus 36 angeschlossenen Komponente oder einem Programm, wertet diese aus und leitet diese über den Bus 36 an den Prozessor 31 weiter. Dabei werden die verschiedenen Unterbrechungsanforderungen durch die Unterbrechungssteuereinrichtung 33 entsprechend ihrer zugewiesenen Priorität berücksichtigt.In operation of the known main circuit board 30, the interrupt controller 33 receives via the bus 36 interrupt requests from a connected to the bus 36 component or program, evaluates them and transmits them over the bus 36 to the processor 31 on. The various interrupt requests are taken into account by the interrupt control device 33 in accordance with their assigned priority.

Für die Leistungsfähigkeit derartiger Hauptplatinen ist die Verarbeitungsleistung des Prozessors, der mit ihm zusammenarbeitenden Baugruppen sowie deren Abstimmung aufeinander von entscheidender Bedeutung. Wegen der engen funktionalen Verzahnung des Prozessors 31 mit seiner Schaltungsumgebung haben Änderungen hinsichtlich des Prozessors 31 deshalb in der Regel ebenso Änderungen hinsichtlich seiner Schaltungsumgebung zur Folge. Diese Änderungen können bis zu einer kompletten Überarbeitung der mit dem Mikroprozessor zusammenarbeitenden Schaltungsumgebung reichen.For the performance of such motherboards, the processing power of the processor, the modules that work with it and their coordination with one another are of crucial importance. Because of the close functional interlinking of the processor 31 with its circuit environment, changes with regard to the processor 31 therefore generally also result in changes with regard to its circuit environment. These changes can extend to a complete overhaul of the circuit environment working with the microprocessor.

Aufgabe der Erfindung ist deshalb, ein verbessertes Datenverarbeitungsgerät bereitzustellen.The object of the invention is therefore an improved To provide data processing device.

Die Aufgabe wird durch ein Datenverarbeitungsgerät mit den in Anspruch 1 angegebenen Merkmalen gelöst.The task is performed by a data processing device with the Features specified in claim 1 solved.

Das erfindungsgemäße Datenverarbeitungsgerät ist dabei mit einem Prozessor, einer Mehrzahl von prozessorspezifischen Komponenten und einer Mehrzahl von prozessorunspezifischen Komponenten ausgestattet, wobei der Prozessor zusammen mit den prozessorspezifischen Komponenten als ein erstes Modul ausgebildet ist und die prozessorunspezifischen Komponenten als ein mit dem ersten Modul elektrisch verbindbares zweites Modul ausgebildet sind.The data processing device according to the invention is included a processor, a plurality of processor-specific Components and a variety of non-processor specific Components equipped, the processor together with the processor-specific components as a first module is trained and the non-processor-specific components as an electrically connectable to the first module second module are formed.

Prozessorspezifische und prozessorunspezifische Komponenten sind somit in jeweiligen Modulen integriert, so dass beispielsweise der Anwender des Datenverarbeitungsgeräts sich bei prozessorspezifischen Themen wie prozessorbezogenen Änderungen, Störungen etc. sofort auf ein klar vorgegebenes Modul beschränken kann.Processor-specific and non-processor-specific components are thus integrated in the respective modules, so that for example the user of the data processing device processor-specific issues such as processor-related changes, faults etc. immediately can restrict a clearly specified module.

Gemäß einer vorteilhaften Weiterbildung der Erfindung wird vorgeschlagen, das erste Modul und das zweite Modul nicht an einer gemeinsamen Schaltungsplatte auszubilden.According to an advantageous development of the invention suggested the first module and the second module not to train on a common circuit board.

Mit einer räumlichen Aufteilung der beiden Module auf beispielsweise zwei Schaltungsplatten können prozessorspezifische Themen wie prozessorbezogenen Änderungen, Störungen etc. noch schneller hinsichtlich des relevanten Schaltungsteils eingeschränkt werden.With a spatial division of the two modules for example, two circuit boards processor-specific issues such as processor-related Changes, malfunctions etc. even faster with regard to the relevant circuit part are restricted.

Darüber hinaus wird vorgeschlagen, eine elektrische Verbindung zwischen dem ersten Modul und dem zweiten Modul lösbar auszubilden.It also suggests an electrical Connection between the first module and the second module train releasably.

Über die lösbare Verbindung kann somit ein Austausch eines Moduls gegen ein weiteres Modul in einfacher Weise erfolgen.An exchange of a Module against another module in a simple way respectively.

Gemäß einer weiteren vorteilhaften Weiterentwicklung der Erfindung beinhaltet das erste Modul ferner eine elektrische Kopplungseinrichtung, die in die elektrische Verbindung zu dem zweiten Modul eingefügt ist und deren Anschluß in Richtung des ersten Moduls und deren Anschluß in Richtung des zweiten Moduls für verschiedene Spannungspegel ausgelegt sein können. According to a further advantageous development of the Invention, the first module further includes one electrical coupling device that is in the electrical Connection to the second module is inserted and its Connection in the direction of the first module and its connection towards the second module for different Voltage levels can be designed.

Somit können ein erstes Modul und ein zweites Modul miteinander elektrisch verbunden werden, deren elektrische Verbindung zu dem jeweils anderen Modul für unterschiedliche Spannungen ausgelegt ist.Thus, a first module and a second module are electrically connected to each other, their electrical Connection to the other module for different voltages is designed.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist vorgesehen, dass das erste Modul eine Takterzeugungseinrichtung zur Erzeugung eines Taktsignals für den Prozessor, eine Speichereinrichtung zur Speicherung von Daten des Prozessors und eine Energieversorgungseinrichtung zur Energieversorgung des Prozessors beinhaltet.According to an advantageous development of the invention provided that the first module a Clock generating device for generating a clock signal for the processor, a storage device for storage of processor data and one Energy supply device for the energy supply of the Processor includes.

Gemäß einer vorteilhaften Weiterbildung der Erfindung beinhaltet die Speichereinrichtung zumindest einen Speicher mit wahlfreiem Zugriff.According to an advantageous development of the invention the memory device contains at least one memory with random access.

Ferner weist die Speichereinrichtung gemäß einer vorteilhaften Weiterbildung der Erfindung ein Urladeprogramm auf.Furthermore, the storage device according to one advantageous development of the invention Boot program.

Das erste Modul kann sich mit Hilfe des Urladeprogramms selbständig initialisieren. Folglich kann in Verbindung mit einem zweiten Modul, das Anschlüsse für mehrere erste Module aufweist, ein Multi-Prozessorsystem mit parallel arbeitenden Mikroprozessoren ausgebildet werden.The first module can use the bootstrap program initialize independently. Hence, in conjunction with a second module that connects multiple first ones Has modules, a multi-processor system with parallel working microprocessors are trained.

Die Aufgabe wird ferner mit einem Datenverarbeitungsgerät gelöst, bei dem das zweite Modul eine Speichereinrichtung zur Speicherung von Daten, eine Energieversorgungseinrichtung zur Energieversorgung der Komponenten des zweiten Moduls und eine Schnittstelle zur Bereitstellung zumindest einer externen Schnittstelle beinhaltet. The task is further accomplished with a data processing device solved, in which the second module is a storage device for storing data, a Energy supply device for energy supply to the Components of the second module and an interface to Provision of at least one external interface includes.

Gemäß einer vorteilhaften Weiterbildung der Erfindung weist das zweite Modul ferner einen Bus, eine Bustakt- Erzeugungseinrichtung zur Synchronisation des Busses auf den von der Bustakt-Erzeugungseinrichtung erzeugten Takt und eine Unterbrechungssteuereinrichtung zur Steuerung von Unterbrechungen auf, wobei eine Datenübertragung zwischen den Komponenten des zweiten Moduls über den Bus erfolgt.According to an advantageous development of the invention the second module also a bus, a bus clock Generation device for synchronization of the bus the clock generated by the bus clock generator and an interrupt control device for controlling Interruptions, with data transfer between the components of the second module via the bus.

Gemäß einer vorteilhaften Weiterbildung der Erfindung weist die Speichereinrichtung zumindest einen Nur-Lese-Speicher auf.According to an advantageous development of the invention the memory device has at least one read-only memory on.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist in der Speichereinrichtung zumindest ein Urladeprogramm gespeichert.According to an advantageous development of the invention at least one bootstrap program in the memory device saved.

Somit kann sich das Datenverarbeitungsgerät selbst initialisieren.The data processing device can thus itself initialize.

Gemäß einer vorteilhaften Weiterbildung der Erfindung beinhaltet die Schnittstelle zumindest eine bitserielle Schnittstelle und/oder eine bitparallele Schnittstelle. Das zweite Modul ist somit erfindungsgemäß entsprechend einer jeweiligen Anwendung auslegbar.According to an advantageous development of the invention the interface contains at least one bit serial Interface and / or a bit parallel interface. The second module is accordingly corresponding to the invention can be designed for each application.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist das zweite Modul ferner mit einem Überwachungszeitgeber zur zeitlichen Überwachung des Busses ausgestattet.According to an advantageous development of the invention the second module also with a watchdog timer time monitoring of the bus.

Gemäß einer vorteilhaften Weiterbildung der Erfindung entspricht der Bus einem PCI-Bus.According to an advantageous development of the invention the bus corresponds to a PCI bus.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist das zweite Modul ferner mit einem an den Bus angeschlossenen Bus-Wandler ausgestattet, an dessen ersten Anschluss der Bus angeschlossen ist und an dessen zweiten Anschluss ein zu dem Bus verschiedener Bus angeschlossen ist.According to an advantageous development of the invention the second module also with one on the bus connected bus converter, at its first Connection of the bus is connected and at its second Connection one connected to the bus different bus is.

Gemäß einer vorteilhaften Weiterbildung der Erfindung sind das erste Modul und/oder das zweite Modul auswechselbar.According to an advantageous development of the invention the first module and / or the second module can be replaced.

Verschiedene Module sind somit auf einfache Weise miteinander kombinierbar, ohne dass schaltungsspezifische bzw. programmspezifische Änderungen in den Modulen auszuführen sind.Different modules are therefore simple can be combined with each other without circuit-specific or program-specific changes in the modules are to be carried out.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist das erste Modul über den Bus mit dem zweiten Modul verbindbar.According to an advantageous development of the invention the first module over the bus with the second module connectable.

Die obengenannten und weitere Lösungen der erfindungsgemäßen Aufgabe mit ihren Merkmalen und Vorteilen ergeben sich aus der nachfolgenden Beschreibung von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die Zeichnung.The above and other solutions of task according to the invention with its features and advantages result from the following description of preferred embodiments with reference to the Drawing.

Es zeigen:Show it:

Fig. 1 ein Datenverarbeitungsgerät gemäß einem ersten Ausführungsbeispiel der Erfindung, Fig. 1 shows a data processing apparatus according to a first embodiment of the invention,

Fig. 2 ein erstes Modul eines Datenverarbeitungsgeräts gemäß einem zweiten Ausführungsbeispiel der Erfindung, Fig. 2 shows a first module of a data processing apparatus according to a second embodiment of the invention,

Fig. 3 ein zweites Modul des Datenverarbeitungsgeräts gemäß dem zweiten Ausführungsbeispiel der Erfindung, und Fig. 3 shows a second module of the data processing apparatus according to the second embodiment of the invention, and

Fig. 4 ein bekanntes Datenverarbeitungsgerät. Fig. 4 shows a known data processing device.

Fig. 1 zeigt ein erfindungsgemäßes Datenverarbeitungsgerät, das ein an einer ersten Schaltungsplatte 100 vorgesehenes erstes Modul sowie ein an einer zweiten Schaltungsplatte 101 vorgesehenes zweites Modul umfasst. Das erste Modul beinhaltet dabei einen Prozessor 104, der mit einem RAM 102, einer Takterzeugungseinrichtung 103 sowie einer Stromversorgungseinrichtung 105 verbunden ist. Fig. 1 shows an inventive data processing device comprising a valve provided on a first circuit board 100 and a first module provided on a second circuit board 101 second module. The first module contains a processor 104 , which is connected to a RAM 102 , a clock generating device 103 and a power supply device 105 .

Das zweite Modul 101 beinhaltet ein ROM 109, eine Schnittstelle 108, eine Stromversorgungseinrichtung 107 eine Takterzeugungseinrichtung 110 sowie eine Unterbrechungssteuereinrichtung 111.The second module 101 includes a ROM 109 , an interface 108 , a power supply device 107, a clock generating device 110 and an interruption control device 111 .

Das erste Modul sowie das zweite Modul sind über eine elektrische Verbindung 106 miteinander verbunden.The first module and the second module are connected to one another via an electrical connection 106 .

Nachstehend wird kurz das Zusammenwirken des Datenverarbeitungsgeräts gemäß Fig. 1 erläutert. Die Stromversorgungseinrichtung 105 führt dem Prozessor 104 eine entsprechend seinen Erfordernissen angepasste Spannung zu. Darüber hinaus versorgt die Takterzeugungseinrichtung 103 den Prozessor 104 mit einem dem Prozessor 104 angepassten Takt. Darüber hinaus ist der Prozessor 104 mit einem an seine Spezifikation angepassten Arbeitsspeicher bzw. RAM 102 verbunden.The interaction of the data processing device according to FIG. 1 is briefly explained below. The power supply device 105 supplies the processor 104 with a voltage which is adapted in accordance with its requirements. In addition, the clock generator 103 supplies the processor 104 with a clock adapted to the processor 104 . In addition, processor 104 is connected to a working memory or RAM 102 adapted to its specification.

Über eine vorzugsweise als Bus ausgestaltete elektrische Verbindung 106 ist der Prozessor 104 mit dem ROM 109 und der Schnittstelle 108 verbunden. Zwischen diesen Komponenten erfolgt eine Datenübertragung über den Bus 106, dessen Takt durch die Takterzeugungseinrichtung 110 vorgegeben wird. Unterbrechungsanforderungen werden wie bereits vorstehend gemäß Fig. 4 erläutert von der Unterbrechungssteuereinrichtung verarbeitet. Ferner versorgt die Stromversorgungseinrichtung 101 die Komponenten des zweiten Moduls entweder über eine direkte Verbindung oder über den Bus 106 mit einer jeweils angepassten Spannung.The processor 104 is connected to the ROM 109 and the interface 108 via an electrical connection 106 , which is preferably designed as a bus. A data transmission takes place between these components via the bus 106 , the clock of which is predetermined by the clock generating device 110 . Interrupt requests are processed by the interrupt controller as previously explained in FIG. 4. Furthermore, the power supply device 101 supplies the components of the second module with a respectively adapted voltage either via a direct connection or via the bus 106 .

Der Betrieb des Datenverarbeitungsgeräts gemäß Fig. 1 verläuft gleichartig zu dem Betrieb des Datenverarbeitungsgeräts gemäß Fig. 4. Entsprechend lädt der Prozessor 104 beim Start in dem ROM vorhandene Festprogramme zur Startkonfiguration in den Arbeitsspeicher und führt diese aus. Danach kann der Prozessor 104 alle zum weiteren Betrieb notwendigen Dateien von dem ROM 109 bzw. über die Schnittstelle 108 in das RAM laden und weitere Programme ausführen.The operation of the data processing device according to FIG. 1 proceeds in the same way as the operation of the data processing device according to FIG. 4. Accordingly, processor 104 loads fixed programs in the ROM for starting configuration into the main memory and executes them when starting. The processor 104 can then load all the files required for further operation from the ROM 109 or via the interface 108 into the RAM and execute further programs.

Gemäß diesem Ausführungsbeispiel sind die prozessorspezifischen Komponenten Arbeitsspeicher 102, Prozessortakt-Erzeugungseinrichtung 103 sowie Stromversorgungseinrichtung 105 an der Schaltungsplatte 100 modulartig zusammengefasst. Ferner sind die prozessorunspezifischen Komponenten wie Bustakterzeugungseinrichtung 110, Unterbrechungssteuereinrichtung 111, Speicher 109, Schnittstelle 108 und Stromversorgungseinrichtung 107 als weitere anwendungsspezifische Bestandteile des Datenverarbeitungsgeräts an einer Schaltungsplatte 101 ebenso modulartig zusammengefaßt.According to this exemplary embodiment, the processor-specific components working memory 102 , processor clock generating device 103 and power supply device 105 are combined in a modular manner on the circuit board 100 . Furthermore, the non-processor-specific components such as bus clock generating device 110 , interruption control device 111 , memory 109 , interface 108 and power supply device 107 are also combined in a module-like manner on a circuit board 101 as further application-specific components of the data processing device.

Vorzugsweise wird die Busverbindung 106 über eine Steckverbindung lösbar ausgeführt, so dass verschiedene erste und zweite Module in einfacher Weise über eine vorgegebene Verbindung wie etwa einer Steckverbindung miteinander kombinierbar sind. The bus connection 106 is preferably designed to be detachable via a plug connection, so that different first and second modules can be combined with one another in a simple manner via a predetermined connection, such as a plug connection.

Anwendungsspezifische Schaltungen für das zweite Modul können somit beispielsweise in der Entwicklungsphase unter Berücksichtigung lediglich einer Steckverbindung für ein Prozessormodul vorangetrieben werden, so dass das anwendungsspezifische Schaltungslayout der Schaltungsplatte des zweiten Moduls komplett prozessorunabhängig fertiggestellt bzw. hergestellt werden kann.Application-specific circuits for the second module can thus, for example, in the development phase Consider only one connector for one Processor module are driven forward, so that application-specific circuit layout of the circuit board of the second module completely independent of the processor can be completed or manufactured.

Gleichzeitig ist das anwendungsspezifische zweite Modul in der Entwicklungsphase, zu Testzwecken bzw. in sonstigen Fällen beispielsweise über einen standardisierten Steckanschluss mit verschiedenen ersten Modulen kombinierbar.At the same time, the application-specific second module is in the development phase, for test purposes or in other Cases, for example, via a standardized Plug-in connection with various first modules combined.

Andererseits führen Änderungen wie beispielsweise ein Austausch eines Prozessors gegen einen anderen Prozessor während der Entwicklungsphase bzw. während der Betriebsphase eines Datenverarbeitungsgeräts nicht zu Änderungen an relativ umfangreichen Schaltungsplatten, die die Komponenten des ersten und zweiten Moduls beinhalten, sondern können sich auf eine relativ kleine Schaltungsplatte beschränken. Prozessorspezifische Änderungen sind daher an diesen Datenverarbeitungsgeräten in der Regel kostengünstiger ausführbar.On the other hand, changes such as introduce Exchange of a processor for another processor during the development phase or during the Operating phase of a data processing device does not Changes to relatively large circuit boards that contain the components of the first and second module, but can focus on a relatively small one Limit circuit board. Specific processor Changes are therefore made to these data processing devices usually more cost-effective.

In Fig. 2 und 3 wird nachstehend weiteres erfindungsgemäßes Ausführungsbeispiel erläutert. In diesem Ausführungsbeispiel setzt sich ein Datenverarbeitungsgerät aus einem ersten Modul gemäß Fig. 2 sowie einem zweiten Modul gemäß Fig. 3 zusammen. Die beiden Module sind hierfür über Stecker 8 bzw. 24 elektrisch verbindbar.In FIGS. 2 and 3 below further embodiment of this invention will be explained. In this exemplary embodiment, a data processing device is composed of a first module according to FIG. 2 and a second module according to FIG. 3. For this purpose, the two modules can be electrically connected via connectors 8 and 24 .

Gemäß Fig. 2 beinhaltet das erste Modul einen an einer Schaltungsplatte 1 angeordneten Mikroprozessor 10 mit einem Hintergrundspeicher bzw. Cache 2 und einer PCI (Peripheral Component Interconnect)-Bus-Schnittstelle 11. Der Mikroprozessor 10 ist ferner über eine Leitung 15 mit einer Energieversorgungseinrichtung 6, über eine Leitung 16 mit einer Takterzeugungseinrichtung 7, über einen ersten Adressbus 13 mit einem Zwischenspeicher 3 und über einen ersten Datenbus 14 mit einem Sender/Empfänger 5 verbunden. Ausgehend von seiner PCI-Bus-Schnittstelle 11 ist der Mikroprozessor 10 ferner über einen PCI-Bus 12 mit einem PCI-Bus-Stecker 8 verbunden. Da gemäß dem konkreten Ausführungsbeispiel die Mikroprozessorvorrichtung an einer PCI-Bus-Mezzanine-Platte 1 angeordnet ist, entspricht der Stecker 8 hier einem PCI-Bus-Mezzanine-Platten-Stecker bzw. einem PMC-Stecker.Referring to FIG. 2, the first module includes a mounted on a circuit board 1 microprocessor 10 with a background memory or cache 2 and a PCI (Peripheral Component Interconnect) bus interface 11. The microprocessor 10 is also connected via a line 15 to an energy supply device 6 , via a line 16 to a clock generating device 7 , via a first address bus 13 to an intermediate memory 3 and via a first data bus 14 to a transmitter / receiver 5 . Starting from its PCI bus interface 11 , the microprocessor 10 is also connected to a PCI bus connector 8 via a PCI bus 12 . Since, according to the specific exemplary embodiment, the microprocessor device is arranged on a PCI bus mezzanine board 1 , the connector 8 here corresponds to a PCI bus mezzanine board connector or a PMC connector.

Als Ergänzung des ersten Moduls ist zwischen der PCI-Bus- Schnittstelle 11 sowie dem PMC-Stecker 8 eine PCI-Brücke eingefügt. Diese Einfügung ist optional, bietet aber die Möglichkeit, der PCI-Bus-Schnittstelle 11 eine von dem Spannungspegel an dem PMC-Stecker 8 verschiedene Spannung zuzuführen.In addition to the first module, a PCI bridge is inserted between the PCI bus interface 11 and the PMC connector 8 . This insertion is optional, but offers the possibility of supplying the PCI bus interface 11 with a voltage different from the voltage level at the PMC connector 8 .

Der Zwischenspeicher 3 ist über einen zweiten Adressbus 17 mit einem Arbeitsspeicher 4 verbunden. Der Arbeitsspeicher 4 entspricht im konkreten Fall beispielsweise eines UltraSPARC IIi Mikroprozessors des Herstellers Sun Micorsystems einem EDO-RAM (Enhanced Data Out Random Access Memory) oder eines UltraSPARC IIe Mikroprozessors derselben Firma einem S-DRAM (Synchronous Dynamic Random Access Memory). Ferner ist der Sender/Empfänger 5 über einen zweiten Datenbus 18 mit dem Arbeitsspeicher verbunden.The buffer memory 3 is connected to a working memory 4 via a second address bus 17 . The working memory 4 corresponds in the specific case, for example, to an UltraSPARC IIi microprocessor from the manufacturer Sun Micorsystems to an EDO-RAM (Enhanced Data Out Random Access Memory) or an UltraSPARC IIe microprocessor from the same company to an S-DRAM (Synchronous Dynamic Random Access Memory). Furthermore, the transmitter / receiver 5 is connected to the main memory via a second data bus 18 .

Nachstehend wird das Zusammenwirken des ersten Moduls gemäß Fig. 2 erläutert. Zunächst wird der Mikroprozessor 10 über die Leitung 15 mit einer auf den Mikroprozessorkern angepassten Spannung VKern (beispielsweise 1,6 V oder 2,5 V) versorgt. Darüber hinaus wird der Takt (z. B. 333 MHz) des Mikroprozessors 10 über den durch die Takterzeugungseinrichtung 7 erzeugten Takt vorgegeben.The interaction of the first module according to FIG. 2 is explained below. First, the microprocessor 10 is supplied via line 15 with a voltage VKern (for example 1.6 V or 2.5 V) adapted to the microprocessor core. In addition, the clock (eg 333 MHz) of the microprocessor 10 is predetermined via the clock generated by the clock generator 7 .

Während des Betriebs kann der Mikroprozessor 10 Daten, d. h. insbesondere häufig verwendete Adressdaten und Programmteile in einen internen Hintergrundspeicher 2 schreiben bzw. aus ihm auslesen. Anzumerken ist, dass der Hintergrundspeicher 2 nicht zwangsläufig Mikroprozessor intern angeordnet sein muss, sondern auch über eine Bus- Verbindung Mikroprozessor-extern angeordnet sein kann. Der Hintergrundspeicher kann dabei als sogenannter echter Cache durch Hardware, d. h. durch Speicher-Chips, oder mittels Software als unechter Cache beispielsweise im Arbeitsspeicher 4 realisiert sein.During operation, the microprocessor 10 can write data, that is to say in particular frequently used address data and program parts, into an internal background memory 2 or read them from it. It should be noted that the background memory 2 does not necessarily have to be arranged microprocessor internally, but can also be arranged externally via a bus connection. The background memory can be implemented as a so-called real cache by hardware, ie by memory chips, or by means of software as a fake cache, for example in the working memory 4 .

Im Betrieb greift der Mikroprozessor 10 auf den Arbeitsspeicher 4 zu, indem Steuerdaten bzw. Adressdaten über den ersten Adressbus 13, den Zwischenspeicher 3 sowie dem zweiten Adressbus 17 an den Arbeitsspeicher 4 ausgegeben werden und entsprechend den ausgegebenen Steuerdaten bzw. Adressdaten Daten für einen Schreibvorgang von dem Mikroprozessor 10 zu dem Arbeitsspeicher 4 bzw. Daten infolge eines Lesevorgangs von dem Arbeitsspeicher 4 über den ersten Datenbus 14, den Sender/Empfänger 5 sowie den zweiten Datenbus 18 zu dem Mikroprozessor 10 übertragen werden.During operation, the microprocessor 10 accesses the working memory 4 by outputting control data or address data to the working memory 4 via the first address bus 13 , the buffer memory 3 and the second address bus 17 , and data for a write operation in accordance with the output control data or address data the microprocessor 10 to the main memory 4 or data as a result of a read operation from the main memory 4 via the first data bus 14 , the transmitter / receiver 5 and the second data bus 18 to the microprocessor 10 .

Grundsätzlich besteht auch die Möglichkeit einer direkten Adressbus-Verbindung zwischen dem Mikroprozessor 10 und dem Arbeitsspeicher 4. In diesem Fall erfolgt eine zeitserielle Bearbeitung eines in dem Arbeitsspeicher 4 geladenen Programms durch den Mikroprozessor 10. In principle, there is also the possibility of a direct address bus connection between the microprocessor 10 and the main memory 4 . In this case, time-series processing of a program loaded in the working memory 4 is carried out by the microprocessor 10 .

Durch eine Zwischenspeicherung von Adressdaten bzw. Steuerdaten des Mikroprozessors 10 in dem Zwischenspeicher 3 kann beispielsweise eine Vielzahl von Befehlen von dem Arbeitsspeicher 4 zu dem Mikroprozessor 10 übertragen werden und können Befehle bzw. Befehlsteile von dem Mikroprozessor 10 in einer zeitlich überlappten Ausführung (Pipelining) bearbeitet werden.By buffering the address data or control data of the microprocessor 10 in the buffer 3 , for example, a large number of commands can be transmitted from the working memory 4 to the microprocessor 10 and commands or command parts can be processed by the microprocessor 10 in an overlapped execution (pipelining) become.

Dieses erste Modul umfasst somit gemäß vorstehender Erläuterung den Mikroprozessor 10 und Mikroprozessor spezifischen Komponenten wie Prozessorkern- Stromversorgungseinrichtung 6, Prozessortakt- Takterzeugungseinrichtung 7 sowie den Arbeitsspeicher 4 als ein an den Prozessor angepasstes Speichersubsystem. Gleichzeitig weist das erste Modul eine bestimmte Schnittstelle auf und bildet somit eine standardisierte, in sich geschlossene Sub-Schaltungsgruppe. Diese Sub- Schaltungsgruppe kann über die Schnittstelle mit einem für einen beliebigen Anwendungsfall konzipierten zweiten Modul kombiniert werden.This first module thus comprises, as explained above, the microprocessor 10 and microprocessor-specific components such as processor core power supply device 6 , processor clock and clock generation device 7 and the main memory 4 as a memory subsystem adapted to the processor. At the same time, the first module has a specific interface and thus forms a standardized, self-contained sub-circuit group. This sub-circuit group can be combined via the interface with a second module designed for any application.

Nachstehend wird ein erfindungsgemäßes zweites Modul gemäß Fig. 3 erläutert.An inventive second module according to FIG. 3 is explained below.

Gemäß Fig. 3 sind ein PMC-Stecker 24, eine Schnittstelle für eine integrierte Geräteausstattung bzw. eine IDE (Integrated Device Equipment)-Schnittstelle 26, eine Pulscodemodulationsschnittstelle bzw. PCM-Schnittstelle 27, ein Bus-Wandler 28 sowie eine Ethernet-Steuereinheit 37 an einem PCI-Bus 25 angeschlossen. Der PCI-Bus 25 ist ferner mit einer PCI-Bus-Takterzeugungseinrichtung 23, einer Rücksetz-/Unterbrechungssteuereinrichtung 21 sowie einer Wandler-/Hot-Swap-Steuereinrichtung 22 verbunden. Über den Bus-Wandler 28 ist ein Erweiterungsbus (E-Bus) 29 angeschlossen. An dem Erweiterungsbus 29 ist eine Steuereinheit 30 für eine serielle Schnittstelle, ein programmierbarer Flash-Nur-Lese-Speicher bzw. ein Flash- PROM 33, ein nichtflüchtiger Speicher mit wahlfreiem Zugriff bzw. ein NV-RAM 34, ein Überwachungszeitgeber 35 sowie eine Systemschnittstelle 36 angeschlossen. Dabei ist an der Steuereinheit 30 eine serielle Schnittstelle 31 angeschlossen und ist an der Ethernet-Steuereinrichtung 37 eine Ethernet-Schnittstelleneinheit 38 angeschlossen. Die Ethernet-Schnittstelleneinheit 38 kann dabei beispielsweise einen Schalter umfassen, über den als Serienschaltung Sender/Empfänger sowie Impedanzwandler für eine Ethernet- Schnittstelle (AUI bzw. Attachment Unit Interface) oder eine Fast-Ethernet-Schnittstelle (MII bzw. Media Independent Interface) geschaltet werden können.Referring to FIG. 3, a PMC-connector 24, an interface for an integrated instrumentation and an IDE (Integrated Device Equipment) interface 26, a pulse code modulation interface or PCM interface 27, a bus converter 28 and an Ethernet controller 37 connected to a PCI bus 25 . The PCI bus 25 is also connected to a PCI bus clock generator 23 , a reset / interrupt controller 21, and a converter / hot swap controller 22 . An expansion bus (E-bus) 29 is connected via the bus converter 28 . On the expansion bus 29 there is a control unit 30 for a serial interface, a programmable flash read-only memory or a flash PROM 33 , a non-volatile memory with random access or an NV-RAM 34 , a monitoring timer 35 and a system interface 36 connected. A serial interface 31 is connected to the control unit 30 and an Ethernet interface unit 38 is connected to the Ethernet control device 37 . The Ethernet interface unit 38 can comprise, for example, a switch via which the transmitter / receiver and impedance converter for an Ethernet interface (AUI or attachment unit interface) or a Fast Ethernet interface (MII or media independent interface) are connected as a series connection can be.

Nachstehend wird das grundsätzliche Zusammenwirken der Komponenten des zweiten Moduls gemäß Fig. 3 erläutert. Der PCI-Bus 25 stellt zunächst Übertragungsleitungen zur Verbindung angeschlossener Komponenten bzw. Geräte bereit. Dabei erfolgt über einen Teil der Übertragungsleitungen des PCI-Busses 25 eine Spannungsversorgung der angeschlossenen Schaltungen. Die Einspeisung der Versorgungsspannung auf die vorstehend angeführten vorgegebenen Übertragungsleitungen des PCI-Busses 25 erfolgt über die Wandler-/Hot-Swap-Steuereinrichtung 22. Dabei wird durch den Wandler 22 beispielsweise bei einer externen Eingangsspannung von 5 Volt eine Ausgangsspannung von 5 Volt und 3,3 Volt bereitgestellt. Die Hot-Swap- Steuereinrichtung 22 wirkt gleichzeitig als eine Bus- Steuereinrichtung, so dass ein Austauschen von Busanschlußkomponenten während des laufenden Betriebs ermöglicht ist. Die Hot-Swap-Steuereinrichtung 22 kann beispielsweise ein aktives Filter beinhalten, das Einstellungen von Laststromanstiegen, Maximalstromstärken etc. ermöglicht.The basic interaction of the components of the second module according to FIG. 3 is explained below. The PCI bus 25 initially provides transmission lines for connecting connected components or devices. In this case, the connected circuits are supplied with voltage via part of the transmission lines of the PCI bus 25 . The supply voltage is fed into the above-mentioned predetermined transmission lines of the PCI bus 25 via the converter / hot-swap control device 22 . The converter 22 provides an output voltage of 5 volts and 3.3 volts, for example at an external input voltage of 5 volts. The hot-swap control device 22 also acts as a bus control device, so that an exchange of bus connection components is made possible during operation. The hot-swap control device 22 can include, for example, an active filter that enables settings for load current increases, maximum current strengths, etc.

Eine Datenübertragung des PCI-Busses 25 erfolgt gemäß einem Takt (z. B. 33 MHz oder 66 MHz), der durch die PCI-Bus- Takterzeugungseinrichtung 23 vorgegeben wird. Ferner wird die Datenübertragung auf dem PCI-Bus 25 über die Rücksetz- /Unterbrechungssteuereinrichtung 21 gesteuert. Fordert eine Schaltung, ein Programm bzw. ein angeschlossenes Gerät die Ausführung einer bestimmten Funktion der Schaltung, des Programms bzw. des Geräts an, sendet es über vorgegebene Leitungen des PCI-Busses 25 eine Unterbrechungsanforderung an die Rücksetz-/Unterbrechungssteuereinrichtung 21. Die Rücksetz-/Unterbrechungssteuereinrichtung 21 wertet die empfangenen Unterbrechungsanforderungen insbesondere hinsichtlich ihrer Priorität aus. Die Rücksetz- /Unterbrechungssteuereinrichtung 21 legt die Reihenfolge der Abarbeitung der Unterbrechungsanforderungen fest und gibt die Unterbrechungsanforderung an den PCI-Bus zur Weiterleitung an eine Zentraleinheit (Mikroprozessor) aus.A data transmission of the PCI bus 25 takes place according to a clock (eg 33 MHz or 66 MHz), which is specified by the PCI bus clock generating device 23 . Furthermore, the data transmission on the PCI bus 25 is controlled via the reset / interruption control device 21 . If a circuit, a program or a connected device requests the execution of a specific function of the circuit, the program or the device, it sends an interrupt request to the reset / interrupt control device 21 via predetermined lines of the PCI bus 25 . The reset / interrupt control device 21 evaluates the received interrupt requests in particular with regard to their priority. The reset / interrupt control device 21 determines the order in which the interrupt requests are processed and outputs the interrupt request to the PCI bus for forwarding to a central processing unit (microprocessor).

Jedoch kann das erfindungsgemäße zweite Modul, das wie vorstehend angeführt keinen eigenen Mikroprozessor als zentrale Datenverarbeitungseinheit aufweist, über den PMC- Stecker 24 mit einer weiteren Schaltungsplatte, die einen Mikroprozessor aufweist, verbunden werden.However, the second module according to the invention, which, as mentioned above, does not have its own microprocessor as the central data processing unit, can be connected via the PMC connector 24 to a further circuit board which has a microprocessor.

Ferner kann über die an den PCI-Bus angeschlossene IDE- Schnittstelle 26 ein externer Massenspeicher (IDE- Festplatte) angeschlossen werden. Die Anschlußmöglichkeit einer IDE-Festplatte, bei der das Laufwerk und die Festplatten-Steuereinrichtung eine Einheit bilden, ist hier nur beispielhaft genannt. Natürlich kann alternativ gleichfalls eine weitere Schnittstelle zu einem weiteren externen Speicher verwendet werden. Über die IDE- Schnittstelle 26 kann somit eine bidirektionale Datenübertragung von bzw. zu einem externen Speicher erfolgen.Furthermore, an external mass storage device (IDE hard disk) can be connected via the IDE interface 26 connected to the PCI bus. The possibility of connecting an IDE hard disk, in which the drive and the hard disk control device form a unit, is only mentioned here by way of example. Alternatively, of course, another interface to another external memory can also be used. A bidirectional data transmission from or to an external memory can thus take place via the IDE interface 26 .

Der PCI-Bus 25 weist ferner eine PCM-Schnittstelle 27 zur Verbindung mit einer Pulscodemodulationsdatenautobahn bzw. einem PCM-Highway. Über die PCM-Schnittstelle 27 kann somit eine Datenübertragung von bzw. zu einem PCM-Highway erfolgen.The PCI bus 25 also has a PCM interface 27 for connection to a pulse code modulation data highway or a PCM highway. Data transmission from or to a PCM highway can thus take place via the PCM interface 27 .

Darüber hinaus wird durch die Ethernet-Steuereinheit 37 die Ethernet-Schnittstelleneinheit 38 gesteuert. Dabei kann entsprechend der Spezifikation des angeschlossenen Ethernets (Ethernet: 10 Megabit je Sekunde, Fast-Ethernet: 100 Megabit je Sekunde) über eine Serienschaltung aus Sender/Empfänger sowie Impedanzwandler eine (Attachment Unit) AUI-Schnittstelle bzw. eine (Medium Independent Interface) MII-Schnittstelle bereitgestellt werden. Über die Serienschaltung aus Ethernet-Steuereinrichtung 37 sowie Ethernet-Schnittstelleneinheit 38 können somit Daten von dem PCI-Bus in ein angeschlossenes Ethernet ausgegeben werden bzw. aus dem Ethernet in den PCI-Bus eingegeben werden.In addition, the Ethernet interface unit 38 is controlled by the Ethernet control unit 37 . According to the specification of the connected Ethernet (Ethernet: 10 megabits per second, Fast Ethernet: 100 megabits per second), an (attachment unit) AUI interface or a (medium independent interface) can be connected via a series connection of transmitter / receiver and impedance converter. MII interface can be provided. Data can thus be output from the PCI bus into a connected Ethernet or input from the Ethernet into the PCI bus via the series circuit comprising the Ethernet control device 37 and the Ethernet interface unit 38 .

Des weiteren ist über den am PCI-Bus 25 angeschlossenen Bus-Wandler 28 ein Erweiterungsbus 29 angeschlossen. Über den Erweiterungsbus können weitere Schaltungen bzw. Geräte angeschlossen werden.Furthermore, an expansion bus 29 is connected via the bus converter 28 connected to the PCI bus 25 . Additional circuits or devices can be connected via the expansion bus.

Gemäß dem Ausführungsbeispiel ist eine serielle Schnittstelle 31 an den Erweiterungsbus 29 über eine Steuereinheit 30 für eine serielle Schnittstelle angeschlossen. Über diese serielle Schnittstelle 31 kann eine Datenübertragung von bzw. zu Schaltungen bzw. Geräten (Tastatur etc.) mit bitserieller Schnittstelle erfolgen. According to the exemplary embodiment, a serial interface 31 is connected to the expansion bus 29 via a control unit 30 for a serial interface. Via this serial interface 31 , data can be transferred from or to circuits or devices (keyboard etc.) with a bit serial interface.

Dabei ist anzumerken, dass mehrere bitserielle Schnittstellen 31 mit der Steuereinheit 30 verbunden sein können und von dieser gesteuert werden können.It should be noted here that several bit-serial interfaces 31 can be connected to the control unit 30 and can be controlled by the latter.

Gemäß dem Ausführungsbeispiel ist an den Erweiterungsbus 29 ferner eine Systemschnittstelle 36 zur Verbindung mit einem CBus angeschlossen. Eine Datenübertragung aus dem Erweiterungsbus 29 zu dem CBus bzw. in umgekehrter Richtung wird dabei durch die Systemschnittstelle 36 gesteuert. Natürlich kann anwendungsbedingt an Stelle bzw. zusätzlich zu der angeführten Systemschnittstelle auch jede weitere Schnittstelle zur Anbindung an einem weiteren externen Bus verwendet werden, sofern diese Schnittstelle zur Datenübertragung zwischen den angeschlossenen Bussen eingerichtet ist.According to the exemplary embodiment, a system interface 36 is also connected to the expansion bus 29 for connection to a CBus. A data transmission from the expansion bus 29 to the CBus or in the opposite direction is controlled by the system interface 36 . Of course, depending on the application, instead of or in addition to the system interface mentioned, any further interface can also be used for connection to another external bus, provided that this interface is set up for data transmission between the connected buses.

Ferner ist an den Erweiterungsbus 29 ein Überwachungszeitgeber (Watch dog timer) 35 angeschlossen. Der Überwachungszeitgeber 35 steuert den Erweiterungsbus 29 sowie den PCI-Bus 25 dadurch, dass er die jedem Benutzer des Busses zugestandene Busbenutzungszeit überwacht. Überschreitet ein Busbenutzer die maximale Benutzungszeit, entzieht der Überwachungszeitgeber diesem die Berechtigung. Dadurch wird beispielsweise verhindert, dass gestörte bzw. abgestürzte Programme, Schaltungen bzw. Geräte den Bus nicht wieder freigeben.Furthermore, a watchdog timer 35 is connected to the expansion bus 29 . The monitoring timer 35 controls the expansion bus 29 and the PCI bus 25 by monitoring the bus usage time allocated to each user of the bus. If a bus user exceeds the maximum usage time, the monitoring timer withdraws the authorization from it. This prevents, for example, disrupted or crashed programs, circuits or devices from releasing the bus.

Darüber hinaus ist an den Erweiterungsbus 29 ein programmierbarer Flash-Nur-Lese-Speicher bzw. ein Flash- PROM 33 sowie ein nichtflüchtiger Speicher mit wahlfreiem Zugriff bzw. NV-RAM 34 angeschlossen. In den Speichern sind Festprogramme wie beispielsweise das Urladeprogramm, das BIOS-Programm etc. gespeichert. In addition, a programmable flash read-only memory or a flash PROM 33 and a non-volatile memory with random access or NV-RAM 34 are connected to the expansion bus 29 . Fixed programs such as the bootstrap program, the BIOS program etc. are stored in the memories.

Wie vorstehend angeführt umfaßt ein zweites Modul des Datenverarbeitungsgeräts gemäß dem Ausführungsbeispiel Komponenten wie einen Speicher 109 zur Speicherung von Festprogrammen, externe Schnittstellen, ein Bus mit zugehöriger Unterbrechungssteuereinrichtung und Bustakterzeugungseinrichtung sowie einer Stromversorgung. Diese Komponenten können anwendungsspezifisch ausgewählt bzw. angepasst werden. Im Falle einer Verwendung für ein Telekommunikationssystem beinhalten die externen Schnittstellen wie vorstehend angeführt beispielsweise eine PCM-Schnittstelle. Die Zusammenstellung des zweiten Moduls des erfindungsgemäßen Datenverarbeitungsgeräts kann dabei unabhängig von dem konkreten Mikroprozessor erfolgen.As stated above, a second module of the data processing device in accordance with the exemplary embodiment comprises components such as a memory 109 for storing fixed programs, external interfaces, a bus with associated interrupt control device and bus clock generating device and a power supply. These components can be selected or adapted for specific applications. In the case of use for a telecommunication system, the external interfaces include, for example, a PCM interface as mentioned above. The compilation of the second module of the data processing device according to the invention can take place independently of the specific microprocessor.

Gemäß einer bevorzugten Ausführungsart sind die serielle Schnittstelle 31, die PCM-Schnittstelle 27 sowie die Systemschnittstelle 36 jeweils mit einer Rückwandplatine bzw. einem Backplane verbunden, von welcher aus die einzelnen Schnittstellen beispielsweise über Busse mit angeschlossenen Leitungen bzw. Baugruppen bzw. Geräten verbunden werden.According to a preferred embodiment, the serial interface 31 , the PCM interface 27 and the system interface 36 are each connected to a backplane or a backplane, from which the individual interfaces are connected to connected lines or assemblies or devices, for example via buses.

Wie aus vorstehender Erläuterung ersichtlich, sind gemäß dem zweiten Ausführungsbeispiel die gleichen vorteilhaften Effekte wie nach dem ersten Ausführungsbeispiel erzielbar.As can be seen from the above explanation, according to the second embodiment, the same advantageous Effects as achievable according to the first embodiment.

Die Erfindung ist dabei nicht auf die vorstehend beschriebenen Ausführungsbeispiele beschränkt, sondern kann in vielfacher Weise ohne einem Abweichen von dem Schutzbereich der angefügten Patentansprüche verwirklicht werden.The invention is not based on the above described embodiments limited, but can in many ways without departing from that Scope of protection of the appended claims realized become.

Im einzelnen kann die Takterzeugungseinrichtung 7 gemäß Fig. 2 neben der vorstehend angeführten Mikroprozessorexternen Anordnung natürlich auch in dem Mikroprozessor 10 integriert sein.In particular, the clock generating device 7 according to FIG. 2 can of course also be integrated in the microprocessor 10 in addition to the above-mentioned arrangement external to the microprocessor.

Ferner können über die angegebenen Bustypen hinaus weitere Bustypen verwendet werden. Die jeweils angeschlossenen Schaltungen müssen allerdings eine entsprechende Busschnittstelle aufweisen.In addition, other bus types can also be used Bus types are used. The connected Circuits must, however, have a corresponding Have bus interface.

Darüber hinaus können neben der Mezzanine-Platte auch weitere Platten wie beispielsweise eine sogenannte Daughter Card für die Mikroprozessorvorrichtung verwendet werden.In addition to the mezzanine plate, too other records such as a so-called daughter Card can be used for the microprocessor device.

Bezüglich der Hauptplatine 20 ist anzumerken, dass die angeführten Speichertypen Flash-PROM sowie NV-RAM durch weitere Speichertypen ergänzt bzw. ersetzt werden können.With regard to the main board 20 , it should be noted that the memory types Flash-PROM and NV-RAM can be supplemented or replaced by further memory types.

Ferner sind die angegebenen externen Schnittstellen wie beispielsweise die PCM-Schnittstelle 27, die Systemschnittstelle 36, die Ethernet-Schnittstelle 38 nur beispielhaft angeführt und können im Anwendungsfall mit weiteren Schnittstellen ergänzt bzw. durch weitere Schnittstellen ersetzt werden.Furthermore, the specified external interfaces such as the PCM interface 27 , the system interface 36 , the Ethernet interface 38 are only given as examples and can be supplemented with further interfaces or replaced by further interfaces in the application.

Ferner können über den PMC-Stecker 24 hinaus weitere PMC- Stecker 24 an den PCI-Bus 25 angeschlossen sein. Über weitere PMC-Stecker 24 sind in einem derartigen Fall zusätzliche erste Module an das zweite Modul anschließbar, so dass auf einfache Weise ein Multi-Prozessorsystem erstellt werden kann.Furthermore, further PMC plugs 24 can be connected to the PCI bus 25 via the PMC plug 24 . In such a case, additional first modules can be connected to the second module via further PMC plugs 24 , so that a multi-processor system can be created in a simple manner.

Eine Erweiterung des Bussystems gemäß dem Ausführungsbeispiel kann über eine Bus-Brücke bzw. einen Bus-Wandler erfolgen. In einem derartigen erweiterten Bussystem stehen Anschlußmöglichkeiten für weitere Schnittstellen zur Verfügung.An extension of the bus system according to the Embodiment can over a bus bridge or Bus converter done. In such an expanded Bus systems are available for connection options Interfaces available.

Claims

1. Data processing device with
a processor ( 10 ; 104 ),
a plurality of processor-specific components ( 2 , 3 , 4 , 6 , 7 ; 102 , 103 , 105 ),
a plurality of non-processor-specific components ( 21 , 22 , 23 , 24 , 25 , 26 , 27 , 28 , 29 , 30 , 31 , 33 , 34 , 36 , 37 , 38 ; 106 , 107 , 108 , 109 , 110 , 111 ) .
characterized in that
the processor is designed together with the processor-specific components as a first module and
the non-processor-specific components are designed as a second module that can be electrically connected to the first module.

2. Data processing device according to claim 1, wherein the first module and the second module not on a common one Circuit board are formed.

3. Data processing device according to claim 1 or 2, with an electrical connection between the first module and the second module is detachable.

4. Data processing device according to one of the preceding claims, wherein the first module further includes an electrical coupling device ( 9 ) which is inserted into the electrical connection to the second module and its connection in the direction of the first module and its connection in the direction of the second module for different voltage levels can be designed.

5. Data processing device according to one of the preceding claims, wherein the first module
a clock generating device ( 7 ; 103 ) for generating a clock signal for the processor ( 10 ; 104 ),
a memory device ( 2 , 3 , 4 ; 102 ) for storing data of the processor and
includes a power supply device ( 6 ; 105 ) for powering the processor.

6. The data processing device according to claim 5, wherein the memory device ( 2 , 3 , 4 ; 102 ) contains at least one random access memory ( 4 ; 102 ).

7. Data processing device according to claim 5 or 6, wherein the memory device ( 2 , 3 , 4 ) has a bootstrap program.

8. Data processing device according to one of the preceding claims, wherein the second module
a storage device ( 33 , 34 ; 109 ) for storing data,
a power supply device ( 22 ; 107 ) for powering the components of the second module and
an interface ( 24 , 26 , 27 , 30 , 31 , 36 , 37 , 38 ; 108 ) for providing at least one external interface.

9. The data processing device according to claim 8, wherein the second module further
a bus ( 25 , 28 , 29 ; 106 ),
a bus clock generating device ( 23 ; 110 ) for synchronizing the bus to the clock generated by the bus clock generating device and one
Interruption control device ( 21 ; 111 ) for controlling interruptions,
wherein data is transferred between the components of the second module via the bus.

10. Data processing device according to claim 8 or 9, wherein the memory device ( 33 , 34 ; 109 ) contains at least one read-only memory.

11. Data processing device according to one of claims 8 to 10, wherein at least one bootstrap program is stored in the memory device ( 33 , 34 ; 109 ).

12. Data processing device according to one of claims 8 to 11, wherein the interface ( 24 , 26 , 27 , 30 , 31 , 36 , 37 , 38 ) at least one bit-serial interface ( 30 , 31 ) and / or a bit-parallel interface ( 26 , 27 , 36 , 37 , 38 ).

13. Data processing device according to one of claims 10 to 12, wherein the second module is further equipped with a monitoring timer ( 35 ) for time monitoring of the bus ( 25 , 29 ).

14. Data processing device according to one of claims 9 to 13, wherein the bus ( 25 ) corresponds to a PCI bus.

15. Data processing device according to one of claims 9 to 14, wherein the second module is further equipped with a bus converter ( 28 ) connected to the bus, to the first connection of which the bus ( 25 ) is connected and to the second connection of which one Different bus ( 29 ) is connected.

16. Data processing device according to one of the The preceding claims, wherein the first module and / or the second module are interchangeable.

17. Data processing device according to one of claims 10 to 16, wherein the first module can be connected to the second module via the bus ( 25 , 106 ).