DE10125967C1 - DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung - Google Patents
DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren HerstellungInfo
- Publication number
- DE10125967C1 DE10125967C1 DE10125967A DE10125967A DE10125967C1 DE 10125967 C1 DE10125967 C1 DE 10125967C1 DE 10125967 A DE10125967 A DE 10125967A DE 10125967 A DE10125967 A DE 10125967A DE 10125967 C1 DE10125967 C1 DE 10125967C1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- mos transistor
- trenches
- layer
- dram cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
Die entlang einer der Spalten der Speicherzellenmatrix angeordneten Kanalgebiete (6) sind Teile eines Steges (7), der von einer Gatedielektrikumschicht (9) umgeben ist. Die Gateelektroden (11, 12) der MOS-Transistoren einer Reihe sind Teile einer streifenförmigen Wortleitung (10), so dass an jedem Kreuzungspunkt der Speicherzellenmatrix ein vertikaler Doppel-Gate-MOS-Transistor mit auf beiden Seiten des zugehörigen Steges (7) in den Gräben (5) gebildeten Gateelektroden (11, 12) der zugehörigen Wortleitung (10) vorgesehen ist.
Description
Die Erfindung betrifft eine DRAM-Zellenanordnung mit vertika
len MOS-Transistoren sowie ein Verfahren zu deren Herstel
lung, wobei die Transistoren keinen sogenannten Floating Body
besitzen, jedoch "Fully depleted" sein sollen.
Als Speicherzelle einer DRAM-Zellenanordnung, also eines dy
namischen Halbleiterspeichers, wird derzeit fast ausschließ
lich die seit langem bekannte Ein-Transistor-Speicherzelle
eingesetzt, die einen MOS-Auswahltransistor und einen Konden
sator umfasst. Die Information der Speicherzelle ist in Form
einer Ladung auf dem Kondensator gespeichert. Der Kondensator
ist mit dem Transistor so verbunden, dass bei Ansteuerung des
Transistors über eine Wortleitung die Ladung des Kondensators
über eine Bitleitung ausgelesen werden kann.
Es wird allgemein angestrebt, eine DRAM-Zellenanordnung zu
erzeugen, die eine hohe Packungsdichte aufweist. Dazu ist es
vorteilhaft, den MOS-Transistor als vertikalen Transistor,
bei dem Source, Kanalbereich und Drain übereinander angeord
net sind, auszugestalten. Ein solcher MOS-Transistor kann ei
nen kleinen Platzbedarf unabhängig von einer Kanallänge auf
weisen. Weiterhin wird angestrebt, den vertikalen Transistor
und den zugehörigen Kondensator jeder Speicherzelle auf einem
Halbleitersubstrat in vertikaler Richtung übereinander anzu
ordnen.
Eine Anordnung aus vielen solchen Speicherzellen ist z. B. aus
der DE 44 30 483 A1 bekannt. Jede Speicherzelle weist dabei
einen säulenförmigen, vertikal angeordneten Auswahltransistor
auf, der ein Draingebiet und ein Sourcegebiet in einer Halb
leiter-Substratsäule enthält, wobei zwischen dem Drain- und
dem Sourcegebiet ein ebenfalls in vertikaler Richtung verlaufender
Stromkanal verläuft, der durch eine Steuergate-Elekt
rode gesteuert wird, die die Substratsäule getrennt durch
eine Oxidschicht vollständig umschließt. Die beispielsweise
aus dotiertem Polysilizium bestehenden Steuergate-Elektroden
verschiedener Speicherzellen sind elektrisch miteinander ver
bunden und bilden die Wortleitung zur Ansteuerung des Aus
wahltransistors.
Problematisch an dem bekannten MOS-Transistor ist insbeson
dere das vom Substrat isolierte säulenförmige Kanalgebiet, in
dem sich Ladungsträger ansammeln und z. B. die Einsatzspannung
verändern können. Die vollständige Isolierung des aktiven Ge
biets, die beispielsweise auch bei SOI(Silicon-on-Insulator)-
Substraten vorliegt und dort mehrere Vorteile hat, führt dem
nach auch zu negativen Effekten, den sogenannten Floating-
Body-Effekten. Diese Effekte werden dadurch hervorgerufen,
dass im aktiven Gebiet erzeugte Ladungsträger nicht abfließen
können. Dies betrifft insbesondere in einem Kanalgebiet eines
MOS-Transistors erzeugte Ladungsträger.
Andererseits ist bei den bekannten MOS-Transistoren trotz der
das Kanalgebiet umgebenden Gateelektrode nicht sicherge
stellt, dass sich die Verarmungszone von der Peripherie des
säulenförmigen Kanalgebiets bis zu dessen Zentrum erstreckt,
ob also der MOS Transistor tatsächlich "Fully depleted" im
Sinne einer das Kanalgebiet vollständig erfüllenden Verar
mungszone ist.
Ein MOS-Tranistor des aufgrund seiner Vorteile zunehmend ge
wünschten "Fully depleted"-Typs erscheint realisierbar allen
falls in Fällen, in denen das p-dotierte Kanalgebiet, anders
als beim (planaren) Standard-MOS-Transistor (bei dem es nicht
vom Substrat getrennt ist), in irgendeiner Weise begrenzt
ist. Dies ist beispielsweise bei dem säulenförmigen Kanalge
biet des bekannten Transistors der Fall, oder auch bei einem
planaren MOS-Transistor auf einem SOI-Substrat. In diesen
Fällen scheint die aufgrund der Isolierung fehlende Verbindung
des Kanalgebiets zum Substrat aber andererseits gerade
wieder, wie oben beschrieben, zu einer Situation mit einem
Floating Body zu führen.
Aus der DE 199 29 211 A1 ist eine DRAM-Zellenanordnung und
ein Herstellungsverfahren bekannt, bei der die MOS-Transisto
ren als vertikale Transistoren ausgestaltet sind und bei der
Floating-Body-Effekte vermieden werden. Der dortige Transis
tor bildet dazu einen höckerartigen Vorsprung im Substrat mit
seitlich angrenzender Gateelektrode, wobei an einer anderen
Seite des Vorsprungs das Kanalgebiet elektrisch über eine
leitende Struktur mit der Gateelektrode verbunden ist, so
dass im Kanalgebiet erzeugte Ladungsträger abfließen können.
Insgesamt resultiert bei dieser bekannten Zellenanordnung je
doch eine komplizierte, verschachtelte Struktur, die entspre
chend aufwendig in der Herstellung ist.
Der Erfindung liegt die Aufgabe zugrunde, eine DRAM-Zellenan
ordnung und ein Verfahren zu deren Herstellung zu schaffen,
die Transistoren des Fully-depleted-Typs möglichst ohne Floa
ting Body bietet und gleichzeitig einen einfachen Herstel
lungsprozess gewährleistet.
Diese Aufgabe wird erfindungsgemäß durch eine DRAM-Zellenan
ordnung mit den im Patentanspruch 1 angegebenen Merkmalen ge
löst.
Die Erfindung schafft eine DRAM-Zellenanordnung mit vertika
len MOS-Transistoren,
- - mit einer Matrix-Anordnung von Speicherzellen, die jeweils einen MOS-Transistor mit einem oberen Source/Drain-Ge biet, einem Kanalgebiet und einem unteren Source/Drain- Gebiet, die als Schichten übereinander gestapelt sind, und einen mit dem MOS-Transistor verbundenen Kondensator auf weisen,
- - bei der die Kanalgebiete der MOS-Transistoren der Speicherzellenmatrix in Reihen und Spalten angeordnet sind und die entlang einer der Spalten angeordneten Kanalge biete Teile eines horizontal in einem Substrat verlaufen den Steges sind,
- - bei der die Stege jeweils auf beiden Seiten und oberhalb des oberen Source/Drain-Gebietes von einer Gatedielektri kumschicht umgeben sind,
- - bei der die Gateelektroden der MOS-Transistoren, die ent lang einer der Reihen der Speicherzellenmatrix angeordnet sind, Teile einer streifenförmigen Wortleitung sind, die parallel zur Reihe, oberhalb der Stege, verläuft und die von oben in die zwischen den Stegen in Spaltenrichtung ge bildeten Gräben hineingreift und diese über die Breite der Wortleitung hinweg auffüllt,
- - so dass an jedem Kreuzungspunkt der Speicherzellenmatrix ein vertikaler Doppel-Gate-MOS-Transistor mit auf beiden Seiten des zugehörigen Steges in den Gräben gebildeten Ga teelektroden der zugehörigen Wortleitung vorgesehen ist.
Der Grundgedanke der Erfindung besteht darin, einerseits
durch die lateralen Doppel-Gates der vertikalen Transistoren,
je nach Breite und Dotierung der Kanalgebiete, die Transisto
ren ohne weiteres "Fully depleted" realisieren zu können und
andererseits die Kanalgebiete, über die sie verbindenden
Stege, am Substratrand kontaktieren zu können, so dass die
Ladungsträger abfließen können.
Bei einer bevorzugten Ausführungsform wird eine DRAM-Zellen
anordnung geschaffen,
- - bei der jede Speicherzelle einen unter dem MOS-Transistor gestapelten Kondensator aufweist, der mit dem unteren Source/Drain-Gebiet elektrisch verbunden ist,
- - und bei der oberhalb der MOS-Transistoren, die entlang ei ner der Spalten angeordnet sind, eine Metall-Bitleitung parallel zur Spalte verläuft, die über den Wortleitungen liegt und die mit den oberen Source/Drain-Gebieten der zu gehörigen MOS-Transistoren elektrisch verbunden ist.
Die oberen Source/Drain-Gebiete einer Spalte können dabei
vorteilhafterweise als streifenförmiges, zusammenhängendes
Gebiet ausgebildet und gemeinsam an die entsprechende Metall-
Bitleitung angeschlossen sein.
Die Erfindung schafft ferner ein Verfahren zur Herstellung
einer DRAM-Zellenanordnung nach Anspruch 1, das folgende
Schritte umfasst:
- a) Implantieren von Dotierungsionen zur Erzeugung eines Arrays von oberen Source/Drain-Gebieten auf einem Sub strat;
- b) Ätzen der Gräben mittels lithographisch erzeugter Maskenmuster zur Erzeugung der zu Stegen verbundenen Ka nalgebiete;
- c) Erzeugung einer Abdeckschicht in den Gräben und Erzeu gung einer Gatedielektrikumschicht auf den Oberflächen der Stege;
- d) Abscheiden und Strukturieren der streifenförmigen Wort leitungen, wobei zu beiden Seiten jedes MOS-Transistors Gateelektroden erzeugt werden;
- e) Abscheiden einer ersten waferbondingfähigen Hilfs schicht auf die Vorderseite des Substrats, nachfolgend An bringen eines ersten Hilfsträger-Substrats auf dieser ers ten Hilfsschicht und anschließendes Entfernen des Sub strats;
- f) Implantieren von Dotierungsionen zur Erzeugung eines Arrays von unteren Source/Drain-Gebieten auf den Kanalge bieten;
- g) Erzeugung von flachen Isolationsgräben in STI-Technik.
Dadurch eröffnet sich insbesondere die Möglichkeit einer ins
gesamt einfachen DRAM-Herstellung mittels der folgenden zu
sätzlichen Schritte:
- a) Erzeugung von Kontaktstrukturen und von auf der Vorder seite des ersten Hilfsträger-Substrats mit Kontakt zu den unteren Source/Drain-Gebieten der zugehörigen MOS-Transis toren gestapelten Kondensatoren;
- b) Abscheiden einer zweiten waferbondingfähigen Hilfs schicht auf die Vorderseite des ersten Hilfsträger-Sub strates, nachfolgend Anbringen eines zweiten Hilfsträger- Substrates auf dieser zweiten Hilfsschicht und anschlies sendes Entfernen des ersten Hilfsträger-Substrates und der ersten Hilfsschicht;
- c) Ausbilden einer strukturierten Metall-Bitleitung auf der Vorderseite des zweiten Hilfsträger-Substrates zur di rekten elektrischen Kontaktierung der oberen Source/Drain- Gebiete.
Im Weiteren werden bevorzugte Ausführungsformen der erfin
dungsgemäßen DRAM-Zellenanordnung sowie deren Herstellungs
verfahren unter Bezugnahme auf die beigefügten Figuren be
schrieben.
Es zeigen:
Fig. 1a, 2a, sowie 3 und 4 Schnittansichten entlang der
Schnittlinie A-A in Fig. 1b zur Darstellung aufeinanderfol
gender Prozessschritte bei der Herstellung der erfindungsge
mäßen DRAM-Zellenanordnung;
Fig. 1b und 2c Draufsichten auf erfindungsgemäß hergestellte
DRAM-Zellenanordnungen bei den Prozessschritten gemäß Fig.
1a bzw. 2a;
Fig. 2b eine Schnittansicht entlang der Schnittlinie B-B in
Fig. 2c.
Im Weiteren werden die einzelnen Prozessschritte zur Herstel
lung der erfindungsgemäßen DRAM-Zellenanordnung unter Bezug
nahme auf die Fig. 1 bis 4 beschrieben.
In Fig. 1b ist beispielhalber eine Anordnung (Matrix) von
vier Speicherzellen erkennbar, wobei die streifenförmigen
Wortleitungen 10 (Gate) in der Aufsicht gemäß Fig. 1b die
Reihen (= Zeilen) der Matrix definieren und die nebeneinander
in einer Reihe angeordneten Transistoren kontaktieren, wäh
rend die streifenförmigen, Spalten definierenden oberen
Source/Drain-Gebiete 4 jeweils oberhalb der Transistoren ver
laufen, die in einer der Spalten angeordnet sind. Der Schnitt
durch diese Zellenanordnung entlang der in Fig. 1b angedeu
teten Linie A-A ist in Fig. 1a gezeigt. Wie nachfolgend noch
näher erläutert wird, ist es fertigungstechnisch vorteilhaft,
von einem SOI-Substrat auszugehen, also von einem Substrat 1
mit einer darüber liegenden, zu strukturierenden p-Silizium
schicht 3 und einer zwischenliegenden, vergrabenen Oxid
schicht 2.
Auf dem SOI-Wafer, d. h. auf der p-Siliziumschicht 3, wird,
wie in Fig. 1a erkennbar, zunächst durch Implantationen ein
Array von oberen n-dotierten Source/Drain-Gebieten 4 erzeugt.
Vorteilhafterweise können an dieser Stelle des Prozessablaufs
weitere Implantationen (Wannen Array, Peripherie etc.) sowie
die Erzeugung von Grabenisolationen in STI(Shallow Trench
Isolation)-Technik für die Peripherie vorgenommen werden.
Anschließend erfolgt das (Trocken)-Ätzen der in Spaltenrich
tung verlaufenden Gräben 5 mittels lithographisch erzeugter
Maskenmuster, so dass durchgehende, von den Gräben 5 be
grenzte Stege 7 (vgl. Fig. 2b) aus p-Silizium übrigbleiben.
In Reihenrichtung, vgl. Fig. 1a, resultieren die Kanalge
biete 6 der nebeneinander angeordneten Transistoren.
Im nächsten Schritt wird beispielsweise Siliziumnitrid abge
schieden, mittels eines CMP-Verfahrens planarisiert und dann
rückgeätzt, so dass Nitridschichten in den Gräben 5 erzeugt
werden, die später als Abdeckschicht 8 dienen. Daraufhin er
folgt das Erzeugen von Gateoxid 9 zu beiden Seiten und ober
halb der Stege 7, wobei evtl. hinsichtlich der Transistoren
im Zellenfeld und in der Peripherie getrennt vorgegangen wer
den kann. Das Gateoxid 9 kann insbesondere mit Hilfe einer
thermisch gewachsenen Oxidschicht erzeugt werden.
Im nächsten Prozessschritt erfolgt das Abscheiden, lithogra
phische Strukturieren und Ätzen der streifenförmigen Wortlei
tungen 10. Das leitfähige Material, beispielsweise dotiertes
Polysilizium, Wolfram, Siliziumnitrid oder ein Schichtsystem
mit einer zwischenliegenden Wolframnitridschicht, füllt dabei
auch die Gräben 5 auf, so dass die Gateelektroden 11 und 12
entstehen. Nach dem Ätzen der Wordline 10 können weitere SiN-
Abscheidungen und Ätzungen, insbesondere zur Herstellung von
Spacern vorgenommen werden. Außerdem können weitere
Source/Drain-Gebiete in der Peripherie z. B. zur Herstellung
von Logikschaltungen auf dem Chip implantiert werden.
Schließlich kann auf der Oberseite des Substrats 1 eine erste
waferbondingfähige Hilfsschicht 13, typischerweise eine Oxid
schicht (möglich ist jedoch auch eine BPSG-Schicht), abge
schieden und ggf. planarisiert werden, so dass der in Fig.
1a gezeigte Fertigungszustand resultiert.
An die planarisierte Hilfs-(Oxid)schicht 13 wird in einem
weiteren Prozessschritt, einem Wafer-Bondingschritt, ein ers
tes Hilfsträger-Substrat 14 angebracht bzw. aufgeklebt. Dies
kann durch Aufheizen der gegenüberliegenden Flächen und an
schließendes Zusammenfügen geschehen. Nach dem Zusammenfügen
und Abkühlen der Grenzflächen entsteht nach einer vorbestimm
ten Zeitdauer eine unlösbare chemische Bindung zwischen der
Hilfs-(Oxid)schicht 13 und dem ersten Hilfsträger-Substrat
14.
Die Bearbeitung der entstandenen Struktur erfolgt für die
weiteren Prozessschritte (zunächst) von der gegenüberliegen
den Seite. Hierzu wird die gesamte Struktur "umgedreht" und
das nunmehr oben liegende Substrat 1 durch Nassätzen wegge
ätzt, wobei die vergrabene Oxidschicht 2 vorteilhafterweise
als Ätzstop dient. Durch chemisch-mechanische Planarisierung
CMP oder durch einen weiteren Ätzschritt wird ferner die ver
grabene Oxidschicht 2 entfernt, wobei die zuvor erzeugte Ab
deckschicht 8, insbesondere eine Siliziumnitridschicht, dazu
dient, diese Prozesse vor dem Gateoxid 9 zu stoppen.
In die nunmehr freiliegende Oberfäche, vgl. Fig. 2a, die
bisherige Rückseite, werden Dotierungsionen zur Erzeugung ei
nes Arrays von unteren Source/Drain-Gebieten 15 auf den Ka
nalgebieten 6 implantiert. Anschliessend, vgl. Fig. 2b und
c, werden flache Isolationsgräben 16 in STI-Technik streifen
förmig in der üblichen Weise (Lithographie, Ätzen, Oxidab
scheiden, CMP) erzeugt, da die unteren Source/Drain-Gebiete,
anders als die oberen, elektrisch getrennt werden müssen.
Damit ist der in Fig. 2 gezeigte Fertigungszustand erreicht.
Der Grundgedanke der Erfindung zeigt sich am leichtesten in
der Zusammenschau von Fig. 2a und 2b, die jeweils einen
Schnitt in zueinander senkrechte Schnittrichtungen entlang
einer der beiden in der Draufsicht gemäß Fig. 2c angedeute
ten Linien zeigen.
In Fig. 2a sind die vertikalen MOS-Transistoren gut erkenn
bar, die jeweils ein oberes und unteres Source/Drain-Gebiet 4
und 15 sowie ein dazwischen vertikal verlaufendes Kanalgebiet
6, sowie das Gateoxid 9 umfassen. Lateral, also links und
rechts der Kanalgebiete 6 sind in den Gräben 5 jeweils Gate
elektroden 11 und 12 gebildet, die durch die streifenförmige
Wortleitung 10 miteinander verbunden sind.
Es handelt sich also erfindungsgemäß um Vertikal-Transistoren
mit lateralen Doppel-Gates, so dass es einerseits, je nach
Breite und Dotierung der Kanalgebiete 6, ohne weiteres mög
lich ist, die Transistoren "Fully depleted" zu realisieren.
Dabei sind die Transistoren in Reihenrichtung so aneinander
gehängt, dass jeder Transistor lateral zwei Gateelektroden 11
und 12 aufweist, jede Gateelektrode in einem Graben 5 aber
auch zwei benachbarten Transistoren zugerechnet werden kann.
Andererseits sind die Vertikaltransistoren in Spaltenrichtung
so aneinander gehängt, vgl. Fig. 2b, dass die Kanalgebiete 6
als durchgehender Steg 7 ausgebildet sind. Die Transistoren,
genauer die Kanalgebiete 7 der Transistoren einer Spalte,
bilden demnach nicht einzelne, voneinander isolierte Silizi
umsäulen, sondern ein mauerartiges Gebilde, nämlich den Steg
7. Diese Gebilde können entweder aufgrund ihrer Größe selbst
substratähnlichen Charakter annehmen oder sie eröffnen jeden
falls die Möglichkeit der Kontaktierung am Substratrand. Mit
tels der durch Kontaktierung am Substratrand auf Ground ge
legten Kanalgebiete 6 können Floating-Body-Effekte wesentlich
vermindert oder vollständig vermieden werden.
Es bietet sich an, Zellenanordnungen mit Speicherzellen, die
jeweils einen vertikalen Transistor, einen darunter angeord
neten Kondensator und eine über dem Transistor angeordnete
Metall-Bitleitung umfassen, herzustellen. Dazu sind im We
sentlichen folgende zusätzliche Schritte erforderlich:
Zunächst werden auf der Vorderseite des ersten Hilfsträger- Substrats 14 Kontaktstrukturen 17 und darüber Stack-Kondensa toren erzeugt. Die Kontaktstrukturen 17 verbinden jeweils das untere Source/Drain-Gebiet 15 jedes Transistors mit der ers ten Elektrode 18 des unter dem Transistor gestapelten Konden sators. Ein Dielektrikum 19, beispielsweise Tantalpentoxid, trennt jeweils die erste Elektrode 18 von der Gegenelektrode des Kondensators, die als gemeinsame Kondensatorplatte 20 ausgeführt und angeschlossen wird. Beim Stapelkondensator kommen alle herkömmlichen Ausführungsformen (Box, Zylinder etc.) in Frage, ebenso bei den Materialien, wobei Metall elektroden und Dielektrika mit sehr hoher Dielektrizi tätskonstante bevorzugt sind. Insgesamt sind also Kondensato ren mit einfachem, niederohmigen Anschluss und ohne durch die Metallisierung bedingten Einschränkungen im Aspektverhältnis, wie sie mit Grabenkondensatoren einhergehen würden, möglich.
Zunächst werden auf der Vorderseite des ersten Hilfsträger- Substrats 14 Kontaktstrukturen 17 und darüber Stack-Kondensa toren erzeugt. Die Kontaktstrukturen 17 verbinden jeweils das untere Source/Drain-Gebiet 15 jedes Transistors mit der ers ten Elektrode 18 des unter dem Transistor gestapelten Konden sators. Ein Dielektrikum 19, beispielsweise Tantalpentoxid, trennt jeweils die erste Elektrode 18 von der Gegenelektrode des Kondensators, die als gemeinsame Kondensatorplatte 20 ausgeführt und angeschlossen wird. Beim Stapelkondensator kommen alle herkömmlichen Ausführungsformen (Box, Zylinder etc.) in Frage, ebenso bei den Materialien, wobei Metall elektroden und Dielektrika mit sehr hoher Dielektrizi tätskonstante bevorzugt sind. Insgesamt sind also Kondensato ren mit einfachem, niederohmigen Anschluss und ohne durch die Metallisierung bedingten Einschränkungen im Aspektverhältnis, wie sie mit Grabenkondensatoren einhergehen würden, möglich.
Nach Herstellung der gestapelten Kondensatoren wird oberhalb
der Kondensatoren wiederum eine zweite Hilfs-(Oxid)schicht 21
abgeschieden und in einem Wafer-Bondingschritt ein zweites
Hilfsträger-Substrat 22 angebracht bzw. aufgeklebt. Danach
wird die gesamte Struktur wiederum umgedreht, so dass auf der
Vorderseite des Hilfsträger-Substrats 22 nunmehr Metall-Bit
leitungen 23 und Kontakte (nicht dargestellt) mit herkömmli
chen Verfahrensschritten erzeugt werden können.
Die in Fig. 4 dargestellte erfindungsgemäße DRAM-Zellenan
ordnung, die nach dem zweimaligen "Umdrehen" nun die ge
wünschte Anordnung (Substrat, darüber der vergrabene Konden
sator, darüber der Vertikal-Transistor und oben die Metall-
Bitleitung) aufweist, bietet einen sehr hohen Integrations
grad aufgrund der vertikal angeordneten Auswahltransistoren
und der darunter gestapelten Kondensatoren. Eine Speicher
zelle weist in etwa die Größe von 4F2 auf, wobei die kleinste
lithographische Größe F < 0,2 µm ist.
Der Herstellungsprozess zur Herstellung der erfindungsgemäßen
DRAM-
Zellenanordnung ist vor allem hinsichtlich der Lithographie
(Verwendung von Streifenmasken) sehr einfach und weist insbe
sondere einen sehr einfachen Metallisierungsvorgang auf.
Insbesondere durch die mehrfache Verwendung von Wafer-Bonding
im Prozessablauf gelingt es, die Prinzipvorteile der Trench
technologie (einfache Metallisierung, gute Integrierbarkeit
von Vertikaltransistoren, da Kapazität und Metallisierung vom
Device aus gesehen in verschiedenen Richtungen liegen) und
der Stack-Technologie (Prozessreihenfolge nach absteigendem
thermischen Budget: Device, Kondensator, Metallisierung) zu
verbinden.
1
Substrat
2
vergrabene Oxidschicht
3
p-Siliziumschicht
4
obere S/D Gebiete
5
Gräben in
3
6
Kanalgebiete
7
Steg, bestehend aus in Spalten angeordneten
6
8
Abdeckschicht
9
Gatedielektikumsschicht
10
Wortleitungen
11
Gateelektrode
12
Gateelektrode
13
erste waferbondingfähige Hilfsschicht
14
erstes Hilfsträger-Substrat
15
untere S/D Gebiete
16
flache Isolationsgräben zwischen
15
17
Kontaktstrukturen
18
erste Kondenstorelektrode
19
Dielektrikum zwischen
18
und
20
20
gemeinsame Kondensatorplatte
21
zweite waferbondingfähige Hilfsschicht
22
zweites Hilfsträger-Substrat
23
Metall-Bitleitung
Claims (6)
1. DRAM-Zellenanordnung mit vertikalen MOS-Transistoren,
mit einer Matrix-Anordnung von Speicherzellen, die jeweils einen MOS-Transistor mit einem oberen Source/Drain-Gebiet (4), einem Kanalgebiet (6) und einem unteren Source/Drain -Gebiet (15), die als Schichten übereinander gestapelt sind, und einen mit dem MOS-Transistor verbundenen Konden sator (18, 19, 20) aufweisen,
bei der die Kanalgebiete (6) der MOS-Transistoren der Speicherzellenmatrix in Reihen und Spalten angeordnet sind und die entlang einer der Spalten angeordneten Kanalge biete (6) Teile eines horizontal in einem Substrat (1) verlaufenden Steges (7) sind,
bei der die Stege (7) jeweils auf beiden Seiten und ober halb des oberen Source/Drain-Gebietes (4) von einer Gate dielektrikumschicht (9) umgeben sind,
bei der die Gateelektroden (11, 12) der MOS-Transistoren, die entlang einer der Reihen der Speicherzellenmatrix an geordnet sind, Teile einer streifenförmigen Wortleitung (10) sind, die parallel zur Reihe, oberhalb der Stege (7), verläuft und die von oben in die zwischen den Stegen (7) in Spaltenrichtung gebildeten Gräben (5) hineingreift und diese über die Breite der Wortleitung (10) hinweg auf füllt,
so dass an jedem Kreuzungspunkt der Speicherzellenmatrix ein vertikaler Doppel-Gate-MOS-Transistor mit auf beiden Seiten des zugehörigen Steges (7) in den Gräben (5) gebil deten Gateelektroden (11, 12) der zugehörigen Wortleitung (10) vorgesehen ist.
mit einer Matrix-Anordnung von Speicherzellen, die jeweils einen MOS-Transistor mit einem oberen Source/Drain-Gebiet (4), einem Kanalgebiet (6) und einem unteren Source/Drain -Gebiet (15), die als Schichten übereinander gestapelt sind, und einen mit dem MOS-Transistor verbundenen Konden sator (18, 19, 20) aufweisen,
bei der die Kanalgebiete (6) der MOS-Transistoren der Speicherzellenmatrix in Reihen und Spalten angeordnet sind und die entlang einer der Spalten angeordneten Kanalge biete (6) Teile eines horizontal in einem Substrat (1) verlaufenden Steges (7) sind,
bei der die Stege (7) jeweils auf beiden Seiten und ober halb des oberen Source/Drain-Gebietes (4) von einer Gate dielektrikumschicht (9) umgeben sind,
bei der die Gateelektroden (11, 12) der MOS-Transistoren, die entlang einer der Reihen der Speicherzellenmatrix an geordnet sind, Teile einer streifenförmigen Wortleitung (10) sind, die parallel zur Reihe, oberhalb der Stege (7), verläuft und die von oben in die zwischen den Stegen (7) in Spaltenrichtung gebildeten Gräben (5) hineingreift und diese über die Breite der Wortleitung (10) hinweg auf füllt,
so dass an jedem Kreuzungspunkt der Speicherzellenmatrix ein vertikaler Doppel-Gate-MOS-Transistor mit auf beiden Seiten des zugehörigen Steges (7) in den Gräben (5) gebil deten Gateelektroden (11, 12) der zugehörigen Wortleitung (10) vorgesehen ist.
2. DRAM-Zellenanordnung nach Anspruch 1,
bei der jede Speicherzelle einen unter dem MOS-Transistor gestapelten Kondensator (18, 19, 20) aufweist, der mit dem unteren Source/Drain-Gebiet (15) elektrisch verbunden ist,
und bei der oberhalb der MOS-Transistoren, die entlang ei ner der Spalten angeordnet sind, eine Metall-Bitleitung (23) parallel zur Spalte verläuft, die über den Wortlei tungen (10) liegt und die mit den oberen Source/Drain-Ge bieten (4) der zugehörigen MOS-Transistoren elektrisch verbunden ist.
bei der jede Speicherzelle einen unter dem MOS-Transistor gestapelten Kondensator (18, 19, 20) aufweist, der mit dem unteren Source/Drain-Gebiet (15) elektrisch verbunden ist,
und bei der oberhalb der MOS-Transistoren, die entlang ei ner der Spalten angeordnet sind, eine Metall-Bitleitung (23) parallel zur Spalte verläuft, die über den Wortlei tungen (10) liegt und die mit den oberen Source/Drain-Ge bieten (4) der zugehörigen MOS-Transistoren elektrisch verbunden ist.
3. DRAM-Zellenanordnung nach Anspruch 2,
bei der ein Hilfsträger-Substrat (22) vorgesehen ist, das un
ter Zwischenfügung einer waferbondingfähigen Hilfsschicht
(21) unterhalb der Kondensatoren (18, 19, 20) angeordnet ist.
4. Verfahren zur Herstellung einer DRAM-Zellenanordnung nach
Anspruch 1, umfassend folgende Schritte:
- a) Implantieren von Dotierungsionen zur Erzeugung eines Arrays von oberen Source/Drain-Gebieten (4) auf einem Sub strat (1);
- b) Ätzen der Gräben (5) mittels lithographisch erzeugter Maskenmuster zur Erzeugung der zu Stegen (7) verbundenen Kanalgebiete (6);
- c) Erzeugung einer Abdeckschicht (8) in den Gräben (5) und Erzeugung einer Gatedielektrikumschicht (9) auf den Ober flächen der Stege (7);
- d) Abscheiden und Strukturieren der streifenförmigen Wort leitungen (10), wobei zu beiden Seiten jedes MOS-Transis tors Gateelektroden (11, 12) erzeugt werden;
- e) Abscheiden einer ersten waferbondingfähigen Hilfs schicht (13) auf die Vorderseite des Substrats(1), nach folgend Anbringen eines ersten Hilfsträger-Substrats (14) auf dieser ersten Hilfsschicht (13) und anschließendes Entfernen des Substrats (1);
- f) Implantieren von Dotierungsionen zur Erzeugung eines Arrays von unteren Source/Drain-Gebieten (15) auf den Ka nalgebieten (6);
- g) Erzeugung von flachen Isolationsgräben (16) in STI- Technik.
5. Verfahren nach Anspruch 4 mit folgenden zusätzlichen
Schritten:
- a) Erzeugung von Kontaktstrukturen (17) und von auf der Vorderseite des ersten Hilfsträger-Substrats (14) mit Kon takt zu den unteren Source/Drain-Gebieten (15) der zugehö rigen MOS-Transistoren gestapelten Kondensatoren (18, 19, 20);
- b) Abscheiden einer zweiten waferbondingfähigen Hilfs schicht (21) auf die Vorderseite des ersten Hilfsträger- Substrates (14), nachfolgend Anbringen eines zweiten Hilfsträger-Substrates (22) auf dieser zweiten Hilfs schicht (21) und anschließendes Entfernen des ersten Hilfsträger-Substrates (14) und der ersten Hilfsschicht (13);
- c) Ausbilden einer strukturierten Metall-Bitleitung (23) auf der Vorderseite des zweiten Hilfsträger-Substrates (22) zur direkten elektrischen Kontaktierung der oberen Source/Drain-Gebiete (4).
6. Verfahren nach Anspruch 4 oder 5,
bei dem im Prozessschritt
- a) ein SOI-Substrat (1, 2, 3) verwendet wird und bei dem am Ende des Prozessschrittes
- b) zunächst das Siliziumsubstrat (1) rückgeätzt oder ab gespalten und danach die vergrabene Oxidschicht (2) des SOI-Substrats (1, 2, 3) entfernt wird.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10125967A DE10125967C1 (de) | 2001-05-29 | 2001-05-29 | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
TW091110504A TW569397B (en) | 2001-05-29 | 2002-05-20 | Dram cell arrangement with vertical MOS transistors and method for its fabrication |
PCT/EP2002/005651 WO2002097891A2 (de) | 2001-05-29 | 2002-05-23 | Dram-zellenanordnung mit vertikalen mos-transistoren und verfahren zu deren herstellung |
EP02740639A EP1396026A2 (de) | 2001-05-29 | 2002-05-23 | Dram-zellenanordnung mit vertikalen mos-transistoren und verfahren zu deren herstellung |
JP2003500975A JP2004527920A (ja) | 2001-05-29 | 2002-05-23 | 垂直mosトランジスタを有するdramセル構成、およびこの構成を製作する方法 |
KR1020037015568A KR100567495B1 (ko) | 2001-05-29 | 2002-05-23 | 종형 mos 트랜지스터를 구비한 dram 셀 장치 및제조 방법 |
CNB028109082A CN1290198C (zh) | 2001-05-29 | 2002-05-23 | 具铅直mos晶体管之dram胞元排列及其制造方法 |
US10/720,730 US6939763B2 (en) | 2001-05-29 | 2003-11-24 | DRAM cell arrangement with vertical MOS transistors, and method for its fabrication |
US11/158,439 US7329916B2 (en) | 2001-05-29 | 2005-06-22 | DRAM cell arrangement with vertical MOS transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10125967A DE10125967C1 (de) | 2001-05-29 | 2001-05-29 | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10125967C1 true DE10125967C1 (de) | 2002-07-11 |
Family
ID=7686407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10125967A Expired - Fee Related DE10125967C1 (de) | 2001-05-29 | 2001-05-29 | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
Country Status (8)
Country | Link |
---|---|
US (2) | US6939763B2 (de) |
EP (1) | EP1396026A2 (de) |
JP (1) | JP2004527920A (de) |
KR (1) | KR100567495B1 (de) |
CN (1) | CN1290198C (de) |
DE (1) | DE10125967C1 (de) |
TW (1) | TW569397B (de) |
WO (1) | WO2002097891A2 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10232002A1 (de) * | 2002-07-15 | 2004-02-05 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Herstellungsverfahren |
DE10232001A1 (de) * | 2002-07-15 | 2004-02-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten Halbleiterspeichers |
DE10254160A1 (de) * | 2002-11-20 | 2004-06-09 | Infineon Technologies Ag | Transistorarray und damit hergestellte Halbleiterspeicheranordnung |
DE10306281A1 (de) * | 2003-02-14 | 2004-09-02 | Infineon Technologies Ag | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen |
US6831310B1 (en) | 2003-11-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Integrated circuit having multiple memory types and method of formation |
US6903967B2 (en) | 2003-05-22 | 2005-06-07 | Freescale Semiconductor, Inc. | Memory with charge storage locations and adjacent gate structures |
DE102004021051B3 (de) * | 2004-04-29 | 2005-11-10 | Infineon Technologies Ag | DRAM-Speicherzellenanordnung nebst Betriebsverfahren |
US7018876B2 (en) | 2004-06-18 | 2006-03-28 | Freescale Semiconductor, Inc. | Transistor with vertical dielectric structure |
US7098502B2 (en) | 2003-11-10 | 2006-08-29 | Freescale Semiconductor, Inc. | Transistor having three electrically isolated electrodes and method of formation |
US7192876B2 (en) | 2003-05-22 | 2007-03-20 | Freescale Semiconductor, Inc. | Transistor with independent gate structures |
US7432122B2 (en) | 2006-01-06 | 2008-10-07 | Freescale Semiconductor, Inc. | Electronic device and a process for forming the electronic device |
Families Citing this family (226)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
US7633162B2 (en) * | 2004-06-21 | 2009-12-15 | Sang-Yun Lee | Electronic circuit with embedded memory |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
US7045844B2 (en) * | 2002-06-21 | 2006-05-16 | Micron Technology, Inc. | Memory cell and method for forming the same |
US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
KR100709823B1 (ko) * | 2004-08-26 | 2007-04-23 | 주식회사 케이이씨 | 트렌치형 전계효과트랜지스터 및 그 제조 방법 |
US7547945B2 (en) * | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7776715B2 (en) * | 2005-07-26 | 2010-08-17 | Micron Technology, Inc. | Reverse construction memory cell |
US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
DE102005051417A1 (de) * | 2005-10-27 | 2007-05-03 | X-Fab Semiconductor Foundries Ag | Simulations- bzw. Layoutverfahren für vertikale Leistungstransistoren mit variierbarer Kanalweite und variierbarer Gate-Drain-Kapazität |
US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US20090182057A1 (en) * | 2006-05-26 | 2009-07-16 | Auspex Pharmaceuticals, Inc. | Deuterated aminoglycidal compounds |
US7817881B2 (en) * | 2006-06-01 | 2010-10-19 | Bing Li | Circuit architecture for electro-optic modulation based on free carrier dispersion effect and the waveguide capacitor structures for such modulator circuitry using CMOS or Bi-CMOS process |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
KR100784930B1 (ko) * | 2006-09-25 | 2007-12-11 | 재단법인서울대학교산학협력재단 | 수직채널 이중 게이트 구조를 갖는 메모리 셀 |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8072345B2 (en) * | 2008-02-14 | 2011-12-06 | Darren Gallo | Electronic flare system and apparatus |
US8674434B2 (en) | 2008-03-24 | 2014-03-18 | Micron Technology, Inc. | Impact ionization devices |
US7858468B2 (en) | 2008-10-30 | 2010-12-28 | Micron Technology, Inc. | Memory devices and formation methods |
KR101049600B1 (ko) * | 2008-12-23 | 2011-07-14 | 주식회사 하이닉스반도체 | 비활성 트랜지스터를 이용한 셀 격리 구조를 포함하는 반도체 메모리 소자 |
JP2010245196A (ja) * | 2009-04-02 | 2010-10-28 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
TWI415247B (zh) * | 2010-12-15 | 2013-11-11 | Powerchip Technology Corp | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8437184B1 (en) * | 2011-12-06 | 2013-05-07 | Rexchip Electronics Corporation | Method of controlling a vertical dual-gate dynamic random access memory |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
KR101853316B1 (ko) * | 2012-03-29 | 2018-04-30 | 삼성전자주식회사 | 반도체 소자 |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US9502505B2 (en) * | 2014-12-31 | 2016-11-22 | Stmicroelectronics, Inc. | Method and structure of making enhanced UTBB FDSOI devices |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
KR101947594B1 (ko) | 2017-04-13 | 2019-02-14 | 주식회사 쎄코 | 자가치유 기능 폴리비닐계 화합물 및 이의 제조방법 |
KR102552464B1 (ko) | 2018-11-19 | 2023-07-06 | 삼성전자 주식회사 | 반도체 소자 |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10833081B2 (en) | 2019-04-09 | 2020-11-10 | International Business Machines Corporation | Forming isolated contacts in a stacked vertical transport field effect transistor (VTFET) |
US11557591B2 (en) | 2020-04-22 | 2023-01-17 | Micron Technology, Inc. | Transistors, memory arrays, and methods used in forming an array of memory cells individually comprising a transistor |
CN115101523A (zh) * | 2022-07-12 | 2022-09-23 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4430483A1 (de) * | 1993-11-24 | 1995-06-01 | Samsung Electronics Co Ltd | MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür |
DE19929211A1 (de) * | 1999-06-25 | 2001-01-04 | Infineon Technologies Ag | MOS-Transistor und Verfahren zu dessen Herstellung sowie DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920065A (en) * | 1988-10-31 | 1990-04-24 | International Business Machines Corporation | Method of making ultra dense dram cells |
US5252845A (en) * | 1990-04-02 | 1993-10-12 | Electronics And Telecommunications Research Institute | Trench DRAM cell with vertical transistor |
JPH0529573A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH05110019A (ja) | 1991-10-14 | 1993-04-30 | Sony Corp | 半導体メモリ装置 |
KR960016773B1 (en) | 1994-03-28 | 1996-12-20 | Samsung Electronics Co Ltd | Buried bit line and cylindrical gate cell and forming method thereof |
KR100209212B1 (ko) * | 1996-10-22 | 1999-07-15 | 김영환 | 반도체메모리장치및그제조방법 |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
DE19718721C2 (de) * | 1997-05-02 | 1999-10-07 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
EP0899790A3 (de) * | 1997-08-27 | 2006-02-08 | Infineon Technologies AG | DRAM-Zellanordnung und Verfahren zu deren Herstellung |
US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
DE59814170D1 (de) * | 1997-12-17 | 2008-04-03 | Qimonda Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
US6304483B1 (en) * | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
DE19811882A1 (de) * | 1998-03-18 | 1999-09-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
US6208164B1 (en) * | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
US6134175A (en) * | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
DE19845058A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
US6144054A (en) * | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
DE19911149C1 (de) * | 1999-03-12 | 2000-05-18 | Siemens Ag | Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung |
US6326269B1 (en) * | 2000-12-08 | 2001-12-04 | Macronix International Co., Ltd. | Method of fabricating self-aligned multilevel mask ROM |
US6496034B2 (en) * | 2001-02-09 | 2002-12-17 | Micron Technology, Inc. | Programmable logic arrays with ultra thin body transistors |
US6566682B2 (en) * | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
JP2002245777A (ja) * | 2001-02-20 | 2002-08-30 | Hitachi Ltd | 半導体装置 |
TW544911B (en) * | 2001-04-26 | 2003-08-01 | Toshiba Corp | Semiconductor device |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
US6670642B2 (en) * | 2002-01-22 | 2003-12-30 | Renesas Technology Corporation. | Semiconductor memory device using vertical-channel transistors |
-
2001
- 2001-05-29 DE DE10125967A patent/DE10125967C1/de not_active Expired - Fee Related
-
2002
- 2002-05-20 TW TW091110504A patent/TW569397B/zh not_active IP Right Cessation
- 2002-05-23 EP EP02740639A patent/EP1396026A2/de not_active Withdrawn
- 2002-05-23 CN CNB028109082A patent/CN1290198C/zh not_active Expired - Fee Related
- 2002-05-23 JP JP2003500975A patent/JP2004527920A/ja not_active Ceased
- 2002-05-23 WO PCT/EP2002/005651 patent/WO2002097891A2/de active Application Filing
- 2002-05-23 KR KR1020037015568A patent/KR100567495B1/ko not_active IP Right Cessation
-
2003
- 2003-11-24 US US10/720,730 patent/US6939763B2/en not_active Expired - Fee Related
-
2005
- 2005-06-22 US US11/158,439 patent/US7329916B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4430483A1 (de) * | 1993-11-24 | 1995-06-01 | Samsung Electronics Co Ltd | MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür |
DE19929211A1 (de) * | 1999-06-25 | 2001-01-04 | Infineon Technologies Ag | MOS-Transistor und Verfahren zu dessen Herstellung sowie DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10232001A1 (de) * | 2002-07-15 | 2004-02-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten Halbleiterspeichers |
US6750098B2 (en) | 2002-07-15 | 2004-06-15 | Infineon Technologies Ag | Integrated semiconductor memory and fabrication method |
DE10232002B4 (de) * | 2002-07-15 | 2008-12-11 | Qimonda Ag | Verfahren zur selbstjustierten selektiven Kontaktierung von Gate-Elektroden vertikaler Transistoren eines integrierten Halbleiterspeichers und integrierter Halbleiterspeicher |
DE10232002A1 (de) * | 2002-07-15 | 2004-02-05 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Herstellungsverfahren |
DE10254160B4 (de) * | 2002-11-20 | 2006-07-20 | Infineon Technologies Ag | Transistorarray und damit hergestellte Halbleiterspeicheranordnung |
DE10254160A1 (de) * | 2002-11-20 | 2004-06-09 | Infineon Technologies Ag | Transistorarray und damit hergestellte Halbleiterspeicheranordnung |
US6838724B2 (en) | 2002-11-20 | 2005-01-04 | Infineon Technologies Ag | Transistor array and semiconductor memory configuration fabricated with the transistor array |
US7109544B2 (en) | 2003-02-14 | 2006-09-19 | Infineon Technologies Ag | Architecture for vertical transistor cells and transistor-controlled memory cells |
DE10306281B4 (de) * | 2003-02-14 | 2007-02-15 | Infineon Technologies Ag | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen |
DE10306281A1 (de) * | 2003-02-14 | 2004-09-02 | Infineon Technologies Ag | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen |
US6903967B2 (en) | 2003-05-22 | 2005-06-07 | Freescale Semiconductor, Inc. | Memory with charge storage locations and adjacent gate structures |
US7192876B2 (en) | 2003-05-22 | 2007-03-20 | Freescale Semiconductor, Inc. | Transistor with independent gate structures |
US7098502B2 (en) | 2003-11-10 | 2006-08-29 | Freescale Semiconductor, Inc. | Transistor having three electrically isolated electrodes and method of formation |
US6831310B1 (en) | 2003-11-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Integrated circuit having multiple memory types and method of formation |
DE102004021051B3 (de) * | 2004-04-29 | 2005-11-10 | Infineon Technologies Ag | DRAM-Speicherzellenanordnung nebst Betriebsverfahren |
US7018876B2 (en) | 2004-06-18 | 2006-03-28 | Freescale Semiconductor, Inc. | Transistor with vertical dielectric structure |
US7432122B2 (en) | 2006-01-06 | 2008-10-07 | Freescale Semiconductor, Inc. | Electronic device and a process for forming the electronic device |
US7573114B2 (en) | 2006-01-06 | 2009-08-11 | Freescale Semiconductor, Inc. | Electronic device including a gated diode |
Also Published As
Publication number | Publication date |
---|---|
US20050253180A1 (en) | 2005-11-17 |
KR100567495B1 (ko) | 2006-04-03 |
EP1396026A2 (de) | 2004-03-10 |
WO2002097891A3 (de) | 2003-10-09 |
WO2002097891A2 (de) | 2002-12-05 |
US7329916B2 (en) | 2008-02-12 |
US6939763B2 (en) | 2005-09-06 |
JP2004527920A (ja) | 2004-09-09 |
CN1513208A (zh) | 2004-07-14 |
US20040259312A1 (en) | 2004-12-23 |
TW569397B (en) | 2004-01-01 |
KR20040005997A (ko) | 2004-01-16 |
CN1290198C (zh) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10125967C1 (de) | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung | |
DE4434725C1 (de) | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE102004031385B4 (de) | Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung | |
EP2169715B1 (de) | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren | |
EP0788165A2 (de) | Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE10204871A1 (de) | Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren | |
DE102006045709A1 (de) | Speicherzellenfeld und Verfahren zum Ausbilden des Speicherzellenfeldes | |
DE10306281A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE102005030875A1 (de) | Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts | |
DE10336876A1 (de) | Speicherzelle mit Nanokristallen oder Nanodots | |
WO1996033513A1 (de) | Festwertspeicherzellenanordnung und verfahren zu deren herstellung | |
DE102007013978A1 (de) | 3D-Kanal Feldeffekttransistor, Speicherzelle und integrierter Schaltkreis | |
WO2000019529A1 (de) | Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung | |
DE19525070A1 (de) | Elektrisch schreib- und löschbare Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung | |
DE19929211B4 (de) | Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung | |
DE10260770B4 (de) | DRAM-Speicher mit vertikal angeordneten Auswahltransistoren und Verfahren zur Herstellung | |
DE4038115C2 (de) | Halbleiterspeicher | |
EP0973201A1 (de) | Stapelkondensator und entsprechendes Herstellungsverfahren | |
DE10212932B4 (de) | Trenchzelle für ein DRAM-Zellenfeld | |
EP1155446B1 (de) | Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator | |
DE102005037029A1 (de) | Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt | |
DE4001872C2 (de) | ||
WO1997020337A2 (de) | Festwert-speicherzellenanordnung und verfahren zu deren herstellung | |
DE10134101B4 (de) | Integrierter Halbleiterspeicher und Herstellungsverfahren | |
EP1097471B1 (de) | Integrierte schaltungsanordnung mit mindestens einem transistor und einem kondensator und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |