DE10130976C2

DE10130976C2 - Method of arranging sets of needles on a needle card

Info

Publication number: DE10130976C2
Application number: DE2001130976
Authority: DE
Inventors: Hermann Haas
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-06-12
Anticipated expiration: 2021-06-28
Also published as: DE10130976A1

Description

Die Erfindung betrifft ein Verfahren zum Anordnen von Nadel sätzen auf einer Nadelkarte, um integrierte Schaltungen auf einer Substratscheibe zu kontaktieren.The invention relates to a method for arranging needles put on a pin card to integrated circuits to contact a substrate wafer.

Die integrierten Schaltungen auf einem Wafer müssen zum Tes ten mit so genannten Nadelkarten kontaktiert werden. Die Na delkarte weist Nadelsätze mit Kontaktelementen auf, wobei die Kontaktelemente beispielsweise Nadeln aufweisen können. Die Kontaktelemente können auch als Bumps (Halbkugeln), Membranen aus leitfähigem Polymer o. ä. ausgebildet sein. Ebenso ist es möglich, dass die Kontaktelemente so ausgebildet sind, um mit auf der Substratscheibe ausgebildeten Nadeln bzw. Bumps, sog. Postcards, zusammenzuwirken, so dass die Nadelkarte anstelle von Nadeln auch Kontaktflächen aufweisen kann.The integrated circuits on a wafer have to be tested can be contacted with so-called needle cards. The na delkarte has needle sets with contact elements, the Contact elements can have needles, for example. The Contact elements can also be used as bumps (hemispheres), membranes be made of conductive polymer or the like. It is the same possible that the contact elements are designed to with needles or bumps formed on the substrate wafer, so-called Postcards to work together, so that the needle card instead of needles can also have contact surfaces.

Zum Kontaktieren ist für jede integrierte Schaltung ein Na delsatz auf der Nadelkarte vorgesehen, der mit entsprechenden Testerkanälen mit einer Testervorrichtung verbunden ist. Die Testerkanäle sind den Nadelsätzen fest zugeordnet und können gewöhnlich nicht verändert werden. In aller Regel ist die Zahl der integrierten Schaltungen auf der Substratscheibe we sentlich größer als die Nadelsätze, da die Anzahl der Nadel sätze durch die Parallelität der Testervorrichtung beschränkt ist. Die Parallelität der Testervorrichtung bezeichnet die Anzahl der integrierten Schaltungen, die gleichzeitig getes tet werden können. Herkömmliche Testervorrichtungen weisen eine Parallelität von 64 Kanälen auf, es ist jedoch absehbar, dass künftige Testervorrichtungen eine Parallelität von 256 Kanälen aufweisen werden.For contacting is a Na for each integrated circuit provided on the needle card, the one with corresponding Tester channels is connected to a tester device. The Tester channels are permanently assigned to the needle sets and can usually not changed. As a rule, it is Number of integrated circuits on the substrate wafer we considerably larger than the needle sets because of the number of needles sentences limited by the parallelism of the tester device is. The parallelism of the tester device denotes the Number of integrated circuits that getes simultaneously can be tet. Conventional testers have a parallelism of 64 channels, but it is foreseeable that future tester devices have a parallelism of 256 Will have channels.

Um bei einem Testvorgang alle integrierten Schaltungen zu kontaktieren, wird die Nadelkarte über die Substratscheibe bewegt (stepping) und so oft abgesetzt (touchdown), bis alle integrierten Schaltungen mindestens einmal kontaktiert und getestet wurden.In order to test all integrated circuits during a test process contact, the needle card is placed over the substrate disc moved (stepping) and so often (touchdown) until all integrated circuits contacted at least once and have been tested.

Geometriebedingt kommt es beim Stepping vor, dass integrierte Schaltungen in mehreren Touchdowns kontaktiert werden (over lap) oder Nadelsätze der Nadelkarte über den Rand der Sub stratscheibe hinausragen (outside). In beiden Fällen werden die Testerresourcen, die an diese Nadelsätze gebunden sind, nicht benutzt und die Effizienz des Testvorgangs sinkt. In aller Regel bedeutet geringere Effizienz, dass zusätzliche Touchdowns benötigt werden, die die gesamte Testzeit und da mit die Testkosten erhöhen.Due to the geometry, integrated stepping occurs when stepping Circuits can be contacted in several touchdowns (over lap) or sets of needles on the needle card over the edge of the sub protruding strat disc (outside). In both cases the tester resources tied to these sets of needles, not used and the efficiency of the test process decreases. In generally less efficiency means that additional Touchdowns are needed covering the entire test period and there with increase the test costs.

Heutige Nadelkarten benutzen eine kompakte Anordnung von Na delsätzen. In der Regel ist die Anordnung rechteckig, diago nal oder in Streifen, bei denen Nadelsätze in Reihen angeord net sind und sich zwischen den Reihen Leerreihen befinden. Abweichungen von diesen Formen werden nur verwendet, wenn sich Verdrahtungsprobleme, z. B. bei einer sehr kompakten An ordnung der integrierten Schaltungen auf der Substratscheibe, ergeben.Today's needle cards use a compact arrangement of Na delsätzen. As a rule, the arrangement is rectangular, diago nal or in strips where needle sets are arranged in rows are net and there are empty rows between the rows. Deviations from these forms are only used if wiring problems, e.g. B. with a very compact to order of the integrated circuits on the substrate wafer, result.

Die Druckschrift JP 11016963 A beschreibt eine Testvor richtung für einen Halbleiterwafer. Es wird darin in Fig. 3 die verteilte An ordnung von Nadelsätzen auf einer Nadelkarte dargestellt, wobei mindestens drei der Nadelsätze bei der dargestellten Kontak tierungsposition der Nadelkarte keine funktionsfähigen Chips kontaktieren.JP 11016963 A describes a Testvor device for a semiconductor wafer. It shows the distributed arrangement of needle sets on a needle card in FIG. 3, with at least three of the needle sets not contacting functional chips in the illustrated contacting position of the needle card.

Es ist Aufgabe der Erfindung, ein Verfahren zum Anordnen von Nadelsätzen auf einer Nadelkarte zur Verfügung zu stellen, die ein effizienteres Testen ermöglicht.It is an object of the invention to provide a method for arranging Make needle sets available on a needle card, which enables more efficient testing.

Diese Aufgabe wird durch das Verfahren zum Anordnen von Na delsätzen auf einer Nadelkarte flach Anspruch 1 gelöst. This task is accomplished by the Na ordering process delsätze on a needle card flat claim 1 solved.

Erfindungsgemäß ist ein Verfahren zum Anordnen von Nadelsätzen auf einer Nadelkarte für das Kontaktieren von integrierten Schaltungen auf einer Substratscheibe vorgese hen. Die Nadelkarte weist dabei im wesentlichen die Größe des Bereichs der integrierten Schaltungen auf der Substratscheibe auf. Die Nadelsätze werden so auf der Nadelkarte angeordnet, dass durch mehrfache zueinander lateral versetzte Aufsetzvor gänge der Nadelkarte auf der Substratscheibe nacheinander alle integrierten Schaltungen kontaktiert werden und bei jedem Aufsetzvorgang der Nadelkarte im wesentlichen jeder der Nadelsätze eine der zu kontaktierenden integrierten Schaltun gen kontaktiert.According to the invention is a method for arranging Needle sets on a needle card for contacting integrated circuits on a substrate wafer hen. The needle card essentially has the size of Area of the integrated circuits on the substrate wafer on. The needle sets are arranged on the needle card so that by multiple laterally offset placement passes of the needle card on the substrate disc one after the other all integrated circuits are contacted and at each insertion process of the needle card essentially each of the Needle sets one of the integrated circuits to be contacted gen contacted.

In dem erfindungsgemäßen Verfahren zum Anordnen werden die Positionen der Nadelsätze auf der Nadelkarte durch einen Op timierungsvorgang bestimmt. Dazu wird zunächst eine Hilfs-Nadelsatzanordnung mit einer Anzahl von benachbar ten Hilfsnadelsätzen ausgewählt, wobei die Anzahl der Hilfs nadelsätze im wesentlichen mindestens einer Anzahl von not wendigen Aufsetzvorgängen der Nadelkarte entspricht. Mit Hilfe dieser Hilfs-Nadelsatzanordnung werden Aufsetzpositio nen dieser Hilfs-Nadelsatzanordnung gemäß üblicherweise ver wendeter Berechnungsverfahren berechnet, wodurch die in tegrierten Schaltungen auf der Substratscheibe vollständig nacheinander kontaktierbar sind. Die Nadelsätze werden nun auf der Nadelkarte entsprechend der berechneten Aufsetzposi tionen angeordnet, wobei als Ausgangsposition eine feste Po sition von einem der Hilfsnadelsätze angenommen wird. Die so gebildete Nadelkarte wird nun mehrfach beim Testen der in tegrierten Schaltungen auf die Substratscheibe aufgesetzt, so dass jeder Nadelsatz jede Position der zuvor angenommenen Hilfs-Nadelsatzanordnung einmal kontaktiert.In the method according to the invention for arranging the Positions of the needle sets on the needle card by an op timing process determined. This will be done first an auxiliary needle assembly with a number of adjacent ten auxiliary needle sets selected, the number of auxiliary needle sets essentially at least a number of not corresponds to agile placement operations of the needle card. With With the help of this auxiliary needle set arrangement, the contact position NEN of this auxiliary needle assembly according to usually ver calculated calculation method, whereby the in fully integrated circuits on the substrate wafer can be contacted one after the other. The needle sets are now on the needle card according to the calculated touchdown position tions arranged, with a fixed Po sition is accepted by one of the auxiliary needle sets. The so Needle card formed is now several times when testing the in integrated circuits placed on the substrate wafer, so that each set of needles each position previously assumed Auxiliary needle set arrangement contacted once.

Die Anzahl der notwendigen Aufsetzvorgänge ist im wesentli chen durch die Anzahl der integrierten Schaltungen auf der Substratscheibe und durch die Parallelität der Testervorrich tung, an die die Nadelkarte angeschlossen wird, bestimmt. The number of necessary installation operations is essential chen by the number of integrated circuits on the Substrate disc and due to the parallelism of the tester device device to which the needle card is connected.

Geht man im wesentlichen davon aus, dass keine der Nadelsätze außerhalb der integrierten Schaltungen aufgesetzt werden, so erhält man als das aufgerundete Ergebnis einer Division der Anzahl der integrierten Schaltungen auf der Substratscheibe geteilt durch die Parallelität der Testervorrichtung die Min destanzahl der Aufsetzvorgänge, die zum Testen der integrier ten Schaltungen auf der Substratscheibe notwendig ist.One essentially assumes that none of the needle sets be placed outside the integrated circuits, so is obtained as the rounded result of a division of the Number of integrated circuits on the substrate wafer divided by the parallelism of the tester device, the min least number of touchdowns required to test the integr circuits on the substrate wafer is necessary.

Führt der zuvor beschriebene Optimierungsvorgang nicht dazu, dass mit der Anzahl der notwendigen Aufsetzvorgänge alle in tegrierten Schaltungen getestet werden können oder dass die errechnete Anzahl von Aufsetzpositionen größer ist als die Parallelität der Testervorrichtung, so erhöht man die Anzahl der Hilfsnadelsätze der hilfsweise ausgewählten Hilfs-Nadel satzanordnung um 1 und führt das zuvor beschriebene Optimie rungsverfahren erneut durch. Auf diese Weise kann die kleinste Anzahl notwendiger Aufsetzvorgänge bei einer vorge gebenen Parallelität der Testervorrichtung gefunden werden.If the optimization process described above does not result in that with the number of necessary installation operations all in integrated circuits can be tested or that the calculated number of touchdown positions is greater than that Parallelism of the tester device, so you increase the number of the auxiliary needle sets of the auxiliary needle selected in the alternative sentence order by 1 and performs the previously described optimization procedure again. In this way, the Smallest number of necessary placement operations with a pre given parallelism of the tester device can be found.

Die vorliegende Erfindung hat den Vorteil, dass integrierte Schaltungen auf einer Substratscheibe bei einer geringeren Anzahl von Aufsetzvorgängen einer Nadelkarte vollständig kon taktiert werden, wenn die Nadelkarte gemäß dem erfindungsge mäßen Verfahren hergestellt wurde. Die verteilte Anordnung der Nadelsätze auf der Nadelkarte im wesentlichen über die gesamte Fläche der Nadelkarte bewirkt, dass bei jedem Auf setzvorgang im wesentlichen alle Nadelsätze auf integrierten Schaltungen aufgesetzt werden, ohne dass ein nennenswerter Anteil der Nadelsätze der Nadelkarte auf Bereichen der Sub stratscheibe ohne integrierte Schaltung bzw. in Bereichen au ßerhalb der Substratscheibe zu liegen kommt. Auf diese Weise werden bei jedem Aufsetzvorgang auf effiziente Weise im we sentlichen alle Nadelsätze mit integrierten Schaltungen ver bunden und können parallel durch eine Testervorrichtung ge testet werden. The present invention has the advantage that integrated Circuits on a substrate wafer with a smaller one Number of placement processes of a needle card completely con be clocked when the needle card according to the Invention method was produced. The distributed arrangement the sets of needles on the needle card essentially over the entire area of the pin card causes each time setting process essentially all needle sets on integrated Circuits are put on without a noteworthy Proportion of needle sets of the needle card on areas of the sub strat disc without integrated circuit or in areas au comes to rest on the substrate disc. In this way are placed in an efficient manner in every considerably all needle sets with integrated circuits bound and can ge in parallel by a tester be tested.

Im Gegensatz dazu führt die Verwendung einer Nadelkarte mit beispielsweise einer rechteckigen Anordnung von Nadelsätzen dazu, dass beim Testen des meistens nicht geradlinigen Rand bereichs der integrierten Schaltungen auf der Substratscheibe Nadelsätze über den Bereich der integrierten Schaltungen hin ausragen und somit ungenutzt bleiben. Darüber hinaus besteht die Gefahr, dass die nicht auf der Substratscheibe aufgesetz ten Nadelsätze beschädigt werden und ein Austausch der Nadel karte notwendig wird.In contrast, the use of a pin card carries along for example a rectangular arrangement of sets of needles to that when testing the mostly non-linear edge area of the integrated circuits on the substrate wafer Needle sets across the area of integrated circuits protrude and thus remain unused. In addition there is the risk that it will not sit on the substrate wafer ten needle sets will be damaged and the needle replaced card becomes necessary.

Ein weiterer Vorteil der Erfindung ist, dass die Nadelkarte zwischen den Aufsetzvorgängen beim Testen nicht um die ge samte Breite der Nadelkarte versetzt aufgesetzt werden muss. Es ist lediglich eine Verschiebung der Nadelkarte um ein oder wenige Vielfache der Breite einer integrierten Schaltung not wendig, so dass die Zeit für den mehrfach wiederholten Vor gang "Abheben der Nadelkarte", "Verschieben der Nadelkarte" und "erneutes Aufsetzen der Nadelkarte" reduziert werden kann.Another advantage of the invention is that the needle card between the touchdowns during testing not the ge the entire width of the needle card must be offset. It is only a shift of the needle card by one or few multiples of the width of an integrated circuit agile, so the time for the repeated several times gang "lifting the needle card", "moving the needle card" and "re-attaching the needle card" can be reduced can.

Ein Teil der nach dem erfindungsgemäßen Verfahren angeordne ten Nadelsätze ist so angeordnet, um eine Seitenkontur der Anordnung der integrierten Schaltungen auf der Substrat scheibe nachzubilden. Dabei kann vorgesehen sein, dass die Nadelsätze so angeordnet sind, um die Seitenkontur in vorge gebenen Abstand zu wiederholen. Ein weiterer Teil der Nadel sätze kann so angeordnet sein, dass sie eine zweite Seitenkon tur, die der ersten Seitenkontur gegenüberliegt, nachbilden. Dadurch wird gewährleistet, dass auch die Anordnung der in tegrierten Schaltungen gemäß der zweiten Seitenkontur durch die Nadelkarte so kontaktiert werden kann, dass im wesentlichen keine Nadelsätze außerhalb des Bereichs der integrierten Schaltungen auf der Substratscheibe aufgesetzt werden.Part of the arranged according to the inventive method ten sets of needles is arranged to contour one side Arrangement of the integrated circuits on the substrate to reproduce the disc. It can be provided that the Needle sets are arranged to pre-contour the side contour repeat given distance. Another part of the needle sentences can be arranged so that they have a second page con model that is opposite the first side contour. This ensures that the arrangement of the in integrated circuits according to the second side contour the needle card can be contacted so that essentially no needle sets outside the range of the integrated Circuits are placed on the substrate wafer.

Das Verfahren bewirkt, dass die Nadelsätze auf der Nadelkarte gleichmäßig gemäß einer Anordnung verteilt angeordnet sind, so dass beim Aufsetzen der Nadelkarte auf die Substratscheibe eine gleichmäßige Belastung durch die Nadelsätze auf die Substratscheibe ausgeübt wird, so dass die Halterung (chuck), auf der die Substratscheibe aufliegt, nicht durch eine un gleichmäßige Belastung beschädigt wird.The procedure causes the needle sets on the needle card are evenly distributed according to an arrangement, so that when the needle card is placed on the substrate disc an even load of the needle sets on the Substrate disc is exercised so that the bracket (chuck), on which the substrate disc rests, not by an un uniform load is damaged.

Besonders vorteilhaft ist die Anwendung des erfindungsgemäßen Verfahrens, wenn die Anzahl der zu kontaktierenden integrier ten Schaltungen mehr als doppelt so groß wie die mögliche An zahl der Nadelsätze auf der Nadelkarte ist. Insbesondere bei einer geringen Anzahl von notwendigen Aufsetzvorgängen, die man bei einer herkömmlichen Nadelkarte benötigen würde, kann mit einer Nadelkarte, deren Nadelsätze nach dem erfindungsgemäßen Verfahren angeordnet wurden, durch das Einsparen ei nes oder mehrerer Aufsetzvorgänge eine besonders große Zeit ersparnis realisiert werden.The use of the invention is particularly advantageous Procedure if the number of integrating to be contacted circuits more than twice as large as possible number of needle sets on the needle card. Especially at a small number of necessary installation processes, the you would need with a conventional pin card with a needle card, the needle sets of which were arranged by the method according to the invention, by saving egg nes or several touchdowns a particularly great time savings can be realized.

Die Erfindung wird im Folgenden anhand der dargestellten Aus führungsbeispiele näher erläutert. Es zeigen:The invention is described below with reference to the examples of management explained in more detail. Show it:

Fig. 1 eine beispielhafte Anordnung von 208 integrierten Schaltungen auf einer kreisförmigen Substratscheibe; Fig. 1 illustrates an exemplary arrangement of integrated circuits 208 on a circular disc substrate;

Fig. 2 ein Schema von Aufsetzpositionen einer herkömmlichen Nadelkarte für die Anordnung nach Fig. 1; FIG. 2 shows a diagram of placement positions of a conventional needle card for the arrangement according to FIG. 1;

Fig. 3 ein Schema von Aufsetzpositionen mit einer Nadelkarte, deren Nadelsätze nach dem erfindungsgemäßen Verfahren angeordnet wurden, auf einer Substratscheibe mit einer Anord nung von 208 integrierten Schaltungen nach Fig. 1; und Fig. 3 is a diagram of placement positions with a needle card, the needle sets were arranged according to the inventive method, on a substrate disc with an arrangement of 208 integrated circuits according to Fig. 1; and

Fig. 4 eine Anordnung von 591 integrierten Schaltungen und die Aufsetzpositionen für eine Nadelkarte mit 128 Nadelsätzen, die nach dem erfindungsgemäßen Verfahren angeordnet wurden; und FIG. 4 shows an arrangement of 591 integrated circuits and the placement positions for a needle card with 128 needle sets, which were arranged according to the method according to the invention; and

Fig. 5 ein Verfahrensablauf zur Optimierung der Anordnung von Nadelsätzen auf einer Nadelkarte. Fig. 5 is a process flow for the optimization of the arrangement of needle sets on a needle card.

Fig. 1 zeigt eine Anordnung von integrierten Schaltungen 1, die auf einer kreisförmigen Substratscheibe 2 angeordnet sind. Aufgrund des rechteckigen Flächenbedarfs jeder der in tegrierten Schaltungen 1 ist der Rand der Anordnung stufen förmig ausgebildet, um sie so der Form der Substratscheibe 2 am besten anzupassen. Das gezeigte Beispiel umfasst 208 integrierte Schaltungen 1, deren Ränder im wesentlichen paral lel zueinander, schachbrettartig, angeordnet sind. Fig. 1 shows an arrangement of integrated circuits 1, which are arranged on a circular substrate sheet 2. Due to the rectangular area requirement of each of the integrated circuits 1 , the edge of the arrangement is designed in a step-shaped manner in order to best adapt it to the shape of the substrate wafer 2 . The example shown comprises 208 integrated circuits 1 , the edges of which are arranged essentially parallel to one another, in a checkerboard fashion.

Nach dem Prozessieren der integrierten Schaltungen 1 werden bei einem Front-End-Testablauf die integrierten Schaltungen 1 noch auf der Wafer-Ebene getestet. D. h. die integrierten Schaltungen 1 werden auf ihre Funktion hin getestet, bevor die integrierten Schaltungen 1 aus der Substratscheibe gesägt und eingehäust werden. Das Testen der integrierten Schaltun gen 1 erfolgt mit einer Nadelkarte, auf denen Nadelsätze an geordnet sind, die jeweils die Größe und den Abstand der in tegrierten Schaltungen 1 aufweisen und somit einer der in tegrierten Schaltungen zugeordnet werden können. Die Nadel sätze weisen dazu Kontaktierungsnadeln auf, die auf An schlussflächen der integrierten Schaltung aufgesetzt werden.After the processing of the integrated circuits 1 , the integrated circuits 1 are still tested at the wafer level in a front-end test sequence. I.e. The integrated circuits 1 are tested for their function before the integrated circuits 1 are sawn out of the substrate wafer and housed. The testing of the integrated circuits 1 is carried out with a needle card on which sets of needles are arranged, each of which has the size and the distance of the integrated circuits 1 and thus can be assigned to one of the integrated circuits. For this purpose, the needle sets have contacting needles which are placed on the connection surfaces of the integrated circuit.

In Fig. 2 sind beispielhaft die Aufsetzpositionen einer her kömmlichen Nadelkarte mit 60 Nadelsätzen dargestellt. Die Na delkarte ist an der ersten Aufsetzposition eingezeichnet und durch die grau hinterlegte Fläche dargestellt.In Fig. 2 the placement positions of a conventional needle card with 60 needle sets are shown as an example. The needle map is drawn in at the first touchdown position and represented by the gray background.

Man erkennt, dass die Nadelkarte nur teilweise auf der von den integrierten Schaltungen 1 gebildeten Fläche aufliegt und sich ein Teil der Nadelsätze an Positionen befinden, an denen keine integrierten Schaltungen 1 kontaktiert werden können. Die mit diesen Nadelsätzen verbundenen Testerkanäle sind bei dieser Aufsetzposition nicht nutzbar. Da die integrierten Schaltungen jedoch parallel getestet werden, wird durch die nun geringere Anzahl von an den Tester angeschlossenen in tegrierten Schaltungen keine Testzeit eingespart, da jeder Testvorgang einer integrierten Schaltung 1 im wesentlichen gleichzeitig beginnt und endet.It can be seen that the needle card only partially rests on the surface formed by the integrated circuits 1 and some of the needle sets are located at positions at which no integrated circuits 1 can be contacted. The tester channels connected to these sets of needles cannot be used in this position. However, since the integrated circuits are tested in parallel, the now smaller number of integrated circuits connected to the tester means that no test time is saved, since each test process of an integrated circuit 1 begins and ends essentially simultaneously.

Obwohl die mögliche Anzahl der mit vier Aufsetzvorgängen zu testenden integrierten Schaltung 1 bei 4 × 60 = 240 in tegrierten Schaltungen 1 liegt, ist es bei dieser Anordnung der Nadelsätze auf der Nadelkarte nicht möglich, die 208 integrierten Schaltungen 1 mit vier Aufsetzvorgängen zu testen. Mit vier Aufsetzvorgängen ist es, wie in Fig. 2 gezeigt, le diglich möglich, 198 der 208 Chips zu testen, so dass für die restlichen 10 integrierten Schaltungen 1 an der durch die mit 5 gekennzeichneten Aufsetzposition ein weiterer Aufsetzvor gang durchgeführt werden muss. Dies ist etwa 20% zeitaufwen diger und lässt einen Großteil der in dem Tester verfügbaren Testerkanäle ungenutzt.Although the possible number of the integrated circuit 1 to be tested with four mounting processes is 4 × 60 = 240 in integrated circuits 1 , it is not possible with this arrangement of the needle sets on the needle card to test the 208 integrated circuits 1 with four mounting processes. With four mounting processes, it is only possible, as shown in FIG. 2, to test 198 of the 208 chips, so that for the remaining 10 integrated circuits 1, a further mounting process must be carried out at the mounting position identified by 5. This is about 20% more time consuming and leaves much of the tester channels available in the tester unused.

Auf der gezeigten Nadelkarte sind 60 Nadelsätze über Tester kanäle mit einer Testervorrichtung (nicht gezeigt) verbunden und es werden 5 Aufsetzvorgänge benötigt. Die Effizienz er gibt sich dann aus:
On the needle card shown, 60 sets of needles are connected to a tester device (not shown) via tester channels and 5 placement operations are required. The efficiency then comes out:

In Fig. 3 ist eine mögliche Anordnung von Nadelsätzen auf ei ner Nadelkarte gezeigt. Die grau hinterlegten Felder zeigen die Positionen der Nadelsätze auf der Nadelkarte, die etwa die Größe der Gesamtfläche der integrierten Schaltungen 1 aufweist. Die in Fig. 3 gezeigte Nadelkarte umfasst 54 Nadel sätze, die über Testerkanäle mit der Testervorrichtung ver bunden sind. Es werden hier lediglich vier Aufsetzvorgänge benötigt, woraus sich eine Effizienz von:
In Fig. 3 a possible arrangement of needle sets on egg ner card is shown. The fields highlighted in gray show the positions of the needle sets on the needle card, which has approximately the size of the total area of the integrated circuits 1 . The needle card shown in FIG. 3 comprises 54 needle sets which are connected to the tester device via tester channels. Only four installation processes are required, which results in an efficiency of:

ergibt.results.

Durch die Einsparung eines Aufsetzvorgangs ergibt sich bei diesem Beispiel eine Durchsatzsteigerung von 20%.The saving of a placement process results in in this example a throughput increase of 20%.

Darüber hinaus kann weitere Testzeit eingespart werden, indem der Weg, den die Nadelkarte zu dem nächsten Aufsetzvorgang versetzt muss, reduziert wird. Die Nadelkarte muss nämlich bei dem in Fig. 3 gezeigten Beispiel nur noch um eine Posi tion, die einer Breite einer integrierten Schaltung 1 entspricht, versetzt werden. Im Gegensatz dazu muss bei herkömm lichen Nadelkarten die Nadelkarte um die gesamte Breite der Nadelkarte seitlich versetzt werden, was zeitaufwendig ist.In addition, further test time can be saved by reducing the distance that the needle card has to move to the next placement process. In the example shown in FIG. 3, the needle card only has to be moved by a position that corresponds to the width of an integrated circuit 1 . In contrast, with conventional needle cards, the needle card has to be moved laterally by the entire width of the needle card, which is time-consuming.

In Fig. 4 ist eine mögliche Anordnung von Nadelsätzen auf einer Nadelkarte gezeigt, die mit einer Testervorrichtung mit einer 128-fachen Parallelität verwendet werden soll. Zum Testen einer Substrat scheibe mit 591 integrierten Schaltungen wird eine Nadelkarte mit 128 Nadelsätzen vorgesehen. Mit der dargestellten Anord nung der Nadelsätze (ebenfalls durch die grau hinterlegten Felder dargestellt), können die integrierten Schaltungen mit 5 Aufsetzvorgängen vollständig getestet werden. Die Effizienz dieser Anordnung der Nadelsätze entspricht ca. 92%.In FIG. 4 a possible arrangement of needle sets on a needle card is shown to be used with a tester apparatus with a 128-fold parallelism. To test a substrate disk with 591 integrated circuits, a needle card with 128 sets of needles is provided. With the arrangement of the needle sets shown (also shown by the fields with a gray background), the integrated circuits can be fully tested with 5 attachment processes. The efficiency of this arrangement of the needle sets corresponds to approximately 92%.

Demgegenüber würde man mit einer Nadelkarte mit einer 14 × 9- Anordnung von Nadelsätzen, d. h. 126 Nadelsätzen, 6 Aufsetz vorgänge benötigen, wodurch sich die Effizienz des Testvor gangs auf 78% reduziert.In contrast, a pin card with a 14 × 9 Arrangement of needle sets, d. H. 126 sets of needles, 6 attachments operations, which increases the efficiency of the test gangs reduced to 78%.

In Fig. 5 ist ein Ablaufdiagramm eines Verfahrens zur Opti mierung der Nadelsatzanordnung für eine Nadelkarte dar gestellt. Zu Beginn des Optimiervorgangs (Schritt S1) wählt man eine Hilfs-Nadelsatzanordnung aus, mit einer bestimmten Anzahl von Hilfsnadelsätzen. Die Hilfs-Nadelsatzanordnung wird nur hilfsweise gewählt, und dient als Eingangsvorgabe für das erfindungsgemäße Optimierungsverfahren. Die Anzahl von Hilfsnadelsätzen wird anfänglich so gewählt, dass sie dem aufgerundeten Ergebnis der Division der Anzahl der zu testen den integrierten Schaltungen durch die Anzahl der zur Verfü gung stehenden Testerkanäle beträgt. In den in Fig. 3 und Fig. 4 gezeigten Beispielen beträgt somit die Anzahl von Hilfsnadelsätzen 208 : 64, aufgerundet 4 bzw. 591 : 128, aufge rundet 5.In Fig. 5 is a flowchart of a method for optimizing the needle set arrangement for a needle card is presented. At the beginning of the optimization process (step S1), an auxiliary needle set arrangement is selected with a certain number of auxiliary needle sets. The auxiliary needle set arrangement is selected only in the alternative and serves as an input specification for the optimization method according to the invention. The number of auxiliary needle sets is initially chosen to be the rounded result of dividing the number of integrated circuits to be tested by the number of tester channels available. .. In the examples shown in Figures 3 and 4 examples, therefore, the number of sets of auxiliary needle 208: 64, rounded 4 and 591: 128, rounded up. 5

Die Hilfsnadelsätze werden zueinander eng benachbart angeord net, da diese die späteren Aufsetzpositionen bestimmen. Das kann im wesentlichen in einer rechteckigen Form bzw. in Reihe erfolgen.The auxiliary needle sets are arranged closely adjacent to one another net, since these determine the later touchdown positions. The can be essentially in a rectangular shape or in series respectively.

Gemäß schon bekannten Optimierungsverfahren für Aufsetzposi tionen bei herkömmlichen Nadelkarten werden für die gewählte Hilfs-Nadelsatzanordnung entsprechende Aufsetzpositionen er mittelt (Schritt S2). Die Aufsetzpositionen sind als seit liche Verschiebungen der gewählten Hilfs-Nadelsatzanordnungen gegenüber einer anfänglichen Position der Hilfs-Nadelsatzan ordnung, die z. B. einer ersten Aufsetzposition entspricht, bestimmt.According to the already known optimization procedure for touchdown posi Traditional pin cards are used for the selected one Auxiliary needle set arrangement corresponding placement positions averages (step S2). The touchdown positions are as since Liche shifts of the selected auxiliary needle set arrangements opposite an initial position of the auxiliary needle set order, the z. B. corresponds to a first touchdown position, certainly.

In Schritt S3 wird bestimmt, ob die Anzahl der Aufsetzpositi onen größer ist als die verfügbare Anzahl von Testerkanälen. Wenn ja, wird die Anzahl der Hilfsnadelsätze um 1 erhöht (Schritt S4) und die Hilfs-Nadelsatzanordnung erneut ausge wählt. Die Aufsetzpositionen werden so lange mit den neu ge wählten Hilfs-Nadelsatzanordnungen berechnet, bis die Anzahl der Aufsetzpositionen gleich oder kleiner der Anzahl verfüg barer Testerkanäle ist.In step S3, it is determined whether the number of touchdown positions onen is greater than the available number of tester channels. If so, the number of auxiliary needle sets is increased by 1 (Step S4) and the auxiliary needle set assembly is turned off again chooses. The touchdown positions are so long with the new chose auxiliary needle set arrangements calculated until the number of the touchdown positions equal to or less than the number ter channels.

Wurde eine Anzahl von Aufsetzpositionen erreicht, die gleich oder geringer ist als die Anzahl verfügbarer Testerkanäle, sind dadurch die Positionen der Nadelsätze auf der Nadelkarte bestimmt. Die Nadelsätze werden in Schritt S5 auf der Nadel karte so angeordnet, dass sie jeweils der errechneten Auf setzposition eines vorbestimmten Hilfsnadelsatzes der Hilfs- Nadelsatzanordnung entspricht. Auf diese Weise wird erreicht, dass die Nadelsätze über die gesamte Nadelkarte angeordnet werden. Neben einer vergrößerten Effizienz des Testverfahrens kann mit der so hergestellten Nadelkarte auch eine gleich mäßigere Belastung der Substratscheibe beim Testvorgang und somit eine gleichmäßigere Belastung des Substratscheibenträ gers erzielt werden.A number of touchdown positions have been reached, the same or less than the number of available tester channels, are the positions of the needle sets on the needle card certainly. The needle sets are on the needle in step S5 card arranged so that it corresponds to the calculated opening setting position of a predetermined auxiliary needle set of the auxiliary Corresponds to the needle set arrangement. In this way it is achieved that the needle sets are arranged over the entire needle card become. In addition to increased efficiency of the test procedure can also be the same with the needle card thus produced moderate load on the substrate wafer during the test process and thus a more even load on the substrate wafer be achieved.

Die Aufsetzpositionen der so hergestellten Nadelkarte sind durch die gewählte Hilfs-Nadelsatzanordnung vorgegeben. Dadurch, dass die Hilfsnadelsätze benachbart z. B. in einer rechteckigen Anordnung bzw. in einer Reihenanordnung angeord net sind, sind die Aufsetzpositionen der mit dem beschriebe nen Anordnungsverfahren hergestellten Nadelkarte zueinander im wesentlichen benachbart, so dass Zeit beim Testvorgang eingespart werden kann, dadurch dass die Nadelkarte zwischen den Aufsetzvorgängen nur einen geringen Weg versetzt werden muss.The placement positions of the needle card thus produced are specified by the selected auxiliary needle set arrangement. Thereby, that the auxiliary needle sets adjacent z. B. in one rectangular arrangement or arranged in a row arrangement net, the touchdown positions are those described with the A pin card manufactured to each other essentially adjacent so that time in testing can be saved by the needle card between the placement operations are only a short way got to.

Claims

1. Method for arranging sets of needles on a needle card for contacting integrated circuits ( 1 ) on a substrate wafer ( 2 ), for connection to a test device having a plurality of parallel channels,
the needle card having essentially the size of the area of the integrated circuits ( 1 ) on the substrate wafer,
the arrangement of the needle sets on the needle card is determined by the following steps:

- Selecting an auxiliary needle set arrangement with a number of adjacent auxiliary needle sets, which corresponds to at least a number of necessary placement operations of the needle card, which is determined by the number of integrated circuits ( 1 ) on the substrate wafer ( 2 ) and by the parallelism of the test device is;
- Calculation of placement positions of the auxiliary needle set arrangement with which the integrated circuits ( 1 ) on the substrate wafer ( 2 ) can be completely contacted one after the other; and
- arranging the needle sets on the needle card according to the determined placement positions,

So that by multiple laterally staggered placement processes of the needle card on the substrate wafer ( 2 ) one after the other all integrated circuits ( 1 ) can be contacted and essentially each needle set contacts one of the integrated circuits ( 1 ) to be contacted with each insertion process of the needle card.