DE10132385A1 - Electronic component used in integrated circuits has outer edge contacts distributed on the lower side, and a semiconductor chip embedded in a plastic pressed composition and arranged on a chip island forming an outer contact - Google Patents

Electronic component used in integrated circuits has outer edge contacts distributed on the lower side, and a semiconductor chip embedded in a plastic pressed composition and arranged on a chip island forming an outer contact

Info

Publication number
DE10132385A1
DE10132385A1 DE10132385A DE10132385A DE10132385A1 DE 10132385 A1 DE10132385 A1 DE 10132385A1 DE 10132385 A DE10132385 A DE 10132385A DE 10132385 A DE10132385 A DE 10132385A DE 10132385 A1 DE10132385 A1 DE 10132385A1
Authority
DE
Germany
Prior art keywords
contacts
underside
electronic component
system carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10132385A
Other languages
German (de)
Other versions
DE10132385B4 (en
Inventor
Heinz Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10132385A priority Critical patent/DE10132385B4/en
Publication of DE10132385A1 publication Critical patent/DE10132385A1/en
Application granted granted Critical
Publication of DE10132385B4 publication Critical patent/DE10132385B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Electronic component has outer edge contacts (300) distributed on the lower side (2), and a semiconductor chip (4) embedded in a plastic pressed composition (5) and arranged on a chip island (6) forming an outer contact. Holding bars (10) are arranged between the outer contacts. The electronic component has recesses (9) on its lower side arranged in the holding bars for the outer contacts. The outer contacts are separated from each other by the recesses. Independent claims are also included for: a system support for several electronic components; a process for the production of the system support; and process for the production of the electronic component. Preferred Features: The recesses are arranged linearly on the lower side of the component and parallel to the lower side edges (14,15, 16,17). The chip island and outer edge contacts have the same material thickness.

Description

Die Erfindung betrifft ein elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten sowie Verfahren zur Herstellung des Systemträgers und des elektronischen Bauteils gemäß der Gattung der unabhängigen Ansprüche. The invention relates to an electronic component, a Use and a system carrier for such a component with their contacts distributed external contacts and procedures for the production of the system carrier and the electronic Component according to the genus of the independent claims.

Elektronische Bauteile mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, haben den Nachteil, daß mögliche Außenanschlüsse auf den Rand und die Chipinsel beschränkt sind. Diese Außenkontakte sind am Außenrand des elektronischen Bauteils angeordnet und von der Unterseite des elektronischen Bauteils sowie von den Randseiten aus für eine Kontaktgabe zugänglich. Die Chipinsel, die für die Aufnahme des Halbleiterchips vorgesehen ist, ist jeweils im Zentrum angeordnet und von den Außenkontakten im Randbereich umgeben. Zum Halten der Chipinsel im Zentrum wird mindestens eine Außenkontaktposition benötigt, so daß mit dieser Position ein Außenkontakt im Randbereich weniger bei einem derartigen elektronischen Bauteil beschaltbar ist. Bisher ist es somit nicht möglich, bei elektronischen Bauteilen, die auf einen Systemträger angewiesen sind, diesen Außenrand unabhängig von der Chipinsel zu nutzen oder eine hohe Anzahl von Außenkontakten auf der Unterseite des elektronischen Bauteils, wie es beispielsweise bei BGA-Gehäusen (Ball-Grid-Array-Gehäusen) möglich ist, vorzusehen. Electronic components with distributed on the bottom External contacts and with at least one semiconductor chip, which in a plastic molding compound embedded on one side and on one an external contact-forming chip island of a system carrier arranged have the disadvantage that possible External connections are limited to the edge and the chip island. These external contacts are on the outer edge of the electronic Component arranged and from the bottom of the electronic Component as well as from the edges for contact accessible. The chip island that is responsible for the inclusion of the Semiconductor chips is provided, is arranged in the center and surrounded by the external contacts in the edge area. To hold the chip island in the center becomes at least one External contact position required, so that with this position an external contact less in the edge area with such an electronic Component can be wired. So far it is not possible for electronic components that are on a system carrier are instructed to use this outer edge regardless of the chip island to use or a high number of external contacts on the Bottom of the electronic component, such as it is possible with BGA housings (ball grid array housings), provided.

Aufgabe der Erfindung ist es, ein elektronisches Bauteil, einen Systemträger und einen Nutzen anzugeben, mit denen ein Gehäuse für einen integrierten Schaltkreis realisiert werden kann, das eine höhere Anzahl von Außenanschlüssen zuläßt, bei gleichzeitiger Flächenminimierung der Außenanschlüsse und Verfahren zur kostengünstigen Herstellung derartiger elektronischer Bauteile, Systemträger und Nutzen anzugeben. The object of the invention is an electronic component, specify a system carrier and a benefit with which a Housing for an integrated circuit can be realized can, which allows a higher number of external connections, at simultaneous area minimization of the external connections and Process for the inexpensive production of such electronic components, system support and benefits.

Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. This task is solved by the subject of independent claims. Advantageous developments of the invention result from the dependent claims.

Erfindungsgemäß umfaßt ein elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, auf seiner Unterseite Flächen von Außenkontakten. Darüber hinaus weißt das elektronische Bauteil auf der Unterseite Aussparungen auf, die in Haltestegen für die Außenkontakte angeordnet sind. Die Außenkontakte sind durch die auf der Unterseite des elektronischen Bauteils angeordneten Aussparungen an entsprechend definierten Stellen voneinander elektrisch getrennt. According to the invention, an electronic component includes on the Underside distributed external contacts and with at least one Semiconductor chip, one-sided in a plastic molding compound embedded and on an external contact A system carrier's chip island is arranged on its Bottom surfaces of external contacts. Beyond that you know electronic component on the bottom cutouts, which are arranged in holding webs for the external contacts. The External contacts are through the on the bottom of the Electronic component arranged recesses on accordingly defined points electrically separated from each other.

Dazu wird ein besonders strukturierter Systemträger eingesetzt, der spezielle Haltestege aufweist, um den Außenkontakt der Chipinsel und die übrigen Außenkontakte in vorgegebenen Positionen zu halten. Die vorgesehenen Aussparungen auf der Unterseite des elektronischen Bauteils dienen dazu, die zunächst auf dem Systemträger über Haltestege elektrisch miteinander verbundenen Außenkontaktflächen elektrisch voneinander zu trennen und sind deshalb als Trennstellen in den Haltestegen angeordnet. This will be a specially structured system carrier used, which has special holding bars to the external contact the chip island and the other external contacts in predetermined Hold positions. The cutouts provided on the Bottom of the electronic component are used initially on the system carrier via holding bars electrically interconnected external contact surfaces electrically separated from each other and are therefore as separation points in the Holding bars arranged.

Gegenüber der BGA-Gehäuse-Technologie hat das elektronische Bauteil dieser Erfindung den Vorteil, daß es mit Hilfe der Systemträgertechnologie und damit wesentlich preiswerter herstellbar ist. Ein weiterer Vorteil des elektronischen Bauteils liegt darin, daß die Außenkontaktflächen keine Höcker tragen müssen wie bei der BGA-Gehäusetechnologie, sondern eine flächige Kontaktierung ermöglichen, da sie unmittelbar durch Strukturierung des Systemträgers und nachfolgende Trenntechnik realisierbar sind. Compared to the BGA housing technology, this has electronic Component of this invention has the advantage that it with the help of System carrier technology and thus much cheaper can be produced. Another advantage of electronic Component lies in the fact that the external contact surfaces are not bumps have to wear as with the BGA housing technology, but Allow extensive contact because it is immediate by structuring the system support and subsequent ones Separation technology can be implemented.

Der Abstand zwischen den Außenkontakten und dem Außenkontakt der Chipinsel wird wesentlich von der Materialdicke des Systemträgers bestimmt, indem die Strukturierung des Systemträgers durch beidseitiges selektives Ätzen eines Metallbandes zur Herstellung eines Systemträgerbandes oder einer Metallplatte zur Herstellung eines Nutzen durchgeführt wird. Dieses beidseitige Ätzen führt zu einer Profilierung der Systemträgerstruktur im Querschnitt, die ein Verankern der einen Außenkontakt bildenden Chipinsel und der übrigen Außenkontakte in einer Kunststoffpreßmasse verbessert. The distance between the external contacts and the external contact The chip island is significantly dependent on the material thickness of the System support determined by the structuring of the System carrier by selective etching of a metal strip on both sides for the production of a system carrier tape or Metal plate is made to produce a benefit. This etching on both sides leads to a profiling of the System carrier structure in cross section, which is anchoring one External contact forming chip island and the other external contacts improved in a plastic molding compound.

Das Ätzen ermöglicht ferner die Schaffung von speziellen Haltestegen für die Außenkontakte. Diese Haltestege können dabei teilweise eine verminderte Materialstärke aufweisen, indem an den Positionen für die Haltestege der Systemträger oder der Nutzen einseitig von der Oberseite eines Rohlings oder einseitig von der Unterseite eines Rohlings geätzt wird. Die somit hergestellten Halbleiterstege können auf der Unterseite des elektronischen Bauteils unsichtbar sein, wenn der Systemträger oder der Nutzen einseitig von unten geätzte Haltestege aufweist, und sind nur dann auf der Unterseite des elektronischen Bauteils sichtbar, wenn Haltestege durch einseitiges Ätzen des Systemträgers oder des Nutzen von der Oberseite aus hergestellt sind. Gleichzeitig kann durch die verminderte Materialstärke dieser Haltestege auch der Abstand der Haltestege voneinander minimiert werden. The etching also enables the creation of special ones Retaining bars for the external contacts. These holding bars can be used partially have a reduced material thickness by on the positions for the support bars of the system carrier or the Use one-sided from the top of a blank or is etched from one side of the underside of a blank. The thus semiconductor fins can be made on the underside of the electronic component to be invisible if the System carrier or the use of retaining bars etched on one side from below has, and are only on the bottom of the electronic component visible when holding bars due to one-sided Etch the leadframe or the benefit from the top are made. At the same time, the diminished Material thickness of these holding bars also the distance of the Retaining bars are minimized from each other.

Die Aussparungen auf der Unterseite des elektronischen Bauteils können isoliert eingebrachte Trennstellen sein, die in Form von einzelnen isolierten Aussparungen jeden der zum Halten von Außenrandkontakten, Außenkontakten und zum Halten der Chipinsel vorgesehenen Haltestege durchtrennen. Das bedeutet, daß die Unterseite des erfindungsgemäßen elektronischen Bauteils eine Anzahl von Aussparungen in Form von Kratern aufweist, die ein Merkmal dieser Erfindung sind. The cutouts on the bottom of the electronic Component can be isolated separation points that are in Form of individual isolated recesses for each of the Holding external edge contacts, external contacts and for holding the Cut through the holding bars provided. That means, that the bottom of the electronic according to the invention Component a number of recesses in the form of craters which are a feature of this invention.

Eine Ausführungsform der Erfindung sieht vor, daß das elektronische Bauteil in dem Randbereich seiner Unterseite Außenrandkontakte und in dem Zentrum der Unterseite eine Chipinsel aufweist. Auf der Unterseite zwischen der Außenkontaktfläche der Chipinsel und den Außenkontaktflächen der Außenrandkontakte sind zusätzliche Ausgangskontaktflächen von zusätzlichen Ausgangskontakten angeordnet, die von Haltestegen in der Kunststoffpreßmasse in Position gehalten werden. Durch die Aussparungen sind die zusätzlichen Ausgangskontakte, die Chipinsel und/oder die Außenkontakte an entsprechend definierten Stellen voneinander elektrisch getrennt. An embodiment of the invention provides that electronic component in the edge region of its underside External edge contacts and a chip island in the center of the underside having. On the underside between the external contact area the chip island and the external contact areas of the External edge contacts are additional output contact areas from additional output contacts arranged by holding bars in the Plastic molding compound to be held in position. Through the Cutouts are the additional output contacts that Chip island and / or the external contacts on accordingly defined points electrically separated from each other.

Ein derartiges elektronisches Bauteil hat den Vorteil, daß auf der gesamten Unterseite des elektronischen Bauteils minimierte Flächen für Außenkontakte zur Kontaktierung der Rückseite eines Chips angeordnet werden können. Mit dieser Ausführungsform ist es möglich, elektronische Bauteile zu realisieren, die auf ihrer Unterseite Außenkontaktflächen anbieten, in einer Dichte, wie sie sonst nur bei BGA-Gehäusen möglich sind. Such an electronic component has the advantage that on the entire underside of the electronic component minimized areas for external contacts to contact the rear of a chip can be arranged. With this Embodiment, it is possible to electronic components realize the external contact surfaces on their underside offer, in a density that is otherwise only found in BGA packages possible are.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Trennfugen sind. Derartige Trennfugen können Sägespuren darstellen, die nachträglich zum Durchtrennen der Haltestege quer zu den Haltestegen in die Unterseite des elektronischen Bauteils eingebracht sind. Ein derartiges Bauteil hat den Vorteil, daß derartige Trennfugen gleichzeitig der Wärmeabfuhr dienen können, da sie eine rippenförmige Unterseite des elektronischen Bauteils realisieren. Another embodiment of the invention provides that the Cut-outs are joints. Such joints can Represent saw marks that can be used to cut through the Retaining bars across the retaining bars in the bottom of the electronic component are introduced. Such a thing Component has the advantage that such joints at the same time the heat dissipation can serve as it is a rib-shaped Realize the underside of the electronic component.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Ätzspuren aufweisen. Derartige Ätzspuren können lokal und isoliert unmittelbar an den Trennstellen für die Haltestege eingebracht sein, so daß keine Nuten oder Krater auf der Unterseite zu sehen sind, sondern das elektronische Bauteil auf der Unterseite aufgrund der Anwendung einer Ätzmaske definierte exakte Unterbrechungen der Haltestege aufweist. Zum Einbringen von Ätzspuren werden die Haltestege auf der Unterseite sichtbar im Bereich der Trennstelle angeordnet, was beim Einbringen von Sägespuren nicht unbedingt erforderlich ist, da ein Sägeblatt auch vollständig in Kunststoff eingebettete Haltestege durchtrennen kann. Another embodiment of the invention provides that the Recesses have etching marks. Such etching traces can locally and isolated directly at the separation points for the Retaining bars can be introduced so that no grooves or craters can be seen on the bottom, but the electronic Component on the underside due to the application of a Etching mask defined exact interruptions of the holding bars having. The holding bars are opened to introduce etching marks the underside visible in the area of the separation point arranged, which is not necessarily when introducing saw marks is necessary because a saw blade is also completely in Can sever plastic embedded retaining bars.

In einer weiteren Ausführungsform der Erfindung können die Aussparungen Zerstäubungsspuren aufweisen. Um derartige zerstäubte bzw. gesputterte Aussparungen herzustellen, werden Zerstäubungstechniken bzw. Sputtertechniken angewandt, die sowohl das Material metallischer Haltestege als auch eine darauf liegende Kunststoffpreßmasse zerstäuben können. Somit sind Aussparungen, die Zerstäubungsspuren aufweisen, unabhängig von der Zugänglichkeit der Haltestege auf der Unterseite eines Bauteils vorhanden. In a further embodiment of the invention, the Recesses have sputtering marks. To such to produce atomized or sputtered recesses Atomization techniques or sputtering techniques applied, the both the material of metallic holding bars and one can atomize plastic molding compound lying on it. Consequently are recesses that show signs of atomization, regardless of the accessibility of the holding bars on the underside of a component.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Verdampfungsspuren aufweisen. Derartige Verdampfungsspuren können an definierten einzelnen Trennstellen eingebracht sein und sowohl die metallischen Haltestege als auch eine darauf liegende Kunststoffmasse verdampfen, so daß auch derartige Aussparungen sowohl tiefliegende Haltestege als auch auf der Unterseite sichtbare Haltestege elektrisch trennen können. Another embodiment of the invention provides that the Recesses have evaporation traces. such Evaporation traces can be found at defined individual separation points be introduced and both the metallic retaining webs as well evaporate a plastic mass lying thereon, so that also such recesses both low-lying holding bars as electrical holding bars also visible on the underside can separate.

In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß das elektronische Bauteil auf seiner Unterseite Trennfugen aufweist, die geradlinig angeordnet sind. Derartige Trennfugen können durch einfache Sägetechnik eingebracht werden und längs auf der Unterseite des Bauteils quer zu den Haltestegen verlaufen. Mit derartigen geradlinigen Trennfugen wird auf der Unterseite ein Rippenmuster realisiert, daß die Wärmeabgabe des elektronischen Bauteils fördert, bei gleichzeitiger Bereitstellung einer Vielzahl von Außenkontaktmöglichkeiten auf der Unterseite durch wenige Sägeschritte. In another embodiment of the invention provided that the electronic component on its underside Has parting lines that are arranged in a straight line. Such joints can be created using simple sawing technology and along the bottom of the component across the Footbridges run. With such straight-line parting lines a rib pattern is realized on the underside that the Heat emission of the electronic component promotes providing a variety of External contact options on the underside through a few sawing steps.

In einer weiteren Ausführungsform des elektronischen Bauteils sind die Trennfugen auf der Unterseite geradlinig und parallel zu Unterseitenkanten des elektronischen Bauteils angeordnet. Bei dieser Ausführungsform des elektronischen Bauteils wird eine Vielzahl von Haltestegen mit einer Trennfuge durchtrennt und gleichzeitig eine Vielzahl von isolierten Außenkontakten auf der Unterseite des elektronischen Bauteils realisiert. In a further embodiment of the electronic component the joints on the underside are straight and parallel to the underside edges of the electronic component arranged. In this embodiment of the electronic component is a variety of holding bars with a parting line severed and at the same time a variety of isolated External contacts on the underside of the electronic component realized.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Chipinsel, die Außenramdkontakte und/oder die zusätzlichen Ausgangskontakte eine gleiche Materialdicke aufweisen, wobei diese Materialdicke der Materialdicke des Systemträgerrohlings entsprechen kann. Diese Ausführungsform der Erfindung hat dann einen besonderen Vorteil, wenn die Strukturierung des Systemträgers mittels doppelseitigem Ätzen erfolgt ist und somit formschlüssige in der Kunststoffpreßmasse verankerbare Profile für die Chipinsel, die Außenrandkontakte und/oder die zusätzlichen Ausgangskontakte vorhanden sind. Die Haltestege können im Prinzip die gleiche Materialdicke wie die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte aufweisen. Die Aussparungen in den Haltestegen werden bei dieser Ausführungsform der Erfindung der Materialstärke angepaßt. Another embodiment of the invention provides that the Chipinsel, the outer edge contacts and / or the additional Output contacts have the same material thickness, whereby this material thickness the material thickness of the System carrier blank can correspond. This embodiment of the invention has a particular advantage when structuring of the system carrier by means of double-sided etching and thus positive in the plastic molding compound anchorable profiles for the chip island, the outer edge contacts and / or the additional output contacts are present. In principle, the holding bars can have the same material thickness like the chip island, the outer edge contacts and the additional ones Have output contacts. The cutouts in the Retaining bars are the in this embodiment of the invention Adjusted material thickness.

In einer weiteren Ausführungsform der Erfindung weisen die durch die Aussparungen elektrisch getrennten Haltestege eine gegenüber der Chipinsel, den Außenrandkontakten und/oder den zusätzlichen Ausgangskontakten geringere Materialdicke auf. Diese geringere Materialdicke wird durch einseitiges Ätzen entweder von der Oberseite des Systemträgers oder von der Unterseite des Systemträgers aus erreicht. Diese geringere oder verminderte Materialdicke für die Haltestege hat den Vorteil, daß der Haltesteg entweder innerhalb der Kunststoffmasse an der Oberseite des Systemträgers verläuft und somit von der Unterseite des elektronischen Bauteils nicht sichtbar ist oder die verminderte Materialdicke wird durch einseitiges Ätzen von der Oberseite her erreicht, so daß der Haltesteg auf der Unterseite des elektronischen Bauteils angeordnet ist und somit von der Unterseite des elektronischen Bauteils für ein Trennen sichtbar ist. In a further embodiment of the invention, the through the recesses electrically isolated holding bars opposite the chip island, the outer edge contacts and / or the additional output contacts of lower material thickness. This lower material thickness is due to one-sided etching either from the top of the leadframe or from the Underside of the system carrier reached. This lesser or reduced material thickness for the holding bars has the advantage that the retaining web either within the plastic mass the top of the system carrier runs and thus from the Underside of the electronic component is not visible or the reduced material thickness is due to one-sided Etching reached from the top, so that the holding bridge on the underside of the electronic component is arranged and thus from the bottom of the electronic component for one Disconnect is visible.

Wenn die Haltestege an ihren Trennstellen von der Unterseite aus sichtbar sind, hat das den Vorteil, daß beispielsweise Ätzmasken oder Sägespuren genau justierbar sind. In einer weiteren Ausführungsform der Erfindung werden die Haltestege nur an den Stellen, an denen sie zu trennen sind, auf die Unterseite des elektronischen Bauteils geführt, und in den übrigen Bereichen liegen sie auf der von der Unterseite des elektronischen Bauteils nicht sichtbaren Oberseite des Systemträgers. If the support bars at their separation points from the bottom are visible, it has the advantage that, for example Etching masks or saw marks are precisely adjustable. In a Another embodiment of the invention are the retaining webs only in the places where they can be separated, on the Bottom of the electronic component guided, and in the other areas they are on the bottom of the electronic component not visible top of the System support.

Aufgrund der zunehmenden Speicherkapazität von elektronischen Bauteilen und aufgrund des zunehmenden Platzbedarfs für Logikschaltungen sowie für Hochfrequenzbauteile mit angeschlossener Logik werden die erforderlichen Chipflächen ständig größer. In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Chipinsel kleiner als die Rückseite des Halbleiterchips ausgeführt ist. Das bedeutet, daß innerhalb der Kunststoffpreßmasse der Halbleiterchip die Chipinselfläche überragt. In derartigen Fällen sieht die vorliegende Erfindung vor, auch die Unterseite des elektronischen Bauteils für zusätzliche Ausgangskontakte zu nutzen, die dann unterhalb des Halbleiterchips angeordnet sind. In diesen Bereichen, in denen der Halbleiterchip die Chipinsel überragt, sind rund um den Halbleiterchip Bondflächen oder Bondfinger auf Haltestegen vorgesehen, die keine Trennstellen aufweisen, sondern zu zusätzlichen Ausgangskontakten führen, die unterhalb des Halbleiterchips angeordnet sind. Bei einer derartigen Anwendung werden die Haltestege nicht allein zum Positionieren und Halten der zusätzlichen Ausgangskontakte unter dem Halbleiterchip verwendet, sondern gleichzeitig als Bondfinger eingesetzt, was eine relativ dichte Packung von Bondverbindungen und eine dichte Anordnung von Außenkontakten auf der Unterseite eines elektronischen Bauteils ermöglicht. Due to the increasing storage capacity of electronic Components and due to the increasing space requirements for Logic circuits as well as for high frequency components connected logic, the required chip areas are constantly greater. In another embodiment of the invention provided that the chip island smaller than the back of the Semiconductor chips is executed. That means that inside the plastic molding compound of the semiconductor chip Chip island area dominates. In such cases, the present sees Invention before, even the bottom of the electronic component to use for additional output contacts, which then are arranged below the semiconductor chip. In these Areas in which the semiconductor chip protrudes above the chip island are around the semiconductor chip bond areas or bond fingers provided on holding bars that have no separation points, but lead to additional output contacts that are arranged below the semiconductor chip. At a such an application, the retaining webs are not the only Position and hold the additional output contacts under the Semiconductor chip used, but also as a bond finger used, which is a relatively tight packing of bond connections and a dense arrangement of external contacts on the Bottom of an electronic component enables.

Bei einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß unterhalb des Halbleiterchips zusätzlich angeordnete Ausgangskontakte eine gegenüber der Chipinsel verminderte Materialdicke aufweisen. Diese verminderte Materialdicke kann durch einseitiges Ätzen an den Positionen der zusätzlichen Ausgangskontakte von der Oberseite des Systemträgers aus erfolgen und gleichzeitig mit dem Herstellen von entsprechend gestalteten Haltestegen durchgeführt werden. Es sind folglich keine zusätzlichen Strukturierungs- bzw. Ätzschritte erforderlich, es können vielmehr die für die Strukturierung eines Systemträgerrohlings einzusetzenden Ätzschritte verwendet und für die Positionierung von zusätzlichen Ausgangskontakten unterhalb eines Halbleiterchips optimiert werden. In another embodiment of the invention provided that additionally arranged below the semiconductor chip Output contacts decreased compared to the chip island Have material thickness. This reduced material thickness can by one-sided etching at the positions of the additional ones Output contacts from the top of the lead frame take place and simultaneously with the manufacture of accordingly designed holding bars are carried out. It is consequently no additional structuring or etching steps rather, it can be used for structuring a System carrier blank used etching steps and for the positioning of additional output contacts can be optimized below a semiconductor chip.

Eine weitere Ausführungsform der Erfindung sieht vor, daß zusätzliche Ausgangskontaktflächen zwischen den Außenrandkontaktflächen und der Chipinsel versetzt und gestaffelt auf der Unterseite des elektronischen Bauteils angeordnet sind. Mit einer derartigen versetzten und gestaffelten Anordnung kann die Dichte der Außenkontaktflächen auf der Unterseite des elektronischen Bauteils optimiert und damit die Zahl der Außenkontaktflächen maximiert werden. Somit ist es mit der Erfindung möglich, unter Einsatz der Systemträgertechnologie eine Außenkontaktdichte auf der Unterseite eines elektronischen Bauteils zu erreichen, die bisher nur mit der in Bezug auf Platzbedarf und Kosten aufwendigen und komplexen BGA- Gehäuse-Technologie erreichbar ist. Another embodiment of the invention provides that additional output contact areas between the Outer edge contact surfaces and the chip island offset and staggered on the Bottom of the electronic component are arranged. With such a staggered and staggered arrangement can the density of the external contact areas on the underside of the optimized electronic component and thus the number of External contact areas can be maximized. So it is with the Invention possible using system carrier technology an external contact density on the underside of a to achieve electronic component that was previously only related to the complex and complex BGA Housing technology is achievable.

Ein weiterer Aspekt der Erfindung sieht vor, für das erfindungsgemäße Bauteil einen Nutzen zur gleichzeitigen Herstellung mehrerer elektronischer Bauteile mit auf der Unterseite verteilten Außenrandkontakten mit jeweils mindestens einem Halbleiterchip zur Verfügung zu stellen. Ein derartiger Nutzen weist eine Systemträgerstruktur in einer Metallplatte auf, wobei die Positionen für die elektronischen Bauteile mit Halbleiterchips in Zeilen und Spalten auf dem Nutzen angeordnet sind. Der Nutzen weist folglich Chipinseln auf, die ebenfalls in Zeilen und Spalten angeordnet sind und jeweils von Außenrandkontakten umgeben sind. Another aspect of the invention provides for Component according to the invention a benefit for simultaneous production several electronic components with on the bottom distributed outer edge contacts with at least one each To provide semiconductor chip. Such one Benefit shows a system support structure in a metal plate on, the positions for the electronic components with Semiconductor chips in rows and columns on the panel are arranged. The benefit therefore has chip islands that are also arranged in rows and columns and each of Outer edge contacts are surrounded.

Bei einer Ausführungsform des erfindungsgemäßen Nutzens sind Haltestege vorgesehen, die es ermöglichen, daß zusätzliche Ausgangskontakte zwischen der zentralen Chipinsel und den im Randbereich angeordneten Außenrandkontakten positioniert werden können. Gegenüber isoliert auf einem Systemträger hergestellten elektronischen Bauteilgehäusen hat der Nutzen den Vorteil, daß für mehrere in Zeilen und Spalten angeordnete Halbleiterchips zunächst eine gemeinsame Kunststoffpreßmasse aufgebracht wird, so daß der Nutzen im Prinzip aus einer Kunststoffgehäuseschicht auf einer strukturierten Metallplatte besteht, wobei innerhalb der Kunststoffgehäuseschicht die Halbleiterchips auf Chipinseln der Metallplatte angeordnet sind und die Chips mit ihren Kontaktflächen auf ihren aktiven Oberseiten über Bondverbindungen mit Außenkontakten und bei der vorliegenden Ausführungsform mit zusätzlichen Ausgangskontakten verbunden sind. In one embodiment of the benefits according to the invention Retaining bars are provided that allow additional Output contacts between the central chip island and the im Positioned outer edge contacts positioned edge area can be. Opposite isolated on a leadframe Manufactured electronic component housings has the benefit of Advantage that for several arranged in rows and columns Semiconductor chips first a common plastic molding compound is applied so that the benefit in principle from a Plastic case layer on a textured There is a metal plate, the inside of the plastic housing layer Semiconductor chips arranged on chip islands of the metal plate and the chips with their contact areas on their active Top sides via bond connections with external contacts and at the present embodiment with additional Output contacts are connected.

Ein derartig aufgebauter Nutzen hat den Vorteil, daß auf seiner Unterseite für mehrere elektronische Bauteile gleichzeitig die Aussparungen an den Trennstellen für die Haltestege eingebracht werden können. Somit hat ein derartiger Nutzen den Vorteil, daß die Herstellung der erfindungsgemäßen elektronischen Bauteile kostengünstig und gleichzeitig für mehrere Bauteile realisierbar wird. Der Nutzen unterscheidet sich folglich vom einzelnen elektronischen Bauteil dadurch, daß erst durch Trennen des Nutzen in einzelne Bauteile die Gehäusegeometrie des einzelnen Bauteils realisiert wird. Eine übliche Trenntechnik ist dabei das Sägen, wobei mit dem Sägevorgang die Außenrandkontakte auch an den Seitenrändern des elektronischen Bauteils freigelegt werden. Such a benefit has the advantage that its bottom for several electronic components at the same time the cutouts at the separation points for the holding bars can be introduced. So has such a benefit the advantage that the manufacture of the invention electronic components inexpensively and simultaneously for several Components can be realized. The benefits differ consequently of the individual electronic component in that only by separating the benefits into individual components Housing geometry of the individual component is realized. A The usual separation technique is sawing, whereby with the Sawing the outer edge contacts also on the side edges of the electronic component are exposed.

Durch Profilsägen kann erreicht werden, daß der Kunststoffgehäuseschicht des einseitig vergossenen Nutzen eine profilierte Form gegeben wird, so daß die Randseiten der Außenrandkontakte aus der Kunststoffpreßmasse des Einzelgehäuses eines elektronischen Bauteils herausragen. Ein besonderes Merkmal dieses Nutzens sind die über die Unterseite des Nutzens verteilten Aussparungen an den Trennstellen für die Haltestege, die über die Unterseite verteilt angeordnet sind. Diese Aussparungen können auch als Trennfugen dargestellt werden und sind dann geradlinig und parallel zu den Randkanten des Nutzens ausgerichtet. Das hat den Vorteil, daß die Aussparungen für eine Vielzahl von Trennstellen durch ein einfaches Einbringen einer Trennfuge auf der Unterseite des Nutzens realisiert werden können. Die Aussparungen können dabei Sägespuren, Ätzspuren, Zerstäubungsspuren und/oder Verdampfungsspuren auf der Unterseite des Nutzens aufweisen. Profile saws can be used to ensure that the Plastic housing layer of one-sided molded benefit profiled shape is given so that the edges of the External edge contacts from the plastic molding compound of the single housing protrude electronic component. A special feature of these benefits are those over the bottom of the benefits distributed recesses at the separation points for the holding bars, which are distributed across the bottom. This Cutouts can also be represented as parting lines and are then straight and parallel to the edges of the Benefits. This has the advantage that the recesses for a large number of separation points through a simple Insert a parting line on the underside of the panel can be realized. The recesses can Saw marks, etching marks, atomization marks and / or Evidence of evaporation on the underside of the panel.

In einer weiteren Ausführungsform des Nutzens weisen die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte gleiche Materialdicken auf, während die Haltestege gegenüber diesen Komponenten mit geringerer Materialdicke ausgestattet sind. Das hat den Vorteil, daß die Aussparungen lediglich eine Tiefe von dieser geringeren Materialdicke aufweisen, was die Herstellung der Aussparungen vereinfacht. In a further embodiment of the benefits, the Chipinsel, the outer edge contacts and the additional Output contacts have the same material thickness, while the Retaining bars compared to these components with less Material thickness are equipped. This has the advantage that the Cutouts are only a depth of this lesser Material thickness have what the manufacture of the recesses simplified.

Bei einer weiteren Ausführungsform des Nutzens überragt der Halbleiterchip die Fläche der Chipinsel, so daß Außenkontaktflächen bei einem derartigen Nutzen unterhalb des Halbleiterchips vorgesehen werden können. Dies hat den Vorteil einer größeren Anzahl von Außenkontakten, die nun auch unter dem Halbleiterchip angeordnet werden können. Gleichzeitig erschwert es jedoch die Möglichkeiten des Bondens von auf dem Rand des Halbleiterbauteils angeordneten Kontaktflächen zu den zusätzlichen Ausgangskontaktflächen oder zu Kontaktfingern der Außenrandkontakte. In a further embodiment of the benefit, the Semiconductor chip the area of the chip island, so that External contact areas with such a benefit below the Semiconductor chips can be provided. This has the advantage of one larger number of external contacts, which are now also under the Semiconductor chip can be arranged. simultaneously however, it complicates the possibilities of bonding on the Edge of the semiconductor component arranged contact surfaces the additional output contact areas or to Contact fingers of the outer edge contacts.

Um den Halbleiterchip beim Bonden zu stabilisieren, wird in einer weiteren Ausführungsform der Erfindung ein Werkzeug vorgesehen, daß in dem Bereich der Kontaktflächen des Halbleiterchips diesen Halbleiterchip von der Unterseite aus stützt. Ein derartiges Werkzeug ist in seinen Dimensionen und seinen stützenden Vorsprüngen speziell für den Bondvorgang angepaßt, so daß die auftretenden Kräfte über das Bondwerkzeug abgefangen werden können und die Belastungen des Halbleiterchips vermindert werden. In order to stabilize the semiconductor chip during bonding, in a further embodiment of the invention a tool provided that in the area of the contact surfaces of the Semiconductor chips this semiconductor chip from the bottom supports. Such a tool is in its dimensions and its supporting projections especially for the bonding process adjusted so that the forces occurring over the Bonding tool can be intercepted and the loads on the Semiconductor chips can be reduced.

Ein weiterer Aspekt der Erfindung sieht einen Systemträger vor, für mehrere elektronische Bauteile mit auf der Unterseite des Systemträgers verteilten Außenrandkontakten, die jeweils einem Halbleiterchip der elektronischen Bauteile zugeordnet sind. Für die Halbleiterchips weist der Systemträger Chipinseln auf. Ferner besitzt der Systemträger Außenrandkontakte, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei der Außenkontakt der Chipinsel mindestens mit einem der Außenrandkontakte über einen Haltesteg verbunden ist. Dieser Haltesteg weist eine verminderte Materialdicke auf. Another aspect of the invention provides a leadframe before, for several electronic components with on the Underside of the system carrier distributed outer edge contacts that one semiconductor chip each of the electronic components assigned. The leadframe for the semiconductor chips Chip Islands on. The system carrier also has External edge contacts, which are made using retaining bars with a system carrier frame are connected, the external contact of the chip island at least with one of the outer edge contacts via a holding bridge connected is. This footbridge has a diminished one Material thickness on.

Die Struktur des erfindungsgemäßen Systemträgers hat den Vorteil, daß sie in ein Metallband oder in eine Metallplatte durch beidseitiges Ätzen eingebracht werden kann. Dabei bedeutet beidseitiges Ätzen ein Ätzen von der Oberseite eines Systemträgerrohlings und gleichzeitig von der Unterseite dieses Systemträgerrohlings, wobei Oberseite und Unterseite durch unterschiedliche Ätzmasken an den Stellen vor einem Ätzen geschützt sind, welche die Systemträgerstruktur darstellen sollen. Für Bereiche von verminderter Materialdicke wie für die Haltestege können die Ätzmasken für die Oberseite und für die Unterseite derart strukturiert sein, daß das Ätzmittel nur von einer Seite aus das Material abträgt. Damit ist der Vorteil verbunden, daß derart verdünnte Haltestege zwischen Chipinsel und Außenrandkontakten und/oder Systemträgerrahmen mit geringem Aufwand durchtrennt werden können. The structure of the system carrier according to the invention has the Advantage that they are in a metal band or in a metal plate can be introduced by etching on both sides. there means double-sided etching from the top of one System carrier blank and at the same time from the bottom this system carrier blank, with top and bottom through different etching masks in the places in front of you Etching are protected, which the system carrier structure should represent. For areas of reduced material thickness such as the etching masks for the top and be structured for the bottom so that Etchant removes the material from only one side. So that is the advantage associated with such thinned retaining webs between chip island and outer edge contacts and / or System carrier frames can be severed with little effort.

In einer bevorzugten Ausführungsform des Systemträgers entspricht die verminderte Materialdicke der Haltestege etwa der halben Systemträgerdicke. Damit ist der Vorteil verbunden, daß die Haltestege bei Einsatz des Systemträgers zur Herstellung von elektronischen Bauteilen mit Kunststoffgehäuse auf der Unterseite sichtbar sein können oder von einer dünnen Kunststoffschicht der Kunststoffpreßmasse des Gehäuses bedeckt sein können. Dazu ist wahlweise die verminderte Materialdicke der Haltestege zur Unterseite oder zur Oberseite des Systemträgers hin angeordnet. In a preferred embodiment of the system carrier the reduced material thickness of the retaining webs corresponds approximately to that half system carrier thickness. This has the advantage that the holding bars when using the system carrier for Manufacture of electronic components with a plastic housing the bottom can be visible or from a thin Plastic layer of the plastic molding compound of the housing can be covered. This is optionally the diminished Material thickness of the holding webs to the bottom or to the top of the System carrier arranged out.

Eine weitere Ausführungsform des Systemträgers sieht vor, daß die Haltestege mit ihrer verminderten Materialdicke nur in den Bereichen zur Unterseite hin des Systemträgers angeordnet sind, in denen eine Aussparung zur späteren elektrischen Trennung des Halbleitersteges vorgesehen ist. Die übrigen Bereiche des Halbleitersteges mit verminderter Materialdicke sind jedoch zur Oberseite des Systemträgers hin angeordnet und können somit in vorteilhafter Weise als Bondfinger für das Anbringen von Bonddrähten verwendet werden. Another embodiment of the system carrier provides that the retaining bars with their reduced material thickness only in the areas arranged towards the underside of the system carrier are in which a recess for later electrical Separation of the semiconductor web is provided. The remaining areas of the semiconductor web with reduced material thickness are however arranged towards the top of the leadframe and can therefore advantageously be used as bond fingers for the attachment of bond wires can be used.

Eine weitere Ausführungsform des Systemträgers sieht vor, daß die verminderte Dicke der Haltestege in dem Systemträger mittels selektivem Ätzen von der Oberseite und/oder der Unterseite eines Systemträgerrohlings her eingebracht ist. Ein derartiger Rohling kann ein Metallband sein oder eine Metallplatte. Another embodiment of the system carrier provides that the reduced thickness of the holding webs in the leadframe by means of selective etching from the top and / or the Underside of a system carrier blank is introduced. On such a blank can be a metal strip or one Metal plate.

Ist die Struktur des Systemträgers aus Chipinseln, Außenrandkontakten und zusätzlichen Ausgangskontakten sowie Haltestegen und mit Verbindungen zum Systemträgerrahmen durch doppelseitiges selektives Ätzen in dem Systemträgerrohling eingebracht, so bildet sich ein vorteilhaftes Ätzprofil im Querschnitt aus, das wegen seiner vorspringenden Randkontur in der Materialmitte eine sichere Verankerung der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte in der einseitig aufgepreßten Kunststoffmasse bei der Gehäuseherstellung gewährleistet. If the structure of the leadframe is made up of chip islands, External edge contacts and additional output contacts as well Retaining bars and with connections to the lead frame double-sided selective etching in the leadframe blank introduced, so forms an advantageous etching profile in the Cross-section from that because of its projecting edge contour in a secure anchorage of the chip island in the middle of the material External edge contacts and the additional output contacts in the plastic mass pressed on one side at the Housing manufacture guaranteed.

Ein Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling weist folgende grundlegende Verfahrensschritte auf:

  • - Maskieren der Oberseite und der Unterseite des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken,
  • - doppelseitiges Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen,
  • - Entfernen der unsymmetrischen Ätzmasken.
A method for producing a system carrier from a metal plate or a metal strip as a system carrier blank has the following basic method steps:
  • Masking the top and bottom of the system carrier blank with different etching masks which are structured asymmetrically with respect to one another,
  • - double-sided etching of the masked system carrier blank under one-sided thin etching of holding bars at correspondingly defined locations,
  • - Remove the asymmetrical etching masks.

Die erfindungsgemäße Einführung von unsymmetrischen Ätzmasken bei der Herstellung von Systemträgern hat einerseits den Vorteil, daß Haltestege verminderter Materialdicke herstellbar sind und sogar Haltestege realisiert werden können, die teilweise an der Oberseite und teilweise an der Unterseite des Systemträgers verlaufen. Ein doppelseitiges Ätzen mit unsymmetrischen Ätzmasken hat darüber hinaus den Vorteil, daß sehr enge Schrittweiten und damit geringe Abstände zwischen den zusätzlichen Ausgangskontakten, den Außenrandkontakten, den Chipinseln und den Haltestegen realisiert werden können. The introduction of asymmetrical etching masks according to the invention in the manufacture of lead frames on the one hand Advantage that retaining webs of reduced material thickness can be produced are and even holding bridges can be realized that partly at the top and partly at the bottom of the System carrier run. A double-sided etching with asymmetrical etching masks also has the advantage that very narrow increments and therefore small distances between the additional output contacts, the outer edge contacts, the Chip islands and the holding bars can be realized.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens zur Herstellung des Systemträgers erfolgt die doppelseitige Ätzung durch Naßätzen. Dabei kann durch einen relativ schmalen Schlitz in der Ätzmaske eine genau definierte Ätzkontur unter dem Schlitz erreicht werden. Das Ätzen bewirkt unter dem Schlitz eine gleichmäßige beidseitige Unterätzung, wodurch eine gleichmäßige Vergrößerung der Breite des Ätzgrabens gegenüber der Ätzschlitzbreite erreicht werden kann. Die Breite des Ätzgrabens entspricht maximal der doppelten Ätztiefe plus der Breite des Schlitzes in der Ätzmaske. In a further preferred implementation example of the The method for producing the system carrier is carried out double-sided etching by wet etching. It can be done by a relative narrow slot in the etching mask a precisely defined Etching contour can be reached under the slot. The etching does under the slot there is an even undercut on both sides, thereby increasing the width of the Etching trench can be achieved compared to the width of the etching slot. The The width of the etched trench corresponds to a maximum of twice Etch depth plus the width of the slot in the etch mask.

Mit einem weiteren Durchführungsbeispiel des Verfahrens können durch Ätzen unter unsymmetrischen Ätzmasken Haltestege hergetellt werden, die im Querschnitt zueinander versetzt angeordnet sind und eine verminderte Materialdicke mit einem Rasterabstand von voller Materialstärke des Systemträgers plus Ätzschlitzbreite aufweisen. Bei einseitigem Ätzen ergibt sich hingegen ein Rasterabstand von mindestens zweifacher Materialstärke plus Ätzschlitzbreite. Darüber hinaus hat das doppelseitige Ätzen den Vorteil, daß in der Materialmitte des Systemträgerrohlings die Chipinseln, die Außenrandkontakte und teilweise die zusätzlichen Ausgangskontakte ein scharfkantiges Ätzprofil ausbilden. Dieses vorspringende Ätzprofil im Mittenbereich der Materialstärke sorgt für eine sichere Verankerung der einzelnen Komponenten des Systemträgers wie der später aufzubringenden Kunststoffpreßmasse für das Gehäuse der elektronischen Bauteile. With another implementation example of the method can be held by etching under asymmetrical etching masks are produced, which are offset in cross-section to each other are arranged and a reduced material thickness with a Grid spacing of full material thickness of the system carrier plus etch slot width. With one-sided etching results there is, however, a grid spacing of at least two Material thickness plus etching slot width. In addition, that double-sided etching has the advantage that in the middle of the material System carrier blanks the chip islands, the outer edge contacts and partially the additional output contacts Form a sharp-edged etching profile. This protruding etching profile in the middle of the material thickness ensures a safe Anchoring the individual components of the system carrier such as the later to be applied plastic molding compound for the Housing of the electronic components.

Ein Verfahren zur Herstellung eines elektronischen Bauteils mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in einer Kunststoffpreßmasse einseitig eingebettet ist und auf einer mindestens einen Außenkontakg bildenden Chipinsel eines Systemträgers angeordnet ist, weist folgende Verfahrensschritte auf:

  • - Bereitstellen eines strukturierten Systemträgers für mehrere in Zeilen und/oder Spalten angeordnete elektronische Bauteile mit Außenkontakten, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei im Zentrum einer Bauteilposition eine einen Außenkontakt bildende Chipinsel angeordnet ist und von Haltestegen in Position gehalten wird, wobei die Haltestege gegenüber der Chipinsel eine verminderte Materialdicke aufweisen,
  • - Aufbringen von Halbleiterchips auf die Chipinseln,
  • - Herstellen von Bondverbindungen zwischen Kontaktflächen auf den Halbleiterchips und Kontaktanschlußflächen oder Kontaktfingern auf den Außenkontakten,
  • - Aufpressen einer Kunststoffpressmasse auf den Systemträger bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen,
  • - Einbringen von Aussparungen auf der Unterseite des Nutzens unter Durchtrennen der Haltestege für die Außenkontakte,
  • - Trennen des Nutzens in einzelne elektronische Bauteile.
A method for producing an electronic component with external contacts distributed on the underside and with at least one semiconductor chip which is embedded on one side in a plastic molding compound and is arranged on a chip island of a system carrier which forms at least one external contact has the following method steps:
  • - Providing a structured system carrier for a plurality of electronic components arranged in rows and / or columns with external contacts, which are connected to a system carrier frame via holding webs, a chip island forming an external contact being arranged in the center of a component position and being held in position by holding webs, the Retaining webs have a reduced material thickness compared to the chip island,
  • - application of semiconductor chips to the chip islands,
  • Producing bond connections between contact areas on the semiconductor chips and contact connection areas or contact fingers on the external contacts,
  • Pressing a plastic molding compound onto the system carrier or onto a corresponding benefit at least in the area of the component positions,
  • - Making recesses on the underside of the panel by cutting through the holding bars for the external contacts,
  • - Separation of the benefits into individual electronic components.

Bei einem Durchführungsbeispiel des Verfahrens werden zum Bereitstellen eines strukturierten Systemträgers zwischen Chipinsel und Außenkontakten im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte vorgesehen. Das hat den Vorteil, daß die Anzahl der Außenkontakte mit steigender Flächengröße des Halbleiterchips erhöht werden kann. Die Anzahl der Außenkontakte wächst mit der Fläche des Halbleiterchips in ähnlicher Weise wie bei Gehäusen der BGA-Technologie, die jedoch wesentlich aufwendiger und kostenintensiver als die Systemträgertechnologie ist. In an implementation example of the method Provision of a structured system support between Chip island and external contacts in the edge area of each component position additional output contacts are provided. That has the advantage, that the number of external contacts with increasing area size of the semiconductor chip can be increased. The number of External contacts grow with the surface of the semiconductor chip similar to the case of BGA technology, however much more complex and expensive than that System carrier technology is.

Bei einem weiteren Durchführungsbeispiel des Verfahrens zur Herstellung eines elektronischen Bauteils erfolgt das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Laserverdampfen der Haltestege an vorbestimmten Stellen. Dazu kann ein Laserstrahl über die Unterseite des Nutzens gerastert werden und die Trennstellen, an denen die Haltestege zu trennen sind, isoliert bzw. einzeln abtasten. In another implementation example of the method for The manufacture of an electronic component takes place Make recesses on the bottom of the panel or of each component using laser evaporation of the holding bars at predetermined locations. A laser beam can be scanned across the Bottom of the panel and the separation points, at which the holding bars are to be separated, insulated or scan individually.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Sägen von Sägenuten quer zu den Haltestegen erfolgt. Das Einbringen von Sägenuten auf der Unterseite des Nutzens, nachdem dieser mit einer Kunststoffmasse auf seiner Oberseite abgedeckt worden ist, ist ein relativ kostengünstiges Verfahren, um in kurzer Zeit mit wenigen Sägespuren eine große Zahl von zusätzlichen Ausgangskontakten und Außenrandkontakten elektrisch voneinander zu trennen. Another example of implementation of the method provides that the insertion of recesses on the bottom of the Use or of each component by sawing saw grooves transversely to the holding bars. The introduction of saw grooves on the bottom of the benefit after this with a Plastic mass has been covered on its top is a relatively inexpensive way to get around in a short amount of time with a few saw marks, a large number of additional ones Output contacts and outer edge contacts electrically from each other to separate.

Ein weiteres Durchführungsbeispiel sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Trockenätztechnik der Haltestege an vorbestimmten oder entsprechend definierten Stellen erfolgt. Eine derartige Trockenätztechnik kann durch reaktives Ionensputtern durchgeführt werden, bei dem die beschleunigten Ionen mit freigelegten Flächen der Haltestege aus Metall reagieren und somit schnell und effektiv eine Trockenätzgrube an diesen Stellen schaffen. Dazu ist es erforderlich, die Unterseite des Nutzens mit einer Schutzmaske zu versehen, damit die Flächen der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte nicht beim Trockenätzschritt beschädigt werden. Ein Vorteil dieses Trockenätzens ist, daß Unterätzungen vermieden werden. Another implementation example provides that the Making recesses on the bottom of the panel or of each component using the dry etching technology of the holding bars at predetermined or appropriately defined points he follows. Such a dry etching technique can be done by reactive Ion sputtering is carried out at the accelerated rate Ions with exposed surfaces of the metal holding bars react and thus quickly and effectively to a dry etching pit create these places. This requires that To provide a protective mask on the underside of the panel the areas of the chip island, the outer edge contacts and the additional output contacts not during the dry etching step to be damaged. An advantage of this dry etching is that Undercuts are avoided.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Nassätztechnik der Haltestege an vorbestimmten Stellen erfolgt. Auch bei der Nassätztechnik muß vorher die Unterseite des Nutzens durch eine Schutzschicht geschützt sein, in der lediglich die Trennstellen zur Herstellung von Aussparungen in den Haltestegen freigelegt sind. Another example of implementation of the method provides that the insertion of recesses on the bottom of the Benefits or each component using the wet etching technology of Holding bridges at predetermined locations. Even with the Wet etching technology must first pass through the bottom of the panel a protective layer in which only the Separation points for making cutouts in the Treads are exposed.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Zerstäubungstechnik der Haltestege an vorbestimmten Stellen erfolgt. Für eine derartige Zerstäubungstechnik werden Inertgasionen unter hoher Beschleunigungsspannung geradlinig auf die Unterseite des Nutzens geschossen, wobei freigelegte und ungeschützte Bereiche der Unterseite des Nutzens zerstäubt werden. Somit können definierte Bereiche auf der Unterseite des Nutzens elektrisch voneinander getrennt werden. Another example of implementation of the method provides that the insertion of recesses on the bottom of the Benefits or each component using atomization technology the holding webs are carried out at predetermined locations. For one Such sputtering technology becomes inert gas ions high acceleration voltage straight to the bottom of the Benefit shot, being exposed and unprotected Areas of the bottom of the benefit are atomized. So you can defined areas on the bottom of the panel electrically be separated from each other.

Schließlich kann der Nutzen in Einzelbauteile mittels Sägetechnik aufgetrennt werden, wobei Profilsägen dafür sorgen können, daß die einzelnen Bauteile eine vorbestimmte Randkontur in der Gehäuseform erhalten. Bei der Sägetechnik werden gleichzeitig auf den Randseiten des elektronischen Bauteils die Seitenflächen der Außenrandkontakte freigelegt, so daß die Außenrandkontakte sowohl auf den Randseiten eines elektronischen Bauteils als auch auf der Unterseite eines elektronischen Bauteils kontaktierbar sind. Finally, the benefits can be divided into individual components Sawing technology are separated, whereby profile saws ensure this can that the individual components a predetermined Edge contour preserved in the housing shape. When sawing technology at the same time on the edges of the electronic component the side surfaces of the outer edge contacts are exposed, so that the outer edge contacts both on the edge sides of a electronic component as well as on the underside of a electronic component can be contacted.

Vor dem Vergießen des Nutzens von der Oberseite aus mit einer Kunststoffpreßmasse werden die Kontaktflächen auf der aktiven Oberseite des Halbleiterchips mit Kontaktanschlussflächen oder Bondfingern für die Außenkontakte bzw. für die Außenrandkontakte und zusätzlichen Ausgangskontakte verbunden. Dazu sind unterschiedliche Bonddrahtlängen erforderlich, wobei die zum Halbleiterchip nächstliegenden zusätzlichen Ausgangskontakte eine kürzere Bonddrahtlänge erfordern als die vom Chiprand weiter entfernt angeordneten Außenrandkontakte. Zusätzliche Ausgangskontakte und Außenrandkontakte, die weiter als die maximal zulässige Bonddrahtlänge von der Chipkante entfernt sind, haben Bondfinger, die eine Bondfläche in Chipnähe aufweisen. Before shedding the benefit from the top with a Plastic molding compound are the contact surfaces on the active Top of the semiconductor chip with contact pads or bond fingers for the external contacts or for the External edge contacts and additional output contacts connected. To different bond wire lengths are required, the closest to the semiconductor chip Output contacts require a shorter bond wire length than that of External edge contacts located further away from the chip. Additional output contacts and outer edge contacts that go further than the maximum permissible bond wire length from the chip edge are removed, have bond fingers that have a bond area near the chip exhibit.

Zusammenfassend ist festzustellen, daß durch Ätz-, Säge- oder andere Trenntechniken teils vor, teils nach dem Umpressen des Bauteils mit einer Kunststoffmasse aus einem Metallblech mit Anschlußstrukturen und Haltestegen ein Halbleitergehäuse erzeugt wird, bei dem in vorteilhafter Weise die Chipinselaufhängungen bzw. die Haltestege für die Chipinsel geöffnet und damit für eine Beschaltung nutzbar gemacht werden können. Ferner können mehrreihige Außenkontaktanordnungen ermöglicht werden, wie sie sonst nur bei der BGA-Gehäusetechnik möglich sind. Schließlich kann in gewissem Umfang über Bondfinger eine Umverdrahtung nach innen unter einen Halbleiterchip oder auch nach außen zu weiter vom Chiprand entfernten zusätzlichen Ausgangskontakten oder Außenrandkontakten erfolgen. Damit ermöglicht die Erfindung kostengünstige, hochpolige Halbleitergehäuse, deren Anschlußgeometrie mit preiswerten Ätz- und Trennverfahren erzeugt werden, ohne Verwendung teurer Substrate oder Umverdrahtungsplatten. Darüber hinaus sind diese neuen elektronischen Bauteile in ihren thermischen und elektrischen Eigenschaften den Gehäusen von substratbasierenden BGA-Gehäusen überlegen. Diese Vorteile werden durch Kombination von zwei Möglichkeiten, nämlich Trenntechnik und Systemträgerstrukturierung durch Ätzrechnik, erreicht, wodurch weitere Vorteile erzielbar sind. In summary, it can be stated that by etching, sawing or other separation techniques partly before, partly after pressing the Component with a plastic mass from a metal sheet Connection structures and holding webs a semiconductor package is generated, in which the Chip island suspensions or the holding bars for the chip island opened and so that they can be used for wiring. Furthermore, multi-row external contact arrangements can be made possible as they are otherwise only possible with BGA housing technology are. Finally, to some extent, bond fingers can rewiring inside under a semiconductor chip or also outward to further away from the chip edge additional output contacts or external edge contacts. The invention thus enables inexpensive, multi-pole Semiconductor packages, the connection geometry with inexpensive etching and separation processes are generated without using expensive Substrates or rewiring plates. Beyond that these new electronic components in their thermal and electrical properties of the housings of superior to substrate-based BGA packages. These benefits are through Combination of two options, namely separation technology and System carrier structuring achieved by etching technology, whereby further advantages can be achieved.

Ferner kann durch unterstützende Designmaßnahmen die Struktur der Unterseite eines Halbleiterbauteils weiter optimiert werden. Diese Vorteile werden durch Einführen mindestens eines zusätzlichen Trennvorgangs nach dem Aufbringen der Kunststoffpreßmasse oder der Moldkappe beispielsweise vor dem Vereinzeln der Bauteile auf einem Nutzen erreicht. Ferner können diese Vorteile durch genaue Positionierung und geschickte Anordnung der Ätzmasken auf Ober- und Unterseite des Metallbleches für den Nutzen bzw. für den Substratträger erreicht werden. Dabei kann eine kostengünstige Naßätztechnik voll ausgereizt werden. Schließlich werden die Vorteile in manchen Fällen durch spezielles Design erreicht, wodurch die vorgenannten Maßnahmen teilweise ermöglicht oder effizient durchgeführt werden können. The structure can also be supported by supporting design measures the bottom of a semiconductor device further optimized become. These benefits are achieved by introducing at least one additional separation process after the application of the Plastic molding compound or the mold cap, for example, before Separation of the components achieved on one panel. Can also these advantages through accurate positioning and skillful Arrangement of the etching masks on the top and bottom of the Metal sheets for the benefit or for the substrate carrier can be achieved. This can be an inexpensive wet etching technique be fully exhausted. Finally, the benefits in achieved in some cases through a special design, whereby the the aforementioned measures partially made possible or efficient can be carried out.

Die Erfindung wird nun anhand von Ausführungsformen und Durchführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert. The invention is now based on embodiments and Implementation examples with reference to the attached Figures explained in more detail.

Fig. 1 zeigt eine schematische Ansicht einer Unterseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung, Fig. 1 is a schematic view showing an underside of an electronic component to a first embodiment of the invention,

Fig. 2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A-A in Fig. 1, Fig. 2 shows a schematic cross-sectional view of the first embodiment of the invention taken along section line AA in Fig. 1,

Fig. 3 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung, Fig. 3 is a schematic view showing the underside of an electronic component to a second embodiment of the invention,

Fig. 4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A-A in Fig. 3, Fig. 4 shows a schematic cross-sectional view of the second embodiment of the invention taken along section line AA in Fig. 3,

Fig. 5 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung, Fig. 5 is a schematic view showing the underside of an electronic component of a third embodiment of the invention,

Fig. 6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A-A in Fig. 5, Fig. 6 shows a schematic cross-sectional view of the third embodiment of the invention taken along section line AA in Fig. 5,

Fig. 7 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung, Fig. 7 is a schematic view showing the underside of an electronic component of a fourth embodiment of the invention,

Fig. 8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt entlang der Schnittlinie A-A der Fig. 7 vor einem Vergießen mit einer Kunststoffpreßmasse und nach dem Bonden unterschiedlicher Bonddrahtlängen, Fig. 8 shows a part of the fourth embodiment of the invention schematically in cross section along the section line AA of FIG. 7 before a casting with a plastic molding compound and after the bonding of different bond wire lengths,

Fig. 9 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung, Fig. 9 is a schematic view showing the underside of an electronic component of a fifth embodiment of the invention,

Fig. 10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege bzw. Leitungen, die mittels doppelseitigem Ätzen unter symmetrischen Ätzmasken hergestellt wurden, Fig. 10 shows a schematic cross-section through full-page holding webs or lines which have been prepared by means of double etching symmetrical etching masks,

Fig. 11 zeigt einen schematischen Querschnitt, in dem sich halbseitige Haltestege mit vollseitigen Außenkontakten abwechseln unter Einwirkung von nichtsymmetrischen Ätzmasken, Fig. 11 shows a schematic cross section in which half-sided retaining webs with a fully-side external contacts under the influence of alternate non-symmetrical etching masks,

Fig. 12 zeigt einen schematischen Querschnitt mit halbseitigen Haltestegen auf der oberen und unteren Hälfte der Materialstärke, Fig. 12 shows a schematic cross-section with half-sided retaining webs on the upper and lower half of the material thickness,

Fig. 13 zeigt einen schematischen Querschnitt halbseitiger Haltestege, die sich an den gegenüberliegenden Seiten abstützen. Fig. 13 shows a schematic cross-sectional half side retaining webs, which are supported on the opposite sides.

Fig. 1 zeigt eine schematische Ansicht einer Unterseite 2 eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Auf der Unterseite 2 des elektronischen Bauteils 1 dieser Ausführungsform sind siebzehn Außenkontakte 300 sichtbar angeordnet, von denen sechzehn Außenrandkontakte 3 in dem Randbereich des elektronischen Bauteils 1 sin und ein Außenkontakt 300 durch die eine im Zentrum der Unterseite 2 angeordnete Chipinsel 6 gebildet wird, wobei zwei Haltestege 10 zunächst mit der Chipinsel verbunden waren, um diese in Position zu halten. Während die Außenrandkontakte 3 und die Chipinsel 6 gleiche Materialdicken D aufweisen, sind die Haltestege 10 auf eine verminderte Materialdicke d heruntergeätzt und auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar. Um die beiden Außenrandkontakte 3, die über Haltestege 10 die Chipinsel 6 in Position halten, als isolierte Außenrandkontakte 3 einzusetzen, sind auf der Unterseite 2 des elektronischen Bauteils 1 dieser ersten Ausführungsform zwei langgestreckte Trennfugen 13 parallel zu den Unterseitenkanten 15 und 17 eingebracht. Die Sägespurtiefe dieser beiden Sägespuren 20 muß lediglich der verminderten Materialdicke der Haltestege 10 entsprechen, um sicherzustellen, daß auf der Unterseite 2 Aussparungen 9 eingebracht werden, die elektrisch und mechanisch die Außenrandkontakte 3 von der Chipinsel 6 trennen. Fig. 1 is a schematic view Figure 2 shows an underside of an electronic component 1 of a first embodiment of the invention. On the underside 2 of the electronic component 1 of this embodiment, seventeen external contacts 300 are visibly arranged, of which sixteen external edge contacts 3 are in the edge region of the electronic component 1 and an external contact 300 is formed by the one chip island 6 arranged in the center of the underside 2 , two of which Retaining webs 10 were initially connected to the chip island in order to hold it in position. While the outer peripheral contacts 3 and the chip island 6 have the same material thickness D, the retaining webs are etched down 10 d to a reduced material thickness and visible on the underside of the electronic component 2. 1 In order to use the two outer edge contacts 3 , which hold the chip island 6 in position via holding webs 10 , as insulated outer edge contacts 3 , two elongated parting lines 13 are introduced on the underside 2 of the electronic component 1 of this first embodiment, parallel to the underside edges 15 and 17 . The Sägespurtiefe these two saw marks 20 must correspond only to the reduced material thickness of the holding ribs 10, to insure that are placed on the bottom 2 recesses 9 which separate electrically and mechanically contacts the outer edge 3 of the chip island. 6

Die erste in Fig. 1 gezeigte Ausführungsform der Erfindung verzichtet zunächst auf die Herstellung von zusätzlichen Außenkontakten 3, die zwischen der Chipinsel 6 und den Außenrandkontakten 3 angeordnet werden können. Die Ausführungsform der Fig. 1 hat bereits den Vorteil gegenüber einem Standard VQFN-16-Gehäuse, daß jede der sechzehn Außenrandkontakte 3 unabhängig von dem Potential der Chipinsel 6 für eine elektrische Signalgabe genutzt werden kann. Dieses wurde durch das erfindungsgemäße Einbringen von Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 möglich und insbesondere durch das Vermindern der Materialdicke der Haltestege 10, so daß durch die Sägespuren 20 parallel zu den Unterseitenkanten 15 und 17 das Bauteil 1 nicht wesentlich geschwächt wird. Vielmehr ergeben die Sägespuren 20 eine rippenförmige Profilierung der Unterseite des elektronischen Bauteils, was einer besseren Wärmeabführung dient. The first in Fig. 1 embodiment of the invention shown, first dispensed to the production of additional outer contacts 3 between the chip island 6 and can be arranged the outer edge contacts 3. The embodiment of FIG. 1 already has the advantage over a standard VQFN-16 housing that each of the sixteen outer edge contacts 3 can be used for electrical signaling regardless of the potential of the chip island 6 . This was made possible by the provision of recesses 9 on the underside 2 of the electronic component 1 and, in particular, by reducing the material thickness of the holding webs 10 , so that the saw marks 20 parallel to the underside edges 15 and 17 do not significantly weaken the component 1 . Rather, the saw marks 20 result in a rib-shaped profile of the underside of the electronic component, which serves for better heat dissipation.

Fig. 2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A- A in Fig. 1. Komponenten gleicher Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. FIG. 2 shows a schematic cross-sectional view of the first embodiment of the invention along the section line A-A in FIG. 1. Components of the same functions as in FIG. 1 are identified by the same reference symbols and are not explained separately.

Auf der Unterseite 2 des elektronischen Bauteils 1 ist auf der rechten Seite der Querschnitt der langgestreckten Aussparung 9 zu sehen, die für Haltestege 10 eine Trennfuge darstellt und entsprechend dem Profil eines Sägeblattes 41 eine Sägespur 20 auf der Unterseite 2 des elektronischen Bauteils 1 hinterläßt. Auf der linken Seite der Fig. 2 ist auf der Unterseite 2 des elektronischen Bauteils 1 der Eingriff eines Sägeblattes 41 zur Trennung des auf die Materialdicke d reduzierten Haltesteges 10 gezeigt. Das Sägeblatt 41 ist Teil einer Hochgeschwindigkeitssäge, die in Drehrichtung B um die Sägeblattachse 42 eine Trennfuge 13 in die Unterseite 2 des elektronischen Bauteils 1 einarbeitet. Mit diesem Sägeblatt 41 wird der Haltesteg 10 für die Chipinsel 6, der eine verminderte Materialdicke d aufweist, durchtrennt, so daß die Chipinsel 6 von dem Außenrandkontakt 3 getrennt wird. Derartige Aussparungen 9 können gleichzeitig für mehrere elektronische Bauteile eines Nutzens eingebracht werden. On the underside 2 of the electronic component 1 , the cross section of the elongated recess 9 can be seen on the right side, which represents a parting line for holding webs 10 and leaves a sawing track 20 on the underside 2 of the electronic component 1 in accordance with the profile of a saw blade 41 . On the left side of FIG. 2, on the underside 2 of the electronic component 1, the engagement of a saw blade 41 for separating the holding web 10 reduced to the material thickness d is shown. The saw blade 41 is part of a high-speed saw that incorporates a parting line 13 into the underside 2 of the electronic component 1 in the direction of rotation B about the saw blade axis 42 . With this saw blade 41 , the holding web 10 for the chip island 6 , which has a reduced material thickness d, is severed, so that the chip island 6 is separated from the outer edge contact 3 . Such recesses 9 can be made simultaneously for several electronic components of a panel.

Fig. 2 zeigt ferner schematisch einen Halbleiterchip 4 im Querschnitt, der mittels einer Lotschicht 43 oder einer Klebeschicht 44 auf der Chipinsel 6 befestigt wurde, bevor Kontaktflächen 29 auf der aktiven Oberseite des Halbleiterchips über Bonddrähte 46 mit den Außenrandkontakten 3 verbunden werden. Um eine gute Bondverbindung zu sichern, ist die Oberseite der Außenrandkontakte 3 teilweise mit einer bondfähigen Beschichtung 48 bedeckt. Der gesamte Chipaufbau ist in einer Kunststoffpreßmasse 5 verpackt, die auf den Randseiten 33 und 35 des elektronischen Bauteils 1 durch Auftrennen eines Nutzen eine rechteckige Kontur aufweisen kann, wie es durch die gestrichelte Linie 49 gezeigt wird, oder durch Profilsägen auch abgeschrägte und andere Konturen erreichen kann, wie es durch die durchgezogenen Linien dargestellt wird. Durch entsprechende Formgebung eines Werkzeugsoberteils können auf dem Nutzen auch individuelle Gehäuseformen in entsprechenden Kavitäten mit Hilfe der Kunststoffpreßmasse 5 dargestellt werden. Selbst in diesen Fällen ist es möglich, die Trennfugen 13 auf der Unterseite des Nutzen für mehrere Bauteile gleichzeitig einzubringen. Fig. 2 further shows, schematically, a semiconductor chip 4 in cross-section, by means of a solder layer 43, or an adhesive layer was attached on the chip island 6 44 before contact surfaces 29 are connected to the active top side of the semiconductor chip through bonding wires 46 to the outer edge contacts 3. In order to ensure a good bond connection, the top of the outer edge contacts 3 is partially covered with a bondable coating 48 . The entire chip structure is packaged in a plastic molding compound 5 , which can have a rectangular contour on the edge sides 33 and 35 of the electronic component 1 by separating a panel, as shown by the dashed line 49 , or can also achieve beveled and other contours by means of profile saws can, as shown by the solid lines. By appropriate shaping of an upper part of the tool, individual housing shapes in corresponding cavities can also be represented on the panel using the plastic molding compound 5 . Even in these cases, it is possible to introduce the joints 13 on the underside of the panel for several components at the same time.

In den Fig. 1 und 2, die schematisch eine erste Ausführungsform der Erfindung darstellen, ist die Chipinsellänge und die Chipinselbreite a und b auf ungeradzahlige Vielfache des halben Rastermaßes bzw. der halben Schrittweite s von 0,25 mm gebracht. Dadurch fluchten die Chipinselkanten mit den Kanten der Außenrandkontaktflächen 19. Wird nun erfindungsgemäß an einer Seite der Chipinsel 6 eine gerade Anzahl von Außenrandkontakten 3 positioniert, so setzt sich automatisch die Trennfuge zwischen den Chipinselkanten und den Stirnseiten der Außenrandkontakte 3 weitgehend gerade bis zum Gehäuserand fort. Damit werden Bahnen für potentielle Sägeschnitte in die Gehäuseunterseite des elektronischen Bauteils 1 zum Auftrennen der Verbindungen der Haltestege 10, die in der Ausführungsform der Fig. 1 und 2 der Inselaufhängung dienen, geschaffen. In Figs. 1 and 2 schematically illustrate a first embodiment of the invention, the chip island length and the chip island width a and b brought s of 0.25 mm at odd multiples of half the grid spacing or half the step size. As a result, the chip island edges are aligned with the edges of the outer edge contact surfaces 19 . If, according to the invention, an even number of outer edge contacts 3 is now positioned on one side of the chip island 6 , the parting line between the chip island edges and the end faces of the outer edge contacts 3 automatically continues largely straight to the edge of the housing. This creates paths for potential saw cuts in the underside of the housing of the electronic component 1 for separating the connections of the holding webs 10 , which serve for the island suspension in the embodiment of FIGS. 1 and 2.

Die Trennvorgänge auf der Unterseite 2 des elektronischen Bauteils 1 zum Einbringen von Aussparungen 9 in den Haltestegen 10, können durch Sägen, Ätzen, Verdampfen mittels Laser oder Stromimpulsen oder durch Zerstäuben erreicht werden. Diese Trennvorgänge können dann durchgeführt werden, wenn der Zusammenhalt der Metallstrukturen des Systemträgers 7, wie er in Fig. 2 gezeigt wird, nicht mehr erforderlich ist. Das heißt, die Trennvorgänge werden nach dem Umpressen mit einer Kunststoffpreßmasse 5 und nach einem eventuellen Erzeugen einer geeigneten Lötoberfläche auf den von der Unterseite sichtbaren Metalloberflächen der Metallstruktur durchgeführt. The separation processes on the underside 2 of the electronic component 1 for making recesses 9 in the holding webs 10 can be achieved by sawing, etching, vaporization by means of lasers or current pulses or by atomization. These separation processes can be carried out when the cohesion of the metal structures of the system carrier 7 , as shown in FIG. 2, is no longer necessary. This means that the separating processes are carried out after the encapsulation with a plastic molding compound 5 and after a suitable soldering surface has possibly been produced on the metal surfaces of the metal structure which are visible from the underside.

Für ein Aufbringen einer Lötoberfläche auf der Unterseite der Chipinsel 6 und den Unterseiten der Außenrandkontakte 3 ist bei galvanischer Abscheidung einer Lotlegierung oder einer Goldlegierung eine zusammenhängende Metallstruktur erforderlich. Deshalb wird der Trennvorgang auf der Unterseite 2 eines Nutzens oder eines elektronischen Bauteils 1 erst durchgeführt, wenn keine zusammenhängende Metallstruktur mehr erforderlich ist. In order to apply a soldering surface to the underside of the chip island 6 and the undersides of the outer edge contacts 3 , a coherent metal structure is required in the case of electrodeposition of a solder alloy or a gold alloy. Therefore, the separation process on the underside 2 of a panel or an electronic component 1 is only carried out when a continuous metal structure is no longer required.

Die in den Fig. 1 und 2 skizzierten Sägeschnitte können sowohl in Längs- als auch in Querrichtung durchgeführt werden. Außerdem zeigt sich nun der Vorteil, daß die Haltestege 10 für die Chipinselaufhängung von der Chipseite her halbseitig vorgeätzt sind, wie es im schematischen Querschnitt der Fig. 2 zu sehen ist, so daß eine Sägetiefe von etwas mehr als der halben Materialdicke d des Systemträgers 7 durch das Sägeblatt 41 zu trennen ist. Mit dieser Vorgehensweise wird auch ein vorzeitiges Zersägen von Haltestegen 10 zwischen verschiedenen Bauteilen 1 verhindert, falls die Halbleiterbauelemente getrennt in Einzelkavitäten der Spritzgußform mit Plastikmasse umspritzt wurden und nur über den Blechstreifen des Systemträgers im Reihen- oder Matrixverbund zusammengehalten werden. The saw cuts outlined in FIGS . 1 and 2 can be carried out both in the longitudinal and in the transverse direction. In addition, there is now the advantage that the holding webs 10 for the chip island suspension are pre-etched on the chip side from the chip side, as can be seen in the schematic cross section of FIG. 2, so that a sawing depth of slightly more than half the material thickness d of the system carrier 7 is to be separated by the saw blade 41 . This procedure also prevents premature sawing of retaining webs 10 between different components 1 if the semiconductor components have been injection-molded with plastic compound in individual cavities of the injection mold and are only held together in a row or matrix composite via the metal strip of the system carrier.

Obgleich es in den Fig. 1 und 2 nicht gezeigt wird, sind grundsätzlich auch tiefere Trennschnitte möglich, wenn die IC-Gehäuse vorher auf eine Haftfolie aufgebracht werden oder beim Umpressen mit einer Kunststoffpreßmasse Plastikverbindungsstege zwischen den Gehäusen mit aufgespritzt werden, die den Verbund unabhängig von dem Blechstreifen des Systemträgers zusammenhalten. Ein derartiger Herstellungsprozess mit Zusammenhalten der Einzelbauteile über eine Haftfolie bzw. über Kunststoffverbindungsstege ist bei der Herstellung von LFBGA-Gehäusen anwendbar. Dabei wird eine enggepackte Matrix von Bauteilen mit einer gemeinsamen großen Preßmassenkappe umhüllt, die beim Vereinzeln der Bauteile vollständig durchsägt wird, wie es die gestrichelten Linien 49 in Fig. 2 darstellen. Although it is not shown in FIGS. 1 and 2, deeper separating cuts are fundamentally also possible if the IC housings are previously applied to an adhesive film or if plastic compound webs are injected between the housings during the encapsulation with a plastic molding compound, which independently of the composite hold the metal strip of the leadframe together. Such a manufacturing process with holding the individual components together via an adhesive film or via plastic connecting webs can be used in the manufacture of LFBGA housings. In this case, a closely packed matrix of components is encased with a common large molding compound cap, which is sawed through completely when the components are separated, as shown by the broken lines 49 in FIG. 2.

Mit den obigen und folgenden Maßnahmen wird eine Minimierung der erforderlichen Trennschritte oder Trennprozesse erreicht und gleichzeitig eine Maximierung der nutzbaren Anschlußzahlen ermöglicht. With the above and following measures, minimization the required separation steps or separation processes while maximizing the usable Connection numbers enabled.

Fig. 3 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Fig. 3 2 of an electronic component 1 is a schematic view of the underside of a second embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.

Bei dieser Ausführungsform der Erfindung sind die Kantenlängen a und b des elektronischen Bauteils 1 bis 3 mm lang. Die Kantenlänge k der Chipinsel 6 ist größer als die Kantenlänge h des auf der Chipinsel 6 aufgebrachten Halbleiterchips 4, dessen Umrisse mit einer gestrichelten Linie gekennzeichnet sind. Der Wiederholabstand bzw. die Schrittweite oder das Rastermaß s der Außenrandkontakte 3 ist in dieser Ausführungsform 0,5 mm, während die Länge 1 der Außenrandkontakte 3 0,4 mm beträgt. Bei dieser Ausführungsform der Erfindung ist die Chipinsel 6 über drei Haltestege 10 einseitig auf der rechten Seite des elektronischen Bauteils 1 gehalten, so daß mit nur einer Sägespur 20 in Pfeilrichtung C eine Trennfuge 13 eingebracht werden kann. Gleichzeitig ist trotz gleicher Außenabmaße der zweiten Ausführungsform der Erfindung wie bei der ersten Ausführungsform der Erfindung die Anzahl der Außenrandkontakte 3 auf 18 erhöht worden, bei gleichem Rastermaß s und gleichen Kantenlängen a und b. Dies wird dadurch erreicht, daß auf die Möglichkeit von quereingesägten Trennfugen verzichtet wird. Dadurch ist es möglich, auf den Längsseiten, die den Unterseitenkanten 15 und 17 entsprechen, zwei weitere Außenrandkontakte 3 unterzubringen. In this embodiment of the invention, the edge lengths a and b of the electronic component are 1 to 3 mm long. The edge length k of the chip island 6 is greater than the edge length h of the applied on the chip island 6 semiconductor chips 4, whose outlines are indicated by a dashed line. The repetition distance or the step size or the grid dimension s of the outer edge contacts 3 is 0.5 mm in this embodiment, while the length 1 of the outer edge contacts 3 is 0.4 mm. In this embodiment of the invention, the chip island 6 is held on one side via three holding webs 10 on the right side of the electronic component 1 , so that a parting line 13 can be introduced with only one sawing track 20 in the direction of arrow C. At the same time, despite the same outer dimensions of the second embodiment of the invention as in the first embodiment of the invention, the number of outer edge contacts 3 has been increased to 18, with the same pitch s and the same edge lengths a and b. This is achieved by dispensing with the possibility of cross-sawn joints. This makes it possible to accommodate two further outer edge contacts 3 on the long sides, which correspond to the underside edges 15 and 17 .

Die Chipinselaufhängung mit Hilfe der Haltestege 10 unterscheidet sich bei der zweiten Ausführungsform der Erfindung gegenüber der ersten Ausführungsform der Erfindung nicht nur darin, daß die Chipinsel 6 einseitig an Außenrandkontakten 3 aufgehängt ist, sondern auch daß die Haltestege 10 auf der Unterseite 2 des elektronischen Bauteils 1 schmaler ausgeführt werden, als die Außenrandkontakte 3. Diese Ausführungsform hat den Vorteil, daß sich in dem Systemträger 7, wie er in Fig. 4 zu sehen ist, die rauhe und vorspringende Ätzkante 50 um die Ecken 54 der Außenrandkontakte 3 auf den Anschlußstirnseiten 55 zusätzlich teilweise herumzieht, was die Außenrandkontakte 3 besser in der Kunststoffpreßmasse verankert, insbesondere auch wegen der rauheren Ätzoberflächen. Ein weiterer Vorteil der verminderten Breite der Haltestege 10 für die Chipinsel 6 ist, daß sich beim Löten des elektronischen Bauteils 1 auf eine Leiterplatte das Lot vom schmaleren Resthaltesteg eher wegzieht, als daß es den schmaleren Resthaltesteg benetzt. Somit ist die Gefahr von Lotbrücken auf der Unterseite des elektronischen Bauteils 1 vermindert. Damit kann die Sägespur oder die Aussparung 9 an den Trennstellen 12 schmaler ausgeführt werden. The chip island suspension with the aid of the holding webs 10 differs in the second embodiment of the invention from the first embodiment of the invention not only in that the chip island 6 is suspended on one side at the outer edge contacts 3 , but also in that the holding webs 10 are on the underside 2 of the electronic component 1 be made narrower than the outer edge contacts 3 . This embodiment has the advantage that in the system carrier 7 , as can be seen in FIG. 4, the rough and protruding etching edge 50 around the corners 54 of the outer edge contacts 3 on the connection end faces 55 also partially extends, which the outer edge contacts 3 better in the plastic molding compound anchored, especially because of the rougher etching surfaces. Another advantage of the reduced width of the holding webs 10 for the chip island 6 is that when the electronic component 1 is soldered onto a printed circuit board, the solder pulls away from the narrower remaining holding web rather than wetting the narrower remaining holding web. The risk of solder bridges on the underside of the electronic component 1 is thus reduced. The sawing track or the cutout 9 can thus be made narrower at the separation points 12 .

Ein weiterer Vorteil der zweiten Ausführungsform der Erfindung mit ihren schmaleren Haltestegen 10 ist, daß offene Metallflächen und Metall/Kunststoffgrenzflächen, die mögliche Angriffsflächen für Korrosion bzw. als Eintrittspforten für das Eindringen von Ionen und Feuchte darstellen, stark verkleinert werden. Weiterhin kann als Vorteil angesehen werden, daß Zonen mit verringertem Querschnitt als Schmelzsicherungen mit einem Stromstoß verdampft werden können. Das bedeutet, daß der Trennvorgang durch einen einfachen Stromstoß zwischen Außenrandkontakt 3 und Chipinsel 6 durchgeführt werden kann. Je geringer der verbliebene Metallquerschnitt ist, desto einfacher und schonender kann ein elektrisches und mechanisches Trennen erfolgen. Dazu wird eine Speisespannung über die Haltestege 10 kurzgeschlossen. Dieses kann über Federkontakte an Außenkontakten 300 erfolgen, die in schneller Folge durchgeschaltet werden. Es können beliebig viele Inselaufhängungen oder auch Haltestege 10 zwischen Außenrandkontakten 3 und zusätzlichen Ausgangskontakten auf diese Weise getrennt werden. Der Trennvorgang mittels Stromstoß hat den Vorteil, daß keine durchgehende geradlinige Sägebahn auf der Unterseite des elektronischen Bauteils vorzusehen ist, sondern vielmehr trennende Aussparungen an den entsprechend definierten Trennstellen 12 entstehen. Another advantage of the second embodiment of the invention with its narrower retaining webs 10 is that open metal surfaces and metal / plastic interfaces, which represent possible attack surfaces for corrosion or as entry points for the penetration of ions and moisture, are greatly reduced. It can also be considered an advantage that zones with a reduced cross section can be vaporized as fuses with a current surge. This means that the separation process can be carried out by a simple current surge between the outer edge contact 3 and the chip island 6 . The smaller the remaining metal cross-section, the easier and gentler electrical and mechanical separation can take place. For this purpose, a supply voltage is short-circuited via the holding bars 10 . This can be done via spring contacts on external contacts 300 , which are switched through in quick succession. Any number of island suspensions or retaining webs 10 can be separated between outer edge contacts 3 and additional output contacts in this way. The separation process by means of a current surge has the advantage that there is no need for a continuous straight saw line on the underside of the electronic component, but rather there are separating recesses at the appropriately defined separation points 12 .

Fig. 4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A- A in Fig. 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. FIG. 4 shows a schematic cross-sectional view of the second embodiment of the invention along the section line A-A in FIG. 3. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained in detail.

Der schematische Querschnitt der Fig. 4 zeigt das einseitige Einbringen einer Sägespur 20 auf der rechten Unterseite 2 des elektronischen Bauteils 1, die ausreicht, um die einseitig an Haltestegen 10 aufgehängte Chipinsel 6 von den Außenrandkontakten 3 auf der rechten Unterseite 2 des elektronischen Bauteils 1 zu trennen. Auf der linken Seite werden mit dem Bezugszeichen 50 vorspringende Ätzkonturen gezeigt, die dadurch entstehen, daß bei der Herstellung des Systemträgers 7 von der Unterseite 25 des Systemträgers und gleichzeitig von der Oberseite 23 des Systemträgers 7 Ätzprofile eingebracht werden. Die vorspringende Ätzkante 50 verbessert die Verankerung der Außenrandkontakte 3 und der Chipinsel 6 in der Kunststoffpreßmasse 5. The schematic cross section of FIG. 4 shows the unilateral introduction of a sawing track 20 on the right lower side 2 of the electronic component 1, sufficient to unilaterally suspended on holding webs 10 chip island 6 from the outer edge contacts 3 on the right lower side 2 of the electronic component 1 to separate. On the left side 50 projecting Ätzkonturen are shown by the reference numeral arising from the fact that the system carrier 7 and etch profiles are introduced in the preparation of the lead frame 7 of the bottom 25 of the same from the top 23 of the leadframe. The projecting etched edge 50 improves the anchoring of the outer edge contacts 3 and the chip island 6 in the plastic molding compound 5 .

Fig. 5 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Fig. 5 is a schematic view of an electronic component 2 1 shows the underside of a third embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.

Bei dieser Ausführungsform der Erfindung sind zwischen Chipinsel 6 und Außenrandkontakten 3 zwei weitere Reihen von zusätzlichen Ausgangskontakten 11 angeordnet. Dabei ist die Unterseite 2 des elektronischen Bauteils 1 derart optimiert, daß mit wenigen Trennschritten eine Vielzahl von zusätzlichen Ausgangskontakten 11 auf der Unterseite 2 des elektronischen Bauteils 1 herstellbar werden. In dieser Ausführungsform sind es sechs Trennfugen 13 in Längsrichtung, die auf der Unterseite 2 eingebracht werden, und zwei Trennfugen 13 in Querrichtung, womit eine Anzahl von Anschlußmöglichkeiten in Form von Außenrandkontakten 3 und zusätzlichen Ausgangskontakten 11 geschaffen wird, die in dieser Ausführungsform dreiundsechzig beträgt, wobei die Fläche der Unterseite 2 des elektronischen Bauteils 1 nicht wesentlich gegenüber der ersten und zweiten Ausführungsform vergrößert wird. Es werden lediglich in Richtung auf jede der Unterseitenkanten 14, 15, 16, 17 zwei Rastermaße s hinzugefügt. In this embodiment of the invention, two further rows of additional output contacts 11 are arranged between chip island 6 and outer edge contacts 3 . The underside 2 of the electronic component 1 is optimized in such a way that a large number of additional output contacts 11 can be produced on the underside 2 of the electronic component 1 with a few separation steps. In this embodiment there are six separating joints 13 in the longitudinal direction, which are introduced on the underside 2 , and two separating joints 13 in the transverse direction, which creates a number of connection options in the form of outer edge contacts 3 and additional output contacts 11 , which in this embodiment is sixty-three, wherein the area of the underside 2 of the electronic component 1 is not significantly increased compared to the first and second embodiments. Only two grid dimensions s are added in the direction of each of the underside edges 14 , 15 , 16 , 17 .

Die Chipinsel 6 ist von großflächigen Außenkontakten 51, 52, 53 umgeben. Dabei ist der großflächige Außenkontakt 51 als rechter Winkel ausgeführt und kann die elektronische Schaltung mit einem Massepotential auf seiner gesamten Länge versorgen, obwohl eine halbseitige Trennfuge 13 den winkelförmigen Außenkontakt 51 von der Unterseite 2 her auf halber Materialdicke d in Pfeilrichtung C durchtrennt. Der weitere großflächige Anschlußkontakt 52 kann für die positive Potentialversorgung des Halbleiterchips 4 vorgesehen werden und der großflächige Außenkontakt 53 für ein entsprechendes negatives Potential dienen. Die übrigen Anschlüsse aus kleinflächigen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 können für Signalanschlüsse vorgesehen werden. Mit Hilfe der insgesamt acht Trennfugen 13, die von der Unterseite 2 aus in das elektronische Bauteil 1 eingebracht werden, kann diese Vielfalt an Anschlußvarianten auf der Unterseite eines elektronischen Bauteils 1, das mit Hilfe der Systemträgertechnologie herstellbar ist, eingebracht werden. Damit kann diese Technologie mit der inzwischen eingeführten BGA- Gehäusetechnologie durchaus konkurrieren. The chip island 6 is surrounded by large-area external contacts 51 , 52 , 53 . The large-area external contact 51 is designed as a right angle and can supply the electronic circuit with a ground potential over its entire length, although a half-sided joint 13 cuts through the angled external contact 51 from the underside 2 to half the material thickness d in the direction of the arrow C. The further large-area connection contact 52 can be provided for the positive potential supply of the semiconductor chip 4 and the large-area external contact 53 can be used for a corresponding negative potential. The remaining connections from small-area additional output contacts 11 and outer edge contacts 3 can be provided for signal connections. With the aid of a total of eight parting lines 13 , which are introduced into the electronic component 1 from the underside 2 , this variety of connection variants can be introduced on the underside of an electronic component 1 , which can be produced using the system carrier technology. This means that this technology can compete with the BGA package technology that has now been introduced.

Während die Geometrie der Außenrandkontakte 3 der zweiten Ausführungsform der Erfindung beibehalten wurde, sind mit einem regelmäßigen Rastermaß von 0,5 mm in dem Bereich zwischen Chipinsel 6 und Außenrandkontakten 3 zusätzliche Ausgangskontakte 11 eingefügt. Ferner bilden die großflächigen Außenkontakte 51, 52, 53 einen Versorgungsring um die Chipinsel 6, der hier für drei mögliche Potentiale, nämlich ein Erdpotential sowie ein negatives und ein positives Versorgungspotential, getrennt ist. Die Haltestege 10 dieser dritten Ausführungsform sind durchgängig von der Chipseite her auf eine verminderte Materialdicke d geätzt, wie es der schematische Querschnitt der Fig. 6 zeigt. Somit existieren diese Haltestege 10 nur in der unteren Hälfte des Metallbleches für den Systemträger 7. Somit können sie mit Hilfe von Sägegräben oder Sägespuren 20 oder durch Verdampfen mittels Stromstoß oder durch selektives Ätzen nach Aufdruck einer Ätzmaske getrennt werden. While the geometry of the outer edge contacts 3 of the second embodiment of the invention has been retained, 3 additional output contacts 11 are inserted with a regular grid dimension of 0.5 mm in the area between the chip island 6 and the outer edge contacts. Furthermore, the large-area external contacts 51 , 52 , 53 form a supply ring around the chip island 6 , which is separated here for three possible potentials, namely an earth potential and a negative and a positive supply potential. The holding webs 10 of this third embodiment are etched continuously from the chip side to a reduced material thickness d, as the schematic cross section of FIG. 6 shows. These retaining webs 10 thus only exist in the lower half of the metal sheet for the system carrier 7 . Thus, they can be separated with the help of saw trenches or saw marks 20 or by evaporation by means of a current surge or by selective etching after an etching mask has been printed on.

Fig. 6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A- A in Fig. 5. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. FIG. 6 shows a schematic cross-sectional view of the third embodiment of the invention along the section line A-A in FIG. 5. Components with the same functions as in the previous figures are identified by the same reference numerals and are not explained separately.

Das mit den Fig. 5 und 6 gezeigte Konstruktionsprinzip erlaubt die Erweiterung und Vergrößerung der Unterseite eines elektronischen Bauteils 1 auf mehrere offene und geschlossene Versorgungsringe und beliebig viele Anschlußreihen in einem vorgegebenen Rastermaß, das in dieser Ausführungsform 0,5 mm beträgt. Eine maximale Begrenzung ergibt sich zunächst lediglich aus der maximal möglichen und herstellbaren Bonddrahtlänge, wie sie in Fig. 6 mit den Bezugsziffern 38, 39, 40 gezeigt werden. Am weitesten entfernt von den Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 sind die Außenrandkontakte 3, welche die größte Bondlänge 40 in dieser Ausführungsform erfordern. Die Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 können entgegen der schematischen Skizze der Fig. 6 in einer Reihe entlang den Rändern des Halbleiterchips 4 angeordnet sein. Trotz dieser Möglichkeit der Vergleichmäßigung der Bonddrahtlängen sind die Bonddrahtlängen 40 zu den Außenrandkontakten 3 im Bereich der Ecken des elektronischen Bauteils 1 am längsten, so daß diese Bonddrahtlängen 40 die Größe der Unterseite 2 eines elektronischen Bauteils 1 gemäß dem erfindungsgemäßen Konstruktionsprinzip und damit die maximale Anzahl möglicher Außenkontakte 300 auf der Unterseite 2 in dieser Ausführungsform begrenzen. The construction principle shown with Figs. 5 and 6 allows for expansion and enlargement of the underside of an electronic component 1 on a plurality of open and closed supply rings and any number of rows of terminals in a predetermined pitch which is 0.5 mm in this embodiment. A maximum limitation initially results only from the maximum possible and producible bond wire length, as shown in FIG. 6 with the reference numbers 38 , 39 , 40 . The most distant from the contact areas 29 on the active upper side 45 of the semiconductor chip 4 are the outer edge contacts 3 , which require the greatest bond length 40 in this embodiment. The contact surfaces 29 on the active upper surface 45 of the semiconductor chip 4 can receive the schematic diagram of FIG. Be arranged in a row along the edges of the semiconductor chip 4 6. Despite this possibility of equalizing the bond wire lengths, the bond wire lengths 40 to the outer edge contacts 3 are longest in the area of the corners of the electronic component 1 , so that these bond wire lengths 40 are the size of the underside 2 of an electronic component 1 according to the construction principle according to the invention and thus the maximum number possible Limit external contacts 300 on the underside 2 in this embodiment.

Der schematische Querschnitt der Fig. 6 zeigt, daß sämtliche Haltestege 10 eine verminderte Materialdicke d aufweisen. Ferner zeigt die schematische Ansicht der Unterseite 2 des elektronischen Bauteils 1 mit Fig. 5, daß die Breite der Haltestege 10 geringer ist als die Breite der Außenkontakte 300, so daß die oben erwähnten Vorteile für die Gestaltung der Haltestege 10 in der dritten Ausführungsform der Erfindung ebenso wie bei der zweiten Ausführungsform der Erfindung voll ausgeschöpft wird. The schematic cross section of FIG. 6 shows that all the holding webs 10 have a reduced material thickness d. Furthermore, the schematic view of the underside 2 of the electronic component 1 with FIG. 5 shows that the width of the holding webs 10 is less than the width of the external contacts 300 , so that the advantages mentioned above for the design of the holding webs 10 in the third embodiment of the invention as well as in the second embodiment of the invention is fully exploited.

Fig. 7 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Schwarz markierte Flächen in den Fig. 5, 7 und 9 kennzeichnen Metallstrukturen mit voller Materialstärke eines Systemträgers. Gestreifte und karierte Flächen liegen unterhalb der Zeichenebene. Mit durchzogenen Linien begrenzte Haltestege 10 liegen in der Zeichenebene und weisen eine verminderte Materialstärke auf. Mit gestrichelten Linien begrenzte Haltestege 10 liegen unterhalb der Zeichenebene und weisen eine verminderte Materialstärke auf. Fig. 7 is a schematic view of Figure 2 shows the underside of an electronic component 1 of a fourth embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately. Areas marked in black in FIGS. 5, 7 and 9 indicate metal structures with full material thickness of a system carrier. Striped and checkered areas lie below the drawing level. Holding webs 10 delimited by solid lines lie in the plane of the drawing and have a reduced material thickness. Holding webs 10 delimited by dashed lines lie below the plane of the drawing and have a reduced material thickness.

Die vierte Ausführungsform der Erfindung unterscheidet sich von der dritten Ausführungsform der Erfindung, wie sie in Fig. 5 gezeigt wird, dadurch, daß die Fläche des Halbleiterchips 4 größer ist als die Fläche der Chipinsel 6. Somit überragt der Halbleiterchip 4 die Chipinsel 6, so daß nun die Möglichkeit gegeben ist, weitere Reihen und Spalten von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 anzuordnen. Diese zusätzlichen Ausgangskontakte 11 liegen teilweise unterhalb des Halbleiterchips 4 und werden durch Haltestege 10 zwischen Chipinsel 6 und Außenrandkontakten 3 gehalten. The fourth embodiment of the invention differs from the third embodiment of the invention as shown in FIG. 5 in that the area of the semiconductor chip 4 is larger than the area of the chip island 6 . The semiconductor chip 4 thus projects above the chip island 6 , so that there is now the possibility of arranging further rows and columns of additional output contacts 11 below the semiconductor chip 4 . These additional output contacts 11 are partially below the semiconductor chip 4 and are held by holding bars 10 between the chip island 6 and the outer edge contacts 3 .

Bei dieser vierten Ausführungsform der Erfindung werden die Vorteile der erfindungsgemäßen Verminderung der Dicke der Haltestege 10 voll ausgeschöpft, so daß die Mehrzahl der Haltestege 10 von der Unterseite aus nicht sichtbar sind, was durch die gestrichelten Linien der Haltestege 10 gekennzeichnet wird. Ein Bereich der Haltestege 10, der gleichzeitig als Bondfinger dient, wird in voller Materialstärke D ausgeführt, was durch schwarze Streifen gekennzeichnet ist. Diese Haltestege 56 mit einer Doppelfunktion sind unmittelbar im Randbereich des Halbleiterchips 4 beidseitig angeordnet. Diese Bereiche, in denen die Haltestege 56 gleichzeitig als Bondfinger dienen, werden im weiteren als Bondbereiche 57 gekennzeichnet. In diesen schraffiert dargestellten Bondbereichen 57 entsteht über die Vollmaterialhaltestege 56 eine Verbindung zu den zusätzlichen Ausgangskontakten 18 unterhalb des Halbleiterchips 4. In this fourth embodiment of the invention, the advantages of reducing the thickness of the holding webs 10 according to the invention are fully exploited, so that the majority of the holding webs 10 are not visible from the underside, which is indicated by the dashed lines of the holding webs 10 . A region of the holding webs 10 , which also serves as a bond finger, is made in full material thickness D, which is characterized by black stripes. These holding webs 56 with a double function are arranged directly on both sides in the edge region of the semiconductor chip 4 . These areas, in which the holding webs 56 simultaneously serve as bond fingers, are further identified as bond areas 57 . In these bonding portions illustrated by hatching 57 is formed on the solid material holding webs 56 connect to the additional output contacts 18 below the semiconductor chip. 4

In der vierten Ausführungsform der Erfindung werden damit achtzehn zusätzliche Außenkontakte 300 geschaffen, ohne daß die Bondlänge gegenüber dem dritten Ausführungsbeispiel erhöht werden muß. Die Stegbereiche, die in voller Materialdicke D ausgeführt sind, sind schwarzflächig in Fig. 7 gekennzeichnet. Lediglich in den äußersten rechten und linken Sägenuten wird die Sägetiefe so eingestellt, daß der Systemträger in voller Materialdicke durchtrennt wird. Für die weiteren Trennvorgänge werden die Haltestege 10 lediglich mit halber Materialdicke d im Bereich der Trennfugen 13 von der Unterseite des elektronischen Bauteils sichtbar angeordnet. Der übrige Bereich der Trennfugen ist mit entsprechend verminderter Materialdicke d von der Unterseite des Systemträgers 7 aus geätzt, so daß der größte Teil der Bereiche der Haltestege 10 von der Unterseite 2 her nicht sichtbar ist, und deshalb mit gestrichelten Linien angedeutet wird. In the fourth embodiment of the invention, eighteen additional external contacts 300 are thus created without the bond length having to be increased compared to the third embodiment. The web areas, which are made in full material thickness D, are marked with a black area in FIG. 7. Only in the outermost right and left saw grooves is the saw depth set so that the system carrier is severed in full material thickness. For the further separation processes, the holding webs 10 are arranged so that they are only visible with half the material thickness d in the region of the separation joints 13 from the underside of the electronic component. The remaining area of the parting lines is etched with a correspondingly reduced material thickness d from the underside of the system carrier 7 , so that the majority of the areas of the holding webs 10 are not visible from the underside 2 , and are therefore indicated with dashed lines.

Diese vierte Ausführungsform der Erfindung hat aufgrund der Haltestege 10, die nur teilweise in den Trennbereichen auf der Unterseite 2 sichtbar sind, wo die Haltestege 56 gleichzeitig als Bondfinger dienen, den Vorteil, daß ein zuverlässiges und auf die zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 begrenztes Anbringen von Lötverbindungen möglich ist. This fourth embodiment of the invention has the advantage due to the holding webs 10 , which are only partially visible in the separation areas on the underside 2 , where the holding webs 56 also serve as bond fingers, that reliable and limited to the additional output contact surfaces 8 and 19 outer edge contact surfaces of solder connections is possible.

Die vierte Ausführungsform weist wieder ein Rastermaß von 0,5 mm auf, wobei die Länge 1 der Außenrandkontakte 0,4 mm beträgt und die Breite der Außenrandkontakte 0,25 mm ist. Die zusätzlichen Ausgangskontakte 11 können als runde zusätzliche Ausgangskontaktflächen 8 oder als Polygone ausgeführt sein. Wichtig für eine elektrische Isolierung vieler Ausgangskontakte 11 und Außenrandkontakte 3 mit wenigen Trennfugen 13 sowie für die einfache Durchführung von Haltestege 10 zwischen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 hindurch ist ihre gegeneinander versetzte Anordnung. Die Unterbringung von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 und die Kontaktierung über Bondfinger ermöglicht zusätzliche Anschlüsse. Somit wird bei dem im Fig. 7 aufgeführten Beispiel eine 118-polige vierreihige Außenkontaktgeometrie erreicht, die mit lediglich vier Sägeschnitten auf der Unterseite 2 des Halbleiterbauteils 1 erzeugt wird. The fourth embodiment again has a grid dimension of 0.5 mm, the length 1 of the outer edge contacts being 0.4 mm and the width of the outer edge contacts being 0.25 mm. The additional output contacts 11 can be designed as round additional output contact surfaces 8 or as polygons. What is important for electrical insulation of many output contacts 11 and outer edge contacts 3 with a few separating joints 13 and for the simple implementation of holding webs 10 between additional output contacts 11 and outer edge contacts 3 is their staggered arrangement. The accommodation of additional output contacts 11 below the semiconductor chip 4 and the contacting via bond fingers enables additional connections. Thus, in the example shown in FIG. 7, a 118-pin four-row external contact geometry is achieved, which is produced with only four saw cuts on the underside 2 of the semiconductor component 1 .

Mit dem Rastermaß s = 0,5 mm bei einer Blechstärke von 0,2 mm zeigt dieses Beispiel die Möglichkeiten einer hohen Dichte der Außenkontakte 300 auf der Unterseite 2 des elektronischen Bauteils 1. Bei dem dafür geätzten Systemträger 7 wird mit einer Ätzlücke von 230 µm gearbeitet, so daß sich 0,25 mm breite zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 herstellen lassen. Die Stege dazwischen haben nur eine Breite von 50-100 µm. With the grid dimension s = 0.5 mm and a sheet thickness of 0.2 mm, this example shows the possibilities of a high density of the external contacts 300 on the underside 2 of the electronic component 1 . The system carrier 7 etched for this purpose works with an etching gap of 230 μm, so that additional output contacts 11 and outer edge contacts 3 can be produced which are 0.25 mm wide. The webs in between are only 50-100 µm wide.

Die Haltestegverbindungen zwischen den zusätzlichen Ausgangskontakten 11 liegen im wesentlichen in der oberen Materialhälfte bei der vierten Ausführungsform, während die Inselaufhängung ausschließlich über Haltestege 10 in der unteren Materialhälfte ausgeführt ist. Somit muß dieser Bereich in der Nähe der Chipinsel 6 nur zur halben Blechtiefe eingesägt werden. In den beiden äußeren Sägespuren wird die volle Materialstärke D durchtrennt, da die Haltestege 10 abwechselnd in der oberen und unteren Hälfte verlaufen. Zwar wäre es denkbar, auch diese Haltestege 10 in die untere Materialhälfte zu verlegen, allerdings würde sich dann eine Restbreite für die Stege von nur noch 20 µm bei dem vorgegebenen Rastermaß ergeben, was ätztechnisch bei einer Gesamtmaterialdicke von 200 µm kritisch ist. The retaining web connections between the additional output contacts 11 are essentially in the upper half of the material in the fourth embodiment, while the island suspension is carried out exclusively via retaining webs 10 in the lower half of the material. Thus, this area in the vicinity of the chip island 6 only has to be sawn to half the sheet depth. The full material thickness D is cut through in the two outer sawing tracks, since the holding webs 10 run alternately in the upper and lower halves. Although it would be conceivable to also lay these retaining webs 10 in the lower half of the material, however, there would then be a remaining width for the webs of only 20 μm with the predetermined grid dimension, which is critical in terms of etching technology with a total material thickness of 200 μm.

Wird auf größere Kontaktraster mit s = 0,65 mm, 0,8 mm oder 1 mm übergegangen, so ergeben sich keine Probleme in bezug auf die Restbreite für nach unten durchgehende Haltestege 10. Auch kann durch eine geringere Blechdicke wie beispielsweise 150 µm mit Ätzschlitzen von 180 µm und damit mit 70 µm Restmaterialbreite oder einer Blechdicke von 100 µm mit Ätzschlitzbreiten von 120-130 µm und damit ebenso eine 120 bis 130 µm starke Restmaterialbreite bei einem Rastermaß von 0,5 mm erreicht werden. Diese Beispiele zeigen, daß durchaus kleinere Rastergrößen möglich sind, wenn die Materialdicke D des Systemträgers 7 vermindert wird. If a change is made to larger contact pitches with s = 0.65 mm, 0.8 mm or 1 mm, there are no problems with regard to the remaining width for holding webs 10 going downwards. A smaller sheet thickness, such as 150 µm with etching slots of 180 µm and thus with a remaining material width of 70 µm or a sheet thickness of 100 µm with etching slot widths of 120-130 µm and thus also a 120 to 130 µm thick residual material width with a pitch of 0, 5 mm can be achieved. These examples show that smaller grid sizes are possible if the material thickness D of the system carrier 7 is reduced.

Beim Trennen der Haltestege 10 durch Sägen ergeben sich bei nicht-optimiertem Design eine relativ hohe Anzahl von Sägespuren, was den Prozeß durchaus verteuert. Statt zu sägen kann man nach Herstellen des Kunststoffgehäuses eine Ätzmaske auf die Unterseite 2 aufdrucken, die zunächst die Anschlußbereiche abdeckt, jedoch die Haltestegbereiche, die wegzuätzen sind, freiläßt. Mit dieser Ätzmaske können in einem Ätzvorgang sämtliche Trennstellen durchgeführt werden, so daß anstelle von langgestreckten Sägespuren einzelne Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar werden. Nach dem Ätzen kann die Ätzmaske entfernt werden. Somit ermöglicht die Ätztechnik die Auftrennung vieler Haltestege 10 gleichzeitig und vergrößert die Möglichkeiten der konstruktiven Gestaltung, weil weitgehend beliebige Geometrien durch Ätzen nachträglich aufgetrennt werden können und es nicht erforderlich ist, bei dem Entwurf geradlinige Lücken zwischen den Außenkontakten 11 für einen späteren Sägeschritt zu berücksichtigen. When the holding webs 10 are separated by sawing, a relatively large number of sawing tracks result with a non-optimized design, which makes the process more expensive. Instead of sawing, after the plastic housing has been produced, an etching mask can be printed on the underside 2 , which initially covers the connection areas, but leaves free the retaining web areas which are to be etched away. With this etching mask, all separation points can be carried out in one etching process, so that individual cutouts 9 on the underside 2 of the electronic component 1 are visible instead of elongated sawing marks. After the etching, the etching mask can be removed. Thus, the etching technique enables the separation of many holding webs 10 at the same time and increases the possibilities of constructive design, because largely any geometries can be subsequently separated by etching and it is not necessary to take into account straight-line gaps between the external contacts 11 for a later sawing step in the design.

Durch das in der vierten Ausführungsform der Erfindung angewandte versetzte Rastermuster können die Sägespuren vermindert werden und, wie es dieses Beispiel zeigt, werden durch lediglich vier Sägespuren 118 zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 voneinander isoliert hergestellt. By means of the offset grid pattern used in the fourth embodiment of the invention, the saw marks can be reduced and, as this example shows, additional output contacts 11 and outer edge contacts 3 are produced isolated from one another by only four saw marks 118 .

Die vierte Ausführungsform der Erfindung zeigt außerdem, daß ein zweireihiges versetztes Anschlußraster ätztechnisch ohne Trennschritte nach dem Umpressen mit Kunststoffpreßmasse 5 realisierbar ist, indem die Haltestege 10 für die zusätzlichen Ausgangskontakte 11 sowie die Chipinsel 6 nur zwischen den Außenrandkontakten 3 hindurch zum Systemträgerrahmen vorgesehen werden. Ferner zeigt die vierte Ausführungsform der Erfindung auch, daß zusätzliche Ausgangskontakte 11 unter der Chipfläche angeordnet werden können, wie es bei substratbasierenden BGA-Gehäusen bereits realisiert wird. The fourth embodiment of the invention also shows that a two-row offset connection grid can be realized by etching without separating steps after the molding with plastic molding compound 5 , in that the holding webs 10 for the additional output contacts 11 and the chip island 6 are only provided between the outer edge contacts 3 to the system carrier frame. Furthermore, the fourth embodiment of the invention also shows that additional output contacts 11 can be arranged under the chip area, as is already implemented in substrate-based BGA packages.

Da bei dem erfindungsgemäßen Konzept eine isolierende Umverdrahtungsschicht, wie sie bei BGA-Gehäusen angeordnet wird, fehlt, wird die Isolation zwischen dem Halbleiterchip 4 und den Außenkontakten 18 unterhalb des Halbleiterchips 4 durch andere Maßnahmen sichergestellt, indem zum Beispiel die Chiprückseite 22 durch ein Oxyd, ein Nitrit oder eine Polyimidschicht isoliert wird. Im Inselbereich, in dem eventuell ein elektrischer Rückseitenkontakt für das Chip erforderlich wird, kann diese Passivierungsschicht der Rückseite 22 des Halbleiterchips 4 entfernt werden. Andere Möglichkeiten der Isolation der die zusätzlichen Ausgangskontakte 18 überragenden Rückseite 22 des Halbleiterchips 4 kann durch Einsetzen von isolierenden Klebefolien bei der Chipmontage oder durch Einbau eines isolierenden Zwischenträgers wie einem Keramikplättchen oder eines dünnen isolierend beschichteten Blechplättchens erfolgen. Since the concept according to the invention lacks an insulating redistribution layer, such as is arranged in BGA packages, the insulation between the semiconductor chip 4 and the external contacts 18 below the semiconductor chip 4 is ensured by other measures, for example by an oxide on the back of the chip 22 , isolating a nitrite or a polyimide layer. In the island region, in which an electrical rear side contact for the chip may be required, this passivation layer on the rear side 22 of the semiconductor chip 4 can be removed. Other possibilities for isolating the rear side 22 of the semiconductor chip 4 , which protrudes beyond the additional output contacts 18, can be implemented by inserting insulating adhesive foils during chip assembly or by installing an insulating intermediate carrier such as a ceramic plate or a thin, insulatively coated sheet metal plate.

Aus Kostengründen wird jedoch eine Gestaltung der zusätzlichen Ausgangskontakte 18 so durchgeführt, daß der Halbleiterchip 1 herkömmlich montiert werden kann und keine zusätzlichen Prozeßschritte erforderlich werden. Dieses ist möglich, wenn sichergestellt wird, daß zwischen den zusätzlichen Ausgangskontakten 18 und der Chiprückseite 22 ein Abstand g verbleibt, der beim Umpressen mit der Kunststoffpreßmasse 5 aufgefüllt werden kann. For reasons of cost, however, the additional output contacts 18 are designed in such a way that the semiconductor chip 1 can be conventionally mounted and no additional process steps are required. This is possible if it is ensured that a distance g remains between the additional output contacts 18 and the back of the chip 22 , which can be filled up with the plastic molding compound 5 during pressing.

Fig. 8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt vor einem Vergießen mit einer Kunststoffpreßmasse und nach Bonden unterschiedlicher Bonddrahtlängen 38, 39, 40. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. FIG. 8 shows a part of the fourth embodiment of the invention schematically in cross section before casting with a plastic molding compound and after bonding different bond wire lengths 38 , 39 , 40 . Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.

In dieser Ausführungsform der Fig. 8 wird ein Abstand zwischen dem Halbleiterchip 4 und den zusätzlichen Ausgangskontakten 18, die unter dem Halbleiterchip 4 angeordnet sind, dadurch erreicht, daß Aufwölbungen 59 oder Höcker in den Bereich der Chipinsel 6 eingeprägt sind. Diese Höcker weisen die gleiche Materialdicke D der Chipinsel 6 auf und sorgen aufgrund ihrer Aufwölbung 59 dafür, daß der Halbleiterchip 4 einen geringen Abstand g von der Oberseite 23 des Systemträgers 7, die gleichzeitig auch Oberseite 23 der unter dem Halbleiterchip 4 angeordneten zusätzlichen Ausgangskontakte 18 ist, aufweist. Beim definierten Anbringen des Halbleiterchips 4 auf der derart vorgeformten Chipinsel 6 wird eine Klebeschicht, die in diesem Fall mit einem elektrisch leitenden Füller versehen ist, fixiert. In this embodiment of FIG. 8, a distance between the semiconductor chip 4 and the additional output contacts 18 , which are arranged under the semiconductor chip 4 , is achieved in that bulges 59 or bumps are impressed into the region of the chip island 6 . These bumps have the same material thickness D of the chip island 6 and, due to their bulging 59, ensure that the semiconductor chip 4 is at a small distance g from the top side 23 of the system carrier 7 , which is also the top side 23 of the additional output contacts 18 arranged under the semiconductor chip 4 , having. At defined mounting of the semiconductor chips 4 on the thus pre-formed chip island 6 is an adhesive layer which is in this case provided with an electrically conductive filler, fixed.

Für das Bonden kann unter dem Substratträger 7 ein Werkzeug 60 angeordnet werden, das Vorsprünge 61 in dem Randbereich des Chips aufweist, indem der Halbleiterchip 4 Kontaktflächen 29 auf seiner aktiven Oberseite 45 aufweist. Diese Vorsprünge 61 stützen unmittelbar den Bereich des Halbleiterchips, der über die Chipinsel 6 hinausragt. Die Bondfinger 56 weisen in dieser Ausführungsform die gleiche Materialdicke D wie die Chipinsel 60 auf, haben aber eine geringe Breite, die der Breite der Haltestege 10 entspricht, über welche die zusätzlichen Ausgangskontakte 18 mit den Bondfingern elektrisch verbunden sind. Somit sind die Kontaktflächen 29 des Halbleiterchips 4 auf der aktiven Oberseite 45 des Halbleiterchips 4 über die Bonddrähte 28, den Bondfinger 56, der als Haltestegbereich mit voller Materialdicke D ausgebildet ist, dem Haltesteg 10, der eine halbe Materialdicke d aufweist und teilweise unter dem Halbleiterchip 4 angeordnet ist, mit dem Ausgangskontakt 18 unterhalb des Halbleiterchips 4 elektrisch verbunden. For the bonding, a tool 60 can be arranged under the substrate carrier 7 , which has projections 61 in the edge region of the chip, in that the semiconductor chip 4 has contact surfaces 29 on its active upper side 45 . These protrusions 61 directly support the area of the semiconductor chip that projects beyond the chip island 6 . The bonding finger 56 have in this embodiment in the same thickness of material D as the chip island 60, but have a small width corresponding to the width of the retaining webs 10, via which the additional output contacts 18 are electrically connected to the bonding fingers. Thus, the contact surfaces 29 of the semiconductor chip 4 on the active upper side 45 of the semiconductor chip 4 are via the bond wires 28 , the bond finger 56 , which is designed as a holding web region with full material thickness D, the holding web 10 , which has half the material thickness d and partially under the semiconductor chip 4 is arranged, electrically connected to the output contact 18 below the semiconductor chip 4 .

Die Hohlräume 62 und 63 unter dem Halbleiterchip 4 können beim anschließenden Vergießen mit einer Kunststoffpreßmasse aufgefüllt werden, nachdem das Werkzeug 60 mit seinen Vorsprüngen 61 entfernt und durch eine untere Spritzgußformhälfte ersetzt ist. Die Kontaktflächen 29 sind in Fig. 8 in der Bildtiefe gestaffelt und weisen unterschiedliche Bondverbindungen 28, 36 und 37 auf, die mit unterschiedlichen Bondlängen 38, 39 und 40 zu den in unterschiedlicher Entfernung angeordneten zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 führen. The cavities 62 and 63 under the semiconductor chip 4 can be filled during the subsequent casting with a plastic molding compound after the tool 60 with its projections 61 has been removed and replaced by a lower half of the injection mold. The contact areas 29 are staggered in the image depth in FIG. 8 and have different bond connections 28 , 36 and 37 which lead with different bond lengths 38 , 39 and 40 to the additional output contacts 11 and outer edge contacts 3 arranged at different distances.

Steht bei den in den Fig. 7 und 8 gezeigten Ausführungsformen ausreichend Platz zur Verfügung, um allein in der unteren Materialhälfte Haltestege 10 zwischen zwei Kontaktanschlüssen bzw. Ausgangskontakten 11 auszuführen, so kann die in Bild 8 im Querschnitt gezeigte Variante auch rein ätztechnisch hergestellt werden. Eine derartige Variante kann dann ohne ein Stützwerkzeug 60 auskommen. Die Abstützung der über die Chipinsel 6 hinausragenden Bereiche des Halbleiterchips 4 erfolgt dann über Blindstege 64, wie in der fünften Ausführungsform in Fig. 8 dargestellt. Eine derartige Variante ließe sich für ein 0,5 mm Rastermaß bei einer Blechdicke von 100 µm und einer Außenkontaktbreite von 220 µm noch realisieren. Bei größerem Rastermaß können entsprechend größere Blechdicken für den Systemträger 7 verwendet werden. If there is sufficient space in the embodiments shown in FIGS. 7 and 8 to carry out holding bars 10 between two contact connections or output contacts 11 in the lower half of the material alone, the variant shown in cross section in FIG. 8 can also be produced purely by etching technology. Such a variant can then do without a support tool 60 . The support of the projecting beyond the chip island portions 6 of the semiconductor chip 4 is then effected via blind webs 64, shown as 8 in the fifth embodiment in Fig.. Such a variant could still be implemented for a 0.5 mm grid dimension with a sheet thickness of 100 µm and an external contact width of 220 µm. With a larger grid dimension, correspondingly larger sheet thicknesses can be used for the system carrier 7 .

Fig. 9 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Fig. 9 is a schematic view of an electronic component 2 1 shows the underside of a fifth embodiment of the invention. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.

Die Unterseite 2 dieses Gehäuses zeigt eine Anschlußgeometrie für 120 Außenkontakte 300 sowie mit einer Chipinsel 6. Die Haltestege 10 zwischen den zusätzlichen Ausgangskontakten 11, 18, den Außenrandkontakten 3 und der Chipinsel 6 sind auf verminderte Materialdicke d geätzt worden. Ebenso auf verminderte Materialdicke d sind die zusätzlichen Ausgangskontakte 18 unterhalb des Halbleiterchips 4 geätzt. Daneben kann ein Teil der Haltestege 10 in voller Materialdicke D ausgeführt sein, um den über die Chipinsel 6 hinausragenden Bereich des Halbleiterchips 4 zu stützen. Dem gleichen Zweck dienen die Blindstege 64, die sich unmittelbar an die Chipinsel 6 anschließen und in voller Materialdicke D ausgeführt sind und weder eine Haltefunktion noch eine Funktion als Bondfinger oder Leiterbahn erfüllen. The underside 2 of this housing shows a connection geometry for 120 external contacts 300 and with a chip island 6 . The holding webs 10 between the additional output contacts 11 , 18 , the outer edge contacts 3 and the chip island 6 have been etched to a reduced material thickness d. The additional output contacts 18 below the semiconductor chip 4 are also etched to a reduced material thickness d. In addition, may be carried out in full material thickness D 10 is a part of the retaining webs, in order to support the projecting beyond the chip island region 6 of the semiconductor chip. 4 The blind webs 64 , which connect directly to the chip island 6 and are made of full material thickness D and serve neither a holding function nor a function as a bond finger or conductor track, serve the same purpose.

Die Blindstege 64 erfüllen eine Stützfunktion für den Halbleiterchip 4, der wesentlich über die Chipinsel 6 hinausragt. Mit nur acht Trennfugen 13 werden bei dieser Ausführungsform der Erfindung hundertzwanzig Außenkontakte 300 auf einer Gehäusekantenlänge a, b von 6 mm geschaffen. Außer der Anschlußreihe aus Außenrandkontakten 3 im Bereich des elektronischen Bauteils und der Anschlußreihe von zusätzlichen Ausgangskontakten 11 rund um den Rand des Halbleiterchips 4 herum werden bei dieser Ausführungsform zwei innere Reihen von zusätzlichen Ausgangskontakten 18 unter dem Halbleiterchip 4 plaziert. Diese inneren Reihen werden über Haltestege 56, die gleichzeitig als Bondfinger in voller Materialdicke D in Bondbereichen 57 rund um den Halbleiterchip 4 ausgebildet sind, mit der aktiven Oberseite des Halbleiterchips 4 verbunden. The blind webs 64 fulfill a supporting function for the semiconductor chip 4 , which projects significantly beyond the chip island 6 . In this embodiment of the invention, with only eight separating joints 13 , one hundred and twenty external contacts 300 are created on a housing edge length a, b of 6 mm. In addition to the row of connections consisting of outer edge contacts 3 in the area of the electronic component and the row of connections of additional output contacts 11 around the edge of the semiconductor chip 4 , two inner rows of additional output contacts 18 are placed under the semiconductor chip 4 in this embodiment. These inner rows are connected to the active upper side of the semiconductor chip 4 via retaining webs 56 , which are simultaneously formed as bond fingers in full material thickness D in bond areas 57 around the semiconductor chip 4 .

In dieser Ausführungsform der Erfindung ist die Kantenlänge k der Chipinsel 6 wesentlich geringer als die Kantenlängen h, i des Halbleiterchips 4. Ferner sind nach allen vier Seitenrändern des elektronischen Bauteils 1 hin lediglich drei unterschiedliche Bondlängen erforderlich, um vier Außenkontaktreihen mit den Kontaktflächen auf der aktiven Oberseite des Halbleiterchips 4 zu verbinden. Dabei sind innerhalb der einzelnen Reihen die Bondlängen zu den in den Ecken des elektronischen Bauteils 1 befindlichen Außenrandkontakten 3 größer als zu den Außenrandkontakten 3 im Randbereich. In this embodiment of the invention, the edge length k of the chip island 6 is significantly less than the edge lengths h, i of the semiconductor chip 4 . Furthermore, only three different bond lengths are required after all four side edges of the electronic component 1 in order to connect four rows of external contacts to the contact areas on the active top side of the semiconductor chip 4 . The bond lengths to the outer edge contacts 3 located in the corners of the electronic component 1 are greater within the individual rows than to the outer edge contacts 3 in the edge region.

Allgemein sind bei diesem Konstruktionsprinzip neben der Randreihe von Außenrandkontakten 3 und der ersten Reihe von zusätzlichen Ausgangskontakten 11 unmittelbar unter dem Rand des Halbleiterchips 4, welche den Halbleiterchip 4 unmittelbar umgeben, immer so viele weitere innere Anschlußreihen aus zusätzlichen Ausgangskontakten 11, 18 jeweils außerhalb und unterhalb des Halbleiterchips 4 möglich, wie Haltestege 10 zwischen den Außenkontaktflächen durchgeführt werden können. Bei einem großen Rastermaß wie z. B. 1 mm mit 400 µm Außenkontaktflächengröße bleiben 600 µm Zwischenraum, durch den sich zwei Leitungen bei 200 µm Blechstärke bzw. drei Leitungen bei 100 µm Blechstärke nach innen unter den Halbleiterchip 4 hindurchführen lassen. Generally, in this design principle beside the edge row of outer peripheral contacts 3 and the first number of additional output contacts 11 immediately below the edge of the semiconductor chip 4, which directly surround the semiconductor chip 4, always as many other inner terminal rows of additional output contacts 11, 18 respectively outside and below of the semiconductor chip 4 possible, as holding webs 10 can be carried out between the external contact surfaces. With a large grid size such. B. 1 mm with 400 µm external contact area size remain 600 µm space, through which two lines with 200 µm sheet thickness or three lines with 100 µm sheet thickness can pass inside under the semiconductor chip 4 .

Bei einem großen Rastermaß ist es ebenfalls von Bedeutung, Haltestege 10 nach außen zur Aufweitung des Anschlußrasters bereitzustellen, weil im Bereich der maximalen Bondlänge nur wenige Anschlüsse für zusätzliche Ausgangskontakte 11, 18 direkt in der bondbaren Zone liegen. Nach außen steht jedoch die volle Materialdicke D zur Verfügung, so daß zur reinen Leitungsführung das Rastermaß bis zum Wert der Materialdicke D reduziert werden kann. Demnach können durch eine 600 µm- Lücke zwischen Außenkontaktflächen in der Bondzone hindurch drei Leitungen bzw. Haltestege 10 bei einer Materialdicke von 200 µm, bis sechs Leitungen bei einer Materialdicke von 100 µm aus dieser Zone heraus zu entsprechenden Außenkontaktreihen unterhalb des Halbleiterchips 4 geführt werden. In the case of a large grid dimension, it is also important to provide retaining webs 10 to the outside for widening the connection grid because only a few connections for additional output contacts 11 , 18 are located directly in the bondable zone in the area of the maximum bond length. However, the full material thickness D is available to the outside, so that the grid dimension can be reduced to the value of the material thickness D for pure cable routing. Accordingly, three lines or retaining webs 10 with a material thickness of 200 μm can be led through a 600 μm gap between external contact areas in the bond zone to six lines with a material thickness of 100 μm from this zone to corresponding external contact rows below the semiconductor chip 4 .

Die von unten sichtbaren Haltestege 10 bzw. Zuleitungsstege können wie bei der LBGA-Technologie mit einer Maske aus Lötstopplack abgedeckt werden, so daß nur die metallischen Außenkontaktflächen freigelegt bleiben, um entsprechende Lötanschlußkontakte aufzunehmen. Bei dem Einbringen von Lötstopplack können gleichzeitig alle Aussparungen 9 oder Trennfugen 13 mit Lötstopplack aufgefüllt werden, was der Gesamtstruktur eine höhere Stabilität verleiht. Auf den im Lötstopplack freiliegenden zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 können wie bei einem LBGA- Gehäuse Lötkugeln aufgebracht werden, die in einem Temperprozeß zu Löthöckern umgeformt werden können. The holding webs 10 or supply webs visible from below can be covered with a mask made of solder resist, as in the LBGA technology, so that only the metallic external contact surfaces remain exposed in order to accommodate corresponding solder connection contacts. When introducing solder resist, all the recesses 9 or joints 13 can be filled with solder resist at the same time, which gives the overall structure greater stability. As with an LBGA housing, solder balls can be applied to the additional output contact surfaces 8 and outer edge contact surfaces 19 exposed in the solder resist, which can be formed into solder bumps in an annealing process.

Fig. 10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege 10 bzw. Leitungen 65, die mittels doppelseitigem Ätzen unter symmetrischen Ätzmasken 26 und 27 herstellbar sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Fig. 10 shows a schematic cross-section through full-page retaining webs 10 or 65 lines, which can be prepared by means of double etching symmetrical etching masks 26 and 27. Components with the same functions as in the previous figures are identified by the same reference symbols and are not explained separately.

Der gezeigte Ausschnitt in Fig. 10 zeigt einen Systemträger 7 mit einer Materialdicke D, auf dessen Oberseite 23 eine Ätzmaske 26 angeordnet ist, und auf dessen Unterseite 25 eine weitere Ätzmaske 27 angeordnet ist, wobei die beiden Ätzmasken 26 und 27 zueinander ausgerichtet sind. Die Ätzmuster dieser Ätzmasken sind identisch, so daß die obere Ätzmaske 26und die untere Ätzmaske 27 als symmetrische Ätzmasken bezeichnet werden. In die Ätzmasken eingelassen sind Ätzmaskenöffnungen 66 mit einer Breite m, die sich bei der symmetrischen Anordnung der Ätzmasken 26 und 27 einander gegenüberliegen. The section shown in FIG. 10 shows a system carrier 7 with a material thickness D, on the upper side 23 of which an etching mask 26 is arranged, and on the underside 25 of which another etching mask 27 is arranged, the two etching masks 26 and 27 being aligned with one another. The etching patterns of these etching masks are identical, so that the upper etching mask 26 and the lower etching mask 27 are referred to as symmetrical etching masks. Embedded in the etching masks are etching mask openings 66 with a width m, which are opposite one another in the symmetrical arrangement of the etching masks 26 and 27 .

Ein Verfahren zur Herstellung eines geeigneten Systemträgers 7 kann durch folgende Verfahrensschritte erfolgen:

  • - beidseitiges Aufbringen von Ätzmasken 26, 27 auf eine Metallfolie, wobei die Ätzmasken 26, 27 durch Drucktechnik oder durch Fotolacktechnik aufgebracht werden können,
  • - Durchlaufen der mit einer Ätzmaske abgedeckten Metallfolie eines Ätzbades, bei dem die Metallfolie von beiden Seiten entlang der Ätzschlitze in der Ätzmaske durchgeätzt wird,
  • - Reinigung des geätzten Produktes vom Ätzmittel,
  • - Entfernen der beidseitigen Ätzmasken 26, 27 durch Auflösen in einer entsprechenden Lösung oder durch Veraschen der Ätzmaske mittels Plasmaverfahren,
  • - erneutes selektives Aufbringen einer Maske auf der Oberseite des fertigen Systemträgers zum Aufbringen, Aufdampfen oder Aufsputtern einer bondaren Beschichtung aus einem Metall wie Gold, Silber oder Legierungen derselben auf die Drahtbondflächen oder Bondfinger des Systemträgers 7.
A method for producing a suitable system carrier 7 can be carried out by the following method steps:
  • applying etching masks 26 , 27 to a metal foil on both sides, it being possible for the etching masks 26 , 27 to be applied by printing technology or by photoresist technology,
  • Passing through the metal foil of an etching bath covered with an etching mask, in which the metal foil is etched through from both sides along the etching slots in the etching mask,
  • - cleaning the etched product from the etchant,
  • Removal of the etching masks 26 , 27 on both sides by dissolving them in a corresponding solution or by ashing the etching mask by means of a plasma process,
  • - Re-selective application of a mask on the top of the finished system carrier for applying, evaporating or sputtering a bondable coating made of a metal such as gold, silver or alloys thereof onto the wire bonding surfaces or bond fingers of the system carrier 7 .

Zwischen den Ätzmasken ist zunächst ein Systemträgerrohling 24 aus einer Metallfolie oder einer Metallplatte oder einem Metallband angeordnet, deren Dicken D zwischen 100 µm bis 300 µm liegen. Die Breite m der Ätzmaskenöffnung 66 liegt zwischen 10 µm und 50 µm. Bei isotroper Ätzung ätzt die Ätzlösung nach allen Seiten gleichmäßig Material unter der Ätzmaskenöffnung 66 weg, so daß sich die Ätzfronten des isotropen Ätzens von der Unterseite 25 mit der Ätzmaske 27 und von der Oberseite 23 mit der Ätzmaske 26 aus etwa in der Materialmitte treffen. Dabei entsteht ein scharfkantiges Profil insbesondere im Mittenbereich des Systemträgerrohlings 67. Leiterbahnen 65 und Haltestege 10, die mit einer derartigen Kontur ausgestattet sind, werden in der Kunststoffpreßmasse mit ihrer scharfen Kante 50 eingebettet und verankert. Die Ätzlückenbreite p, die dabei entsteht, ist bei symmetrischen Ätzmasken näherungsweise

p = D + m,

wobei m die Breite der Ätzschlitzöffnung 66 ist und D die Materialdicke. A system carrier blank 24 made of a metal foil or a metal plate or a metal strip, the thicknesses D of which are between 100 μm to 300 μm, is first arranged between the etching masks. The width m of the etching mask opening 66 is between 10 μm and 50 μm. In the case of isotropic etching, the etching solution uniformly etches away material under the etching mask opening 66 on all sides, so that the etching fronts of the isotropic etching meet from the underside 25 with the etching mask 27 and from the top side 23 with the etching mask 26 approximately in the middle of the material. This creates a sharp-edged profile, particularly in the center area of the system carrier blank 67 . Conductor tracks 65 and retaining webs 10 , which are equipped with such a contour, are embedded and anchored in the plastic molding compound with their sharp edge 50 . The etching gap width p that arises is approximate for symmetrical etching masks

p = D + m,

where m is the width of the etch slot opening 66 and D is the material thickness.

Bei einer verbleibenden Materialdicke w auf der Oberseite 23 des Systemträgers 7 und auf der Unterseite 25 des Systemträgers kann somit ein minimales Rastermaß s

s = w + p oder

s = w + m + D

realisiert werden. With a remaining material thickness w on the top 23 of the system carrier 7 and on the underside 25 of the system carrier, a minimum grid dimension s can thus be achieved

s = w + p or

s = w + m + D

will be realized.

Die Haltestege 10, Leitungen 65 sowie nicht gezeigte Ausgangskontakte, Außenrandkontakte und Chipinseln, die zur Herstellung eines Systemträgers 7 in einen Systemträgerrohling 67 einzubringen sind, bilden durch symmetrische Ätzmaskentechnologie immer vollseitige Strukturen der vollen Materialdicke D aus. The holding webs 10 , lines 65 and output contacts (not shown), outer edge contacts and chip islands which are to be introduced into a system carrier blank 67 in order to produce a system carrier 7 always form full-sided structures of the full material thickness D by means of symmetrical etching mask technology.

Unter Annahme von realistischen Minimalwerten für die Ätzmaskenöffnung m von etwa 25 µm bis 30 µm und einem Wert für die Breite der Haltestege w von etwa 60 µm bis 70 µm als minimal erforderliche Breite, die auch für ein Bonden geeignet ist, ergeben sich folgende Werte. Bei einer Haltestegbreite von w = 70 µm.


wobei D die Materialdicke ist, m die Breite der Ätzöffnung, p die erzeugte Ätzlücke durch isotropisches Ätzen und s das Rastermaß. Assuming realistic minimum values for the etching mask opening m of approximately 25 µm to 30 µm and a value for the width of the holding webs w of approximately 60 µm to 70 µm as the minimum required width, which is also suitable for bonding, the following values result. With a web width of w = 70 µm.


where D is the material thickness, m the width of the etching opening, p the etching gap generated by isotropic etching and s the pitch.

Dieses Rastermaß s gilt für symmetrische Ätzmasken, wie sie in Fig. 10 dargestellt sind und ist nur dann erforderlich, wenn Leitungen 65 oder Haltestege 10 in bondbarer Breite mit voller Materialdicke D sowohl in der oberen als auch in der unteren Materialhälfte gebildet werden sollen. This grid dimension s applies to symmetrical etching masks, as shown in FIG. 10, and is only required if lines 65 or retaining webs 10 in bondable width with full material thickness D are to be formed in both the upper and in the lower material half.

In einer Ausführungsform der Erfindung werden bei einer Materialdicke von D = 200 µm Ätzlücken p von 230 µm hergestellt, was exakt den oberen Minimalwerten entspricht. Unter Berücksichtigung, daß Prozeßtoleranzen sowohl für den Minimalwert des Maskenspaltes m und auch für die Wegbreite w ein Arbeiten an der Dimensionsgrenze für isotropes Ätzen nicht zulassen würde, kann wie oben erwähnt angenommen werden, daß keine ideale isotrope Ätzung vorliegt und die Unterätzung der Ätzmaske nicht genau der Ätztiefe entspricht, so daß eine schwache Anisotropie während der Ätzung, also ein Ätzverhältnis < 1, vorliegt. Durch diese schwache Anisotropie, welche die Ätztiefe gegenüber der Unterätzung bevorzugt, ergeben sich dann günstigere Situationen, so daß hinreichend die notwendigen Prozeßtoleranzen für den Maskenspalt m und die Stegbreite trotz Arbeiten mit Minimalwerten des isotropen Ätzens ausgeglichen werden können. In one embodiment of the invention, a Material thickness of D = 200 µm, etching gaps p of 230 µm, which exactly corresponds to the upper minimum values. Under Taking into account that process tolerances for both the minimum value of the mask gap m and also work for the path width w at the dimensional limit for isotropic etching , as mentioned above, it can be assumed that none ideal isotropic etching is present and the undercut of the Etching mask does not exactly correspond to the etching depth, so that a weak anisotropy during the etching, i.e. an etching ratio < 1, is present. This weak anisotropy, which the Etching depth preferred over the underetching result then more favorable situations, so that the necessary process tolerances for the mask gap m and the web width despite working with minimum values of isotropic etching can be compensated.

Fig. 11 zeigt einen schematischen Querschnitt durch einen Ausschnitt eines zu einem Systemträger 7 geätzten Systemträgerrohlings 24, bei dem sich halbseitige Haltestege 10 mit vollseitigen Ausgangskontakten 11 abwechseln. Dabei werden die halbseitigen Stege 10 mittels nicht-symmetrischer Ätzmaskentechnik erreicht. Das Rastermaß für die halbseitigen Haltestege 10 im Wechsel mit einseitig stark verbreiterten teils vollseitigen Außenkontakten 11 ist wie in Fig. 10

s = p + m,

wobei die Ätzlücke p

p = m + D

ist. Die Haltestege 10 sind dabei im Wechsel mit vollseitigen Ausgangskontakten 11 angeordnet, die auf der Oberseite 23 des Systemträgers ebenfalls nur eine Breite w aufweisen. Auf der Unterseite 25 des Systemträgers 7 soll in dieser Ausführungsform der Erfindung eine größere Breite W für die Außenkontakte 11 realisiert werden. Wenn zwischen den vollseitigen Außenkontakten 11 jeweils ein halbseitiger Haltesteg 10 an der Oberseite 23 des Systemträgers 7 vorgesehen wird, so kann ein Rastermaß für die Außenkontakte 11 auf der Unterseite 25 des Systemträgers 7 erreicht werden, das bei der Ausführungsform nach Fig. 11 folgende Größenordnung hat:

S = W + w + 2m + D

wobei W die Breite des Ausgangskontaktes 11 auf der Unterseite 25 des Systemträgers 7, w die Breite des halbseitigen Haltesteges 10 auf der Oberseite 23 des Systemträgers 7, m die Breite der Ätzöffnung und D die Materialdicke ist. Fig. 11 shows a schematic cross section through a detail of an etched to form a system carrier 7 System beam blank 24, alternated in which unilateral holding webs 10 with full output-side contacts 11. The half-sided webs 10 are achieved by means of non-symmetrical etching mask technology. The grid dimension for the half-sided retaining webs 10 alternating with partially full-sided external contacts 11 which are greatly widened on one side is as in FIG. 10

s = p + m,

where the etching gap p

p = m + D

is. The holding webs 10 are arranged alternately with full-sided output contacts 11 , which also have only a width w on the top 23 of the system carrier. In this embodiment of the invention, a larger width W for the external contacts 11 is to be realized on the underside 25 of the system carrier 7 . If a half-sided retaining web 10 is provided on the upper side 23 of the system carrier 7 between the full-sided external contacts 11 , then a grid dimension for the external contacts 11 on the underside 25 of the system carrier 7 can be achieved, which in the embodiment according to FIG. 11 has the following order of magnitude :

S = W + w + 2m + D

where W is the width of the output contact 11 on the underside 25 of the system carrier 7 , w is the width of the half-sided holding web 10 on the top side 23 of the system carrier 7 , m is the width of the etching opening and D is the material thickness.

Somit können bei geeigneter Strukturierung von nicht symmetrischen Ätzmasken ausreichend große Ausgangskontakte 11 geschaffen werden, bei gleichzeitig minimalem Flächenbedarf für die Haltestege 10. Thus, with a suitable structuring of non-symmetrical etching masks, sufficiently large output contacts 11 can be created, with at the same time a minimal space requirement for the holding webs 10 .

Durch assymmetrische Ätzmasken 26, 27 oben und unten kann man auf halber Materialdicke bereichsweise Ober- und Unterseite einer Leitung 65 oder eines Haltesteges 10 auf Kosten der Nachbarstege verbreitern, z. B. im Bereich der Ausgangskontakte 11 auf der Unterseite 25 des Systemträgers, so daß mit den verbreiterten Bereichen die Kontaktierung zu einer Leiterplatte erleichtert wird. Auf der Oberseite 23 des Systemträgers bleibt das Rastermaß unverändert auf minimaler Größe erhalten, man kann aber auf der Unterseite beispielsweise die dreifache Breite für Außenkontakte 11 realisieren, so daß

W = 3 w

wird. By assymmetrische etching masks 26, 27 above and below can be broaden at the expense of neighboring ribs at half the material thickness in some areas top and bottom sides of a line 65 or a holding web 10, z. B. in the area of the output contacts 11 on the underside 25 of the system carrier, so that contact with a printed circuit board is facilitated with the widened areas. On the upper side 23 of the system carrier, the grid size remains unchanged at a minimum size, but one can realize, for example, three times the width for external contacts 11 on the underside, so that

W = 3 w

becomes.

Fig. 12 zeigt einen schematischen Querschnitt eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 auf der Oberseite 23 und auf der Unterseite 25 des Systemträgers 7, wobei die Haltestege 10 in der oberen und unteren Hälfte der Materialdicke D angeordnet sind. Dabei wurden auf der linken Seite halbseitige Leitungen 65 bzw. Haltestege 10 mit einer Materialdicke d hergestellt, die eine kleinere Breite aufweisen, als die Haltestege 10 bzw. Leitungen 65 auf der rechten Seite der Abbildung. Am äußerst rechten Rand ist ferner die Kontur einer Seite einer Chipinsel 6 dargestellt. FIG. 12 shows a schematic cross section of a part of a system carrier 7 with half-sided retaining webs 10 on the top 23 and on the bottom 25 of the system carrier 7 , the retaining webs 10 being arranged in the upper and lower half of the material thickness D. In this case, half-sided lines 65 or holding webs 10 with a material thickness d were produced on the left side, which have a smaller width than the holding webs 10 or lines 65 on the right side of the figure. The contour of one side of a chip island 6 is also shown on the extreme right edge.

Mit den in Fig. 12 rechts gezeigten halbseitigen Haltestegen 10, die einseitig immer noch dieselbe bondbare Minimalbreite 2 wie in Fig. 10 besitzen, läßt sich ein minimales Rastermaß für die Haltestege von

s = p = m + 2d ≍ m + D

erreichen, wobei s das Rastermaß für die Haltestege 10, w die gesamte noch bondbare Breite der Haltestege 10, m die Breite der Ätzöffnungen oder Ätzschlitze und d etwa die Hälfte Materialdicke von D ist. With the half-sided retaining webs 10 shown on the right in FIG. 12, which still have the same bondable minimum width 2 on one side as in FIG. 10, a minimum grid dimension for the retaining webs of

s = p = m + 2d ≍ m + D

reach, where s is the grid dimension for the holding webs 10 , w is the total bondable width of the holding webs 10 , m is the width of the etching openings or etching slots and d is approximately half the material thickness of D.

In Bereichen, in denen eine durchgängige vollseitige Materialschicht nicht erforderlich ist, läßt sich somit auch ein geringeres Rastermaß für die Metallbahnen oder Haltestege 10 mit lediglich halber Materialdicke d erzielen, indem man auf einer Seite das Metall vollständig wegätzt. Praktisch bedeutet das, daß auf der einen Seite w = 0 ist und auf der anderen Seite die Breite w realisiert wird. In areas in which a continuous full-sided material layer is not required, a smaller grid dimension for the metal tracks or retaining webs 10 with only half the material thickness d can thus be achieved by completely etching away the metal on one side. In practice this means that on one side w = 0 and on the other side the width w is realized.

Ist diese Breite w selbst einseitig nicht erforderlich, können die Ätzöffnungen mit der Breite m noch näher zusammengerückt werden, bei m < w beispielsweise um m. Dadurch läßt sich der Betrag des Rastermaßes s noch weiter um den Betrag m verkleinern wie in Fig. 12 links gezeigt, so daß näherungsweise ein Rastermaß s von

s = D

erreicht wird, wenn zur Herstellung von Haltestegen 10 oder Leitungen 65 sowohl die obere als auch die untere Materialhälfte verfügbar sind. If this width w is not required even on one side, the etching openings with the width m can be moved closer together, for example by m <w by m. As a result, the amount of the grid dimension s can be reduced even further by the amount m, as shown on the left in FIG. 12, so that approximately a grid dimension s of

s = D

is achieved when both the upper and the lower material half are available for the production of holding webs 10 or lines 65 .

Fig. 13 zeigt eine schematische Querschnittsansicht eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 bzw. Leitungen 65, die sich jedoch auf den gegenüberliegeden Seiten wie der Oberseite 23 des Systemträgers 7 oder der Unterseite 25 des Systemträgers 7 abstützen. Fig. 13 is a schematic cross-sectional view showing a part of a system carrier 7 with half-sided retaining webs 10 or lines 65, but the system carrier 7 or the bottom 25 are supported on the opposite lie Eden sides as the upper side 23 of the leadframe 7.

Bei dieser Technik werden wieder nicht-symmetrische Ätzmasken 26 und 27 eingesetzt und es wird ein Rastermaß s erreicht, das zwischen dem erreichbaren Rastermaß s der Fig. 12 und der Fig. 10 liegt, da ein nicht-symmetrischer Querschnitt der Leitungen 65 bzw. Haltestege 10 in dem Systemträger 7 strukturiert wird. Somit stellt Fig. 13 eine Zwischenform dar, die zwar nicht das minimale Rastermaß s erreicht, wie es in Fig. 12 gezeigt wird, jedoch ein geringeres Rastermaß s gegenüber dem Beispiel in Fig. 10. In this technique, non-symmetrical etching masks 26 and 27 are used again and a grid dimension s is achieved which lies between the achievable grid dimension s of FIG. 12 and FIG. 10, since a non-symmetrical cross section of the lines 65 or retaining webs 10 is structured in the system carrier 7 . Thus, FIG. 13 represents an intermediate form that does not reach the minimum grid dimension s as shown in FIG. 12, but a lower grid dimension s compared to the example in FIG. 10.

Somit kann auch die partielle Teilabstützung einer Leiterbahn bzw. einer Leitung 65 oder eines Haltesteges 10 mit einem relativ schmalen Steg auf einer Seite aber voller Kontaktbreite auf der anderen Seite erreicht werden. Dieses kann z. B. zur Abstützung am Boden beim Bonden dienen. Mit einer derartigen Zwischenform erreicht man beispielsweise eine Breite des Haltesteges auf der Abstützungsseite von w/2 = 30-40 µm und gewinnt auf der anderen Hälfte eine Verkleinerung des Rastermaßes um w/2. Das bedeutet für eine Materialdicke von 200 µm, daß das Rastermaß auf 260 µm bis 270 µm sinkt anstelle von 300 µm in der Ausführungsform der Fig. 10. Somit läßt sich durch versetzte abwechselnd halbseitig gestützte Haltestege 10 bzw. Leitungen 65, wie es in Fig. 13 gezeigt wird, ein Rastermaß von

s = p + w/2

erreichen. In this way, partial partial support of a conductor track or a line 65 or a holding web 10 can also be achieved with a relatively narrow web on one side but full contact width on the other side. This can e.g. B. serve for support on the ground when bonding. With an intermediate shape of this type, for example, a width of the holding web on the support side of w / 2 = 30-40 μm is achieved, and a reduction in the grid dimension by w / 2 is obtained on the other half. For a material thickness of 200 μm, this means that the grid size drops to 260 μm to 270 μm instead of 300 μm in the embodiment of FIG. 10. Thus, offset webs 10 or lines 65 , alternately supported on one side, as shown in FIG . is 13, a pitch of

s = p + w / 2

to reach.

Zusammenfassend läßt sich die Struktur eines Systemträgers 7 optimieren durch Ausnutzung der erfindungsgemäßen Möglichkeiten einer beidseitig wirkenden Naßätztechnik, so daß sich folgende Werte erreichen lassen:

  • - eine minimale Breite p der Ätzlücke bei ideal isotroper Ätzung von

    p = m + D (1)

    oder kleiner bei einem Ätzverhältnis < 1, wobei m die Breite der Ätzöffnung und D die Materialdicke ist;
  • - ein Rastermaß s für die Haltestegführung oder Leitungsführung bei voller Materialdicke D von

    s = p + w (2)
  • - ein Rastermaß s bei reiner Leitungsführung bzw. Konstruktion der Haltestege 10 auf der oberen und der unteren Materialhälfte von

    s = D (3)

    und schließlich
  • - ein Rastermaß s, wenn für abgestützte Bondbereich mit versetzt abwechselnd halbseitig gestützten Haltestegen oder Leitungen gearbeitet wird, von

    s = p + w/2 (4).

In summary, the structure of a system carrier 7 can be optimized by utilizing the possibilities according to the invention of a double-sided wet etching technique, so that the following values can be achieved:
  • a minimal width p of the etching gap with ideal isotropic etching of

    p = m + D (1)

    or less with an etching ratio <1, where m is the width of the etching opening and D is the material thickness;
  • - A grid dimension s for the retaining web guide or cable routing with full material thickness D of

    s = p + w (2)
  • - A pitch s with pure cable routing or construction of the holding webs 10 on the upper and lower half of the material

    s = D (3)

    and finally
  • - a grid dimension s, when working for supported bond area with staggered alternating half-sided supporting webs or lines, from

    s = p + w / 2 (4).

Darüber hinaus können alle auch großflächige Außenkontakte 11, 18 oder Außenrandkontakte 3 oder die Chipinsel (6) mit verminderter Materialdicke d hergestellt werden, indem einseitig durch nicht-symmetrische Maskentechniken die eine Materialhälfte beispielsweise von der Oberseite 23 des Systemträgers aus abgetragen wird. Bezugszeichenliste 1 elektronisches Bauteil
2 Unterseite des elektronischen Bauteils bzw. des Nutzen
3 Außenrandkontakte
4 Halbleiterchip
5 Kunststoffpreßmasse
6 Chipinsel
7 Systemträger
8 zusätzliche Ausgangskontaktflächen
9 Aussparungen
10 Haltestege
11 zusätzliche Ausgangskontakte
12 Trennstellen
13 Trennfugen
14, 15, 16, 17 Unterseitenkanten
18 zusätzliche Ausgangskontakte unterhalb des Halbleiterchips
19 Außenrandkontaktflächen
20 Sägespuren
21 Unterseite der Chipinsel
22 Rückseite des Halbleiterchips
23 Oberseite des Systemträgers
24 Systemträgerrohling
25 Unterseite des Systemträgers
26, 27 Ätzmasken
28 Bondverbindungen
29 Kontaktflächen auf dem Halbleiterchip
30 Kontaktanschlussflächen auf Außenkontakten und Außenrandkontakten
31 Sägenuten
32, 33, 34, 35 Randseiten des Bauteils
36, 37 Bondverbindungen
38, 39, 40 Bonddrahtlängen
41 Sägeblatt
42 Sägeblattachse
43 Lotschicht
44 Klebeschicht
45 aktive Oberseite des Halbleiterchips
46 Bonddrähte
47 Oberseite der Außenrandkontakte
48 bondfähige Beschichtung
49 gestrichelte Linie
50 scharfkantige Ätzkante
51, 52, 53 großflächige Außenkontakte
54 Ecken der Außenrandkontakte
55 Anschlußstirnseiten
56 Bondfinger
57 Bondbereiche
59 Aufwölbung oder Höcker der Chipinsel
60 Werkzeug
61 Vorsprünge
62, 63 Hohlräume
64 Blindstege
65 Leitungen
66 Ätzmaskenöffnungen
300 Außenkontakte
B Drehrichtung einer Säge
C Pfeilrichtung
D Materialdicke
d geringe Materialdicke
a, b Kantenlänge des elektronischen Bauteils 1
s Schrittweite oder Rastermaß der Systemträgerstruktur
l Länge der Außenrandkontakte
k Kantenlänge der Chipinsel
h, i Kantenlängen des Halbleiterchip
g Abstand zwischen Halbleiterchip und Außenkontakten unterhalb des Halbleiterchip
b Breite der Außenrandkontakte
m Breite der Ätzmaskenöffnung
p Ätzlückenbreite
S Rastermaß für eine Anordnung von Haltestegen und Außenrandkontakten im Wechsel
W Breite eines Außenkontaktes auf der Unterseite des Systemträgers
In addition, all large-area external contacts 11 , 18 or external edge contacts 3 or the chip island ( 6 ) can be produced with a reduced material thickness d by removing one side of the material, for example from the top 23 of the system carrier, using non-symmetrical mask techniques. Reference Signs List 1 electronic component
2 Underside of the electronic component or the benefit
3 outer edge contacts
4 semiconductor chip
5 plastic molding compound
6 chip island
7 system carriers
8 additional output contact areas
9 recesses
10 holding bars
11 additional output contacts
12 separation points
13 parting lines
14 , 15 , 16 , 17 underside edges
18 additional output contacts below the semiconductor chip
19 outer edge contact surfaces
20 saw marks
21 underside of the chip island
22 Back of the semiconductor chip
23 Top of the leadframe
24 system carrier blank
25 Underside of the system carrier
26 , 27 etching masks
28 bond connections
29 contact areas on the semiconductor chip
30 contact connection surfaces on external contacts and external edge contacts
31 saw grooves
32 , 33 , 34 , 35 edge sides of the component
36 , 37 bond connections
38 , 39 , 40 bond wire lengths
41 saw blade
42 saw blade axis
43 solder layer
44 adhesive layer
45 active top of the semiconductor chip
46 bond wires
47 Top of the outer edge contacts
48 bondable coating
49 dashed line
50 sharp-edged etched edges
51 , 52 , 53 large-area external contacts
54 corners of the outer edge contacts
55 connection faces
56 bond fingers
57 bond areas
59 bulge or hump of the chip island
60 tools
61 tabs
62 , 63 cavities
64 blind webs
65 lines
66 etching mask openings
300 external contacts
B Direction of rotation of a saw
C arrow direction
D material thickness
d low material thickness
a, b edge length of the electronic component 1
s Step size or grid dimension of the system carrier structure
l Length of the outer edge contacts
k Edge length of the chip island
h, i edge lengths of the semiconductor chip
g Distance between the semiconductor chip and external contacts below the semiconductor chip
b Width of the outer edge contacts
m width of the etching mask opening
p Gap width
S Pitch for alternating arrangement of retaining bars and outer edge contacts
W Width of an external contact on the underside of the system carrier

Claims (50)

1. Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (300) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, und wobei die Außenkontakte (300) durch die auf der Unterseite (2) des elektronischen Bauteils (1) angeordneten Aussparungen (9) an entsprechend definierten Stellen (12) voneinander getrennt sind. 1. An electronic component with distributed on the bottom (2) outer edge contacts (300) and with at least one semiconductor chip (4) which is embedded unilaterally in a plastic molding compound (5) and arranged on an at least one outer contact (300) forming chip island (6) , and wherein in part between the external contacts ( 300 ) retaining webs ( 10 ) are arranged, and wherein the electronic component ( 1 ) has on its underside ( 2 ) recesses ( 9 ) which are provided in the retaining webs ( 10 ) for the external contacts ( 300 ) are arranged, and wherein the external contacts ( 300 ) are separated from one another at correspondingly defined locations ( 12 ) by the recesses ( 9 ) arranged on the underside ( 2 ) of the electronic component ( 1 ). 2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß das elektronische Bauteil (1) in dem Randbereich seiner Unterseite (2) Außenrandkontakte (3) und in dem Zentrum der Unterseite (2) eine Chipinsel (6) aufweist, wobei auf der Unterseite (2) zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpreßmasse (5) in Position gehalten werden, wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind. 2. Electronic component according to claim 1, characterized in that the electronic component ( 1 ) in the edge region of its underside ( 2 ) has outer edge contacts ( 3 ) and in the center of the underside ( 2 ) a chip island ( 6 ), on the underside ( 2 ) between the outer contact surface of the chip island ( 6 ) and the outer contact surfaces of the outer edge contacts ( 3 ), additional output contact surfaces ( 8 ) of additional output contacts ( 11 ) are arranged, which are held in position by holding bars ( 10 ) in the plastic molding compound ( 5 ), the output contacts ( 11 ), the chip island ( 6 ) and / or the outer edge contacts ( 3 ) being electrically separated from one another at correspondingly defined locations ( 12 ) by the cutouts ( 9 ). 3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind. 3. Electronic component according to claim 1 or claim 2, characterized in that the recesses ( 9 ) are parting lines ( 13 ). 4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen. 4. Electronic component according to one of claims 1 to 3, characterized in that the recesses ( 9 ) have saw marks. 5. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen. 5. Electronic component according to claim 1 or claim 2, characterized in that the recesses ( 9 ) have etching marks. 6. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen. 6. Electronic component according to claim 1 or claim 2, characterized in that the recesses ( 9 ) have sputtering or erosion traces. 7. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen. 7. Electronic component according to claim 1 or claim 2, characterized in that the recesses ( 9 ) have evaporation traces. 8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektronischen Bauteils (1) geradlinig angeordnet sind. 8. Electronic component according to one of claims 1 to 7, characterized in that the recesses ( 9 ) on the underside ( 2 ) of the electronic component ( 1 ) are arranged in a straight line. 9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektronischen Bauteils (1) geradlinig und parallel zu Unterseitenkanten (14, 15, 16, 17) des elektronischen Bauteils (1) angeordnet sind. 9. Electronic component according to one of claims 1 to 8, characterized in that the recesses ( 9 ) on the underside ( 2 ) of the electronic component ( 1 ) rectilinear and parallel to the underside edges ( 14 , 15 , 16 , 17 ) of the electronic component ( 1 ) are arranged. 10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder die zusätzlichen Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen. 10. Electronic component according to one of the preceding claims, characterized in that the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have the same material thickness (D). 11. Elektronische Bauteil nach einem der vorliegenden Ansprüche, dadurch gekennzeichnet, daß die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen. 11. Electronic component according to one of the present claims, characterized in that the holding webs ( 10 ) which are electrically separated by the cutouts ( 9 ) are opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have a lower material thickness (d). 12. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Unterseite (21) der Chipinsel (6) kleiner als die Rückseite (22) des Halbleiterchips (4) ist. 12. Electronic component according to one of the preceding claims, characterized in that the underside ( 21 ) of the chip island ( 6 ) is smaller than the back ( 22 ) of the semiconductor chip ( 4 ). 13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zusätzliche Ausgangskontaktflächen (8) auf der Unterseite (2) des elektronischen Bauteils (1) in einem die Chipinsel (6) überragenden Bereiches des Halbleiterchips (4) angeordnet sind. 13. The electronic component according to any one of the preceding claims, characterized in that additional output contact surfaces (8) projecting on the underside (2) of the electronic component (1) in a the chip island (6) region of the semiconductor chip (4) are arranged. 14. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß unterhalb des Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber der Chipinsel (6) verminderte Materialdicke (d) aufweisen. 14. Electronic component according to one of the preceding claims, characterized in that below the semiconductor chip ( 4 ) arranged additional output contacts ( 11 ) have a reduced material thickness (d) compared to the chip island ( 6 ). 15. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zusätzlichen Ausgangskontaktflächen (8) versetzt und gestaffelt zwischen Chipinsel (6) und Außenrandkontaktenflächen (19) auf der Unterseite (2) des elektronischen Bauteils (1) angeordnet sind. 15. Electronic component according to one of the preceding claims, characterized in that the additional output contact surfaces ( 8 ) are offset and staggered between the chip island ( 6 ) and outer edge contact surfaces ( 19 ) on the underside ( 2 ) of the electronic component ( 1 ). 16. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Außenrandkontakte (3) und die zusätzlichen Ausgangskontakte (11) Haltestege (56) aufweisen, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden. 16. Electronic component according to one of the preceding claims, characterized in that the outer edge contacts ( 3 ) and the additional output contacts ( 11 ) have retaining webs ( 56 ) which simultaneously form bond fingers or lines ( 65 ) to bond areas ( 57 ). 17. Nutzen für mehrere elektronische Bauteile (1) mit auf ihren Unterseiten (2) verteilten Außenkontakten (300) für jede Bauteilposition und mit jeweils mindestens einem Halbleiterchip (4), wobei die Halbleiterchips (4) in Zeilen und Spalten auf Chipinseln (6) des Nutzens angeordnet sind und einseitig in einer Kunststoffpreßmasse (5) eingebettet und auf einer Außenkontakte (300) bildenden Chipinsel (6) angeordnet sind, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, mit denen die Außenkontakte (300) in Bezug auf einen Rahmen des Nutzens in Position gehalten sind und wobei der Nutzen auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) durch die auf der Unterseite (2) des Nutzens angeordneten Aussparungen (9) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind. 17. Use for a plurality of electronic components ( 1 ) with external contacts ( 300 ) distributed on their undersides ( 2 ) for each component position and with at least one semiconductor chip ( 4 ), the semiconductor chips ( 4 ) in rows and columns on chip islands ( 6 ) the benefits are disposed and are on one side embedded in a plastic molding compound (5) and disposed on an outer contacts (300) forming chip island (6) being partially disposed between the external contacts (300) retaining webs (10) with which the external contacts (300) are held in position with respect to a frame of the panel and the panel has on its underside ( 2 ) recesses ( 9 ) which are in the holding webs ( 10 ) for the external contacts ( 300 ) by those on the underside ( 2 ) of the panel arranged recesses ( 9 ) are electrically separated from one another at correspondingly defined locations ( 12 ). 18. Nutzen nach Anspruch 17, dadurch gekennzeichnet, daß der Nutzen in Randbereichen jeder Bauteilposition Außenrandkontakte (3) und in dem Zentrum jeder Bauteilposition auf seiner Unterseite (2) eine Chipinsel (6) aufweist, wobei auf der Unterseite (2) zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpreßmasse (5) in Position gehalten werden, wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind. 18. Benefit according to claim 17, characterized in that the benefit in peripheral areas of each component position has external edge contacts ( 3 ) and in the center of each component position on its underside ( 2 ) has a chip island ( 6 ), with on the underside ( 2 ) between the external contact surface the chip island ( 6 ) and the outer contact surfaces of the outer edge contacts ( 3 ), additional output contact surfaces ( 8 ) of additional output contacts ( 11 ) are arranged, which are held in place by retaining webs ( 10 ) in the plastic molding compound ( 5 ), the recesses ( 9 ) the output contacts ( 11 ), the chip island ( 6 ) and / or the outer edge contacts ( 3 ) are electrically separated from one another at correspondingly defined locations ( 12 ). 19. Nutzen nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind, die geradlinig und parallel zu den Seitenrändern des Nutzens auf der Unterseite des Nutzens angeordnet sind. 19. Benefit according to claim 17 or claim 18, characterized in that the recesses ( 9 ) are parting lines ( 13 ) which are arranged in a straight line and parallel to the side edges of the panel on the underside of the panel. 20. Nutzen nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen. 20. Benefit according to claim 17 or claim 18, characterized in that the recesses ( 9 ) have saw marks. 21. Nutzen nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen. 21. Use according to claim 17 or claim 18, characterized in that the recesses ( 9 ) have etching marks. 22. Nutzen nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen. 22. Use according to claim 17 or claim 18, characterized in that the recesses ( 9 ) have sputtering or erosion traces. 23. Nutzen nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen. 23. Use according to claim 17 or claim 18, characterized in that the recesses ( 9 ) have evaporation traces. 24. Nutzen nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder zusätzliche Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen. 24. Use according to one of claims 17 to 23, characterized in that the chip island ( 6 ), the outer edge contacts ( 3 ) and / or additional output contacts ( 11 ) have the same material thickness (D). 25. Nutzen nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, daß die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) geringere Materialdicke (d) aufweisen. 25. Use according to any one of claims 17 to 24, characterized in that the holding webs ( 10 ) which are electrically separated by the cutouts ( 9 ) are opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have a lower material thickness (d). 26. Nutzen nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, daß die Unterseite (21) der Chipinseln (6) kleiner als die Rückseiten (22) der Halbleiterchips (4) sind. 26. Use according to one of claims 16 to 24, characterized in that the underside ( 21 ) of the chip islands ( 6 ) are smaller than the rear sides ( 22 ) of the semiconductor chips ( 4 ). 27. Nutzen nach einem der Ansprüche 16 bis 25, dadurch gekennzeichnet, daß zusätzliche Ausgangskontaktflächen (8) auf der Unterseite des Nutzens in den die Chipinseln (6) überragenden Bereichen der Halbleiterchips (4) angeordnet sind. 27. Benefit according to one of claims 16 to 25, characterized in that additional output contact areas ( 8 ) are arranged on the underside of the benefit in the regions of the semiconductor chips ( 4 ) projecting beyond the chip islands ( 6 ). 28. Nutzen nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet, daß unterhalb der Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber den Chipinseln (6) verminderte Materialdicke (d) aufweisen. 28. Use according to one of claims 16 to 26, characterized in that arranged below the semiconductor chips ( 4 ) arranged additional output contacts ( 11 ) have a reduced material thickness (d) compared to the chip islands ( 6 ). 29. Systemträger für mehrere elektronische Bauteile (1), deren Positionen in Zeilen und Spalten auf dem Systemträger (7) in einem Systemträgerrahmen (24) angeordnet sind, wobei für jede Bauteilposition auf der Unterseite (2) verteilte Außenkontakte (300) angeordnet sind und wobei in dem Zentrum jeder Bauteilposition eine mindestens einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, die an entsprechend definierten Stellen gegenüber der Materialdicke (D) der Chipinsel (6) eine verminderte Materialdicke (d) aufweisen. 29. System carrier for several electronic components ( 1 ), the positions of which are arranged in rows and columns on the system carrier ( 7 ) in a system carrier frame ( 24 ), with external contacts ( 300 ) being arranged for each component position on the underside ( 2 ) and wherein at least one external contact ( 300 ) forming a chip island ( 6 ) is arranged in the center of each component position, and partially between the external contacts ( 300 ) holding webs ( 10 ) are arranged, which are at correspondingly defined locations relative to the material thickness (D) of the chip island ( 6 ) have a reduced material thickness (d). 30. Systemträger nach Anspruch 29, dadurch gekennzeichnet, daß in dem Randbereich jeder Bauteilposition Außenrandkontakte angeordnet sind und in dem Zentrum jeder Bauteilposition eine Chipinsel (6) angeordnet ist, wobei zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in Position gehalten werden, die an entsprechend definierten Stellen gegenüber der Materialdicke (D) der Chipinsel (6) und der Außenrandkontakte (3) eine verminderte Materialdicke (d) aufweisen. 30. System carrier according to claim 29, characterized in that external edge contacts are arranged in the edge region of each component position and a chip island ( 6 ) is arranged in the center of each component position, wherein between the external contact surface of the chip island ( 6 ) and the external contact surfaces of the external edge contacts ( 3 ) Additional output contact surfaces ( 8 ) of additional output contacts ( 11 ) are arranged, which are held in position by retaining webs ( 10 ), which have a reduced material thickness at correspondingly defined points relative to the material thickness (D) of the chip island ( 6 ) and the outer edge contacts ( 3 ) (d). 31. Systemträger nach Anspruch 29 oder Anspruch 30, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) der Haltestege (10) etwa der halben Systemträgerdicke (D) entspricht. 31. System carrier according to claim 29 or claim 30, characterized in that the reduced material thickness (d) of the holding webs ( 10 ) corresponds approximately to half the system carrier thickness (D). 32. Systemträger nach Anspruch 29 oder Anspruch 30, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) der Haltestege (10) wahlweise zur Unterseite (25) oder zur Oberseite (23) des Systemträgers (7) hin angeordnet ist. 32. System carrier according to claim 29 or claim 30, characterized in that the reduced material thickness (d) of the holding webs ( 10 ) is optionally arranged towards the underside ( 25 ) or to the top ( 23 ) of the system carrier ( 7 ). 33. Systemträger nach einem der Ansprüche 29 bis 32, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) eines Haltesteges (10) in dem Bereich zur Unterseite (25) des Systemträgers (7) hin angeordnet ist, in dem eine Trennstelle (12) zur elektrischen Trennung des Haltesteges (10) vorgesehen ist, während in dem übrigen Bereich des Haltesteges (10) die verminderte Materialdicke (d) zur Oberseite (23) des Systemträgers (7) hin angeordnet ist. 33. system carrier according to one of claims 29 to 32, characterized in that the reduced material thickness (d) of a holding web ( 10 ) is arranged in the area towards the underside ( 25 ) of the system carrier ( 7 ) in which a separation point ( 12 ) For the electrical separation of the holding web ( 10 ) is provided, while in the remaining area of the holding web ( 10 ) the reduced material thickness (d) is arranged towards the top ( 23 ) of the system carrier ( 7 ). 34. Systemträger nach einem der Ansprüche 29 bis 33, dadurch gekennzeichnet, daß die verminderte Dicke (d) der Haltestege (10) in dem Systemträger (7) mittels selektivem Ätzen von der Oberseite (23) und/oder von der Unterseite (25) eines Systemträgerrohlings eingebracht ist. 34. System carrier according to one of claims 29 to 33, characterized in that the reduced thickness (d) of the holding webs ( 10 ) in the system carrier ( 7 ) by means of selective etching from the top ( 23 ) and / or from the bottom ( 25 ) a system carrier blank is introduced. 35. Systemträger nach einem der Ansprüche 29 bis 34, dadurch gekennzeichnet, daß die Struktur des Systemträgers (7) aus Chipinsel (6), Außenrandkontakten (3) und zusätzlichen Ausgangskontakten (11), die über Haltestege (10) mit dem Systemträgerrahmen (24) verbunden sind, mittels doppelseitigem selektivem Ätzen in einen Systemträgerrohling eingebracht ist. 35. system carrier according to one of claims 29 to 34, characterized in that the structure of the system carrier ( 7 ) from the chip island ( 6 ), outer edge contacts ( 3 ) and additional output contacts ( 11 ) via holding webs ( 10 ) with the system carrier frame ( 24 ) are inserted into a leadframe blank by means of double-sided selective etching. 36. Systemträger nach Anspruch 34 oder Anspruch 35, dadurch gekennzeichnet, daß der Systemträgerrohling eine Metallplatte oder ein Metallband mit einer gleichbleibenden Materialdicke (D) ist. 36. system carrier according to claim 34 or claim 35, characterized in that the leadframe blank is a metal plate or a Metal band with a constant material thickness (D) is. 37. Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling, das folgende Verfahrensschritte aufweist: - Maskieren der Oberseite (23) und der Unterseite (25) des Systemträgerrohling mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken (26, 27), - doppelseitiges Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen (12), - Entfernen der unsymmetrischen Ätzmasken (26, 27). 37. A method for producing a system carrier from a metal plate or a metal strip as a system carrier blank, which has the following method steps: Masking the top ( 23 ) and the bottom ( 25 ) of the system carrier blank with different etching masks ( 26 , 27 ) structured asymmetrically to one another, - double-sided etching of the masked system carrier blank with one-sided thin etching of holding bars at correspondingly defined locations ( 12 ), - Remove the asymmetrical etching masks ( 26 , 27 ). 38. Verfahren nach Anspruch 37, dadurch gekennzeichnet, daß das doppelseitige Ätzen des maskierten Systemträgerrohlings isotrop erfolgt. 38. The method according to claim 37, characterized in that the double-sided etching of the masked System carrier blank is isotropic. 39. Verfahren nach Anspruch 37 oder Anspruch 38, dadurch gekennzeichnet, daß durch isotropes Ätzens unter unsymmetrischen Ätzmasken (26, 27) im Querschnitt zueinander versetzt angeordnete Haltestege (10) von verminderter Materialdicke (d) mit einem Rasterabstand von voller Materialstärke (D) des Systemträgers (7) plus Ätzschlitzbreite (p) realisiert werden. 39. The method according to claim 37 or claim 38, characterized in that by isotropic etching under asymmetrical etching masks ( 26 , 27 ) staggered in cross-section holding webs ( 10 ) of reduced material thickness (d) with a grid spacing of full material thickness (D) of System carrier ( 7 ) plus etching slot width (p) can be realized. 40. Verfahren nach einem der Ansprüche 37 bis 39, dadurch gekennzeichnet, daß bei einem doppelseitigen Ätzen unter voller Materialstärke (D) des Systemträgerrohlings Chipinseln (6), Außenrandkontakte (3) und/oder zwischen Chipinseln (6) und Außenrandkontakten (3) angeordnete zusätzliche Ausgangskontakte (11) ein scharfkantiges Ätzprofil im Mittenbereich der Materialstärke (D) des Systemträgers (7) bilden. 40. The method according to any one of claims 37 to 39, characterized in that in a double-sided etching under full material thickness (D) of the system carrier blank chip islands ( 6 ), outer edge contacts ( 3 ) and / or arranged between chip islands ( 6 ) and outer edge contacts ( 3 ) additional output contacts ( 11 ) form a sharp-edged etching profile in the central region of the material thickness (D) of the system carrier ( 7 ). 41. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit auf der Unterseite (2) verteilten Außenkontakten (300) und mit mindestens einem Halbleiterchip (4), der in einer Kunststoffpressmasse (5) einseitig eingebettet ist und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei zwischen den Flächen der Außenkontakte (300) auf der Unterseite (2) des elektronischen Bauteils (1) Haltestege (10) und Aussparungen (9) angeordnet sind, wobei das Verfahren folgende Verfahrensschritte aufweist: - Bereitstellen eines strukturierten Systemträgers (7) für mehrere in Zeilen und Spalten angeordnete elektronische Bauteile (1) mit Außenkontakten (300), die über Haltestege (10) mit einem Systemträgerrahmen (24) verbunden sind, wobei im Zentrum jeder Bauteilposition eine einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist und die Haltestege (10) gegenüber der Chipinsel (6) eine verminderte Materialdicke (d) aufweisen, - Aufbringen von Halbleiterchips (4) auf die Chipinseln (6), - Herstellen von Bondverbindungen (28, 36, 37) zwischen Kontaktflächen (29) auf den Halbleiterchips (4) und Kontaktanschlußflächen (30) auf den Außenkontakten (300), - Aufpressen einer Kunststoffpressmasse (5) auf den Systemträger (7) bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen, - Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens unter Durchtrennen der Haltestege (10) für die Außenkontakte (300), - Trennen des Nutzens in einzelne elektronische Bauteile (1). 41. Method for producing an electronic component ( 1 ) with external contacts ( 300 ) distributed on the underside ( 2 ) and with at least one semiconductor chip ( 4 ) which is embedded on one side in a plastic molding compound ( 5 ) and on at least one external contact ( 300 ) forming chip island ( 6 ) of a system carrier ( 7 ) is arranged, wherein between the surfaces of the external contacts ( 300 ) on the underside ( 2 ) of the electronic component ( 1 ) retaining webs ( 10 ) and recesses ( 9 ) are arranged, the method has the following process steps: - Providing a structured system carrier ( 7 ) for a plurality of electronic components ( 1 ) arranged in rows and columns with external contacts ( 300 ), which are connected to a system carrier frame ( 24 ) via retaining webs ( 10 ), one external contact ( 1 ) in the center of each component position. 300 ) forming chip island ( 6 ) is arranged and the holding webs ( 10 ) have a reduced material thickness (d) compared to the chip island ( 6 ), - applying semiconductor chips ( 4 ) to the chip islands ( 6 ), - Establishing bond connections ( 28 , 36 , 37 ) between contact areas ( 29 ) on the semiconductor chips ( 4 ) and contact connection areas ( 30 ) on the external contacts ( 300 ), Pressing a plastic molding compound ( 5 ) onto the system carrier ( 7 ) or onto a corresponding benefit at least in the area of the component positions, - Providing recesses ( 9 ) on the underside ( 2 ) of the panel by severing the retaining webs ( 10 ) for the external contacts ( 300 ), - Separation of the benefits into individual electronic components ( 1 ). 42. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß zum Bereitstellen eines strukturierten Systemträgers (7) zwischen Chipinsel (6) und Außenkontakten (300) im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte (11) vorgesehen werden. 42. The method according to claim 41, characterized in that additional output contacts ( 11 ) are provided for providing a structured system carrier ( 7 ) between the chip island ( 6 ) and external contacts ( 300 ) in the edge region of each component position. 43. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß das Einbringen der Aussparungen (9) mittels Erosionsverfahren geschieht, bei dem ein Fluid auf die auszunehmende Stelle mit Hochdruck gespritzt wird. 43. The method according to claim 41, characterized in that the recesses ( 9 ) are introduced by means of an erosion process in which a fluid is sprayed onto the point to be removed with high pressure. 44. Verfahren nach Anspruch 41 oder Anspruch 42, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Laserverdampfen der Haltestege (10) an entsprechend definierten Stellen (12) erfolgt. 44. The method according to claim 41 or claim 42, characterized in that the introduction of recesses ( 9 ) on the underside ( 2 ) of the panel or each component ( 1 ) by means of laser evaporation of the retaining webs ( 10 ) at correspondingly defined locations ( 12 ) he follows. 45. Verfahren nach Anspruch 41 oder Anspruch 42, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Sägen von Sägenuten (31) quer zu den Haltestegen (10) erfolgt. 45. The method according to claim 41 or claim 42, characterized in that the introduction of recesses ( 9 ) on the underside ( 2 ) of the panel or each component ( 1 ) by sawing saw grooves ( 31 ) transversely to the retaining webs ( 10 ) he follows. 46. Verfahren nach einem der Ansprüche 41 bis 46, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Trockenätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt. 46. The method according to any one of claims 41 to 46, characterized in that the introduction of recesses ( 9 ) on the underside ( 2 ) of the panel or each component ( 1 ) by means of dry etching technology of the holding webs ( 10 ) at predetermined locations ( 12 ) he follows. 47. Verfahren nach Anspruch 41 oder Anspruch 42, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Nassätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt. 47. The method according to claim 41 or claim 42, characterized in that the introduction of recesses ( 9 ) on the underside ( 2 ) of the panel or each component ( 1 ) by means of wet etching of the holding webs ( 10 ) at predetermined locations ( 12 ) , 48. Verfahren nach Anspruch 41 oder Anspruch 42, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Zerstäubungstechnik (Sputtern) der Haltestege (10) an vorbestimmten Stellen (12) erfolgt. 48. The method according to claim 41 or claim 42, characterized in that the introduction of recesses ( 9 ) on the underside ( 2 ) of the panel or of each component ( 1 ) by means of atomization technology (sputtering) of the holding webs ( 10 ) at predetermined locations ( 12 ) takes place. 49. Verfahren nach einem der Ansprüche 40 bis 46, dadurch gekennzeichnet, daß beim Trennen des Nutzen in einzelne Bauteile (1) die Außenrandkontakte (3) auf den Randseiten (32, 33, 34, 35) der Bauteile (1) freigelegt werden. 49. The method according to any one of claims 40 to 46, characterized in that the outer edge contacts ( 3 ) on the edge sides ( 32 , 33 , 34 , 35 ) of the components ( 1 ) are exposed when the panel is separated into individual components ( 1 ). 50. Verfahren nach einem der Ansprüche 41 bis 49, dadurch gekennzeichnet, daß beim Herstellen von Bondverbindungen (28, 36, 37) zwischen zusätzlichen Ausgangskontakten (11) und Außenrandkontakten (3) einerseits und Kontaktflächen (29) auf dem Halbleiterchip (4) andererseits unterschiedliche Bonddrahtlängen (38, 39, 40) eingebracht werden. 50. The method according to any one of claims 41 to 49, characterized in that when making bond connections ( 28 , 36 , 37 ) between additional output contacts ( 11 ) and outer edge contacts ( 3 ) on the one hand and contact surfaces ( 29 ) on the semiconductor chip ( 4 ) on the other hand different bond wire lengths ( 38 , 39 , 40 ) are introduced.
DE10132385A 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same Expired - Fee Related DE10132385B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Publications (2)

Publication Number Publication Date
DE10132385A1 true DE10132385A1 (en) 2003-01-23
DE10132385B4 DE10132385B4 (en) 2006-07-13

Family

ID=7690562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10132385A Expired - Fee Related DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Country Status (1)

Country Link
DE (1) DE10132385B4 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230309B2 (en) 2003-10-02 2007-06-12 Infineon Technologies Ag Semiconductor component and sensor component for data transmission devices
DE102006015241A1 (en) * 2006-03-30 2007-06-28 Infineon Technologies Ag Quad flat non-leaded package semiconductor component, has expansion joint arranged in plastic housing and provided between border angle region and outer contact surfaces of outer contact and central region of housing
US8912635B2 (en) 2008-02-01 2014-12-16 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
JP2000286377A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Semiconductor device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000286377A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230309B2 (en) 2003-10-02 2007-06-12 Infineon Technologies Ag Semiconductor component and sensor component for data transmission devices
DE10346474B4 (en) * 2003-10-02 2014-07-10 Infineon Technologies Ag Sensor component with a sensor chip, sensor stack and method for testing a biochemical sample
DE102006015241A1 (en) * 2006-03-30 2007-06-28 Infineon Technologies Ag Quad flat non-leaded package semiconductor component, has expansion joint arranged in plastic housing and provided between border angle region and outer contact surfaces of outer contact and central region of housing
US8912635B2 (en) 2008-02-01 2014-12-16 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Also Published As

Publication number Publication date
DE10132385B4 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
DE10221891C5 (en) Power semiconductor device
DE10229182A1 (en) Stacked chip package and manufacturing process therefor
WO2003015165A2 (en) Electronic component with a plastic housing and method for production thereof
DE102014104399B4 (en) Semiconductor chip package comprising a leadframe
DE102017128457A1 (en) MANUFACTURE OF OPTOELECTRONIC COMPONENTS
DE102020101098B4 (en) Leadframe, encapsulated package with a stamped line and sawn side walls, and corresponding manufacturing process
DE10351028B4 (en) Semiconductor component and suitable manufacturing / assembly process
DE102015109953A1 (en) Production of electronic components
EP3599636B1 (en) Ceramic circuit carrier and electronic unit
DE102005006280B4 (en) Semiconductor component with a through-contact by a housing ground and method for producing the same
DE112016000307B4 (en) Lead frame and method for producing a chip housing and method for producing an optoelectronic component
WO2015132380A1 (en) Optoelectronic component and method for the production thereof
DE10132385B4 (en) Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same
DE3931551C2 (en) Method of making a substrate
EP0710432A1 (en) Process for manufacturing printed circuit foils or semifinished products for printed circuit foils, and thus manufactured printed circuit foils and semifinished products
DE10147375B4 (en) Electronic component with a semiconductor chip and method for producing the same
DE112018002151T5 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE10209204B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE102011112659B4 (en) Surface mount electronic component
WO2016174238A1 (en) Arrangement having a substrate and a semiconductor laser
DE602004012235T2 (en) SEMICONDUCTOR COMPONENT, SEMICONDUCTOR BODY AND METHOD FOR THE PRODUCTION THEREOF
DE1614134B2 (en) Leadframes for use in the automated manufacture of encapsulated, integrated semiconductor devices, integrated semiconductor devices, and methods of manufacturing the same
WO2019202021A1 (en) Surface-mounted component
DE10148043A1 (en) Electronic component comprises a plastic housing having islands arranged on the lower side of the housing in a matrix
DE10147376B4 (en) Electronic component and leadframe and method for producing the same

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee