DE10132385B4 - Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same - Google Patents

Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same Download PDF

Info

Publication number
DE10132385B4
DE10132385B4 DE10132385A DE10132385A DE10132385B4 DE 10132385 B4 DE10132385 B4 DE 10132385B4 DE 10132385 A DE10132385 A DE 10132385A DE 10132385 A DE10132385 A DE 10132385A DE 10132385 B4 DE10132385 B4 DE 10132385B4
Authority
DE
Germany
Prior art keywords
contacts
outer edge
chip
recesses
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10132385A
Other languages
German (de)
Other versions
DE10132385A1 (en
Inventor
Heinz Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10132385A priority Critical patent/DE10132385B4/en
Publication of DE10132385A1 publication Critical patent/DE10132385A1/en
Application granted granted Critical
Publication of DE10132385B4 publication Critical patent/DE10132385B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) der Chipinsel (6) zwischen dem Außenkontakt (300) der Chipinsel (6) und den Außenrandkontaktflächen (19) der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder...electronic Component with on the bottom (2) distributed outer edge contacts (3) and with at least one semiconductor chip (4), which in a plastic molding compound (5) embedded on one side and on at least one external contact (300) forming chip island (6) is arranged, wherein partially between the external contacts (300) holding webs (10) are arranged, and wherein the electronic Component (1) on its underside (2) has recesses (9), in the retaining bars (10) for the external contacts (300) are arranged, wherein on the underside (2) of the chip island (6) between the external contact (300) the chip island (6) and the outer edge contact surfaces (19) the outer edge contacts (3) additional Output contact surfaces (8) additional Output contacts (11) are arranged, which by holding webs (10) in the plastic molding compound (5) are held in position, wherein at least a part of the outer edge contacts (3) and output contacts (11) with each other and with the chip island (6) are connected in a line by the holding webs (10), and wherein through the recesses (9) the output contacts (11), the chip island (6) and / or ...

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten sowie Verfahren zur Herstellung des Systemträgers und des elektronischen Bauteils gemäß der Gattung der unabhängigen Ansprüche.The The invention relates to an electronic component, a utility and a system carrier for a Such component with distributed on their undersides outer contacts as well as methods for producing the system carrier and the electronic Component according to the genus the independent one Claims.

Elektronische Bauteile mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, haben den Nachteil, daß mögliche Außenanschlüsse auf den Rand und die Chipinsel beschränkt sind. Diese Außenkontakte sind am Außenrand des elektronischen Bauteils angeordnet und von der Unterseite des elektronischen Bauteils sowie von den Randseiten aus für eine Kontaktgabe zugänglich. Die Chipinsel, die für die Aufnahme des Halbleiterchips vorgesehen ist, ist jeweils im Zentrum angeordnet und von den Außenkontakten im Randbereich umgeben. Zum Halten der Chipinsel im Zentrum wird mindestens eine Außenkontaktposition benötigt, so daß mit dieser Position ein Außenkontakt im Randbereich weniger bei einem derartigen elektronischen Bauteil beschaltbar ist. Bisher ist es somit nicht möglich, bei elektronischen Bauteilen, die auf einen Systemträger angewiesen sind, diesen Außenrand unabhängig von der Chipinsel zu nutzen oder eine hohe Anzahl von Außenkontakten auf der Unterseite des elektronischen Bauteils, wie es beispielsweise bei BGA-Gehäusen (Ball-Grid-Array-Gehäusen) möglich ist, vorzusehen.electronic Components with distributed on the bottom outer contacts and with at least a semiconductor chip embedded in a Kunststoffpreßmasse one-sided and on an external contact forming chip island of a system carrier is arranged the disadvantage that possible external connections on the Edge and the chip island limited are. These external contacts are on the outer edge the electronic component arranged and from the bottom of the electronic component and from the edge sides for a contact accessible. The chip island for the receptacle of the semiconductor chip is provided is in each case in the center arranged and from the external contacts surrounded in the border area. To hold the chip island in the center becomes at least one external contact position needed so that with This position is an external contact in the edge region less in such an electronic component is connectable. So far, it is not possible for electronic components, the on a system carrier are reliant on this outer edge independently from the chip island or a large number of external contacts on the bottom of the electronic component, as it for example for BGA packages (Ball grid array packages) possible is to provide.

Aus der US 6,229,200 B1 ist ein Chipträger mit einer Chipinsel und Flachleitern bekannt, wobei die Flachleiter zwei Reihen von Kontakten bilden, die jeweils miteinander über einen halb geätzten Abschnitt verbunden sind. Die Chipinsel wird von Stegen in ihren vier Ecken gehalten.From the US 6,229,200 B1 For example, a chip carrier with a chip island and flat conductors is known, wherein the flat conductors form two rows of contacts, which are each connected to each other via a half-etched section. The chip island is held by webs in their four corners.

Ein ähnliches Bauteil mit zwei Reihen von Kontakten und einer Chipinsel, die an ihren vier Ecken gehalten wird, ist auch aus der JP 2000-286377 A bekannt.A similar Component with two rows of contacts and a chip island attached to is held in its four corners, is also from JP 2000-286377 A known.

Die US 5,969,411 A offenbart einen Flachleiterrahmen mit einer Anzahl von Flachleitern, wobei die Flachleiter innere und äußere Abschnitte aufweisen, wobei zwischen dem inneren und dem äußeren Abschnitt jeweils eine Einkerbung angeordnet ist.The US 5,969,411 A discloses a leadframe with a number of flat conductors, wherein the flat conductors have inner and outer portions, wherein between the inner and the outer portion in each case a notch is arranged.

Nachdem der Halbleiterchip zusammen mit den inneren Abschnitten mit einer Kunststoffgehäusemasse umgeben ist, kann beispielsweise mit Hilfe eines Lasers jeder Flachleiter an der Kerbe durchtrennt werden.After this the semiconductor chip together with the inner sections with a Plastic housing composition is surrounded, for example, with the help of a laser each flat conductor be severed at the notch.

Aufgabe der Erfindung ist es, ein elektronisches Bauteil, einen Systemträger und einen Nutzen anzugeben, mit denen ein Gehäuse für einen integrierten Schaltkreis realisiert werden kann, das eine höhere Anzahl von Außenanschlüssen zuläßt, bei gleichzeitiger Flächenminimierung der Außenanschlüsse und Verfahren zur kostengünstigen Herstellung derartiger elektronischer Bauteile, Systemträger und Nutzen anzugeben.task The invention is an electronic component, a system carrier and to indicate a benefit with which a housing for an integrated circuit can be realized, which allows a higher number of external connections, at simultaneous area minimization the external connections and Method of cost-effective Production of such electronic components, system carriers and To indicate benefit.

Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved This object is achieved by the subject matter of the independent claims. advantageous Further developments of the invention will become apparent from the dependent claims.

Erfindungsgemäß umfaßt ein elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, auf seiner Unterseite Flächen von Außenkontakten. Darüber hinaus weist das elektronische Bauteil auf der Unterseite Aussparungen auf, die in Haltestegen für die Außenkontakte angeordnet sind. Die Außenkontakte sind durch die auf der Unterseite des elektronischen Bauteils angeordneten Aussparungen an entsprechend definierten Stellen voneinander elektrisch getrennt.According to the invention comprises an electronic Component with distributed on the bottom outer contacts and with at least a semiconductor chip embedded in a Kunststoffpreßmasse one-sided and on an external contact forming chip island of a system carrier is arranged on his Bottom surfaces of External contacts. About that In addition, the electronic component has recesses on the underside on in the retaining bars for the external contacts are arranged. The external contacts are arranged by the on the bottom of the electronic component Recesses at correspondingly defined locations of each other electrically separated.

Dazu wird ein besonders strukturierter Systemträger eingesetzt, der spezielle Haltestege aufweist, um den Außenkontakt der Chipinsel und die übrigen Außenkontakte in vorgegebenen Positionen zu halten. Die vorgesehenen Aussparungen auf der Unterseite des elektronischen Bauteils dienen dazu, die zu nächst auf dem Systemträger über Haltestege elektrisch miteinander verbundenen Außenkontaktflächen elektrisch voneinander zu trennen und sind deshalb als Trennstellen in den Haltestegen angeordnet.To a specially structured system carrier is used, which special Holding webs to the outside contact the chip island and the rest external contacts to hold in predetermined positions. The provided recesses on the bottom of the electronic component serve to the first on the system carrier via holding webs electrically connected external contact surfaces electrically to be separated from each other and are therefore as separation points in the Arranged holding webs.

Gegenüber der BGA-Gehäuse-Technologie hat das elektronische Bauteil dieser Erfindung den Vorteil, daß es mit Hilfe der Systemträgertechnologie und damit wesentlich preiswerter herstellbar ist. Ein weiterer Vorteil des elektronischen Bauteils liegt darin, daß die Außenkontaktflächen keine Höcker tragen müssen wie bei der BGA-Gehäusetechnologie, sondern eine flächige Kontaktierung ermöglichen, da sie unmittelbar durch Strukturierung des Systemträgers und nachfolgende Trenntechnik realisierbar sind.Opposite the BGA package technology the electronic component of this invention has the advantage of being compatible with Help of the system carrier technology and thus is much cheaper to produce. Another advantage the electronic component lies in the fact that the external contact surfaces no cusp have to carry as with BGA package technology, but a flat one Enable contacting, since they are directly by structuring the system carrier and subsequent separation technology can be realized.

Der Abstand zwischen den Außenkontakten und dem Außenkontakt der Chipinsel wird wesentlich von der Materialdicke des Systemträgers bestimmt, indem die Strukturierung des Systemträgers durch beidseitiges selektives Ätzen eines Metallbandes zur Herstellung eines Systemträgerbandes oder einer Metallplatte zur Herstellung eines Nutzen durchgeführt wird. Dieses beidseitige Ätzen führt zu einer Profilierung der Systemträgerstruktur im Querschnitt, die ein Verankern der einen Außenkontakt bildenden Chipinsel und der übrigen Außenkontakte in einer Kunststoffpreßmasse verbessert.Of the Distance between the external contacts and the outside contact the chip island is essentially determined by the material thickness of the system carrier, by the structuring of the system carrier by double-sided selective etching of a Metal strip for producing a system carrier strip or a metal plate to produce a benefit. This two-sided etching leads to a Profiling the leadframe structure in cross-section, anchoring the external contact forming a chip island and the other external contacts in a Kunststoffpreßmasse improved.

Das Ätzen ermöglicht ferner die Schaffung von speziellen Haltestegen für die Außenkontakte. Diese Haltestege können dabei teilweise eine verminderte Materialstärke aufweisen, indem an den Positionen für die Haltestege der Systemträger oder der Nutzen einseitig von der Oberseite eines Rohlings oder einseitig von der Unterseite eines Rohlings geätzt wird. Die somit hergestellten Halbleiterstege können auf der Unterseite des elektronischen Bauteils unsichtbar sein, wenn der Systemträger oder der Nutzen einseitig von unten geätzte Haltestege aufweist, und sind nur dann auf der Unterseite des elektronischen Bauteils sichtbar, wenn Haltestege durch einseitiges Ätzen des Systemträgers oder des Nutzen von der Oberseite aus hergestellt sind. Gleichzeitig kann durch die verminderte Materialstärke dieser Haltestege auch der Abstand der Haltestege voneinander minimiert werden.The etching also allows the creation of special retaining bars for external contacts. These retaining bars can some have a reduced material thickness, by the Positions for the holding webs of the system carrier or the benefits one-sided from the top of a blank or is etched unilaterally from the bottom of a blank. The thus produced Semiconductor bridges can be invisible on the bottom of the electronic component, if the system carrier or has the benefit unilaterally etched from below holding webs, and are only visible on the underside of the electronic component, if holding webs by one-sided etching of the system tray or of the benefit from the top are made. simultaneously can by the reduced material thickness of these holding webs also the distance of the holding webs from each other are minimized.

Die Aussparungen auf der Unterseite des elektronischen Bauteils können isoliert eingebrachte Trennstellen sein, die in Form von einzelnen isolierten Aussparungen jeden der zum Halten von Außenrandkontakten, Außenkontakten und zum Halten der Chipinsel vorgesehenen Haltestege durchtrennen. Das bedeutet, daß die Unterseite des erfindungsgemäßen elektronischen Bauteils eine Anzahl von Aussparungen in Form von Kratern aufweist, die ein Merkmal dieser Erfindung sind.The Recesses on the bottom of the electronic component can be isolated introduced separation points, which are isolated in the form of individual Recesses each for holding outer edge contacts, external contacts and cut through to hold the chip island provided holding webs. This means that the Bottom of the electronic invention Component has a number of recesses in the form of craters, which are a feature of this invention.

Die Erfindung sieht vor, daß das elektronische Bauteil in dem Randbereich seiner Unterseite Außenrandkontakte und in dem Zentrum der Unterseite eine Chipinsel aufweist. Auf der Unterseite zwischen der Außenkontaktfläche der Chipinsel und den Außenkontaktflächen der Außenrandkontakte sind zusätzliche Ausgangskontaktflächen von zusätzlichen Ausgangskontakten angeordnet, die von Haltestegen in der Kunststoffpreßmasse in Position gehalten werden. Durch die Aussparungen sind die zusätzlichen Ausgangskontakte, die Chipinsel und/oder die Außenkontakte an entsprechend definierten Stellen voneinander elektrisch getrennt.The Invention provides that the electronic component in the edge region of its underside outer edge contacts and in the center of the bottom has a chip island. On the Bottom between the outer contact surface of the Chip island and the external contact surfaces of Outer edge contacts are additional Output contact surfaces of additional Output contacts arranged by holding webs in the Kunststoffpreßmasse in Be held in position. Through the recesses are the extra Output contacts, the chip island and / or the external contacts to accordingly defined locations separated from each other electrically.

Ein derartiges elektronisches Bauteil hat den Vorteil, daß auf der gesamten Unterseite des elektronischen Bauteils minimierte Flächen für Außenkontakte zur Kontaktierung der Rück seite eines Chips angeordnet werden können. Mit dieser Ausführungsform ist es möglich, elektronische Bauteile zu realisieren, die auf ihrer Unterseite Außenkontaktflächen anbieten, in einer Dichte, wie sie sonst nur bei BGA-Gehäusen möglich sind.One Such electronic component has the advantage that on the entire underside of the electronic component minimized surfaces for external contacts for contacting the back page a chip can be arranged. With this embodiment Is it possible, to realize electronic components on their underside Offer external contact surfaces, in a density that is otherwise only possible with BGA packages.

Eine Ausführungsform der Erfindung sieht vor, daß die Aussparungen Trennfugen sind. Derartige Trennfugen können Sägespuren darstellen, die nachträglich zum Durchtrennen der Haltestege quer zu den Haltestegen in die Unterseite des elektronischen Bauteils eingebracht sind. Ein derartiges Bauteil hat den Vorteil, daß derartige Trennfugen gleichzeitig der Wärmeabfuhr dienen können, da sie eine rippenförmige Unterseite des elektronischen Bauteils realisieren.A embodiment the invention provides that the Recesses are parting lines. Such joints can Sägespuren represent later for cutting the retaining webs transversely to the retaining webs in the bottom of the electronic component are introduced. Such a component has the advantage that such Dividing joints at the same time the heat dissipation can serve, because they are a rib-shaped Realize bottom of the electronic component.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Ätzspuren aufweisen. Derartige Ätzspuren können lokal und isoliert unmittelbar an den Trennstellen für die Haltestege eingebracht sein, so daß keine Nuten oder Krater auf der Unterseite zu sehen sind, sondern das elektronische Bauteil auf der Unterseite aufgrund der Anwendung einer Ätzmaske definierte exakte Unterbrechungen der Haltestege aufweist. Zum Einbringen von Ätzspuren werden die Haltestege auf der Unterseite sichtbar im Bereich der Trennstelle angeordnet, was beim Einbringen von Sägespuren nicht unbedingt erforderlich ist, da ein Sägeblatt auch vollständig in Kunststoff eingebettete Haltestege durchtrennen kann.A another embodiment the invention provides that the Recesses etching traces exhibit. Such etching traces can local and isolated directly at the separation points for the holding webs be introduced so that no Grooves or craters can be seen on the bottom, but that electronic component on the bottom due to the application an etching mask has defined exact interruptions of the holding webs. For introduction of etching traces the retaining bars on the underside are visible in the area of the separation point arranged, which is not absolutely necessary when introducing saw marks is because a saw blade too Completely can cut through embedded in plastic retaining webs.

In einer weiteren Ausführungsform der Erfindung können die Aussparungen Zerstäubungsspuren aufweisen. Um derartige zerstäubte bzw. gesputterte Aussparungen herzustellen, werden Zerstäubungstechniken bzw. Sputtertechniken angewandt, die sowohl das Material metallischer Haltestege als auch eine darauf liegende Kunststoffpreßmasse zerstäuben können. Somit sind Aussparungen, die Zerstäubungsspuren aufweisen, unabhängig von der Zugänglichkeit der Haltestege auf der Unterseite eines Bauteils vorhanden.In a further embodiment of the invention the recesses sputtering traces exhibit. To such atomized or sputtered recesses, are sputtering techniques Sputtering techniques applied, both the material metallic Haltstege as well as a lying Kunststoffpreßmasse can atomize it. Consequently are recesses, the sputtering traces have, independently from accessibility the holding webs on the underside of a component available.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Verdampfungsspuren aufweisen. Derartige Verdampfungsspuren können an definierten einzelnen Trennstellen eingebracht sein und sowohl die metallischen Haltestege als auch eine darauf liegende Kunststoffmasse verdampfen, so daß auch derartige Aussparungen sowohl tiefliegende Haltestege als auch auf der Unterseite sichtbare Haltestege elektrisch trennen können.A another embodiment the invention provides that the Recesses Evaporate traces. Such traces of evaporation can be introduced at defined individual separation points and both the metallic holding webs as well as a plastic mass lying thereon evaporate, so that such Recesses both low-lying retaining webs as well as on the bottom visible holding webs can electrically disconnect.

In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß das elektronische Bauteil auf seiner Unterseite Trennfugen aufweist, die geradlinig angeordnet sind. Derartige Trennfugen können durch einfache Sägetechnik eingebracht werden und längs auf der Unterseite des Bauteils quer zu den Haltestegen verlaufen. Mit derartigen geradlinigen Trennfugen wird auf der Unterseite ein Rippenmuster realisiert, daß die Wärmeabgabe des elektronischen Bauteils fördert, bei gleichzeitiger Bereitstellung einer Vielzahl von Außenkontaktmöglichkeiten auf der Unterseite durch wenige Sägeschritte.In a further embodiment The invention provides that the electronic component has on its underside parting lines arranged in a straight line are. Such joints can by simple sawing technique be introduced and longitudinal on the underside of the component run transversely to the retaining webs. With such rectilinear joints is on the bottom Ribbed pattern realizes that the heat dissipation of the electronic component, while providing a variety of external contact options on the bottom by a few saw steps.

In einer weiteren Ausführungsform des elektronischen Bauteils sind die Trennfugen auf der Unterseite geradlinig und parallel zu Unterseitenkanten des elektronischen Bauteils angeordnet. Bei dieser Ausführungsform des elektronischen Bauteils wird eine Vielzahl von Haltestegen mit einer Trennfuge durchtrennt und gleichzeitig eine Vielzahl von isolierten Außenkontakten auf der Unterseite des elektronischen Bauteils realisiert.In a further embodiment of the electronic component, the joints on the bottom are straight and arranged parallel to bottom edges of the electronic component. In this embodiment the electronic component is a variety of holding webs with a dividing line severed and at the same time a variety of isolated external contacts realized on the bottom of the electronic component.

Eine weitere Ausführungsform der Erfindung sieht vor, daß die Chipinsel, die Außenrandkontakte und/oder die zusätzlichen Ausgangskontakte eine gleiche Materialdicke aufweisen, wobei diese Materialdicke der Materialdicke des Systemträgerrohlings entsprechen kann. Diese Ausführungsform der Erfindung hat dann einen besonderen Vorteil, wenn die Strukturierung des Systemträgers mittels doppelseitigem Ätzen erfolgt ist und somit formschlüssige in der Kunststoffpreßmasse verankerbare Profile für die Chipinsel, die Außenrandkontakte und/oder die zusätzlichen Ausgangskontakte vorhanden sind. Die Haltestege können im Prinzip die gleiche Materialdicke wie die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte aufweisen. Die Aussparungen in den Haltestegen werden bei dieser Ausführungsform der Erfindung der Materialstärke angepaßt.A another embodiment the invention provides that the Chip island, the outer edge contacts and / or the additional Output contacts have a same material thickness, these Material thickness of the material thickness of the system carrier blank can correspond. This embodiment The invention then has a particular advantage when structuring of the system carrier by double-sided etching is done and thus form-fitting in the plastic molding compound anchorable profiles for the chip island, the outer edge contacts and / or the additional ones Output contacts are available. The holding webs can in Principle the same material thickness as the chip island, the outer edge contacts and the additional ones Have output contacts. The recesses in the retaining bars be in this embodiment the invention of material thickness customized.

Gemäß der Erfindung weisen die durch die Aussparungen elektrisch getrennten Haltestege eine gegenüber der Chipinsel, den Außenrandkontakten und/oder den zusätzlichen Ausgangskontakten geringere Materialdicke auf. Diese geringere Materialdicke wird durch einseitiges Ätzen entweder von der Oberseite des Systemträgers oder von der Unterseite des Systemträgers aus erreicht. Diese geringere oder verminderte Materialdicke für die Haltestege hat den Vorteil, daß der Haltesteg entweder innerhalb der Kunststoffmasse an der Oberseite des Systemträgers verläuft und somit von der Unterseite des elektronischen Bauteils nicht sichtbar ist oder die verminderte Materialdicke wird durch einseitiges Ätzen von der Oberseite her erreicht, so daß der Haltesteg auf der Unterseite des elektronischen Bauteils angeordnet ist und somit von der Unterseite des elektronischen Bauteils für ein Trennen sichtbar ist.According to the invention have the electrically separated by the recesses retaining webs one opposite the chip island, the outer edge contacts and / or the additional Output contacts lower material thickness. This lower material thickness is by one-sided etching either from the top of the system tray or from the bottom of the system carrier reached out. This reduced or reduced material thickness for the holding webs has the advantage that the Haltesteg either within the plastic mass on the top of the system carrier extends and thus is not visible from the bottom of the electronic component or the reduced material thickness is by one-sided etching of reached the top, so that the holding bar on the bottom the electronic component is arranged and thus from the bottom of the electronic component for a separation is visible.

Wenn die Haltestege an ihren Trennstellen von der Unterseite aus sichtbar sind, hat das den Vorteil, daß beispielsweise Ätzmasken oder Sägespuren genau justierbar sind. In einer weiteren Ausführungsform der Erfindung werden die Haltestege nur an den Stellen, an denen sie zu trennen sind, auf die Unterseite des elektronischen Bauteils geführt, und in den übrigen Bereichen liegen sie auf der von der Unterseite des elektronischen Bauteils nicht sichtbaren Oberseite des Systemträgers.If the holding webs visible at their separation points from the bottom have the advantage that, for example, etching masks or saw marks are precisely adjustable. In a further embodiment of the invention the retaining bars only in the places where they are to be separated, led to the bottom of the electronic component, and in the rest Areas they lie on the from the bottom of the electronic Component not visible top of the system carrier.

Aufgrund der zunehmenden Speicherkapazität von elektronischen Bauteilen und aufgrund des zunehmenden Platzbedarfs für Logikschaltungen sowie für Hochfrequenzbauteile mit angeschlossener Logik werden die erforderlichen Chipflächen ständig größer. In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Chipinsel kleiner als die Rückseite des Halbleiterchips ausgeführt ist. Das bedeutet, daß innerhalb der Kunststoffpreßmasse der Halbleiterchip die Chipinselfläche überragt. In derartigen Fällen sieht die vorliegende Erfindung vor, auch die Unterseite des elektronischen Bauteils für zusätzliche Ausgangskontakte zu nutzen, die dann unterhalb des Halbleiterchips angeordnet sind. In diesen Bereichen, in denen der Halbleiterchip die Chipinsel überragt, sind rund um den Halbleiterchip Bondflächen oder Bondfinger auf Haltestegen vorgesehen, die keine Trennstellen aufweisen, sondern zu zusätzlichen Ausgangskontakten führen, die unterhalb des Halbleiterchips angeordnet sind. Bei einer derartigen Anwendung werden die Haltestege nicht allein zum Positionieren und Halten der zusätzlichen Ausgangskontakte unter dem Halbleiterchip verwendet, sondern gleichzeitig als Bondfinger eingesetzt, was eine relativ dichte Packung von Bondverbin dungen und eine dichte Anordnung von Außenkontakten auf der Unterseite eines elektronischen Bauteils ermöglicht.by virtue of the increasing storage capacity of electronic components and due to the increasing space requirement for logic circuits also for High frequency components with attached logic become the required chip areas constantly greater. In a further embodiment The invention provides that the chip island is smaller than the backside of the semiconductor chip is. That means that within the plastic molding compound the semiconductor chip projects beyond the chip surface. In such cases sees the present invention, also the bottom of the electronic Component for additional Use output contacts, which then below the semiconductor chip are arranged. In these areas where the semiconductor chip the chip island towers over Bonding surfaces or bonding fingers are provided on holding webs around the semiconductor chip, which have no separation points, but to additional output contacts to lead, which are arranged below the semiconductor chip. In such a Application, the holding webs are not alone for positioning and Holding the extra Output contacts used under the semiconductor chip, but at the same time used as a bonding finger, what a relatively dense packing of Bondverbin applications and a tight array of external contacts on the bottom an electronic component allows.

Bei einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß unterhalb des Halbleiterchips zusätzlich angeordnete Ausgangskontakte eine gegenüber der Chipinsel verminderte Materialdicke aufweisen. Diese verminderte Materialdicke kann durch einseitiges Ätzen an den Positionen der zusätzlichen Ausgangskontakte von der Oberseite des Systemträgers aus erfolgen und gleichzeitig mit dem Herstellen von entsprechend gestalteten Haltestegen durchgeführt werden. Es sind folglich keine zusätzlichen Strukturierungs- bzw. Ätzschritte erforderlich, es können vielmehr die für die Strukturierung eines Systemträgerrohlings einzusetzenden Ätzschritte verwendet und für die Positionierung von zusätzlichen Ausgangskontakten unterhalb eines Halbleiterchips optimiert werden.In a further embodiment of the invention it is provided that below the semiconductor chip additionally arranged output contacts have a relation to the chip island reduced material thickness. This reduced material thickness can be achieved by etching at the positions of the additional output contacts from the top of the system carrier and simultaneously with the production of correspondingly shaped holding webs. Consequently, no additional structuring or etching steps are required; instead, the etching steps to be used for structuring a system carrier blank can be used and optimized for the positioning of additional output contacts underneath a semiconductor chip.

Eine weitere Ausführungsform der Erfindung sieht vor, daß zusätzliche Ausgangskontaktflächen zwischen den Außenrandkontaktflächen und der Chipinsel versetzt und gestaffelt auf der Unterseite des elektronischen Bauteils angeordnet sind. Mit einer derartigen versetzten und gestaffelten Anordnung kann die Dichte der Außenkontaktflächen auf der Unterseite des elektronischen Bauteils optimiert und damit die Zahl der Außenkontaktflächen maximiert werden. Somit ist es mit der Erfindung möglich, unter Einsatz der Systemträgertechnologie eine Außenkontaktdichte auf der Unterseite eines elektronischen Bauteils zu erreichen, die bisher nur mit der in Bezug auf Platzbedarf und Kosten aufwendigen und komplexen BGA-Gehäuse-Technologie erreichbar ist.A another embodiment The invention provides that additional Output contact surfaces between the outer edge contact surfaces and the chip island offset and staggered on the bottom of the electronic Component are arranged. With such a staggered and staggered Arrangement can increase the density of the external contact surfaces the bottom of the electronic component optimized and thus the Number of external contact surfaces maximized become. Thus, it is possible with the invention, using the system support technology an external contact density to reach on the bottom of an electronic component, the previously only with the in terms of space requirements and costs consuming and complex BGA package technology is reachable.

Ein weiterer Aspekt der Erfindung sieht vor, für das erfindungsgemäße Bauteil einen Nutzen zur gleichzeitigen Herstel lung mehrerer elektronischer Bauteile mit auf der Unterseite verteilten Außenrandkontakten mit jeweils mindestens einem Halbleiterchip zur Verfügung zu stellen. Ein derartiger Nutzen weist eine Systemträgerstruktur in einer Metallplatte auf, wobei die Positionen für die elektronischen Bauteile mit Halbleiterchips in Zeilen und Spalten auf dem Nutzen angeordnet sind. Der Nutzen weist folglich Chipinseln auf, die ebenfalls in Zeilen und Spalten angeordnet sind und jeweils von Außenrandkontakten umgeben sind.One Another aspect of the invention provides for the component according to the invention a benefit for the simultaneous production of multiple electronic Components with distributed on the bottom outer edge contacts with each at least one semiconductor chip to provide. Such a Benefit has a system support structure in a metal plate, the positions for the electronic Components with semiconductor chips in rows and columns on the benefits are arranged. The benefit therefore has chip islands, which also are arranged in rows and columns and each of outer edge contacts are surrounded.

Bei dem erfindungsgemäßen Nutzen sind Haltestege vorgesehen, die es ermöglichen, daß zusätzliche Ausgangskontakte zwischen der zentralen Chipinsel und den im Randbereich angeordneten Außenrandkontakten positioniert werden können. Gegenüber isoliert auf einem Systemträger hergestellten elektronischen Bauteilgehäusen hat der Nutzen den Vorteil, daß für mehrere in Zeilen und Spalten angeordnete Halbleiterchips zunächst eine gemeinsame Kunststoffpreßmasse aufgebracht wird, so daß der Nutzen im Prinzip aus einer Kunststoffgehäuseschicht auf einer strukturierten Metallplatte besteht, wobei innerhalb der Kunststoffgehäuseschicht die Halbleiterchips auf Chipinseln der Metallplatte angeordnet sind und die Chips mit ihren Kontaktflächen auf ihren aktiven Oberseiten über Bondverbindungen mit Außenkontakten und bei der vorliegenden Ausführungsform mit zusätzlichen Ausgangskontakten verbunden sind.at the benefit of the invention holding webs are provided, which allow additional output contacts between the central chip island and arranged in the edge region outer edge contacts can be positioned. Across from isolated on a leadframe manufactured electronic component housings has the advantage of that for several in rows and columns arranged semiconductor chips first one common Kunststoffpreßmasse is applied, so that the Benefit in principle of a plastic housing layer on a structured Metal plate is made, wherein within the plastic housing layer the semiconductor chips are arranged on chip islands of the metal plate and the chips with their pads on their active tops via bonds with external contacts and in the present embodiment with additional Output contacts are connected.

Ein derartig aufgebauter Nutzen hat den Vorteil, daß auf seiner Unterseite für mehrere elektronische Bauteile gleichzeitig die Aussparungen an den Trennstellen für die Haltestege eingebracht werden können. Somit hat ein derartiger Nutzen den Vorteil, daß die Herstellung der erfindungsgemäßen elektronischen Bauteile kostengünstig und gleichzeitig für mehrere Bauteile realisierbar wird. Der Nutzen unterscheidet sich folglich vom einzelnen elektronischen Bauteil dadurch, daß erst durch Trennen des Nutzen in einzelne Bauteile die Gehäusegeometrie des einzelnen Bauteils realisiert wird. Eine übliche Trenntechnik ist dabei das Sägen, wobei mit dem Sägevorgang die Außenrandkontakte auch an den Seitenrändern des elektronischen Bauteils freigelegt werden.One Such built-up benefit has the advantage that on its underside for several electronic components at the same time the recesses at the separation points for the Haltstege can be introduced. Thus, such a benefit has the advantage that the production of the inventive electronic Components cost-effective and at the same time for several components can be realized. The benefits are different Consequently, the individual electronic component in that only by Disconnecting the benefit in individual components the housing geometry of the individual Component is realized. A usual Separation technique is sawing, being with the sawing process the outer edge contacts also on the margins be exposed of the electronic component.

Durch Profilsägen kann erreicht werden, daß der Kunststoffgehäuseschicht des einseitig vergossenen Nutzen eine profilierte Form gegeben wird, so daß die Randseiten der Außenrandkontakte aus der Kunststoffpreßmasse des Einzelgehäuses eines elektronischen Bauteils herausragen. Ein besonderes Merkmal dieses Nutzens sind die über die Unterseite des Nutzens verteilten Aussparungen an den Trennstellen für die Haltestege, die über die Unterseite verteilt angeordnet sind. Diese Aussparungen können auch als Trennfugen dargestellt werden und sind dann geradlinig und parallel zu den Randkanten des Nutzens ausgerichtet. Das hat den Vorteil, daß die Aussparungen für eine Vielzahl von Trennstellen durch ein einfaches Einbringen einer Trennfuge auf der Unterseite des Nutzens realisiert werden können. Die Aussparungen können dabei Sägespuren, Ätzspuren, Zerstäubungsspuren und/oder Verdampfungsspuren auf der Unterseite des Nutzens aufweisen.By profile saws can be achieved that the Plastic casing layer the unilaterally potted benefit is given a profiled shape, So that the Edge sides of the outer edge contacts from the Kunststoffpreßmasse of the individual housing protrude an electronic component. A special feature these benefits are the over the bottom of the benefit distributed recesses at the separation points for the Retaining bars that over the bottom are arranged distributed. These recesses can also are shown as joints and are then rectilinear and parallel aligned to the margins of utility. That has the advantage, that the Recesses for a variety of separation points by simply introducing a parting line can be realized on the bottom of the benefits. The Recesses can while saw marks, etching traces, Zerstäubungsspuren and / or have evaporation traces on the underside of the benefit.

In einer Ausführungsform des Nutzens weisen die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte gleiche Materialdicken auf, während die Haltestege gegenüber diesen Komponenten mit geringerer Materialdicke ausgestattet sind. Das hat den Vorteil, daß die Aussparungen lediglich eine Tiefe von dieser geringeren Materialdicke aufweisen, was die Herstellung der Aussparungen vereinfacht.In an embodiment the benefit of the chip island, the outer edge contacts and the additional Output contacts same material thicknesses, while the holding webs opposite to this Components are equipped with a smaller material thickness. The has the advantage that the Recesses only a depth of this lower material thickness have, which simplifies the production of the recesses.

Bei einer weiteren Ausführungsform des Nutzens überragt der Halbleiterchip die Fläche der Chipinsel, so daß Außenkontaktflächen bei einem derartigen Nutzen unterhalb des Halbleiterchips vorgesehen werden können. Dies hat den Vorteil einer größeren Anzahl von Außenkontakten, die nun auch unter dem Halbleiterchip angeordnet werden können. Gleichzeitig erschwert es jedoch die Möglichkeiten des Bondens von auf dem Rand des Halbleiterbauteils angeordneten Kontaktflächen zu den zusätzlichen Ausgangskontaktflächen oder zu Kontaktfingern der Außenrandkontakte.In a further embodiment of the benefit, the semiconductor chip projects beyond the surface of the chip island, so that external contact surfaces can be provided below the semiconductor chip for such a benefit. This has the advantage of a larger number of external contacts, which can now also be arranged under the semiconductor chip. At the same time, however, it hampers the possibilities of bonding contact surfaces arranged on the edge of the semiconductor component to the additional output contact surfaces or to contact fingers of the outer edge contacts.

Um den Halbleiterchip beim Bonden zu stabilisieren, wird in einer weiteren Ausführungsform der Erfindung ein Werkzeug vorgesehen, daß in dem Bereich der Kontaktflächen des Halbleiterchips diesen Halbleiterchip von der Unterseite aus stützt. Ein derartiges Werkzeug ist in seinen Dimensionen und seinen stützenden Vorsprüngen speziell für den Bondvorgang angepaßt, so daß die auftretenden Kräfte über das Bondwerkzeug abgefangen werden können und die Belastungen des Halbleiterchips vermindert werden.Around to stabilize the semiconductor chip during bonding, is in another embodiment the invention provides a tool that in the region of the contact surfaces of the Semiconductor chips supports this semiconductor chip from the bottom. One Such tool is in its dimensions and its supporting projections especially for adjusted the bonding process, So that the occurring forces over the Bonding tool can be intercepted and the loads of the semiconductor chip are reduced.

Ein weiterer Aspekt der Erfindung sieht einen Systemträger vor, für mehrere elektronische Bauteile mit auf der Unterseite des Systemträgers verteilten Außenrandkontakten, die jeweils einem Halbleiterchip der elektronischen Bauteile zugeordnet sind. Für die Halbleiterchips weist der Systemträger Chipinseln auf. Ferner besitzt der Systemträger Außenrandkontakte, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei der Außenkontakt der Chipinsel mindestens mit einem der Außenrandkontakte über einen Haltesteg verbunden ist. Dieser Haltesteg weist eine verminderte Materialdicke auf.One Another aspect of the invention provides a system carrier, for many electronic components with distributed on the underside of the system carrier Outer edge contacts each associated with a semiconductor chip of the electronic components are. For the semiconductor chip has the system carrier chip islands. Furthermore owns the system carrier Outer edge contacts, the above Holding webs with a system carrier frame are connected, wherein the external contact the chip island at least one of the outer edge contacts via a Haltesteg is connected. This jetty has a diminished Material thickness on.

Die Struktur des erfindungsgemäßen Systemträgers hat den Vorteil, daß sie in ein Metallband oder in eine Metallplatte durch beidseitiges Ätzen eingebracht werden kann. Dabei bedeutet beidseitiges Ätzen ein Ätzen von der Oberseite eines Systemträgerrohlings und gleichzeitig von der Unterseite dieses Systemträgerrohlings, wobei Oberseite und Unterseite durch unterschiedliche Ätzmasken an den Stellen vor einem Ätzen geschützt sind, welche die Systemträgerstruktur darstellen sollen. Für Bereiche von verminderter Materialdicke wie für die Haltestege können die Ätzmasken für die Oberseite und für die Unterseite derart strukturiert sein, daß das Ätzmittel nur von einer Seite aus das Material abträgt. Damit ist der Vorteil verbunden, daß derart verdünnte Haltestege zwischen Chipinsel und Außenrandkontakten und/oder Systemträgerrahmen mit geringem Aufwand durchtrennt werden können.The Structure of the system carrier according to the invention has the advantage that they introduced into a metal strip or in a metal plate by etching on both sides can be. In this case, double-sided etching means etching from the top of a System carrier blank and at the same time from the bottom of this system tray blank, where top and bottom by different etching masks protected from etching in the places which the system carrier structure should represent. For Areas of reduced material thickness as for the holding webs, the etching masks for the Top and for the underside be structured such that the etchant is only from one side removes the material. This has the advantage that such diluted retaining webs between chip island and outer edge contacts and / or system carrier framework can be severed with little effort.

Bei dem des Systemträger entspricht die verminderte Materialdicke der Haltestege etwa der halben Systemträgerdicke. Damit ist der Vorteil verbunden, daß die Haltestege bei Einsatz des Systemträgers zur Herstellung von elektronischen Bauteilen mit Kunststoffgehäuse auf der Unterseite sichtbar sein können oder von einer dünnen Kunststoffschicht der Kunststoffpreßmasse des Gehäuses bedeckt sein können. Dazu ist wahlweise die verminderte Materialdicke der Haltestege zur Unterseite oder zur Oberseite des Systemträgers hin angeordnet.at that of the system carrier corresponds to the reduced material thickness of the holding webs about the half system carrier thickness. This has the advantage that the holding webs when used of the system carrier for the production of electronic components with plastic housing the bottom can be visible or from a thin one Covered plastic layer of Kunststoffpreßmasse the housing could be. This is optionally the reduced material thickness of the holding webs arranged to the bottom or top of the system carrier out.

Eine Ausführungsform des Systemträgers sieht vor, daß die Haltestege mit ihrer verminderten Materialdicke nur in den Bereichen zur Unterseite hin des Systemträgers angeordnet sind, in denen eine Aussparung zur späteren elektrischen Trennung des Halbleitersteges vorgesehen ist. Die übrigen Be reiche des Halbleitersteges mit verminderter Materialdicke sind jedoch zur Oberseite des Systemträgers hin angeordnet und können somit in vorteilhafter Weise als Bondfinger für das Anbringen von Bonddrähten verwendet werden.A embodiment of the system carrier provides that the Haltstege with their reduced material thickness only in the areas towards the bottom of the system carrier are arranged, in which a recess for later electrical separation the semiconductor bridge is provided. The remaining Be rich of the semiconductor land with reduced material thickness, however, are towards the top of the system carrier arranged and can thus advantageously used as a bonding finger for the attachment of bonding wires become.

Eine weitere Ausführungsform des Systemträgers sieht vor, daß die verminderte Dicke der Haltestege in dem Systemträger mittels selektivem Ätzen von der Oberseite und/oder der Unterseite eines Systemträgerrohlings her eingebracht ist. Ein derartiger Rohling kann ein Metallband sein oder eine Metallplatte.A another embodiment of the system carrier provides that the reduced thickness of the holding webs in the system carrier by means of selective etching of the top and / or bottom of a system tray blank ago introduced. Such a blank may be a metal band his or a metal plate.

Ist die Struktur des Systemträgers aus Chipinseln, Außenrandkontakten und zusätzlichen Ausgangskontakten sowie Haltestegen und mit Verbindungen zum Systemträgerrahmen durch doppelseitiges selektives Ätzen in dem Systemträgerrohling eingebracht, so bildet sich ein vorteilhaftes Ätzprofil im Querschnitt aus, das wegen seiner vorspringenden Randkontur in der Materialmitte eine sichere Verankerung der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte in der einseitig aufgepreßten Kunststoffmasse bei der Gehäuseherstellung gewährleistet.is the structure of the system carrier from chip islands, outer edge contacts and additional Output contacts and retaining bars and with connections to the system carrier frame by double-sided selective etching in the system tray blank introduced, so forms a favorable etch profile in cross section, because of its projecting edge contour in the middle of the material a secure anchoring of the chip island, the outer edge contacts and the additional Output contacts in the one-side pressed-plastic mass in the housing production guaranteed.

Ein Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling weist, unter anderem folgende grundlegende Verfahrensschritte auf:

  • – Maskieren der Oberseite und der Unterseite des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken,
  • – doppelseitiges isotropes Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen,
  • – Entfernen der unsymmetrischen Ätzmasken.
A method for producing a system carrier from a metal plate or a metal strip as a system carrier blank has, inter alia, the following basic method steps:
  • Masking the upper side and the lower side of the system carrier blank with different asymmetrically structured etching masks,
  • Double-sided isotropic etching of the masked system carrier blank with one-sided thin etching of holding webs at correspondingly defined locations,
  • - Remove the asymmetrical etching masks.

Die erfindungsgemäße Einführung von unsymmetrischen Ätzmasken bei der Herstellung von Systemträgern hat einerseits den Vorteil, daß Haltestege verminderter Materialdicke herstellbar sind und sogar Haltestege realisiert werden können, die teilweise an der Oberseite und teilweise an der Unterseite des Systemträgers verlaufen. Ein doppelseitiges Ätzen mit unsymmetrischen Ätzmasken hat darüber hinaus den Vorteil, daß sehr enge Schrittweiten und damit geringe Abstände zwischen den zusätzlichen Ausgangskontakten, den Außenrandkontakten, den Chipinseln und den Haltestegen realisiert werden können.The inventive introduction of unbalanced etching masks in the production of system carriers on the one hand has the advantage that holding webs reduced material thickness can be produced and even holding webs can be realized partly at the top and partly at the bottom of the leadframe run. A double-sided etching with asymmetrical etching masks has about it addition, the advantage that very tight increments and thus small distances between the additional Output contacts, the outer edge contacts, the chip islands and the holding webs can be realized.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens zur Herstellung des Systemträgers erfolgt die doppelseitige Ätzung durch Naßätzen. Dabei kann durch einen relativ schmalen Schlitz in der Ätzmaske eine genau definierte Ätzkontur unter dem Schlitz erreicht werden. Das Ätzen bewirkt unter dem Schlitz eine gleichmäßige beidseitige Unterätzung, wodurch eine gleichmäßige Vergrößerung der Breite des Ätzgrabens gegenüber der Ätzschlitzbreite erreicht werden kann. Die Breite des Ätzgrabens entspricht maximal der doppelten Ätztiefe plus der Breite des Schlitzes in der Ätzmaske.In a further preferred embodiment of the method for the production of the system carrier the double-sided etching takes place by wet etching. there can through a relatively narrow slot in the etching mask a well-defined etch contour be reached under the slot. The etching effects under the slot a uniform two-sided undercutting, whereby a uniform enlargement of the Width of the etching trench across from the etch slot width can be achieved. The width of the etched trench corresponds to a maximum the double etch depth plus the width of the slot in the etching mask.

Bei der Durchführung des Verfahrens werden durch Ätzen unter unsymmetrischen Ätzmasken Haltestege hergetellt, die im Querschnitt zueinander versetzt angeordnet sind und eine verminderte Materialdicke mit einem Rasterabstand von voller Materialstärke des Systemträgers plus Ätzschlitzbreite aufweisen. Bei einseitigem Ätzen ergibt sich hingegen ein Rasterabstand von mindestens zweifacher Materialstärke plus Ätzschlitzbreite. Darüber hinaus hat das doppelseitige Ätzen den Vorteil, daß in der Materialmitte des Systemträgerrohlings die Chipinseln, die Außenrandkontakte und teilweise die zusätzlichen Ausgangskontakte ein scharfkantiges Ätzprofil ausbilden. Dieses vorspringende Ätzprofil im Mittenbereich der Materialstärke sorgt für eine sichere Verankerung der einzelnen Komponenten des Systemträgers wie der später aufzubringenden Kunststoffpreßmasse für das Gehäuse der elektronischen Bauteile.at the implementation of the process are by etching under asymmetrical etching masks Haltestege made, which are arranged offset in cross section to each other are and a reduced material thickness with a grid spacing of full material thickness of the system carrier plus etch slot width exhibit. For one-sided etching On the other hand, a grid spacing of at least twice results material thickness plus etch slot width. About that in addition, the double-sided etching the advantage that in the material center of the system carrier blank the chip islands, the outside edge contacts and partly the additional ones Output contacts form a sharp-edged etch profile. This projecting etch profile in the middle area of the material thickness makes for a secure anchoring of the individual components of the system carrier such as the later applied plastic molding compound for the casing the electronic components.

Ein Verfahren zur Herstellung eines elektronischen Bauteils mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in einer Kunststoffpreßmasse einseitig eingebettet ist und auf einer mindestens einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, weist unter anderem folgende Verfahrensschritte auf:

  • – Bereitstellen eines strukturierten Systemträgers für mehrere in Zeilen und/oder Spalten angeordnete elektronische Bauteile mit Außenkontakten, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei im Zentrum einer Bauteilposition eine einen Außenkontakt bildende Chipinsel angeordnet ist und von Haltestegen in Position gehalten wird, wobei die Haltestege gegenüber der Chipinsel eine verminderte Materialdicke aufweisen,
  • – Aufbringen von Halbleiterchips auf die Chipinseln,
  • – Herstellen von Bondverbindungen zwischen Kontaktflächen auf den Halbleiterchips und Kontaktanschlußflächen oder Kontaktfingern auf den Außenkontakten,
  • – Aufpressen einer Kunststoffpressmasse auf den Systemträger bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen,
  • – Einbringen von Aussparungen auf der Unterseite des Nutzens unter Durchtrennen der Haltestege für die Außenkontakte,
  • – Trennen des Nutzens in einzelne elektronische Bauteile.
A method for producing an electronic component having external contacts distributed on the underside and having at least one semiconductor chip which is embedded on one side in a plastic molding compound and is arranged on a chip island of a system carrier forming at least one external contact comprises, inter alia, the following method steps:
  • - Providing a structured system carrier for a plurality of arranged in rows and / or columns electronic components with external contacts, which are connected via holding webs with a system carrier frame, wherein in the center of a component position, an outer contact forming chip island is arranged and held by holding webs in position, the Holding webs opposite the chip island have a reduced material thickness,
  • Application of semiconductor chips to the chip islands,
  • Establishing bonding connections between contact surfaces on the semiconductor chips and contact pads or contact fingers on the external contacts,
  • Pressing on a plastic molding compound onto the system carrier or on a corresponding use at least in the area of the component positions,
  • - Inserting recesses on the underside of the benefit by cutting the holding webs for the external contacts,
  • - Disconnecting the benefits in individual electronic components.

Bei einem Durchführungsbeispiel des Verfahrens werden zum Bereitstellen eines strukturierten Systemträgers zwischen Chipinsel und Außenkontakten im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte vorgesehen. Das hat den Vorteil, daß die Anzahl der Außenkontakte mit steigender Flächengröße des Halbleiterchips erhöht werden kann. Die Anzahl der Außenkontakte wächst mit der Fläche des Halbleiterchips in ähnlicher Weise wie bei Gehäusen der BGA-Technologie, die jedoch wesentlich aufwendiger und kostenintensiver als die Systemträgertechnologie ist.at an implementation example of the method are used to provide a structured system carrier Chip island and external contacts provided in the edge region of each component position additional output contacts. This has the advantage that the Number of external contacts with increasing area size of the semiconductor chip elevated can be. The number of external contacts grows with the area of the semiconductor chip in similar Way as with housings BGA technology, but much more expensive and costly as the system carrier technology is.

Bei einem weiteren Durchführungsbeispiel des Verfahrens zur Herstellung eines elektronischen Bauteils erfolgt das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Laserverdampfen der Haltestege an vorbestimmten Stellen. Dazu kann ein Laserstrahl über die Unterseite des Nutzens gerastert werden und die Trennstellen, an denen die Haltestege zu trennen sind, isoliert bzw. einzeln abtasten.at another implementation example the method for producing an electronic component takes place the insertion of recesses on the bottom of the benefit or of each component by means of laser evaporation of the holding webs at predetermined Put. This can be a laser beam over the bottom of the benefit be rasterized and the separation points to which the retaining webs to are separated, isolated or individually scan.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Sägen von Sägenuten quer zu den Haltestegen erfolgt. Das Einbringen von Sägenuten auf der Unterseite des Nutzens, nachdem dieser mit einer Kunststoffmasse auf seiner Oberseite abgedeckt worden ist, ist ein relativ kostengünstiges Verfahren, um in kurzer Zeit mit wenigen Sägespuren eine große Zahl von zusätzlichen Ausgangskontakten und Außenrandkontakten elektrisch voneinander zu trennen.A further embodiment of the method provides that the introduction of recesses on the underside of the benefit or of each component is carried out by sawing saw grooves transversely to the retaining webs. The introduction of Sägenuten on the bottom of the benefits, after it has been covered with a plastic compound on its top, is a relatively inexpensive method to elek in a short time with a few saw marks a large number of additional output contacts and outer edge contacts to separate from each other.

Ein weiteres Durchführungsbeispiel sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Trockenätztechnik der Haltestege an vorbestimmten oder entsprechend definierten Stellen erfolgt. Eine derartige Trockenätztechnik kann durch reaktives Ionensputtern durchgeführt werden, bei dem die beschleunigten Ionen mit freigelegten Flächen der Haltestege aus Metall reagieren und somit schnell und effektiv eine Trockenätzgrube an diesen Stellen schaffen. Dazu ist es erforderlich, die Unterseite des Nutzens mit einer Schutzmaske zu versehen, damit die Flächen der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte nicht beim Trockenätzschritt beschädigt werden. Ein Vorteil dieses Trockenätzens ist, daß Unterätzungen vermieden werden.One further implementation example Provides that Inserting recesses on the bottom of the benefit or one each component by dry etching technique the holding webs at predetermined or correspondingly defined locations he follows. Such a dry etching technique can be done by reactive ion sputtering, in which the accelerated Ions with exposed surfaces The metal retaining strips react quickly and effectively a dry etching pit create in these places. This requires the underside To provide the benefit with a protective mask, so that the surfaces of Chip island, the outer edge contacts and the extra Output contacts should not be damaged in the dry etching step. An advantage of this dry etching is that undercuts be avoided.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Nassätztechnik der Haltestege an vorbestimmten Stellen erfolgt. Auch bei der Nassätztechnik muß vorher die Unterseite des Nutzens durch eine Schutzschicht geschützt sein, in der lediglich die Trennstellen zur Herstellung von Aussparungen in den Haltestegen freigelegt sind.One further implementation example of the procedure provides that the Inserting recesses on the bottom of the utility or of each component by means of wet etching technique of the holding webs predetermined places takes place. Even with the wet etching technique must be before the bottom of the benefit be protected by a protective layer, in the only the separation points for the production of recesses are exposed in the retaining bars.

Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Zerstäubungstechnik der Haltestege an vorbestimmten Stellen erfolgt. Für eine derartige Zerstäubungstechnik werden Inertgasionen unter hoher Beschleunigungsspannung geradlinig auf die Unterseite des Nutzens geschossen, wobei freigelegte und ungeschützte Bereiche der Unterseite des Nutzens zerstäubt werden. Somit können definierte Bereiche auf der Unterseite des Nutzens elektrisch voneinander getrennt werden.One further implementation example of the procedure provides that the Inserting recesses on the bottom of the utility or of each component by means of atomization of the holding webs takes place at predetermined locations. For such a sputtering technique Inert gas ions become linear under high acceleration voltage shot at the bottom of the benefit, being exposed and unprotected Areas of the bottom of the benefits are atomized. Thus, defined Areas on the bottom of the utility are electrically isolated from each other become.

Schließlich kann der Nutzen in Einzelbauteile mittels Sägetechnik aufgetrennt werden, wobei Profilsägen dafür sorgen können, daß die einzelnen Bauteile eine vorbestimmte Randkontur in der Gehäuseform erhalten. Bei der Sägetechnik werden gleichzeitig auf den Randseiten des elektronischen Bauteils die Seitenflächen der Außenrandkontakte freigelegt, so daß die Außenrandkontakte sowohl auf den Randseiten eines elektronischen Bauteils als auch auf der Unterseite eines elektronischen Bauteils kontaktierbar sind.Finally, can the benefits in individual components are separated by means of sawing technology, being profiled saws ensure can, that the individual components a predetermined edge contour in the housing form receive. In the sawing technique be simultaneously on the edge sides of the electronic component the side surfaces the outer edge contacts exposed, so that the Outer edge contacts both on the margins of an electronic component as well can be contacted on the underside of an electronic component.

Vor dem Vergießen des Nutzens von der Oberseite aus mit einer Kunststoffpreßmasse werden die Kontaktflächen auf der aktiven Oberseite des Halbleiterchips mit Kontaktanschlussflächen oder Bondfingern für die Außenkontakte bzw. für die Außenrandkontakte und zusätzlichen Ausgangskontakte verbunden. Dazu sind unterschiedliche Bonddrahtlängen erforderlich, wobei die zum Halbleiterchip nächstliegenden zusätzlichen Ausgangskontakte eine kürzere Bonddrahtlänge erfordern als die vom Chiprand weiter entfernt angeordneten Außenrandkontakte. Zusätzliche Ausgangskontakte und Außenrandkontakte, die weiter als die maximal zulässige Bonddrahtlänge von der Chipkante entfernt sind, haben Bondfinger, die eine Bondfläche in Chipnähe aufweisen.In front the casting Benefit from the top with a Kunststoffpreßmasse the contact surfaces on the active top of the semiconductor chip with contact pads or Bond fingers for the external contacts or for the outer edge contacts and additional Output contacts connected. This requires different bonding wire lengths, the closest to the semiconductor chip additional Output contacts a shorter Bonding wire length require than the outer edge contacts further away from the chip edge. additional Output contacts and outer edge contacts, the farther than the maximum allowable Bonding wire length are removed from the chip edge, have bonding fingers, which have a bonding surface near the chip.

Zusammenfassend ist festzustellen, daß durch Ätz-, Säge- oder andere Trenntechniken teils vor, teils nach dem Umpressen des Bauteils mit einer Kunststoffmasse aus einem Metallblech mit Anschlußstrukturen und Haltestegen ein Halbleitergehäuse erzeugt wird, bei dem in vorteilhafter Weise die Chipinselaufhängungen bzw. die Haltestege für die Chipinsel geöffnet und damit für eine Beschaltung nutzbar gemacht werden können.In summary It should be noted that by etching, sawing or other separation techniques partly before, partly after the pressing of the component with a plastic mass of a metal sheet with terminal structures and Haltestegen a semiconductor package is generated, in which advantageously the chip island suspensions or the holding webs for the chip island opened and for that a wiring can be harnessed.

Ferner können mehrreihige Außenkontaktanordnungen ermöglicht werden, wie sie sonst nur bei der BGA-Gehäusetechnik möglich sind. Schließlich kann in gewissem Umfang über Bondfinger eine Umverdrahtung nach innen unter einen Halbleiterchip oder auch nach außen zu weiter vom Chiprand entfernten zusätzlichen Ausgangskontakten oder Außenrandkontakten erfolgen. Damit ermöglicht die Erfindung kostengünstige, hochpolige Halbleitergehäuse, deren Anschlußgeometrie mit preiswerten Ätz- und Trennverfahren erzeugt werden, ohne Verwendung teurer Substrate oder Umverdrahtungsplatten. Darüber hinaus sind diese neuen elektronischen Bauteile in ihren thermischen und elektrischen Eigenschaften den Gehäusen von substratbasierenden BGA-Gehäusen überlegen. Diese Vorteile werden durch Kombination von zwei Möglichkeiten, nämlich Trenntechnik und Systemträgerstrukturierung durch Ätzrechnik, erreicht, wodurch weitere Vorteile erzielbar sind.Further can multi-row external contact arrangements allows which are otherwise only possible with the BGA housing technology. After all can to a certain extent over Bond finger a rewiring inside under a semiconductor chip or outside to further away from the chip edge additional output contacts or outer edge contacts respectively. This allows the invention inexpensive, high-pole semiconductor packages, their connection geometry with inexpensive etching and separation methods can be generated without the use of expensive substrates or wiring boards. About that In addition, these new electronic components are in their thermal and electrical properties of the housings of substrate-based Superior BGA packages. These benefits are created by combining two ways namely Separation technology and system carrier structuring by etching technique, achieved, whereby further advantages can be achieved.

Ferner kann durch unterstützende Designmaßnahmen die Struktur der Unterseite eines Halbleiterbauteils weiter optimiert werden. Diese Vorteile werden durch Einführen mindestens eines zusätzlichen Trennvorgangs nach dem Aufbringen der Kunststoffpreßmasse oder der Moldkappe beispielsweise vor dem Vereinzeln der Bauteile auf einem Nutzen erreicht. Ferner können diese Vorteile durch genaue Positionierung und geschickte Anordnung der Ätzmasken auf Ober- und Unterseite des Metallbleches für den Nutzen bzw. für den Substratträger erreicht werden. Dabei kann eine kostengünstige Naßätztechnik voll ausgereizt werden. Schließlich werden die Vorteile in manchen Fällen durch spezielles Design erreicht, wodurch die vorgenannten Maßnahmen teilweise ermöglicht oder effizient durchgeführt werden können.Furthermore, by supporting design measures, the structure of the underside of a semiconductor device can be further optimized. These advantages are achieved by introducing at least one additional separation process after the application of the plastic molding compound or the mold cap, for example, before the components are singulated to a benefit. Furthermore, these advantages can be achieved by accurate positioning and ge sent arrangement of the etching masks on the top and bottom of the metal sheet for the benefit or for the substrate carrier can be achieved. In this case, a cost-effective Naßätztechnik be fully exploited. Finally, in some cases, the benefits are achieved through special design, which allows the above measures to be partially enabled or efficiently performed.

Die Erfindung wird nun anhand von Ausführungsformen und Durchführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert.The Invention will now be described with reference to embodiments and implementation examples with reference to the attached Figures closer explained.

1 zeigt eine schematische Ansicht einer Unterseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung, 1 shows a schematic view of a bottom side of an electronic component of a first embodiment of the invention,

2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 1, 2 shows a schematic cross-sectional view of the first embodiment of the invention along the section line AA in 1 .

3 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung, 3 shows a schematic view of the underside of an electronic component of a second embodiment of the invention,

4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 3, 4 shows a schematic cross-sectional view of the second embodiment of the invention along the section line AA in 3 .

5 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung, 5 shows a schematic view of the underside of an electronic component of a third embodiment of the invention,

6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 5, 6 shows a schematic cross-sectional view of the third embodiment of the invention along the section line AA in 5 .

7 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung, 7 shows a schematic view of the underside of an electronic component of a fourth embodiment of the invention,

8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt entlang der Schnittlinie A-A der 7 vor einem Vergießen mit einer Kunststoffpreßmasse und nach dem Bonden unterschiedlicher Bonddrahtlängen, 8th shows a part of the fourth embodiment of the invention schematically in cross section along the section line AA of 7 before casting with a Kunststoffpreßmasse and after bonding different bonding wire lengths,

9 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung, 9 shows a schematic view of the underside of an electronic component of a fifth embodiment of the invention,

10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege bzw. Leitungen, die mittels dop pelseitigem Ätzen unter symmetrischen Ätzmasken hergestellt wurden, 10 shows a schematic cross section through full-sided holding webs or lines that were prepared by dop pelseitigem etching under symmetrical etching masks,

11 zeigt einen schematischen Querschnitt, in dem sich halbseitige Haltestege mit vollseitigen Außenkontakten abwechseln unter Einwirkung von nichtsymmetrischen Ätzmasken, 11 shows a schematic cross section in which half-side holding webs alternate with full-sided external contacts under the action of non-symmetrical etching masks,

12 zeigt einen schematischen Querschnitt mit halbseitigen Haltestegen auf der oberen und unteren Hälfte der Materialstärke, 12 shows a schematic cross section with half-side holding webs on the upper and lower half of the material thickness,

13 zeigt einen schematischen Querschnitt halbseitiger Haltestege, die sich an den gegenüberliegenden Seiten abstützen. 13 shows a schematic cross-section of half-side holding webs, which are supported on the opposite sides.

1 zeigt eine schematische Ansicht einer Unterseite 2 eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Auf der Unterseite 2 des elektronischen Bauteils 1 dieser Ausführungsform sind siebzehn Außenkontakte 300 sichtbar angeordnet, von denen sechzehn Außenrandkontakte 3 in dem Randbereich des elektronischen Bauteils 1 sin und ein Außenkontakt 300 durch die eine im Zentrum der Unterseite 2 angeordnete Chipinsel 6 gebildet wird, wobei zwei Haltestege 10 zunächst mit der Chipinsel verbunden waren, um diese in Position zu halten. Während die Außenrandkontakte 3 und die Chipinsel 6 gleiche Materialdicken D aufweisen, sind die Haltestege 10 auf eine verminderte Materialdicke d heruntergeätzt und auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar. Um die beiden Außenrandkontakte 3, die über Haltestege 10 die Chipinsel 6 in Position halten, als isolierte Außenrandkontakte 3 einzusetzen, sind auf der Unterseite 2 des elektronischen Bauteils 1 dieser ersten Ausführungsform zwei langgestreckte Trennfugen 13 parallel zu den Unterseitenkanten 15 und 17 eingebracht. Die Sägespurtiefe dieser beiden Sägespuren 20 muß lediglich der verminderten Material dicke der Haltestege 10 entsprechen, um sicherzustellen, daß auf der Unterseite 2 Aussparungen 9 eingebracht werden, die elektrisch und mechanisch die Außenrandkontakte 3 von der Chipinsel 6 trennen. 1 shows a schematic view of a bottom 2 an electronic component 1 a first embodiment of the invention. On the bottom 2 of the electronic component 1 This embodiment is seventeen external contacts 300 Visibly arranged, of which sixteen outer edge contacts 3 in the edge region of the electronic component 1 sin and an external contact 300 through the one in the center of the bottom 2 arranged chip island 6 is formed, with two holding webs 10 initially connected to the chip island to hold it in place. While the outside edge contacts 3 and the chip island 6 have the same thicknesses D, the holding webs 10 etched down to a reduced material thickness d and on the bottom 2 of the electronic component 1 visible, noticeable. To the two outer edge contacts 3 , which have retaining bars 10 the chip island 6 hold in position as insulated outer edge contacts 3 are on the bottom 2 of the electronic component 1 this first embodiment, two elongated joints 13 pa parallel to the bottom edges 15 and 17 brought in. The sawing depth of these two saw marks 20 need only the reduced material thickness of the holding webs 10 match to make sure on the bottom 2 recesses 9 are introduced, electrically and mechanically the outer edge contacts 3 from the chip island 6 separate.

Die erste in 1 gezeigte Ausführungsform der Erfindung verzichtet zunächst auf die Herstellung von zusätzlichen Außenkontakten 3, die zwischen der Chipinsel 6 und den Außenrandkontakten 3 angeordnet werden können. Die Ausführungsform der 1 hat bereits den Vorteil gegenüber einem Standard VQFN-16-Gehäuse, daß jede der sechzehn Außenrandkontakte 3 unabhängig von dem Potential der Chipinsel 6 für eine elektrische Signalgabe genutzt werden kann. Dieses wurde durch das erfindungsgemäße Einbringen von Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 möglich und insbesondere durch das Vermindern der Materialdicke der Haltestege 10, so daß durch die Sägespuren 20 parallel zu den Unterseitenkanten 15 und 17 das Bauteil 1 nicht wesentlich geschwächt wird. Vielmehr ergeben die Sägespuren 20 eine rippenförmige Profilierung der Unterseite des elektronischen Bauteils, was einer besseren Wärmeabführung dient.The first in 1 embodiment of the invention shown initially dispenses with the production of additional external contacts 3 that is between the chip island 6 and the outer edge contacts 3 can be arranged. The embodiment of the 1 already has the advantage over a standard VQFN-16 package, that each of the sixteen outer edge contacts 3 regardless of the potential of the chip island 6 can be used for electrical signaling. This was due to the inventive introduction of recesses 9 on the bottom 2 of the electronic component 1 possible and in particular by reducing the material thickness of the holding webs 10 so that through the saw marks 20 parallel to the bottom edges 15 and 17 the component 1 not weakened significantly. Rather, the saw marks 20 a rib-shaped profiling of the underside of the electronic component, which serves better heat dissipation.

2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 1. Komponenten gleicher Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 2 shows a schematic cross-sectional view of the first embodiment of the invention along the section line AA in 1 , Components of the same functions as in 1 are marked with the same reference numerals and not explained separately.

Auf der Unterseite 2 des elektronischen Bauteils 1 ist auf der rechten Seite der Querschnitt der langgestreckten Aussparung 9 zu sehen, die für Haltestege 10 eine Trennfuge darstellt und entsprechend dem Profil eines Sägeblattes 41 eine Sägespur 20 auf der Unterseite 2 des elektronischen Bauteils 1 hinterläßt. Auf der linken Seite der 2 ist auf der Unterseite 2 des elektronischen Bauteils 1 der Eingriff eines Sägeblattes 41 zur Trennung des auf die Materialdicke d reduzierten Haltesteges 10 gezeigt. Das Sägeblatt 41 ist Teil einer Hochgeschwindigkeitssäge, die in Drehrichtung B um die Sägeblattachse 42 eine Trennfuge 13 in die Unterseite 2 des elektronischen Bauteils 1 einarbeitet. Mit diesem Sägeblatt 41 wird der Haltesteg 10 für die Chipinsel 6, der eine verminderte Materialdicke d aufweist, durchtrennt, so daß die Chipinsel 6 von dem Außenrandkontakt 3 getrennt wird. Derartige Aussparungen 9 können gleichzeitig für mehrere elektronische Bauteile eines Nutzens eingebracht werden.On the bottom 2 of the electronic component 1 is on the right side of the cross section of the elongated recess 9 to see that for holding webs 10 represents a parting line and according to the profile of a saw blade 41 a saw track 20 on the bottom 2 of the electronic component 1 leaves. On the left side of the 2 is on the bottom 2 of the electronic component 1 the engagement of a saw blade 41 for the separation of the reduced to the material thickness d retaining web 10 shown. The saw blade 41 is part of a high-speed saw, in the direction of rotation B around the saw blade axis 42 a parting line 13 in the bottom 2 of the electronic component 1 incorporated. With this saw blade 41 becomes the jetty 10 for the chip island 6 , which has a reduced material thickness d, severed, so that the chip island 6 from the outer edge contact 3 is disconnected. Such recesses 9 can be introduced simultaneously for multiple electronic components of a benefit.

2 zeigt ferner schematisch einen Halbleiterchip 4 im Querschnitt, der mittels einer Lotschicht 43 oder einer Klebeschicht 44 auf der Chipinsel 6 befestigt wurde, bevor Kontaktflächen 29 auf der aktiven Oberseite des Halbleiterchips über Bonddrähte 46 mit den Außenrandkontakten 3 verbunden werden. Um eine gute Bondverbindung zu sichern, ist die Oberseite der Außenrandkontakte 3 teilweise mit einer bondfähigen Beschichtung 48 bedeckt. Der gesamte Chipaufbau ist in einer Kunststoffpreßmasse 5 verpackt, die auf den Randseiten 33 und 35 des elektronischen Bauteils 1 durch Auftrennen eines Nutzen eine rechteckige Kontur aufweisen kann, wie es durch die gestrichelte Linie 49 gezeigt wird, oder durch Profilsägen auch abgeschrägte und andere Konturen erreichen kann, wie es durch die durchgezogenen Linien dargestellt wird. Durch entsprechende Formgebung eines Werkzeugsoberteils können auf dem Nutzen auch individuelle Gehäuseformen in entsprechenden Kavitäten mit Hilfe der Kunststoffpreßmasse 5 dargestellt werden. Selbst in diesen Fällen ist es möglich, die Trennfugen 13 auf der Unterseite des Nutzen für mehrere Bauteile gleichzeitig einzubringen. 2 further schematically shows a semiconductor chip 4 in cross-section, by means of a solder layer 43 or an adhesive layer 44 on the chip island 6 was fastened before contact surfaces 29 on the active top side of the semiconductor chip via bonding wires 46 with the outer edge contacts 3 get connected. To ensure a good bond, the top of the outer edge contacts 3 partially with a bondable coating 48 covered. The entire chip structure is in a Kunststoffpreßmasse 5 packed on the margins 33 and 35 of the electronic component 1 by separating a utility may have a rectangular contour, as indicated by the dashed line 49 or can also achieve bevelled and other contours by profile sawing, as represented by the solid lines. By appropriate shaping of a tool shell can on the benefit of individual housing shapes in appropriate cavities with the help of Kunststoffpreßmasse 5 being represented. Even in these cases, it is possible to have the joints 13 on the bottom of the benefit for multiple components at the same time.

In den 1 und 2, die schematisch eine erste Ausführungsform der Erfindung darstellen, ist die Chipinsellänge und die Chipinselbreite a und b auf ungeradzahlige Vielfache des halben Rastermaßes bzw. der halben Schrittweite s von 0,25 mm gebracht. Dadurch fluchten die Chipinselkanten mit den Kanten der Außenrandkontaktflächen 19. Wird nun erfindungsgemäß an einer Seite der Chipinsel 6 eine gerade Anzahl von Außenrandkontakten 3 positioniert, so setzt sich automatisch die Trennfuge zwischen den Chipinselkanten und den Stirnseiten der Außenrandkontakte 3 weitgehend gerade bis zum Gehäuserand fort. Damit werden Bahnen für potentielle Sägeschnitte in die Gehäuseunterseite des elektronischen Bauteils 1 zum Auftrennen der Verbindungen der Haltestege 10, die in der Ausführungsform der 1 und 2 der Inselaufhängung dienen, geschaffen.In the 1 and 2 schematically illustrating a first embodiment of the invention, the Chipinsellänge and the chip island widths a and b is brought to odd multiples of half the pitch or the half step size s of 0.25 mm. As a result, the chip island edges are aligned with the edges of the outer edge contact surfaces 19 , Is now according to the invention on one side of the chip island 6 an even number of outer edge contacts 3 positioned, then automatically the parting line between the chip island edges and the front sides of the outer edge contacts 3 largely straight up to the edge of the case. Thus, tracks for potential saw cuts in the housing bottom of the electronic component 1 for separating the connections of the holding webs 10 which in the embodiment of the 1 and 2 serve the island suspension, created.

Die Trennvorgänge auf der Unterseite 2 des elektronischen Bauteils 1 zum Einbringen von Aussparungen 9 in den Haltestegen 10, können durch Sägen, Ätzen, Verdampfen mittels Laser oder Stromimpulsen oder durch Zerstäuben erreicht werden. Diese Trennvorgänge können dann durchgeführt werden, wenn der Zusammenhalt der Metallstrukturen des Systemträgers 7, wie er in 2 gezeigt wird, nicht mehr erforderlich ist. Das heißt, die Trennvorgänge werden nach dem Umpressen mit einer Kunststoffpreßmasse 5 und nach einem eventuellen Erzeugen einer geeigneten Lötoberfläche auf den von der Unterseite sichtbaren Metalloberflächen der Metallstruktur durchgeführt.The separation processes on the bottom 2 of the electronic component 1 for introducing recesses 9 in the retaining bars 10 , can be achieved by sawing, etching, laser evaporation or current pulses or by sputtering. These separation processes can then be carried out if the cohesion of the metal structures of the system carrier 7 as he is in 2 is shown is no longer necessary. That is, the separation operations are after Umpressen with a Kunststoffpreßmasse 5 and after possibly generating a suitable soldering surface on the metal surfaces of the metal structure visible from the underside.

Für ein Aufbringen einer Lötoberfläche auf der Unterseite der Chipinsel 6 und den Unterseiten der Außenrandkontakte 3 ist bei galvanischer Abscheidung einer Lotlegierung oder einer Goldlegierung eine zusammenhängende Metallstruktur erforder lich. Deshalb wird der Trennvorgang auf der Unterseite 2 eines Nutzens oder eines elektronischen Bauteils 1 erst durchgeführt, wenn keine zusammenhängende Metallstruktur mehr erforderlich ist.For applying a soldering surface on the underside of the chip island 6 and the undersides of the outer edge contacts 3 In galvanic deposition of a solder alloy or a gold alloy a coherent metal structure erforder Lich. Therefore, the separation process on the bottom 2 a benefit or an electronic component 1 only performed when no coherent metal structure is required.

Die in den 1 und 2 skizzierten Sägeschnitte können sowohl in Längs- als auch in Querrichtung durchgeführt werden. Außerdem zeigt sich nun der Vorteil, daß die Haltestege 10 für die Chipinselaufhängung von der Chipseite her halbseitig vorgeätzt sind, wie es im schematischen Querschnitt der 2 zu sehen ist, so daß eine Sägetiefe von etwas mehr als der halben Materialdicke d des Systemträgers 7 durch das Sägeblatt 41 zu trennen ist. Mit dieser Vorgehensweise wird auch ein vorzeitiges Zersägen von Haltestegen 10 zwischen verschiedenen Bauteilen 1 verhindert, falls die Halbleiterbauelemente getrennt in Einzelkavitäten der Spritzgußform mit Plastikmasse umspritzt wurden und nur über den Blechstreifen des Systemträgers im Reihen- oder Matrixverbund zusammengehalten werden.The in the 1 and 2 Sketched saw cuts can be carried out both in the longitudinal and in the transverse direction. In addition, now shows the advantage that the retaining webs 10 for the chip island suspension from the chip side are etched on one side, as shown in the schematic cross section of 2 can be seen, so that a sawing depth of slightly more than half the material thickness d of the system carrier 7 through the saw blade 41 is to be separated. With this procedure, also premature dicing of holding webs 10 between different components 1 prevented if the semiconductor devices were molded separately in individual cavities of the injection mold with plastic compound and are held together only on the metal strip of the system carrier in a series or matrix composite.

Obgleich es in den 1 und 2 nicht gezeigt wird, sind grundsätzlich auch tiefere Trennschnitte möglich, wenn die IC-Gehäuse vorher auf eine Haftfolie aufgebracht werden oder beim Umpressen mit einer Kunststoffpreßmasse Plastikverbindungsstege zwischen den Gehäusen mit aufgespritzt werden, die den Verbund unabhängig von dem Blechstreifen des Systemträgers zusammenhalten. Ein derartiger Herstellungsprozess mit Zusammenhalten der Einzelbauteile über eine Haftfolie bzw. über Kunststoffverbindungsstege ist bei der Herstellung von LFBGA-Gehäusen anwendbar. Dabei wird eine enggepackte Matrix von Bauteilen mit einer gemeinsamen großen Preßmassenkappe umhüllt, die beim Vereinzeln der Bauteile vollständig durch sägt wird, wie es die gestrichelten Linien 49 in 2 darstellen.Although it is in the 1 and 2 is not shown, in principle, deeper cuts are possible when the IC packages are previously applied to an adhesive film or when pressing with a Kunststoffpreßmasse plastic connecting webs between the housings are molded with, which hold the composite independently of the metal strip of the system carrier. Such a manufacturing process with holding the individual components together via an adhesive film or via plastic connecting webs is applicable in the production of LFBGA housings. In this case, a closely packed matrix of components with a common large Preßmassenkappe is wrapped, which is completely sawed by the separation of the components, as the dashed lines 49 in 2 represent.

Mit den obigen und folgenden Maßnahmen wird eine Minimierung der erforderlichen Trennschritte oder Trennprozesse erreicht und gleichzeitig eine Maximierung der nutzbaren Anschlußzahlen ermöglicht.With the above and following measures will be a minimization of the required separation steps or separation processes achieves and at the same time maximizing the usable terminal numbers allows.

3 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 3 shows a schematic view of the bottom 2 an electronic component 1 a second embodiment of the invention. Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Bei dieser Ausführungsform der Erfindung sind die Kantenlängen a und b des elektronischen Bauteils 1 bis 3 mm lang. Die Kantenlänge k der Chipinsel 6 ist größer als die Kantenlänge h des auf der Chipinsel 6 aufgebrachten Halbleiterchips 4, dessen Umrisse mit einer gestrichelten Linie gekennzeichnet sind. Der Wiederholabstand bzw. die Schrittweite oder das Rastermaß s der Außenrandkontakte 3 ist in dieser Ausführungsform 0,5 mm, während die Länge 1 der Außenrandkontakte 3 0,4 mm beträgt. Bei dieser Ausführungsform der Erfindung ist die Chipinsel 6 über drei Haltestege 10 einseitig auf der rechten Seite des elektronischen Bauteils 1 gehalten, so daß mit nur einer Sägespur 20 in Pfeilrichtung C eine Trennfuge 13 eingebracht werden kann. Gleichzeitig ist trotz gleicher Außenabmaße der zweiten Ausführungsform der Erfindung wie bei der ersten Ausführungsform der Erfindung die Anzahl der Außenrandkontakte 3 auf 18 erhöht worden, bei gleichem Rastermaß s und gleichen Kantenlängen a und b. Dies wird dadurch erreicht, daß auf die Möglichkeit von quereingesägten Trennfugen verzichtet wird. Dadurch ist es möglich, auf den Längs seiten, die den Unterseitenkanten 15 und 17 entsprechen, zwei weitere Außenrandkontakte 3 unterzubringen.In this embodiment of the invention, the edge lengths a and b of the electronic component 1 up to 3 mm long. The edge length k of the chip island 6 is greater than the edge length h of the chip island 6 applied semiconductor chips 4 whose outlines are indicated by a dashed line. The repeat distance or the step size or the grid dimension s of the outer edge contacts 3 is 0.5 mm in this embodiment, while the length 1 the outer edge contacts 3 0.4 mm. In this embodiment of the invention is the chip island 6 over three holding bridges 10 one-sided on the right side of the electronic component 1 held, so that with only one Sägespur 20 in the direction of arrow C a parting line 13 can be introduced. At the same time, despite the same outer dimensions of the second embodiment of the invention as in the first embodiment of the invention, the number of outer edge contacts 3 on 18 has been increased, with the same pitch s and the same edge lengths a and b. This is achieved by eliminating the possibility of cross-sawn joints. This makes it possible, on the longitudinal sides, the bottom edges 15 and 17 correspond, two more outer edge contacts 3 accommodate.

Die Chipinselaufhängung mit Hilfe der Haltestege 10 unterscheidet sich bei der zweiten Ausführungsform der Erfindung gegenüber der ersten Ausführungsform der Erfindung nicht nur darin, daß die Chipinsel 6 einseitig an Außenrandkontakten 3 aufgehängt ist, sondern auch daß die Haltestege 10 auf der Unterseite 2 des elektronischen Bauteils 1 schmaler ausgeführt werden, als die Außenrandkontakte 3. Diese Ausführungsform hat den Vorteil, daß sich in dem Systemträger 7, wie er in 4 zu sehen ist, die raube und vorspringende Ätzkante 50 um die Ecken 54 der Außenrandkontakte 3 auf den Anschlußstirnseiten 55 zusätzlich teilweise herumzieht, was die Außenrandkontakte 3 besser in der Kunststoffpreßmasse verankert, insbesondere auch wegen der rauheren Ätzoberflächen. Ein weiterer Vorteil der verminderten Breite der Haltestege 10 für die Chipinsel 6 ist, daß sich beim Löten des elektronischen Bauteils 1 auf eine Leiterplatte das Lot vom schmaleren Resthaltesteg eher wegzieht, als daß es den schmaleren Resthaltesteg benetzt. Somit ist die Gefahr von Lotbrücken auf der Unterseite des elektronischen Bauteils 1 vermindert. Damit kann die Sägespur oder die Aussparung 9 an den Trennstellen 12 schmaler ausgeführt werden.The chip island suspension with the help of the holding webs 10 differs in the second embodiment of the invention over the first embodiment of the invention not only in that the chip island 6 one-sided on outer edge contacts 3 is suspended, but also that the holding webs 10 on the bottom 2 of the electronic component 1 be made narrower than the outer edge contacts 3 , This embodiment has the advantage that in the system carrier 7 as he is in 4 you can see the robbery and projecting etched edge 50 around the corners 54 the outer edge contacts 3 on the connection ends 55 in addition, partially wraps around what the outside edge contacts 3 anchored better in the Kunststoffpreßmasse, especially because of rougher Ätzoberflächen. Another advantage of the reduced width of the holding webs 10 for the chip island 6 is that when soldering the electronic component 1 on a printed circuit board, the solder pulls away from the narrower residual retaining web rather than that it wets the narrower residual retaining web. Thus, the risk of solder bridges on the bottom of the electronic component 1 reduced. This allows the saw track or the recess 9 at the separation points 12 be made narrower.

Ein weiterer Vorteil der zweiten Ausführungsform der Erfindung mit ihren schmaleren Haltestegen 10 ist, daß offene Metallflächen und Metall/Kunststoffgrenzflächen, die mögliche Angriffsflächen für Korrosion bzw. als Eintrittspforten für das Eindringen von Ionen und Feuchte darstellen, stark verkleinert werden. Weiterhin kann als Vorteil angesehen werden, daß Zonen mit verringertem Querschnitt als Schmelzsicherungen mit einem Stromstoß verdampft werden können. Das bedeutet, daß der Trennvorgang durch einen einfachen Stromstoß zwischen Außenrandkontakt 3 und Chipinsel 6 durchgeführt werden kann. Je geringer der verbliebene Metallquerschnitt ist, desto einfacher und schonender kann ein elektrisches und mechanisches Trennen erfolgen. Dazu wird eine Speisespannung über die Haltestege 10 kurzgeschlossen. Dieses kann über Federkontakte an Außenkontakten 300 erfolgen, die in schneller Folge durchgeschaltet werden. Es können beliebig viele Inselaufhängungen oder auch Haltestege 10 zwischen Außenrandkontakten 3 und zusätzlichen Ausgangskontakten auf diese Weise getrennt werden. Der Trennvorgang mittels Stromstoß hat den Vorteil, daß keine durchgehende geradlinige Sägebahn auf der Unterseite des elektronischen Bauteils vorzusehen ist, sondern vielmehr trennende Aussparungen an den entsprechend definierten Trennstellen 12 entstehen.Another advantage of the second embodiment of the invention with its narrower webs 10 is that open metal surfaces and metal / plastic interfaces, which are potential attack surfaces for corrosion or as entry ports for the penetration of ions and moisture, are greatly reduced. Further may be considered as an advantage that zones of reduced cross-section can be evaporated as fuses with a surge. This means that the separation process by a simple surge between outer edge contact 3 and chip island 6 can be carried out. The smaller the remaining metal cross-section, the easier and gentler an electrical and mechanical separation can be. This is a supply voltage on the holding webs 10 shorted. This can be done via spring contacts on external contacts 300 done, which are switched through in rapid succession. There can be any number of island suspensions or holding bars 10 between outer edge contacts 3 and additional output contacts are disconnected in this way. The separation process by means of surge has the advantage that no continuous rectilinear Sägebahn is provided on the underside of the electronic component, but rather separating recesses at the correspondingly defined separation points 12 arise.

4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 4 shows a schematic cross-sectional view of the second embodiment of the invention along the section line AA in 3 , Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Der schematische Querschnitt der 4 zeigt das einseitige Einbringen einer Sägespur 20 auf der rechten Unterseite 2 des elektronischen Bauteils 1, die ausreicht, um die einseitig an Haltestegen 10 aufgehängte Chipinsel 6 von den Außenrandkontakten 3 auf der rechten Unterseite 2 des elektronischen Bauteils 1 zu trennen. Auf der linken Seite werden mit dem Bezugszeichen 50 vorspringende Ätzkonturen gezeigt, die dadurch entstehen, daß bei der Herstellung des Systemträgers 7 von der Unterseite 25 des Systemträgers und gleichzeitig von der Oberseite 23 des Systemträgers 7 Ätzprofile eingebracht werden. Die vorspringende Ätzkante 50 verbessert die Verankerung der Außenrandkontakte 3 und der Chipinsel 6 in der Kunststoffpreßmasse 5.The schematic cross section of 4 shows the one-sided introduction of a sawing track 20 on the bottom right 2 of the electronic component 1 that is sufficient to the one-sided to holding webs 10 suspended chip island 6 from the outer edge contacts 3 on the bottom right 2 of the electronic component 1 to separate. On the left side are with the reference number 50 projecting Ätzkonturen shown that arise in the manufacture of the system carrier 7 from the bottom 25 of the system carrier and at the same time from the top 23 of the system carrier 7 Etching profiles are introduced. The projecting etch edge 50 improves the anchoring of the outer edge contacts 3 and the chip island 6 in the plastic molding compound 5 ,

5 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 5 shows a schematic view of the bottom 2 an electronic component 1 a third embodiment of the invention. Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Bei dieser Ausführungsform der Erfindung sind zwischen Chipinsel 6 und Außenrandkontakten 3 zwei weitere Reihen von zusätzlichen Ausgangskontakten 11 angeordnet. Dabei ist die Unterseite 2 des elektronischen Bauteils 1 derart optimiert, daß mit wenigen Trennschritten eine Vielzahl von zusätzlichen Ausgangskontakten 11 auf der Unterseite 2 des elektronischen Bauteils 1 herstellbar werden. In dieser Ausführungsform sind es sechs Trennfugen 13 in Längsrichtung, die auf der Unterseite 2 eingebracht werden, und zwei Trennfugen 13 in Querrichtung, womit eine Anzahl von Anschlußmöglichkeiten in Form von Außenrandkontakten 3 und zusätzlichen Ausgangskontakten 11 geschaffen wird, die in dieser Ausführungsform dreiundsechzig beträgt, wobei die Fläche der Unterseite 2 des elektronischen Bauteils 1 nicht wesentlich gegenüber der ersten und zweiten Ausführungsform vergrößert wird. Es werden lediglich in Richtung auf jede der Unterseitenkanten 14, 15, 16, 17 zwei Rastermaße s hinzugefügt.In this embodiment of the invention are between chip island 6 and outer edge contacts 3 two more rows of additional output contacts 11 arranged. Here is the bottom 2 of the electronic component 1 optimized so that with a few separation steps a variety of additional output contacts 11 on the bottom 2 of the electronic component 1 be produced. In this embodiment, there are six joints 13 in the longitudinal direction, on the bottom 2 are introduced, and two joints 13 in the transverse direction, bringing a number of connection options in the form of outer edge contacts 3 and additional output contacts 11 is created, which in this embodiment is sixty-three, the area of the underside 2 of the electronic component 1 is not significantly increased over the first and second embodiments. It will only point towards each of the bottom edges 14 . 15 . 16 . 17 two grid dimensions s added.

Die Chipinsel 6 ist von großflächigen Außenkontakten 51, 52, 53 umgeben. Dabei ist der großflächige Außenkontakt 51 als rechter Winkel ausgeführt und kann die elektronische Schaltung mit einem Massepotential auf seiner gesamten Länge versorgen, obwohl eine halbseitige Trennfuge 13 den winkelförmigen Außenkontakt 51 von der Unterseite 2 her auf halber Mate rialdicke d in Pfeilrichtung C durchtrennt. Der weitere großflächige Anschlußkontakt 52 kann für die positive Potentialversorgung des Halbleiterchips 4 vorgesehen werden und der großflächige Außenkontakt 53 für ein entsprechendes negatives Potential dienen. Die übrigen Anschlüsse aus kleinflächigen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 können für Signalanschlüsse vorgesehen werden. Mit Hilfe der insgesamt acht Trennfugen 13, die von der Unterseite 2 aus in das elektronische Bauteil 1 eingebracht werden, kann diese Vielfalt an Anschlußvarianten auf der Unterseite eines elektronischen Bauteils 1, das mit Hilfe der Systemträgertechnologie herstellbar ist, eingebracht werden. Damit kann diese Technologie mit der inzwischen eingeführten BGA-Gehäusetechnologie durchaus konkurrieren.The chip island 6 is of large-scale external contacts 51 . 52 . 53 surround. Here is the large-area external contact 51 designed as a right angle and can supply the electronic circuit with a ground potential over its entire length, although a half-sided parting line 13 the angular outer contact 51 from the bottom 2 Her through half Mate rialdicke d in the arrow direction C severed. The further large-area connection contact 52 can for the positive potential supply of the semiconductor chip 4 be provided and the large-scale external contact 53 serve for a corresponding negative potential. The remaining connections from small-area additional output contacts 11 and outer edge contacts 3 can be provided for signal connections. With the help of the total of eight joints 13 that from the bottom 2 out into the electronic component 1 can be introduced, this variety of connection variants on the bottom of an electronic component 1 , which can be produced with the aid of system carrier technology. Thus, this technology can compete with the now introduced BGA package technology quite.

Während die Geometrie der Außenrandkontakte 3 der zweiten Ausführungsform der Erfindung beibehalten wurde, sind mit einem regelmäßigen Rastermaß von 0,5 mm in dem Bereich zwischen Chipinsel 6 und Außenrandkontakten 3 zusätzliche Ausgangskontakte 11 eingefügt. Ferner bilden die großflächigen Außenkontakte 51, 52, 53 einen Versorgungsring um die Chipinsel 6, der hier für drei mögliche Potentiale, nämlich ein Erdpotential sowie ein negatives und ein positives Versorgungspotential, getrennt ist. Die Haltestege 10 dieser dritten Ausführungsform sind durchgängig von der Chipseite her auf eine verminderte Materialdicke d geätzt, wie es der schematische Querschnitt der 6 zeigt. Somit existieren diese Haltestege 10 nur in der unteren Hälfte des Metallbleches für den Systemträger 7. Somit können sie mit Hilfe von Sägegräben oder Sägespuren 20 oder durch Verdampfen mittels Stromstoß oder durch selektives Ätzen nach Aufdruck einer Ätzmaske getrennt werden.While the geometry of the outer edge contacts 3 of the second embodiment of the invention are maintained at a regular pitch of 0.5 mm in the area between chip islands 6 and outer edge contacts 3 additional output contacts 11 inserted. Furthermore, the large-area external contacts form 51 . 52 . 53 a supply ring around the chip island 6 , which is here for three possible potentials, namely a ground potential and a negative and a positive supply potential, separated. The retaining bars 10 This third embodiment is etched continuously from the chip side to a reduced material thickness d, as it is the schematic cross section of 6 shows. Thus, these holding webs exist 10 only in the lower half of the metal sheet for the system carrier 7 , Thus, they can with the help of sawdaws or sowing gespuren 20 or by evaporation by means of an impulse or by selective etching after printing of an etching mask.

6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 5. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 6 shows a schematic cross-sectional view of the third embodiment of the invention along the section line AA in 5 , Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Das mit den 5 und 6 gezeigte Konstruktionsprinzip erlaubt die Erweiterung und Vergrößerung der Unterseite eines elektronischen Bauteils 1 auf mehrere offene und geschlossene Versorgungsringe und beliebig viele Anschlußreihen in einem vorgegebenen Rastermaß, das in dieser Ausführungsform 0,5 mm beträgt. Eine maximale Begrenzung ergibt sich zunächst lediglich aus der maximal möglichen und herstellbaren Bonddrahtlänge, wie sie in 6 mit den Bezugsziffern 38, 39, 40 gezeigt werden. Am weitesten entfernt von den Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 sind die Außenrandkontakte 3, welche die größte Bondlänge 40 in dieser Ausführungsform erfordern. Die Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 können entgegen der schematischen Skizze der 6 in einer Reihe entlang den Rändern des Halbleiterchips 4 angeordnet sein. Trotz dieser Möglichkeit der Vergleichmäßigung der Bonddrahtlängen sind die Bonddrahtlängen 40 zu den Außenrandkontakten 3 im Bereich der Ecken des elektronischen Bauteils 1 am längsten, so daß diese Bonddrahtlängen 40 die Größe der Unterseite 2 eines elektronischen Bauteils 1 gemäß dem erfindungsgemäßen Konstruktionsprinzip und damit die maximale Anzahl möglicher Außenkontakte 300 auf der Unterseite 2 in dieser Ausführungsform begrenzen.That with the 5 and 6 The design principle shown allows the extension and enlargement of the underside of an electronic component 1 to a plurality of open and closed supply rings and any number of terminal rows in a predetermined pitch, which is 0.5 mm in this embodiment. A maximum limitation results initially only from the maximum possible and producible bond wire length, as in 6 with the reference numbers 38 . 39 . 40 to be shown. Farthest from the contact surfaces 29 on the active top 45 of the semiconductor chip 4 are the outside edge contacts 3 which has the largest bond length 40 in this embodiment. The contact surfaces 29 on the active top 45 of the semiconductor chip 4 can contrary to the schematic sketch of the 6 in a row along the edges of the semiconductor chip 4 be arranged. Despite this possibility of equalization of the bonding wire lengths are the bonding wire lengths 40 to the outer edge contacts 3 in the area of the corners of the electronic component 1 longest, so that these bonding wire lengths 40 the size of the bottom 2 an electronic component 1 according to the construction principle according to the invention and thus the maximum number of possible external contacts 300 on the bottom 2 limit in this embodiment.

Der schematische Querschnitt der 6 zeigt, daß sämtliche Haltestege 10 eine verminderte Materialdicke d aufweisen. Ferner zeigt die schematische Ansicht der Unterseite 2 des elektronischen Bauteils 1 mit 5, daß die Breite der Haltestege 10 geringer ist als die Breite der Außenkontakte 300, so daß die oben erwähnten Vorteile für die Gestaltung der Haltestege 10 in der dritten Ausführungsform der Erfindung ebenso wie bei der zweiten Ausführungsform der Erfindung voll ausgeschöpft wird.The schematic cross section of 6 shows that all retaining webs 10 have a reduced material thickness d. Furthermore, the schematic view shows the underside 2 of the electronic component 1 With 5 in that the width of the retaining webs 10 less than the width of the external contacts 300 So that the above-mentioned advantages for the design of the holding webs 10 in the third embodiment of the invention as well as in the second embodiment of the invention is fully exhausted.

7 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Schwarz markierte Flächen in den 5, 7 und 9 kennzeichnen Metallstrukturen mit voller Materialstärke eines Systemträgers. Gestreifte und karierte Flächen liegen unterhalb der Zeichenebene. Mit durchzogenen Linien begrenzte Haltestege 10 liegen in der Zeichenebene und weisen eine verminderte Materialstärke auf. Mit gestrichelten Linien begrenzte Haltestege 10 liegen unterhalb der Zeichenebene und weisen eine verminderte Materialstärke auf. 7 shows a schematic view of the bottom 2 an electronic component 1 a fourth embodiment of the invention. Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately. Black marked areas in the 5 . 7 and 9 identify metal structures with full material thickness of a system carrier. Striped and checkered areas are below the plane of the drawing. With solid lines limited holding webs 10 lie in the drawing plane and have a reduced material thickness. With dashed lines limited retaining bars 10 lie below the drawing plane and have a reduced material thickness.

Die vierte Ausführungsform der Erfindung unterscheidet sich von der dritten Ausführungsform der Erfindung, wie sie in 5 gezeigt wird, dadurch, daß die Fläche des Halbleiterchips 4 größer ist als die Fläche der Chipinsel 6. Somit überragt der Halbleiterchip 4 die Chipinsel 6, so daß nun die Möglichkeit gegeben ist, weitere Reihen und Spalten von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 anzuordnen. Diese zusätzlichen Ausgangskontakte 11 liegen teilweise unterhalb des Halbleiterchips 4 und werden durch Haltestege 10 zwischen Chipinsel 6 und Außenrandkontakten 3 gehalten.The fourth embodiment of the invention differs from the third embodiment of the invention as shown in FIG 5 is shown, in that the surface of the semiconductor chip 4 larger than the area of the chip island 6 , Thus, the semiconductor chip protrudes 4 the chip island 6 so that now the possibility exists, more rows and columns of additional output contacts 11 below the semiconductor chip 4 to arrange. These additional output contacts 11 are partially below the semiconductor chip 4 and are supported by retaining bars 10 between chip island 6 and outer edge contacts 3 held.

Bei dieser vierten Ausführungsform der Erfindung werden die Vorteile der erfindungsgemäßen Verminderung der Dicke der Haltestege 10 voll ausgeschöpft, so daß die Mehrzahl der Haltestege 10 von der Unterseite aus nicht sichtbar sind, was durch die gestrichelten Linien der Haltestege 10 gekennzeichnet wird. Ein Bereich der Haltestege 10, der gleichzeitig als Bondfinger dient, wird in voller Materialstärke D ausgeführt, was durch schwarze Streifen gekennzeichnet ist. Diese Haltestege 56 mit einer Doppelfunktion sind unmittelbar im Randbereich des Halbleiterchips 4 beidseitig angeordnet. Diese Bereiche, in denen die Haltestege 56 gleichzeitig als Bondfinger dienen, werden im weiteren als Bondbereiche 57 gekennzeichnet. In diesen schraffiert dargestellten Bondbereichen 57 entsteht über die Vollmaterialhaltestege 56 eine Verbindung zu den zusätzlichen Ausgangskontakten 18 unterhalb des Halbleiterchips 4.In this fourth embodiment of the invention, the advantages of the invention reduction in the thickness of the holding webs 10 fully exhausted, so that the majority of the holding webs 10 from the bottom are not visible, which is indicated by the dashed lines of the holding webs 10 is marked. An area of the retaining bars 10 , which simultaneously serves as a bonding finger, is made in full thickness D, which is indicated by black stripes. These retaining bars 56 with a dual function are directly in the edge region of the semiconductor chip 4 arranged on both sides. These areas where the retaining bars 56 serve as bond fingers at the same time, are referred to as bond areas 57 characterized. In these hatching areas shown hatched 57 arises over the solid material retaining webs 56 a connection to the additional output contacts 18 below the semiconductor chip 4 ,

In der vierten Ausführungsform der Erfindung werden damit achtzehn zusätzliche Außenkontakte 300 geschaffen, ohne daß die Bondlänge gegenüber dem dritten Ausführungsbeispiel erhöht werden muß. Die Stegbereiche, die in voller Materialdicke D ausgeführt sind, sind schwarzflächig in 7 gekennzeichnet. Lediglich in den äußersten rechten und linken Sägenuten wird die Sägetiefe so eingestellt, daß der Systemträger in voller Materialdicke durchtrennt wird. Für die weiteren Trennvorgänge werden die Haltestege 10 lediglich mit halber Materialdicke d im Bereich der Trennfugen 13 von der Unterseite des elektronischen Bauteils sichtbar angeordnet. Der übrige Bereich der Trennfugen ist mit entsprechend verminderter Materialdicke d von der Unterseite des Systemträgers 7 aus geätzt, so daß der größte Teil der Bereiche der Haltestege 10 von der Unterseite 2 her nicht sichtbar ist, und deshalb mit gestrichelten Linien angedeutet wird.In the fourth embodiment of the invention are thus eighteen additional external contacts 300 created without the bond length must be increased compared to the third embodiment. The web areas, which are executed in full material thickness D, are black in 7 characterized. Only in the extreme right and left Sägenuten the saw depth is adjusted so that the system carrier is cut through in full material thickness. For the further separation processes, the holding webs 10 only with half the material thickness d in the area of the joints 13 Visibly arranged from the bottom of the electronic component. The remaining area of the joints is with a correspondingly reduced material thickness d from the underside of the system carrier 7 etched out so that most of the areas of the retaining bars 10 from the sub page 2 is not visible, and is therefore indicated by dashed lines.

Diese vierte Ausführungsform der Erfindung hat aufgrund der Haltestege 10, die nur teilweise in den Trennbereichen auf der Unterseite 2 sichtbar sind, wo die Haltestege 56 gleichzeitig als Bondfinger dienen, den Vorteil, daß ein zuverlässiges und auf die zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 begrenztes Anbringen von Lötverbindungen möglich ist.This fourth embodiment of the invention has due to the holding webs 10 that are only partially in the separation areas on the bottom 2 Visible are where the retaining bars 56 serve simultaneously as a bonding finger, the advantage that a reliable and on the additional output contact surfaces 8th and outer edge contact surfaces 19 limited attachment of solder joints is possible.

Die vierte Ausführungsform weist wieder ein Rastermaß von 0,5 mm auf, wobei die Länge 1 der Außenrandkontakte 0,4 mm beträgt und die Breite der Außenrandkontakte 0,25 mm ist. Die zusätzlichen Ausgangskontakte 11 können als runde zusätzliche Ausgangskontaktflächen 8 oder als Polygone ausgeführt sein. Wichtig für eine elektrische Isolierung vieler Ausgangskontakte 11 und Außenrandkontakte 3 mit wenigen Trennfugen 13 sowie für die einfache Durchführung von Haltestege 10 zwischen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 hindurch ist ihre gegeneinander versetzte Anordnung. Die Unterbringung von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 und die Kontaktierung über Bondfinger ermöglicht zusätzliche Anschlüsse. Somit wird bei dem im 7 aufgeführten Beispiel eine 118-polige vierreihige Außenkontaktgeometrie erreicht, die mit lediglich vier Sägeschnitten auf der Unterseite 2 des Halbleiterbauteils 1 erzeugt wird.The fourth embodiment again has a pitch of 0.5 mm, the length 1 the outer edge contact is 0.4 mm and the width of the outer edge contacts is 0.25 mm. The additional output contacts 11 can as round additional output contact surfaces 8th or be executed as polygons. Important for an electrical insulation of many output contacts 11 and outside edge contacts 3 with a few joints 13 as well as for the simple implementation of retaining bars 10 between additional output contacts 11 and outer edge contacts 3 through is their staggered arrangement. The accommodation of additional output contacts 11 below the semiconductor chip 4 and contacting via bond finger allows additional connections. Thus, in the im 7 Example achieved a 118-pin four-row external contact geometry, with only four saw cuts on the bottom 2 of the semiconductor device 1 is produced.

Mit dem Rastermaß s = 0,5 mm bei einer Blechstärke von 0,2 mm zeigt dieses Beispiel die Möglichkeiten einer hohen Dichte der Außenkontakte 300 auf der Unterseite 2 des elektronischen Bauteils 1. Bei dem dafür geätzten Systemträger 7 wird mit einer Ätzlücke von 230 μm gearbeitet, so daß sich 0,25 mm breite zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 herstellen lassen. Die Stege dazwischen haben nur eine Breite von 50 – 100 μm.With the grid dimension s = 0.5 mm with a sheet thickness of 0.2 mm, this example shows the possibilities of a high density of external contacts 300 on the bottom 2 of the electronic component 1 , In the case of the etched system carrier 7 is operated with an etch gap of 230 microns, so that 0.25 mm wide additional output contacts 11 and outside edge contacts 3 let produce. The webs in between only have a width of 50 - 100 microns.

Die Haltestegverbindungen zwischen den zusätzlichen Ausgangskontakten 11 liegen im wesentlichen in der oberen Materialhälfte bei der vierten Ausführungsform, während die Inselaufhängung ausschließlich über Haltestege 10 in der unteren Materialhälfte ausgeführt ist. Somit muß dieser Bereich in der Nähe der Chipinsel 6 nur zur halben Blechtiefe eingesägt werden. In den beiden äußeren Sägespuren wird die volle Materialstärke D durchtrennt, da die Haltestege 10 abwechselnd in der oberen und unteren Hälfte verlaufen. Zwar wäre es denkbar, auch diese Haltestege 10 in die untere Materialhälfte zu verlegen, allerdings würde sich dann eine Restbreite für die Stege von nur noch 20 μm bei dem vorgegebenen Rastermaß ergeben, was ätztechnisch bei einer Gesamtmaterialdicke von 200 μm kritisch ist.The retaining bar connections between the additional output contacts 11 lie substantially in the upper half of the material in the fourth embodiment, while the island suspension exclusively on retaining webs 10 is executed in the lower half of the material. Thus, this area must be near the chip island 6 sawed in only half the metal depth. In the two outer Sägespuren the full material thickness D is severed, since the retaining webs 10 run alternately in the upper and lower half. Although it would be conceivable, even this holding webs 10 to move into the lower half of the material, however, would then give a residual width for the webs of only 20 microns at the given pitch, which is critical etching at a total material thickness of 200 microns.

Wird auf größere Kontaktraster mit s = 0,65 mm, 0,8 mm oder 1 mm übergegangen, so ergeben sich keine Probleme in bezug auf die Restbreite für nach unten durchgehende Haltestege 10. Auch kann durch eine geringere Blechdicke wie beispielsweise 150 μm mit Ätzschlitzen von 180 μm und damit mit 70 μm Restmaterialbreite oder einer Blechdicke von 100 μm mit Ätzschlitzbreiten von 120 – 130 μm und damit ebenso eine 120 bis 130 μm starke Restmaterialbreite bei einem Rastermaß von 0,5 mm erreicht werden. Diese Beispiele zeigen, daß durchaus kleinere Rastergrößen möglich sind, wenn die Materialdicke D des Systemträgers 7 vermindert wird.If a transition is made to larger contact patterns with s = 0.65 mm, 0.8 mm or 1 mm, then there are no problems with respect to the remaining width for retaining webs passing downwards 10 , Also, by a smaller sheet thickness such as 150 microns with etch slots of 180 microns and thus with 70 microns residual material width or a sheet thickness of 100 microns with Ätzschlitzbreiten of 120 - 130 microns and thus also a 120 to 130 microns thick residual material width at a pitch of 0, 5 mm can be achieved. These examples show that quite smaller grid sizes are possible if the material thickness D of the system carrier 7 is reduced.

Beim Trennen der Haltestege 10 durch Sägen ergeben sich bei nicht-optimiertem Design eine relativ hohe Anzahl von Säge spuren, was den Prozeß durchaus verteuert. Statt zu sägen kann man nach Herstellen des Kunststoffgehäuses eine Ätzmaske auf die Unterseite 2 aufdrucken, die zunächst die Anschlußbereiche abdeckt, jedoch die Haltestegbereiche, die wegzuätzen sind, freiläßt. Mit dieser Ätzmaske können in einem Ätzvorgang sämtliche Trennstellen durchgeführt werden, so daß anstelle von langgestreckten Sägespuren einzelne Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar werden. Nach dem Ätzen kann die Ätzmaske entfernt werden. Somit ermöglicht die Ätztechnik die Auftrennung vieler Haltestege 10 gleichzeitig und vergrößert die Möglichkeiten der konstruktiven Gestaltung, weil weitgehend beliebige Geometrien durch Ätzen nachträglich aufgetrennt werden können und es nicht erforderlich ist, bei dem Entwurf geradlinige Lücken zwischen den Außenkontakten 11 für einen späteren Sägeschritt zu berücksichtigen.When separating the retaining webs 10 Sawing results in non-optimized design a relatively high number of sawing traces, which makes the process quite expensive. Instead of sawing you can after making the plastic housing an etching mask on the bottom 2 imprinting, which initially covers the terminal areas, but the holding web areas, which are wegzutätzen leaves free. With this etching mask all separation points can be carried out in an etching process, so that instead of elongated Sägespuren individual recesses 9 on the bottom 2 of the electronic component 1 become visible. After the etching, the etching mask can be removed. Thus, the etching technique allows the separation of many holding webs 10 at the same time and increases the possibilities of constructive design, because largely arbitrary geometries can be subsequently separated by etching and it is not necessary in the draft linear gaps between the external contacts 11 to be considered for a later sawing step.

Durch das in der vierten Ausführungsform der Erfindung angewandte versetzte Rastermuster können die Sägespuren vermindert werden und, wie es dieses Beispiel zeigt, werden durch lediglich vier Sägespuren 118 zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 voneinander isoliert hergestellt.By the offset grid pattern employed in the fourth embodiment of the invention, the saw marks can be reduced and, as shown in this example, only four saw marks are used 118 additional output contacts 11 and outside edge contacts 3 made isolated from each other.

Die vierte Ausführungsform der Erfindung zeigt außerdem, daß ein zweireihiges versetztes Anschlußraster ätztechnisch ohne Trennschritte nach dem Umpressen mit Kunststoffpreßmasse 5 realisierbar ist, indem die Haltestege 10 für die zusätzlichen Ausgangskontakte 11 sowie die Chipinsel 6 nur zwischen den Außenrandkontakten 3 hindurch zum Systemträgerrahmen vorgesehen werden. Ferner zeigt die vierte Ausführungsform der Erfindung auch, daß zusätzliche Ausgangskontakte 11 unter der Chipfläche angeordnet werden können, wie es bei substratbasierenden BGA-Gehäusen bereits realisiert wird.The fourth embodiment of the invention also shows that a two-row offset connection grid etching technology without separation steps after Umpressen with Kunststoffpreßmasse 5 is feasible by the holding webs 10 for the additional output contacts 11 as well as the chip island 6 only between the outer edge contacts 3 through to the system carrier frame. Furthermore, the fourth embodiment Form of the invention also that additional output contacts 11 can be arranged under the chip surface, as it is already realized in substrate-based BGA packages.

Da bei dem erfindungsgemäßen Konzept eine isolierende Umverdrahtungsschicht, wie sie bei BGA-Gehäusen angeordnet wird, fehlt, wird die Isolation zwischen dem Halbleiterchip 4 und den Außenkontakten 18 unterhalb des Halbleiterchips 4 durch andere Maßnahmen sichergestellt, indem zum Beispiel die Chiprückseite 22 durch ein Oxid, ein Nitrid oder eine Polyimidschicht isoliert wird. Im Inselbereich, in dem eventuell ein elektrischer Rückseitenkontakt für das Chip erforderlich wird, kann diese Passivierungsschicht der Rückseite 22 des Halbleiterchips 4 entfernt werden. Andere Möglichkeiten der Isolation der die zusätzlichen Ausgangskontakte 18 überragenden Rückseite 22 des Halbleiterchips 4 kann durch Einsetzen von isolierenden Klebefolien bei der Chipmontage oder durch Einbau eines isolierenden Zwischenträgers wie einem Keramikplättchen oder eines dünnen isolierend beschichteten Blechplättchens erfolgen.Since in the inventive concept, an insulating redistribution layer, as it is arranged in BGA packages, missing, the isolation between the semiconductor chip 4 and the external contacts 18 below the semiconductor chip 4 ensured by other measures, for example, the chip back 22 is isolated by an oxide, a nitride or a polyimide layer. In the island area, where an electrical backside contact may be required for the chip, this passivation layer may be on the back side 22 of the semiconductor chip 4 be removed. Other ways of isolation of the additional output contacts 18 towering back 22 of the semiconductor chip 4 can be done by inserting insulating adhesive films during chip assembly or by installing an insulating intermediate carrier such as a ceramic plate or a thin insulating coated sheet metal plate.

Aus Kostengründen wird jedoch eine Gestaltung der zusätzlichen Ausgangskontakte 18 so durchgeführt, daß der Halbleiterchip 1 herkömmlich montiert werden kann und keine zusätzlichen Prozeßschritte erforderlich werden. Dieses ist möglich, wenn sichergestellt wird, daß zwischen den zusätzlichen Ausgangskontakten 18 und der Chiprückseite 22 ein Abstand g verbleibt, der beim Umpressen mit der Kunststoffpreßmasse 5 aufgefüllt werden kann.For cost reasons, however, a design of additional output contacts 18 performed so that the semiconductor chip 1 can be mounted conventionally and no additional process steps are required. This is possible if it is ensured that between the additional output contacts 18 and the back of the chip 22 a distance g remains, when pressing with the Kunststoffpreßmasse 5 can be filled.

8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt vor einem Vergießen mit einer Kunststoffpreßmasse und nach Bonden unterschiedlicher Bonddrahtlängen 38, 39, 40. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 8th shows a part of the fourth embodiment of the invention schematically in cross section before casting with a Kunststoffpreßmasse and after bonding different bonding wire lengths 38 . 39 . 40 , Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

In dieser Ausführungsform der 8 wird ein Abstand zwischen dem Halbleiterchip 4 und den zusätzlichen Ausgangskontakten 18, die unter dem Halbleiterchip 4 angeordnet sind, dadurch erreicht, daß Aufwölbungen 59 oder Höcker in den Bereich der Chipinsel 6 eingeprägt sind. Diese Höcker weisen die gleiche Materialdicke D der Chipinsel 6 auf und sorgen aufgrund ihrer Aufwölbung 59 dafür, daß der Halbleiterchip 4 einen geringen Abstand g von der Oberseite 23 des Systemträgers 7, die gleichzeitig auch Oberseite 23 der unter dem Halbleiterchip 4 angeordneten zusätzlichen Ausgangskontakte 18 ist, aufweist. Beim definierten Anbringen des Halbleiterchips 4 auf der derart vorgeformten Chipinsel 6 wird eine Klebeschicht, die in diesem Fall mit einem elektrisch leitenden Füller versehen ist, fixiert.In this embodiment of the 8th becomes a distance between the semiconductor chip 4 and the additional output contacts 18 that under the semiconductor chip 4 are arranged, achieved in that bulges 59 or cusp in the area of the chip island 6 are impressed. These bumps have the same material thickness D of the chip island 6 on and worry because of their bulge 59 that the semiconductor chip 4 a small distance g from the top 23 of the system carrier 7 , which at the same time also top 23 the under the semiconductor chip 4 arranged additional output contacts 18 is, has. When defined attachment of the semiconductor chip 4 on the thus preformed chip island 6 is an adhesive layer, which is provided in this case with an electrically conductive filler fixed.

Für das Bonden kann unter dem Substratträger 7 ein Werkzeug 60 angeordnet werden, das Vorsprünge 61 in dem Randbereich des Chips aufweist, indem der Halbleiterchip 4 Kontaktflächen 29 auf seiner aktiven Oberseite 45 aufweist. Diese Vorsprünge 61 stützen unmittelbar den Bereich des Halbleiterchips, der über die Chipinsel 6 hinausragt. Die Bondfinger 56 weisen in dieser Ausführungsform die gleiche Materialdicke D wie die Chipinsel 60 auf, haben aber eine geringe Breite, die der Breite der Haltestege 10 entspricht, über welche die zusätzlichen Ausgangskontakte 18 mit den Bondfingern elektrisch verbunden sind. Somit sind die Kontaktflächen 29 des Halbleiterchips 4 auf der aktiven Oberseite 45 des Halbleiterchips 4 über die Bonddrähte 28, den Bondfinger 56, der als Haltestegbereich mit voller Materialdicke D ausgebildet ist, dem Haltesteg 10, der eine halbe Materialdicke d aufweist und teilweise unter dem Halbleiterchip 4 angeordnet ist, mit dem Aus gangskontakt 18 unterhalb des Halbleiterchips 4 elektrisch verbunden.For bonding can be under the substrate carrier 7 a tool 60 be arranged, the projections 61 in the edge region of the chip, by the semiconductor chip 4 contact surfaces 29 on its active top 45 having. These projections 61 directly support the area of the semiconductor chip that passes over the chip island 6 protrudes. The bond fingers 56 in this embodiment have the same material thickness D as the chip island 60 on, but have a small width, the width of the holding webs 10 corresponds, via which the additional output contacts 18 are electrically connected to the bond fingers. Thus, the contact surfaces 29 of the semiconductor chip 4 on the active top 45 of the semiconductor chip 4 over the bonding wires 28 , the bond finger 56 , which is designed as a holding web area with full material thickness D, the holding web 10 which has half a material thickness d and partly under the semiconductor chip 4 is arranged, with the output contact 18 below the semiconductor chip 4 electrically connected.

Die Hohlräume 62 und 63 unter dem Halbleiterchip 4 können beim anschließenden Vergießen mit einer Kunststoffpreßmasse aufgefüllt werden, nachdem das Werkzeug 60 mit seinen Vorsprüngen 61 entfernt und durch eine untere Spritzgußformhälfte ersetzt ist. Die Kontaktflächen 29 sind in 8 in der Bildtiefe gestaffelt und weisen unterschiedliche Bondverbindungen 28, 36 und 37 auf, die mit unterschiedlichen Bondlängen 38, 39 und 40 zu den in unterschiedlicher Entfernung angeordneten zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 führen.The cavities 62 and 63 under the semiconductor chip 4 can be filled in the subsequent casting with a Kunststoffpreßmasse after the tool 60 with its projections 61 removed and replaced by a lower mold half. The contact surfaces 29 are in 8th staggered in the image depth and have different bonds 28 . 36 and 37 on that with different bond lengths 38 . 39 and 40 to the arranged at different distances additional output contacts 11 and outer edge contacts 3 to lead.

Steht bei den in den 7 und 8 gezeigten Ausführungsformen ausreichend Platz zur Verfügung, um allein in der unteren Materialhälfte Haltestege 10 zwischen zwei Kontaktanschlüssen bzw. Ausgangskontakten 11 auszuführen, so kann die in Bild 8 im Querschnitt gezeigte Variante auch rein ätztechnisch hergestellt werden. Eine derartige Variante kann dann ohne ein Stützwerkzeug 60 auskommen. Die Abstützung der über die Chipinsel 6 hinausragenden Bereiche des Halbleiterchips 4 erfolgt dann über Blindstege 64, wie in der fünften Ausführungsform in 8 dargestellt. Eine derartige Variante ließe sich für ein 0,5 mm Rastermaß bei einer Blechdicke von 100 μm und einer Außenkontaktbreite von 220 μm noch realisieren. Bei größerem Rastermaß können entsprechend größere Blechdicken für den Systemträger 7 verwendet werden.Is with the in the 7 and 8th shown embodiments, sufficient space available to support webs alone in the lower half of the material 10 between two contact connections or output contacts 11 To execute, the variant shown in Figure 8 in cross section can also be produced purely by etching. Such a variant can then without a support tool 60 get along. The support of the chip island 6 protruding portions of the semiconductor chip 4 then takes place via blind webs 64 as in the fifth embodiment in FIG 8th shown. Such a variant could still be realized for a 0.5 mm pitch with a sheet thickness of 100 μm and an external contact width of 220 μm. With larger grid size can correspondingly larger sheet thicknesses for the system carrier 7 be used.

9 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 9 shows a schematic view of the bottom 2 an electronic component 1 a fifth embodiment of the invention. Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Die Unterseite 2 dieses Gehäuses zeigt eine Anschlußgeometrie für 120 Außenkontakte 300 sowie mit einer Chipinsel 6. Die Haltestege 10 zwischen den zusätzlichen Ausgangskontakten 11, 18, den Außenrandkontakten 3 und der Chipinsel 6 sind auf verminderte Materialdicke d geätzt worden. Ebenso auf verminderte Materialdicke d sind die zusätzlichen Ausgangskontakte 18 unterhalb des Halbleiterchips 4 geätzt. Daneben kann ein Teil der Haltestege 10 in voller Materialdicke D ausgeführt sein, um den über die Chipinsel 6 hinausragenden Bereich des Halbleiterchips 4 zu stützen. Dem gleichen Zweck dienen die Blindstege 64, die sich unmittelbar an die Chipinsel 6 anschließen und in voller Materialdicke D ausgeführt sind und weder eine Haltefunktion noch eine Funktion als Bondfinger oder Leiterbahn erfüllen.The bottom 2 This housing shows a connection geometry for 120 external contacts 300 as well as with a chip island 6 , The retaining bars 10 between the additional output contacts 11 . 18 , the outside edge contacts 3 and the chip island 6 have been etched to reduced material thickness d. Likewise on reduced material thickness d are the additional output contacts 18 below the semiconductor chip 4 etched. In addition, a part of the holding webs 10 be made in full material thickness D to the over the chip island 6 protruding portion of the semiconductor chip 4 to support. The blind bridges serve the same purpose 64 , which are directly to the chip island 6 connect and are made in full material thickness D and fulfill neither a holding function nor a function as a bonding finger or conductor track.

Die Blindstege 64 erfüllen eine Stützfunktion für den Halbleiterchip 4, der wesentlich über die Chipinsel 6 hinausragt. Mit nur acht Trennfugen 13 werden bei dieser Ausführungsform der Erfindung hundertzwanzig Außenkontakte 300 auf einer Gehäusekantenlänge a, b von 6 mm geschaffen. Außer der Anschlußreihe aus Außenrandkontakten 3 im Bereich des elektronischen Bauteils und der Anschlußreihe von zusätzlichen Ausgangskontakten 11 rund um den Rand des Halbleiterchips 4 herum werden bei dieser Ausführungsform zwei innere Reihen von zusätzlichen Ausgangskontakten 18 unter dem Halbleiterchip 4 plaziert. Diese inneren Reihen werden über Haltestege 56, die gleichzeitig als Bondfinger in voller Materialdicke D in Bondbereichen 57 rund um den Halbleiterchip 4 ausgebildet sind, mit der aktiven Oberseite des Halbleiterchips 4 verbunden.The blind webs 64 fulfill a support function for the semiconductor chip 4 that is significant about the chip island 6 protrudes. With only eight parting lines 13 become in this embodiment of the invention one hundred and twenty external contacts 300 created on a housing edge length a, b of 6 mm. Except the terminal row of outer edge contacts 3 in the electronic component and the terminal row of additional output contacts 11 around the edge of the semiconductor chip 4 Around this embodiment, there are two inner rows of additional output contacts 18 under the semiconductor chip 4 placed. These inner rows are over holding webs 56 , which simultaneously act as bond fingers in full material thickness D in bond areas 57 around the semiconductor chip 4 are formed with the active top of the semiconductor chip 4 connected.

In dieser Ausführungsform der Erfindung ist die Kantenlänge k der Chipinsel 6 wesentlich geringer als die Kantenlängen h, i des Halbleiterchips 4. Ferner sind nach allen vier Seitenrändern des elektronischen Bauteils 1 hin lediglich drei unterschiedliche Bondlängen erforderlich, um vier Außenkontaktreihen mit den Kontaktflächen auf der aktiven Oberseite des Halbleiterchips 4 zu verbinden. Dabei sind innerhalb der einzelnen Reihen die Bondlängen zu den in den Ecken des elektronischen Bauteils 1 befindlichen Außenrandkontakten 3 größer als zu den Außenrandkontakten 3 im Randbereich.In this embodiment of the invention, the edge length k of the chip island 6 much smaller than the edge lengths h, i of the semiconductor chip 4 , Furthermore, after all four side edges of the electronic component 1 only three different bond lengths required to four external contact rows with the contact surfaces on the active upper surface of the semiconductor chip 4 connect to. Within the individual rows, the bond lengths are those in the corners of the electronic component 1 located outer edge contacts 3 larger than to the outer edge contacts 3 at the edge.

Allgemein sind bei diesem Konstruktionsprinzip neben der Randreihe von Außenrandkontakten 3 und der ersten Reihe von zusätzlichen Ausgangskontakten 11 unmittelbar unter dem Rand des Halbleiterchips 4, welche den Halbleiterchip 4 unmittelbar umgeben, immer so viele weitere innere Anschlußreihen aus zusätzlichen Ausgangskontakten 11, 18 jeweils außerhalb und unterhalb des Halbleiterchips 4 möglich, wie Haltestege 10 zwischen den Außenkontaktflächen durchgeführt werden können. Bei einem großen Rastermaß wie z.B. 1 mm mit 400 μm Außenkontaktflächengröße bleiben 600 μm Zwischenraum, durch den sich zwei Leitungen bei 200 μm Blechstärke bzw. drei Leitungen bei 100 μm Blechstärke nach innen unter den Halbleiterchip 4 hindurchführen lassen.General are in this design principle in addition to the edge row of outer edge contacts 3 and the first row of additional output contacts 11 immediately under the edge of the semiconductor chip 4 which the semiconductor chip 4 immediately surrounded, always so many more internal connection rows of additional output contacts 11 . 18 each outside and below the semiconductor chip 4 possible, like retaining bars 10 can be performed between the external contact surfaces. For a large pitch such as 1 mm with 400 microns external contact surface size remain 600 microns gap, through which two lines at 200 micron plate thickness or three lines at 100 micron plate thickness inside under the semiconductor chip 4 let pass through.

Bei einem großen Rastermaß ist es ebenfalls von Bedeutung, Haltestege 10 nach außen zur Aufweitung des Anschlußrasters bereitzustellen, weil im Bereich der maximalen Bondlänge nur wenige Anschlüsse für zusätzliche Ausgangskontakte 11, 18 direkt in der bondbaren Zone liegen. Nach außen steht jedoch die volle Materialdicke D zur Verfügung, so daß zur reinen Leitungsführung das Rastermaß bis zum Wert der Materialdicke D reduziert werden kann. Demnach können durch eine 600 μm-Lücke zwischen Außenkontaktflächen in der Bondzone hindurch drei Leitungen bzw. Haltestege 10 bei einer Materialdicke von 200 μm, bis sechs Leitungen bei einer Materialdicke von 100 μm aus dieser Zone heraus zu entsprechenden Außenkontaktreihen außerhalb des Halbleiterchips 4 geführt werden.With a large pitch, it is also important, holding webs 10 provide to the outside to widen the terminal grid, because in the range of maximum bond length only a few connections for additional output contacts 11 . 18 lie directly in the bondable zone. Outwardly, however, the full material thickness D is available, so that the pure dimension of the grid can be reduced to the value of the material thickness D. Accordingly, through a 600 micron gap between external contact surfaces in the bonding zone through three lines or holding webs 10 at a material thickness of 200 microns, to six lines with a material thickness of 100 microns from this zone out to corresponding outer contact rows outside the semiconductor chip 4 be guided.

Die von unten sichtbaren Haltestege 10 bzw. Zuleitungsstege können wie bei der LBGA-Technologie mit einer Maske aus Lötstopplack abgedeckt werden, so daß nur die metallischen Außenkontaktflächen freigelegt bleiben, um entsprechende Lötanschlußkontakte aufzunehmen. Bei dem Einbringen von Lötstopplack können gleichzeitig alle Aussparungen 9 oder Trennfugen 13 mit Lötstopplack aufgefüllt werden, was der Gesamtstruktur eine höhere Stabilität verleiht. Auf den im Lötstopplack freiliegenden zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 können wie bei einem LBGA-Gehäuse Lötkugeln aufgebracht werden, die in einem Temperprozeß zu Löthöckern umgeformt werden können.The retaining bars visible from below 10 or supply lines can be covered as in the LBGA technology with a mask of solder resist, so that only the metallic outer contact surfaces remain exposed to accommodate corresponding Lötanschlußkontakte. When introducing solder mask, all recesses can be used at the same time 9 or joints 13 be filled with solder mask, which gives the overall structure a higher stability. On the exposed in the solder resist additional output contact surfaces 8th and outer edge contact surfaces 19 can be applied as in an LBGA housing solder balls, which can be formed in a tempering process to solder bumps.

10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege 10 bzw. Leitungen 65, die mittels doppelseitigem Ätzen unter symmetrischen Ätzmasken 26 und 27 herstellbar sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. 10 shows a schematic cross section through full-sided holding webs 10 or lines 65 by double-sided etching under symmetrical etching masks 26 and 27 can be produced. Components with the same functions as in the preceding figures are identified by the same reference numerals and are not explained separately.

Der gezeigte Ausschnitt in 10 zeigt einen Systemträger 7 mit einer Materialdicke D, auf dessen Oberseite 23 eine Ätzmaske 26 angeordnet ist, und auf dessen Unterseite 25 eine weitere Ätzmaske 27 angeordnet ist, wobei die beiden Ätzmasken 26 und 27 zueinander ausgerichtet sind. Die Ätzmuster dieser Ätzmasken sind identisch, so daß die obere Ätzmaske 26 und die untere Ätzmaske 27 als symmetrische Ätzmasken bezeichnet werden. In die Ätzmasken eingelassen sind Ätzmaskenöffnungen 66 mit einer Breite m, die sich bei der symmetrischen Anordnung der Ätzmasken 26 und 27 einander gegenüberliegen.The section shown in 10 shows a system carrier 7 with a material thickness D, on the top side 23 an etching mask 26 is arranged, and on its underside 25 another etching mask 27 is arranged, wherein the two etching masks 26 and 27 aligned with each other. The etching patterns of these etching masks are identical, so that the upper etching mask 26 and the lower etching mask 27 be referred to as symmetrical etching masks. In the etching masks are embedded Ätzmaskenöffnungen 66 with a width m, resulting in the symmetrical arrangement of the etching masks 26 and 27 opposite each other.

Ein Verfahren zur Herstellung eines geeigneten Systemträgers 7 kann durch folgende Verfahrensschritte erfolgen:

  • – beidseitiges Aufbringen von Ätzmasken 26, 27 auf eine Metallfolie, wobei die Ätzmasken 26, 27 durch Drucktechnik oder durch Fotolacktechnik aufgebracht werden können,
  • – Durchlaufen der mit einer Ätzmaske abgedeckten Metallfolie eines Ätzbades, bei dem die Metallfolie von beiden Seiten entlang der Ätzschlitze in der Ätzmaske durchgeätzt wird,
  • – Reinigung des geätzten Produktes vom Ätzmittel,
  • – Entfernen der beidseitigen Ätzmasken 26, 27 durch Auflösen in einer entsprechenden Lösung oder durch Veraschen der Ätzmaske mittels Plasmaverfahren,
  • – erneutes selektives Aufbringen einer Maske auf der Oberseite des fertigen Systemträgers zum Aufbringen, Aufdampfen oder Aufsputtern einer bondaren Beschichtung aus einem Metall wie Gold, Silber oder Legierungen derselben auf die Drahtbondflächen oder Bondfinger des Systemträgers 7.
A method for producing a suitable system carrier 7 can be done by the following process steps:
  • - Double-sided application of etching masks 26 . 27 on a metal foil, with the etching masks 26 . 27 can be applied by printing technique or by photoresist technique,
  • Passing through the metal foil of an etching bath covered with an etching mask, in which the metal foil is etched through from both sides along the etching slots in the etching mask,
  • Cleaning of the etched product from the etchant,
  • - Remove the two-sided etching masks 26 . 27 by dissolution in a suitable solution or by ashing of the etching mask by means of a plasma process,
  • - Re-selectively applying a mask on the top of the finished system carrier for applying, vapor deposition or sputtering a bondaren coating of a metal such as gold, silver or alloys thereof on the Drahtbondflächen or bonding fingers of the system carrier 7 ,

Zwischen den Ätzmasken ist zunächst ein Systemträgerrohling 24 aus einer Metallfolie oder einer Metallplatte oder einem Metallband angeordnet, deren Dicken D zwischen 100 μm bis 300 μm liegen. Die Breite m der Ätzmaskenöffnung 66 liegt zwischen 10 μm und 50 μm. Bei isotroper Ätzung ätzt die Ätzlösung nach allen Seiten gleichmäßig Material unter der Ätzmas kenöffnung 66 weg, so daß sich die Ätzfronten des isotropen Ätzens von der Unterseite 25 mit der Ätzmaske 27 und von der Oberseite 23 mit der Ätzmaske 26 aus etwa in der Materialmitte treffen. Dabei entsteht ein scharfkantiges Profil insbesondere im Mittenbereich des Systemträgerrohlings 67. Leiterbahnen 65 und Haltestege 10, die mit einer derartigen Kontur ausgestattet sind, werden in der Kunststoffpreßmasse mit ihrer scharfen Kante 50 eingebettet und verankert. Die Ätzlückenbreite p, die dabei entsteht, ist bei symmetrischen Ätzmasken näherungsweise p = D + m,wobei m die Breite der Ätzschlitzöffnung 66 ist und D die Materialdicke.Between the etching masks is first a system carrier blank 24 arranged from a metal foil or a metal plate or a metal strip whose thicknesses D are between 100 microns to 300 microns. The width m of the etching mask opening 66 is between 10 μm and 50 μm. In the case of isotropic etching, the etching solution etches material uniformly on all sides under the etching mask opening 66 away so that the etch fronts of the isotropic etch from the bottom 25 with the etching mask 27 and from the top 23 with the etching mask 26 from about in the middle of the material meet. This creates a sharp-edged profile, especially in the middle region of the system carrier blank 67 , conductor tracks 65 and holding webs 10 , which are equipped with such a contour, are in the Kunststoffpreßmasse with its sharp edge 50 embedded and anchored. The etching gap width p, which arises in this case, is approximately in the case of symmetrical etching masks p = D + m, where m is the width of the etch slot opening 66 and D is the material thickness.

Bei einer verbleibenden Materialdicke w auf der Oberseite 23 des Systemträgers 7 und auf der Unterseite 25 des Systemträgers kann somit ein minimales Rastermaß s s = w + p oder s = w + m + Drealisiert werden.At a remaining material thickness w on the top 23 of the system carrier 7 and on the bottom 25 of the system carrier can thus a minimum grid s s = w + p or s = w + m + D will be realized.

Die Haltestege 10, Leitungen 65 sowie nicht gezeigte Ausgangskontakte, Außenrandkontakte und Chipinseln, die zur Herstellung eines Systemträgers 7 in einen Systemträgerrohling 67 einzubringen sind, bilden durch symmetrische Ätzmaskentechnologie immer vollseitige Strukturen der vollen Materialdicke D aus.The retaining bars 10 , Cables 65 and output contacts, outer edge contacts and chip islands, not shown, which are used to produce a system carrier 7 in a system tray blank 67 be introduced by symmetrical Ätzmaskentechnologie always full-sided structures of full material thickness D from.

Unter Annahme von realistischen Minimalwerten für die Ätzmaskenöffnung m von etwa 25 μm bis 30 μm und einem Wert für die Breite der Haltestege w von etwa 60 μm bis 70 μm als minimal erforderliche Breite, die auch für ein Bonden geeignet ist, ergeben sich folgende Werte. Bei einer Haltestegbreite von w = 70 μm.

Figure 00470001
wobei D die Materialdicke ist, m die Breite der Ätzöffnung, p die erzeugte Ätzlücke durch isotropisches Ätzen und s das Rastermaß.Assuming realistic minimum values for the etching mask opening m of approximately 25 μm to 30 μm and a value for the width of the holding webs w of approximately 60 μm to 70 μm as the minimum required width, which is also suitable for bonding, the following values result. With a holding web width of w = 70 μm.
Figure 00470001
where D is the material thickness, m is the width of the etch hole, p is the generated etch gap by isotropic etching and s the pitch.

Dieses Rastermaß s gilt für symmetrische Ätzmasken, wie sie in 10 dargestellt sind und ist nur dann erforderlich, wenn Leitungen 65 oder Haltestege 10 in bondbarer Breite mit voller Materialdicke D sowohl in der oberen als auch in der unteren Materialhälfte gebildet werden sollen.This pitch s applies to symmetric etching masks, as they are in 10 are shown and is only required if lines 65 or holding webs 10 be formed in bondable width with full material thickness D in both the upper and in the lower half of the material.

In einer Ausführungsform der Erfindung werden bei einer Materialdicke von D = 200 μm Ätzlücken p von 230 μm hergestellt, was exakt den oberen Minimalwerten entspricht. Unter Berücksichtigung, daß Prozeßtoleranzen sowohl für den Minimalwert des Maskenspaltes m und auch für die Wegbreite w ein Arbeiten an der Dimensionsgrenze für isotropes Ätzen nicht zulassen würde, kann wie oben erwähnt angenommen werden, daß keine ideale isotrope Ätzung vorliegt und die Unterätzung der Ätzmaske nicht genau der Ätztiefe entspricht, so daß eine schwache Anisotropie während der Ätzung, also ein Ätzverhältnis < 1, vorliegt. Durch diese schwache Anisotropie, welche die Ätztiefe gegenüber der Unterätzung bevorzugt, ergeben sich dann günstigere Situationen, so daß hinreichend die notwendigen Prozeßtoleranzen für den Maskenspalt m und die Stegbreite trotz Arbeiten mit Minimalwerten des isotropen Ätzens ausgeglichen werden können.In an embodiment of the invention at a material thickness of D = 200 microns etching gaps p of 230 μm produced, which exactly corresponds to the upper minimum values. Considering, that process tolerances as well as the minimum value of the mask gap m and also for the path width w working at the dimension boundary for isotropic etching would not allow can as mentioned above assume that no ideal isotropic etching present and the undercut the etching mask not exactly the etching depth corresponds, so that a weak anisotropy during the etching, So an etching ratio <1, is present. By this weak anisotropy, which is the etch depth over the undercut preferred, then arise cheaper Situations, so that sufficient the necessary process tolerances for the Mask gap m and the web width despite working with minimum values of isotropic etching can be compensated.

11 zeigt einen schematischen Querschnitt durch einen Ausschnitt eines zu einem Systemträger 7 geätzten Systemträgerrohlings 24, bei dem sich halbseitige Haltestege 10 mit vollseitigen Ausgangskontakten 11 abwechseln. Dabei werden die halbseitigen Stege 10 mittels nicht-symmetrischer Ätzmaskentechnik erreicht. Das Rastermaß für die halbseitigen Haltestege 10 im Wechsel mit einseitig stark verbreiterten teils vollseitigen Außenkontakten 11 ist wie in 10 s = p + m,wobei die Ätzlücke p p = m + Dist. Die Haltestege 10 sind dabei im Wechsel mit vollseitigen Ausgangskontakten 11 angeordnet, die auf der Oberseite 23 des Systemträgers ebenfalls nur eine Breite w aufweisen. Auf der Unterseite 25 des Systemträgers 7 soll in dieser Ausführungsform der Erfindung eine größere Breite W für die Außenkontakte 11 realisiert werden. Wenn zwischen den vollseitigen Außenkontakten 11 jeweils ein halbseitiger Haltesteg 10 an der Oberseite 23 des Systemträgers 7 vorgesehen wird, so kann ein Rastermaß für die Außenkontakte 11 auf der Unterseite 25 des Systemträgers 7 erreicht werden, das bei der Ausführungsform nach 11 folgende Größenordnung hat: S = W + w + 2m + Dwobei W die Breite des Ausgangskontaktes 11 auf der Unterseite 25 des Systemträgers 7, w die Breite des halbseitigen Haltesteges 10 auf der Oberseite 23 des Systemträgers 7, m die Breite der Ätzöffnung und D die Materialdicke ist. 11 shows a schematic cross section through a section of a system tray 7 etched system carrier blank 24 in which half-sided retaining webs 10 with full-sided output contacts 11 alternate. Here are the half-sided webs 10 achieved by non-symmetric Ätzmaskentechnik. The grid dimension for the half-sided holding webs 10 alternating with unilaterally greatly widened partly full-sided external contacts 11 is like in 10 s = p + m, wherein the etch gap p p = m + D is. The retaining bars 10 are alternating with full-page output contacts 11 arranged on the top 23 the system carrier also have only one width w. On the bottom 25 of the system carrier 7 intended in this embodiment of the invention, a greater width W for the external contacts 11 will be realized. If between the full-page external contacts 11 in each case a half-sided holding bridge 10 at the top 23 of the system carrier 7 is provided, so can a grid for the external contacts 11 on the bottom 25 of the system carrier 7 achieved in the embodiment according to 11 has the following order of magnitude: S = W + w + 2m + D where W is the width of the output contact 11 on the bottom 25 of the system carrier 7 , w is the width of the half-sided support bar 10 on the top 23 of the system carrier 7 , m is the width of the etch opening and D is the material thickness.

Somit können bei geeigneter Strukturierung von nicht symmetrischen Ätzmasken ausreichend große Ausgangskontakte 11 geschaffen werden, bei gleichzeitig minimalem Flächenbedarf für die Haltestege 10.Thus, with suitable structuring of non-symmetrical etching masks sufficiently large output contacts 11 be created, while minimizing the space requirement for the holding webs 10 ,

Durch assymmetrische Ätzmasken 26, 27 oben und unten kann man auf halber Materialdicke bereichsweise Ober- und Unterseite einer Leitung 65 oder eines Haltesteges 10 auf Kosten der Nachbarstege verbreitern, z.B. im Bereich der Ausgangskontakte 11 auf der Unterseite 25 des Systemträgers, so daß mit den verbreiterten Bereichen die Kontaktierung zu einer Leiterplatte erleichtert wird. Auf der Oberseite 23 des Systemträgers bleibt das Rastermaß unverändert auf minimaler Größe erhalten, man kann aber auf der Unterseite beispielsweise die dreifache Breite für Außenkontakte 11 realisieren, so daß W = 3 wwird.By asymmetric etching masks 26 . 27 At the top and at the bottom half of the thickness of the material can be used for the upper and lower sides of a pipe 65 or a jetty 10 widen at the expense of the neighboring webs, eg in the area of the output contacts 11 on the bottom 25 the system carrier, so that the contact with a circuit board is facilitated with the widened areas. On the top 23 the system carrier remains the grid size unchanged at minimum size, but you can on the bottom, for example, the triple width for external contacts 11 realize, so that W = 3 w becomes.

12 zeigt einen schematischen Querschnitt eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 auf der Oberseite 23 und auf der Unterseite 25 des Systemträgers 7, wobei die Haltestege 10 in der oberen und unteren Hälfte der Materialdicke D angeordnet sind. Dabei wurden auf der linken Seite halbseitige Leitungen 65 bzw. Haltestege 10 mit einer Materialdicke d hergestellt, die eine kleinere Breite aufweisen, als die Haltestege 10 bzw. Leitungen 65 auf der rechten Seite der Abbildung. Am äußerst rechten Rand ist ferner die Kontur einer Seite einer Chipinsel 6 dargestellt. 12 shows a schematic cross section of a part of a system carrier 7 with half-sided holding webs 10 on the top 23 and on the bottom 25 of the system carrier 7 , wherein the holding webs 10 are arranged in the upper and lower half of the material thickness D. Here were on the left side half-sided lines 65 or holding webs 10 made with a material thickness d, which has a smaller width aufwei sen, as the retaining webs 10 or lines 65 on the right side of the picture. At the extreme right edge is also the contour of one side of a chip island 6 shown.

Mit den in 12 rechts gezeigten halbseitigen Haltestegen 10, die einseitig immer noch dieselbe bondbare Minimalbreite 2 wie in 10 besitzen, läßt sich ein minimales Rastermaß für die Haltestege von s = p = m + 2 d ≈ m + perreichen, wobei s das Rastermaß für die Haltestege 10, w die gesamte noch bondbare Breite der Haltestege 10, m die Breite der Ätzöffnungen oder Ätzschlitze und d etwa die Hälfte Materialdicke von D ist.With the in 12 shown on the right half-sided support webs 10 , which still have the same bondable minimum width on one side 2 as in 10 own, can be a minimum pitch for the holding webs of s = p = m + 2 d ≈ m + p reach, where s the grid dimension for the holding webs 10 , w the entire still bondable width of the holding webs 10 , m is the width of the etch openings or etch slots, and d is about one-half the material thickness of D.

In Bereichen, in denen eine durchgängige vollseitige Materialschicht nicht erforderlich ist, läßt sich somit auch ein geringeres Rastermaß für die Metallbahnen oder Haltestege 10 mit lediglich halber Materialdicke d erzielen, indem man auf einer Seite das Metall vollständig wegätzt. Praktisch bedeutet das, daß auf der einen Seite w = 0 ist und auf der anderen Seite die Breite w realisiert wird.In areas where a continuous full-sided material layer is not required, thus also a smaller pitch for the metal tracks or holding webs can be 10 achieve only half the material thickness d by completely etching away the metal on one side. Practically this means that on one side w = 0 and on the other side the width w is realized.

Ist diese Breite w selbst einseitig nicht erforderlich, können die Ätzöffnungen mit der Breite m noch näher zusammengerückt werden, bei m < w beispielsweise um m. Dadurch läßt sich der Betrag des Rastermaßes s noch weiter um den Betrag m verkleinern wie in 12 links gezeigt, so daß näherungsweise ein Rastermaß s von s = D erreicht wird, wenn zur Herstellung von Haltestegen 10 oder Leitungen 65 sowohl die obere als auch die untere Materialhälfte verfügbar sind.If this width w itself is not required on one side, the etching openings with the width m can be brought closer together, at m <w, for example by m. As a result, the amount of the grid s s can be further reduced by the amount m as in 12 shown on the left, so that approximately a grid s of s = D is reached when producing holding webs 10 or wires 65 Both upper and lower halves of the material are available.

13 zeigt eine schematische Querschnittsansicht eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 bzw. Leitungen 65, die sich jedoch auf den gegenüberliegeden Seiten wie der Oberseite 23 des Systemträgers 7 oder der Unterseite 25 des Systemträgers 7 abstützen. 13 shows a schematic cross-sectional view of a part of a system carrier 7 with half-sided holding webs 10 or lines 65 , however, on the opposite sides as the top 23 of the system carrier 7 or the bottom 25 of the system carrier 7 support.

Bei dieser Technik werden wieder nicht-symmetrische Ätzmasken 26 und 27 eingesetzt und es wird ein Rastermaß s erreicht, das zwischen dem erreichbaren Rastermaß s der 12 und der 10 liegt, da ein nicht-symmetrischer Querschnitt der Leitungen 65 bzw. Haltestege 10 in dem Systemträger 7 strukturiert wird. Somit stellt 13 eine Zwischenform dar, die zwar nicht das minimale Rastermaß s erreicht, wie es in 12 gezeigt wird, jedoch ein geringeres Rastermaß s gegenüber dem Beispiel in 10.In this technique again non-symmetric etching masks 26 and 27 used and it is achieved a grid s, the s between the achievable grid s 12 and the 10 lies as a non-symmetrical cross-section of the lines 65 or holding webs 10 in the system tray 7 is structured. Thus presents 13 an intermediate form that does not reach the minimum pitch s, as in 12 is shown, but a smaller pitch s compared to the example in 10 ,

Somit kann auch die partielle Teilabstützung einer Leiterbahn bzw. einer Leitung 65 oder eines Haltesteges 10 mit einem relativ schmalen Steg auf einer Seite aber voller Kontaktbreite auf der anderen Seite erreicht werden. Dieses kann z.B. zur Abstützung am Boden beim Bonden dienen. Mit einer derartigen Zwischenform erreicht man beispielsweise eine Breite des Haltesteges auf der Abstützungsseite von w/2 = 30 – 40 μm und gewinnt auf der anderen Hälfte eine Verkleinerung des Rastermaßes um w/2. Das bedeutet für eine Materialdicke von 200 μm, daß das Rastermaß auf 260 μm bis 270 μm sinkt anstelle von 300 μm in der Ausführungsform der 10. Somit läßt sich durch versetzte abwechselnd halbseitig gestützte Haltestege 10 bzw. Leitungen 65, wie es in 13 gezeigt wird, ein Rastermaß von s = p + w/2erreichen.Thus, the partial partial support of a conductor or a line 65 or a jetty 10 can be achieved with a relatively narrow bridge on one side but full contact width on the other side. This can serve for example for support on the ground during bonding. With such an intermediate form, for example, one achieves a width of the holding web on the support side of w / 2 = 30-40 μm and on the other half wins a reduction of the grid dimension by w / 2. This means for a material thickness of 200 microns that the pitch decreases to 260 microns to 270 microns instead of 300 microns in the embodiment of 10 , Thus can be offset by alternately supported on one side support webs 10 or lines 65 as it is in 13 is shown, a grid of s = p + w / 2 to reach.

Zusammenfassend läßt sich die Struktur eines Systemträgers 7 optimieren durch Ausnutzung der erfindungsgemäßen Möglichkeiten einer beidseitig wirkenden Naßätztechnik, so daß sich folgende Werte erreichen lassen:

  • – eine minimale Breite p der Ätzlücke bei ideal isotroper Ätzung von p = m + D (1)oder kleiner bei einem Ätzverhältnis < 1, wobei m die Breite der Ätzöffnung und D die Materialdicke ist;
  • – ein Rastermaß s für die Haltestegführung oder Leitungsführung bei voller Materialdicke D von s = p + w (2)
  • – ein Rastermaß s bei reiner Leitungsführung bzw. Konstruktion der Haltestege 10 auf der oberen und der unteren Materialhälfte von s = D (3)und schließlich
  • – ein Rastermaß s, wenn für abgestützte Bondbereich mit versetzt abwechselnd halbseitig gestützten Haltestegen oder Leitungen gearbeitet wird, von s = p + w/2 (4),
In summary, the structure of a system carrier can be 7 optimize by exploiting the possibilities according to the invention of a wet etching technique acting on both sides, so that the following values can be achieved:
  • A minimum width p of the etch gap with ideal isotropic etching of p = m + D (1) or smaller at an etching ratio <1, where m is the width of the etching hole and D is the material thickness;
  • - a grid dimension s for the retaining web guide or cable routing at full material thickness D of s = p + w (2)
  • - A grid s with pure wiring or construction of the holding webs 10 on the upper and lower half of the material s = D (3) and finally
  • - A grid dimension s, if it is used for supported bonding area with offset alternately half-supported support webs or lines of s = p + w / 2 (4),

Darüber hinaus können alle auch großflächige Außenkontakte 11, 18 oder Außenrandkontakte 3 oder die Chipinsel (6) mit verminderter Materialdicke d hergestellt werden, indem einseitig durch nicht-symmetrische Maskentechniken die eine Materialhälfte beispielsweise von der Oberseite 23 des Systemträgers aus abgetragen wird.In addition, all can also large-scale external contacts 11 . 18 or outside edge contacts 3 or the chip island ( 6 ) are produced with a reduced material thickness d by one side by non-symmetrical masking techniques, the one half of the material, for example from the top 23 of the system carrier is removed from.

11
elektronisches Bauteilelectronic component
22
Unterseite des elektronischen Bauteils bzw. desbottom the electronic component or the
NutzenUse
33
AußenrandkontakteOuter edge contacts
44
HalbleiterchipSemiconductor chip
55
Kunststoffpreßmasseplastic molding
66
Chipinselchip island
77
Systemträgersystem support
88th
zusätzliche Ausgangskontaktflächenadditional Output contact surfaces
99
Aussparungenrecesses
1010
Haltestegeretaining webs
1111
zusätzliche Ausgangskontakteadditional output contacts
1212
Trennstellenseparation points
1313
Trennfugenjoints
14, 15, 16, 1714 15, 16, 17
UnterseitenkantenBottom edge
1818
zusätzliche Ausgangskontakte unterhalb desadditional Output contacts below the
HalbleiterchipsSemiconductor chips
1919
AußenrandkontaktflächenOuter edge contact surfaces
2020
Sägespurensaw marks
2121
Unterseite der Chipinselbottom the chip island
2222
Rückseite des Halbleiterchipsback of the semiconductor chip
2323
Oberseite des Systemträgerstop of the system carrier
2424
SystemträgerrohlingSystem insert blank
2525
Unterseite des Systemträgersbottom of the system carrier
26, 2726 27
Ätzmaskenetching masks
2828
Bondverbindungenbonds
2929
Kontaktflächen auf dem HalbleiterchipContact surfaces on the semiconductor chip
3030
Kontaktanschlussflächen auf Außenkontakten undContact pads on external contacts and
AußenrandkontaktenOuter edge contacts
3131
SägenutenSägenuten
32, 33, 34, 3532 33, 34, 35
Randseiten des Bauteils edge sides of the component
36, 3736 37
Bondverbindungenbonds
38, 39, 4038 39, 40
BonddrahtlängenBond wire lengths
4141
Sägeblattsawblade
4242
Sägeblattachseblade axis
4343
Lotschichtsolder layer
4444
Klebeschichtadhesive layer
4545
aktive Oberseite des Halbleiterchipsactive Top of the semiconductor chip
4646
BonddrähteBond wires
4747
Oberseite der Außenrandkontaktetop the outer edge contacts
4848
bondfähige Beschichtungbondable coating
4949
gestrichelte Liniedashed line
5050
scharfkantige Ätzkantesharp edged edge
51, 52, 5351 52, 53
großflächige Außenkontaktelarge external contacts
5454
Ecken der Außenrandkontaktecorners the outer edge contacts
5555
AnschlußstirnseitenConnector end faces
5656
BondfingerBond finger
5757
BondbereicheBond areas
5959
Aufwölbung oder Höcker der ChipinselBuckle or cusp the chip island
6060
WerkzeugTool
6161
Vorsprüngeprojections
62, 6362 63
Hohlräumecavities
6464
Blindstegeblind lands
6565
Leitungencables
6666
Ätzmaskenöffnungenetch mask
300300
Außenkontakteexternal contacts
BB
Drehrichtung einer Sägedirection of rotation a saw
CC
Pfeilrichtungarrow
DD
Materialdickematerial thickness
dd
geringe Materialdickelow material thickness
a, ba, b
Kantenlänge des elektronischen Bauteils 1Edge length of the electronic component 1
ss
Schrittweite oder Rastermaß der Systemträgerstrukturincrement or pitch of System support structure
ll
Länge der AußenrandkontakteLength of Outer edge contacts
kk
Kantenlänge der ChipinselEdge length of the chip island
h, iH, i
Kantenlängen des HalbleiterchipEdge lengths of the Semiconductor chip
gG
Abstand zwischen Halbleiterchip und Außenkontaktendistance between the semiconductor chip and external contacts
unerhalb des Halbleiterchipunerhalb of the semiconductor chip
bb
Breite der Außenrandkontaktewidth the outer edge contacts
mm
Breite der Ätzmaskenöffnungwidth the etching mask opening
pp
ÄtzlückenbreiteÄtzlückenbreite
SS
Rastermaß für eine Anordnung von Haltestegen undPitch for an arrangement of retaining bars and
Außenrandkontakten im WechselOuter edge contacts alternately
WW
Breite eines Außenkontaktes auf der Unterseite deswidth an external contact on the bottom of the
Systemträgersleadframe

Claims (40)

Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) der Chipinsel (6) zwischen dem Außenkontakt (300) der Chipinsel (6) und den Außenrandkontaktflächen (19) der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind, wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen.Electronic component with on the bottom ( 2 ) distributed outer edge contacts ( 3 ) and with at least one semiconductor chip ( 4 ) embedded in a plastic molding compound ( 5 ) embedded on one side and on at least one external contact ( 300 ) forming chip island ( 6 ) is arranged, wherein partially between the external contacts ( 300 ) Retaining bars ( 10 ) are arranged, and wherein the electronic component ( 1 ) on its underside ( 2 ) Recesses ( 9 ), which in the retaining webs ( 10 ) for external contacts ( 300 ) are arranged, wherein on the underside ( 2 ) of the chip island ( 6 ) between the external contact ( 300 ) of the chip island ( 6 ) and the outer edge contact surfaces ( 19 ) of the outer edge contacts ( 3 ) additional output contact surfaces ( 8th ) of additional output contacts ( 11 ) are arranged by retaining webs ( 10 ) in the plastic molding compound ( 5 ) are held in position, wherein at least a part of the outer edge contacts ( 3 ) and output contacts ( 11 ) with each other and with the chip island ( 6 ) in a line through the holding webs ( 10 ), and wherein through the recesses ( 9 ) the output contacts ( 11 ), the chip island ( 6 ) and / or the outer edge contacts ( 3 ) at correspondingly defined places ( 12 ) are electrically isolated from each other, whereby through the recesses ( 9 ) electrically separated holding webs ( 10 ) opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have a smaller material thickness (d). Elektronisches Bauteil nach Anspruch 1, bei dem zumindest ein Teil der Außenrandkontakte (3) und Ausgangskon takte (11) Haltestege (56) aufweist, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.Electronic component according to Claim 1, in which at least a part of the outer edge contacts ( 3 ) and output contacts ( 11 ) Retaining bars ( 56 ), which at the same time bond fingers or lines ( 65 ) to bond areas ( 57 ) form. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind.Electronic component according to Claim 1 or Claim 2, characterized in that the recesses ( 9 ) Parting lines ( 13 ) are. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen.Electronic component according to one of Claims 1 to 3, characterized in that the recesses ( 9 ) Have saw marks. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen.Electronic component according to one of Claims 1 to 3, characterized in that the recesses ( 9 ) Have etching traces. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen.Electronic component according to one of Claims 1 to 3, characterized in that the recesses ( 9 ) Show signs of sputtering or erosion. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen.Electronic component according to one of Claims 1 to 3, characterized in that the recesses ( 9 ) Have traces of evaporation. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektronischen Bauteils (1) geradlinig angeordnet sind.Electronic component according to one of Claims 1 to 7, characterized in that the recesses ( 9 ) on the bottom ( 2 ) of the electronic component ( 1 ) are arranged in a straight line. Elektronisches Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektro nischen Bauteils (1) geradlinig und parallel zu Unterseitenkanten (14, 15, 16, 17) des elektronischen Bauteils (1) angeordnet sind.Electronic component according to one of Claims 1 to 8, characterized in that the recesses ( 9 ) on the bottom ( 2 ) of the electro-American component ( 1 ) straight and parallel to bottom edges ( 14 . 15 . 16 . 17 ) of the electronic component ( 1 ) are arranged. Elektronisches Bauteil nach einem der Ansprüche, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder die zusätzlichen Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen.Electronic component according to one of the claims, characterized in that the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have the same material thickness (D). Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen.Electronic component according to one of the preceding claims, characterized in that the openings ( 9 ) electrically separated holding webs ( 10 ) one opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have a smaller material thickness (d). Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, und wobei die Außenkontakte (300) durch die auf der Unterseite (2) des elektronischen Bauteils (1) angeordneten Aussparungen (9) an entsprechend definierten Stellen (12) voneinander getrennt sind, dadurch gekennzeichnet, daß – die Unterseite (21) der Chipinsel (6) kleiner als die Rückseite (22) des Halbleiterchips (4) ist, – zusätzliche Ausgangskontaktflächen (18) von Außenkontakten (11) auf der Unterseite (2) des elektronischen Bauteils (1) in einem die Chipinsel (6) überragenden Bereich des Halbleiterchips (4) angeordnet sind, – die zusätzlichen Ausgangskontaktflächen (18) versetzt und gestaffelt zwischen Chipinsel (6) und Außenrandkontakten (3) angeordnet sind, und – die zusätzlichen Ausgangskontakte (11) Haltestege (56) aufweisen, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.Electronic component with on the bottom ( 2 ) distributed outer edge contacts ( 3 ) and with at least one semiconductor chip ( 4 ) embedded in a plastic molding compound ( 5 ) embedded on one side and on at least one external contact ( 300 ) forming chip island ( 6 ) is arranged, and wherein partially between the external contacts ( 300 ) Retaining bars ( 10 ) are arranged, and wherein the electronic component ( 1 ) on its underside ( 2 ) Recesses ( 9 ), which in the retaining webs ( 10 ) for external contacts ( 300 ) are arranged, and wherein the external contacts ( 300 ) by the on the bottom ( 2 ) of the electronic component ( 1 ) arranged recesses ( 9 ) at correspondingly defined places ( 12 ) are separated from each other, characterized in that - the underside ( 21 ) of the chip island ( 6 ) smaller than the back ( 22 ) of the semiconductor chip ( 4 ), - additional output contact surfaces ( 18 ) of external contacts ( 11 ) on the bottom ( 2 ) of the electronic component ( 1 ) in one the chip island ( 6 ) projecting portion of the semiconductor chip ( 4 ), - the additional output contact surfaces ( 18 ) and staggered between chip island ( 6 ) and outer edge contacts ( 3 ), and - the additional output contacts ( 11 ) Retaining bars ( 56 ), which at the same time bond fingers or lines ( 65 ) to bond areas ( 57 ) form. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß unterhalb des Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber der Chipinsel (6) verminderte Materialdicke (d) aufweisen.Electronic component according to one of the preceding claims, characterized in that underneath the semiconductor chip ( 4 ) arranged additional output contacts ( 11 ) one opposite the chip island ( 6 ) have reduced material thickness (d). Nutzen für mehrere elektronische Bauteile (1) mit auf ihren Unterseiten (2) verteilten Außenkontakten (300) für jede Bauteilposition und mit jeweils mindestens einem Halbleiterchip (4), wobei die Halbleiterchips (4) in Zeilen und Spalten auf Chipinseln (6) des Nutzens angeordnet sind und einseitig in einer Kunststoffpressmasse (5) eingebettet und auf einer Außenkontakte (300) bildenden Chipinsel (6) angeordnet sind, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) ange ordnet sind, mit denen die Außenkontakte (300) in Bezug auf einen Rahmen des Nutzens in Position gehalten sind und wobei der Nutzen auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) miteinander und mit der Chipinsel (6) in einer Linie durch die Haltestege verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind, wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) geringere Materialdicke (d) aufweisen.Benefits for multiple electronic components ( 1 ) with on their undersides ( 2 ) external contacts ( 300 ) for each component position and each with at least one semiconductor chip ( 4 ), wherein the semiconductor chips ( 4 ) in rows and columns on chip islands ( 6 ) of the benefit are arranged and on one side in a plastic molding compound ( 5 ) and on external contacts ( 300 ) forming chip island ( 6 ) are arranged, wherein partially between the external contacts ( 300 ) Retaining bars ( 10 ), with which the external contacts ( 300 ) are held in position with respect to a frame of utility and where the utility on its underside ( 2 ) Recesses ( 9 ), which in the retaining webs ( 10 ) for external contacts ( 300 ) are arranged, wherein on the underside ( 2 ) between the outer contact surface of the chip island ( 6 ) and the external contact surfaces of the outer edge contacts ( 3 ) additional output contact surfaces ( 8th ) of additional output contacts ( 11 ) are arranged by retaining webs ( 10 ) in the plastic molding compound ( 5 ) are held in position, wherein at least a part of the outer edge contacts ( 3 ) and output contacts ( 11 ) with each other and with the chip island ( 6 ) are connected in a line by the holding webs, and wherein through the recesses ( 9 ) the output contacts ( 11 ), the chip island ( 6 ) and / or the outer edge contacts ( 3 ) at correspondingly defined places ( 12 ) are electrically isolated from each other, where the through the recesses ( 9 ) electrically separated holding webs ( 10 ) one opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have lower material thickness (d). Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind, die geradlinig und parallel zu den Seitenrändern des Nutzens auf der Unterseite des Nutzens angeordnet sind.Use according to claim 14, characterized in that the recesses ( 9 ) Parting lines ( 13 ) which are rectilinear and parallel to the side edges of the utility on the underside of the utility. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen.Use according to claim 14, characterized in that the recesses ( 9 ) Have saw marks. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen.Use according to claim 14, characterized in that the recesses ( 9 ) Have etching traces. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen.Use according to claim 14, characterized in that the recesses ( 9 ) Show signs of sputtering or erosion. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen.Use according to claim 14, characterized in that the recesses ( 9 ) Have traces of evaporation. Nutzen nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder zusätzliche Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen.Use according to one of Claims 14 to 19, characterized in that the chip island ( 6 ), the outer edge contacts ( 3 ) and / or additional output contacts ( 11 ) have the same material thickness (D). Nutzen nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß – die Unterseiten (21) der Chipinseln (6) kleiner als die Rückseiten (22) der Halbleiterchips (4) sind, – zusätzliche Ausgangskontaktflächen (18) von Außenkontakten (11) auf der Unterseite des Nutzens in den die Chipinseln (6) überragenden Bereichen der Halbleiterchips (4) angeordnet sind, – die zusätzlichen Ausgangskontaktflächen (18) versetzt und gestaffelt zwischen Chipinsel (6) und Außenrandkontakten (3) eingeordnet sind, und – die zusätzlichen Ausgangskontakte (11) Haltestege (56) aufweisen, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.Use according to one of claims 14 to 20, characterized in that - the undersides ( 21 ) of the chip islands ( 6 ) smaller than the backsides ( 22 ) of the semiconductor chips ( 4 ), - additional output contact surfaces ( 18 ) of external contacts ( 11 ) on the bottom of the benefits in the the chip islands ( 6 ) projecting areas of the semiconductor chips ( 4 ), - the additional output contact surfaces ( 18 ) and staggered between chip island ( 6 ) and outer edge contacts ( 3 ), and - the additional output contacts ( 11 ) Retaining bars ( 56 ), which at the same time bond fingers or lines ( 65 ) to bond areas ( 57 ) form. Nutzen nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, daß unterhalb der Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber den Chipinseln (6) verminderte Materialdicke (d) aufweisen.Use according to one of claims 14 to 21, characterized in that below the semiconductor chips ( 4 ) arranged additional output contacts ( 11 ) one opposite the chip islands ( 6 ) have reduced material thickness (d). Systemträger für mehrere elektronische Bauteile (1), deren Positionen in Zeilen und Spalten auf dem Systemträger (7) in einem Systemträgerrahmen (24) angeordnet sind, wobei für jede Bauteilposition auf der Unterseite (2) verteilte Außenrandkontakte (3) angeordnet sind und wobei in dem Zentrum jeder Bauteilposition eine mindestens einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, die an entsprechend definierten Stellen gegenüber der Materialdicke (D) der Chipinsel (6) eine verminderte Materialdicke (d) aufweisen, wobei zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) miteinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und die verminderte Materialdicke (d) der Haltestege (10) etwa der halben Systemträgerdicke (D) entspricht.System carrier for several electronic components ( 1 ), their positions in rows and columns on the system tray ( 7 ) in a system carrier frame ( 24 ) are arranged, wherein for each component position on the underside ( 2 ) distributed outer edge contacts ( 3 ) and wherein in the center of each component position an at least one external contact ( 300 ) forming chip island ( 6 ) is arranged, and wherein partially between the external contacts ( 300 ) Retaining bars ( 10 ) are arranged at correspondingly defined locations relative to the material thickness (D) of the chip island ( 6 ) have a reduced material thickness (d), wherein between the outer contact surface of the chip island ( 6 ) and the external contact surfaces of the outer edge contacts ( 3 ) additional output contact surfaces ( 8th ) of additional output contacts ( 11 ) are arranged by retaining webs ( 10 ) are held in position, wherein at least a part of the outer edge contacts ( 3 ) and output contacts ( 11 ) with each other and with the chip island ( 6 ) in a line through the holding webs ( 10 ), and the reduced material thickness (d) of the retaining webs ( 10 ) corresponds approximately to half the system carrier thickness (D). Systemträger nach Anspruch 23, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) der Haltestege (10) wahlweise zur Unterseite (25) oder zur Oberseite (23) des Systemträgers (7) hin angeordnet ist.A system carrier according to claim 23, characterized in that the reduced material thickness (d) of the holding webs ( 10 ) optionally to the underside ( 25 ) or to the top ( 23 ) of the system carrier ( 7 ) is arranged. Systemträger nach Anspruch 23 oder 24, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) eines Haltesteges (10) in dem Bereich zur Unterseite (25) des Systemträgers (7) hin angeordnet ist, in dem eine Trennstelle (12) zur elektrischen Trennung des Haltesteges (10) vorgesehen ist, während in dem übrigen Bereich des Haltesteges (10) die verminderte Materialdicke (d) zur Oberseite (23) des Systemträgers (7) hin angeordnet ist.System support according to claim 23 or 24, characterized in that the reduced material thickness (d) of a retaining web ( 10 ) in the area to the bottom ( 25 ) of the system carrier ( 7 ), in which a separation point ( 12 ) for the electrical separation of the retaining web ( 10 ) is provided while in the remaining area of the retaining web ( 10 ) the reduced material thickness (d) to the top ( 23 ) of the system carrier ( 7 ) is arranged. Systemträger nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, daß die verminderte Dicke (d) der Haltestege (10) in dem Systemträger (7) mittels selektivem Ätzen von der Oberseite (23) und/oder von der Unterseite (25) eines Systemträgerrohlings eingebracht ist.System support according to one of claims 23 to 25, characterized in that the reduced thickness (d) of the retaining webs ( 10 ) in the system carrier ( 7 ) by selective etching from the top ( 23 ) and / or from the bottom ( 25 ) of a system carrier blank is introduced. Systemträger nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, daß die Struktur des Systemträgers (7) aus Chipinsel (6), Außenrandkontakten (3) und zusätzlichen Ausgangskontakten (11), die über Haltestege (10) mit dem Systemträgerrahmen (24) verbunden sind, mittels doppelseitigem selektivem Ätzen in einen Systemträgerrohling eingebracht ist.System carrier according to one of Claims 23 to 26, characterized in that the structure of the system carrier ( 7 ) from chip island ( 6 ), Outer edge contacts ( 3 ) and additional output contacts ( 11 ), which via retaining webs ( 10 ) with the system carrier frame ( 24 ) are introduced by means of double-sided selective etching in a system carrier blank. Systemträger nach Anspruch 26 oder Anspruch 27, dadurch gekennzeichnet, daß der Systemträgerrohling eine Metallplatte oder ein Metallband mit einer gleichbleibenden Materialdicke (D) ist.system support according to claim 26 or claim 27, characterized in that the system carrier blank a metal plate or a metal band with a constant Material thickness (D) is. Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling, das folgende Verfahrensschritte aufweist: – Maskieren der Oberseite (23) und der Unterseite (25) des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken (26, 27), – doppelseitiges isotropes Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen (12), – Erzeugung von im Querschnitt zueinander versetzt angeordneten Haltestegen (10) von verminderter Materialdicke (d) mit einem Rasterabstand von voller Materialstärke (D) des Systemträgers (7) plus Ätzschlitzbreite (p) – Entfernen der unsymmetrischen Ätzmasken (26, 27).Method for producing a system carrier from a metal plate or a metal strip as a system carrier blank, comprising the following method steps: masking the top side ( 23 ) and the underside ( 25 ) of the system carrier blank with different asymmetrically structured etching masks ( 26 . 27 ), - double-sided isotropic etching of the masked system carrier blank with one-sided thin etching of holding webs at correspondingly defined locations ( 12 ), - Generation of mutually offset in cross section holding webs ( 10 ) of reduced material thickness (d) with a grid spacing of full material thickness (D) of the system carrier ( 7 ) plus etch slot width (p) - removing the unbalanced etch masks ( 26 . 27 ). Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß bei einem doppelseitigen Ätzen unter voller Materialstärke (D) des Systemträgerrohlings Chipinseln (6), Außenrandkontakte (3) und/oder zwischen Chipinseln (6) und Außenrandkontakten (3) angeordnete zusätzliche Ausgangskontakte (11) ein scharfkantiges Ätzprofil im Mittenbereich der Materialstärke (D) des Systemträgers (7) bilden. A method according to claim 29, characterized in that in a double-sided etching under full material thickness (D) of the system carrier blank chip islands ( 6 ), Outer edge contacts ( 3 ) and / or between chip islands ( 6 ) and outer edge contacts ( 3 ) arranged additional output contacts ( 11 ) a sharp-edged etch profile in the middle region of the material thickness (D) of the system carrier ( 7 ) form. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit auf der Unterseite (2) verteilten Außenkontakten (300) und mit mindestens einem Halbleiterchip (4), der in einer Kunststoffpressmasse (5) einseitig eingebettet ist und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei zwischen den Flächen der Außenkontakte (300) auf der Unterseite (2) des elektronischen Bauteils (1) Haltestege (10) und Aussparungen (9) angeordnet sind, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines strukturierten Systemträgers (7) für mehrere in Zeilen und Spalten angeordnete elektronische Bauteile (1) mit Außenkontakten (300), die über Haltestege (10) mit einem Systemträgerrahmen (24) verbunden sind, wobei im Zentrum jeder Bauteilposition eine einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist, zwischen Chipinsel (6) und Außenrandkontakten (300) im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte (11) vorgesehen sind, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, – Aufbringen von Halbleiterchips (4) auf die Chipinseln (6), – Herstellen von Bondverbindungen (28, 36, 37) zwischen Kontaktflächen (29) auf den Halbleiterchips (4) und Kontaktanschlussflächen (30) auf den Außenkontakten (300) und den zusätzlichen Ausgangskontakten (11), – Aufpressen einer Kunststoffpressmasse (5) auf den Systemträger (7) bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen, – Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens unter Durchtrennen der Haltestege (10) für die Außenkontakte (300) und die zusätzlichen Ausgangskontakte (11), wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen. – Trennen des Nutzens in einzelne elektronische Bauteile (1).Method for producing an electronic component ( 1 ) with on the bottom ( 2 ) external contacts ( 300 ) and with at least one semiconductor chip ( 4 ), in a plastic molding compound ( 5 ) is embedded on one side and on at least one external contact ( 300 ) forming chip island ( 6 ) of a system carrier ( 7 ) is arranged, between the surfaces of the external contacts ( 300 ) on the bottom ( 2 ) of the electronic component ( 1 ) Retaining bars ( 10 ) and recesses ( 9 ), the method comprising the following steps: providing a structured system carrier ( 7 ) for a plurality of electronic components arranged in rows and columns ( 1 ) with external contacts ( 300 ), which via retaining webs ( 10 ) with a system carrier frame ( 24 ), wherein in the center of each component position one external contact ( 300 ) forming chip island ( 6 ) is arranged between chip island ( 6 ) and outer edge contacts ( 300 ) in the edge region of each component position additional output contacts ( 11 ) are provided, wherein at least a part of the outer edge contacts ( 3 ) and output contacts ( 11 ) with each other and with the chip island ( 6 ) in a line through the holding webs ( 10 ), - application of semiconductor chips ( 4 ) on the chip islands ( 6 ), - manufacture of bonds ( 28 . 36 . 37 ) between contact surfaces ( 29 ) on the semiconductor chips ( 4 ) and contact pads ( 30 ) on external contacts ( 300 ) and the additional output contacts ( 11 ), - pressing a plastic molding compound ( 5 ) on the system carrier ( 7 ) or to a corresponding benefit at least in the area of the component positions, - introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit by cutting the holding webs ( 10 ) for external contacts ( 300 ) and the additional output contacts ( 11 ), whereby through the recesses ( 9 ) electrically separated holding webs ( 10 ) opposite the chip island ( 6 ), the outer edge contacts ( 3 ) and / or the additional output contacts ( 11 ) have a smaller material thickness (d). - separating the benefits into individual electronic components ( 1 ). Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen der Aussparungen (9) mittels Erosionsverfahren geschieht, bei dem ein Fluid auf die auszunehmende Stelle mit Hochdruck gespritzt wird.Method according to claim 31, characterized in that the introduction of the recesses ( 9 ) By means of an erosion process in which a fluid is sprayed on the position to be picked at high pressure. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Laserverdampfen der Haltestege (10) an entsprechend definierten Stellen (12) erfolgt.Method according to claim 31, characterized in that the introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit or of each component ( 1 ) by laser evaporation of the holding webs ( 10 ) at correspondingly defined places ( 12 ) he follows. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Sä gen von Sägenuten (31) quer zu den Haltestegen (10) erfolgt.Method according to claim 31, characterized in that the introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit or of each component ( 1 ) by sawing Sägenuten ( 31 ) transversely to the retaining bars ( 10 ) he follows. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Trockenätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.Method according to claim 31, characterized in that the introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit or of each component ( 1 ) by dry etching technique of the holding webs ( 10 ) at predetermined locations ( 12 ) he follows. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Nassätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.Method according to claim 31, characterized in that the introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit or of each component ( 1 ) by wet etching technique of the holding webs ( 10 ) at predetermined locations ( 12 ) he follows. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Zerstäubungstechnik (Sputtern) der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.Method according to claim 31, characterized in that the introduction of recesses ( 9 ) on the bottom ( 2 ) of the benefit or of each component ( 1 ) by means of sputtering (sputtering) of the holding webs ( 10 ) at predetermined locations ( 12 ) he follows. Verfahren nach einem der Ansprüche 31 bis 37, dadurch gekennzeichnet, daß beim Trennen des Nutzen in einzelne Bauteile (1) die Außenrandkontakte (3) auf den Randseiten (32, 33, 34, 35) der Bauteile (1) freigelegt werden.Method according to one of Claims 31 to 37, characterized in that, when separating the use into individual components ( 1 ) the outer edge contacts ( 3 ) on the margins ( 32 . 33 . 34 . 35 ) of the components ( 1 ) are exposed. Verfahren nach einem der Ansprüche 31 bis 38, dadurch gekennzeichnet, daß beim Herstellen von Bondverbindungen (28, 36, 37) zwi schen zusätzlichen Ausgangskontakten (11) und Rußenrandkontakten (3) einerseits und Kontaktflächen (29) auf dem Halbleiterchip (4) andererseits unterschiedliche Bonddrahtlängen (38, 39, 40) eingebracht werden.Method according to one of claims 31 to 38, characterized in that in the manufacture of bonds ( 28 . 36 . 37 ) between additional output contacts ( 11 ) and Rußenrandkontakten ( 3 ) on the one hand and contact surfaces ( 29 ) on the semiconductor chip ( 4 ) on the other hand different bonding wire lengths ( 38 . 39 . 40 ) are introduced. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß Chipinsel (6), Außenrandkontakte (3) und/oder zwischen Chipinsel (6) und Außenrandkontakten (3) angeordnete zusätzliche Ausgangskontakte (11) ein scharfkantiges Ätzprofil im Mittenbereich der Materialstärke (D) des Systemträgers (7) bilden.Electronic component according to Claim 1, characterized in that chip island ( 6 ), Outer edge contacts ( 3 ) and / or between chip island ( 6 ) and outer edge contacts ( 3 ) arranged additional output contacts ( 11 ) a sharp-edged etch profile in the middle region of the material thickness (D) of the system carrier ( 7 ) form.
DE10132385A 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same Expired - Fee Related DE10132385B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Publications (2)

Publication Number Publication Date
DE10132385A1 DE10132385A1 (en) 2003-01-23
DE10132385B4 true DE10132385B4 (en) 2006-07-13

Family

ID=7690562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10132385A Expired - Fee Related DE10132385B4 (en) 2001-07-06 2001-07-06 Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same

Country Status (1)

Country Link
DE (1) DE10132385B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10346474B4 (en) * 2003-10-02 2014-07-10 Infineon Technologies Ag Sensor component with a sensor chip, sensor stack and method for testing a biochemical sample
DE102006015241A1 (en) * 2006-03-30 2007-06-28 Infineon Technologies Ag Quad flat non-leaded package semiconductor component, has expansion joint arranged in plastic housing and provided between border angle region and outer contact surfaces of outer contact and central region of housing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
JP2000286377A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Semiconductor device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000286377A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
DE102009006826B4 (en) 2008-02-01 2019-02-21 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
DE10132385A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
DE10305021B4 (en) Method of producing surface-mountable high-power light-emitting diodes
DE102014104399B4 (en) Semiconductor chip package comprising a leadframe
DE10229182A1 (en) Stacked chip package and manufacturing process therefor
DE10129388A1 (en) Electronic component and method for its production
DE102004001829A1 (en) Semiconductor device
DE102020101098B4 (en) Leadframe, encapsulated package with a stamped line and sawn side walls, and corresponding manufacturing process
DE10004410A1 (en) Semiconductor device for discrete device with contacts on lower side - has second metallisation provided on second main side of chip, lying flush with surface, for carrying signals
DE102015109953A1 (en) Production of electronic components
DE10351028B4 (en) Semiconductor component and suitable manufacturing / assembly process
DE19707887C2 (en) Process for producing and separating electronic elements with conductive contact connections
DE10132385B4 (en) Electronic component, a utility and a system support for such a component with distributed on its undersides outer contacts, and method for producing the same
DE112016000307B4 (en) Lead frame and method for producing a chip housing and method for producing an optoelectronic component
WO2015132380A1 (en) Optoelectronic component and method for the production thereof
DE4238402A1 (en)
DE10147375B4 (en) Electronic component with a semiconductor chip and method for producing the same
EP0710432A1 (en) Process for manufacturing printed circuit foils or semifinished products for printed circuit foils, and thus manufactured printed circuit foils and semifinished products
DE112018002151T5 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE10209204B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE10056281B4 (en) Electronic component with a semiconductor chip
WO2016174238A1 (en) Arrangement having a substrate and a semiconductor laser
DE10047135B4 (en) Process for producing a plastic-encased component and plastic-coated component
DE602004012235T2 (en) SEMICONDUCTOR COMPONENT, SEMICONDUCTOR BODY AND METHOD FOR THE PRODUCTION THEREOF
EP1298723A2 (en) Electronic component in a plastic housing and components of a metallic support and method of manufacturing the same
DE19931694A1 (en) Production of electrical circuit or module with device, e.g. chip, on top, uses lead frame with fingers connected to contact areas of top metallization and encapsulation in insulating material leaving bottom metallization exposed
WO2019202021A1 (en) Surface-mounted component

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee