DE10137830A1 - Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer - Google Patents

Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer

Info

Publication number
DE10137830A1
DE10137830A1 DE10137830A DE10137830A DE10137830A1 DE 10137830 A1 DE10137830 A1 DE 10137830A1 DE 10137830 A DE10137830 A DE 10137830A DE 10137830 A DE10137830 A DE 10137830A DE 10137830 A1 DE10137830 A1 DE 10137830A1
Authority
DE
Germany
Prior art keywords
layer
light
sensitive
photosensitive
incidence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10137830A
Other languages
English (en)
Inventor
Bernhard Sell
Thomas Hecht
Matthias Goldbach
Joern Luetzen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10137830A priority Critical patent/DE10137830A1/de
Priority to DE50209782T priority patent/DE50209782D1/de
Priority to PCT/DE2002/002651 priority patent/WO2003017342A2/de
Priority to KR1020047001186A priority patent/KR100602918B1/ko
Priority to JP2003522152A priority patent/JP3989898B2/ja
Priority to US10/485,307 priority patent/US7041568B2/en
Priority to EP02753028A priority patent/EP1412969B1/de
Priority to TW091116863A priority patent/TW567391B/zh
Publication of DE10137830A1 publication Critical patent/DE10137830A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Abstract

Eine Struktur auf einer Schichtenoberfläche des Halbleiter-Wafers weist zumindest einen für elektromagnetische Strahlung reflektierenden ersten Flächenbereich (8, 9) und zumindest einen zweiten, im Wesentlichen nicht reflektierenden Flächenbereich (10, 11, 12) auf. Auf diese Schichtenoberfläche wird eine lichtdurchlässige Isolationsschicht (13) und eine lichtempfindliche Schicht erzeugt. Die elektromagnetische Strahlung wird mit einem Einfallswinkel THETA auf die lichtempfindliche Schicht gerichtet und die Struktur der Schichtenoberfläche mit einem lateralen Ersatz in die lichtempfindliche Schicht abgebildet.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer.
  • Durch den Fortschritt in der Halbleitertechnologie können integrierte Schaltkreise mit einem sehr hohen Integrationsgrad hergestellt werden. Der Integrationsgrad reicht dabei von VLSI (very large scale integration) über ULSI (ultra large scale integration) bis hin zu noch höheren Packungsdichten. Die Kapazität eines einzigen Halbleiterchips steigt dabei von ehemals einigen Tausend Bauelementen über hunderttausend bis hin zu derzeit mehreren Millionen Bauelementen an. Betrachtet man beispielsweise DRAM (Dynamic Random Access Memories) Bauelemente, so kann durch den enormen Integrationsgrad in der Herstellung die Kapazität eines einzelnen Chips von ehemals 4 Mbit oder 16 Mbit bis hin zu 256 Mbit oder mehr erreicht werden.
  • Bauelemente in integrierten Schaltkreisen wie beispielsweise Transistoren oder Kondensatoren müssen dabei immer mehr verkleinert werden und an die Anforderungen der integrierten Schaltkreise angepaßt werden. Die ansteigende Packungsdichte von integrierten Schaltkreisen und die damit einhergehende Verkleinerung der Bauelemente stellt eine große Herausforderung an die Halbleiter-Prozeßtechnik dar. So muß bei der Herstellung eines Elements oder eines Bauelements eines integrierten Schaltkreises darauf geachtet werden, daß dabei die elektrischen Kenngrößen und Charakteristiken der anderen Bauelemente auf dem integrierten Schaltkreis nicht verändert oder beeinflußt werden. Dies bedeutet, daß die Herstellung der Bauelemente im Hinblick auf eine hohe Packungsdichte, eine niedrige Wärmeerzeugung und einen niedrigen Energieverbrauch in Verbindung mit einer hohen Zuverlässigkeit und einer langen Lebensdauer bei der Herstellung erreicht werden muß, ohne gleichzeitig einen Qualitätsverlust in der Funktion des Bauelements hinnehmen zu müssen. Es wird dabei angenommen, daß diese Vorgaben durch paralleles Weiterentwickeln und Verbessern in der Photolithographie, den Ätzprozessen, der Abscheidung, der Ionenimplantation und den thermischen Prozessen, also den fünf wesentlichen Aspekten der Halbleitertechnologie, erreicht werden kann.
  • Bei einem bekannten Verfahren zum Herstellen einer DRAM- Zellenanordnung (DE 198 45 058 A1) werden in einem Substrat im wesentlichen parallel zueinander verlaufende erste Gräben erzeugt. Die ersten Gräben werden mit Trennstrukturen gefüllt. Durch Ätzen mit Hilfe einer streifenförmigen Photolackmaske, deren Streifen quer zu den ersten Gräben verlaufen, wird das Substrat selektiv zu den Trennstrukturen geätzt, so daß Vertiefungen erzeugt werden. Flächen von unteren Bereichen der Vertiefungen werden mit einem Kondensatordielektrikum versehen. In den unteren Bereichen der Vertiefungen wird jeweils ein Speicherknoten eines Speicherkondensators erzeugt. Obere Source/Drain-Gebiete der Transistoren werden so erzeugt, daß sie jeweils zwischen zwei zueinander benachbarten Vertiefungen und zwischen zueinander benachbarten Trennstrukturen angeordnet sind und an eine Hauptfläche des Substrats angrenzen.
  • Untere Source/Drain-Gebiete der Transistoren im Substrat werden so gebildet, daß sie mit den Speicherknoten elektrisch verbunden sind, so daß jeweils einer der Transistoren und einer der Speicherkondensatoren in Reihe geschaltet sind und eine Speicherzelle bilden. Durch Abscheiden und Strukturieren mit Masken von leitendem Material werden Wortleitungen, die quer zu den Trennstrukturen oberhalb der Hartfläche verlaufen, und daran angrenzende Gate-Elektroden von vertikalen Transistoren erzeugt, die jeweils in einer der Vertiefungen angeordnet und von den Speicherknoten elektrisch isoliert sind. Über den Wortleitungen wird eine isolierende Schicht erzeugt. Durch Abscheiden und Rückätzen von Material werden isolierende Spacer an Flanken der Wortleitungen erzeugt. Mit Hilfe einer streifenförmigen Photolackmaske, deren Streifen im Wesentlichen parallel zu den Trennstrukturen verlaufen, wird selektiv zur isolierenden Schicht und den Spacern geätzt, bis die oberen Source/Drain-Gebiete freigelegt werden.
  • Dabei ist bei dem bekannten Verfahren ein Nachteil darin zu sehen, daß bei den lithographischen Prozessen unter Verwendung von Masken immer das Problem der relativen Justierung ("Overlay") von Maske und Struktur auf dem Wafer besteht. Somit wird die Justierung von Maske und Struktur auf dem Wafer mit zunehmender Verkleinerung der Bauelemente ein größeres Problem.
  • Bei einem weiteren bekannten Verfahren (US 5 935 763) wird eine maskenlose Strukturierung eines lichtempfindlichen Materials auf einem Substrat offenbart. Das Substrat weist dabei Bereiche mit unterschiedlichem Reflexionsverhalten auf. Ein paralleles Lichtstrahlenbündel wird dabei senkrecht auf das lichtempfindliche Material eingestrahlt. Das einfallende Licht wird dabei an den reflektierenden Bereichen reflektiert und daher in das lichtempfindliche Material zurückgestrahlt. Dadurch wird das lichtempfindliche Material senkrecht über den reflektierenden Bereichen des Substrats belichtet und durch einen späteren Entwicklungsschritt abgetragen, wodurch eine Öffnung in dem lichtempfindlichen Material entsteht, welche vertikal über dem reflektierenden Bereich des Substrats selbstjustiert ausgebildet wird.
  • Ein Nachteil des bekannten Verfahrens ist darin zu sehen, daß eine erwünschte Struktur lediglich vertikal über der in dem Substrat dargestellten Struktur in das lichtempfindliche Material abgebildet werden kann. Eine Substratstruktur kann daher lediglich vertikal und maßstabsgetreu mit einem Maßstab 1 : 1 abgebildet werden.
  • Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer zu schaffen, bei dem ein Abbilden der Substratstruktur in das lichtempfindliche Material versetzt zur Substratstruktur durchgeführt werden kann.
  • Diese Aufgabenstellung wird durch ein Verfahren, das die Schritte nach Patentanspruch 1 aufweist, gelöst.
  • Bei einem Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer wird eine Struktur auf einer Schichtenoberfläche des Halbleiter-Wafers mit zumindest einem ersten Flächenbereich, an dem eine elektromagnetische Strahlung reflektiert wird und zumindest einem zweiten Flächenbereich, durch den die elektromagnetische Strahlung nahezu vollständig hindurchtritt, ausgebildet. Zumindest auf den beiden Flächenbereichen der Schichtenoberfläche wird eine lichtdurchlässige Isolationsschicht erzeugt. Wiederum unmittelbar auf diese lichtdurchlässige Isolationsschicht wird eine lichtempfindliche Schicht ausgebildet. Ein paralleles elektromagnetisches Strahlenbündel wird auf eine gesamte Oberfläche der lichtempfindlichen Schicht eingestrahlt.
  • Erfindungsgemäß wird das parallele elektromagnetische Strahlenbündel mit einem Einfallswinkel Θ auf die Oberfläche der lichtempfindlichen Schicht eingestrahlt. Der Einfallswinkel Θ wird dabei derart vorgegeben, dass die Struktur der Schichtenoberfläche mit einem lateralen Versatz in die lichtempfindliche Schicht abgebildet wird.
  • Dadurch kann erreicht werden, daß eine Struktur auf der Schichtenoberfläche des Halbleiter-Wafers selbstjustiert und versetzt zur Struktur der Schichtenoberfläche in die lichtempfindliche Schicht abgebildet werden kann. Dadurch kann auch erreicht werden, dass eine Abbildung flächengedehnt oder -gestaucht durchgeführt werden kann.
  • Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Es kann dabei vorgesehen sein, daß der Strahlengang der elektromagnetischen Strahlung durch die lichtempfindliche Schicht und die lichtdurchlässige Isolationsschicht durch einen Brechungsindex n1 der Isolationsschicht und/oder einen Brechungsindex n2 der lichtdurchlässigen Schicht und/oder durch eine Schichtdicke der Isolationsschicht und/oder der lichtempfindlichen Schicht eingestellt wird. Dadurch kann erreicht werden, daß das versetzte Ausbilden der Struktur der Schichtenoberfläche in der lichtempfindlichen Schicht durch mehrere Parameter eingestellt wird. Je nach Anforderung an das Abbilden der Struktur der Schichtenoberfläche in die lichtempfindliche Schicht können dadurch ein oder mehrere Parameter ausgewählt und variiert und entsprechend ein schnelles und kostengünstiges Abbilden der Struktur erreicht werden. Des Weiteren kann dadurch erreicht werden, daß durch Ändern der Parameter eine große Vielfalt an Abbildungsmöglichkeiten der Struktur der Schichtenoberfläche in die lichtempfindliche Schicht möglich ist. Somit kann auch erreicht werden, daß eine Struktur der Schichtenoberfläche nicht nur versetzt, sondern auch beispielsweise längen- und/oder breitengedehnt oder geschrumpft in der lichtempfindlichen Schicht abgebildet werden kann.
  • Es kann auch vorgesehen sein, daß die Schichtenoberfläche eben ausgebildet und die Struktur der Schichtenoberfläche nahezu maßstabsgetreu und lediglich um einen Abstand a horizontal und parallel versetzt zur Schichtenoberfläche in die lichtempfindliche Schicht abgebildet wird.
  • Dadurch kann erreicht werden, daß eine Struktur der Schichtenoberfläche nahezu maßstabsgetreu mit einem erwünschten Versatz a ausgebildet wird.
  • Es kann auch vorgesehen sein, daß die lichtempfindliche Schicht zumindest teilweise mit einer Schutzvorrichtung abgedeckt und die einfallende elektromagnetische Strahlung an dieser Schutzvorrichtung reflektiert und/oder absorbiert wird.
  • Dadurch kann erreicht werden, daß lediglich Teilbereiche der Schichtenoberfläche in die lichtempfindliche Schicht abgebildet werden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
  • Fig. 1-4 die einzelnen Schritte einer ersten Ausführungsvariante der Herstellung einer selbstjustierten Struktur,
  • Fig. 5 eine Draufsicht auf die gemäß Fig. 4 erzeugten selbstjustierten Struktur und
  • Fig. 6 ein weiteres Ausführungsbeispiel einer Struktur einer Schichtenoberfläche.
  • In einem Siliziumsubstrat 1 (Fig. 1) wird ein erster Graben 2 und ein zweiter Graben 3 erzeugt. Die Gräben 2 und 3 können dabei beispielsweise durch einen Plasmaätzprozeß mit HBr/NF3 ausgebildet werden. Die Gräben 2 und 3 weisen beispielsweise eine Tiefe von 5 µm, eine Weite von 100 × 250 nm und einen gegenseitigen Abstand von 100 nm auf.
  • Wie bereits aus dem Stand der Technik bekannt ist, können auf die Wände der Gräben 2 und 3 weitere nicht dargestellte Schichten abgeschieden und die Gräben 2 und 3 mit Polysiliziumschichten 4 bzw. 5, die in die Gräben abgeschieden werden, gefüllt werden. Auf diese Polysiliziumschichten 4 und 5werden reflektierende Schichten abgeschieden. Als reflektierende Schichten wird dabei eine Metallschicht 6 auf die Polysiliziumschicht 5 und eine Metallschicht 7 auf die Polysiliziumschicht 4 abgeschieden. Durch chemisch-mechanisches Polieren (CMP) bis zur Siliziumsubstratoberfläche oder beispielsweise bis zu einer nicht dargestellten SiN-Schicht wird eine ebene Schichtenoberfläche erzeugt. Die Schichtenoberfläche besteht dabei aus den reflektierenden Oberflächen 8 und 9 der Metallschichten 7 bzw. 6 sowie den im Wesentlichen nicht reflektierenden Oberflächen 10, 11 und 12 des Siliziumsubstrats 1.
  • Der CMP-Prozeß wird dabei so ausgeführt, daß abgeschiedenes Metall nur auf den Oberflächen 10, 11 und 12 entfernt wird. Die auf die Polysiliziumschichten 4 und 5 abgeschiedenen Metallschichten 7 bzw. 6 werden durch den CMP-Prozeß nicht entfernt.
  • Nachfolgend wird auf die Schichtenoberfläche, die aus den Flächenbereichen 8, 9, 10, 11 und 12 besteht, eine lichtdurchlässige Schicht 13 abgeschieden. Diese lichtdurchlässige Schicht 13 kann dabei beispielsweise eine Siliziumoxidschicht oder auch eine Polymerschicht aus einem photounempfindlichen Polymermaterial sein. Auf diese lichtdurchlässige Schicht 13 wird nachfolgend eine lichtempfindliche Schicht abgeschieden. Die lichtempfindliche Schicht kann beispielsweise eine Lackschicht 14 oder auch ein Mehrschichtlacksystem aus einem oder mehreren lichtempfindlichen Lacken sein.
  • Auf diese lichtempfindliche Lackchicht 14 wird eine elektromagnetische Strahlung, die im Ausführungsbeispiel als ein paralleles Lichtstrahlenbündel LB (Fig. 3) ausgeführt ist, unter einem Einfallswinkel Θ eingestrahlt. Das Lichtstrahlenbündel LB wird dabei an den Grenzflächen gebrochen und tritt durch die lichtempfindliche Lackschicht 14 und die lichtdurchlässige Schicht 13 hindurch. Derjenige Teil des Lichtstrahlenbündels LB, der auf die Flächenbereiche 10, 11 und 12 trifft, wird nicht reflektiert. Derjenige Anteil des Lichtstrahlenbündels LB hingegen, der auf die reflektierenden Flächenbereiche 8 und 9 trifft, wird dort reflektiert und tritt durch die lichtdurchlässige Isolationsschicht 13 und die lichtempfindliche Lackschicht 14 wieder hindurch. Sowohl die Lackschicht 14 als auch die Isolationsschicht 13 weisen dabei einen möglichst niedrigen Absorbtionskoeffizienten für die einfallende elektromagnetische Strahlung auf. Des Weiteren ist die Lackschicht 14 so ausgebildet, daß die Lackschicht 14 einen Schwellwert einer Bestrahlungsdosis aufweist, der erst dann überschritten wird, wenn die Lackschicht 14 mit einer ersten Bestrahlungsdosis des einfallenden Lichtstrahlenbündels LB und zumindest mit einer zweiten Bestrahlungsdosis des reflektierten Anteils des einfallenden Lichtstrahlenbündels LB bestrahlt wird. Dadurch werden lediglich diejenigen Bereiche der Lackschicht 14 belichtet, die mit einer Bestrahlungsdosis bestrahlt werden, die über dem Schwellwert der Bestrahlungsdosis liegt.
  • Durch einen nachfolgenden Entwicklungsschritt können diejenigen Bereiche der Lackschicht 14, die belichtet sind, entwickelt und somit entfernt werden (Fig. 4). Anschließend werden beispielsweise durch einen Ätzprozeß diejenigen Bereiche der lichtdurchlässigen Schicht 13, die vertikal unter den entfernten Bereichen der Lackschicht 14 angeordnet sind, entfernt. Die lichtdurchlässige Isolationsschicht 13 kann nachfolgend als Hartmaske für eine anisotrope Ätzung der Metallschichten 6 und 7 sowie der Polysiliziumschichten 5 und 4 der Gräben 3 bzw. 2 verwendet werden. Durch den Einfallswinkel Θ des Lichtstrahlenbündels LB wird ein Versatz der Struktur der Schichtenoberfläche mit den Flächenbereichen 8, 9, 10, 11 und 12 erreicht, der einer Strecke a entspricht. Indem die Flächenbereiche 8, 9, 10, 11 und 12 eben horizontal nebeneinander angeordnet sind, wird die Struktur der Schichtenoberfläche nahezu maßstabsgetreu durch das Lichtstrahlenbündel LB in die Lackschicht 14 abgebildet.
  • In Fig. 5 ist eine Draufsicht auf den in Fig. 4 dargestellten Schnitt durch den Halbleiter-Wafer dargestellt. Die Gräben 2 und 3 werden in den Fig. 1-4 als Zylinder ausgebildet, so daß in der Draufsicht in Fig. 5 Kreisflächen dargestellt sind. Die kreisrunde Oberfläche des Grabens 2 (Fig. 1-4) ist dabei um die Strecke a versetzt. Der mit A bezeichnete halbmondförmige Flächenbereich zeigt dabei den Bereich der Lackschicht 14 (Fig. 1-4), der vertikal über dem Graben 2 angeordnet ist und aufgrund des Versatzes a nicht entwickelt und somit nicht entfernt worden ist. Das Flächenelement B zeigt dabei den Teilbereich des gesamten Flächenquerschnitts des Grabens 2, der aufgrund des Versatzes a geätzt wird. Entsprechend der Darstellung in Fig. 4 ist somit in dem Flächenelement B eine Draufsicht auf die Polysiliziumschicht 4 (Fig. 1-4) dargestellt. Des Weiteren ist in dem halbmondförmigen Flächenelement C die Sicht auf die Oberfläche 11 (Fig. 1-4) des Siliziumsubstrats 1 dargestellt.
  • Im Ausführungsbeispiel sind die Gräben 2 und 3 als zylinderförmige Säulen ausgeführt. Selbstverständlich können die Gräben 2 und 3 auch derart ausgeführt werden, daß bei einer Draufsicht gemäß Fig. 5 eine ovale, eine eckige oder eine beliebige andere geometrische Flächendarstellung der Oberfläche der Gräben 2 und 3 auftritt.
  • In einem zweiten Ausführungsbeispiel ist der Graben 3' (Fig. 6) gegenüber dem Graben 2 um eine Strecke b vertikal versetzt. Indem das Lichtstrahlenbündel LB unter dem Einfallswinkel Θ auf die lichtempfindliche Lackschicht 14 eingestrahlt wird, wird die aus den Flächenbereichen 8, 9, 10, 11 und 12 bestehende Schichtenoberfläche gemäß dem aus der Beschreibung zu den Fig. 1-5 durchgeführten Verfahren in der Lackschicht 14 abgebildet. Aufgrund des vertikalen Versatzes b des Grabens 3' gegenüber dem Graben 2, wird der horizontale Abstand c zwischen den Gräben 2 und 3' in der Lackschicht 14 vermindert dargestellt und weist den Abstand d auf. Somit wird die Struktur der Schichtenoberfläche in der Lackschicht 14 verkleinert dargestellt.
  • Des Weiteren kann auch vorgesehen sein, daß die Oberfläche 8 der Metallschicht 7 und/oder die Oberfläche 9 der Metallschicht 6 uneben, beispielsweise stufenförmig, ausgeführt wird. Die Metallschicht kann dabei beispielsweise aus Aluminium, Chrom, Nickel oder Gold sein. Es kann auch eine metallhaltige Schicht aus Wolframsilizid als Metallschicht 7 ausgeführt werden.
  • Des Weiteren kann auch vorgesehen sein, aufgrund fertigungstechnischer Anforderungen den Einfallswinkel Θ, mit dem das Lichtstrahlenbündel LB auf die lichtempfindliche Lackschicht 14 eingestrahlt wird, fest vorzugeben. Ein erwünschter Versatz der Struktur der Schichtenoberfläche der Flächenbereiche 8, 9, 10, 11 und 12 wird dann durch geeignete Wahl eines Brechungsindex n1 der Isolationsschicht 13 und/oder eines Brechnungsindex n2 der lichtempfindlichen Lackschicht 14 und/oder der Schichtdicke der Isolationschicht 13 und/oder der lichtempfindlichen Lackschicht 14 erreicht werden.
  • Es kann auch vorgesehen sein, zumindest einen Teilbereich der lichtempfindlichen Lackschicht 14 mit einer Schutzvorrichtung derart zu bedecken, daß Teile des Lichtstrahlenbündels LB von dieser Schutzvorrichtung absorbiert oder an dieser Schutzvorrichtung reflektiert werden und der restliche Teil des Lichtstrahlenbündels LB beispielsweise nur noch auf die Flächenbereiche 8, 10 und 11 (Fig. 1-4; Fig. 5) auftrifft. Dadurch kann erreicht werden, daß lediglich Teilstrukturen der Struktur der Schichtenoberfläche in die lichtempfindliche Lackschicht 14 abgebildet werden.
  • Selbstverständlich kann durch Verwendung eines negativen Lacks für die lichtempfindliche Lackschicht 14 ein Negativ der Struktur der Schichtenoberfläche der Flächenbereiche 8, 9, 10, 11 und 12 (Fig. 1-4; Fig. 5) erzeugt werden.
  • Bei dem Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer kann durch das Einstrahlen eines parallelen elektromagnetischen Strahlungsbündels mit einem Einfallswinkel Θ auf eine lichtempfindliche Schicht eine Struktur auf einer Schichtenoberfläche des Halbleiter-Wafers mit einem lateralen Versatz in die lichtempfindliche Schicht abgebildet werden. Es kann dadurch beispielsweise eine Integration gefalteter Elektroden oder die Integration eines einseitigen elektrischen Anschlusses eines Transistors an einen Kondensator, beispielsweise einen Grabenkondensator, in einem Speicherbauelement, erreicht werden.

Claims (8)

1. Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer, das folgende Schritte aufweist:
a) Ausbilden einer Struktur auf einer Schichtenoberfläche des Halbleiter-Wafers mit zumindest einem ersten Flächenbereich (8, 9), an dem eine elektromagnetische Strahlung reflektiert wird und zumindest einem zweiten, im Wesentlichen nicht reflektierenden Flächenbereich (10, 11, 12),
b) Erzeugen einer lichtdurchlässigen Isolationsschicht (13) zumindest auf den beiden Flächenbereichen (8, 9, 10, 11, 12,) der Schichtenoberfläche,
c) Erzeugen einer lichtempfindlichen Schicht auf der lichtdurchlässigen Isolationsschicht (13),
d) Einstrahlen eines parallelen elektromagnetischen Strahlenbündels (LB) auf eine Oberfläche der lichtempfindlichen Schicht,
e) Entwickeln der lichtempfindlichen Schicht
dadurch gekennzeichnet,
- daß das parallele elektromagnetische Strahlenbündel (LB) mit einem Einfallswinkel Θ auf die lichtempfindliche Schicht gerichtet wird und der Einfallswinkel Θ derart vorgegeben wird, daß die Struktur der Schichtenoberfläche mit einem lateralen Versatz in die lichtempfindliche Schicht abgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einfallswinkel Θ abhängig von fest vorgegebenen Schichtdicken der Isolationsschicht (13) und/oder der lichtempfindlichen Schicht und fest vorgegebener Brechungsindizes n1 und/oder n2 der Isolationsschicht (13) bzw. der lichtempfindlichen Schicht eingestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für einen fest vorgegebenen Einfallswinkel Θ die Schichtdicken der Isolationsschicht (13) und/oder der lichtempfindlichen Schicht und/oder der Brechungsindex n1 der Isolationsschicht (13) und/oder der Brechungsindex n2 der lichtempfindlichen Schicht eingestellt wird.
4. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß als lichtempfindliche Schicht eine Lackschicht (14) mit einem niedrigen Absorbtionskoeffizienten für die, durch die Lackschicht (14) hindurchtretende elektromagnetische Strahlung ausgebildet wird.
5. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß zumindest eine Teilfläche der lichtempfindlichen Schicht mit einer Schutzvorrichtung abgedeckt wird und die einfallende elektromagnetische Strahlung (LB) an dieser Schutzvorrichtung reflektiert und/oder absorbiert wird.
6. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß die lichtempfindliche Schicht als Siliziumoxidschicht oder als Schicht aus einem lichtunempfindlichen Polymer erzeugt wird.
7. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß der erste Flächenbereich (8, 9) als Oberfläche einer Metallschicht oder einer metallhaltigen Schicht ausgebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Metall Aluminium, Kupfer, Chrom, Nickel oder Gold und für eine metallhaltige Schicht Wolframsilizid verwendet wird.
DE10137830A 2001-08-02 2001-08-02 Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer Ceased DE10137830A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10137830A DE10137830A1 (de) 2001-08-02 2001-08-02 Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
DE50209782T DE50209782D1 (de) 2001-08-02 2002-07-18 Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer
PCT/DE2002/002651 WO2003017342A2 (de) 2001-08-02 2002-07-18 Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer
KR1020047001186A KR100602918B1 (ko) 2001-08-02 2002-07-18 반도체 웨이퍼 상에 셀프-얼라인 구조물을 제조하는 방법
JP2003522152A JP3989898B2 (ja) 2001-08-02 2002-07-18 半導体ウエハーにおける自動位置合わせ構造の製造方法
US10/485,307 US7041568B2 (en) 2001-08-02 2002-07-18 Method for the production of a self-adjusted structure on a semiconductor wafer
EP02753028A EP1412969B1 (de) 2001-08-02 2002-07-18 Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer
TW091116863A TW567391B (en) 2001-08-02 2002-07-29 Method for fabricating a self-aligned structure on a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10137830A DE10137830A1 (de) 2001-08-02 2001-08-02 Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer

Publications (1)

Publication Number Publication Date
DE10137830A1 true DE10137830A1 (de) 2003-02-27

Family

ID=7694088

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10137830A Ceased DE10137830A1 (de) 2001-08-02 2001-08-02 Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
DE50209782T Expired - Lifetime DE50209782D1 (de) 2001-08-02 2002-07-18 Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50209782T Expired - Lifetime DE50209782D1 (de) 2001-08-02 2002-07-18 Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer

Country Status (7)

Country Link
US (1) US7041568B2 (de)
EP (1) EP1412969B1 (de)
JP (1) JP3989898B2 (de)
KR (1) KR100602918B1 (de)
DE (2) DE10137830A1 (de)
TW (1) TW567391B (de)
WO (1) WO2003017342A2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US7888705B2 (en) * 2007-08-02 2011-02-15 Tela Innovations, Inc. Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
MY152456A (en) 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935763A (en) * 1996-06-11 1999-08-10 International Business Machines Corporation Self-aligned pattern over a reflective layer
US6031291A (en) * 1994-10-28 2000-02-29 Nec Corporation Common contact hole structure in semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379833A (en) 1981-12-31 1983-04-12 International Business Machines Corporation Self-aligned photoresist process
GB9114018D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5879866A (en) 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
US5981150A (en) * 1996-07-05 1999-11-09 Kabushiki Kaisha Toshiba Method for forming a resist pattern
US5953763A (en) * 1996-11-11 1999-09-21 Gouget; Jacques Maurice Safety urinal
DE19845058A1 (de) 1998-09-30 2000-04-13 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6080654A (en) 1999-08-20 2000-06-27 Advanced Micro Devices, Inc. Simplified method of forming self-aligned vias in a semiconductor device
WO2001039258A1 (en) * 1999-11-22 2001-05-31 Sony Corporation Functional device and method of manufacturing the same
EP1107316A3 (de) * 1999-12-02 2004-05-19 Nikon Corporation Festkörperbildsensor, dessen Herstellungsverfahren und digitale Kamera
TW541605B (en) * 2000-07-07 2003-07-11 Hitachi Ltd Fabrication method of semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031291A (en) * 1994-10-28 2000-02-29 Nec Corporation Common contact hole structure in semiconductor device
US5935763A (en) * 1996-06-11 1999-08-10 International Business Machines Corporation Self-aligned pattern over a reflective layer

Also Published As

Publication number Publication date
JP3989898B2 (ja) 2007-10-10
JP2004538661A (ja) 2004-12-24
EP1412969B1 (de) 2007-03-21
TW567391B (en) 2003-12-21
WO2003017342A2 (de) 2003-02-27
KR100602918B1 (ko) 2006-07-19
US20040259032A1 (en) 2004-12-23
US7041568B2 (en) 2006-05-09
DE50209782D1 (de) 2007-05-03
EP1412969A2 (de) 2004-04-28
KR20040030865A (ko) 2004-04-09
WO2003017342A3 (de) 2003-06-26

Similar Documents

Publication Publication Date Title
EP1412969B1 (de) Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer
DE10241158B4 (de) Verfahren zum Herstellen einer SRAM-Halbleitervorrichtung mit rechteckigen Gateverdrahtungselementen
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4318688C2 (de) Herstellungsverfahren für einen Feldeffekttransistor
DE102005039351A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung von nicht-flüchtigen Speicherzellen sowie NAND-Speicher und Verfahren zur Herstellung eines nicht-flüchtigen NAND-Speichers
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE69133410T2 (de) Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
DE102005063118A1 (de) Zylinderkondensator und Speichereinrichtung und Verfahren zu deren Herstellung
DE60206012T2 (de) Verfahren zur Herstellung einer T-förmigen Elektrode
DE4238404B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102004014676B4 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
DE4113999A1 (de) Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10039185A1 (de) Halbleitervorrichtung mit einer Potentialsicherung, sowie Verfahren zu ihrer Herstellung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10228325B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung durch den Einsatz eines mit ArF-Laserstrahl belichteten Photoresist-Musters
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE10134101B4 (de) Integrierter Halbleiterspeicher und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection