DE10146825A1 - Programmierbare Impedanzsteuerschaltung - Google Patents
Programmierbare ImpedanzsteuerschaltungInfo
- Publication number
- DE10146825A1 DE10146825A1 DE10146825A DE10146825A DE10146825A1 DE 10146825 A1 DE10146825 A1 DE 10146825A1 DE 10146825 A DE10146825 A DE 10146825A DE 10146825 A DE10146825 A DE 10146825A DE 10146825 A1 DE10146825 A1 DE 10146825A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- impedance
- mos field
- external
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0001—Analogue adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/405—Positive impedance converters
Abstract
Die Erfindung bezieht sich auf eine programmierbare Impedanzsteuerschaltung mit wenigstens einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird, einem externen Widerstand (RQ), der eine externe Impedanz gleich dem N-fachen des externen Widerstands beinhaltet, und einer Kontaktstelle (P1), die eine durch Kombination des MOS-Feldes und des externen Widerstands erhaltene zweite Spannung abgibt. DOLLAR A Erfindungsgemäß ist ein Referenzspannungsgenerator (130) vorgesehen, der eine Referenzspannung gleich dem N(N + M)-fachen der ersten Spannung für die zweite Spannung abgibt, wobei das M-fache der internen Impedanz für die N-fache externe Impedanz, mit N = M oder N NOTEQUAL M, verwendet wird. DOLLAR A Verwendung z. B. in Anwendungen mit Hochgeschwindigkeits-Datenübertragung.
Description
Die Erfindung bezieht sich auf eine programmierbare Impedanzsteuer
schaltung.
In jüngerer Zeit wurden Verfahren zum Kombinieren von parallelen und
seriellen Abschlüssen auf einem Chip für Anwendungen auf dem Gebiet
der Hochgeschwindigkeits-Datenübertragung (HSDT) vorgeschlagen.
Parallele Abschlüsse zeigen eine bessere Signalintegrität als serielle
Abschlüsse, verbrauchen jedoch mehr Leistung. In HSDT-Anwendungen
mit Abschlüssen auf dem Chip werden üblicherweise Daten mit vollem
Pegelhub über eine Übertragungsleitung übertragen, wobei ein Aus
gangstreiber als ein serieller Abschluss und ein Empfänger als ein paral
leler Abschluss wirken. Bei einem solchen Verfahren kann es sein, dass
sich der Pegelhub des Signals verringert. Um einen Abschluss auf dem
Chip zu implementieren, sollte zu dem Ausgangstreiber ein Anpassungs
transistor hinzugefügt werden. Da jedoch der Ausgangstreiber und der
Abschluss auf dem Chip innerhalb eines Chips angeordnet sind und die
charakteristische Impedanz, d. h. der Wellenwiderstand, abhängig von
den Betriebsbedingungen schwankt, ist es schwierig, geeignet mit einer
Anpassungsimpedanz mit festem Widerstand abzuschließen.
Es wäre daher wünschenswert, die Impedanz in solchen HSDT-
Schaltungen programmieren oder einstellen zu können, beispielsweise
durch eine programmierbare Impedanzsteuerschaltung, die Informatio
nen zu einem Ausgangstreiber und einem Abschluss auf dem Chip über
mitteln kann, indem ein externer Widerstandswert detektiert wird. Eine
solche programmierbare Impedanzsteuerschaltung nimmt eine Impe
danzanpassung in Abhängigkeit von einem externen Widerstandwert
vor, wenn ein Benutzer das System elektrisch mit dem externen Wider
stand verbindet, und sie passt zudem eine interne Impedanz an eine ex
terne Impedanz an, indem sie ein Digitalsignal aktiv in einer vorgegebe
nen Zeitspanne abhängig von Änderungen der Spannung und der Tem
peratur aktualisiert (nachfolgend als VT-Änderungen bezeichnet).
Ein herkömmliches Verfahren zur programmierbaren Impedanzsteue
rung erlaubt es einem Benutzer, ein externes Widerstandsbauelement
an eine Kontaktstelle auf einem Chip anzuschließen. Das Widerstands
bauelement weist mehrere vorgegebene Widerstandswerte auf, von de
nen jeweils einer auf die Detektion von Spannungswerten im Chip hin
ausgewählt wird, wobei ein korrespondierender Mehrfach-Treiber betrie
ben wird. Der Treiber besteht üblicherweise aus einem Feld von MOS-
Transistoren, wobei die Impedanz des Feldes abhängig von der Anzahl
an aktivierten Transistoren variiert. Beispielsweise wird, wenn ein fünffa
cher externer Widerstand verwendet wird, d. h. ein Widerstandswert
gleich dem Fünffachen eines vorgegebenen Widerstandwertes, ein
MOS-Feld-Treiber aktiviert, um dieselbe Impedanz zu liefern.
HSDT-Systeme, die sowohl serielle als auch parallele Abschlüsse erfor
dern, benötigen jedoch unterschiedliche Impedanzen. Wenn beispiels
weise ein fünffacher externer Widerstand vorliegt, kann es sein, dass ein
Treiber eine einfache Impedanz und ein Abschluss eine zweifache Im
pedanz erfordern. Eine weitere Schwierigkeit besteht darin, dass bei der
Messung der externen Impedanz durch die Steuereinheit Fehlanpas
sungen auftreten können, da der externe Widerstand bei hohen Fre
quenzen von der externen Impedanz verschieden sein kann.
Der Erfindung liegt als technisches Problem die Bereitstellung einer pro
grammierbaren Impedanzsteuerschaltung zugrunde, welche die Einstel
lung einer optimal an verschiedene externe Impedanzen angepasste
interne Impedanz insbesondere für HSDT-Systeme ermöglicht.
Die Erfindung löst dieses Problem durch die Bereitstellung einer pro
grammierbaren Impedanzsteuerschaltung mit den Merkmalen des An
spruchs 1, 2, 12 oder 13.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen
angegeben.
Vorteilhafte Ausführungsformen der Erfindung sowie zu deren besserem
Verständnis ein herkömmliches Ausführungsbeispiel sind in den Zeich
nungen dargestellt und werden nachfolgend beschrieben. Hierbei zei
gen:
Fig. 1 ein Schaltbild einer herkömmlichen programmierbaren Impe
danzsteuerschaltung,
Fig. 2 ein Schaltbild einer herkömmlichen programmierbaren Impe
danzsteuerschaltung, die eine Referenzspannung verwendet,
Fig. 3 ein Schaltbild einer erfindungsgemäßen programmierbaren tm
pedanzsteuerschaltung, die eine optimierte Referenzspannung
verwendet,
Fig. 4 ein Schaltbild einer optimierten Referenzspannungserzeu
gungsschaltung gemäß der Erfindung,
Fig. 5a ein Schaltbild von Widerstandsfestlegungsmitteln zur Erzeu
gung einer bestimmten Referenzspannung,
Fig. 5b ein Schaltbild von Widerstandsfestlegungsmitteln zur Erzeu
gung einer optimierten Referenzspannung,
Fig. 6a ein Schaltbild von Stromfestlegungsmitteln zur Erzeugung einer
bestimmten Referenzspannung,
Fig. 6b ein Schaltbild von Stromfestlegungsmitteln zur Erzeugung einer
optimierten Referenzspannung,
Fig. 7 ein Schaftbild einer programmierbaren Impedanzsteuerschal
tung, die eine optimierte Referenzspannung gemäß einer ers
ten erfindungsgemäßen Realisierung verwendet,
Fig. 8 ein Schaltbild einer programmierbaren Impedanzsteuerschal
tung, die eine optimierte Referenzspannung gemäß einer zwei
ten erfindungsgemäßen Realisierung verwendet, und
Fig. 9 ein Schaltbild einer programmierbaren Impedanzsteuerschal
tung, die eine optimierte Referenzspannung gemäß einer drit
ten erfindungsgemäßen Realisierung verwendet.
Vor der Beschreibung vorteilhafter Ausführungsformen der Erfindung ist
es nützlich, auf zwei herkömmliche programmierbare Impedanzsteuer
schaltungen unter Bezugnahme auf die Fig. 1 und 2 einzugehen.
Fig. 1 zeigt eine herkömmliche programmierbare Impedanzsteuerschal
tung, die dazu dient, eine externe Impedanz RQ und eine interne Impe
danz Xa unter Verwendung einer Referenzspannung VDDQ/2 aneinan
der anzupassen, die halb so groß ist wie die sogenannte Hoch
geschwindigkeits-Sendeempfängerlogik-Spannung (nachfolgend mit
VDDQ bezeichnet), um einen dem externen Widerstand RQ entspre
chenden internen Impedanzwert zu erzeugen.
Fig. 2 zeigt ein herkömmliches System zur Erzeugung zweier unter
schiedlicher Impedanzen REFF = 5RQ bzw. REFF = 4RQ in Reaktion auf
eine externe Impedanz SRQ. In dem gezeigten Beispiel ist die erste Im
pedanz REFF = 5RQ identisch zur externen Last 5RQ, während eine
zweite Impedanz REFF = 4RQ vorgesehen ist, die nur 4/5 des externen
Impedanzwertes beträgt. Dies wird dadurch realisiert, dass ein zweiter
Satz von Transistoren 20 bereitgestellt wird, der verglichen mit der Di
mensionierung eines ersten Transistorsatzes 10 ein 5/4-Verhältnis auf
weist, es kann jedoch eine Fehlanpassung aufgrund der Differenz in der
Transistordimensionierung auftreten. Da die Schaltung nur eine einzige
zusätzliche Abschlussimpedanz erzeugt, kann sie zudem keine Kompo
nenten wie einen Ausgangspuffer DQ, Steuer-, Adress- und Taktan
schlüsse etc. versorgen, die verschiedene Impedanzen benötigen. Ein
Grund für diese Beschränkung liegt darin, dass die Schaltung eine feste
Referenzspannung VDDQ/2 verwendet. Um diese Schwierigkeit zu be
heben, stellt die Erfindung eine programmierbare Impedanzsteuerschal
tung zur Verfügung, die in der Lage ist, eine optionale interne Impedanz
zu erzeugen, wie sie zur Anpassung an verschiedene externe Impedan
zen benötigt wird.
Fig. 3 zeigt eine Realisierung einer grundlegenden programmierbaren
Impedanzsteuerschaltung gemäß der Erfindung, in welcher eine variable
Referenzspannung Vref als eine Referenzspannung verwendet wird. Die
Schaltung nutzt eine beliebige Referenzspannung Vref für eine Aus
gangsspannung eines Anschlusses P1, die durch eine Spannungsteiler
kombination aus einer internen Impedanz Xa und einem externen Wi
derstand RQ erhalten wird. Wenn beispielsweise der externe Wider
stand RQ einen Impedanzwert "×N" besitzt, kann ein interner Wider
stand "× 5" erzeugt werden, indem der Spannungswert [N/(N+M)]VDDQ-
Spannungswert unter Einhaltung der Randbedingung linearen Verhal
tens des MOS-Feldes benutzt wird. Die erfindungsgemäße Schaltung ist
daher in der Lage, bei Xa eine interne Impedanz "×M" selbst dann zu
erzeugen, wenn der externe Widerstand "RQ = ×N" ist.
Fig. 4 zeigt eine Realisierung für einen Referenzspannungsgenerator
gemäß der Erfindung. Wenngleich es andere Möglichkeiten für die
Erzeugung der Referenzspannung Vref zur Nutzung in der Schaltung
von Fig. 3 gibt, ist diese Realisierung eine der einfachsten. Zwei
Widerstände R1 und R2 sind zwischen der VDDQ-Spannung und Masse
in Reihe geschaltet und bilden so einen Spannungsteiler, und die
Referenzspannung Vref wird daraus an einem Knoten N1 bereitgestellt.
Wenn sich die interne Impedanz beispielsweise auf einen Wert "×M"
ändert, um sich an die externe Impedanz "×N" anzupassen, wird dies
durch das Verhältnis "R1/R2 = M/N" realisiert, wie aus Fig. 4 ersichtlich.
Diese Vorgehensweise kann zudem eine Leistungskompensationsschal
tung benutzen, um das Verhältnis M/N unabhängig von Änderungen in
den Prozess-, Spannungs- und Temperaturbedingungen beizubehalten.
Die Fig. 5a und 5b veranschaulichen einen Vergleich der herkömmlichen
Vorgehensweise mit einer erfindungsgemäßen Vorgehensweise zur Er
zeugung von Referenzspannungen unter Verwendung von Widerstän
den. Fig. 5a zeigt ein herkömmliches Widerstandsfestlegungsverfahren
unter Verwendung der typischen Referenzspannung "VDDQ/2", während
Fig. 5b das erfindungsgemäße Widerstandsfestlegungsverfahren zeigt,
bei dem jede gewünschte Referenzspannung bereitgestellt wird, in die
sem Fall (5/9)VDDQ. Beim herkömmlichen Verfahren von Fig. 5a ist der
Widerstandswert des an die VDDQ-Spannung angeschlossenen Wider
standsblocks R gleich dem Widerstandwert RQ, um die Spannung
VDDQ/2 in Abhängigkeit vom externen Widerstand RQ abzugeben, was
in den folgenden Beziehungen resultiert.
VDDQ/2 = VDDQ[RQ/(R+RQ)], (1a)
und damit R = RQ. (1b)
Hingegen wird beim erfindungsgemäßen Widerstandsfestlegungsverfah
ren zur Erzeugung der Referenzspannung gemäß Fig. 5b die Spannung
"5VDDQ/9" anhand der folgenden Gleichungen erhalten:
5 VDDQ/9 = VDDQ[(RQ)/(R+RQ)], (2a)
und daher R = (4/5)RQ. (2b)
Auf diese Weise kann jede benötigte interne Impedanz durch Festlegen
eines Widerstandswertes erzeugt werden, um eine optimale Referenz
spannung zu generieren.
Die Fig. 6a und 6b veranschaulichen einen Vergleich eines herkömmli
chen und eines erfindungsgemäßen Verfahrens zur Erzeugung einer
Referenzspannung durch Steuerung des Stroms statt des Widerstands.
Fig. 6a zeigt eine Schaltung zur Durchführung eines Stromfestlegungs
verfahrens für die Erzeugung einer Referenzspannung "VDDQ/2", und
Fig. 6b zeigt im Schaltbild eine Schaltung für die Durchführung eines
Stromfestlegungsverfahrens zur Erzeugung jeder gewünschten Refe
renzspannung, in diesem Fall 5VDDQ/8. Beim Stromfestlegungsverfah
ren von Fig. 6a gibt ein an die VDDQ-Spannung angeschlossener
Stromblock I die Spannung VDDQ/2 in Abhängigkeit vom externen Wi
derstand RQ ab. Dies ergibt sich aus den folgenden Beziehungen:
VDDQ/2 = I.RQ, (3a)
und damit I = VDDQ/2RQ. (3b)
Hingegen wird durch das Stromfestlegungsverfahren zur Erzeugung ei
ner Referenzspannung gemäß der Erfindung, wie aus Fig. 6b ersichtlich,
die Spannung 5VDDQ/8 gemäß den folgenden Beziehungen erhalten:
5 VDDQ/8 = I.RQ, (4a)
und damit I = 5/8(VDDQ)/(RQ). (4b)
Auf diese Weise legt die erfindungsgemäße Schaltung einen Strom zur
Erzeugung einer optimalen Referenzspannung fest, um die benötigte
interne Impedanz bereitzustellen.
Fig. 7 veranschaulicht gemäß einer ersten erfindungsgemäßen Realisie
rung eine programmierbare Impedanzsteuerschaltung, in der eine opti
mierte Referenzspannung verwendet wird. Die Schaltung beinhaltet ei
nen "Pull-up"-Schaltkreis mit einem ersten MOS-Feld 101, das an die
VDDQ-Spannung angeschlossen ist, einer ersten Kontaktstelle P1, ei
nem externen Widerstand 102 (RQ), einem Tiefpassfilter 103 (LPF), ei
nem Referenzspannungsgenerator 130, einem ersten Detektor 140, ei
nem ersten Zwischenspeicher 151, einem ersten Datenausgabepuffer
153, einem chipexternen Aufwärtstreiber (OCD) und einem Aufwärts-
Abschlusselement 159.
Des weiteren ist ein "Pull-down"-Schaltkreis vorgesehen mit einem zwei
ten MOS-Feld 107, einem dritten MOS-Feld 109, einem zweiten Detek
tor 140, einem zweiten Zwischenspeicher 155, einem zweiten Daten
ausgabepuffer 157, einem chipexternen Abwärtstreiber (OCD) und ei
nem Abwärts-Abschlusselement 161.
Die Schaltung verwendet M-fach die interne Impedanz gemäß N-mal die
durch den Benutzer an das System angeschlossene externe Impedanz
RQ, mit N≠M. Die Betriebsweise ist wie folgt.
Zuerst wird dem ersten MOS-Feld 101 im Pull-up-Schaltkreis die VDDQ-
Versorgungsspannung zugeführt, z. B. eine Versorgungsspannung für
eine Hochgeschwindigkeits-Sendeempfängerlogik (HSTL). Der externe
Widerstand 102 (RQ) beträgt das N-fache der externen Impedanz. Die
Kontaktstelle P1 gibt eine zweite Spannung ab, die durch Kombination
des ersten MOS-Feldes 101 und des externen Widerstands 102 (RQ)
erhalten wird. Der erste Referenzspannungsgenerator 130 erzeugt einen
ersten Referenzspannungswert Vref = VDDQ.N/(N+M), wobei R2 den N-
Widerstandswert und R1 den M-Widerstandwert aufweist. Der erste De
tektor 120 beinhaltet einen ersten Komparator 121 und einen ersten
Zähler 123, wobei der erste Komparator 121 die tiefpassgefilterte Span
nung am Punkt P1 mit der ersten Referenzspannung vergleicht und das
Vergleichsergebnis an den ersten Zähler 123 abgibt. Der erste Zähler
123 erzeugt ein Signal entsprechend dem Ausgangssignal des ersten
Komparators 121 und gibt es an den Aufwärtstreiber und das Aufwärts-
Abschlusselement 159 des chipexternen Treibers (OCD) ab. Gleichzeitig
wird das Signal zum ersten MOS-Feld 101 rückgekoppelt.
Im Pull-down-Schaltkreis weist das zweite MOS-Feld 107 dieselbe
Struktur wie das erste MOS-Feld 101 auf und wird ebenfalls mit der
VDDQ-Spannung beaufschlagt und empfängt das Ausgangssignal des
ersten Zählers 123, um die Impedanz zu steuern. Der erste Zähler 123
steuert somit sowohl das erste als auch das zweite MOS-Feld 101, 107.
Das dritte MOS-Feld 109 ist mit dem zweiten MOS-Feld 107 in einer
Spannungsteilerkonfiguration verbunden, um auf diese Weise eine dritte
Spannung dazwischen festzulegen. Der zweite Detektor 140 umfasst
einen zweiten Komparator 141 und einen zweiten Zähler 143. Der zwei
te Komparator 141 vergleicht die dritte Spannung, die durch Kombinie
ren des zweiten MOS-Feldes 107 mit dem dritten MOS-Feld 109 erhal
ten wird, mit der zweiten Referenzspannung VDDQ/2, die vorzugsweise
auf den halben Wert der VDDQ-Spannung festgesetzt wird, um auf die
se Weise eine der VDDQ/2-Spannung entsprechende Impedanz für die
dritte Spannung zu liefern. Der zweite Zähler 143 empfängt das Aus
gangssignal des zweiten Komparators 141 und erzeugt ein Rückkopp
lungssignal für das dritte MOS-Feld 109.
Zwischen den Ausgang der Kontaktstelle P1 und den ersten Komparator
121 bzw. zwischen den ersten Referenzspannungsgenerator 130 und
den ersten Komparator 121 ist jeweils optional ein erstes bzw. zweites
Tiefpassfilter (LPF) 103, 105 eingeschleift, um Rauschen zu reduzieren,
das von der Kontaktstelle P1 generiert wird, und die Rauscheigenschaf
ten auszugleichen. Die zwei Tiefpassfilter 103, 105 können vom selben
oder von unterschiedlichem Typ sein. Der erste Referenzspannungsge
nerator 130 erzeugt die erste Referenzspannung zwischen dem an die
VDDQ-Spannung angeschlossenen ersten Widerstand R1 und dem an
Masse angeschlossenen zweiten Widerstand R2. Das Verhältnis des
ersten Widerstands R1 zum zweiten Widerstand R2 beträgt M/N.
In diesem Schaltkreis erzeugt der den ersten Komparator 121 und den
ersten Zähler 123 enthaltende erste Detektor 120 die Impedanz, die be
nötigt wird, um die erste Referenzspannung Vref passend zum externen
Widerstand RQ zu erhalten. Das Ausgangssignal des zweiten Detektors
140 des Pull-down-Schaltkreises wird mit der Impedanz rückgekoppelt
und liefert das entsprechende Signal. Das im Pull-up-Schaltkreis und im
Pull-down-Schaltkreis jeweils erzeugte Signal wird dem Aufwärts-
Abschlusselement 159 bzw. dem Abwärts-Abschlusselement 161 zuge
führt.
Die Betriebsweise dieser ersten erfindungsgemäßen programmierbaren
Impedanzsteuerschaltung wird nun beispielhaft erläutert. Für den Fall,
dass von außen ein "×5"-Widerstand angelegt wird und eine "×4"-Impe
danz intern anzulegen ist, wird die Referenzspannung als 5/9 der
VDDQ-Spannung angelegt. Da die praktische Spannung zum Ansteuern
des Abschlusselements oder Treibers auf VDDQ/2 kommt und die an
das erste MOS-Feld 101 angelegte, praktische Spannung 4/9 der
VDDQ-Spannung beträgt, wird möglicherweise ein Betriebsfehler in die
sem Fall erzeugt. Wenn jedoch die Linearität des ersten MOS-Feldes
101 ausreichend ist, verursacht ein solcher Fehler keine Probleme im
Betrieb. Außerdem nimmt dieser Betriebsfehler ab, wenn der HSTL-
Pegel graduell abnimmt und dementsprechend der VDDQ-Pegel niedri
ger wird.
Als nächstes wird unter Bezugnahme auf Fig. 8 im Detail auf den Betrieb
einer zweiten erfindungsgemäßen programmierbaren Impedanzsteuer
schaltung zur Erzeugung einer optimalen Referenzspannung durch ein
Alternativverfahren eingegangen.
In der Schaltung von Fig. 8 ist, wenn eine Stromquelle als ein Detekti
onsschaltkreis verwendet und eine Referenzspannung von 5/8 der
VDDQ-Spannung benutzt wird, der fließende Strom gleich groß wie im
Fall, dass die VDDQ/2-Spannung an einen externen "×4"-Widerstand
angekoppelt ist. Eine Stromquelle PMOS1 wird mit der VDDQ- oder ei
ner VDD-Spannung versorgt. Der Schaltkreis spricht durch die Verwen
dung von PMOS1 nicht auf Rauschen in der Kontaktstelle P1 an. Der
externe Widerstand RQ beträgt ein N-faches der externen Impedanz.
Die Kontaktstelle P1 gibt die durch Kombination von PMOS1 mit dem
externen Widerstand RQ erhaltene Spannung ab. Ein erster Referenz
spannungsgenerator 210 erzeugt die Referenzspannung entsprechend
einem Faktor N/(N+M) mal der VDDQ-Spannung. Ein erster Komparator
223 vergleicht die Ausgangsspannung der Kontaktstelle P1 mit der ers
ten Referenzspannung Vref, um die der ersten Referenzspannung ent
sprechende Impedanz für die Ausgangsspannung der Kontaktstelle P1
in einen Strom zu wandeln und gleichzeitig zu PMOS1 rückzukoppeln.
Der Stromspiegel kopiert den Strom vom ersten Komparator 223, um die
Aufwärts/Abwärts-Fehlanpassung zu verringern. Ein zweiter Komparator
231 vergleicht die Ausgangsspannung vom Stromspiegel mit der Span
nung VDDQ/2 und gibt ein Signal an einen ersten Zähler 235 ab. Der
erste Zähler 235 generiert ein Signal in Reaktion auf das Ausgangssig
nal vom zweiten Komparator 232 und gibt es an den Aufwärts-Treiber
und ein Aufwärts-Abschlusselement 249 des chipexternen Treibers ab,
wobei gleichzeitig das Signal zu einem ersten MOS-Feld 227 rückge
koppelt wird, das zwischen dem Ausgang des Stromspiegels und Masse
angeordnet ist. Das Ausgangssignal des ersten Zählers 235 wird zum
chipexternen Aufwärts-Treiber (OCD) und zu einem Aufwärts-
Abschlusselement 249 über einen ersten Zwischenspeicher 267 und ei
nen ersten Datenausgabepuffer 239 abgegeben.
Die vorstehend erwähnte Struktur ist diejenige des Pull-up-Schalt
kreises. Diejenige des Pull-down-Schaltkreises ist wie folgt. Ein zweites
MOS-Feld 229 wird mit der VDDQ-Spannung gespeist. Ein zweiter
NMOS-Transistor NMOS2 ist mit einem Anschluss an das zweite MOS-
Feld 229 und mit dem anderen Anschluss an Masse gekoppelt. Ein drit
ter Komparator 241 vergleicht die durch Kombination des zweiten MOS-
Feldes 229 und des NMOS2 erhaltene Ausgangsspannung mit der
VDDQ/2-Spannung und gibt sein Ausgangssignal an einen zweiten Zäh
ler 243 ab. Der zweite Zähler 243 generiert ein Ausgangssignal für den
Abwärts-Treiber und ein Abwärts-Abschlusselement 251. Das Aus
gangssignal wird außerdem zum zweiten MOS-Feld 229 rückgekoppelt.
Zwischen den Ausgang der Kontaktstelle P1 und den ersten Komparator
223 sowie zwischen den ersten Referenzspannungsgenerator 210 und
den ersten Komparator 223 ist vorzugsweise je ein Tiefpassfilter (LPF)
221, 225 eingeschleift, um von der Kontaktstelle P1 erzeugtes Rau
schen zu reduzieren und die Rauscheigenschaften auszugleichen. Die
Referenzspannung Vref des ersten Referenzspannungsgenerators 210
wird zwischen dem ersten Widerstand R1, der an die VDDQ-Spannung
angeschlossen ist, und dem zweiten Widerstand R2 abgegeben, der mit
Masse verbunden ist. Das Verhältnis des ersten Widerstands R1 zum
zweiten Widerstand R2 beträgt M/N.
Die Betriebsweise dieser zweiten erfindungsgemäßen programmierba
ren Impedanzsteuerschaltung wird nun beispielhaft erläutert. Für den
Fall, dass der externe Widerstand das N-fache der externen Impedanz
beträgt und eine M-fache Impedanz intern anzulegen ist, generiert der
Referenzspannungsgenerator 210 die Referenzspannung [M/(N+M)]VDDQ.
Hierbei beträgt die Spannung zwischen der Kontaktstelle P1 und Masse
[M/(N+M)]VDDQ. Die praktische Treiberspannung wird dann erhalten,
indem die Spannung am Knoten den Wert VDDQ/2 annimmt. Es gibt
jedoch keinen Unterschied im Strom zwischen den Fällen, dass die
Spannung VDDQ/2 oder [M/(N+M)]VDDQ beträgt, da der PMOS1 im
Sättigungsbereich betrieben wird. Der in dieser Weise erzeugte Strom
wird durch den Stromspiegel kopiert und ermöglicht es der Spannungs
differenz an den beiden Anschlüssen des ersten MOS-Feldes 227, den
Wert VDDQ/2 anzunehmen, indem der Widerstandswert des ersten
MOS-Feldes 227 verändert wird. Als Ergebnis wird die M-fache Impe
danz in einem Zustand erhalten, bei dem die Spannungsdifferenz zwi
schen den beiden Anschlüssen des ersten MOS-Feldes 227 den Wert
VDDQ/2 hat. Der auf diese Weise erhaltene Impedanzwert ist an die Im
pedanz des Aufwärts-Treibers angepasst. Als Ergebnis hiervon wird,
obwohl ein N-facher Widerstand angelegt wird, eine M-fache Impedanz
realisiert, was einen Fehlanpassungsbetrieb minimiert.
Fig. 9 zeigt ein weiteres erfindungsgemäßes Ausführungsbeispiel. In der
dort gezeigten Schaltung kann, wenn der externe Widerstandswert in
einem weiten Bereich liegen kann, nur eine PMOS-Stromquelle nicht die
Rolle aller Stromquellen spielen. Dementsprechend ist angepasst an
eine solche Umgebung die Schaltung zur Steuerung des Betriebsum
fangs der programmierbaren Impedanzsteuerschaltung wie folgt aufge
baut.
Eine Stromquelle umfasst mehrere PMOS-Transistoren, wobei in Fig. 9
drei PMOS-Transistoren mit den Bezugszeichen PMOS1, PMOS2 und
PMOS3 gezeigt sind, wobei es sich versteht, dass je nach Bedarf auch
mehr davon vorgesehen sein können. Wenn die Gate-Spannung bei lei
tend geschaltetem PMOS1 die Drain-Spannung erreicht, wird der be
nachbarte PMOS2 leitend geschaltet, was den Betriebsbereich erweitert.
Ein zwischen die Gate- und die Source-Elektrode eines jeweiligen
PMOS-Transistors eingeschleifter Kondensator C ist vorzugsweise dafür
vorgesehen, Rauschen der Gate/Source-Spannung Vgs in Reaktion auf
Änderungen des Stromwertes zu minimieren, die durch Änderungen der
VDDQ-Spannung hervorgerufen werden.
Wie die obige Beschreibung vorteilhafter Ausführungsbeispiele zeigt,
weist die erfindungsgemäße programmierbare Impedanzsteuerschaltung
den Vorteil auf, dass sie eine interne Impedanz in Übereinstimmung mit
einer externen Impedanz zu erzeugen vermag, obwohl sich die in einem
Chip benötigte interne Impedanz von der externen Impedanz unter
scheidet. Die Schaltung verwendet außerdem eine Referenzspannung
zur Erzeugung der internen Impedanz für die externe Impedanz als ei
nem optimalen Widerstandswert.
Claims (17)
1. Programmierbare Impedanzsteuerschaltung mit
einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zuge führt wird,
einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands und
einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, gekennzeichnet durch
einen Referenzspannungsgenerator (130) zur Erzeugung einer dritten Spannung (Vref) als einer Referenzspannung für die zweite Spannung entsprechend dem N/(N+M)-fachen der ersten Spannung, wobei das M-fache der internen Impedanz für das N-fache der externen Impedanz verwendet wird, mit N = M oder N≠M.
einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zuge führt wird,
einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands und
einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, gekennzeichnet durch
einen Referenzspannungsgenerator (130) zur Erzeugung einer dritten Spannung (Vref) als einer Referenzspannung für die zweite Spannung entsprechend dem N/(N+M)-fachen der ersten Spannung, wobei das M-fache der internen Impedanz für das N-fache der externen Impedanz verwendet wird, mit N = M oder N≠M.
2. Programmierbare Impedanzsteuerschaltung mit
einem Spannungsteiler mit einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird, und einem externen Widerstand (102) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands, wobei der Spannungsteiler eine zweite Spannung abgibt, gekennzeichnet durch
einen Referenzspannungsgenerator (130), der zur Erzeugung ei ner dritten Spannung eingerichtet ist, die dem N/(N+M)-fachen der ers ten Spannung entspricht und eine Referenzspannung für die zweite Spannung bildet, wobei die M-fache interne Impedanz für die N-fache externe Impedanz verwendet wird, mit N = M oder N≠M.
einem Spannungsteiler mit einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird, und einem externen Widerstand (102) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands, wobei der Spannungsteiler eine zweite Spannung abgibt, gekennzeichnet durch
einen Referenzspannungsgenerator (130), der zur Erzeugung ei ner dritten Spannung eingerichtet ist, die dem N/(N+M)-fachen der ers ten Spannung entspricht und eine Referenzspannung für die zweite Spannung bildet, wobei die M-fache interne Impedanz für die N-fache externe Impedanz verwendet wird, mit N = M oder N≠M.
3. Programmierbare Impedanzsteuerschaltung nach Anspruch 1 oder
2, weiter dadurch gekennzeichnet, dass der Referenzspannungsgenera
tor die dritte Spannung (Vref) an einer Stelle zwischen einem mit der
ersten Spannung verbundenen ersten Widerstand (R1) und einem mit
Masse verbundenen zweiten Widerstand (R2) abgibt und das Verhältnis
des ersten Widerstands zum zweiten Widerstand gleich dem Verhältnis
von M zu N ist.
4. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 1 bis 3, weiter gekennzeichnet durch einen Detektor (120), der
zum Detektieren einer zur Referenzspannung für den externen Wider
stand gehörigen Impedanz und Abgeben eines Rückkopplungssignals
zum MOS-Feld eingerichtet ist.
5. Programmierbare Impedanzsteuerschaltung nach Anspruch 3 oder
4, weiter dadurch gekennzeichnet, dass der Detektor ein Signal erzeugt,
das einer Impedanz der Referenzspannung für den externen Widerstand
entspricht, und dieses abgibt und gleichzeitig zum MOS-Feld rückkop
pelt.
6. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 3 bis 5, weiter dadurch gekennzeichnet, dass der Detektor ei
nen Strom generiert, welcher der Impedanz der Referenzspannung für
einen externen Widerstand entspricht, und das Stromsignal abgibt und
gleichzeitig zum MOS-Feld rückkoppelt.
7. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 1 bis 6, weiter dadurch gekennzeichnet, dass das MOS-Feld mit
einer Mehrzahl von PMOS-Transistoren aufgebaut ist, und einen zusätz
lich benachbarten PMOS-Transistor leitend schaltet, wenn bei einem
leitend geschalteten PMOS-Transistor die Gate-Spannung den Wert der
Drain-Spannung erreicht.
8. Programmierbare Impedanzsteuerschaltung nach Anspruch 7,
weiter dadurch gekennzeichnet, dass das MOS-Feld eine Kapazität (C)
beinhaltet, die zwischen eine Gate- und eine Source-Elektrode des je
weiligen PMOS-Transistors eingeschleift ist.
9. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 4 bis 8, weiter gekennzeichnet durch ein zwischen den Aus
gang der Kontaktstelle und den Detektor eingeschleiftes Tiefpassfilter
(103).
10. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 5 bis 9, weiter gekennzeichnet durch einen Pull-up-Schaltkreis,
der ein Signal oder einen Strom in Abhängigkeit von einer Pull-up-
Information abgibt, und einen Pull-down-Schaltkreis, der ein Signal oder
einen Strom in Abhängigkeit von einer Pull-down-Information abgibt,
wobei die der Impedanz entsprechende Signal- oder Strominformation,
die von einem Detektor des Pull-up-Schaltkreises generiert wird, zur Er
zeugung einer Signal- oder Strominformation rückgekoppelt wird, die der
Impedanz eines Detektors des Pull-down-Schaltkreises entspricht.
11. Programmierbare Impedanzsteuerschaltung nach Anspruch 10,
weiter gekennzeichnet durch einen Stromspiegel zur Verringerung einer
Aufwärts/Abwärts-Fehlanpassung des Pull-up-Schaltkreises und des
Pull-down-Schaltkreises.
12. Programmierbare Impedanzsteuerschaltung, die eine M-fache in
terne Impedanz für eine N-fache externe Impedanz, mit N≠M, verwen
det, mit
einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zuge führt wird,
einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands und
einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, dadurch gekennzeichnet, dass
die programmierbare Impedanzsteuerschaltung einen Pull-up- Schaltkreis und einen Pull-down-Schaltkreis aufweist,
wobei der Pull-up-Schaltkreis ein erstes MOS-Feld (101), dem die erste Spannung zugeführt wird, den externen Widerstand (RQ) mit dem N-fachen der externen Impedanz, die Kontaktstelle (P1), welche die zweite Spannung abgibt, einen ersten Referenzspannungsgenerator (130) zur Erzeugung einer dem N/(N+M)-fachen der ersten Spannung entsprechenden ersten Referenzspannung für die von der Kontaktstelle abgegebene zweite Spannung, einen ersten Komparator (121) zum Vergleichen der zweiten Spannung mit der ersten Referenzspannung und Abgeben einer Impedanzinformation gemäß der ersten Referenz spannung für die zweite Spannung sowie einen ersten Zähler (123) zur Erzeugung eines Signals, das der vom ersten Komparator abgegebenen Impedanzinformation entspricht, und Abgeben desselben an einen Auf wärts-Treiber und ein Aufwärts-Abschlusselement (159) und Rückkop peln desselben zum ersten MOS-Feld umfasst und
wobei der Pull-down-Schaltkreis ein zweites MOS-Feld (107), dem die erste Spannung zugeführt wird und welches das vom ersten Zähler abgegebene Signal zur Steuerung einer Impedanz empfängt, ein drittes MOS-Feld (109), das einerseits mit dem zweiten MOS-Feld und ande rerseits mit Masse verbunden ist, einen zweiten Komparator (141) zum Vergleichen der durch Kombination des zweiten MOS-Feldes und des dritten MOS-Feldes erhaltenen dritten Spannung mit der zweiten Refe renzspannung, die halb so groß wie die erste Spannung ist, um eine Im pedanzinformation gemäß der zweiten Referenzspannung für die dritte Spannung abzugeben, sowie einen zweiten Zähler (143) zur Erzeugung eines Signals, das der vom zweiten Komparator abgegebenen Impe danzinformation entspricht, und Abgeben desselben zu einem Abwärts- Treiber und einem Abwärts-Abschlusselement (161) sowie zum Rück koppeln desselben zum dritten MOS-Feld aufweist.
einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zuge führt wird,
einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands und
einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, dadurch gekennzeichnet, dass
die programmierbare Impedanzsteuerschaltung einen Pull-up- Schaltkreis und einen Pull-down-Schaltkreis aufweist,
wobei der Pull-up-Schaltkreis ein erstes MOS-Feld (101), dem die erste Spannung zugeführt wird, den externen Widerstand (RQ) mit dem N-fachen der externen Impedanz, die Kontaktstelle (P1), welche die zweite Spannung abgibt, einen ersten Referenzspannungsgenerator (130) zur Erzeugung einer dem N/(N+M)-fachen der ersten Spannung entsprechenden ersten Referenzspannung für die von der Kontaktstelle abgegebene zweite Spannung, einen ersten Komparator (121) zum Vergleichen der zweiten Spannung mit der ersten Referenzspannung und Abgeben einer Impedanzinformation gemäß der ersten Referenz spannung für die zweite Spannung sowie einen ersten Zähler (123) zur Erzeugung eines Signals, das der vom ersten Komparator abgegebenen Impedanzinformation entspricht, und Abgeben desselben an einen Auf wärts-Treiber und ein Aufwärts-Abschlusselement (159) und Rückkop peln desselben zum ersten MOS-Feld umfasst und
wobei der Pull-down-Schaltkreis ein zweites MOS-Feld (107), dem die erste Spannung zugeführt wird und welches das vom ersten Zähler abgegebene Signal zur Steuerung einer Impedanz empfängt, ein drittes MOS-Feld (109), das einerseits mit dem zweiten MOS-Feld und ande rerseits mit Masse verbunden ist, einen zweiten Komparator (141) zum Vergleichen der durch Kombination des zweiten MOS-Feldes und des dritten MOS-Feldes erhaltenen dritten Spannung mit der zweiten Refe renzspannung, die halb so groß wie die erste Spannung ist, um eine Im pedanzinformation gemäß der zweiten Referenzspannung für die dritte Spannung abzugeben, sowie einen zweiten Zähler (143) zur Erzeugung eines Signals, das der vom zweiten Komparator abgegebenen Impe danzinformation entspricht, und Abgeben desselben zu einem Abwärts- Treiber und einem Abwärts-Abschlusselement (161) sowie zum Rück koppeln desselben zum dritten MOS-Feld aufweist.
13. Programmierbare Impedanzsteuerschaltung, die eine M-fache in
terne Impedanz für eine N-fache externe Impedanz, mit N≠M, verwen
det,
gekennzeichnet durch
einen Pull-up-Schaltkreis mit einer PMOS-Stromquelle, der eine erste Spannung (VDDQ) oder eine zweite Spannung (VDD) zugeführt wird, einem externen Widerstand (RQ) gleich dem N-fachen der exter nen Impedanz, einer Kontaktstelle P1, die eine durch Kombination der PMOS-Stromquelle und des externen Widerstands erhaltene dritte Spannung abgibt, einem ersten Referenzspannungsgenerator (210) zur Erzeugung einer dem N/(N+M)-fachen der ersten Spannung entspre chenden vierten Referenzspannung als einer Referenzspannung für die von der Kontaktstelle abgegebene dritte Spannung, einem ersten Kom parator (223) zum Vergleichen der dritten Spannung mit der vierten Spannung und Abgeben einer Impedanzinformation gemäß der vierten Spannung für die dritte Spannung als eine Strominformation und Rück koppeln derselben zur PMOS-Stromquelle, einem Stromspiegel zum Kopieren der Strominformation vom ersten Komparator, einem zweiten Komparator (231) zum Vergleichen der Ausgangsspannung des Strom spiegels mit einer zweiten Referenzspannung, die halb so groß wie die erste Spannung ist, und Abgeben einer entsprechenden Vergleichsin formation sowie einem ersten Zähler zum Erzeugen eines Signals, das der vom zweiten Komparator abgegebenen Impedanzinformation ent spricht und Abgeben desselben zu einem Aufwärts-Treiber und einem Aufwärts-Abschlusselement (249) und Rückkoppeln desselben zu einem ersten MOS-Feld und
einem Pull-down-Schaltkreis mit einem zweiten MOS-Feld (129), dem die erste Spannung zugeführt wird, einer NMOS-Einheit, die einer seits mit dem zweiten MOS-Feld und andererseits mit Masse verbunden ist, einem dritten Komparator (241) zum Vergleichen einer durch Kombi nation des zweiten MOS-Feldes und der NMOS-Einheit erhaltenen fünf ten Spannung mit der zweiten Referenzspannung und Abgeben einer Impedanzinformation gemäß der zweiten Referenzspannung für die fünf te Spannung und einem zweiten Zähler 243 zum Erzeugen eines Sig nals, das der vom dritten Komparator abgegebenen Impedanz ent spricht, und Abgeben desselben zu einem Abwärts-Treiber und einem Abwärts-Abschlusselement (251) und Rückkoppeln zum zweiten MOS- Feld.
einen Pull-up-Schaltkreis mit einer PMOS-Stromquelle, der eine erste Spannung (VDDQ) oder eine zweite Spannung (VDD) zugeführt wird, einem externen Widerstand (RQ) gleich dem N-fachen der exter nen Impedanz, einer Kontaktstelle P1, die eine durch Kombination der PMOS-Stromquelle und des externen Widerstands erhaltene dritte Spannung abgibt, einem ersten Referenzspannungsgenerator (210) zur Erzeugung einer dem N/(N+M)-fachen der ersten Spannung entspre chenden vierten Referenzspannung als einer Referenzspannung für die von der Kontaktstelle abgegebene dritte Spannung, einem ersten Kom parator (223) zum Vergleichen der dritten Spannung mit der vierten Spannung und Abgeben einer Impedanzinformation gemäß der vierten Spannung für die dritte Spannung als eine Strominformation und Rück koppeln derselben zur PMOS-Stromquelle, einem Stromspiegel zum Kopieren der Strominformation vom ersten Komparator, einem zweiten Komparator (231) zum Vergleichen der Ausgangsspannung des Strom spiegels mit einer zweiten Referenzspannung, die halb so groß wie die erste Spannung ist, und Abgeben einer entsprechenden Vergleichsin formation sowie einem ersten Zähler zum Erzeugen eines Signals, das der vom zweiten Komparator abgegebenen Impedanzinformation ent spricht und Abgeben desselben zu einem Aufwärts-Treiber und einem Aufwärts-Abschlusselement (249) und Rückkoppeln desselben zu einem ersten MOS-Feld und
einem Pull-down-Schaltkreis mit einem zweiten MOS-Feld (129), dem die erste Spannung zugeführt wird, einer NMOS-Einheit, die einer seits mit dem zweiten MOS-Feld und andererseits mit Masse verbunden ist, einem dritten Komparator (241) zum Vergleichen einer durch Kombi nation des zweiten MOS-Feldes und der NMOS-Einheit erhaltenen fünf ten Spannung mit der zweiten Referenzspannung und Abgeben einer Impedanzinformation gemäß der zweiten Referenzspannung für die fünf te Spannung und einem zweiten Zähler 243 zum Erzeugen eines Sig nals, das der vom dritten Komparator abgegebenen Impedanz ent spricht, und Abgeben desselben zu einem Abwärts-Treiber und einem Abwärts-Abschlusselement (251) und Rückkoppeln zum zweiten MOS- Feld.
14. Programmierbare Impedanzsteuerschaltung nach Anspruch 12
oder 13, gekennzeichnet durch ein Tiefpassfilter (103, 221) zwischen
der Kontaktstelle (P1) und dem ersten Komparator (121, 223) und ein
Tiefpassfilter (105, 225) zwischen dem ersten Referenzspannungsgene
rator (130, 210) und dem ersten Komparator (121, 223).
15. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 12 bis 14, weiter dadurch gekennzeichnet, dass der erste Refe
renzspannungsgenerator die vierte Spannung zwischen einem ersten
Widerstand (R1), der mit der ersten Spannung verbunden ist, und einem
zweiten Widerstand (R2) abgibt, der mit Masse verbunden ist, wobei das
Verhältnis des ersten zum zweiten Widerstandswert gleich dem Verhält
nis von M zu N ist.
16. Programmierbare Impedanzsteuerschaltung nach einem der An
sprüche 13 bis 15, weiter dadurch gekennzeichnet, dass die Stromquelle
mehrere PMOS-Elemente beinhaltet und ein zusätzliches, benachbartes
PMOS-Element leitend schaltet, wenn die Gate-Spannung des leitend
geschalteten PMOS-Elementes eine Drain-Spannung erreicht, um den
Betriebsbereich auszudehnen.
17. Programmierbare Impedanzsteuerschaltung nach Anspruch 16,
weiter dadurch gekennzeichnet, dass die Stromquelle einen Kondensa
tor (C) zwischen der Gate- und der Source-Elektrode des jeweiligen
PMOS-Elementes beinhaltet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0070879A KR100375986B1 (ko) | 2000-11-27 | 2000-11-27 | 프로그래머블 임피던스 제어회로 |
KR2000-70879 | 2000-11-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10146825A1 true DE10146825A1 (de) | 2002-06-13 |
DE10146825B4 DE10146825B4 (de) | 2009-08-27 |
Family
ID=19701636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10146825A Expired - Lifetime DE10146825B4 (de) | 2000-11-27 | 2001-09-19 | Programmierbare Impedanzsteuerschaltung |
Country Status (5)
Country | Link |
---|---|
US (2) | US6525558B2 (de) |
JP (1) | JP4338920B2 (de) |
KR (1) | KR100375986B1 (de) |
DE (1) | DE10146825B4 (de) |
TW (1) | TW544561B (de) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10118863A1 (de) * | 2001-04-18 | 2002-10-31 | Infineon Technologies Ag | Elektrische Schaltung |
US7102200B2 (en) * | 2001-09-04 | 2006-09-05 | Intel Corporation | On-die termination resistor with analog compensation |
US7733119B1 (en) * | 2002-04-03 | 2010-06-08 | Cirrus Logic, Inc. | Single-resistor static programming circuits and methods |
KR100495660B1 (ko) * | 2002-07-05 | 2005-06-16 | 삼성전자주식회사 | 온-다이 종결 회로를 구비한 반도체 집적 회로 장치 |
US6998875B2 (en) * | 2002-12-10 | 2006-02-14 | Ip-First, Llc | Output driver impedance controller |
US6985008B2 (en) * | 2002-12-13 | 2006-01-10 | Ip-First, Llc | Apparatus and method for precisely controlling termination impedance |
US6949949B2 (en) * | 2002-12-17 | 2005-09-27 | Ip-First, Llc | Apparatus and method for adjusting the impedance of an output driver |
US6768351B1 (en) * | 2003-03-26 | 2004-07-27 | Intel Corporation | Apparatus and a method for pMOS drain current degradation compensation |
DE10318523B4 (de) * | 2003-04-24 | 2012-02-02 | Qimonda Ag | Verfahren zum Einstellen einer Terminierungsspannung und eine Eingangsschaltung |
US6924660B2 (en) * | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
TW200520378A (en) * | 2003-12-09 | 2005-06-16 | Prolific Technology Inc | Impedance matching circuit and method |
US7057415B2 (en) * | 2003-12-10 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Output buffer compensation control |
US6980020B2 (en) * | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
TWI304529B (en) * | 2004-01-30 | 2008-12-21 | Realtek Semiconductor Corp | Impedance control circuit and method thereof |
US7115210B2 (en) * | 2004-02-02 | 2006-10-03 | International Business Machines Corporation | Measurement to determine plasma leakage |
TWI373925B (en) * | 2004-02-10 | 2012-10-01 | Tridev Res L L C | Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit |
US7508898B2 (en) | 2004-02-10 | 2009-03-24 | Bitwave Semiconductor, Inc. | Programmable radio transceiver |
US7248636B2 (en) * | 2004-04-20 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Systems and methods for adjusting an output driver |
US7888962B1 (en) * | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
JP4562175B2 (ja) * | 2004-08-31 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 終端抵抗調整回路 |
US7106074B2 (en) * | 2004-09-30 | 2006-09-12 | Lsi Logic Corporation | Technique for measurement of programmable termination resistor networks on rapidchip and ASIC devices |
KR100699828B1 (ko) | 2004-10-11 | 2007-03-27 | 삼성전자주식회사 | 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법 |
US7196567B2 (en) * | 2004-12-20 | 2007-03-27 | Rambus Inc. | Systems and methods for controlling termination resistance values for a plurality of communication channels |
KR100702838B1 (ko) * | 2005-05-09 | 2007-04-03 | 삼성전자주식회사 | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 |
KR100655083B1 (ko) * | 2005-05-11 | 2006-12-08 | 삼성전자주식회사 | 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법 |
JP2007006277A (ja) * | 2005-06-24 | 2007-01-11 | Nec Electronics Corp | インピーダンス制御回路およびインピーダンス制御方法 |
KR100674978B1 (ko) * | 2005-06-27 | 2007-01-29 | 삼성전자주식회사 | 반도체 장치의 일부 어드레스 핀의 터미네이션 값을조절하는 방법 및 이를 이용한 반도체 장치 |
US7389194B2 (en) * | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
US7535250B2 (en) * | 2005-08-22 | 2009-05-19 | Micron Technology, Inc. | Output impedance calibration circuit with multiple output driver models |
JP4618600B2 (ja) * | 2005-10-17 | 2011-01-26 | エルピーダメモリ株式会社 | キャリブレーション回路及びこれを備えた半導体装置 |
US7626416B2 (en) * | 2005-12-12 | 2009-12-01 | Micron Technology, Inc. | Method and apparatus for high resolution ZQ calibration |
KR100849065B1 (ko) * | 2005-12-15 | 2008-07-30 | 주식회사 하이닉스반도체 | 동기식 메모리 장치의 드라이버 및 오디티 임피던스 조절방법 |
US7439760B2 (en) | 2005-12-19 | 2008-10-21 | Rambus Inc. | Configurable on-die termination |
US7514954B2 (en) * | 2006-05-10 | 2009-04-07 | Micron Technology, Inc. | Method and apparatus for output driver calibration |
US7312629B2 (en) * | 2006-05-17 | 2007-12-25 | Sony Corporation | Programmable impedance control circuit calibrated at Voh, Vol level |
US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
US7672645B2 (en) * | 2006-06-15 | 2010-03-02 | Bitwave Semiconductor, Inc. | Programmable transmitter architecture for non-constant and constant envelope modulation |
US7557603B2 (en) * | 2006-08-29 | 2009-07-07 | Micron Technology, Inc. | Method and apparatus for output driver calibration, and memory devices and system embodying same |
US7411407B2 (en) * | 2006-10-13 | 2008-08-12 | Agilent Technologies, Inc. | Testing target resistances in circuit assemblies |
CN101636915A (zh) | 2006-10-25 | 2010-01-27 | Nxp股份有限公司 | 确定rf电路的片上负载阻抗 |
KR100866928B1 (ko) * | 2006-10-31 | 2008-11-04 | 주식회사 하이닉스반도체 | 적은 전류를 소모하는 온 다이 터미네이션 장치. |
JP4891029B2 (ja) * | 2006-11-02 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7372295B1 (en) * | 2006-12-22 | 2008-05-13 | Altera Corporation | Techniques for calibrating on-chip termination impedances |
KR100879782B1 (ko) * | 2007-06-26 | 2009-01-22 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 |
WO2009042236A1 (en) * | 2007-09-27 | 2009-04-02 | Cypress Semiconductor Corporation | Circuits and methods for programming integrated circuit input and output impedance |
JP5006231B2 (ja) * | 2008-02-26 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | インピーダンス調整回路 |
KR20090121470A (ko) | 2008-05-22 | 2009-11-26 | 주식회사 하이닉스반도체 | 임피던스 교정 회로를 포함하는 반도체 메모리 장치 |
US7782080B2 (en) * | 2008-09-09 | 2010-08-24 | Promos Technologies Pte.Ltd. | High capacitive load and noise tolerant system and method for controlling the drive strength of output drivers in integrated circuit devices |
KR101006090B1 (ko) * | 2008-12-29 | 2011-01-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7696778B1 (en) * | 2009-01-16 | 2010-04-13 | Micron Technology, Inc. | Systems and methods for detecting terminal state and setting output driver impedance |
JP2011101143A (ja) * | 2009-11-05 | 2011-05-19 | Elpida Memory Inc | 半導体装置及びそのシステムとキャリブレーション方法 |
KR20110051860A (ko) * | 2009-11-11 | 2011-05-18 | 삼성전자주식회사 | 전류 소모를 줄이는 온 다이 터미네이션 구조를 갖는 반도체 장치 및 그 터미네이션 방법 |
KR101105543B1 (ko) * | 2010-12-16 | 2012-01-17 | 배문옥 | 입체 녹화용 식물 재배 용기 및 이를 이용한 입체 녹화 시스템 |
US8598861B2 (en) * | 2011-12-19 | 2013-12-03 | O2Micro Inc. | Circuit and method for providing a reference signal |
WO2013115920A1 (en) * | 2012-01-31 | 2013-08-08 | Rambus Inc. | Modulated on-die termination |
DE102012104590A1 (de) * | 2012-05-29 | 2013-12-05 | Infineon Technologies Ag | Treiberschaltung |
US9684350B2 (en) * | 2015-03-27 | 2017-06-20 | Intel Corporation | Calibration scheme for improving flexibility on platform implementation |
US9780785B2 (en) * | 2015-12-21 | 2017-10-03 | Integrated Silicon Solution, Inc. | Calibration circuit for on-chip drive and on-die termination |
FR3052271B1 (fr) | 2016-06-06 | 2020-06-05 | STMicroelectronics (Alps) SAS | Dispositif d'asservissement de tension |
JP6902947B2 (ja) * | 2016-08-26 | 2021-07-14 | エイブリック株式会社 | 半導体装置 |
US9893718B1 (en) | 2016-10-17 | 2018-02-13 | Globalfoundries Inc. | Transmission driver impedance calibration circuit |
US10348270B2 (en) | 2016-12-09 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
TWI634740B (zh) * | 2017-01-18 | 2018-09-01 | 瑞昱半導體股份有限公司 | 阻抗匹配電路與應用阻抗匹配電路的積體電路 |
US10193711B2 (en) | 2017-06-22 | 2019-01-29 | Micron Technology, Inc. | Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device |
US10615798B2 (en) | 2017-10-30 | 2020-04-07 | Micron Technology, Inc. | Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance |
US11947374B2 (en) | 2019-02-04 | 2024-04-02 | Sentient Technology Holdings, LLC | Power supply for electric utility underground equipment |
US10917093B1 (en) * | 2019-11-05 | 2021-02-09 | Micron Technology, Inc. | Self-adaptive termination impedance circuit |
US10747245B1 (en) | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
CN112585681B (zh) * | 2020-11-26 | 2023-12-19 | 长江存储科技有限责任公司 | 用于多管芯操作的动态峰值功率管理 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3518562B2 (ja) * | 1995-02-17 | 2004-04-12 | 株式会社ルネサステクノロジ | 半導体装置 |
US5666078A (en) * | 1996-02-07 | 1997-09-09 | International Business Machines Corporation | Programmable impedance output driver |
US5955894A (en) * | 1997-06-25 | 1999-09-21 | Sun Microsystems, Inc. | Method for controlling the impedance of a driver circuit |
JP3515025B2 (ja) * | 1999-09-22 | 2004-04-05 | 株式会社東芝 | 半導体装置 |
-
2000
- 2000-11-27 KR KR10-2000-0070879A patent/KR100375986B1/ko active IP Right Grant
-
2001
- 2001-07-13 US US09/905,360 patent/US6525558B2/en not_active Expired - Lifetime
- 2001-07-16 TW TW090117326A patent/TW544561B/zh not_active IP Right Cessation
- 2001-09-19 DE DE10146825A patent/DE10146825B4/de not_active Expired - Lifetime
- 2001-11-01 JP JP2001336833A patent/JP4338920B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-04 US US10/357,841 patent/US6661250B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030116810A1 (en) | 2003-06-26 |
US6525558B2 (en) | 2003-02-25 |
KR20020041121A (ko) | 2002-06-01 |
JP2002246878A (ja) | 2002-08-30 |
TW544561B (en) | 2003-08-01 |
US6661250B2 (en) | 2003-12-09 |
JP4338920B2 (ja) | 2009-10-07 |
US20020063576A1 (en) | 2002-05-30 |
DE10146825B4 (de) | 2009-08-27 |
KR100375986B1 (ko) | 2003-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10146825A1 (de) | Programmierbare Impedanzsteuerschaltung | |
DE69814250T2 (de) | Spannungsregelung mit Lastpolstabilisation | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE2935858C2 (de) | ||
DE102005039138B4 (de) | Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung | |
DE102005048575A1 (de) | Impedanzeinstellschaltung, integriertes Schaltungsbauelement und Impedanzsteuerverfahren | |
DE102007039604A1 (de) | Kalibrierungsschaltung, damit ausgestattete Halbleitervorrichtung und Verfahren zur Einstellung der Ausgangseigenschaften der Halbleitervorrichtung | |
DE102004039161A1 (de) | Faltender Analog/Digital-Wandler, der kalibriert werden kann, und Verfahren dafür | |
DE102004017863B4 (de) | Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung | |
DE19815878A1 (de) | Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen und Ausgangstreiberschaltung für ein derartiges Verfahren | |
DE60115041T2 (de) | Puffer mit kompensierender steuerungsstärke | |
CH690950A5 (de) | Temperaturstabilisierter Oszillator und Verwendung desselben in einem Näherungsschalter. | |
DE102004057273A1 (de) | Spannungserzeugungsschaltung | |
DE102005009593B4 (de) | Verfahren und Vorrichtung zum Einstellen der Ausgangsimpedanz einer Treiberstufe | |
DE112021003387T5 (de) | Oszillatorschaltung, vorrichtung und verfahren zur erzeugung eines oszillatorsignals | |
DE3832448A1 (de) | Messverstaerker mit programmierbarer verstaerkung | |
DE10250576A1 (de) | Schaltungsanordnung zur Signalsymmetrierung in gegenphasigen Bustreibern | |
DE10211596B4 (de) | Abstimmschaltung für einen Sensor für eine physikalische Grösse | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE19621228A1 (de) | Digital einstellbarer Quarzoszillator mit monolithisch integrierter Oszillatorschaltung | |
EP0763916B1 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE102007043398B4 (de) | Signalübertragungsschaltung | |
DE3402319C2 (de) | Anordnung zum selektiven Koppeln zweier Signale über Feldeffekttransistoren entgegengesetzten Leitungstyps | |
DE102005024955B4 (de) | Signalpegelumsetzungsschaltung zur Signalpegelverschiebung eines Logiksignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |