DE102004013681B3 - Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben - Google Patents
Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102004013681B3 DE102004013681B3 DE102004013681A DE102004013681A DE102004013681B3 DE 102004013681 B3 DE102004013681 B3 DE 102004013681B3 DE 102004013681 A DE102004013681 A DE 102004013681A DE 102004013681 A DE102004013681 A DE 102004013681A DE 102004013681 B3 DE102004013681 B3 DE 102004013681B3
- Authority
- DE
- Germany
- Prior art keywords
- coupling
- semiconductor chips
- substrate
- chip
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Abstract
Die Erfindung betrifft ein Halbleitermodul (4) mit einem Kopplungssubstrat (1) und Verfahren zur Herstellung derselben. Das Kopplungssubstrat (1) dient der internen elektrischen Kopplung integrierter Schaltung benachbarter Halbleiterchips (2, 3). Die Halbleiterchips (2, 3) weisen integrierte Schaltungen auf und sind auf einer Trägerstruktur angeordnet. Die Halbleiterchips (2, 3) stehen extern mit Außenkontakten (22) in Verbindung. Das Kopplungssubstrat (1) überlappt Randbereiche (6, 7) der benachbarten Halbleiterchips (2, 3).
Description
- Die Erfindung betrifft ein Halbleitermodul mit einem Kopplungssubstrat zur elektrischen Kopplung integrierter Schaltung benachbarter Chips und ein Verfahren zur Herstellung des Halbleitermoduls. Die Halbleiterchips mit ihren integrierten Schaltungen sind nebeneinander auf einem Verdrahtungssubstrat angeordnet und elektrisch über das Verdrahtungssubstrat mit Außenkontakten des Halbleitermoduls verbunden.
- Elektrische Verbindungen der integrierten Schaltungen untereinander, ohne Kombination mit einem Außenkontakt werden als interne Verbindungen bezeichnet und üblicherweise durch Drahtbonden von Halbleiterchip zu Halbleiterchip realisiert. Das hat den Nachteil, dass die zu verbindenden Kontaktflächen der integrierten Schaltungen in gleicher Reihenfolge für beide Halbleiterchips entlang ihrer benachbarten Kanten vorliegen müssen, da Kreuzungen von Bonddrähten zu Kurzschlüssen führen können. Außerdem ist durch die erforderlichen Bondwerkzeuge die Verbindungsdichte zwischen den integrierten Schaltungen benachbarter Halbleiterchips auf wenige interne Verbindungen beschränkt.
- Aus der
EP 509 825 A2 - Schließlich ist es möglich, ergänzende Verbindungen über zusätzliche Flipchip-Kontakte der beteiligten Halbleiterchips und des Verdrahtungssubstrats zu schaffen, wobei auch hier sehr schnell die Grenzen der Verbindungsdichten in dem Umverdrahtungssubstrat erreicht werden und damit die Kosten explosionsartig steigen.
- Aufgabe der Erfindung ist es, ein Halbleitermodul zu schaffen und ein Verfahren zu seiner Herstellung anzugeben, das die Anforderung an die Verdrahtungsdichte eines Verdrahtungssubstrats nicht erhöht und dennoch ermöglicht, dass integrierte Schaltungen nebeneinander angeordneter Halbleiterchips des Halbleitermoduls teilweise intern miteinander verschaltet werden können. Ferner ist es Aufgabe der Erfindung, eine preiswerte Lösung dieser Aufgabe anzugeben.
- Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildung der Erfindung ergeben sich aus den Unteransprüchen.
- Erfindungsgemäß wird ein Halbleitermodul mit einem Kopplungssubstrat zur elektrischen Kopplung integrierter Schaltung benachbarter Halbleiterchips geschaffen. Das Halbleitermodul weist Halbleiterchips mit integrierten Schaltungen auf. Diese Halbleiterchips sind auf einem Verdrahtungssubstrat angeordnet, über das die Halbleiterchips mit Außenkontakten des Halbleitermoduls elektrisch in Verbindung stehen, wobei das Verdrahtungssubstrat die wenige 10 μm großen Kontaktflächen der Halbleiterchips über Verdrahtungsstrukturen mit den Außenkontakten, die Dimensionen von einigen 100 μm aufweisen, elektrisch verbindet. Die Verdrahtung kann auch Flachleiterstrukturen aufweisen, die mit Hilfe eines Flachleiterrahmens bzw. eines "Leadframes" gebildet sind. Das Kopplungssubstrat zur elektrischen Kopplung der integrierten Schaltung der benachbarten Halbleiterchips überlappt Randbereiche dieser benachbarten Halbleiterchips. Auf der aktiven Oberseite der Halbleiterchips sind Chipkontaktflächen angeordnet, die über das Kopplungssubstrat elektrisch miteinander in Verbindung stehen.
- Ein derartiges Halbleitermodul hat den Vorteil, dass interne Verbindungen zwischen den integrierten Schaltungen benachbarter Halbleiterchips nicht über das relativ kostenintensive Verdrahtungssubstrat laufen müssen, sondern vielmehr über ein relativ preiswertes Kopplungssubstrat miteinander gekoppelt werden können. Des Weiteren hat diese Lösung den Vorteil, dass es kein Problem ist, über das Kopplungssubstrat auch Kreuzungen von Zuordnungen zu den Kontaktflächen der Halbleiterchips zuzulassen. Somit ist der Anwender nicht daran gebunden, eine strikte Reihenfolge gegenüberliegender Kontaktflächen vorzusehen. Er kann sogar im Extremfall eine links oben auf einem Halbleiterchip liegende Kontaktfläche einer integrierten Schaltung mit einer rechts unten angeordneten Kontaktfläche einer integrierten Schaltung eines benachbarten Halbleiterchips verbinden. Dazu weist das Kopplungssubstrat eine Oberseite mit Kopplungskontaktflächen und eine der Oberseite gegenüberliegende Unterseite auf. Der Spalt zwischen den Halbleiterchips, der von dem Kopplungssubstrat überbrückt wird, kann mit einer Kunststoffmasse aufgefüllt sein. Dieser aufgefüllte Spalt verleiht dem Kopplungssubstrat einen zusätzlichen Halt und stabilisiert mechanisch das flachen Halbleitermodul.
- In einer bevorzugten Ausführungsform der Erfindung weist das Kopplungssubstrat eine Symmetrieachse auf, zu der die Kopplungskontaktflächen spiegelsymmetrisch angeordnet sind und über Kopplungsleiterbahnen des Kopplungssubstrats miteinander elektrisch in Verbindung stehen. Von derartig symmetrisch angeordneten Kopplungsflächen können dann jeweils Verbindungen zu entsprechend angeordneten Kontaktflächen der integrierten Schaltungen benachbarter Halbleiterbauteile auf kürzestem Wege hergestellt werden. Die Breite des Kopplungssubstrats kann den Erfordernissen dieser Verbindungen zwischen Kopplungssubstrat und Kontaktflächen benachbarter Halbleiterchips angepasst werden.
- Bei einer weiteren Ausführungsform der Erfindung stehen die Kopplungsflächen beiderseits der Symmetrieachse paarweise elektrisch in Verbindung. Diese paarweise interne Verbindung zwischen den Kopplungskontaktflächen des Kopplungssubstrats hat den Vorteil, dass keine Kreuzungen auftreten und somit ist es möglich, mit einer einlagigen Kombination aus einem isolierenden Träger und einer metallischen Verdrahtungsstruktur für die Bildung des Kopplungssubstrats auszukommen, was die Kosten des Kopplungssubstrats vermindert.
- Eine weitere vorteilhafte Kopplungskontaktflächenanordnung sieht vor, dass nicht nur Signalanschlüsse und Testanschlüsse über das Kopplungssubstrat gekoppelt werden, sondern auch Versorgungspotentiale, wie VDD und VSS über das Kopplungssubstrat angeschlossen werden. Dazu kann das Kopplungssubstrat mit seiner Länge l der Länge L der Seitenkanten der zu koppelnden Halbleiterchips angepasst werden und im Bereich der Breitseiten des Kopplungssubstrats kann eine großflächige Kopplungskontaktfläche für das jeweilige Versorgungspotential vorgesehen sein. Über mehrere parallel geschaltete Bonddrähte zu Kontaktanschlussflächen der Potentialversorgung kann somit ein langgezogener und breiter Kontaktanschlussstreifen auf den Längsseiten des Kopplungssubstrats gebildet werden, der die zu koppelnden integrierten Schaltungen mit Potentialspannungen über Bonddrähte oder Flipchip-Kontakte versorgt.
- Ferner ist es möglich die Kopplungskontaktflächen derart zu gestalten, dass 2 Bondanschlüsse darauf positioniert werden, die zu zwei benachbarten Halbleiterchips führen und diese über derartige Kopplungskontaktflächen miteinander verbindet. Dazu sind die Kopplungskontaktflächen gestaffelt auf dem Kopplungssubstrat angeordnet und derart voneinander beabstandet, dass dazwischen Bondverbindungen zu dem Versorgungspotentialen möglich sind.
- Weiterhin ist es möglich, die Kopplungskontaktflächen mit Flipchip-Kontakten zu versehen und diese derart anzuordnen, dass sie unmittelbar auf Kontaktflächen der benachbarten integrierten Schaltungen der Halbleiterchips aufgebracht werden können. Diese Kopplungsmöglichkeit stellt die kürzeste Verbindung zwischen den integrierten Schaltungen der benachbarten Halbleiterchips her. Außerdem wird durch die Flipchip-Technik das Kopplungssubstrat derart vereinfacht, dass diese Lösung für interne Verbindungen den bisherigen Lösungsvorschlägen, wie sie oben erwähnt werden, überlegen ist. Hinzu kommt, dass mit der Flipchip-Technik eine hohe Verbindungsdichte erreicht werden kann, zumal die Flipchip-Kontakte nicht mithilfe von Bondwerkzeugen aufzubringen sind, und somit eine geringere Schrittweite bzw. einen kleineren Mittelabstand zwischen den Kopplungskontaktflächen und damit auch zwischen den Kopplungsleiterbahnen ermöglichen.
- Weiterhin ist es möglich, die Kopplungskontaktflächen über Bonddrahtverbindungen zu den Chipkontaktflächen zu verbinden. In diesem Fall muss bei dem Mittelabstand zwischen den zwei Kopplungskontaktflächen die jeweilige Breite des Bondwerkzeugs berücksichtigt werden, sodass damit zwar eine größere Schrittweite erforderlich wird, jedoch die Justagemöglichkeiten bei Bonddrahtverbindungen gegenüber dem Ausrichten von Flipchip-Kontakten erheblich erleichtert wird, weil das ausführende Bedienungspersonal die zueinander zu justierenden Kopplungskontaktflächen und die Chipkontaktflächen genau beobachten kann. Dabei wird vorausgesetzt, dass sowohl die aktive Oberseite der benachbarten Halbleiterchips, als auch die Oberseiten der Kopplungssubstrate von einem Stereomikroskop aus einsehbar sind, und die Kopplungssubstrate mit ihren Unterseiten in Randbereichen der benachbarten Halbleiterchips angeordnet sind.
- Bei einer alternativen Ausführungsform der Erfindung ist das Kopplungssubstrat mit seiner Rückseite nicht auf den Randseiten der Halbleiterchips, sondern auf der Oberseite des Verdrahtungssubstrats des Halbleitermoduls derart angeordnet, dass die Randbereiche der benachbarten Halbleiterchips die Oberseite des Kopplungssubstrats überlappen. Das Kopplungssubstrat weist in dieser Ausführungsform der Erfindung Flipchip-Kontakte oder oberflächenmontierbare Kontakte auf seiner Oberseite auf, die mit den Kontaktflächen in einem überlappenden Bereich der Halbleiterchips beim Aufbringen der Halbleiterchips auf das Verdrahtungssubstrat miteinander verbindbar sind. Diese Ausführungsform der Erfindung hat den Vorteil, dass das Kopplungssubstrat durch die benachbarten Halbleiterchips fast vollständig mechanisch geschützt wird, weil die überlappenden Randbereiche der Halbleiterchips über dem Kopplungssubstrat angeordnet sind.
- Demgegenüber ist eine Anordnung, bei der das Kopplungssubstrat auf Randbereichen der Halbleiterchips überlappend mit seiner Unterseite fixiert ist und Kopplungskontaktflächen seiner Oberseite über Bondverbindung mit Chipkontaktflächen auf den aktiven Oberseiten der benachbarten Halbleiterchips elektrisch in Verbindung stehen, eine weniger vor mechanischen Beschädigungen geschützte Lösung. In diesem Fall ist es erforderlich, das gesamte Halbleitermodul mit einer Kunststoffgehäusemasse auf der Oberseite des Verdrahtungssubstrats zu beschichten, sodass die Halbleiterchips, die Bondverbindungen und die Kopplungssubstrate in der Kunststoffmasse eingebettet sind.
- Bei einer weiteren Ausführungsform der Erfindung weist das Kopplungssubstrat passive und/oder aktive Bauelemente auf, die ein Trimmen, ein Abstimmen, ein Anpassen, ein induktives Koppeln und/oder ein kapazitives Koppeln zwischen benachbarten Halbleiterchips über das Kopplungssubstrat bereitstellen. Derartige passive Bauelemente können Widerstände, Spulen und Kondensatoren sein, die abhängig von der Leitungsführung entstehen. Andererseits können auch aktive Bauelemente, wie Dünnfilmtransistoren oder Dünnfilmdioden, auf dem Kopplungssubstrat verwirklicht werden, um die Funktionalität der miteinander gekoppelten integrierten Schaltungen zu erhöhen. Schließlich ist es auch möglich, so genannte Sicherungsleitungen oder "fuses" vorzusehen, die bei Bedarf nachträglich unterbrochen werden können, um die Modularität des Halbleitermoduls zu erhöhen. Für derartige "fuses" ist es nicht einmal nötig eine besondere Leiterbahnausbildung vorzusehen, zumal bereits normale Kopplungsleiterbahnen paarweise zwischen den Kopplungskontaktflächen des Kopplungssubstrats bestehen. Diese bestehenden Leitungen können durch einfachen Laserab trag nachträglich voneinander getrennt werden. Ebenso kann auch ein IC-Bauteil mit Dünnfilmverdrahtung als Kopplungssubstrat eingesetzt werden.
- Das Kopplungssubstrat kann lang gestreckt ausgebildet sein und an die Kantenlänge L der benachbarten Halbleiterchips angepasst sein. Überschreitet die Kantenlänge L der benachbarten Halbleiterchips eine kritische Länge, so können auch zwei, drei oder mehrere Kopplungssubstrate mit einer Einzellänge l vorgesehen werden, die in ihrer Summe die Gesamtkantenlänge L erreichen können.
- Weiterhin wird vorzugsweise eine Kontaktflächenanordnung benachbarter Halbleiterchips an die Anordnung der Kopplungskontaktflächen des Kopplungssubstrats angepasst. Je genauer diese Anpassung erfolgt, umso einfacher ist es, auch bei der Anwendung von Flipchip-Kontakten für das Kopplungssubstrat eine zuverlässige Justage einzuhalten.
- Die Verfahren zur Herstellung eines Halbleitermoduls mit einem Kopplungssubstrat, wie es die Erfindung vorsieht, weisen drei Hauptvarianten auf. Diese Varianten sind abhängig davon, ob die Halbleiterchips mit Flipchip-Kontakten oder mit Bondverbindungen auf dem Verdrahtungssubstrat angeordnet sind. Außerdem sind diese Verfahren davon abhängig, ob die Kopplungssubstrate mit Flipchip-Kontakten ausgestattet sind oder für Bondverbindungen vorgesehen sind.
- In einer ersten Verfahrensvariante wird zunächst ein Verdrahtungssubstrat für ein Halbleitermodul mit benachbarten Halbleiterchips in Flipchip-Technik hergestellt, wobei die benachbarten Halbleiterchips auf ihrer aktiven Oberseite nicht nur Flipchip-Kontakte sondern auch die integrierten Schaltun gen aufweisen. Als Nächstes wird dann ein Kopplungssubstrat, das Flipchip-Kontakte auf seiner Oberseite aufweist, mit seiner Unterseite auf dem Verdrahtungssubstrat aufgebracht. Dabei wird das Kopplungssubstrat derart positioniert, dass vorgesehene Randbereiche der Halbleiterchips das Kopplungssubstrat überlappen. Alternativ kann auch die Struktur des Kopplungssubstrats mit dem Verdrahtungssubstrat elektrisch über Durchkontakte verbunden sein. Diese benachbarten Halbleiterchips weisen ebenfalls Flipchip-Kontakte auf, jedoch mit einem größeren Durchmesser als die Flipchip-Kontakte des Kopplungssubstrats. Als nächster Schritt folgt ein Aufbringen benachbarter Halbleiterchips unter Überlappung des Kopplungssubstrats und unter Verbinden der Flipchip-Kontakte des Halbleiterchips mit dem Verdrahtungssubstrat und der Flipchip-Kontakte des Kopplungssubstrats mit entsprechenden Chipkontaktflächen in den Randbereichen der aktiven Oberseiten der benachbarten Halbleiterchips.
- Dieses Verfahren hat den Vorteil, dass das Kopplungssubstrat weitgehend von den darüber und überlappend angeordneten Halbleiterchips bedeckt wird und somit vor mechanischer Beschädigung geschützt wird. Darüber hinaus hat das Verfahren den Vorteil, dass mit relativ wenigen Verfahrensschritten die Kopplung der integrierten Schaltung benachbarter Halbleiterchips durchgeführt werden kann.
- Eine zweite Variante des Verfahrens sieht als ersten Verfahrensschritt das Herstellen eines Verdrahtungssubstrats für ein Halbleitermodul mit benachbarten Halbleiterchips vor, die integrierte Schaltungen aufweisen. Anschließend werden die Halbleiterchips benachbart auf das Verdrahtungssubstrat unter stoffschlüssiger Verbindung der Rückseiten der Halbleiterchips mit Chipmontageflächen des Verdrahtungssubstrats aufge bracht. Somit ergibt sich ein freier Zugriff auf Chipkontaktflächen auf der Oberseite der Halbleiterchips. Schließlich wird auf die Oberseiten der Halbleiterchips auf benachbarten Randbereichen der Halbleiterchips ein Kopplungssubstrat aufgebracht, das Flipchip-Kontakte aufweist. Die Flipchip-Kontakte des Kopplungssubstrats werden dann mit Chipkontaktflächen benachbarter Halbleiterchips in den Überlappungsbereichen zwischen Kopplungssubstrat und den Halbleiterchips elektrisch verbunden.
- Dieses Verbinden kann vorzugsweise durch Auflöten erfolgen. Als letzter Schritt folgt noch ein Herstellen von Bondverbindungen zwischen frei zugänglichen Chipkontaktflächen von benachbarten Halbleiterchips mit dem Verdrahtungssubstrat. Dieses Verfahren hat den Vorteil, dass beim Aufbringen des Kopplungssubstrats die kürzest möglichen elektrischen Verbindungen zwischen den integrierten Schaltungen untereinander entstehen. Das Verfahren unterscheidet sich von dem ersten Verfahren dadurch, dass nun auch Bondverbindungen zu berücksichtigen sind, die jedoch nur in Randbereichen des Verdrahtungssubstrats auftreten. Derartige Bondverbindungen müssen jedoch in eine Kunststoffmasse eingebettet werden, um sie vor mechanischen Beschädigungen zu schützen.
- Eine dritte Verfahrensvariante zur Herstellung eines Halbleitermoduls sieht vor, dass zunächst ein Verdrahtungssubstrat für ein Halbleitermodul mit benachbarten Halbleiterchips die integrierte Schaltungen aufweisen hergestellt wird. Anschließend werden diese Halbleiterchips auf das Verdrahtungssubstrat, unter stoffschlüssiger Verbindung der Rückseiten der Halbleiterchips mit Flipchip-Kontaktflächen des Verdrahtungssubstrats und unter freiem Zugriff auf Chipkontaktflächen auf den Oberseiten der Halbleiterchips, aufgebracht. In diesem Fall besteht ein voller Zugriff zu den Kontaktflächen der Halbleiterchips auf ihren Oberseiten. Anschließend wird ein Kopplungssubstrat aufgebracht, das nicht wie oben Flipchip-Kontakte aufweist, sondern Kontaktflächen. Dieses Kopplungssubstrat wird mit seiner Unterseite auf die Randbereiche der Halbleiterchips aufgebracht und mit diesen Randbereichen stoffschlüssig verbunden. Auf der Oberseite des Kopplungssubstrats sind Kontaktflächen angeordnet, die nun frei zugänglich sind und über Bondverbindung mit entsprechenden Kontaktflächen auf den Halbleiterchips zur internen elektrischen Verbindung zwischen den einzelnen integrierten Schaltungen verbunden werden können. Abschließend werden auch hier die Kontaktflächen der Halbleiterchips, die nicht mit dem Kopplungssubstrat verbunden sind, mit einem Bonddraht versehen, der diese Kontaktflächen mit den Kontaktanschlussflächen des Verdrahtungssubstrats verbindet.
- Bei diesem Verfahren werden sowohl die internen Verbindungen von den Kontaktflächen der Halbleiterchips zu dem Kopplungssubstrat als auch die externen Verbindungen von den Kontaktflächen der Halbleiterchips zu den Außenkontaktflächen des Verdrahtungssubstrats über die Kontaktanschlussflächen mit ein und derselben Technik hergestellt, was die Herstellungskosten eines derartigen Halbleitermoduls vermindert.
- Zusammenfassend ist festzustellen, dass alle Probleme, die im Stand der Technik auftreten, dadurch gelöst werden können, dass ein kleines zusätzliches hierarchisches Kopplungssubstrat verwendet wird, um die internen Verbindungen zwischen den benachbarten Komponenten zu realisieren. Weil das zusätzliche Kopplungssubstrat sehr klein und überschaubar ist, um interne Verbindungen zu realisieren, bildet dies eine preiswertere Lösung, als das komplexe Verdrahtungssubstrat zu er weitern. Wenn für das Kopplungssubstrat außerdem Flipchip-Kontakte vorgesehen sind, so entfallen die Nachteile einer eingeschränkten Verbindungsdichte, wie sie beim Drahtbonden auftreten. Das Kopplungssubstrat kann darüber hinaus, sowohl aktive als auch passive Schaltungselemente zusätzlich aufweisen, und so eine höhere Funktionalität des Halbleitermoduls verwirklichen.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt eine schematische Draufsicht auf ein Halbleitermodul mit zwei Kopplungssubstraten einer ersten Ausführungsform der Erfindung; -
2 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß1 ; -
3 zeigt eine schematische Draufsicht auf eine Oberseite eines Kopplungssubstrats für die erste Ausführungsform der Erfindung gemäß1 ; -
4 zeigt eine schematische Draufsicht auf ein Halbleitermodul mit einem Kopplungssubstrat; -
5 zeigt eine schematische Draufsicht auf ein Halbleitermodul mit zwei Kopplungssubstraten einer zweiten Ausführungsform der Erfindung; -
6 zeigt einen schematischen Querschnitt eines Halbleitermoduls gemäß der5 ; -
7 zeigt eine schematische Draufsicht auf eine Oberseite eines Kopplungssubstrats für die zweite Ausführungsform der Erfindung gemäß5 ; -
8 zeigt eine schematische Draufsicht auf ein Halbleitermodul mit zwei Kopplungssubstraten einer dritten Ausführungsform der Erfindung; -
9 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß8 ; -
10 zeigt eine schematische Draufsicht auf eine Oberseite eines Kopplungssubstrats für die dritte Ausführungsform der Erfindung gemäß8 . -
1 zeigt eine schematische Draufsicht auf ein Halbleitermodul4 mit zwei Kopplungssubstraten1 einer ersten Ausführungsform der Erfindung. Eine, das Halbleitermodul4 bedeckende, Kunststoffmasse ist in1 weggelassen, um die zwei Kopplungssubstrate1 und ihre internen Bondverbindung17 zu den benachbarten Halbleiterchips2 und3 auf einem Verdrahtungssubstrat5 des Halbleitermoduls4 zu zeigen. Darüber hinaus zeigt1 das für dieses Halbleitermodul4 als Verbindungstechnik die Bonddrahttechnik eingesetzt ist. Für eine interne Verdrahtung sind interne Chipkontaktflächen8 in Randbereichen6 und7 der benachbarten Halbleiterchips2 bzw.3 angeordnet. - Die zwei Kopplungssubstrate
1 überlappen die Halbleiterkanten in den Randbereichen6 und7 und weisen ihrerseits Kopplungskontaktflächen12 auf. Zwischen den Kopplungskontaktflächen12 , der Kopplungssubstraten1 und den internen Chipkontaktflächen8 der integrierten Schaltungen der benachbarten Halb leiterbauteile2 und3 , sind Bondverbindungen17 angeordnet, welche die internen Bondverbindung17 zwischen den internen Chipkontaktflächen8 und den Kopplungskontaktflächen12 herstellen. Für die externen Verbindungen des Halbleitermoduls4 zu seinen Außenkontakten, weisen die benachbarten Halbleiterchips2 und3 externe Chipkontaktflächen23 auf. Diese externen Chipkontaktflächen23 sind über Bondverbindungen16 mit Kontaktanschlussflächen24 auf einer Oberseite25 des Verdrahtungssubstrats5 verbunden. - Während die Halbleiterchips
2 bzw.3 eine Kantenlänge L1 oder L2 aufweisen, haben die Kopplungssubstrate1 eine Länge l1 bzw. l2 bei einer Breite b. Da in dieser Ausführungsform der Erfindung zwei Kopplungssubstrate1 für die Längen L1 und L2 der Halbleiterchips2 und3 vorgesehen sind, sind die Länge l1 und l2 der Kopplungssubstrate geringer als die halbe Kantenlänge L der Halbleiterchips2 und3 . Die Breite b der Kopplungssubstrate wird so gewählt, dass eine ausreichende Anzahl an Kopplungskontaktflächen12 paarweise und in ihrer Symmetrie zu einer Symmetrieachse gestaffelte Anzahl an Koppelkontaktflächen12 möglich sind. -
2 zeigt einen schematischen Querschnitt durch das Halbleitermodul4 gemäß1 entlang der Schnittebene AA in1 . Die Halbleiterchips2 und3 sind benachbart mit Rückseiten19 und20 auf Chipmontakeflächen21 der Oberseite25 des Verdrahtungssubstrats5 angeordnet. Das Kopplungssubstrat1 ist mit seiner Unterseite13 stoffschlüssig mit den Randbereichen6 und7 der Halbleiterchips2 bzw.3 verbunden. Die Kopplungskontaktflächen12 sind in dieser Ausführungsform der Erfindung paarweise gegenüberliegend angeordnet und über Bondverbindungen17 mit den paarweise gegenüberliegenden internen Chipkontaktflächen8 verbunden. Daraus ergibt sich eine interne Bondverbindung zwischen der Schaltung des integrierten Schaltkreises des Halbleiterchips2 mit der Schaltung des integrierten Schaltkreises des Halbleiterchips3 auf der aktiven Oberseite10 der Halbleiterchips. Mit diesem Kopplungssubstrat1 wird somit die Verbindungsdichte des Verdrahtungssubstrats5 für das Halbleitermodul4 entlastet. Die Außenkontakte22 auf der Unterseite des Verdrahtungssubstrats5 sind gleichzeitig die Außenkontakte12 des Halbleitermoduls4 . Diese Außenkontakte22 stellen externe Verbindungsmöglichkeiten dar und sind über Außenkontaktflächen28 des Verdrahtungssubstrats5 , wie über Durchkontakte29 durch das Verdrahtungssubstrat5 , mit Kontaktanschlussflächen24 auf der Oberseite25 des Verdrahtungssubstrats5 verbunden. Von dort aus besteht eine Bonddrahtverbindung16 zu Chipkontaktflächen23 auf der Oberseite10 für die Halbleiterchips2 bzw.3 . Die Kontur des Halbleitermodulgehäuses wird mit einer gestrichelten Linie26 gekennzeichnet. -
3 zeigt eine schematische Draufsicht auf eine Oberseite11 eines Kopplungssubstrats1 mit einer Koppelkontaktflächenanordnung18 für die erste Ausführungsform der Erfindung gemäß1 . Die gesamte Kantenlänge l des Kopplungssubstrats1 beträgt 2,6 mm und die gesamte Breite b beträgt für diese Ausführungsform der Erfindung 0,7 mm. Die Schrittweite w für die Kopplungskontaktflächen12 sei beispielsweise 80 μm, sodass nicht gezeigte Kopplungsleitungen die beiderseits der Symmetrieachse14 paarweise angeordneten 126 Kopplungskontaktflächen12 verbinden. Bei einer Kantenlänge l von 10 mm sind beiderseits der Symmetrieachse14 ungefähr 500 Kopplungskontaktflächen12 auf dem Kopplungssubstrat1 möglich. - Da in der ersten Ausführungsform der Erfindung Bondverbindungen vorgesehen sind, sind die Kopplungskontaktflächen
12 rechteckförmig und es kann eine Mindestschrittweite w aufgrund der Dimensionen des Bondwerkzeuges nicht unterschritten werden. Ferner sind drei Reihen von Kopplungskontaktflächen12 beiderseits der Symmetrieachse14 vorgesehen, wobei die Ausrichtung der Kopplungskontaktflächen12 von einer Reihe zur nächsten Reihe versetzt ist, und die Dicke eines Bonddrahtes berücksichtigt, sodass bei drei Reihen drei Bonddrähte nebeneinander angeordnet werden können, ohne sich gegenseitig zu berühren und ohne Kurzschlüsse auszulösen. -
4 zeigt eine schematische Draufsicht auf ein Halbleitermodul4 mit einem Kopplungssubstrat1 . Dieses Kopplungssubstrat1 weist eine Kopplungskontaktflächenanordnung18 auf, die sich von dem Kopplungssubstrat1 der3 unterscheidet. - Mit diesem Kopplungssubstrat
1 werden nicht nur Signalanschlüsse und Testanschlüsse über das Kopplungssubstrat1 angekoppelt, sondern auch Versorgungspotentiale wie VDD und VSS über das Kopplungssubstrat1 angeschlossen. Dazu entspricht das Kopplungssubstrat1 in seiner Kantenlänge1 etwa der Kantenlänge L der Seitenkanten der zu koppelnden Halbleiterchips2 und3 . Ferner sind im Bereich der Breitseiten des Kopplungssubstrats1 großflächige Kopplungskontaktflächen32 ,33 ,34 und35 für das jeweilige Versorgungspotential VDD bzw. VSS vorgesehen. Über mehrere parallel geschaltete Bonddrähte36 zu Kontaktanschlussflächen37 der Potentialversorgung kann somit ein langgezogener und breiter Kontaktanschlussstreifen38 ,39 auf den Längsseiten des Kopplungssubstrats1 gebildet werden. Diese Kontaktanschlussstreifen38 und39 versorgen die zu koppelnden integrierten Schaltungen mit Potentialspannungen VDD bzw. VSS über die parallel geschalteten Bonddrähte36 oder über Flipchip-Kontakte, wie sie8 zeigt. - Die übrigen Kopplungskontaktflächen
12 sind derart gestaltet, dass 2 Bondanschlüsse40 und41 darauf positioniert werden können, die zu zwei benachbarten Halbleiterchips2 und3 führen und über die Kopplungskontaktflächen12 miteinander verbunden sind. Dazu sind die Kopplungskontaktflächen12 gestaffelt auf dem Kopplungssubstrat1 angeordnet und derart voneinander beabstandet, dass dazwischen Bondverbindungen42 zu den Versorgungspotentialen VDD bzw. VSS möglich sind. -
5 zeigt eine schematische Draufsicht auf ein Halbleitermodul4 mit zwei Kopplungssubstraten1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied dieser zweiten Ausführungsform gegenüber der ersten Ausführungsform nach1 liegt darin, dass die zwei Kopplungssubstrate1 keine Bondverbindungen aufweisen, sondern vielmehr Flipchip-Kontakte besitzen, die mit entsprechenden internen Kontaktanschlussflächen24 der integrierten Schaltungen der benachbarten Halbleiterchips2 und3 korrespondieren. Lediglich die für eine externe Verbindung bestimmten Kontaktflächen23 auf den Randseiten der Halbleiterchips2 und3 sind über Bondverbindungen16 mit Kontaktanschlussflächen24 auf der Oberseite25 des Verdrahtungssubstrats5 verbunden. -
6 zeigt einen schematischen Querschnitt eines Halbleitermoduls4 gemäß5 entlang der Schnittebene BB in4 . Das Kopplungssubstrat1 ist mit seiner Oberseite11 auf die Oberseiten9 und10 des Halbleiterchips2 bzw.3 ausgerichtet und weist auf dieser Oberseite11 Flipchip-Kontakte15 auf, die mit internen Chipkontaktflächen8 in Verbindung stehen. Ein derartiges Kopplungssubstrat1 kann kompakter aufgebaut sein und mehr Kopplungskontaktflächen12 aufweisen, als ein Kopplungssubstrat1 , wie es in der ersten Ausführungsform der Erfindung mit1 gezeigt wird. Eine gestrichelte Linie26 deutet in5 wieder die Kontur eines möglichen Halbleitermodulgehäuses an. -
7 zeigt eine schematische Draufsicht auf eine Oberseiten eines Kopplungssubstrats1 mit einer Koppelkontaktflächenanordnung18 für die zweite Ausführungsform der Erfindung gemäß4 . Die Kantenlänge l des Kopplungssubstrats1 ist 1,5 mm und die Breite b ist 0,45 mm. Die Schrittweite w für die Kopplungskontaktflächen12 , die für Flipchip-Kontakte vorgesehen sind, beträgt ebenfalls 60 μm, und es lassen sich vier Reihen von Kopplungskontaktflächen12 auf dieser Fläche des Kopplungssubstrats1 auf jeder Seite der Symmetrieachse14 unterbringen. Damit ist die Gesamtzahl auf jeder Seite der Symmetrieachse14 100 Kopplungskontaktflächen12 . Bei einer Kantenlänge l von 10 mm lassen sich bei gleicher Anordnung bis zu 650 Kopplungskontaktflächen12 unterbringen. Ein Vorteil von Flipchip-Kontakten auf einem Kopplungssubstrat1 liegt darin, dass die Kopplungskontaktflächen12 für Flipchip-Kontakte in Zeilen und Spalten angeordnet werden können und nicht versetzt vorgesehen werden müssen, wie bei Kopplungskontaktflächen12 , die für Bondverbindungen, wie in3 , vorgesehen sind. -
8 zeigt eine schematische Draufsicht auf ein Halbleitermodul4 mit zwei Kopplungssubstraten1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktio nen, wie in den vorhergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die dritte Ausführungsform der Erfindung unterscheidet sich von der ersten und zweiten Ausführungsform der Erfindung dadurch, dass das Kopplungssubstrat1 mit seiner Unterseite13 stoffschlüssig auf dem Verdrahtungssubstrat5 angeordnet ist und über Flipchip-Kontakte15 mit internen Chipkontaktflächen in Randbereichen und der Halbleiterchips2 bzw.3 verbunden ist. -
9 zeigt einen schematischen Querschnitt durch das Halbleitermodul4 gemäß8 entlang der Schnittebene CC in7 Das Kopplungssubstrat1 ist zwischen dem Verdrahtungssubstrat5 , auf dem es mit seiner Unterseite13 elektrisch leitend fixiert ist, und den Halbleiterchips2 und3 angeordnet. Die Flipchip-Kontakte15 des Kopplungssubstrats1 weisen einen geringeren Durchmesser auf, als die Flipchip-Kontakte30 der Halbleiterchips2 und3 und stehen teilweise über Durchkontakte31 mit dem Verdrahtungssubstrat5 elektrisch in Verbindung. - Dadurch können die Rückseiten
19 und20 der Halbleiterchips2 bzw.3 gleichzeitig eine Oberseite des Halbleitermoduls4 bilden, während auf der Unterseite27 die Außenkontakte22 angeordnet sind. Bei diesem Halbleitermodul4 kann auf den Rückseiten19 und20 der Halbleiterchips2 und3 eine Wärmesenke aufgebracht werden, ohne dass eine Kunststoffgehäusemasse die Wärmeleitung behindert. Eine gestrichelte Linie26 deutet wieder die möglichen Umrisse eines Kunststoffgehäuses an, das in diesem Fall aus einem "Undermold"-Material bestehen kann. Die Flipchip-Kontakte30 der Halbleiterchips2 und3 weisen einen größeren Durchmesser auf als die Flipchip-Kontakte15 des Kopplungssubstrats. Und dieser Durchmesserun terschied wird durch das Kopplungssubstrat1 selbst ausgeglichen. -
10 zeigt eine schematische Draufsicht auf eine Oberseite11 eines Kopplungssubstrats1 für die dritte Ausführungsform der Erfindung gemäß8 . Mehrere Flipchip-Kontakte30 sind über Leiterbahnen43 zu großflächige Versorgungsanschlüssen für die Versorgungspotential VDD bzw. VSS zusammengeschaltet, die beide Halbleiterchips mit Versorgungspotentialen versorgen, zumal diese über Durchkontakte durch das Kopplungssubstrat1 mit Versorgungsleitungen des Verdrahtungssubstrats des Halbleitermoduls elektrisch verbunden sind. -
- 1
- Kopplungssubstrat
- 2
- Halbleiterchip
- 3
- Halbleiterchip
- 4
- Halbleitermodul
- 5
- Verdrahtungssubstrat oder Flachleiterrahmen
- 6
- Randbereich
- 7
- Randbereich
- 8
- Chipkontaktflächen
- 9
- aktive Oberseite
- 10
- aktive Oberseite
- 11
- Oberseite
- 12
- Kopplungskontaktfläche
- 13
- Unterseite
- 14
- Symmetrieachse
- 15
- Flipchip-Kontakt
- 16
- Bondverbindung
- 17
- Bondverbindung
- 18
- Kontaktflächenanordnung
- 19
- Rückseite
- 20
- Rückseite
- 21
- Chipmontagefläche
- 22
- Außenkontakt
- 23
- Chipkontaktflächen für externe Verbindung
- 24
- Kontaktanschlussflächen
- 25
- Oberseite
- 26
- gestrichelte Linie
- 27
- Unterseite
- 28
- Außenkontaktflächen
- 29
- Durchkontakte
- 30
- Flipchip-Kontakte
- 31
- Durchkontakt
- 32
- Kopplungskontaktfläche
- 33
- Kopplungskontaktfläche
- 34
- Kopplungskontaktfläche
- 35
- Kopplungskontaktfläche
- 36
- Parallel geschaltete Bonddrähte
- 37
- Kontaktanschlußfläche
- 38
- Kontaktanschlußstreifen
- 39
- Kontaktanschlußstreifen
- 40
- Bondanschluß
- 41
- Bondanschluß
- 42
- Bondverbindung
- 43
- Leiterbahnen
- AA
- Schnittebene
- BB
- Schnittebene
- CC
- Schnittebene
- L1
- Kantenlänge des
Halbleiterchips
2 - L2
- Kantenlänge des
Halbleiterchips
3 - l1
- Kantenlänge des Kopplungssubstrats
- l2
- Kantenlänge eines Kopplungssubstrats
- b
- Breite der Kopplungssubstrate
- w
- Schrittweite
Claims (15)
- Halbleitermodul mit einem Kopplungssubstrat (
1 ) zur elektrischen Kopplung und Versorgung integrierter Schaltungen benachbarter Halbleiterchips (2 ,3 ), wobei – das Halbleitermodul (4 ) Halbleiterchips (2 ,3 ) mit integrierten Schaltungen aufweist, die auf einem Verdrahtungssubstrat (5 ) angeordnet sind und die elektrisch über das Verdrahtungssubstrat (5 ) mit Außenkontakten (22 ) des Halbleitermoduls (4 ) in Verbindung stehen; – das Kopplungssubstrat (1 ) Randbereiche (6 ,7 ) benachbarter Halbleiterchips (2 ,3 ) überlappt und – Chipkontaktflächen (8 ) auf aktiven Oberseiten (9 ,10 ) benachbarter Halbleiterchips (2 ,3 ) über das Kopplungssubstrat (1 ) elektrisch miteinander in Verbindung stehen. - Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) eine Oberseite (11 ) mit Kopplungskontaktflächen (12 ) und eine der Oberseite (11 ) gegenüberliegenden Unterseite (13 ) aufweist. - Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) eine Symmetrieachse (14 ) aufweist, zu der die Kopplungskontaktflächen (12 ) spiegelsymmetrisch angeordnet sind und über Kopplungsleiterbahnen des Kopplungssubstrats (1 ) miteinander elektrisch in Verbindung stehen. - Halbleitermodul nach Anspruch 3, dadurch gekennzeichnet, dass die Kopplungskontaktflächen (
12 ) beiderseits der Symmetrieachse (14 ) paarweise elektrisch in Verbindung stehen. - Halbleitermodul nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Kopplungskontaktflächen (
12 ) Flipchip-Kontakte (15 ) aufweisen. - Halbleitermodul nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Kopplungskontaktflächen (
12 ) Bonddrahtverbindungen (17 ) zu den Chipkontaktflächen (8 ) aufweisen. - Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) mit seiner Unterseite (13 ) auf dem Verdrahtungssubstrat (5 ) angeordnet ist und über Flipchip-Kontakte (15 ) auf der Oberseite (11 ) des Kopplungssubstrats (1 ) mit Chipkontaktflächen (8 ) von Halbleiterchips (2 ,3 ) in Flipchip-Technik elektrisch in Verbindung steht. - Halbleitermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) auf Randbereichen (6 ,7 ) der Halbleiterchips (2 ,3 ) überlappend angeordnet ist und Flipchip-Kontakte (15 ) aufweist, die mit Chipkontaktflächen (8 ) in den Randbereichen (6 ,7 ) der Halbleiterchips (2 ,3 ) elektrisch in Verbindung stehen. - Halbleitermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) auf Randbereichen (6 ,7 ) der Halbleiterchips (2 ,3 ) überlappend mit seiner Unterseite (13 ) fixiert ist und Kopplungskontaktflächen (12 ) seiner Oberseite (11 ) über Bondverbindungen (17 ) mit Chipkontaktflächen (8 ) auf den aktiven Oberseiten (9 ,10 ) der benachbarten Halbleiterchips (2 ,3 ) elektrisch in Verbindung stehen. - Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) passive und/oder aktive Bauelemente aufweist, die ein Trimmen, ein Abstimmen, ein Anpassen, ein induktives Koppeln ein kapazitives Koppeln und/oder eine weitere zusätzliche Funktionalität zwischen benachbarten Halbleiterchips (2 ,3 ) über das Kopplungssubstrat (1 ) bereitstellen. - Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kopplungssubstrat (
1 ) lang gestreckt und an die Kantenlänge (L) der benachbarten Halbleiterchips (2 ,3 ) angepasst ist. - Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Kontaktflächenanordnung (
18 ) benachbarter Halbleiterchips (2 ,3 ) an eine Kontaktflächenanordnung (18 ) der Kontaktfläche des Kopplungssubstrats (1 ) angepasst sind. - Verfahren zur Herstellung eines Halbleitermoduls (
4 ) mit einem Kopplungssubstrat (1 ) zur elektrischen Kopplung integrierter Schaltungen benachbarter Halbleiterchips (2 ,3 ), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (5 ) für ein Halbleitermodul (4 ) mit benachbarten Halbleiterchips (2 ,3 ) in Flipchip-Technik, die integrierte Schaltungen aufweisen; – Aufbringen eines Kopplungssubstrats (1 ), das Flipchip-Kontakte (15 ) auf seiner Oberseite (11 ) aufweist, mit seiner Unterseite (13 ) auf dem Verdrahtungssubstrat (5 ), in der Weise, dass das Kopplungssubstrat (1 ) überlappend zwischen Positionen, die für benachbarte Halbleiterchips (2 ,3 ) vorgesehen sind, angeordnet wird; – Aufbringen benachbarter Halbleiterchips (2 ,3 ) unter Überlappung des Kopplungssubstrats (1 ) und unter Verbinden von Flipchip-Kontakten (15 ) der Halbleiterchips (2 ,3 ) mit dem Verdrahtungssubstrat (5 ) und der Flipchip-Kontakte (15 ) des Kopplungssubstrats (1 ) mit entsprechenden Chipkontaktflächen (8 ) in den Randbereichen (6 ,7 ) der aktiven Oberseiten (9 ,10 ) der benachbarten Halbleiterchips (2 ,3 ). - Verfahren zur Herstellung eines Halbleitermoduls (
4 ) mit einem Kopplungssubstrat (1 ) zur elektrischen Kopplung integrierter Schaltungen benachbarter Halbleiterchips (2 ,3 ), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (5 ) für ein Halbleitermodul (4 ) mit benachbarten Halbleiterchips (2 ,3 ) die integrierte Schaltungen aufweisen; – Aufbringen benachbarter Halbleiterchips (2 ,3 ) auf das Verdrahtungssubstrat (5 ) unter stoffschlüssiger Verbindung der Rückseiten (19 ,20 ) der Halbleiterchips (2 ,3 ) mit Chipmontageflächen (21 ) des Verdrahtungssubstrats (5 ) und unter freiem Zugriff auf Chipkontaktflächen (8 ) auf den Oberseiten (9 ,10 ) der Halbleiterchips (2 ,3 ); – Aufbringen eines Kopplungssubstrats (1 ), das Flipchip-Kontakte (15 ) aufweist, wobei die Flipchip-Kontakte (15 ) des Kopplungssubstrats (1 ) mit Chipkontaktflächen (8 ) benachbarter Halbleiterchips (2 ,3 ) in Überlappungsbereichen zwischen Kopplungssubstrat (1 ) und Halbleiterchips (2 ,3 ) elektrisch verbunden werden; – Herstellen von Bondverbindungen (17 ) zwischen frei zugänglichen Chipkontaktflächen (8 ) der benachbarten Halbleiterchips (2 ,3 ) und dem Verdrahtungssubstrat (5 ). - Verfahren zur Herstellung eines Halbleitermoduls (
4 ) mit einem Kopplungssubstrat (1 ) zur elektrischen Kopplung integrierter Schaltungen benachbarter Halbleiterchips (2 ,3 ), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (5 ) für ein Halbleitermodul (4 ) mit benachbarten Halbleiterchips (2 ,3 ), die integrierte Schaltungen aufweisen; – Aufbringen benachbarter Halbleiterchips (2 ,3 ) auf das Verdrahtungssubstrat (5 ) unter stoffschlüssiger Verbindung der Rückseiten (19 ,20 ) der Halbleiterchips (2 ,3 ) mit Chipmontageflächen (21 ) des Verdrahtungssubstrats (5 ) und unter freiem Zugriff auf Chipkontaktflächen (8 ) auf den Oberseiten (9 ,10 ) der Halbleiterchips (2 ,3 ); – Aufbringen eines Kopplungssubstrats (1 ) mit seiner Unterseite (13 ) auf Randbereiche (6 ,7 ) der benachbarten Halbleiterchips (2 ,3 ), wobei das Kopplungssubstrat (1 ) Kopplungskontaktflächen (12 ) auf seiner frei zugänglichen Oberseite (11 ) aufweist; – Herstellen von Bondverbindungen (17 ) zwischen frei zugänglichen Kopplungskontaktflächen (12 ) des Kopplungssubstrats (1 ) mit Chipkontaktflächen (8 ) der benachbarten Halbleiterchips (2 ,3 ) und von Bondverbindungen (16 ) zwischen Chipkontaktflächen (8 ) der Halbleiterchips (2 ,3 ) und dem Verdrahtungssubstrat (5 ).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004013681A DE102004013681B3 (de) | 2004-03-18 | 2004-03-18 | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
PCT/DE2005/000477 WO2005091366A2 (de) | 2004-03-18 | 2005-03-16 | Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben |
CNB200580015247XA CN100517703C (zh) | 2004-03-18 | 2005-03-16 | 具有连接衬底的半导体模块及其制造方法 |
US11/532,321 US7498674B2 (en) | 2004-03-18 | 2006-09-15 | Semiconductor module having a coupling substrate, and methods for its production |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004013681A DE102004013681B3 (de) | 2004-03-18 | 2004-03-18 | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004013681B3 true DE102004013681B3 (de) | 2005-11-17 |
Family
ID=34964926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004013681A Expired - Fee Related DE102004013681B3 (de) | 2004-03-18 | 2004-03-18 | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US7498674B2 (de) |
CN (1) | CN100517703C (de) |
DE (1) | DE102004013681B3 (de) |
WO (1) | WO2005091366A2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004013681B3 (de) | 2004-03-18 | 2005-11-17 | Infineon Technologies Ag | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
US9069418B2 (en) * | 2008-06-06 | 2015-06-30 | Apple Inc. | High resistivity metal fan out |
US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
US9059179B2 (en) * | 2011-12-28 | 2015-06-16 | Broadcom Corporation | Semiconductor package with a bridge interposer |
US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
DE102013106965B4 (de) * | 2013-03-15 | 2021-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiter-Die-Package und Verfahren zum Bilden desselben |
US10038259B2 (en) | 2014-02-06 | 2018-07-31 | Xilinx, Inc. | Low insertion loss package pin structure and method |
US11069734B2 (en) | 2014-12-11 | 2021-07-20 | Invensas Corporation | Image sensor device |
US11056373B2 (en) * | 2015-07-21 | 2021-07-06 | Apple Inc. | 3D fanout stacking |
US10177107B2 (en) | 2016-08-01 | 2019-01-08 | Xilinx, Inc. | Heterogeneous ball pattern package |
US20180166419A1 (en) * | 2016-12-12 | 2018-06-14 | Nanya Technology Corporation | Semiconductor package |
US11177201B2 (en) * | 2017-11-15 | 2021-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages including routing dies and methods of forming same |
WO2020010265A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
KR102538704B1 (ko) * | 2018-12-04 | 2023-06-01 | 에스케이하이닉스 주식회사 | 플렉시블 브리지 다이를 포함한 스택 패키지 |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
KR20210029422A (ko) * | 2019-09-06 | 2021-03-16 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐층을 포함하는 반도체 패키지 |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509825A2 (de) * | 1991-04-16 | 1992-10-21 | Nec Corporation | Packungsstruktur für Halbleiteranordnung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2569052B1 (fr) * | 1984-08-10 | 1987-05-22 | Thomson Csf | Procede d'interconnexion de circuits integres |
US5817530A (en) | 1996-05-20 | 1998-10-06 | Micron Technology, Inc. | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects |
US5917242A (en) | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
US6175161B1 (en) * | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
JP2000315776A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
US6517117B1 (en) | 2000-11-13 | 2003-02-11 | Han-Chin Lai | Through wall connector for a reservoir |
JP3839267B2 (ja) * | 2001-03-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置及びそれを用いた通信端末装置 |
JP3948393B2 (ja) * | 2002-03-13 | 2007-07-25 | ソニー株式会社 | 半導体装置及びその製造方法 |
TWI221333B (en) * | 2003-01-14 | 2004-09-21 | Advanced Semiconductor Eng | Bridge connection type of MCM package |
DE102004013681B3 (de) | 2004-03-18 | 2005-11-17 | Infineon Technologies Ag | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
-
2004
- 2004-03-18 DE DE102004013681A patent/DE102004013681B3/de not_active Expired - Fee Related
-
2005
- 2005-03-16 WO PCT/DE2005/000477 patent/WO2005091366A2/de active Application Filing
- 2005-03-16 CN CNB200580015247XA patent/CN100517703C/zh not_active Expired - Fee Related
-
2006
- 2006-09-15 US US11/532,321 patent/US7498674B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509825A2 (de) * | 1991-04-16 | 1992-10-21 | Nec Corporation | Packungsstruktur für Halbleiteranordnung |
Also Published As
Publication number | Publication date |
---|---|
CN100517703C (zh) | 2009-07-22 |
CN1961426A (zh) | 2007-05-09 |
US20070080442A1 (en) | 2007-04-12 |
WO2005091366A3 (de) | 2006-03-16 |
WO2005091366A2 (de) | 2005-09-29 |
US7498674B2 (en) | 2009-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004013681B3 (de) | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben | |
DE10259221B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102004022884B4 (de) | Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben | |
DE10250538B4 (de) | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung | |
DE102018132701B4 (de) | Halbleiter-Package und Herstellungsverfahren dafür | |
DE102005016439B4 (de) | Halbleiterbauelementpackung und Herstellungsverfahren | |
EP1716595B1 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
DE10360708B4 (de) | Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben | |
DE69838053T2 (de) | Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode | |
DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
DE102005035393B4 (de) | Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement | |
DE102006001767B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102006016345A1 (de) | Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE102005027356B4 (de) | Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben | |
DE3233195A1 (de) | Halbleitervorrichtung | |
DE2542518A1 (de) | Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen | |
DE19714470A1 (de) | Drahtbondchipverbindung mit hoher Dichte für Multichip-Module | |
DE102008048420A1 (de) | Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung | |
DE19517367A1 (de) | Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul | |
WO2004093190A2 (de) | Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE10142117A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |