DE102004028722A1 - Rückseitensondierverfahren und -anordnung - Google Patents
Rückseitensondierverfahren und -anordnung Download PDFInfo
- Publication number
- DE102004028722A1 DE102004028722A1 DE102004028722A DE102004028722A DE102004028722A1 DE 102004028722 A1 DE102004028722 A1 DE 102004028722A1 DE 102004028722 A DE102004028722 A DE 102004028722A DE 102004028722 A DE102004028722 A DE 102004028722A DE 102004028722 A1 DE102004028722 A1 DE 102004028722A1
- Authority
- DE
- Germany
- Prior art keywords
- array
- interface board
- board
- pads
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
- G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Eine Schnittstellenplatine zum Sondieren einer zu testenden Vorrichtung, die ein Array von Verbindungspunkten aufweist, auf einer Rückseite einer Platine, an der die testende Vorrichtung angebracht ist. Die Schnittstellenplatine ist auf einer steifen Schicht aufgebaut, die eine Mehrzahl von Durchgängen von einer ersten Seite zu einer zweiten Seite in einem Muster aufweist, das mit dem Array von Verbindungspunkten auf der Platine, an der die zu testende Vorrichtung angebracht ist, zusammenpaßt. Ein Array von Schlußflächen ist auf einer ersten Seite der Schnittstellenplatine gebildet, wobei jede Anschlußfläche eine gesteuerte Oberfläche aufweist, die einem der Durchgänge zugeordnet ist.
Description
- Hersteller, Großhändler und Einzelhändler bestückter Schaltungsplatinen suchen immer nach Test- und Meßlösungen, die nicht nur die Kosten minimieren, sondern außerdem leicht einzusetzen sind. Was diese Ziele verkompliziert, ist die Tatsache, daß viele Vorrichtungen, die derartige Gruppen testen möchten, die Verwendung einer Zwischenverbindung mit hoher Dichte erfordern. In dem Fall einer Logikanalysesonde ist es nicht unüblich, daß eine Zwischenverbindung, die ein 49 × 49-Array von Verbindungen aufweist, benötigt wird, um die Sonde mit der zu testenden Platine zu verbinden. Derartige Zwischenverbindungen weisen insgesamt 2.401 Verbindungen auf. Ein Bereitstellen zweckgebundener Testanschlußflächen für jede dieser Verbindungen wäre nicht nur teuer, sondern würde eine beträchtliche Entwurfszeit benötigen.
- Für gesockelte Chips umfassen bekannte Lösungen die Bereitstellung eines Adapters zwischen dem Sockel und dem Chip oder eine externe Schnittstelle, die über einen Chip paßt (wie z. B. QFP) und die Anschlußstifte berührt, die sich von dem Chip erstrecken. Leider sind derartige Sondenschnittstellen nicht zur Verwendung mit Chips geeignet, die Kugelrasterarray- (BGA-) Gehäuse-Lötmittel verwenden, das an der Platine angebracht ist.
- Eine der beliebteren Lösungen für Oberflächenbefestigungstechnologien ist die sogenannte „Nagelbett"-Sonde. Eine Nagelbett-Sonde liefert ein Array von Anschlußstiften, üblicherweise POLO-PINS, die über eine Matrix von Verbindungen geklemmt sind, die auf einer zu testenden Platine gebildet sind. Natürlich erfordert dies die Herstellung der Platine mit einem derartigen Raster. Der schon immer existierende Trend in Richtung kleinerer Gehäuse bringt strenge Einschränkungen für die Verfügbarkeit von Raum auf einer PCB zur Unterbringung von Testmatrizen mit sich. Eine Variation derartiger Schnittstellen beinhaltet ein Anpassen einer Nagelbett-Sonde an ein Raster von Leitern, die üblicherweise auf der gegenüberliegenden Seite der PC-Platine von dem Kugelrasterarray zu finden sind. Insbesondere sind BGA-Bauelemente üblicherweise einer Matrix von Durchgangslöchern zugeordnet, wobei die einzelnen Lötmittelkugeln an Anschlußflächen angebracht sind, die mit Durchgangslöchern verbunden sind. Es ist ebenso bekannt, die Lötmittelkugeln des BGA direkt an den Durchgangslöchern anzubringen. In jedem Fall ist eine Sonde mit einem Array von Anschlußstiften gebildet, das mit dem Muster der Durchgangslöcher auf der gegenüberliegenden Seite der Platine zusammenpaßt. Dies ist in der Technik als Rückseitensondierung bzw. -untersuchung bekannt.
- Leider weisen gegenwärtige Verfahren und Vorrichtungen zur Rückseitensondierung bestimmte Nachteile auf. Insbesondere gibt es eine Anzahl physischer Parameter, die durch die Entität, die die tatsächliche Sondierung durchführt, nicht gesteuert werden, wie z. B. Größe, Plazierung und Zustand der Kontakte, mit denen die Sonde gerade verbunden ist.
-
1 ist eine konzeptionelle Schnittansicht einer einzelnen Lötmittelkugel10 eines BGA-Arrays auf einer Vorrichtung12 , die von der Rückseite der Ziel-Platine14 sondiert wird. Bei diesem Beispiel ist die Lötmittelkugel10 gezeigt, um mit einer Anschlußfläche16 verbunden zu sein, die als Teil eines Durchgangslochs18 gebildet ist, wobei dies jedoch, wie oben angemerkt wurde, nicht zwangsläufig der Fall sein muß. Als ein Ergebnis von Prozessen und Entwurfsbeschränkungen von dem Kunden ist der freiliegende Abschnitt20 , als die Anschlußfläche20 bezeichnet, des Durchgangslochs18 auf der Rückseite der Ziel-Platine14 nicht als zuverlässige Verbindung dienlich. Während die ideale Anschlußfläche eine glatte, flache, mit Gold plattierte größenmäßig gesteuerte Oberfläche wäre, ist die Anschlußfläche20 einfach ein bloßer Kupferrückstand von der Bildung des Durchgangslochs18 . - Ferner ist die Anschlußfläche
20 üblicherweise durch eine Lötmittelmaske22 umgeben, ein Nebenprodukt des Verfahrens, das zur Bestückung der Ziel-Platine14 verwendet wird. Es ist typisch, daß die Lötmittelmaske22 12,7 bis 25,4 tausendstel cm (5 bis 10 tausendstel Zoll) oberhalb der Ebene der Anschlußfläche20 hochsteht, was es für die Sonde ziemlich schwierig macht, die Kupferanschlußflächen zuverlässig zu kontaktieren, insbesondere, wenn ein Elastomerverbinder24 , wie dies gezeigt ist, verwendet wird. Der Elastomerverbinder24 wird bei diesem Beispiel verwendet, um einen Kontakt zu der Anschlußfläche20 herzustellen. Der Elastomerverbinder24 weist leitfähige Bauteile auf, die durch denselben verlaufen, senkrecht zu der Platine. Statt eines Elastomerverbinders24 könnte ein Kontakt mit Pogo-Anschlußstiften versucht werden. In diesem Fall besteht die Möglichkeit, daß die Pogo-Anschlußstifte genau die Mitte des Durchgangslochs18 treffen, was eine minimale oder keine Komprimierung des Pogo-Anschlußstiftes erzeugt, oder daß die das Durchgangsloch umgebende Lötmittelmaske sich mit dem Pogo-Anschlußstift stört. Beide Zustände erzeugen einen unzuverlässigen Kontakt, der das Signal wesentlich verschlechtern kann. - Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Sondieren einer zu testenden Vorrichtung, eine Schnittstellenplatine oder eine Vorrichtung mit verbesserten Charakteristika zu schaffen.
- Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, eine Schnittstellenplatine gemäß Anspruch 7 oder eine Vorrichtung gemäß Anspruch 16 gelöst.
- Folglich haben die vorliegenden Erfinder den Bedarf nach neuen Vorrichtungen und Verfahren zur Unterstützung einer Rückseitensondierung bzw. -untersuchung erkannt, die ein Erhalten zuverlässiger Verbindungen zwischen der Sonde und den Anschlußflächen auf der zu testenden Vorrichtung erleichtern.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert, wobei sich gleiche Bezugszeichen durchwegs auf gleiche Elemente beziehen. Es zeigen:
-
1 eine konzeptionelle Schnittansicht, die eine bekannte Vorrichtung und ein bekanntes Verfahren zur Rückseitensondierung darstellt -
2 eine konzeptionelle Schnittansicht, die eine Vorrichtung und ein Verfahren zur Rückseitensondierung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung darstellt; und -
3 eine Draufsicht einer Schnittstellenplatine gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. -
2 ist eine konzeptionelle Schnittansicht einer einzelnen Lötmittelkugel10 eines BGA-Arrays auf einer Vorrichtung12 , die von der Rückseite der Ziel-Platine14 sondiert wird. Die in2 gezeigte Konfiguration würde für jede erwünschte Verbindung auf der Zielplatine14 wiederholt werden. Wie bei dem vorherigen Beispiel bekannter Rückseitensondierungsvorrichtungen und -verfahren ist die Lötmittelkugel10 gezeigt, um mit einer Anschlußfläche16 verbunden zu sein, die als Teil eines Durchgangslochs18 gebildet ist, wobei jedoch, wie oben angemerkt wurde, dies nicht zwangsläufig der Fall sein muß. Eine Schnittstellenplatine22 ist unter Verwendung einer BGA-Technologie mit der Rückseite der Zielplatine14 verbunden. Die Schnittstellenplatine weist im allgemeinen eine Schaltungsplatine24 auf, vorzugsweise entweder eine flexible Schaltungsplatine oder eine dünne gedruckte Schaltungsplatine. Jedes geeignete Material, wie z. B. CAPTON oder FR-4, das in der Lage ist, eine Schaltungsplatine zu bilden, die eine Dicke von etwa 0,0254 cm (1/100 Zoll) aufweist, kann verwendet werden. Durchgangsschaltungen sind auf der Schaltungsplatine gebildet. - Vorzugsweise weist jede Durchgangsschaltung eine Anschlußfläche
26 auf der Seite der Schaltungsplatine24 , die mit der Zielplatine verbunden werden soll, und eine Schnittstellenanschlußfläche28 auf der Seite der zu sondierenden Schnittstellenplatine22 auf. Die Anschlußfläche26 und die Schnittstellenanschlußfläche28 sind unter Verwendung einer Durchgangsschaltung verbunden. Die Schnittstellenanschlußfläche28 ist vorzugsweise eine glatte, flache, goldene (massiv oder plattiert), größenmäßig gesteuerte Oberfläche. Falls dies nötig ist, kann die Schnittstellenanschlußfläche28 geläppt werden, gemeinsam mit allen der Schnittstellenanschlußflächen auf der Schnittstellenplatine14 , um eine Flachheit und Koplanarität sicherzustellen. - Jede Durchgangsschaltung, die ein Paar von Gold- oder mit Gold plattierten Anschlußflächen
26 und28 verbindet, ist vorzugsweise unter Verwendung eines Durchgangslochs gebildet. Die Anschlußfläche26 kann jede Struktur sein, die die Bildung des BGA ermöglicht, und muß nicht so sorgfältig wie die Schnittstellenanschlußfläche28 hergestellt sein. In der vielleicht bevorzugten Konfiguration, wie in2 gezeigt ist, ist die Durchgangsschaltung unter Verwendung eines „Mikro"-Versatzes des Durchgangslochs32 zu der Seite der gesteuerten Anschlußfläche28 gebildet. Diese Konfiguration erzeugt Ziffer-8-Muster, wobei einer der Kreise sehr klein ist. Wie für Fachleute auf diesem Gebiet bekannt ist, besteht ein Aspektverhältnis, das gehalten werden sollte, wenn Durchgangslöcher hergestellt werden (Durchmesser zu Länge). Da die Schaltungsplatine24 sehr dünn ist, können die Durchgangslöcher32 ziemlich klein sein. Eine weitere Konfiguration, die verwendet werden kann, besteht darin, ein größeres Durchgangsloch in der Mitte der Anschlußfläche mit einem leitfähigen Epoxid zu füllen. Die Oberfläche wird dann geläppt, um eine flache gesteuerte Oberfläche zu erzeugen. Die resultierende Oberfläche kann mit Gold plattiert sein, um eine Leitfähigkeit zu optimieren. - Vorzugsweise beträgt die Gesamtdicke der Schnittstellenplatine
22 1 mm oder weniger. Dies ist ausreichend, um die Verwendung von Schnittstellenanschlußflächen zu erlauben, die eine ausreichende Qualität aufweisen, während Stichleitungslängen minimiert werden. Ein Einschränken der Stichleitungslänge auf 1 mm minimiert jede Kapazität und Induktivität, die durch die Schnittstellenanordnung eingeführt wird. - Die Schnittstellenplatine
22 ist vorzugsweise an der Zielplatine14 unter Verwendung einer BGA-Technologie angebracht, bei der eine Lötmittelkugel30 jede Anschlußfläche26 mit einer entsprechenden Anschlußfläche20 verbindet. Ein Verwenden einer BGA-Technologie erlaubt es, daß die Schnittstellenplatine22 angebracht sein kann, um Zielplatinen unter Verwendung standardmäßiger innerbetrieblicher Nachbearbeitungsprozesse auszuwählen. Alternativ könnte abhängig von der Wirtschaftlichkeit der Zielplatine eine Schnittstellenplatine22 während der Bestückung zu jeder Zielplatine hinzugefügt werden. -
3 ist eine Draufsicht einer Schnittstellenplatine22 gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In diesem Fall wurde die Schnittstellenplatine22 hergestellt, um mit einem 86-Pin-PBGA, hergestellt durch Motorola (896A-01), zusammenzupassen, wobei 86 Anschlußstifte28a –28n , die in einem Muster plaziert sind, mit den Anschlußstiften auf dem PBGA (nicht gezeigt) zusammenpassen.3 stellt die Konfiguration dar, in der Durchgangslöcher32a –32n an der Seite der Schnittstellenanschlußflächen28n plaziert sind. - Obwohl ein Ausführungsbeispiel der vorliegenden Erfindung gezeigt und beschrieben wurde, ist es für Fachleute auf diesem Gebiet ersichtlich, daß Veränderungen an diesen Ausführungsbeispielen vorgenommen werden können, ohne von den Prinzipien und der Wesensart der Erfindung abzuweichen, wobei der Schutzbereich derselben in den Ansprüchen und ihren Äquivalenten definiert ist.
Claims (16)
- Verfahren zum Sondieren einer zu testenden Vorrichtung (
12 ) mit einem Array von Verbindungspunkten (10 ) auf einer Rückseite einer Platine (14 ), an der die zu testende Vorrichtung (12 ) angebracht ist, mit folgenden Schritten: Bilden einer Schnittstellenplatine (22 ) mit einer Mehrzahl von Durchgängen (18 ) von einer ersten Seite zu einer zweiten Seite in einem Muster, das mit dem Array von Verbindungspunkten (10 ) auf der Platine (14 ) zusammenpaßt, an der die zu testende Vorrichtung (12 ) angebracht ist; Bilden eines Arrays von Anschlußflächen (16 ) auf der ersten Seite der Schnittstellenplatine (22 ), wobei jede Anschlußfläche (16 ) eine gesteuerte Oberfläche aufweist, die einem der Durchgänge (18 ) zugeordnet ist; Löten der Schnittstellenplatine (22 ) an die Gruppe von Verbindungen unter Verwendung eines Kugelrasterarrays zwischen den Verbindungen auf der zweiten Seite der Schnittstellenplatine (22 ) und der Gruppe von Verbindungen auf der zu testenden Vorrichtung (12 ); und Sondieren der zu testenden Vorrichtung (12 ) unter Verwendung der Mehrzahl von Anschlußflächen auf der Schnittstellenplatine (22 ). - Verfahren gemäß Anspruch 1, bei dem der Schritt des Bildens einer Schnittstellenplatine ein Bilden einer etwa 1 mm dicken Schaltungsplatine (
24 ) mit einem Muster von Durchgangslöchern, das mit dem Array von Verbindungspunkten auf der Platine zusammenpaßt, an der die zu testende Vorrichtung angebracht ist, aufweist. - Verfahren gemäß Anspruch 1 oder 2, bei dem der Schritt des Bildens eines Arrays von Anschlußflächen ein Anbringen von Goldanschlußflächen an jedem der Durchgangslöcher an einer Seite der Schnittstellenplatine (
22 ) aufweist. - Verfahren gemäß Anspruch 3, bei dem der Schritt des Bildens eines Arrays von Anschlußflächen ferner ein Läppen der Goldanschlußflächen, um eine flache Oberfläche sicherzustellen, aufweist.
- Verfahren gemäß Anspruch 3 oder 4, bei dem der Schritt des Bildens eines Arrays von Anschlußflächen ferner ein Verwenden eines Kugelrasterarrays, um die Goldanschlußflächen an jedem der Durchgangslöcher anzubringen, aufweist.
- Verfahren gemäß einem der Ansprüche 3 bis 5, bei dem der Schritt des Bildens eines Arrays von Anschlußflächen ein Füllen jedes der Durchgangslöcher mit einem leitfähigen Material und ein Läppen der Schnittstellenplatine, um eine einheitliche Oberfläche zu erzeugen, aufweist.
- Schnittstellenplatine (
22 ) zum Sondieren einer zu testenden Vorrichtung (12 ) mit einem Array von Verbindungspunkten (10 ) auf einer Rückseite einer Platine (14 ), an der die zu testende Vorrichtung (12 ) angebracht ist, wobei die Schnittstellenplatine (22 ) folgende Merkmale aufweist: eine steife Schicht mit einer Mehrzahl von Durchgängen von einer ersten Seite zu einer zweiten Seite in einem Muster, das mit dem Array von Verbindungspunkten (10 ) auf der Platine (22 ), an der die zu testende Vorrichtung (12 ) angebracht ist, zusammenpaßt; und ein Array von Anschlußflächen (16 ) auf einer ersten Seite der Schnittstellenplatine (22 ), wobei jede Anschlußfläche (16 ) eine gesteuerte Oberfläche aufweist, die einem der Durchgänge zugeordnet ist. - Schnittstellenplatine gemäß Anspruch 7, bei der die steife Schicht eine Schaltungsplatine (
24 ) mit einer Dicke von etwa 0,0254 cm aufweist. - Schnittstellenplatine gemäß Anspruch 8, bei der die Durchgänge ein Muster von Durchgangslöchern aufweisen, das mit dem Array von Verbindungspunkten auf der Platine zusammenpaßt, an der die zu testende Vorrichtung angebracht ist.
- Schnittstellenplatine gemäß Anspruch 8 oder 9, bei der die Schaltungsplatine (
24 ) eine flexible Schaltungsplatine aufweist. - Schnittstellenplatine gemäß Anspruch 10, bei der die Schaltungsplatine (
24 ) aus CAPTON oder FR-4 hergestellt ist. - Schnittstellenplatine gemäß einem der Ansprüche 9 bis 11, bei der das Array von Anschlußflächen Goldanschlußflächen aufweist, die an jedem der Durchgangslöcher an einer Seite der Schnittstellenplatine angebracht sind.
- Schnittstellenplatine gemäß Anspruch 12, bei der die Goldanschlußflächen geläppt sind, um eine flache Oberfläche sicherzustellen.
- Schnittstellenplatine gemäß einem der Ansprüche 9 bis 13, bei der die Goldanschlußflächen an jedem der Durchgangslöcher unter Verwendung eines Kugelrasterarrays angebracht sind.
- Schnittstellenplatine gemäß einem der Ansprüche 9 bis 14, bei der die Anschlußflächen durch ein Füllen jedes der Durchgangslöcher mit einem leitfähigen Material und ein Läppen der Schnittstellenplatine, um eine einheitliche Oberfläche zu erzeugen, gebildet sind.
- Vorrichtung mit folgenden Merkmalen: einer gedruckten Schaltungsplatine mit einer integrierten Schaltung, die an einem Array von Durchgangslöchern auf einer ersten Seite der gedruckten Schaltungsplatine unter Verwendung eines Kugelrasterarrays angebracht ist; und einer Schnittstellenplatine (
22 ), die folgende Merkmale umfaßt: eine steife Schicht mit einer Mehrzahl von Durchgängen in einem Muster, das mit dem Array von Durchgangslöchern auf der gedruckten Schaltungsplatine zusammenpaßt, wobei die steife Schicht mit dem Array von Durchgangslöchern auf einer zweiten Seite der gedruckten Schaltungsplatine unter Verwendung eines Kugelrasterarrays verbunden ist, das die Durchgänge elektrisch mit den Durchgangslöchern verbindet; und ein Array von Anschlußflächen auf einer ersten Seite der Schnittstellenplatine, wobei jede Anschlußfläche eine gesteuerte Oberfläche aufweist, die einem der Durchgänge zugeordnet ist, derart, daß jedes der Durchgangslöcher auf der gedruckten Schaltungsplatine in einer elektrischen Verbindung mit einer Anschlußfläche steht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/463,081 US6980015B2 (en) | 2003-06-17 | 2003-06-17 | Back side probing method and assembly |
US10/463,081 | 2003-06-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004028722A1 true DE102004028722A1 (de) | 2005-02-03 |
Family
ID=33517037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004028722A Withdrawn DE102004028722A1 (de) | 2003-06-17 | 2004-06-14 | Rückseitensondierverfahren und -anordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6980015B2 (de) |
DE (1) | DE102004028722A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090085591A1 (en) * | 2007-10-01 | 2009-04-02 | Samtec Inc. | Probe tip including a flexible circuit board |
CA2753890A1 (en) * | 2009-03-10 | 2010-09-16 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US20130002285A1 (en) | 2010-03-10 | 2013-01-03 | Johnstech International Corporation | Electrically Conductive Pins For Microcircuit Tester |
US9007082B2 (en) | 2010-09-07 | 2015-04-14 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
TWI534432B (zh) | 2010-09-07 | 2016-05-21 | 瓊斯科技國際公司 | 用於微電路測試器之電氣傳導針腳 |
US20130015871A1 (en) * | 2011-07-11 | 2013-01-17 | Cascade Microtech, Inc. | Systems, devices, and methods for two-sided testing of electronic devices |
KR102337617B1 (ko) | 2013-01-23 | 2021-12-08 | 루돌프 테크놀로지스 인코퍼레이티드 | Tsv 마이크로 제조 프로세스 및 제품들의 특성화 |
CN110676615B (zh) * | 2019-09-23 | 2021-05-18 | 中航光电科技股份有限公司 | 一种平行板间连接器用接触件 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4116519A (en) * | 1977-08-02 | 1978-09-26 | Amp Incorporated | Electrical connections for chip carriers |
US4783722A (en) * | 1985-07-16 | 1988-11-08 | Nippon Telegraph And Telephone Corporation | Interboard connection terminal and method of manufacturing the same |
US5012187A (en) * | 1989-11-03 | 1991-04-30 | Motorola, Inc. | Method for parallel testing of semiconductor devices |
US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
TW381328B (en) * | 1994-03-07 | 2000-02-01 | Ibm | Dual substrate package assembly for being electrically coupled to a conducting member |
CH692446A5 (de) * | 1996-04-15 | 2002-06-28 | Esec Sa | Verfahren zur Herstellung von Werkstücken und von Teilen hierfür |
US5940278A (en) * | 1997-04-30 | 1999-08-17 | Hewlett-Packard Company | Backing plate for gate arrays or the like carries auxiliary components and provides probe access to electrical test points |
JPH11135218A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 電子デバイス検査装置 |
US5982027A (en) * | 1997-12-10 | 1999-11-09 | Micron Technology, Inc. | Integrated circuit interposer with power and ground planes |
US6258625B1 (en) * | 1999-05-18 | 2001-07-10 | International Business Machines Corporation | Method of interconnecting electronic components using a plurality of conductive studs |
US6529027B1 (en) * | 2000-03-23 | 2003-03-04 | Micron Technology, Inc. | Interposer and methods for fabricating same |
US6577013B1 (en) * | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
US6638080B2 (en) * | 2001-01-18 | 2003-10-28 | Agilent Technologies, Inc. | Integrated ball grid array-pin grid array-flex laminate test assembly |
US6657134B2 (en) * | 2001-11-30 | 2003-12-02 | Honeywell International Inc. | Stacked ball grid array |
US6972391B2 (en) * | 2002-11-21 | 2005-12-06 | Hadco Santa Clara, Inc. | Laser trimming of annular passive components |
-
2003
- 2003-06-17 US US10/463,081 patent/US6980015B2/en not_active Expired - Fee Related
-
2004
- 2004-06-14 DE DE102004028722A patent/DE102004028722A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US6980015B2 (en) | 2005-12-27 |
US20040257096A1 (en) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69829986T2 (de) | Testkarte zur wafer-prüfung | |
DE60208579T2 (de) | Mehrchip-verbindungssystem | |
DE19701336C2 (de) | Sondenanordnung für ein Kugelrasterarray | |
DE69834561T2 (de) | Halbleiteranordnung und herstellungsverfahren dafür | |
DE10231168A1 (de) | Verfahren zur Herstellung von elektrischen Kontakten | |
DE19628376A1 (de) | Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung | |
DE10392309T5 (de) | Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE10050077A1 (de) | Anschlußstruktur sowie diese Anschlußstruktur enthaltende Anschlußanordnung | |
DE10031543A1 (de) | Verfahren zur Erzeugung einer Anschlußstruktur | |
DE10231172A1 (de) | Verfahren zur Herstellung elektrischer Kontakte | |
DE10154556A1 (de) | Gestapelte Halbleiterbauelementestruktur | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE112004000300B4 (de) | Vorrichtungen, Systeme und Verfahren zur Stromzufuhr | |
DE19526961C2 (de) | Anpaßverbinder für eine Testeinrichtung für elektronische Schaltungen | |
DE4129925A1 (de) | Bauelement-testplatte fuer einen halbleiter-bauelement-tester mit einem rekonfigurierbaren koaxialen verbindungsgitter, und verfahren zu dessen gebrauch | |
DE112009000415T5 (de) | Testsystem mit Hochfrequenzinterposer | |
DE102004028722A1 (de) | Rückseitensondierverfahren und -anordnung | |
DE112005000438B4 (de) | Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen | |
DE102005013270A1 (de) | Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet | |
DE69731713T2 (de) | Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls | |
DE60308682T2 (de) | Tragbarer silizium chip | |
DE102014119185B4 (de) | Sondierkarte | |
DE102006034191A1 (de) | Verfahren und Vorrichtung für einen Dut-Kontaktierer | |
DE3545560A1 (de) | Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8139 | Disposal/non-payment of the annual fee |