DE102004062290A1 - Verfahren zur Herstellung eines Halbleiterchips - Google Patents

Verfahren zur Herstellung eines Halbleiterchips Download PDF

Info

Publication number
DE102004062290A1
DE102004062290A1 DE102004062290A DE102004062290A DE102004062290A1 DE 102004062290 A1 DE102004062290 A1 DE 102004062290A1 DE 102004062290 A DE102004062290 A DE 102004062290A DE 102004062290 A DE102004062290 A DE 102004062290A DE 102004062290 A1 DE102004062290 A1 DE 102004062290A1
Authority
DE
Germany
Prior art keywords
layer sequence
semiconductor layer
substrate
growth substrate
functional semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004062290A
Other languages
English (en)
Inventor
Volker Dr. Härle
Georg Dr. Brüderl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102004062290A priority Critical patent/DE102004062290A1/de
Priority to EP05026485A priority patent/EP1675189A3/de
Priority to US11/314,447 priority patent/US7524737B2/en
Priority to JP2005367794A priority patent/JP4980616B2/ja
Publication of DE102004062290A1 publication Critical patent/DE102004062290A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

Bei einem Verfahren zur Herstellung eines Halbleiterchips wird eine funktionelle Halbleiterschichtenfolge (2) epitaktisch auf ein Aufwachssubstrat (1) aufgewachsen. Nachfolgend wird eine parallel zu einer Hauptfläche (8) des Aufwachssubstrats (1) liegende Trennzone (4) im Aufwachssubstrat (1) durch Ionenimplantation ausgebildet, wobei die Ionenimplantation durch die funktionelle Halbleiterschichtenfolge (2) hindurch erfolgt. Nachfolgend wird ein Trägersubstrat (6) auf die funktionelle Halbleiterschichtenfolge (2) aufgebracht und ein von der Trennzone (4) aus gesehen von dem Trägersubstrat (6) abgewandter Teil des Aufwachssubstrats (1) entlang der Trennzone abgetrennt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterchips, insbesondere eines optoelektronischen Halbleiterchips, nach dem Oberbegriff des Patentanspruchs 1.
  • Halbleiterbauelemente auf der Basis von Nitridverbindungshalbleitern werden vorwiegend in der Ottoelektronik verwendet, insbesondere zur Strahlungserzeugung im ultravioletten, blauen und grünen Spektralbereich. „Auf Nitridverbindungshalbleitern basierend" bedeutet im folgenden, dass ein derart bezeichnetes Bauelement oder Teil eines Bauelements vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 gilt. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Zur Herstellung von auf Nitridverbindungshalbleitern basierenden Halbleiterbauelementen werden üblicherweise Epitaxieverfahren herangezogen. Da eine Reduzierung der Defektdichte im Nitridverbindungshalbleiter eine der Hauptvoraussetzungen für die Erhöhung des internen Wirkungsgrades von auf Nitridverbindungshalbleitern basierenden optoelektronischen Halbleiterchips ist, ist es wünschenswert, ein Aufwachssubstrat zu verwenden, das wie die epitaktisch aufzuwachsende Schichtenfolge aus einem Nitridverbindungshalbleiter gebildet ist. Substrate aus einem Nitridverbindungshalbleiter, insbesondere GaN, sind allerdings nur mit hohem technischen Aufwand herstellbar und daher deutlich teurer als die üblicherweise verwendeten alternativen Substrate aus SiC und Saphir.
  • Ein bekanntes Herstellungsverfahren optoelektronischer Bauelemente auf der Basis von Nitridverbindungshalbleitern basiert auf der sogenannten Dünnfilm-Technologie. Dabei wird eine funktionelle Halbleiterschichtenfolge zunächst epitaktisch auf einem Aufwachssubstrat aufgewachsen, anschließend ein neuer Träger auf die dem Aufwachssubstrat gegenüberliegende Oberfläche der Halbleiterschichtenfolge aufgebracht und nachfolgend das Aufwachssubstrat abgetrennt. Dies hat insbesondere den Vorteil, dass das Aufwachssubstrat wiederverwendet werden kann. Das Ablösen eines Aufwachssubstrats aus Saphir von einer Halbleiterschichtenfolge aus einem Nitridverbindungshalbleiter kann beispielsweise mit einem aus der WO 98/14986 bekanntem Laser-Lift-Off-Verfahren erfolgen. Dieses Verfahren ist allerdings nicht ohne weiteres auf Substrate aus einem Nitridverbindungshalbleiter anwendbar.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines Halbleiterchips, vorzugsweise eines auf einem Nitridverbindungshalbleiter basierenden optoelektronischen Halbleiterchips, anzugeben. Vorteilhaft soll die Möglichkeit zur Wiederverwendung des Aufwachssubstrats bestehen und der Herstellungsaufwand vergleichsweise gering sein.
  • Diese Aufgabe wird durch ein Verfahren nach Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei einem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterchips, insbesondere eines optoelektronischen Halbleiterchips, wird ein Aufwachssubstrat bereitgestellt und nachfolgend eine funktionelle Halbleiterschichtenfolge auf das Aufwachssubstrat aufgewachsen. Nachfolgend wird eine parallel zu einer Hauptfläche des Aufwachssubstrats liegende Trennzone im Aufwachssubstrat durch Ionenimplantation ausgebildet, wobei die Ionenimplantation durch die funktionelle Halbleiterschichtenfolge hindurch erfolgt. Auf die funktionelle Halbleiterschichtenfolge wird nachfolgend ein Trägersubstrat aufgebracht. In einem weiteren Verfahrensschritt wird schließlich ein von der Trennzone aus gesehen von dem Trägersubstrat abgewandter Teil des Aufwachssubstrats entlang der Trennzone abgetrennt.
  • Das Aufwachssubstrat ist nach dem Verfahrensschritt des Abtrennens entlang der Trennzone vorteilhaft für die Herstellung weiterer optoelektronischer Bauelemente verwendbar. Dadurch wird der Herstellungsaufwand vermindert.
  • Da die Ionenimplantation in das Aufwachssubstrat erst nach dem epitaktischen Aufwachsen der funktionellen Halbleiterschichtenfolge auf das Aufwachssubstrat erfolgt, ist sichergestellt, dass die Qualität der epitaktisch aufgewachsenen Schichten nicht durch Mängel der Oberfläche des Aufwachssubstrats beeinträchtigt wird. Derartige Mängel könnten ansonsten entstehen, wenn die Ionenimplantation vor dem Aufbringen der funktionellen Halbleiterschichtenfolge erfolgen würde.
  • Durch eine gute Gitteranpassung der epitaktisch aufgewachsenen Schichten zum Aufwachssubstrat wird die Defektdichte in der epitaktisch aufgewachsenen funktionellen Halbleiterschichtenfolge vorteilhaft vermindert. Das Aufwachssubstrat und die funktionelle Halbleiterschichtenfolge weisen vorzugsweise eine im wesentlichen gleiche Gitterkonstante auf. Besonders bevorzugt basieren das Aufwachssubstrat und die funktionelle Halbleiterschichtenfolge auf dem gleichen Halbleitermaterial. Insbesondere ist vorgesehen, dass das Aufwachssubstrat und und die funktionelle Halbleiterschichtenfolge jeweils aus einem Nitridverbindungshalbleitermaterial gebildet sind. Die Bezeichnung Nitridverbindungshalbleiter umfasst insbesondere InxAlyGa1-x-yN, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 gilt. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Das Abtrennen des Aufwachssubstrats entlang der Trennzone erfolgt vorzugsweise durch thermisches Absprengen. Das Ausbilden einer Trennzone durch Ionenimplantation und das thermische Absprengen eines Teils des Substrats ist im Prinzip aus den Druckschriften US 5,374,564 und US 6,103,597 bekannt und wird daher an dieser Stelle nicht näher erläutert.
  • Bei einer bevorzugten Ausführungsform der Erfindung enthält die funktionelle epitaktische Halbleiterschichtenfolge eine strahlungsemittierende aktive Schicht, die insbesondere InxAlyGa1-x-yN mit 0 ≤ x ≤1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist.
  • Nach der Ionenimplantation erfolgt vorzugsweise ein thermisches Ausheilen der epitaktischen funktionellen Halbleiterschichtenfolge, um eine mögliche Beeinträchtigung der Schichtqualität, die aufgrund der durch die funktionelle Halbleiterschichtenfolge erfolgende Ionenimplantation auftreten könnte, zu vermindern. Insbesondere ist das nachträglich Ausheilen der funktionellen Halbleiterschichtenfolge vorteilhaft mit einem geringeren technischen Aufwand verbunden, als eine Nachbearbeitung des Aufwachssubstrats durch Schleifen oder Ätzen, die im Falle der Ionenimplantation vor dem Aufwachsen der funktionellen Halbleiterschichtenfolge zur Herstellung einer für die Epitaxie geeignete Oberfläche erforderlich wäre. Das thermische Ausheilen muss nicht unmittelbar nach der Ionenimplantation erfolgen, sondern kann insbesondere auch erst nach dem Abtrennen des Teils des Aufwachsubstrats erfolgen, wenn beispielsweise ein thermisches Absprengen des bereits bei einer geringeren als für den Ausheilprozess erforderlichen Temperatur erfolgen würde.
  • Die epitaktische Halbleiterschichtenfolge wird bevorzugt vor dem Aufbringen des Trägersubstrats mit einer elektrischen Kontaktschicht oder mit einer Kontaktschichtenfolge, die mehrere Einzelschichten umfasst, versehen. Besonders vorteilhaft ist die elektrische Kontaktschicht oder Kontaktschichtenfolge reflektierend oder umfasst eine reflektierende Schicht. Dies ist insbesondere vorteilhaft für strahlungsemittierende optoelektronische Halbleiterchips, da die reflektierende Schicht in die Richtung des Trägersubstrats emittierte Strahlung zu einer dem Trägersubstrat gegenüberliegenden Strahlungsauskopplungsfläche zurückreflektiert und somit eine Absorption im Trägersubstrat verhindert.
  • Das Aufwachssubstrat ist bevorzugt ein GaN-Substrat, besonders bevorzugt ein n-dotiertes GaN-Substrat.
  • Bei der Ionenimplantation werden bevorzugt Wasserstoffionen in das Aufwachssubstrat implantiert. Alternativ können auch Ionen anderer Edelgase wie beispielsweise Helium, Neon, Krypton oder Xenon verwendet werden.
  • Das Trägersubstrat weist vorteilhaft einen thermischen Ausdehnungskoeffizienten auf, der an den thermischen Ausdehnungskoeffizienten der auf einem Nitridverbindungshalbleiter basierenden funktionellen Halbleiterschichtenfolge angepasst ist. Dies hat den Vorteil, dass eine Beschädigung der funktionellen Halbleiterschichtenfolge durch mechanische Spannungen, die bei stark unterschiedlichen thermischen Ausdehnungskoeffizienten der funktionellen Halbleiterschichtenfolge und des Trägersubstrats insbesondere bei einer für das thermische Abspringen des Aufwachssubstrats erforderlichen Erhitzung des Halbleiterchips auftreten könnte, verhindert.
  • Besonders geeignete Materialien für das Trägersubstrat sind Ge, GaAs, Metalle wie beispielsweise Mo oder Au, oder Metalllegierungen auf der Basis von Au oder Mo. Das Trägersubstrat wird vorzugsweise mittels Löten oder Bonden auf die funktionelle Halbleiterschichtenfolge oder gegebenenfalls auf die Kontaktschicht- oder Schichtenfolge aufgebracht. Insbesondere können Bonding-Verfahren wie Waferbonden, eutektisches Bonden oder oxidisches Bonden eingesetzt werden.
  • Bevorzugt wird das Verfahren gemäß der Erfindung zur Herstellung optoelektronischer Halbleiterchips, insbesondere für Lumineszenzdioden und Halbleiterlaserbauelemente, verwendet. Alternativ kann es auch bei der Herstellung anderer elektronischer Bauelemente verwendet werden.
    •
  • Das erfindungsgemäße Verfahren wird im folgenden anhand eines Ausführungsbeispiels im Zusammenhang mit den 1 bis 6 näher erläutert.
  • Die 1 bis 6 zeigen jeweils schematisch dargestellte Querschnitte eines optoelektronischen Halbleiterchips bei Zwischenschritten eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
  • Bei dem in 1 dargestellten Zwischenschritt eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens ist eine funktionelle Halbleiterschichtenfolge 2, die auf einem Nitridverbindungshalbleiter basiert, auf ein aus einem Nitridverbindungshalbleiter bestehendes Aufwachssubstrat 1 aufgebracht. Das Aufwachssubstrat 1 kann insbesondere ein GaN-Substrat sein. Vorzugsweise ist das Aufwachssubstrat 1 ein n-dotiertes Substrat. Die funktionelle Halbleiterschichtenfolge 2 kann insbesondere eine strahlungsemittierende aktive Zone 3 enthalten, die beispielsweise InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 enthält. Die funktionelle Halbleiterschichtenfolge 2 wird beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE) oder einem anderen epitaktischen Herstellungsverfahren aufgebracht.
  • Bei dem in der 2 dargestellten Zwischenschritt wird durch Implantation von H+-Ionen eine parallel zu einer Hauptfläche 8 des Aufwachssubstrats 1 verlaufende Trennzone 4 in dem Aufwachssubstrat 1 ausgebildet. Die H+-Ionen werden dabei durch die funktionelle Halbleiterschichtenfolge 2, die beispielsweise die aktive Schicht 3 enthält, hindurch in das Aufwachssubstrat 1 implantiert. Nach der Ionenimplantation erfolgt vorzugsweise eine Temperaturbehandlung der funktionellen Halbleiterschichtenfolge 2, um durch die hochenergetischen Ionen möglicherweise hervorgerufene Schädigungen der funktionellen Halbleiterschichtenfolge 2 zu vermindern.
  • Bei dem in 3 dargestellten Zwischenschritt wurde eine Kontaktschicht 5 auf die funktionelle Halbleiterschichtenfolge 2 aufgebracht. Die Kontaktschicht 5 ist vorzugsweise reflektierend für die von der strahlungsemittierenden aktiven Zone 3 emittierte Strahlung. Insbesondere kann die Kontaktschicht 5 auch mehrlagig ausgeführt sein, wobei sie vorzugsweise auf einer der funktionellen Halbleiterschichtenfolge 2 zugewandten Seite eine reflektierende Schicht, die beispielsweise Au, AuGe, Ag, Al oder ein anderes Metall oder eine andere Metallverbindung enthält, umfasst. Derartige Kontaktschichten sind beispielsweise aus der DE 103 50 707 A1 bekannt und werden daher an dieser Stelle nicht näher erläutert.
  • Bei dem in 4 dargestellten Zwischenschritt des erfindungsgemäßen Verfahrens wurde auf die mit der Kontaktschicht 5 versehene Halbleiterschichtenfolge 2 ein Trägersubstrat 6 aufgebracht. Das Aufbringen des Trägersubstrats 6 erfolgt vorzugsweise durch Bonden oder Löten. Vorteilhaft besteht das Trägersubstrat 6 im wesentlichen aus Ge, GaAs, Mo oder Au. Diese Materialien haben den Vorteil einer guten Anpassung ihres thermischen Ausdehnungskoeffizienten an den thermischen Ausdehnungskoeffizienten der funktionellen Halbleiterschichtenfolge 2, die auf einem Nitridverbindungshalbleiter basiert. Dadurch werden mechanische Spannungen zwischen dem Trägersubstrat 6 und der Halbleiterschichtenfolge 2 beim nachfolgenden Verfahrensschritt des thermischen Abspringens des Aufwachssubstrats 1, bei dem der Halbleiterchip stark erhitzt werden muss, vorteilhaft vermindert und somit der Ausbildung von Rissen und/oder einem Ablösen des Trägersubstrats 6 von der Halbleiterschichtenfolge 2 entgegengewirkt.
  • Bei dem in der 5 dargestellten Zwischenschritt wurde der auf der von dem Trägersubstrat 6 abgewandten Seite der Trennzone 4 liegende Teil des Aufwachssubstrats 1 thermisch abgesprengt, beispielsweise durch Erhitzen auf eine Temperatur von etwa 300°C bis 700°. Somit verbleibt nur noch die vorzugsweise sehr dünne Trennzone 4 auf der Halbleiterschichtenfolge 2. Die Dicke der Trennzone 4, die nach dem Absprengen des ursprünglichen Aufwachssubstrats 1 mit der funktionellen Halbleiterschichtenfolge 2 verbunden bleibt, kann vermindert werden, in dem die Energie der Wasserstoffionen bei der Ionenimplantation derart gewählt wird, dass das Maximum ihrer Verteilung in einem möglichst nah an der Grenzfläche zwischen dem ursprünglichen Aufwachssubstrat 1 und der funktionellen Halbleiterschichtenfolge 2 auftritt.
  • Bei dem in 6 dargestellten Zwischenschritt wurde eine erste Kontaktmetallisierung 7, die vorzugsweise den n-Kontakt des Halbleiterchips ausbildet, auf die von dem Trägersubstrat 6 abgewandte Seite des Halbleiterchips und eine zweite Kontaktmetallisierung 9, die vorzugsweise den p-Kontakt des Halbleiterchips ausbildet, auf die von der Halbleiterschichtenfolge 2 abgewandte Seite des Trägersubstrats 6 aufgebracht. Selbstverständlich kann auch die umgekehrte Polarität vorliegen und es können auch andere dem Fachmann bekannte Kontaktierungstechniken verwendet werden. Insbesondere muss das Trägersubstrat 6 nicht elektrisch leitend sein, sondern es können auch sowohl der n-Kontakt als auch der p-Kontakt auf der der Halbleiterschichtenfolge 2 zugewandten Seite des Trägersubstrats 6 vorgesehen sein.
  • Die Beschreibung des Verfahrens anhand der in den 1 bis 6 gezeigten Zwischenschritte kann selbstverständlich durch weitere Verfahrensschritte ergänzt werden. Beispielsweise kann die funktionelle Halbleiterschichtenfolge 2 schon vor dem Aufbringen des Trägersubstrats 6 in eine Mehrzahl einzelner Halbleiterschichtstapel strukturiert werden. Nach dem Aufbringen des Trägersubstrats 6 kann die Mehrzahl der Halbleiterschichtstapel dann beispielsweise durch Sägen oder Brechen in einzelne Halbleiterchips vereinzelt werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (13)

  1. Verfahren zur Herstellung eines Halbleiterchips, der eine epitaktisch hergestellte funktionelle Halbleiterschichtenfolge (2) aufweist, das folgende Verfahrensschritte umfasst: – Bereitstellen eines Aufwachssubstrats (1), – Epitaktisches Aufwachsen der funktionellen Halbleiterschichtenfolge (2) auf das Aufwachssubstrat (1), – Ausbilden einer parallel zu einer Hauptfläche (8) des Aufwachssubstrats (1) liegenden Trennzone (4) im Aufwachssubstrat (1) durch Ionenimplantation, wobei die Ionenimplantation in das Aufwachssubstrat (1) dem epitaktischen Aufwachsen nachfolgt und durch die funktionelle Halbleiterschichtenfolge (2) hindurch erfolgt, – Aufbringen eines Trägersubstrats (6) auf die funktionelle Halbleiterschichtenfolge (2), und – Abtrennen eines von der Trennzone (4) aus gesehenen von dem Trägersubstrat (6) abgewandten Teils des Aufwachssubstrats (1) entlang der Trennzone (4).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, das s das Aufwachssubstrat (1) und die funktionelle Halbleiterschichtenfolge (2) im wesentlichen die gleiche Gitterkonstante aufweisen.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Aufwachssubstrat (1) und die funktionelle Halbleiterschichtenfolge (2) auf dem gleichen Halbleitermaterial basieren.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Aufwachssubstrat und (1) und die funktionelle Halbleiterschichtenfolge (2) jeweils aus einem Nitridverbindungshalbleitermaterial gebildet sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschichtenfolge (2) eine strahlungsemittierende aktive Schicht (3) enthält, die InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachssubstrat (1) ein GaN-Substrat ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Abtrennen des von der Trennzone (4) aus gesehenen von dem Trägersubstrat (6) abgewandten Teil des Aufwachssubstrats (1) entlang der Trennzone (4) durch thermisches Absprengen erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachsubstrat (1) ein elektrisch leitfähiges Substrat, insbesondere ein n-leitendes Substrat, ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (6) ein elektrisch leitfähiges Substrat, insbesondere ein p-leitendes Substrat, ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der Ionenimplantation Wasserstoffionen implantiert werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Ionenimplantation ein thermisches Ausheilen der funktionellen Halbleiterschichtenfolge (2) erfolgt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschichtenfolge (2) vor dem Aufbringen des Trägersubstrats (6) mit einer elektrischen Kontaktschicht oder -schichtenfolge (5) versehen wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die funktionelle Halbleiterschichtenfolge (2) eine strahlungsemittierende aktive Schicht (3) umfasst und die elektrische Kontaktschicht (5) als Reflektor für die emittierte Strahlung dient.
DE102004062290A 2004-12-23 2004-12-23 Verfahren zur Herstellung eines Halbleiterchips Withdrawn DE102004062290A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004062290A DE102004062290A1 (de) 2004-12-23 2004-12-23 Verfahren zur Herstellung eines Halbleiterchips
EP05026485A EP1675189A3 (de) 2004-12-23 2005-12-05 Verfahren zur Herstellung eines Halbleiterchips
US11/314,447 US7524737B2 (en) 2004-12-23 2005-12-20 Method of fabricating a semiconductor chip with a nitride compound semiconductor material
JP2005367794A JP4980616B2 (ja) 2004-12-23 2005-12-21 半導体チップを製作するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004062290A DE102004062290A1 (de) 2004-12-23 2004-12-23 Verfahren zur Herstellung eines Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102004062290A1 true DE102004062290A1 (de) 2006-07-06

Family

ID=35840707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004062290A Withdrawn DE102004062290A1 (de) 2004-12-23 2004-12-23 Verfahren zur Herstellung eines Halbleiterchips

Country Status (4)

Country Link
US (1) US7524737B2 (de)
EP (1) EP1675189A3 (de)
JP (1) JP4980616B2 (de)
DE (1) DE102004062290A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025497A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
US7943484B2 (en) 2005-09-01 2011-05-17 Osram Opto Semiconductors Gmbh Method for laterally cutting through a semiconductor wafer and optoelectronic component
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863805B1 (ko) * 2007-04-24 2008-10-16 고려대학교 산학협력단 질화물 발광소자 및 그 제조 방법
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101111748B1 (ko) 2008-11-28 2012-03-09 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
DE102011113775B9 (de) 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10350707A1 (de) * 2003-02-26 2004-11-11 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
JP3997523B2 (ja) * 2002-11-28 2007-10-24 信越半導体株式会社 発光素子
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
DE102004030063A1 (de) 2004-06-23 2006-03-16 Heinz Leiber Permanentmagneterregte Drehfeldmaschine
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10350707A1 (de) * 2003-02-26 2004-11-11 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025497A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
US7943484B2 (en) 2005-09-01 2011-05-17 Osram Opto Semiconductors Gmbh Method for laterally cutting through a semiconductor wafer and optoelectronic component
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
EP1675189A2 (de) 2006-06-28
JP4980616B2 (ja) 2012-07-18
US20060172506A1 (en) 2006-08-03
US7524737B2 (en) 2009-04-28
EP1675189A3 (de) 2007-11-07
JP2006179922A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP1588414B1 (de) Verfahren zur trennung einer halbleiterschicht mittels laserimpulsen
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1675189A2 (de) Verfahren zur Herstellung eines Halbleiterchips
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
EP2248235B1 (de) Kantenemittierender halbleiterlaser und verfahren zur herstellung eines kantenemittierenden halbleiterlasers
EP1327267A1 (de) Verfahren zur herstellung eines halbleiterbauelements auf gan-basis
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2609632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102012101889A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011115299B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP1588409A1 (de) Dünnfilmhalbleiterbauelement und verfahren zu dessen herstel lung
EP2659523A1 (de) Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
DE102011113775B9 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP1873879A1 (de) Kantenemittierender Halbleiterlaser
DE102018101558A1 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
DE10308646B4 (de) Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung
WO2018162583A1 (de) Halbleiterbauelement und verfahren zur herstellung von mindestens einem halbleiterbauelement
DE102018115594A1 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht
DE112018007310T5 (de) Optoelektronische vorrichtung, die eine leuchtstoffplatte aufweist und verfahren zur herstellung der optoelektronischen vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee