DE102005017814A1 - Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102005017814A1
DE102005017814A1 DE102005017814A DE102005017814A DE102005017814A1 DE 102005017814 A1 DE102005017814 A1 DE 102005017814A1 DE 102005017814 A DE102005017814 A DE 102005017814A DE 102005017814 A DE102005017814 A DE 102005017814A DE 102005017814 A1 DE102005017814 A1 DE 102005017814A1
Authority
DE
Germany
Prior art keywords
degrees
silicon carbide
semiconductor substrate
carbide semiconductor
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005017814A
Other languages
English (en)
Other versions
DE102005017814B4 (de
Inventor
Jun Kariya Kojima
Takeshi Kariya Endo
Eiichi Kariya Okuno
Yoshihito Kariya Mitsuoka
Yoshiyuki Kariya Hisada
Hideo Kariya Matsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004122796A external-priority patent/JP4635470B2/ja
Priority claimed from JP2004185521A external-priority patent/JP2006013005A/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005017814A1 publication Critical patent/DE102005017814A1/de
Application granted granted Critical
Publication of DE102005017814B4 publication Critical patent/DE102005017814B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

Ein Siliziumkarbid-Halbleiterbauelement enthält: ein Halbleitersubstrat (1), welches eine Hauptoberfläche (1a) und eine Rückseitenoberfläche (1b) aufweist; eine Driftschicht (2), welche auf der Hauptoberfläche (1a) angeordnet ist; ein Basisgebiet (3a, 3b), welches auf der Driftschicht (2) angeordnet ist; ein Sourcegebiet (4a, 4b), welches auf dem Basisgebiet (3a, 3b) angeordnet ist; eine Oberflächenkanalschicht (5), welche sowohl auf der Driftschicht (2) als auch dem Basisgebiet (3a, 3b) für eine Verbindung zwischen dem Sourcegebiet (4a, 4b) und der Driftschicht (2) angeordnet ist; einen Gateisolierfilm (7, 7a, 7b), welcher auf der Oberflächenkanalschicht (5) angeordnet ist und einen Film mit einer hohen Dielektrizitätskonstante (7a) enthält; eine Gateelektrode (8), welche auf dem Gateisolierfilm (7, 7a, 7b) angeordnet ist; eine Sourceelektrode (10), welche auf dem Sourcegebiet (4a, 4b) angeordnet ist; und eine Rückseitenelektrode (11), welche auf der Rückseitenoberfläche (1b) angeordnet ist.

Description

  • Die vorliegenden Erfindung bezieht sich auf ein Siliziumkarbid-Halbleiterbauelement und auf ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements.
  • Die Veröffentlichungsschrift der japanischen Patentanmeldung Nr. H11-266017 (welche der US 6,573,534 entspricht) offenbart einen Leistungs-MOSFET als Siliziumkarbid-Halbleiterbauelement, welches in einem Akkumulations- bzw. Anreicherungsmodus betrieben wird. In diesem Leistungs-MOSFET ist eine N–-Leitfähigkeitstyp-Schicht auf einer Oberfläche eines N–-Leitfähigkeitstyp-Basisgebiets und unter einem aus SiO2 gebildeten Gateoxidfilm derart angeordnet, dass die N–-Leitfähigkeitstyp-Schicht zwischen einem N+-Leitfähigkeitstyp-Sourcegebiet und einer N–-Leitfähigkeitstyp-Epitaxieschicht (d.h. einer N+-Leitfähigkeitstyp-Epi-Schicht) einen Anschluss bildet.
  • Das Siliziumkarbid-Halbleiterbauelement mit der obigen Konstruktion nimmt einen ausgeschalteten Zustand an, wenn die N–-Leitfähigkeitstyp-Schicht zu einer Verarmungsschicht wird, bevor eine Spannung an die Gateelektrode angelegt wird. Wenn die Spannung an die Gateelektrode angelegt wird, wird ein Kanalgebiet an einer Schnittstelle bzw. Grenzschicht zwischen der N–-Leitfähigkeitstyp-Schicht und dem Gateisolierfilm gebildet. Das Kanalgebiet erstreckt sich von dem N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b aus in zwei Richtungen der N–-Leitfähigkeitstyp-Driftgebiete. Somit schaltet das Bauelement von dem ausgeschalteten Zustand in einen eingeschalteten Zustand um, so dass durch das Bauelement Strom fließt.
  • Somit wird der obige Leistungs-MOSFET in einem Anreichungsmodus derart betrieben, dass der Kanal ohne Umkehr des Leitfähigkeitstyps der Kanalbildungsschicht induziert wird. Somit ist der obige MOSFET zu einer Vergrößerung der Kanalbeweglichkeit geeignet, so dass ein Einschaltwiderstandswert im Vergleich mit einem MOSFET verringert ist, welcher in einem Umkehrmodus zur Umkehr des Leitfähigkeitstyps betrieben wird.
  • Bei dem obigen Leistungs-MOSFET mit der obigen Konstruktion ist der Gateisolierfilm aus einem Oxidfilm (d.h. SiO2) hergestellt. Jedoch wird ein Grenzschichtzustand zwischen dem Gateisolierfilm und der N–-Leitfähigkeitstyp-Schicht zur Bildung des Kanals in einem Fall gebildet, bei welchem sich der Gateisolierfilm aus dem Oxidfilm zusammensetzt. Des weiteren wird der Grenzschichtzustand nahe einem Leitungsband eines Energieraums gebildet, in welchem ein Elektronenstrom fließt. Daher beeinflusst der belastete bzw. der betreffende Schnittstellenzustand einen Stromfluss derart, dass die Kanalbeweglichkeit verringert wird. Des weiteren wird der Einschaltwiderstandswert des Leistungs-MOSFET erhöht. Somit wird bestätigt, dass diese Schwierigkeit auftritt.
  • Des weiteren wird im Allgemeinen ein Substrat mit einer Versetzung bzw. einem Versatz (Offset) von 8 Grad in einem Prozess zur Herstellung eines Siliziumkarbid-Halbleitersubstrats verwendet. Einen Film lässt man epitaxial auf dem Substrat mit einer Versetzung von 8 Grad durch ein Stufenaufwachsverfahren aufwachsen.
  • Jedoch ist die Oberfläche mit einer Versetzung von 8 Grad des SiC-Substrats keine stabile Oberfläche. Daher wird leicht ein durch Polieren hervorgerufener Defekt gebildet, wenn ein Wafer verarbeitet wird. Somit ist es schwierig, einen homogenen Oberflächenzustand in einer Waferoberfläche zu bilden. Daher tritt beispielsweise eine Bauelementefehler an einem Abschnitt eines Substrats auf, welcher einen schlechten Oberflächenzustand wie einen Defekt aufweist, welcher durch Polieren in einem MOS-Transistor hervorgerufen wird. Der MOS-Transistor enthält ein Sourcegebiet, ein Draingebiet, einen Gateoxidfilm und eine auf einem Oberflächenabschnitt des Substrats gebildete Gateelektrode. Detailliert dargestellt, wenn der durch Polieren hervorgerufene Defekt auf der Oberfläche des Substrats auftritt, tritt leicht ein Stromleck an dem Gateoxidfilm auf.
  • Wenn des weiteren ein Bauelement in dem SiC-Substrat nach dem epitaxialen Aufwachsen gebildet wird, kann beispielsweise ein Kristalldefekt infolge des durch Polieren auf der Oberfläche des Substrats hervorgerufenen Defekts in der Epitaxieschicht des Bauelements (d.h. der Diode) derart erzeugt kann, dass ein Stromleck (d.h. ein Leck eines PN-Übergangs) leicht hervorgerufen wird. Das Bauelement besitzt die Epitaxieschicht auf dem Substrat, in welchem ein P-Leitfähigkeitstyp-Gebiet gebildet ist, und besitzt eine Anode und eine Kathode.
    •
  • Im Hinblick auf die oben beschriebene Schwierigkeit ist des Aufgabe der vorliegenden Erfindung, ein Siliziumkarbid-Halbleiterbauelement und ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements bereitzustellen, wobei das Bauelement einen geringen Einschaltwiderstandswert besitzt.
  • Des weiteren ist es Aufgabe der vorliegenden Erfindung, ein Siliziumkarbid-Halbleitersubstrat und ein Verfahren zur Herstellung des Siliziumkarbid-Halbleitersubstrats bereitzustellen, wobei das Substrat einen hervorragenden Oberflächenzustand und eine hervorragende Gleichmäßigkeit beim Unterdrücken eines Defekts aufweist.
  • Um die obige Aufgabe zu Erreichen, besitzt ein Siliziumkarbid-Halbleiterbauelement einen Isolierfilm, welcher einen Film mit einer hohen Dielektrizitätskonstante enthält. Das Bauelement besitzt eine Kanalschicht eines Aufschichtungstyps, welche den Gateisolierfilm berührt.
  • Somit wird der Film mit einer hohen Dielektrizitätskonstante auf der Oberfläche der Kanalschicht derart gebildet, dass der Grenzschichtzustand nicht mit einer hohen Dichte nahe dem Leitungsband konzentriert ist. Demgemäss kann die Schwierigkeit des Verringerns der Kanalbeweglichkeit hervorgerufen durch den Grenzschichtzustand, welcher den Stromfluss beeinflusst, gelöst werden. Somit wird die Kanalbeweglichkeit verbessert. Somit besitzt das Bauelement einen geringen Einschaltwiderstandswert.
  • Vorzugsweise liefert eine Aufschichtungskonstruktion aus dem Film mit einer hohen Dielektrizitätskonstante und dem Oxidfilm, welcher auf der Oberfläche des Films mit einer hohen Dielektrizitätskonstante gebildet ist, den Gateisolierfilm.
  • Somit ist der Grenzschichtzustand nicht mit einer hohen Dichte nahe dem Leitungsband an einem Abschnitt des Gateisolierfilms konzentriert, welcher die Kanalschicht berührt. Des weiteren wird der Oxidfilm auf dem Film mit einer hohen Dielektrizitätskonstante derart gebildet, dass eine von einem Rand eines Energiepegels Ec des Siliziumkarbids aus gemessene Differenz ΔEc größer wird. Somit ist ein Energieschwellenwert des Erzeugens eines Gateleckstroms erhöht, so dass die Bildung des Gateleckstroms verhindert wird.
  • Vorzugsweise ist das Halbleitersubstrat ein einkristallines Siliziumkarbidsubstrat, dessen Hauptoberfläche um 10 Grad bis 20 Grad von einer (0001)-Si-Oberfläche aus geneigt ist. Dabei werden Halbleitersubstrate mit verschiedenen Versetzungs- bzw. Versatzwinkeln (Offset-Winkeln) bereitgestellt, und es wird eine Korrelation zwischen dem Versetzungswinkel und einer Dichte von durch Polieren hervorgerufenen Defekten studiert. Es wird bestätigt, dass die Polierdefekte deutlich verringert sind, wenn der Versetzungswinkel gleich oder größer als 10 Grad ist. Des weiteren wird bestätigt, dass die Rauheit auf der Oberfläche verringert ist, so dass das Halbleitersubstrat mit einem geringen Betrag von Kristalldefekten gebildet wird.
  • Wenn dementsprechend die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche verwendet wird, wird im Vergleich mit anderen Oberflächen der Grenzschichtzustand verringert. Die (0001)-Si-Oberfläche kann einen geringen Betrag von Kristalldefekten liefern. Somit wird der Einfluss des Grenzschichtzustands auf den Stromfluss verringert. Somit kann die Kanalbeweglichkeit des Leistungs-MOSFET's weiter verbessert werden.
  • Vorzugsweise ist das Siliziumsubstrat ein einkristallines Siliziumkarbidsubstrat mit der Hauptoberfläche, welche zumindest zwei Oberflächen aufweist, von denen eine um 10 Grad bis 20 Grad von einer (0001)-Si-Oberfläche aus geneigt ist und die andere die (0001)-Si-Oberfläche ist. Das einkristalline Siliziumkarbidsubstrat mir der einen Oberfläche, welche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist, und der (0001)-Si-Oberfläche als der Hauptoberfläche liefert eine Verringerung des Grenzschichtzustands im Vergleich mit dem einkristallinen Siliziumkarbidsubstrat mit der anderen Oberfläche als der Hauptoberfläche. Somit wird der Ein fluss des Grenzschichtzustands auf den Stromfluss stark verringert. Somit wird die Kanalbeweglichkeit des Leistungs-MOSFET's weiter verbessert.
  • Vorzugsweise besitzt die eine Oberfläche, welche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist, eine Fläche, die größer als eine Fläche der (0001)-Si-Oberfläche ist. In diesem Fall wird der obige Einfluss effektiv stark verringert. Des weiteren ist, wie in Anspruch 6 beschrieben, die eine Oberfläche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus auf eine <11-20>-Richtung zu geneigt. In diesem Fall wird der obige Einfluss effektiv stark verringert, was bevorzugt wird.
  • Vorzugsweise ist die eine Oberfläche, welche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist, eine (11-2N)-Oberfläche, wobei N die Beziehung 17 ≤ N ≤ 38 erfüllt. In diesem Fall ist der obige Einfluss effektiv stark verringert, was bevorzugt wird.
  • Des weiteren ist in einem Siliziumkarbid-Halbleitersubstrat eine Hauptfläche des Substrats eine Oberfläche, welche um 10 Grad oder mehr von einer (0001)-Si-Oberfläche aus geneigt ist. Daher besitzt die Oberfläche einen hervorragenden Oberflächenzustand und eine hervorragende Gleichmäßigkeit beim Unterdrücken eines Defekts im Vergleich mit einem Substrat mit einer Versetzung von 8 Grad, welches ein Siliziumkarbid-Halbleitersubstrat mit einer Hauptoberfläche ist, welche um 8 Grad von der (0001)-Si-Oberfläche aus geneigt ist. Somit besitzt die Oberfläche einen homogenen und stabilen Oberflächenzustand in einem Bereich einer Substratoberfläche derart, dass die Oberfläche eine Oberfläche eines zu bildenden Halbleiterbauelements liefert.
  • Dabei liegt vorzugsweise ein Winkel gleich oder größer als 10 Grad des Siliziumkarbid-Halbleitersubstrats in einem Bereich zwischen 10 Grad und 20 Grad. Insbesondere liegt der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad.
  • Des weiteren ist eine Epitaxieschicht auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats gebildet. In diesem Fall besitzt die Epitaxieschicht einen hervorragenden Oberflächenzustand, und des weiteren kann die Bildung eines Kristalldefekts verhindert werden.
  • Des weiteren setzt sich bei einem Siliziumkarbid-Halbleitersubstrat eine Hauptoberfläche des Substrats aus zwei Oberflächen zusammen, von denen eine eine (0001)-Si-Oberfläche ist und die andere eine um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche ist. Daher besitzt die Oberfläche einen hervorragenden Oberflächenzustand und eine hervorragende Gleichmäßigkeit in Bezug auf das Unterdrücken eines Defekts im Vergleich mit einem Substrat mit einer Versetzung von 8 Grad, welches ein Siliziumkarbid-Halbleitersubstrat mit einer Hauptoberfläche ist, die um 8 Grad von der (0001)-Si-Oberfläche aus geneigt ist. Somit besitzt die Oberfläche einen homogenen und stabilen Oberflächenzustand in einem Bereich einer Substratoberfläche, so dass die Oberfläche eine Oberfläche eines zu bildenden Halbleiterbauelements liefert.
  • Bezüglich einer Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche und eines Bereichs der (0001)-Si-Oberfläche wird es bevorzugt, dass die Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche größer als die Fläche der (0001)-Si-Oberfläche in dem Siliziumkarbid-Halbleitersubstrat ist.
  • Es wird bevorzugt, wenn die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche eine (11-2N)-Oberfläche ist, wobei N der Beziehung 17 ≤ N ≤ 38 in dem Siliziumkarbid-Halbleitersubstrat genügt.
  • Des weiteren enthält ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats die Schritte: einen ersten Schritt des Bereitstellens eines Siliziumkarbid-Halbleitersubstrats mit einer Hauptoberfläche, welche um 10 Grad oder mehr von einer (0001)-Si-Oberfläche durch ein Ritzverfahren geneigt ist; einen zweiten Schritt des Hochglanzpolierens der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats; und einen dritten Schritt des Bildens einer Epitaxieschicht auf der Hauptoberfläche derart, dass die Epitaxieschicht auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats epitaxial aufwächst.
  • Des weiteren enthält ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats die Schritte: einen ersten Schritt des Bereitstellens eines Siliziumkarbid-Halbleitersubstrats mit einer Hauptoberfläche, welche sich aus wenigstens zwei Oberflächen zusammensetzt, von denen eine eine um 10 Grad oder mehr von einer (0001)-Si-Oberfläche aus geneigte Oberfläche ist und die andere eine (0001)-Si-Oberfläche ist, wobei zwei Oberflächen derart gebildet werden, dass das Hochglanzpolieren des Siliziumkarbid-Halbleitersubstrats mit einer Wärmebehandlung im Vakuum und in einer Atmosphäre durchgeführt wird, welche Silizium enthält, so dass zwei Oberflächen auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats durch ein Step-bunching-Verfahren gebildet werden; und einen zweiten Schritt des Bildens einer Epitaxieschicht auf der Hauptoberfläche derart, dass die Epita xieschicht auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats epitaxial aufwächst.
  • Des weiteren enthält ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats die Schritte: einen ersten Schritt des Bereitstellens eines Siliziumkarbid-Halbleitersubstrats mit einer Hauptoberfläche, die sich aus wenigstens zwei Oberflächen zusammensetzt, von denen eine eine um 10 Grad oder mehr von einer (0001)-Si-Oberfläche aus geneigte Oberfläche ist und die andere ein (0001)-Si-Oberfläche ist, wobei zwei Oberflächen derart gebildet werden, dass das Hochglanzpolieren des Siliziumkarbid-Halbleitersubstrats unter Behandlung in einem Vakuum, in einer Wasserstoffgasatmosphäre und in einer Wasserstoffchloridgasatmosphäre durchgeführt wird, so dass die zwei Oberflächen auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats durch ein Step-bunching-Verfahren hergestellt werden. Und einen zweiten Schritt des Bildens einer Epitaxieschicht auf der Hauptoberfläche derart, dass die Epitaxieschicht auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats epitaxial aufwächst.
    •
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die zugehörigen Figuren ersichtlich. In den Zeichnungen zeigt:
  • 1 eine Querschnittsansicht, welche einen Leistungs-MOSFET einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2A bis 2C zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung des in 1 dargestellten Leistungs-MOSFET's erläutern;
  • 3A bis 3C zeigen Querschnittsansichten, welche das Verfahren zur Herstellung des in 1 dargestellten Leistungs-MOSFET's erläutern;
  • 4A bis 4C zeigen Querschnittsansichten, welche das Verfahren zur Herstellung des in 1 dargestellten Leistungs-MOSFET's erläutert;
  • 5A stellt eine Energiebandstruktur in einem Fall dar, bei welchem sich ein Gateisolierfilm aus einem Film mit einer hohen Dielektrizitätskonstante zusammensetzt, und 5B stellt eine andere Energiebandstruktur in einem anderen Fall dar, bei welchem sich der Gateisolierfilm aus einem Oxidfilm (d.h. SiO2) zusammensetzt;
  • 6 zeigt eine partiell vergrößerte Querschnittsansicht, welche einen Leistungs-MOSFET einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 7 stellt eine Energiebandstruktur in der Nähe des Gateisolierfilms in dem in 6 dargestellten Leistungs-MOSFET dar;
  • 8A bis 8C zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleitersubstrats eines N–-Leitfähigkeitstyps einer dritten Ausführungsform der vorliegenden Erfindung erläutern;
  • 9A und 9B zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Leistungs-MOSFET's einer vierten Ausführungsform der vorliegenden Erfindung erläutern;
  • 10A bis 10C zeigen vertikale Querschnittsansichten, welche ein Verfahren zur Herstellung eines Sili ziumkarbid-Halbleitersubstrats einer fünften Ausführungsform der vorliegenden Erfindung erläutern;
  • 11 zeigt eine Querschnittsansicht, welche ein Siliziumkarbid-Halbleiterbauelement der fünften Ausführungsform darstellt;
  • 12 zeigt einen Graphen, welcher ein Messergebnis eines Versetzungswinkels des Substrats und die durch Polieren hervorgerufene Defektdichte bei der fünften Ausführungsform darstellt;
  • 13A und 13B zeigen vertikale Querschnittsansichten, welche ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats einer sechsten Ausführungsform der vorliegenden Erfindung erläutern;
  • 14A bis 14F zeigen vertikale Querschnittsansichten, welche das Verfahren zur Herstellung des Siliziumkarbid-Halbleitersubstrats der sechsten Ausführungsform erläutern;
  • 15 zeigt eine Querschnittsansicht, welche eine Konstruktion einer Substratoberfläche bei der sechsten Ausführungsform erläutert;
  • 16 zeigt eine Querschnittsansicht, welche die Konstruktion der Substratoberfläche bei der sechsten Ausführungsform erläutert;
  • 17 zeigt eine Querschnittsansicht, welche die Konstruktion der Substratoberfläche bei der sechsten Ausführungsform erläutert;
  • 18 zeigt eine Querschnittsansicht, welche die Konstruktion der Substratoberfläche bei der sechsten Ausführungsform erläutert;
  • 19A und 19B zeigen Querschnittsansichten, welche die Konstruktion der Substratoberfläche bei der sechsten Ausführungsform erläutern;
  • 20 zeigt eine schematische Ansicht, welche eine Querschnittsansicht und eine Draufsicht auf einen Wafer entsprechend einem Vergleich der fünften Ausführungsform darstellt;
  • 21 zeigt eine vertikale Querschnittsansicht, welche den Wafer entsprechend einem Vergleich der fünften Ausführungsform darstellt;
  • 22 zeigt eine vertikale Querschnittsansicht, welche einen MOS-Transistor entsprechend einem Vergleich der fünften Ausführungsform darstellt; und
  • 23 zeigt eine vertikale Querschnittsansicht, welche eine Diode entsprechend einem Vergleich der fünften Ausführungsform darstellt.
  • Erste Ausführungsform
  • 1 zeigt eine Querschnittsansicht, welche einen selbstsperrenden N-Kanal-MOSFET eines planaren Typs (d.h., einen Leistungs-MOSFET eines vertikalen Typs) einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Das Bauelement wird geeignet für einen Gleichrichter eines Alternators oder einen Inverter eines Kraftfahrzeugs verwendet. Die Konstruktion des MOSFET's eines planaren Typs wird unter Bezugnahme auf 1 wie folgt beschrieben. Insbesondere bildet das Bauelement ei nen Feldeffekttransistor mit isoliertem Gate für einen hohen Leistungsbetrag.
  • Ein aus Siliziumkarbid hergestelltes N+-Leitfähigkeitstyp-Halbleitersubstrat 1 besitzt eine obere Oberfläche als Hauptoberfläche 1a und eine untere Oberfläche als Bodenoberfläche 1b, welche der Hauptfläche 1a gegenüberliegt. Eine N–-Leitfähigkeitstyp-Epitaxieschicht bzw. -Epitaxialschicht 2 ist auf die Hauptoberfläche 1a des N+-Leitfähigkeitstyp-Halbleitersubstrats 1 geschichtet. Die N–-Leitfähigkeitstyp-Epitaxieschicht 2 ist aus Siliziumkarbid hergestellt und besitzt eine Dotierungskonzentration, welche geringer als diejenige des Substrats 1 ist. Dabei sind die obere Oberfläche des N+-Leitfähigkeitstyp-Halbleitersubstrats 1 und die obere Oberfläche der N–-Leitfähigkeitstyp-Epitaxieschicht 2 eine (0001)-Si-Oberfläche. Jedoch können die obere Oberfläche des N+-Leitfähigkeitstyp-Halbleitersubstrats 1 und die obere Oberfläche der N–-Leitfähigkeitstyp-Epitaxieschicht 2 eine (11-20)-A-Oberfläche sein. Wenn die (0001)-Si-Oberfläche verwendet wird, wird die niedrige Oberflächenzustandsdichte erzielt. Wenn die (11-20)-A-Oberfläche verwendet wird, wird die niedrige Oberflächenzustandsdichte erzielt, und des weiteren wird das Kristall erzielt, welches keine Schraubenversetzung aufweist.
  • Ein P–-Leitfähigkeitstyp-Basisgebiet 3a und ein P–-Leitfähigkeitstyp-Basisgebiet 3b sind getrennt voneinander auf einem vorbestimmten Gebiet des Oberflächenabschnitts der N–-Leitfähigkeitstyp-Epitaxieschicht 2 gebildet. Die P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b besitzen eine vorbestimmte Tiefe. Tiefe Basisgebiete 30a, 30b sind in den Basisgebieten 3a, 3b gebildet. Jedes tiefe Basisgebiet 30a, 30b besitzt ein Teil, welches sich partiell verdickt. Das tiefe Basisgebiet 30a, 30b ist auf einem Teil gebildet, welches nicht dem N+-Leitfähigkeits typ-Sourcegebiet 4a, 4b überlappt ist. Der dicke Abschnitt des P–-Leitfähigkeitstyp-Siliziumkarbidbasisgebiets 3a, 3b, der dicke Abschnitt, in welchem das tiefe Basisgebiet 30a, 30b gebildet ist, besitzt eine Störstellenkonzentration, welche größer als diejenige eines dünnen Abschnitts ist, in welchem das tiefe Basisgebiet 30a, 30b nicht gebildet ist.
  • Die Dicke der unter dem tiefen Basisgebiet 30a, 30b angeordneten N–-Leitfähigkeitstyp-Epitaxieschicht 2 wird entsprechend dem tiefen Basisgebiet 30a, 30b kleiner (d.h., der Abstand zwischen dem N+-Leitfähigkeitstyp-Halbleitersubstrat 1 und dem tiefen Basisgebiet 30a, 30b wird kürzer). Daher erhöht sich die elektrische Feldstärke. Somit tritt leicht ein Lawinendurchbruch auf.
  • Die N+-Leitfähigkeitstyp-Sourcegebiete 4a, 4b sind auf vorbestimmten Gebieten des Oberflächenabschnitts der jeweiligen P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b gebildet. Die N+-Leitfähigkeitstyp-Sourcegebiete 4a, 4b sind flacher als die Basisgebiete 3a, 3b. Des weiteren erstreckt sich eine aus Siliziumkarbid hergestellte N–-Leitfähigkeitstyp-Oberflächenkanalschicht 5 auf Oberflächen der N–-Leitfähigkeitstyp-Epitaxieschicht 2 und des P–-Leitfähigkeitstyp-Basisgebiets 3a, 3b und ist zwischen dem N+-Leitfähigkeitstyp-Sourcegebiet 4a und dem N+-Leitfähigkeitstyp-Sourcegebiet 4b angeordnet. Somit ist die N–-Leitfähigkeitstyp-Kanalschicht 5 auf den Oberflächen der P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b angeordnet, um eine Verbindung zwischen den Sourcegebieten 4a, 4b und der N–-Leitfähigkeitstyp-Epitaxieschicht 2 zu bilden.
  • Diese N–-Leitfähigkeitstyp-Oberflächenkanalschicht 5 enthält eine N–-Leitfähigkeitstyp-Schicht 5a, welche eine niedrige Störstellenkonzentration aufweist, und eine N+-Leitfähigkeitstyp-Schicht 5b, welche eine hohe Störstel lenkonzentration aufweist. Die N–-Leitfähigkeitstyp-Schicht 5a ist auf dem Oberflächenabschnitt der P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b angeordnet. Die N+-Leitfähigkeitstyp-Schicht 5b ist auf dem Oberflächenabschnitt der N–-Leitfähigkeitstyp-Epitaxieschicht 2 angeordnet. Die N–-Leitfähigkeitstyp-Kanalschicht 5 arbeitet als Abschnitt eines zu bildenden Kanals auf einer Bauelementeoberfläche, wenn das Bauelement betrieben wird. Der Oberflächenabschnitt der P–-Leitfähigkeitstyp-Basisschichten 3a, 3b in der N–-Leitfähigkeitstyp-Kanalschicht 5 setzt sich zusammen aus der N–-Leitfähigkeitstyp-Schicht 5a, welche die niedrige Störstellenkonzentration aufweist, so dass die Störstellenkonzentration des Abschnitts eines zu bildenden Kanals im Wesentlichen gesteuert wird. Des weiteren setzt sich der Oberflächeabschnitt der N–-Leitfähigkeitstyp-Epitaxieschicht 2 zusammen aus der N+-Leitfähigkeitstyp-Schicht 5b, welche die hohe Störstellenkonzentration aufweist, so dass der innere Widerstandswert der N–-Leitfähigkeitstyp-Kanalschicht 5 verringert ist. Somit ist der Einschaltwiderstandswert verringert.
  • Ein Gateisolierfilm 7 ist auf der oberen Oberfläche der Oberflächenkanalschicht 5 und den oberen Oberflächen der N+-Leitfähigkeitstyp-Sourcegebiete 4a, 4b gebildet. Des weiteren ist eine polykristalline Siliziumgateelektrode 8 auf dem Gateisolierfilm 7 gebildet. Die polykristalline Siliziumgateelektrode 8 ist mit einem Isolierfilm 9 bedeckt. Der Isolierfilm 9 ist aus einem LTO-(Low Temperature Oxide) Film gebildet. Eine Sourceelektrode 10 ist auf dem Isolierfilm 9 derart gebildet, dass die Sourceelektrode 10 die N+-Leitfähigkeitstyp-Sourcegebiete 4a, 4b und die P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b berührt. Eine Drainelektrode 11 als Rückseitenelektrode ist auf der Rückseitenoberfläche 1b des N+-Leitfähigkeitstyp-Halbleitersubstrats 1 gebildet.
  • Ein J-FET-Abschnitt ist durch einen Abschnitt der N–-Leitfähigkeitstyp-Epitaxieschicht 2 gebildet, welche in Sandwichbauart zwischen den P–-Leitfähigkeitstyp-Basisgebieten 3a, 3b angeordnet ist.
  • Als Nächstes wird ein Verfahren zur Herstellung des in 1 dargestellten Vertikaltyp-Leistungs-MOSFET's unter Bezugnahme auf 2A bis 4C erläutert.
  • In 2A dargestellter Prozess
  • Zuerst wird ein N-Leitfähigkeitstyp-SiC-Substrat, welches die 4H-, 6H- oder 3C-Kristallstruktur aufweist, als das N+-Leitfähigkeitstyp-Halbleitersubstrat 1 bereitgestellt. Beispielsweise besitzt das N+-Leitfähigkeitstyp-Halbleitersubstrat 1 eine Dicke von 400 μm und eine Hauptoberfläche 1a einer (0001)-Si-Oberfläche oder einer (11-20)-A-Oberfläche. Die N–-Leitfähigkeitstyp-Epitaxieschicht 2 wird auf die Hauptoberfläche 1a des Substrats 1 durch ein epitaxiales Aufwachsverfahren aufgetragen. Die N–-Leitfähigkeitstyp-Schicht 2 besitzt eine Dicke von 5 μm. Somit besitzt die N–-Leitfähigkeitstyp-Epitaxieschicht 2 dieselbe Kristallinität wie das Substrat 1 als Basis, so dass die N–-Leitfähigkeitstyp-Epitaxieschicht 2 eine N-Leitfähigkeitstyp-4H-Schicht, -6H-Schicht oder -3C-SiC-Schicht bildet.
  • In 2B dargestellter Prozess
  • Der LTO-Film 20 ist auf einem vorbestimmten Bereich der N–-Leitfähigkeitstyp-Epitaxieschicht 2 angeordnet. Der LTO-Film 20 wirkt als Maske derart, dass B+-Ionen (oder Al-Ionen) implantiert werden. Somit werden die P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b gebildet. Zu dieser Zeit sind die Bedingungen der Ionenimplantierung derart gestaltet, dass die Temperatur 700°C beträgt und der Dosisbetrag der Ionen 1 × 1016 cm–2 beträgt.
  • In 2C dargestellter Prozess
  • Nachdem der LTO-Film 20 entfernt worden ist, werden die N+-Ionen von der oberen Seite des Substrats 1 derart implantiert, dass die Oberflächenkanalschicht 5 auf dem Oberflächenabschnitt der N–-Leitfähigkeitstyp-Epitaxieschicht 2 und dem Oberflächenabschnitt (d.h. der Oberflächenschicht) der P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b gebildet wird. Zu dieser Zeit sind die Bedingungen der Ionenimplantierung derart gestaltet, dass die Temperatur 700°C beträgt und der Dosisbetrag der Ionen 1 × 1016 cm–2 beträgt. Somit wird die Oberflächenkanalschicht 5 an dem Oberflächenabschnitt der P–-Leitfähigkeitstyp-Basisgebiete 3a, 3b derart kompensiert, dass die N-Leitfähigkeitstyp-Störstellenkonzentration zu einer dünnen N–-Leitfähigkeitstyp-Schicht 5a wird. Des weiteren wird die N-Leitfähigkeitstyp-Störstellenkonzentration an dem Oberflächenabschnitt der N–-Leitfähigkeitstyp-Epitaxieschicht 2 zu der dicken N+-Leitfähigkeitstyp-Schicht 5b.
  • Zur Bildung des selbstsperrenden Leistungs-MOSFET's eines Vertialtyps werden die obigen Bedingungen der Ionenimplantierung derart festgelegt, dass der Gesamtbetrag des Ausdehnungsbetrags der Verarmungsschicht, welche sich von den P–-Leitfähigkeitstyp-Basisgebieten 3a, 3b aus erstreckt, und der Ausdehnungsbetrag der Verarmungsschicht, welche sich von dem Gateisolierfilm 7 aus erstreckt, gleich oder größer als die Dicke der Oberflächenkanalschicht 5 ist.
  • Der obige selbstsperrende Leistungs-MOSFET eines Vertikaltyps besitzt im Vergleich mit einem selbstleitenden MOSFET Zuverlässigkeit. Dies liegt daran, dass der selbstsperrende MOSFET den Stromfluss dadurch sogar dann stoppen kann, wenn die Spannung nicht an die Gateelektrode wegen eines Defekts angelegt wird.
  • In 3A dargestellter Prozess
  • Ein LTO-Film 21 wird auf einem vorbestimmten Bereich der Oberflächenkanalschicht 5 angeordnet. Der LTO-Film 21 wirkt als Maske für die Ionenimplantierung von N+-Ionen. Somit werden N+-Leitfähigkeitstyp-Sourcegebiete 4a, 4b gebildet. Zu dieser Zeit sind die Bedingungen der Ionenimplantierung derart gestaltet, dass die Temperatur 700°C beträgt und der Dosisbetrag der Ionen 1 × 10–15cm–2 beträgt.
  • In 3B dargestellter Prozess
  • Nachdem der LTO-Film 21 entfernt worden ist, wird ein anderer LTO-Film 22 auf einem vorbestimmten Bereich der Oberflächenkanalschicht 5 unter Verwendung eines Fotoresistverfahrens gebildet. Der LTO-Film 22 wirkt als Maske für ein reaktives Ionenätzverfahren. Somit wird die auf den P–-Leitfähigkeitstyp-Siliziumkarbid-Basisregionen 3a, 3b angeordnete Oberflächenkanalschicht 5 partiell geätzt und entfernt.
  • In 3C dargestellter Prozess
  • Des weiteren werden B+-Ionen unter Verwendung des LTO-Films 22 als Maske derart implantiert, dass die tiefen Basisschichten 30a, 30b gebildet werden. Somit wird ein Teil des Basisgebiets 3a, 3b dicker, so dass die tiefe Basisschicht 30a, 30b gebildet wird. Die tiefe Basisschicht 30a, 30b wird auf einem Abschnitt gebildet, welcher das N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b nicht überlappt. Des weiteren besitzt der Teil des P–- Leitfähigkeitstyp-Basisgebiets 3a, 3b, an welchem die tiefe Basisschicht 30a, 30b derart gebildet wird, dass die Dicke davon größer wird, eine Störstellenkonzentration, die größer als diejenige des anderen Abschnitts des P–-Leitfähigkeitstyp-Basisgebiets 3a, 3b ist, an welchem die tiefe Basisschicht 30a, 30b derart gebildet wird, dass die Dicke davon klein wird.
  • In 4A dargestellter Prozess
  • Nachdem der LTO-Film 22 entfernt worden ist, wird der HfO2-Film als der Film mit einer hohen Dielektrizitätskonstante derart gebildet, dass der Gateisolierfilm 7 auf dem Substrat gebildet wird. Zu dieser Zeit wird beispielsweise der HfO2-Film durch ein Zerstäubungsverfahren mit einer Substrattemperatur von 500°C gebildet. Nach dem Zerstäuben wird das Substrat mit einer Wärmebehandlung in einer O2-Atmosphäre bearbeitet, wenn es nötig sein sollte.
  • In 4B dargestellter Prozess
  • Darauf folgend wird ein Überschussabschnitt des Gateisolierfilms 7 entfernt. Danach wird der aus LTO hergestellte Isolierfilm 9 gebildet, um den Gateisolierfilm 7 zu bedecken. Zu dieser Zeit ist die Aufbringungstemperatur des LTO auf 425°C festgelegt, und danach wird nach der Auftragung das Substrat bei 1000°C ausgeheizt.
  • In 4C dargestellter Prozess
  • Die Sourceelektrode 10 und die Drainelektrode 11 werden bei Raumtemperatur durch ein metallisches Zerstäubungsverfahren gebildet. Des weiteren wird nach dem Zerstäuben das Substrat bei 1000°C ausgeheizt. Somit wird der in 1 dargestellte Leistungs-MOSFET eines Vertikaltyps fertiggestellt.
  • Als Nächstes wird die Operation (d.h. die Funktion) des Leistungs-MOSFET's eines Vertikaltyps beschrieben. Der MOSFET arbeitet in dem selbstsperrenden Akkumulations- bzw. Anreicherungsmodus. Wenn keine Spannung der polykristallinen Siliziumgateelektrode aufgebracht wird, wird ein Ladungsträger in der Oberflächenkanalschicht 5 in dem gesamten Bereich der Oberflächenkanalschicht 5 durch die Differenz des elektrostatischen Potentials zwischen dem P–-Leitfähigkeitstyp-Basisgebiet 3a, 3b und der Oberflächenkanalschicht 5 und durch die Differenz der Austritts- bzw. Ablösearbeit zwischen der Oberflächenkanalschicht 5 und der polykristallinen Siliziumgateelektrode 8 geräumt. Wenn die Spannung der polykristallinen Siliziumgatelektrode 8 aufgebracht wird, verändert sich das elektrische Potential, welches von der Summe der angelegten Spannung von der äußeren Schaltung und der Differenz der Austrittsarbeit zwischen der Oberflächenkanalschicht 5 und der polykristallinen Siliziumgateelektrode 8 erzeugt wird. Somit wird der Zustand des Kanals gesteuert.
  • Insbesondere wird die Austrittsarbeit der polykristallinen Siliziumgateelektrode 8 als die erste Austrittsarbeit definiert, es wird die Austrittsarbeit des P–-Leitfähigkeitstyp-Basisgebiets 3a, 3b als die zweite Austrittsarbeit definiert, und es wird die Austrittsarbeit der Oberflächenkanalschicht 5 als die dritte Austrittsarbeit definiert. In diesem Fall werden die ersten bis dritten Austrittsarbeiten, die Störstellenkonzentration und die Dicke der Oberflächenkanalschicht 5 derart bestimmt, dass der N-Leitfähigkeitstyp-Ladungsträger in der Oberflächenkanalschicht 5 unter Verwendung der ersten bis dritten Austrittsarbeiten geräumt bzw. verarmt wird.
  • Wenn sich das Bauelement in dem ausgeschalteten Zustand befindet, wird das Verarmungsgebiet in der Oberflächenkanalschicht 5 durch das elektrische Feld, welches durch das P–-Leitfähigkeitstyp-Basisgebiet 3a, 3b und die polykristalline Siliziumgateelektrode 8 erzeugt wird, gebildet. Wenn die positive Vorspannung der polykristallinen Siliziumgateelektrode 8 in dem obigen Zustand angelegt wird, wird das Kanalgebiet an der Schnittstelle bzw. Grenzschicht zwischen dem Gateisolierfilm (d.h. SiO2) 7 und der Oberflächenkanalschicht 5 gebildet. Das Kanalgebiet erstreckt sich in eine Richtung von dem N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b aus zu dem N–-Leitfähigkeitstyp-Driftgebiet 2. Somit wird das Bauelement von dem ausgeschalteten Zustand in den eingeschalteten Zustand umgeschaltet. Zu dieser Zeit fließen Elektronen von dem N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b aus zu der N–-Leitfähigkeitstyp-Epitaxieschicht 2 durch die Oberflächenkanalschicht 5. Wenn die Elektronen die N-Leitfähigkeitstyp-Epitaxieschicht 2 (d.h. das Driftgebiet) erreichen, fließen die Elektronen in das N+-Leitfähigkeitstyp-Halbleitersubstrat 1, welches das Draingebiet in der vertikalen Richtung bildet.
  • Somit wird die positive Spannung derart an die Gateelektrode 8 angelegt, dass der Kanal eines Anreichungstyps an der Oberflächenkanalschicht 5 induziert wird. Somit fließen die Ladungsträger zwischen der Sourceelektrode 10 und der Drainelektrode 11.
  • Somit wird bei dem MOSFET eines planaren Typs der Betriebsmodus zu dem Anreichungsmodus, bei welchem der Kanal ohne Umkehr des Leitfähigkeitstyps der Schicht des zu bildenden Kanals induziert wird. Daher erhöht sich die Kanalbeweglichkeit des Bauelements derart, dass der Einschaltwiderstandswert verringert wird, im Vergleich mit einem MOSFET, welcher einen Umkehrmodus aufweist, bei welchem der Kanal mit einer Umkehr des Leitfähigkeitstyps der Schicht des zu bildenden Kanals induziert wird.
  • Bei dieser Ausführungsform wird der Gateisolierfilm 7 des Leistungs-MOSFET's mit der obigen Konstruktion aus einem HfO2-Film als dem Film mit einer hohen Dielektrizitätskonstante hergestellt. Dabei stellt 5A eine Energiebandstruktur in einem Fall dar, bei welchem der Gateisolierfilm 7 aus einem Film mit einer hohen Dielektrizitätskonstante hergestellt wird, und 5B stellt eine Energiebandstruktur in einem Fall dar, bei welchem der Gateisolierfilm 7 aus einem Oxidfilm (d.h. SiO2) auf herkömmliche Weise hergestellt wird. 5A und 5B stellen das Energieband an einem Querschnittsabschnitt entlang Linie V-V von 1 dar.
  • Wenn der Gateisolierfilm 7 aus dem Oxidfilm, wie in 5B dargestellt, hergestellt wird, wird der Grenzschichtzustand der negativen Ladung nahe dem Leitungsband mit einer hohen Dichte gebildet. Somit beeinflusst der Grenzschichtzustand den Stromfluss derart, dass die Kanalbeweglichkeit verringert wird.
  • Wenn demgegenüber der Gateisolierfilm 7 aus einem Film mit einer hohen Dielektrizitätskonstante, wie in 5A dargestellt, hergestellt wird, ist der Grenzschichtzustand nicht nahe dem Leitungsband mit einer hohen Dichte konzentriert, obwohl der Grenzschichtzustand vorhanden ist. Somit beeinflusst der Grenzschichtzustand nicht wesentlich den Stromfluss, so dass die Kanalbeweglichkeit nicht verringert wird.
  • Wie oben beschrieben, wird bei dem Leistungs-MOSFET dieser Ausführungsform der Gateisolierfilm 7 aus dem Film mit einer hohen Dielektrizitätskonstante hergestellt. Da her kann der Grenzschichtzustand bzw. die Grenzschichtzustandsdichte nicht nahe dem Leitungsband mit einer hohen Dichte konzentriert sein. Dementsprechend wird die Schwierigkeit, dass die Kanalbeweglichkeit verringert wird, durch den Einfluss des Grenzschichtzustands auf den Strom gelöst. Somit wird die Kanalbeweglichkeit verbessert.
  • Modifizierungen
  • Obwohl bei der obigen ersten Ausführungsform der HfO2-Film als der Film mit einer hohen Dielektrizitätskonstante verwendet wird, welcher den Gateisolierfilm 7 bildet, können andere Filme mit einer hohen Dielektrizitätskonstante für den Gateisolierfilm 7 verwendet werden. Beispielsweise kann ein HfAlOx-Film für den Film mit einer hohen Dielektrizitätskonstante verwendet werden. In diesem Fall wird der HfAlOx-Film in dem in 4A dargestellten Schritt bei der ersten Ausführungsform beispielsweise durch ein MO-CVD-Verfahren gebildet. Beispielsweise wird der HfAlOx-Film bei der Temperatur von 500°C in einer O2-Atmosphäre aufgebracht. Nach dem Aufbringen wird das Substrat mit einer Wärmebehandlung bei 700°C verarbeitet. Somit wird der Gateisolierfilm 7 gebildet. Des weiteren kann ein HfSiON-Film als der Film mit einer hohen Dielektrizitätskonstante verwendet werden. Beispielsweise wird der HfSiON-Film durch ein reaktives Zerstäubungsverfahren gebildet. Danach wird das Substrat mit der Wärmebehandlung bei einer Temperatur zwischen 950°C und 1100°C in einer N2-Gas-Atmosphäre verarbeitet. Somit wird der Gateisolierfilm 7 gebildet.
  • Zweite Ausführungsform
  • Es wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Bei dieser Ausführungsform ist die Konstruktion des Gateisolierfilms 7 im Vergleich mit der ersten Ausführungsform verändert.
  • 6 zeigt eine teilweise vergrößerte Ansicht, welche einen Teil des Gateisolierfilms 7 des Leistungs-MOSFET's dieser Ausführungsform darstellt.
  • Wie in dieser Figur dargestellt, setzt sich bei dieser Ausführungsform der Gateisolierfilm 7 aus einem aufgeschichteten Film zusammen, welcher durch Aufschichten des Films mit einer hohen Dielektrizitätskonstante 7a und dem Oxidfilm 7b gebildet wird. Insbesondere wird der Gateisolierfilm 7 derart gebildet, dass der Film mit einer hohen Dielektrizitätskonstante 7a auf der Oberfläche der Oberflächenkanalschicht 5 gebildet wird, und danach wird der Oxidfilm 7b auf der Oberfläche des Films mit einer hohen Dielektrizitätskonstante 7a gebildet.
  • 7 stellt eine Energiebandstruktur in dem obigen Fall dar. Wie in dieser Zeichnung dargestellt, konzentriert sich in dem Film mit einer hohen Dielektrizitätskonstante, welche auf der Oberfläche der aus Siiliziumkarbid hergestellten Oberflächenkanalschicht 5 gebildet wird, der Grenzschichtzustand nicht in der Nähe des Leitungsbands mit einer hohen Dichte.
  • Wenn jedoch der Gateisolierfilm 7 lediglich aus dem Film mit einer hohen Dielektrizitätskonstante gebildet wird, kann ein Gateleckstrom stark unter dem Anlegen einer hohen Gatespannung bei einer hohen Temperatur im Vergleich mit einem Fall fließen, bei welchem der Gateisolierfilm 7 lediglich aus dem Oxidfilm hergestellt wird. Dies liegt daran, dass die Differenz ΔEc zwischen dem Rand Ec des Energieniveaus des Siliziumkarbids auf der Leitungsbandseite und dem Energieniveau Ec des Films mit einer hohen Dielektrizitätskonstante kleiner wird als die Differenz ΔEc zwischen dem Energieniveau Ec des Siliziumkarbids und dem Energieniveau Ec des Oxidfilms wird. Daher wird die Energiebarriere leicht überschritten, so dass der Gateleckstrom stark fließt.
  • Daher setzt sich bei dieser Ausführungsform ein Abschnitt des Gateisolierfilms 7, welcher die Oberflächenkanalschicht 5 berührt, aus dem Film mit einer hohen Dielektrizitätskonstante 7a zusammen. Des weiteren wird der Oxidfilm 7b auf der Oberfläche des Films mit einer hohen Dielektrizitätskonstante 7a gebildet. Somit konzentriert sich der Grenzschichtzustand an dem Abschnitt des Gateisolierfilms 7, welcher die Oberflächenkanalschicht 5 berührt, nicht nahe dem Leitungsband mit der hohen Dichte. Da des weiteren der Oxidfilm 7b auf dem Film mit einer hohen Dielektrizitätskonstante 7a gebildet wird, wird die Differenz ΔEc von dem Rand des Energieniveaus des Siliziumkarbids größer. Somit wird die Energiebarriere, welche zur Bildung des Gateleckstroms notwendig ist, größer; und daher wird die Bildung des Gateleckstroms verhindert.
  • Dabei kann der Leistungs-MOSFET mit der obigen Konstruktion durch ein Verfahren hergestellt werden, welches durch Hinzufügen eines bekannten Oxidfilmbildungsprozesses dem bezüglich der ersten Ausführungsform beschriebenen Herstellungsverfahren erzielt wird. Beispielsweise wird der aus dem HfAlOx-Film hergestellte Film mit einer hohen Dielektrizitätskonstante 7a in einer O2-Gas-Atmosphäre bei 500°C durch ein MO-CVD-Verfahren gebildet. Danach wird das Substrat bei 700°C ausgeheizt. Des weiteren wird der Oxidfilm 7b auf die Oberfläche des Films mit einer hohen Dielektrizitätskonstante 7a durch das CVD-Verfahren aufgebracht. Somit wird der Gateisolierfilm 7 gebildet. Des weiteren kann ein HfSiON-Film als der Film mit einer hohen Dielektrizitätskonstante verwendet werden. Beispielsweise wird der HfSiON-Film durch ein reak tives Zerstäubungsverfahren gebildet. Danach wird das Substrat einer Wärmebehandlung mit einer Temperatur zwischen 950°C und 1100°C in einer N2-Gas-Atmosphäre derart unterworfen, dass der Gateisolierfilm 7 gebildet wird.
  • Dritte Ausführungsform
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird im Folgenden erläutert. Diese Ausführungsform wird durch Ändern der Oberflächenausrichtung des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 der ersten Ausführungsform erzielt.
  • Bei dieser Ausführungsform wird das N-Leitfähigkeitstyp-Halbleitersubstrat 1 bereitgestellt, welches die Hauptoberfläche aufweist, die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist. Das Verfahren zur Herstellung dieses N–-Leitfähigkeitstyp-Halbleitersubstrats 1 wird unter Bezugnahme auf das in 8A bis 8C erläuterte Herstellungsprozessdiagramm erläutert.
  • Zuerst wird, wie in 8A dargestellt, ein einkristalliner 4H-SiC-Rohling bereitgestellt, welcher die (0001)-Si-Oberfläche aufweist. Danach wird, wie in 8B dargestellt, der Rohling unter Verwendung einer Drahtsäge an einer Oberfläche gesägt, welche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist. Zu diesem Zeitpunkt besitzt die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche eine hohe Stabilität, so dass eine Spiegeloberfläche ohne Polierdefekt erzielt wird. Somit wird das N–-Leitfähigkeitstyp-Halbleitersubstrat 1 bereitgestellt, welches die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Hauptoberfläche aufweist.
  • Danach lässt man, wie in 8C dargestellt, die N–-Leitfähigkeitstyp-Epitaxieschicht 2 epitaxial auf der Hauptoberfläche des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 unter Verwendung einer CVD-Ausrüstung oder dergleichen aufwachsen. Danach werden Prozesse ähnlich den in 2A bis 3C dargestellten Prozessen durchgeführt. Somit wird der zuerst beschriebene Leistungs-MOSFET fertiggestellt.
  • Die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche geneigte Oberfläche kann den Grenzschichtzustand im Vergleich mit anderen Oberflächen verringern. Daher wird der Einfluss des Grenzschichtzustands auf den Stromfluss stark verringert. Somit kann die Kanalbeweglichkeit des Leistungs-MOSFET's stark verbessert werden.
  • Wenn dabei, wie bei dieser Ausführungsform beschrieben, das N–-Leitfähigkeitstyp-Halbleitersubstrat 1, welches die im 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche aufweist, verwendet wird, wird es bevorzugt, dass die Oberfläche entlang einer <11-20>-Richtung geneigt ist. Es wird durch Experimente bestätigt, dass der Grenzschichtzustand bzw. die Grenzschichtzustandsdichte der entlang der <11-20>-Richtung geneigten Oberfläche kleiner wird. Somit ist die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche die entlang einer <11-20>-Richtung geneigte Oberfläche, so dass der Grenzschichtzustand kleiner wird. Daher kann die Kanalbeweglichkeit des Leistungs-MOSFET's wirksamer verbessert werden.
  • Wenn das N–-Leitfähigkeitstyp-Halbleitersubstrat 1 mit der um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigten Oberfläche vorzugsweise verwendet wird, ist die Oberfläche eine (11-2N)-Oberfläche, wobei N der Beziehung 17 ≤ N ≤ 38 genügt. Es wird durch Experimente bestätigt, dass der Grenzschichtzustand der (11-2N)-Oberfläche verringert ist, wobei N der Beziehung 17 ≤ N ≤ 38 genügt. Wenn diese Oberfläche verwendet wird, kann daher die Kanalbeweglichkeit des Leistungs-MOSFET's wirksamer verbessert werden.
  • Vierte Ausführungsform
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird im Folgenden erläutert. Diese Ausführungsform, welche ähnlich der dritten Ausführungsform ist, wird durch Ändern der Oberflächenausrichtung des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 der ersten oder zweiten Ausführungsform erzielt.
  • 9A und 9B stellen einen Herstellungsprozess des Leistungs-MOSFET's dieser Ausführungsform dar. Bei dieser Ausführungsform wird zuerst, wie in 9A dargestellt, ein Versetzungs- bzw. Offsetsubstrat als das N–-Leitfähigkeitstyp-Halbleitersubstrat 1 bereitgestellt. Das Versetzungssubstrat besitzt eine Versetzung bzw. einen Versatz von 8 Grad von der (0001)-Si-Oberfläche.
  • Als Nächstes wird der LTO-Film auf der Oberfläche des N-Leitfähigkeitstyp-Halbleitersubstrats 1 gebildet. Danach wird der LTO-Film entfernt. Des weiteren wird die Oberfläche des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 gereinigt. Danach wird eine Siliziumkarbidschicht mit einer Dicke von beispielsweise 5 nm auf die Oberfläche des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 aufgebracht. Darauf folgend wird eine Hochvakuumkammer derart erwärmt, dass die Temperatur des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 in einem Bereich zwischen 500°C und 1100°C gehalten wird. Vorzugsweise wird eine Temperatur von etwa 1500°C gehalten. Diese Hochtemperaturbehandlung liefert ein auf der Oberfläche des N–-Leitfähigkeitstyp-Halblei tersubstrats 1 angeordnetes Step-bunching. Daher werden zwei Oberflächen erzielt, von denen eine die (0001)-Si-Oberfläche ist und die andere die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche ist.
  • Zu diesem Zeitpunkt wird die Fläche der um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche geneigten Oberfläche größer als die Fläche der (0001)-Si-Oberfläche. Die Beziehung des Flächenverhältnisses kann durch eine Temperatursteuerung des Wärmebehandlungsprozesses gesteuert werden. Beispielsweise können zwei oder mehr Wärmebehandlungsprozesse wie der eine, welcher bei 1050°C durchgeführt wird, und der andere, welcher bei 950°C durchgeführt wird, miteinander derart kombiniert werden, dass die Beziehung des Flächenverhältnisses gesteuert werden kann.
  • Die (0001)-Si-Oberfläche und die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche werden als die Hauptoberfläche 1a des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 gebildet. Danach wird das N–-Leitfähigkeitstyp-Halbleitersubstrat 1 mit diesen zwei Oberflächen derart verwendet, dass der Leistungs-MOSFET mit der bezüglich der ersten Ausführungsform beschriebenen Konstruktion hergestellt wird.
  • Danach lässt man, wie in 9B dargestellt, die N–-Leitfähigkeitstyp-Epitaxieschicht 2 epitaxial auf der Hauptoberfläche des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 unter Verwendung einer CVD-Ausrüstung oder dergleichen aufwachsen. Danach werden Prozesse ähnlich den in 2A bis 3C dargestellten Prozessen durchgeführt. Somit wird der bezüglich der ersten Ausführungsform beschriebene Leistungs-MOSFET fertig gestellt.
  • Danach lässt man die N–-Leitfähigkeitstyp-Epitaxieschicht 2 epitaxial auf der Hauptoberfläche des N–-Leitfähigkeitstyp-Halbleitersubstrats 1 unter Verwendung einer CVD-Ausrüstung oder dergleichen aufwachsen. Danach werden Prozesse ähnlich den in 2A bis 3C dargestellten Prozessen durchgeführt. Somit wird der bezüglich der ersten Ausführungsform beschriebene Leistungs-MOSFET fertig gestellt.
  • Es wird bestätigt, dass das einkristalline Siliziumkarbidsubstrat, welches die Hauptoberfläche der (0001)-Si-Oberfläche und die um 10 Grad bis 20 Grad von dieser Oberfläche aus geneigte Oberfläche aufweist, den Grenzschichtzustand im Vergleich mit dem einkristallinen Siliziumkarbidsubstrat verringern kann, welches die Hauptoberfläche der anderen Oberfläche aufweist. Daher kann der Einfluss des Grenzschichtzustands auf den Stromfluss stark verringert werden. Somit kann die Kanalbeweglichkeit des Leistungs-MOSFET's stark verbessert werden.
  • Des weiteren ist die Fläche der um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigten Oberfläche größer als die Fläche der (0001)-Oberfläche; und daher kann der obige Effekt wirksam erzielt werden.
  • Modifizierungen
  • Bei den obigen Ausführungsformen wird die Oberflächenkanalschicht 5 derart gebildet, dass die Ionen direkt auf den Oberflächenabschnitt der N–-Leitfähigkeitstyp-Siliziumkarbid-Epitaxieschicht 2 und auf den Oberflächenabschnitt (d.h. die Oberflächenschicht) der P–-Leitfähigkeitstyp-Siliziumkarbid-Basisgebiete 3a, 3b implantiert werden. Die obigen Ausführungsformen können auf einen Leistungs-MOSFET angewandt werden, welcher auf eine Weise hergestellt wird, dass man die N–-Leitfähigkeitstyp-Ober flächenkanalschicht 5 epitaxial auf diesen Oberflächenabschnitten aufwachsen lässt.
  • Des weiteren wird bei den obigen Ausführungsformen der Leistungs-MOSFET als Beispiel beschrieben, welcher den ersten Leitfähigkeitstyp als den N-Leitfähigkeitstyp und den zweiten Leitfähigkeitstyp als den P-Leitfähigkeitstyp aufweist. Dies ist jedoch ein Beispiel; und daher kann die vorliegende Erfindung auf einen P-Kanal-Leistungs-MOSFET angewandt werden, welcher durch Umkehrung eines Leitungstyps jedes Teils erzielt wird.
  • Wenn eine Kristallausrichtung definiert wird, sollte dabei im Allgemeinen ein Strich (-) einer Zahl hinzugefügt werden. Jedoch ist eine von einem Computer-Datenablagesystem abgeleitete Ausdrucksbegrenzung vorhanden. Daher wird bei dieser Spezifizierung der Strich vor der Zahl hinzugefügt.
  • Fünfte Ausführungsform
  • Die Erfinder haben über ein SiC-Substrat vorbereitende Studien durchgeführt. Eine um 8 Grad versetzte Oberfläche des SiC-Substrats ist keine stabile Oberfläche. Daher wird, wie in 20 und 21 dargestellt, leicht ein durch Polieren hervorgerufener Defekt erzeugt, wenn ein Wafer 100 verarbeitet wird. Somit ist es schwierig, einen homogenen Oberflächenzustand in einer Waferoberfläche zu bilden. Daher tritt beispielsweise, wie in 22 dargestellt, eine Bauelementestörung an einem Abschnitt eines Substrats 110 auf, welches einen schlechten Oberflächenzustand wie einen durch Polieren hervorgerufenen Defekt 130 in einem MOS-Transistor aufweist. Der MOS-Transistor enthält ein Sourcegebiet 111, ein Draingebiet 112, einen Gateoxidfilm 113 und eine auf einem Oberflächenabschnitt des Substrats 110 gebildete Gateelektrode 114. Detailliert dargestellt, wenn der durch Polieren hervorgerufene Defekt 130 auf der Oberfläche des Substrats 110 angeordnet ist, tritt leicht ein Stromleck an dem Gateoxidfilm 113 auf.
  • Wenn des weiteren ein Bauelement in dem SiC-Substrat nach einem epitaxialen Aufwachsen beispielsweise, wie in 23 dargestellt, gebildet wird, kann ein Kristalldefekt 131 infolge des durch Polieren hervorgerufenen Defekts 130 auf der Oberfläche des Substrats 120 in der Epitaxieschicht 121 des Bauelements (d.h., einer Diode) erzeugt werden, so dass leicht ein Stromleck (d.h. ein PN-Übergang-Leck) auftritt. Das Bauelement besitzt die Epitaxieschicht 121 auf dem Substrat 120, in welchem das P-Leitfähigkeitstyp-Gebiet 122 gebildet wird, und besitzt eine Anode 123 und eine Kathode 124.
  • Im Hinblick auf die obige Schwierigkeit werden ein Siliziumkarbid-Halbleitersubstrat und ein Verfahren zur Herstellung des Substrats unter Bezugnahme auf 10A bis 10C erläutert.
  • Wie in 10A dargestellt, wird ein einkristallines 4H-SiC-Substrat 501 bereitgestellt. Die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus des einkristallinen 4H-SiC-Substrats 501 geneigte Oberfläche wird von dem einkristallinen 4H-SiC-Substrat 501 unter Verwendung einer Drahtsäge abgetrennt. Insbesondere wird das Substrat 501 durch die Drahtsäge an einem Paar von Linien getrennt, welche in 10A als L1 und L2 dargestellt sind. Als Ergebnis wird das in 10B dargestellte Substrat 1 erzielt.
  • Des weiteren wird die Oberfläche des Substrats 1 durch ein chemisch-mechanisches Planarisierungsverfahren mit einem Diamantschleifmittel hochglanzpoliert. Zu die sem Zeitpunkt wird die Oberfläche des Substrats 1, welche um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigt ist, zu einer hochglanzpolierten Oberfläche ohne einen durch das Polieren hervorgerufenen Defekt, so dass die Stabilität der Oberfläche größer wird.
  • Darauf folgend lässt man, wie in 10C dargestellt, einen Epitaxialfilm auf der Hauptoberfläche des Substrats 1 unter Verwendung einer CVD-Ausrüstung derart aufwachsen, dass die Epitaxieschicht 2 auf dem Substrat 1 gebildet wird.
  • Unter Verwendung dieses Substrats wird der in 11 dargestellte vertikale Leistungs-MOS-Transistor gebildet. Insbesondere lässt man das N–-Leitfähigkeitstyp-Gebiet 2 epitaxial auf dem in N+-Leitfähigkeitstyp-SiC-Substrat 1 aufwachsen. Das P–-Leitfähigkeitstyp-Gebiet 3a, 3b wird auf dem Oberflächenabschnitt der Hauptoberfläche des Substrats (d.h. auf der oberen Oberfläche des N–-Leitfähigkeitstyp-Gebiets 2) gebildet, und des weiteren wird das N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b auf dem Oberflächenabschnitt des P–-Leitfähigkeitstyp-Gebiets 3a, 3b gebildet. Des weiteren wird eine Schicht mit geringer Dotierungsdichte bzw. Konzentration als N–-Leitfähigkeitstyp-Oberflächenkanalschicht 505 in dem Kanalgebiet des Oberflächenabschnitts des N–-Leitfähigkeitstyp-Gebiets 2 gebildet. Die Gateelektrode 8 wird auf der Schicht mit geringer Dotierungsdichte 505 durch den Gateoxidfilm (d.h., im Allgemeinen durch den Gateisolierfilm) 7 gebildet. Die Sourceelektrode 10 wird auf der Gateelektrode 8 durch den Isolierfilm 9 derart gebildet, dass die Sourceelektrode 10 das N+-Leitfähigkeitstyp-Sourcegebiet 4a, 4b und das P–-Leitfähigkeitstyp-Gebiet 3a, 3b berührt. Demgegenüber wird die Drainelektrode 11 auf der unteren Oberfläche (d.h. auf dem Boden) des N+-Leitfähigkeitstyp-SiC-Substrats 1 gebildet.
  • 12 stellt ein Ergebnis einer Messung der Beziehung zwischen dem Versetzungswinkel und der Dichte des durch Polieren hervorgerufenen Defekts dar. Dabei werden verschiedene Substrate mit unterschiedlichen Versetzungswinkeln bereitgestellt. Die horizontale Achse in 12 stellt den Versetzungswinkel des Substrats dar, und die vertikale Achse in 12 stellt die Dichte des durch Polieren hervorgerufenen Defekts dar. Wenn, wie in 12 dargestellt, der Versetzungswinkel gleich oder größer als 10 Grad wird, wird der durch Polieren hervorgerufene Defekt schnell verringert. Wenn des weiteren der Versetzungswinkel gleich oder größer als 10 Grad wird, wird die Rauheit der Substratoberfläche verringert. Wenn des weiteren der Versetzungswinkel gleich oder größer als 13 Grad wird, verschwindet der durch Polieren hervorgerufene Defekt.
  • Dementsprechend wird die Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats als die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche derart entworfen, dass die Hauptoberfläche stabil wird. Insbesondere wird es bevorzugt, dass die Hauptoberfläche als die um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche entworfen wird. Insbesondere wird die Hauptoberfläche als die um 13 bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche entworfen. Durch Verwendung dieser Oberfläche wird die Epitaxieschicht mit einem geringen Betrag eines Kristalldefekts gebildet. Insbesondere wenn das Epitaxiesubstrat hergestellt wird, kann der durch Polieren hervorgerufene Defekt derart verringert werden (d.h., es wird die Rauheit verringert), dass der vorteilhaft regulierte Oberflächenzustand gebildet wird, bevor der Epitaxiefilm aufwächst. Somit wächst der Epitaxiefilm unter der Bedingung auf, dass die Erzeugung von Kristalldefekten limitiert ist.
  • Somit wird das Prozessertragsverhältnis des Bauelements verbessert (d.h., es wird das Erzeugungsverhältnis des Chipversagens in dem Wafer verringert).
  • Dabei wird der in 11 dargestellte vertikale Leistungs-MOS-Transistor unter Verwendung des in 10C dargestellten Substrats gebildet. Jedoch kann der in
  • 22 dargestellte MOS-Transistor unter Verwendung des in 10B dargestellten Substrats gebildet werden. Des weiteren kann der in das Substrat zu trennende Rohling ein 6H-SiC-Kristall anstatt eines 4H-SiC-Kristalls sein.
  • Wie oben beschrieben, besitz diese Ausführungsform die folgende Charakteristik.
    • (I) Wie in 10B dargestellt, besitzt das Siliziumkarbid-Halbleitersubstrat 1 eine Hauptoberfläche, welche um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigt ist. Daher besitzt die Oberfläche einen hervorragenden Oberflächenzustand und eine hervorragende Gleichmäßigkeit beim Unterdrücken eines Defekts im Vergleich mit einem Substrat mit einer Versetzung von 8 Grad, welches ein Siliziumkarbid-Halbleitersubstrat mit einer um 8 Grad von der (0001)-Si-Oberfläche aus geneigten Hauptoberfläche besitzt. Somit besitzt die Oberfläche einen homogenen und stabilen Oberflächenzustand in einem Bereich bzw. einer Fläche einer Substratoberfläche derart, dass die Oberfläche eine Oberfläche eines zu bildenden Halbleiterbauelements liefert. Dabei liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad. Vorzugsweise liegt der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad. Des weiteren liegt der Winkel gleich oder größer als 10 Grad vorzugsweise in einem Bereich zwischen 16 Grad und 20 Grad von der (0001)-Si-Oberfläche aus. Des weiteren ist die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche in dem Siliziumkarbid-Halbleitersubstrat eine (11-2N)-Oberfläche, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
    • (II) Wie in 10C dargestellt, wird die Epitaxieschicht 2 auf der Hauptoberfläche 1a des Siliziumkarbid-Halbleitersubstrats 1 derart gebildet, dass das Epitaxiesubstrat erzielt wird. Somit besitzt die Epitaxieschicht 2 einen hervorragenden Oberflächenzustand, und des weiteren kann die Bildung von Kristalldefekten verhindert werden.
    • (III) Wie in 10A und 10B dargestellt, enthält ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats: den ersten Schritt des Bereitstellens des Siliziumkarbid-Halbleitersubstrats 1 mit der um 10 Grad oder mehr von einer (0001)-Si-Oberfläche aus geneigten Hauptoberfläche durch ein Ritzverfahren; den zweiten Schritt des Hochglanzpolierens der Hauptoberfläche 1a des Siliziumkarbid-Halbleitersubstrats 1; und den dritten Schritt des Bildens der Epitaxieschicht 2 auf der Hauptoberfläche 1a derart, dass die Epitaxieschicht epitaxial auf der Hauptoberfläche 1a des Siliziumkarbid-Halbleitersubstrats 1 aufwächst. Das Verfahren liefert das in (III) beschriebene Siliziumkarbid-Halbleitersubstrat.
  • Dabei liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad. Insbesondere liegt der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad. Des weiteren liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 16 Grad und 20 Grad von der (0001)-Si-Oberfläche aus.
  • Sechste Ausführungsform
  • Als Nächstes wird im Folgenden eine sechste Ausführungsform erläutert.
  • Ein Siliziumkarbid-Halbleitersubstrat und ein Verfahren zu dessen Herstellung werden unter Bezugnahme auf 13A und 13B erläutert.
  • Wie in 13A dargestellt, setzt sich die Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats 1 aus wenigstens zwei Oberflächen zusammen, von denen eine die (0001)-Si-Oberfläche ist und die andere eine um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche ist. Dabei setzt sich vorzugsweise die Hauptoberfläche aus wenigstens zwei Oberflächen zusammen, von denen eine die (0001)-Si-Oberfläche und die andere eine um 10 Grad bis 20 Grad von der (0001)-Si-Oberfläche aus geneigte Oberfläche ist. Des weiteren setzt sich vorzugsweise die Hauptoberfläche aus wenigstens zwei Oberflächen zusammen, von denen eine die (0001)-Si-Oberfläche ist und die andere eine um 13 Grad bis 20 Grad von der (0001)-Si-Oberfläche geneigte Oberfläche ist. Dies wird aus dem Grund der Beziehung zwischen der Dichte eines durch Polieren hervorgerufenen Effekts und dem Winkel von der (0001)-Si-Oberfläche aus wie oben bezüglich 12 beschrieben abgeleitet.
  • Wie in 13B dargestellt, wird die Epitaxieschicht 2 auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats 1 als Einkristall gebildet. Insbesondere wird, wie in 13A dargestellt, das Substrat 1 mit der Substratoberfläche bereitgestellt, auf welchem zwei Oberflächen gebildet sind, nämlich die (0001)-Si-Oberfläche und die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche. Die Epitaxieschicht 2 wächst auf dem Substrat 1 unter Verwendung der CVD-Ausrüstung auf.
  • Um das in 13A dargestellte Substrat zu erzielen, wird der folgende Prozess durchgeführt.
  • Wie in 14A bis 14F dargestellt, wird das SiC-Substrat 601 wie ein Substrat mit einer Versetzung von 8 Grad bereitgestellt. Das Substrat 601 besitzt die um eine vorbestimmten Winkel von der (0001)-Si-Oberfläche aus geneigte Hauptoberfläche. Wie in 14B dargestellt, wird die Oberfläche des Substrats 601 poliert, um eine hochglanzpolierte Oberfläche zu sein. Zu diesem Zeitpunkt verbleibt, wie in 21 dargestellt, ein durch Polieren hervorgerufener Defekt auf dem Oberflächenabschnitt des Substrats 601 (d.h. auf dem Oberflächenabschnitt, wie als A1 in 14B dargestellt). Des weiteren wird, wie in 14C dargestellt, ein LTO-Film 620 auf der Oberfläche des Substrats 601 gebildet. Danach wird der LTO-Film 620 derart entfernt, dass das Substrat einen in 14D dargestellten Zustand annimmt. Danach wird die Oberfläche des SiC-Substrats 601 gereinigt.
  • Des weiteren wird, wie in 14E dargestellt, eine Si-Schicht 630 mit einer Dicke von etwa 5 nm auf die Oberfläche des SiC-Substrats 601 durch ein Aufdampfverfahren und dergleichen aufgebracht. Darauf folgend wird eine Ultrahochvakuumkammer derart erwärmt, dass die Temperatur des SiC-Substrats 601 in einem Bereich zwischen 500°C und 1500°C konstant wird (d.h., die Temperatur des Substrats 601 wird höher). Zu diesem Zeitpunkt wird es bevorzugt, dass die Temperatur auf 1050°C festgelegt wird. Dieser Temperaturanstieg liefert ein Step-bunching auf der Substratoberfläche, wie in 14F dargestellt.
  • Die Details werden im Folgenden beschrieben. Wie in 15 dargestellt, welche durch Vergrößern der Substratoberfläche von 14 erzielt wird (d.h. ein als A2 dargestellte Abschnitt), besitzt das Substrat mit einer Versetzung von 8 Grad die in 16 dargestellte Oberflächenkonstruktion. Das Substrat wird in diesem Zustand einer Behandlung mit einer hohen Temperatur derart unterzogen, so dass, wie in 17 dargestellt, welche durch Vergrößern der Substratoberfläche von 14F erzielt wird (d.h. eines als A3 dargestellten Abschnitts), das Step-bunching erzeugt bzw. gebildet wird. Somit wird die Substratoberfläche zu der in 18 dargestellten Oberflächenkonstruktion. Somit wird das Step-bunching erzeugt, welches eine Beziehung von tan–1(b/a) ≤ 10 Grad bezüglich der (0001)-Si-Oberfläche besitzt. Somit ist die neue Oberfläche des Step-bunching um 10 Grad oder mehr von der (0001)-Si-Oberfläche geneigt.
  • Zu diesem Zeitpunkt werden die Fläche der (0001)-Si-Oberfläche und die Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche wie folgt bestimmt. Wie in 19B dargestellt, wird es bevorzugt, dass die Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche größer als die Fläche der (0001)-Si-Oberfläche im Vergleich mit einem Fall ist, bei welchem die Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche kleiner als die Fläche der (0001)-Si-Oberfläche, wie in 19A dargestellt, ist.
  • Wenn das Step-bunching erzeugt bzw. gebildet wird, wird des weiteren die Oberflächenkonstruktion umstrukturiert, so dass der durch Polieren hervorgerufene Defekt verschwindet. Somit wird die Oberfläche stabil.
  • Wie in 14E dargestellt, wird die Si-Schicht 630 auf die Substratoberfläche aufgebracht, bevor die Temperatur des Substrats größer wird. Dies liegt daran, dass die Substratoberfläche vor einem Karbonisieren geschützt wird, wenn die Temperatur des Substrats in dem Ultrahochvakuum erhöht wird. Obwohl das Verfahren zum Aufbringen von Si auf die Oberfläche verwendet wird, können andere Verfahren wie das Erhöhen eines Dampfdrucks von Silizium nahe der Oberfläche einer Probe durch einen Siliziumfluss bzw. ein Siliziumflussmittel und dergleichen verwendet werden. Es kann irgendein Verfahren verwendet werden, so lange wie das Substrat einer Wärmebehandlung in Vakuum und einer Atmosphäre einschließlich von Silizium unterzogen wird.
  • Somit wird, wie in 13A dargestellt, das Substrat erzielt, welches die Oberfläche aufweist, die sich aus zwei Oberflächen zusammensetzt. Eine Oberfläche ist die (0001)-Si-Oberfläche, und die andere Oberfläche ist die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche. Insbesondere wird das Substrat mit dem gut regulierten Oberflächenzustand vor der Epitaxie erlangt.
  • Danach wird der in 11 dargestellte Leistungs-MOS-Transistor eines vertikalen Typs unter Verwendung des in 13B dargestellten Substrats gebildet. Oder es wird der in 22 dargestellte MOS-Transistor unter Verwendung des in 13A dargestellten Substrats gebildet. Vorzugsweise wird das Substrat 601 von 14A aus einem 4H- oder 6H-Einkristall hergestellt.
  • Somit besitzt diese Ausführungsform die folgende Charakteristik.
    • (IV) Wie in 13A dargestellt, setzt sich die Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats 1 aus wenigstens zwei Oberflächen zusammen, von denen eine die (0001)-Si-Oberfläche und die andere die um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigte Oberfläche ist. Somit besitzt die Oberfläche einen hervorragenden Oberflächenzustand und eine hervorragende Gleichmäßigkeit beim Unterdrücken eines Defekts im Vergleich mit einem Substrat mit einer Versetzung von 8 Grad, welches ein Siliziumkarbid-Halbleitersubstrat mit einer um 8 Grad von der (0001)-Si-Oberfläche geneigten Hauptoberfläche ist. Somit besitzt die Oberfläche einen hervorragenden Oberflächenzustand. Insbesondere besitzt die Oberfläche einen homogenen und stabilen Oberflächenzustand in einem Bereich einer Substratoberfläche derart, dass die Oberfläche eine Oberfläche eines zu bildenden Halbleiterbauelements liefert.
  • Dabei liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad. Insbesondere liegt der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad. Des weiteren liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 16 Grad und 20 Grad von der (0001)-Si-Oberfläche aus.
  • Vorzugsweise ist bezüglich einer Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche und einer Fläche der (0001)-Si-Oberfläche die Fläche der um 10 Grad oder mehr von der (0001)-Si-Oberfläche aus geneigten Oberfläche größer als die Fläche der (0001)-Si-Oberfläche in dem Siliziumkarbid-Halbleitersubstrat.
  • Des weiteren ist die um 10 Grad oder mehr von der (0001)-Si-Oberfläche geneigte Oberfläche in dem Silizium karbid-Halbleitersubstrat eine (11-2N)-Oberfläche, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
    • (V) Wie in 13B dargestellt, wird die Epitaxieschicht 2 auf der Hauptoberfläche des einkristallinen Siliziumkarbid-Halbleitersubstrats 1 derart gebildet, dass das Epitaxiesubstrat bereitgestellt wird.
    • (VI) Wie in 14A bis 14F dargestellt, enthält ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats: einen ersten Schritt des Bereitstellens eines Siliziumkarbid-Halbleitersubstrats mit einer Hauptoberfläche, die sich aus zumindest zwei Oberflächen zusammensetzt, von denen eine um 10 Grad oder mehr von einer (0001)-Si-Oberfläche aus geneigt ist und die andere die (0001)-Si-Oberfläche ist, wobei zwei Oberflächen derart gebildet sind, dass das hochglanzpolierte Siliziumkarbid-Halbleitersubstrat 105 einer Wärmebehandlung in einem Vakuum und einer Atmosphäre unterworfen wird, welche Silizium enthält, so dass zwei Oberflächen auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats 601 durch ein Step-bunching-Verfahren gebildet werden; und einen zweiten Schritt des Bildens einer Epitaxieschicht 2 auf der Hauptoberfläche derart, dass die Epitaxieschicht 2 epitaxial auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats 1 aufwächst. Somit wird das in (V) beschriebene Siliziumkarbid-Halbleitersubstrat erzielt.
  • Dabei liegt vorzugsweise der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad. Insbesondere liegt der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad. Des weiteren liegt der Winkel gleich oder größer als 10 Grad vorzugsweise in einem Bereich zwischen 16 Grad und 20 Grad von der (0001)-Si-Oberfläche aus.
  • Obwohl bei der oben beschriebenen sechsten Ausführungsform das hochglanzpolierte Siliziumkarbid-Halbleitersubstrat mit einer Wärmebehandlung in dem Vakuum und einer Atmosphäre, welche Silizium enthält, verarbeitet wird, kann stattdessen das hochglanzpolierte Siliziumkarbid-Halbleitersubstrat mit einer Wärmebehandlung in Vakuum, einer Wasserstoffatmosphäre und einer Wasserstoffchloridatmosphäre verarbeitet werden. Insbesondere wird das Substrat mit einer Wärmebehandlung bei einer Temperatur in einem Bereich zwischen 1300°C und 1500°C mit einem strömenden Wasserstoffgas (d.h. H2-Gas) und einem Wasserstoffchloridgas (d.h. HCl einschließlich 0,1% bis 10% HCl-Gas) verarbeitet. Somit wird das Siliziumkarbid-Halbleitersubstrat gebildet, welches die Hauptoberfläche aufweist, die sich wenigstens aus zwei Oberflächen zusammensetzt. Die zwei Oberflächen sind die (0001)-Si-Oberfläche und die um 1.0 Grad oder mehr von der (0001)-Si-Oberfläche geneigte Oberfläche, und es werden zwei Oberflächen durch Step-bunching auf der Hauptoberfläche des Siliziumkarbid-Halbleitersubstrats bereitgestellt. Die anderen Details sind die gleichen wie bei einem Fall, bei welchem ein hochglanzpoliertes Siliziumkarbid-Halbleitersubstrat mit einer Wärmebehandlung im Vakuum und einer Atmosphäre verarbeitet wird, welche Silizium enthält (d.h., die anderen Details sind sozusagen dieselben wie die obigen Auflistungen bezüglich (IV) bis (VI).
  • Derartige Änderungen und Modifizierungen liegen im Rahmen der vorliegenden Erfindung, welche durch die beigefügten Ansprüche definiert wird.
  • Vorstehend wurde ein Siliziumkarbid-Halbleiterbauelement und ein Verfahren zu dessen Herstellung offenbart. Das Siliziumkarbid-Halbleiterbauelement enthält: ein Halbleitersubstrat (1), welches eine Hauptoberfläche (1a) und eine Rückseitenoberfläche (1b) aufweist; eine Driftschicht (2), welche auf der Hauptoberfläche (1a) angeordnet ist; ein Basisgebiet (3a, 3b), welches auf der Driftschicht (2) angeordnet ist; ein Sourcegebiet (4a, 4b), welches auf dem Basisgebiet (3a, 3b) angeordnet ist; eine Oberflächenkanalschicht (5), welche sowohl auf der Driftschicht (2) als auch dem Basisgebiet (3a, 3b) für eine Verbindung zwischen dem Sourcegebiet (4a, 4b) und der Driftschicht (2) angeordnet ist; einen Gateisolierfilm (7, 7a, 7b), welcher auf der Oberflächenkanalschicht (5) angeordnet ist und einen Film mit einer hohen Dielektrizitätskonstante (7a) enthält; eine Gateelektrode (8), welche auf dem Gateisolierfilm (7, 7a, 7b) angeordnet ist; eine Sourceelektrode (10), welche auf dem Sourcegebiet (4a, 4b) angeordnet ist; und eine Rückseitenelektrode (11), welche auf der Rückseitenoberfläche (1b) angeordnet ist.

Claims (34)

  1. Siliziumkarbid-Halbleiterbauelement mit: einem Halbleitersubstrat (1), welches aus einkristallinem Siliziumkarbid hergestellt ist und eine Hauptoberfläche (1a) und eine der Hauptoberfläche (1a) gegenüberliegende Rückseitenoberfläche (1b) aufweist; einer Driftschicht (2), welche aus Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist, auf der Hauptoberfläche (1a) des Halbleitersubstrats (1) angeordnet ist und eine Dotierungskonzentration aufweist, die niedriger als eine Dotierungskonzentration des Halbleitersubstrats (1) ist; einem Basisgebiet (3a, 3b), welches einen zweiten Leitfähigkeitstyp aufweist, auf einem vorbestimmten Bereich der Driftschicht (2) angeordnet ist und eine vorbestimmte Dicke aufweist; einem Sourcegebiet (4a, 4b), welches den ersten Leitfähigkeitstyp aufweist, auf einem vorbestimmten Oberflächenabschnitt des Basisgebiets (3a, 3b) angeordnet ist und flacher als die Tiefe des Basisgebiets (3a, 3b) ist; einer Oberflächenkanalschicht (5), welche aus Siliziumkarbid des ersten Leitfähigkeitstyps hergestellt ist, auf Oberflächenabschnitten sowohl der Driftschicht (2) als auch des Basisgebiets (3a, 3b) angeordnet ist und eine vorbestimmte Konzentration und eine vorbestimmte Dicke für eine Verbindung zwischen dem Sourcegebiet (4a, 4b) und der Driftschicht (2) aufweist; einem Gateisolierfilm (7, 7a, 7b), welcher auf einer Oberfläche der Oberflächenkanalschicht (5) angeordnet ist und einen Film einer hohen Dielektrizitätskonstante (7a) enthält; einer Gateelektrode (8), welche auf dem Gateisolierfilm (7, 7a, 7b) angeordnet ist; einer Sourceelektrode (10), welche auf dem Sourcegebiet (4a, 4b) angeordnet ist; und einer Rückseitenelektrode (11), welche auf der Rückseitenoberfläche (1b) des Halbleitersubstrats (1) angeordnet ist.
  2. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Gateisolierfilm (7, 7a, 7b) eine Stapelschichtstruktur des Films mit einer hohen Dielektrizitätskonstante (7a) und eines Oxidfilms (7b) ist und der Oxidfilm (7b) auf der Oberfläche des Films mit einer hohen Dielektrizitätskonstante (7a) angeordnet ist.
  3. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Hauptoberfläche (1a) von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist.
  4. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Hauptoberfläche (1a) wenigstens zwei Oberflächen enthält, von denen eine von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist und die andere die (0001)-Si-Oberfläche ist.
  5. Siliziumkarbid-Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die eine Oberfläche des Siliziumsubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, eine Fläche aufweist, die größer als eine Fläche der (0001)-Si-Oberfläche ist.
  6. Siliziumkarbid-Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die eine Oberfläche des Halbleitersubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, auf eine <11-20>-Richtung zu geneigt ist.
  7. Siliziumkarbid-Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die eine Oberfläche des Halbleitersubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, eine (11-2N)-Oberfläche ist, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
  8. Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements, mit den Schritten: Bereitstellen eines aus einkristallinem Siliziumkarbid hergestellten Halbleitersubstrats (1), welches eine Hauptoberfläche (1a) und eine der Hauptoberfläche (1a) gegenüberliegende Rückseitenoberfläche (1b) aufweist; Bilden einer Driftschicht (2) auf der Hauptoberfläche (1a) des Halbleitersubstrats (1), wobei die Driftschicht (2) aus Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt wird und eine Dotierungskonzentration aufweist, die geringer als diejenige des Halbleitersubstrats (1) ist; Bilden eines Basisgebiets (3a, 3b) auf einem vorbestimmten Bereich auf der Driftschicht (2), wobei das Basisgebiet (3a, 3b) einen zweiten Leitfähigkeitstyp und eine vorbestimmte Dicke aufweist; Bilden eines Sourcegebiets (4a, 4b) auf einem vorbestimmten Oberflächenabschnitt auf dem Basisgebiet (3a, 3b), wobei das Sourcegebiet (4a, 4b) den ersten Leitfä higkeitstyp aufweist und flacher als die Tiefe des Basisgebiets (3a, 3b) ist; Bilden einer Oberflächenkanalschicht (5) auf Oberflächenabschnitten sowohl der Driftschicht (2) als auch des Basisgebiets (3a, 3b), wobei die Oberflächenkanalschicht (5) aus dem Siliziumkarbid des ersten Leitfähigkeitstyps hergestellt wird und eine vorbestimmten Konzentration und eine vorbestimmte Dicke für eine Verbindung zwischen dem Sourcegebiet (4a, 4b) und der Driftschicht (2) aufweist; Bilden eines Gateisolierfilms (7, 7a, 7b), welcher einen Film mit einer hohen Dielektrizitätskonstante (7a) auf einer Oberfläche der Oberflächenkanalschicht (5) enthält; Bilden einer Gateelektrode (8) auf dem Gateisolierfilm (7, 7a, 7b); Bilden einer Sourceelektrode (10) auf dem Sourcegebiet (4a, 4b); und Bilden einer Rückseitenelektrode (11) auf der Rückseitenoberfläche (1b) des Halbleitersubstrats (1).
  9. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 8, dadurch gekennzeichnet, dass der Schritt des Bildens des Gateisolierfilms (7, 7a, 7b) die Schritte enthält: Bilden des Films mit einer hohen Dielektrizitätskonstante (7a) auf der Oberfläche der Oberflächenkanalschicht (5); und Bilden eines Oxidfilms (7b) auf einer Oberfläche des Films mit einer hohen Dielektrizitätskonstante (7a) derart, dass der Gateisolierfilm (7, 7a, 7b) zu einer Stapelschichtstruktur wird.
  10. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Schritt des Bereitstellens des Halbleitersubstrats (1) den Schritt enthält: Abtrennen eines Siliziumkarbid-Rohlings (501), welcher eine (0001)-Si-Oberfläche als Randoberfläche an einer Oberfläche aufweist, welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, derart, dass das einkristalline Siliziumkarbidsubstrat (1) bereitgestellt wird, welches die Hauptoberfläche (1a) aufweist, die von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist.
  11. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Hauptoberfläche (1a) wenigstens zwei Oberflächen aufweist, von denen eine von einer (0001)-Si-Oberfläche aus um einen Winkel im Bereich zwischen 10 Grad und 20 Grad geneigt ist und die andere die (0001)-Si-Oberfläche ist.
  12. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 11, dadurch gekennzeichnet, dass die eine Oberfläche des Halbleitersubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, eine Fläche aufweist, die größer als eine Fläche der (0001)-Si-Oberfläche ist.
  13. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 12, dadurch gekennzeichnet, dass die eine Oberfläche des Halbleitersubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, auf eine <11-20>-Richtung zu geneigt ist.
  14. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 10, dadurch gekennzeichnet, dass die eine Oberfläche des Halbleitersubstrats (1), welche von einer (0001)-Si-Oberfläche aus um einen Winkel in einem Bereich zwischen 10 Grad und 20 Grad geneigt ist, eine (11-2N)-Oberfläche ist, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
  15. Siliziumkarbid-Halbleitersubstrat mit: einer Hauptoberfläche (1a) des Substrats (1), welches von einer (0001)-Si-Oberfläche um einen Winkel gleich oder größer als 10 Grad geneigt ist.
  16. Siliziumkarbid-Halbleitersubstrat nach Anspruch 15, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad liegt.
  17. Siliziumkarbid-Halbleitersubstrat nach Anspruch 15, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad liegt.
  18. Siliziumkarbid-Halbleitersubstrat nach einem der Ansprüche 15 bis 17, gekennzeichnet durch: eine Epitaxieschicht (2), welche auf der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1) angeordnet ist.
  19. Siliziumkarbid-Halbleitersubstrat nach Anspruch 15, dadurch gekennzeichnet, dass die Oberfläche, welche von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist, eine (11-2N)-Oberfläche ist, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
  20. Siliziumkarbid-Halbleitersubstrat mit: einer Hauptoberfläche (1a) des Substrats (1), welche zwei Oberflächen enthält, von denen eine eine (0001)-Si-Oberfläche ist und die andere eine Oberfläche ist, welche von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist.
  21. Siliziumkarbid-Halbleitersubstrat nach Anspruch 20, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 und 20 Grad liegt.
  22. Siliziumkarbid-Halbleitersubstrat nach Anspruch 20, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad liegt.
  23. Siliziumkarbid-Halbleitersubstrat nach einem der Ansprüche 20 bis 22, gekennzeichnet durch: eine Epitaxieschicht (2), welche auf der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1) angeordnet ist.
  24. Siliziumkarbid-Halbleitersubstrat nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass die Oberfläche, welche von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist, eine Fläche aufweist, die größer als eine Fläche der (0001)-Si-Oberfläche ist.
  25. Siliziumkarbid-Halbleitersubstrat nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass die Oberfläche, welche von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist, eine (11-2N)-Oberfläche ist, wobei N der Beziehung 17 ≤ N ≤ 38 genügt.
  26. Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats (1), mit den Schritten: Bereitstellen eines Siliziumkarbid-Halbleitersubstrats (1), welches eine Hauptoberfläche (1a) aufweist, die von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist, durch ein Abtrennverfahren; Hochglanzpolieren der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1); und Aufbringen einer Epitaxieschicht (2) epitaxial auf der Hauptoberfläche (1a).
  27. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 26, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad liegt.
  28. Verfahren zur Herstellung des Siliziumkarbid-Halbleiterbauelements nach Anspruch 26 oder 27, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad liegt.
  29. Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats (1), mit den Schritten: Bereitstellen eines Siliziumkarbid-Halbleitersubstrats (1), welches eine Hauptoberfläche (1a) aufweist, die wenigstens zwei Oberflächen enthält, von denen eine eine Oberfläche ist, welche von einer (0001)-Si-Oberflä che aus um einen Winkel gleich oder größer als 10 Grad geneigt ist und die andere die (0001)-Si-Oberfläche ist; und Aufbringen einer Epitaxieschicht (2) epitaxial auf der Hauptoberfläche (1a), wobei der Schritt des Bereitstellens des Siliziumkarbid-Halbleitersubstrats (1) die Schritte enthält: Hochglanzpolieren der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1); und Erwärmen des Siliziumkarbid-Halbleitersubstrats (1) in einem Vakuum und einer Atmosphäre, welche Silizium enthält, derart, dass zwei Oberflächen auf der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1) durch ein Step-bunching-Verfahren gebildet werden.
  30. Siliziumkarbid-Halbleitersubstrat nach Anspruch 29, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad liegt.
  31. Siliziumkarbid-Halbleitersubstrat nach Anspruch 29 oder 30, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad liegt.
  32. Verfahren zur Herstellung eines Siliziumkarbid-Halbleitersubstrats (1), mit den Schritten: Bereitstellen eines Siliziumkarbid-Halbleitersubstrats (1), welches eine Hauptoberfläche (1a) aufweist, die wenigstens zwei Oberflächen enthält, von denen eine eine Oberfläche ist, die von einer (0001)-Si-Oberfläche aus um einen Winkel gleich oder größer als 10 Grad geneigt ist und die andere die (0001)-Si-Oberfläche ist; und Aufbringen einer Epitaxieschicht (2) epitaxial auf der Hauptoberfläche (1a), wobei der Schritt des Bereitstellens des Siliziumkarbid-Halbleitersubstrats (1) die Schritte enthält: Hochglanzpolieren der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1); und Erwärmen des Siliziumkarbid-Halbleitersubstrats (1) in Vakuum, einer Wasserstoffgasatmosphäre und einer wasserstoffchloridgasatmosphäre derart, dass zwei Oberflächen auf der Hauptoberfläche (1a) des Siliziumkarbid-Halbleitersubstrats (1) durch ein Step-bunching-Verfahren gebildet werden.
  33. Siliziumkarbid-Halbleitersubstrat nach Anspruch 32, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 10 Grad und 20 Grad liegt.
  34. Siliziumkarbid-Halbleitersubstrat nach Anspruch 32 oder 33, dadurch gekennzeichnet, dass der Winkel gleich oder größer als 10 Grad in einem Bereich zwischen 13 Grad und 20 Grad liegt.
DE102005017814.6A 2004-04-19 2005-04-18 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE102005017814B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-122796 2004-04-19
JP2004122796A JP4635470B2 (ja) 2004-04-19 2004-04-19 炭化珪素半導体装置およびその製造方法
JP2004185521A JP2006013005A (ja) 2004-06-23 2004-06-23 炭化珪素半導体基板およびその製造方法
JP2004-185521 2004-06-23

Publications (2)

Publication Number Publication Date
DE102005017814A1 true DE102005017814A1 (de) 2005-12-22
DE102005017814B4 DE102005017814B4 (de) 2016-08-11

Family

ID=35095381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005017814.6A Expired - Fee Related DE102005017814B4 (de) 2004-04-19 2005-04-18 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (2) US7365363B2 (de)
DE (1) DE102005017814B4 (de)
SE (1) SE527922C2 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP4939797B2 (ja) * 2005-11-01 2012-05-30 ルネサスエレクトロニクス株式会社 スイッチング半導体装置
US20070269604A1 (en) * 2006-01-13 2007-11-22 Daniel Francis Method for manufacturing smooth diamond heat sinks
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
EP1981076B1 (de) * 2006-01-30 2012-05-23 Sumitomo Electric Industries, Ltd. Verfahren zur herstellung einer siliziumcarbid-halbleiteranordnung
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8710510B2 (en) * 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
CN101536168A (zh) 2006-09-14 2009-09-16 科锐有限公司 无微管碳化硅及其相关制备方法
JP5071763B2 (ja) * 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008112834A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置の製造方法
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
CA2668862A1 (en) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
CN101542739B (zh) * 2006-11-21 2011-03-23 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7981709B2 (en) * 2007-04-05 2011-07-19 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
JP2008294171A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体デバイス及びその製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP5969209B2 (ja) 2008-12-15 2016-08-17 カードラボ エーピーエスＣａｒｄｌａｂ Ａｐｓ Ｒｆｉｄタグ
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
US8410489B2 (en) 2009-04-30 2013-04-02 Panasonic Corporation Semiconductor element, semiconductor device, and power converter
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8283973B2 (en) 2009-08-19 2012-10-09 Panasonic Corporation Semiconductor element, semiconductor device, and electric power converter
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
EP2490247A1 (de) * 2009-10-13 2012-08-22 Sumitomo Electric Industries, Ltd. Herstellungsverfahren für ein siliciumcarbidsubstrat und siliciumcarbidsubstrat
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2011228643A (ja) * 2010-03-30 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP5616665B2 (ja) 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
KR101063935B1 (ko) 2010-07-16 2011-09-14 한국전기연구원 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법
CN102122666B (zh) * 2011-01-13 2012-11-28 电子科技大学 使用高介电常数栅介质的耐压器件
JP5584823B2 (ja) * 2011-03-29 2014-09-03 株式会社日立製作所 炭化珪素半導体装置
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP6011339B2 (ja) 2011-06-02 2016-10-19 住友電気工業株式会社 炭化珪素基板の製造方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP6082911B2 (ja) * 2012-06-08 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6285668B2 (ja) * 2013-09-03 2018-02-28 株式会社東芝 半導体装置及びその製造方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
CN107004585B (zh) * 2014-11-18 2020-02-11 东洋炭素株式会社 碳化硅基板处理方法
WO2016133172A1 (ja) 2015-02-18 2016-08-25 新日鐵住金株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6768492B2 (ja) * 2016-12-26 2020-10-14 昭和電工株式会社 ＳｉＣインゴットの製造方法
CN106847879B (zh) * 2017-01-19 2021-12-03 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243204A (en) 1990-05-18 1993-09-07 Sharp Kabushiki Kaisha Silicon carbide light emitting diode and a method for the same
US5313078A (en) * 1991-12-04 1994-05-17 Sharp Kabushiki Kaisha Multi-layer silicon carbide light emitting diode having a PN junction
JPH08245299A (ja) 1995-03-10 1996-09-24 Sanyo Electric Co Ltd 炭化ケイ素の結晶成長方法
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
WO1997026680A1 (fr) * 1996-01-19 1997-07-24 Matsushita Electric Industrial Co., Ltd. Dispositif emetteur de lumiere a semi-conducteur a base de composes de nitrure de gallium et procede de fabrication d'un semi-conducteur a base de composes de nitrure de gallium
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
JP2000106428A (ja) * 1998-09-28 2000-04-11 Toshiba Corp 半導体装置
JP3812396B2 (ja) * 2001-10-04 2006-08-23 株式会社デンソー 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3707424B2 (ja) 2001-11-22 2005-10-19 株式会社デンソー 炭化珪素半導体装置及びその製造方法
CN1324168C (zh) * 2002-03-19 2007-07-04 财团法人电力中央研究所 SiC结晶的制造方法以及SiC结晶
EP1493848B1 (de) * 2002-04-04 2010-12-08 Nippon Steel Corporation Impfkristall aus siliciumcarbid-einkristall und verfahren zur herstellung eines stabs damit
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20050230686A1 (en) 2005-10-20
US7968892B2 (en) 2011-06-28
DE102005017814B4 (de) 2016-08-11
US20070281173A1 (en) 2007-12-06
US7365363B2 (en) 2008-04-29
SE527922C2 (sv) 2006-07-11
SE0500865L (sv) 2005-10-20

Similar Documents

Publication Publication Date Title
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004041883B4 (de) Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19809554B4 (de) Siliziumkarbidhalbleitervorrichtung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE19636302C2 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
DE19900171B4 (de) Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
DE102007001643B4 (de) Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016004718B4 (de) Halbleitereinheit
DE102013010245A1 (de) Halbleitervorrichtung
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE69814619T2 (de) Siliziumkarbid feldgesteuerter zweipoliger schalter
DE102009033302A1 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110524

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee