DE102005040883B3 - Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer - Google Patents

Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer Download PDF

Info

Publication number
DE102005040883B3
DE102005040883B3 DE200510040883 DE102005040883A DE102005040883B3 DE 102005040883 B3 DE102005040883 B3 DE 102005040883B3 DE 200510040883 DE200510040883 DE 200510040883 DE 102005040883 A DE102005040883 A DE 102005040883A DE 102005040883 B3 DE102005040883 B3 DE 102005040883B3
Authority
DE
Germany
Prior art keywords
layer
spacer
spacers
complementary
complementary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510040883
Other languages
German (de)
Inventor
Stefano Dr. Parascandola
Dirk Dr. Caspary
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510040883 priority Critical patent/DE102005040883B3/en
Application granted granted Critical
Publication of DE102005040883B3 publication Critical patent/DE102005040883B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask

Abstract

The method involves applying two spacer layers conformally on a structure layer, and etching the spacer layers anisotropically, so that a spacer (5) is formed on side walls of lamellar portions of the structure layer and a spacer (7) is formed on side walls of the spacer (5).. The structure layer is removed, so that the spacer stays with the respective side walls, and a complementary layer (8) is applied to fill free spaces. An even surface is formed on an upper side of the spacers and the complementary layer, and the two spacers or the complementary layer are removed.

Description

Die vorliegende Erfindung betrifft Herstellungsverfahren periodischer Strukturen oder Muster von Halbleiterbauelementen.The The present invention relates to manufacturing processes more periodically Structures or patterns of semiconductor devices.

Bestimmte Typen von Halbleiterbauelementen wie Halbleiterspeicher weisen Strukturelemente oder in Mustern strukturierte Schichten auf, die zumindest in einer Dimension periodisch sind. Wortleitungen und Bitleitungen, zum Beispiel, werden oftmals längs gerader Linien angeordnet, die parallel zueinander verlaufen. Die Breite der Linien und der Abstand zwischen benachbarten Linien sind über das Bauelement hinweg gleichbleibend. Auf diese Weise ist die Abfolge der Leitungen in einer Richtung periodisch, vorzugsweise in geringstmöglichem Abstand, was es ermöglicht, eine Speicherzellenanordnung geringster Fläche zu realisieren. Die Abmessungen der Leitungen und ihrer Zwischenräume werden in der Richtung der periodischen Abfolge fortlaufend wiederholt. Die Länge einer dieser Perioden wird Teilungsperiode oder Pitch des Musters genannt.Certain Types of semiconductor devices such as semiconductor memories have structural elements or patterned layers in patterns, at least in one dimension are periodic. Word lines and bit lines, for example often along arranged straight lines that are parallel to each other. The Width of the lines and the distance between adjacent lines are above the Constant component. This is the sequence the lines in one direction periodically, preferably in the least possible Distance, which makes it possible to realize a memory cell arrangement smallest area. The dimensions the wires and their gaps become in the direction the periodic sequence repeated continuously. The length of a These periods are called the pitch period or pitch of the pattern.

Die Größe des Pitch ist durch die Herstellungstechnologie, die zur Strukturierung des periodischen Musters angewendet wird, eingeschränkt. Einige Einschränkungen sind auf die Maskentechnik zurückzuführen, die in dem Strukturierungsprozess angewendet wird. In dem üblichen Ätzprozess unter Verwendung von Masken gibt es untere Grenzen für die erreichbaren Abmessungen. Eine weitere Miniaturisierung der Bauelemente macht es andererseits erforderlich, Herstellungsverfahren bereitzustellen, mit denen kleinere Pitches realisiert werden können. Diese Verfahren können nur angewendet werden, wenn die hergestellten Strukturen ausreichend präzise sind, um den Anforderungen an die Betriebseigenschaften des Bauelementes zu genügen.The Size of the pitch is due to the manufacturing technology used to structure the periodic pattern is applied, restricted. Some restrictions are due to the mask technique, the is used in the structuring process. In the usual etching process using masks, there are lower limits to the achievable Dimensions. Further miniaturization of the components makes On the other hand, it is necessary to provide manufacturing processes with which smaller pitches can be realized. These procedures can only be applied if the structures produced sufficient precise are to the requirements of the operating characteristics of the device to suffice.

In der US 6063688 A ist ein Herstellungsverfahren für Strukturen im Submikrometerbereich beschrieben. Dabei wird eine Mehrzahl von parallelen Spacern hergestellt, auf deren Seitenwänden schmalere Spacer hergestellt werden. Die ersten Spacer werden entfernt und noch schmalere weitere Spacer auf den Seitenwänden der verbleibenden Spacer angeordnet. Nach mehreren analogen Verfahrensschritten werden Strukturen besonders schmaler und in geringem Abstand zueinander angeordneter paralleler Spacer erhalten.In the US 6063688 A describes a manufacturing process for sub-micron structures. In this case, a plurality of parallel spacers is produced, on the side walls of narrower spacers are produced. The first spacers are removed and even narrower spacers are placed on the sidewalls of the remaining spacers. After several analogous process steps, structures of particularly narrow and closely spaced parallel spacers are obtained.

In der US 5296410 A ist ein Verfahren zur Trennung feiner Strukturen auf Halbleiterbauelementen beschrieben, bei dem eine Maske aus einem Fotolack mit auf den Seitenwänden der strukturierten Fotolackschicht angeordneten Spacern verwendet wird, um eine darunter vorhandene Schicht zu strukturieren.In the US 5296410 A A method for the separation of fine structures on semiconductor devices is described in which a mask of a photoresist with spacers arranged on the sidewalls of the patterned photoresist layer is used to pattern a layer underneath.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung periodischer Muster aus Halbleiterbauelementen anzugeben, das kleinere Pitches als bisher ermöglicht. Das Verfahren soll nur Standardprozessschritte der Halbleitertechnologie umfassen.task The present invention is a process for the preparation indicate periodic pattern of semiconductor devices, the smaller Pitches as previously possible. The method is only intended to standard process steps of semiconductor technology include.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. These The object is achieved by the method having the features of claim 1 solved. Embodiments emerge from the dependent claims.

Das Verfahren verwendet eine wiederholte Spacertechnik, um ein regelmäßiges, periodisches Muster durch kleinere und enger beabstandete Elemente zu ersetzen, die eine Unterteilung des Pitch liefern. Dieses Verfahren umfasst die Schritte der Bereitstellung eines Substrates mit einer Strukturschicht, die in getrennte streifenartige Anteile strukturiert wird, die parallel zueinander verlaufen und dieselbe laterale Abmessung und denselben Abstand zwischen ihnen besitzen; konformes Aufbringen einer ersten Spacerschicht auf die Strukturschicht; anisotropes Ätzen der ersten Spacerschicht, um erste Spacer auf den Seitenwänden der streifenförmigen Anteile zu bilden; Entfernen der Strukturschicht, wobei die ersten Spacer mit zwei Hauptseitenwänden jeweils stehen bleiben; konformes Aufbringen einer zweiten Spacerschicht; anisotropes Ätzen der zweiten Spacerschicht, um zweite Spacer auf den Hauptseitenwänden der ersten Spacer zu bilden, sodass freie Zwischenräume zwischen zueinander benachbarten zweiten Spacern bleiben; Aufbringen einer komplementären Schicht, um die freien Zwischenräume aufzufüllen; Bilden einer planaren Oberseite aus den oberen Oberflächen der ersten Spacer, der zweiten Spacer und der komplementären Schicht; und Entfernen entweder der ersten Spacer oder zweiten Spacer oder der komplementären Schicht oder der ersten und der zweiten Spacer oder der ersten Spacer und der komplementären Schicht oder der zweiten Spacer und der komplementären Schicht.The Method uses a repeated spacer technique to produce a regular, periodic pattern by replacing smaller and more closely spaced elements, the provide a subdivision of the pitch. This method includes the Steps of Providing a Substrate with a Structural Layer, which is structured into separate stripe-like portions which are parallel to each other and the same lateral dimension and the same Own distance between them; compliant application of a first Spacer layer on the structural layer; anisotropic etching of first spacer layer to first spacer on the sidewalls of the strip-shaped parts to build; Remove the structural layer, with the first spacer with two main side walls respectively stay standing; compliant application of a second spacer layer; anisotropic etching the second spacer layer to form second spacers on the main sidewalls of the first spacer, so free spaces between each other adjacent remain second spacers; Applying a complementary layer, around the free spaces fill; Forming a planar top from the upper surfaces of the first spacer, second spacer and complementary layer; and Remove either the first spacer or second spacer or the complementary Layer or the first and the second spacer or the first spacer and the complementary one Layer or the second spacer and the complementary layer.

Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der beigefügten Figuren.It follows a more detailed description of examples of the method the attached figures.

Die 1 zeigt einen Querschnitt eines ersten Zwischenproduktes einer ersten Ausführungsform.The 1 shows a cross section of a first intermediate product of a first embodiment.

Die 2 zeigt einen Querschnitt entsprechend der 1 eines weiteren Zwischenproduktes nach dem Aufbringen der Spacerschicht.The 2 shows a cross section entspre the 1 a further intermediate product after the application of the spacer layer.

Die 3 zeigt einen Querschnitt gemäß der 2 nach der Spacerbildung.The 3 shows a cross section according to the 2 after spacer formation.

Die 4 zeigt einen Querschnitt gemäß der 3 nach dem Aufbringen der zweiten Spacerschicht.The 4 shows a cross section according to the 3 after application of the second spacer layer.

Die 5 zeigt den Querschnitt gemäß der 4 nach der Herstellung zweiter Spacer und dem Aufbringen einer komplementären Schicht.The 5 shows the cross section according to the 4 after making second spacer and applying a complementary layer.

Die 6 zeigt den Querschnitt gemäß der 5 nach einem Planarisierungsschritt.The 6 shows the cross section according to the 5 after a planarization step.

Die 7 zeigt den Querschnitt gemäß der 6 nach dem Entfernen der Spacer, um ein periodisches Muster der halben Teilungsperiode zu bilden.The 7 shows the cross section according to the 6 after removing the spacers to form a periodic pattern of the half graduation period.

Die 8 zeigt den Querschnitt gemäß der 6 eines weiteren Ausführungsbeispiels unterschiedlicher Abmessungen.The 8th shows the cross section according to the 6 a further embodiment of different dimensions.

Die 9 zeigt den Querschnitt gemäß der 7 eines Produktes, das von dem Zwischenprodukt der 8 erhalten werden kann.The 9 shows the cross section according to the 7 a product derived from the intermediate product of 8th can be obtained.

Die 10 zeigt einen Querschnitt gemäß der 2 eines anderen Ausführungsbeispiels mit anderen seitlichen Abmessungen.The 10 shows a cross section according to the 2 another embodiment with other lateral dimensions.

Die 11 zeigt den Querschnitt gemäß der 10 eines weiteren Zwischenproduktes nach dem Aufbringen einer zweiten Spacerschicht.The 11 shows the cross section according to the 10 a further intermediate product after the application of a second spacer layer.

Die 12 zeigt den Querschnitt gemäß der 11 nach der Bildung zweiter Spacer und dem Aufbringen einer komplementären Schicht.The 12 shows the cross section according to the 11 after formation of second spacers and application of a complementary layer.

Die 13 zeigt einen Querschnitt gemäß der 7 eines Produktes, das von dem Zwischenprodukt gemäß der 12 erhalten werden kann.The 13 shows a cross section according to the 7 a product derived from the intermediate according to the 12 can be obtained.

Die 14 zeigt den Querschnitt gemäß der 13 eines weiteren Produktes, das von dem Zwischenprodukt gemäß der 12 erhalten werden kann.The 14 shows the cross section according to the 13 another product derived from the intermediate according to the 12 can be obtained.

Die 15 zeigt den Querschnitt eines Zwischenproduktes gemäß einer weiteren Anwendung des Verfahrens.The 15 shows the cross section of an intermediate according to another application of the method.

Die 1 zeigt einen Querschnitt eines ersten Zwischenproduktes einer ersten Ausführungsform des Verfahrens. Eine Strukturschicht 12 wird auf einer Hauptseite eines Substrates 1 aufgebracht, die auch noch Schichten verschiedener Materialien oder Strukturen von Halbleiterbauelementen aufweisen kann. Das ist in der 1 nicht im Einzelnen dargestellt, da es für das zu beschreibende Verfahren nicht wesentlich ist. Die Strukturschicht 2 wird mit einer Struktur getrennter streifenförmiger Anteile versehen, die parallel zueinander verlaufen. Diese Struktur kann mit einer Hartmaske 3 erhalten werden. Die Hartmaske 3 kann zum Beispiel Nitrid sein, das mit einem Fotolithographieschritt strukturiert werden kann, in dem eine Fotolackschicht angewendet wird. Die streifenförmigen Anteile der Strukturschicht 2 haben Seitenwände, die idealerweise senkrecht zu der Hauptseite des Substrates sind. Die lateralen Abmessungen der streifenförmigen Anteile, ihre Breiten, sind überall gleich. Die Abstände zwischen zwei benachbarten streifenförmigen Anteilen sind auch dieselben für alle Paare zueinander benachbarter Anteile. Daher besitzt die Strukturschicht 2 eine periodische Struktur, wobei jede Periode einen streifenförmigen Anteil und einen Zwischenraum zwischen zwei benachbarten streifenförmigen Anteilen umfasst. Die Periodenlänge ist in der 1 als Original-Pitch 10 des Musters markiert. Selbstverständlich kann dieser Abschnitt, der die Periodizität repräsentiert, in beiden Richtungen des in der 1 eingezeichneten Pfeiles verschoben werden, aber die Länge der Periode ist festgelegt und definiert den Pitch des Musters. Die Hartmaske 3 wird vorzugsweise vor den nachfolgenden Verfahrensschritten entfernt.The 1 shows a cross section of a first intermediate product of a first embodiment of the method. A structural layer 12 becomes on a main page of a substrate 1 applied, which may also have layers of different materials or structures of semiconductor devices. That is in the 1 not shown in detail because it is not essential to the process to be described. The structural layer 2 is provided with a structure of separate strip-shaped portions which are parallel to each other. This structure can be with a hard mask 3 to be obtained. The hard mask 3 For example, it may be nitride, which may be patterned with a photolithography step in which a photoresist layer is applied. The strip-shaped portions of the structural layer 2 have sidewalls that are ideally perpendicular to the major side of the substrate. The lateral dimensions of the stripe-shaped parts, their widths, are the same everywhere. The distances between two adjacent strip-shaped portions are also the same for all pairs of adjacent portions. Therefore, the structure layer has 2 a periodic structure, each period comprising a strip-shaped portion and a gap between two adjacent strip-shaped portions. The period length is in the 1 as original pitch 10 of the pattern marked. Of course, this section, which represents the periodicity, in both directions of the in the 1 arrow, but the length of the period is fixed and defines the pitch of the pattern. The hard mask 3 is preferably removed before the subsequent process steps.

Die 2 zeigt ein weiteres Zwischenprodukt nach einem konformen Abscheiden einer ersten Spacerschicht 4. Das Mate rial der ersten Spacerschicht 4 kann elektrisch isolierend oder elektrisch leitfähig sein und wird verschieden von dem Material der Strukturschicht 2 ausgewählt, sodass die Strukturschicht 2 selektiv zur ersten Spacerschicht 4 entfernt werden kann. Die Form der ersten Spacer 5, die auf der ersten Spacerschicht 4 gebildet werden sollen, ist in der 2 mit den gestrichelten Linien angedeutet. Die ersten Spacer 5 werden mit einem anisotropen Ätzschritt hergestellt, der die erste Spacerschicht 4 in der Richtung senkrecht zur Hauptseite des Substrates 1 reduziert. Der Ätzprozess wird so lange durchgeführt, bis das Material der ersten Spacerschicht 4 über der Strukturschicht 2 und in den Bereichen zwischen den herzustellenden ersten Spacern 5 vollständig entfernt worden ist. Dann wird die Strukturschicht 2 entfernt.The 2 shows a further intermediate product after a conformal deposition of a first spacer layer 4 , The mate rial of the first spacer layer 4 may be electrically insulating or electrically conductive and becomes different from the material of the structural layer 2 selected so that the structural layer 2 selective to the first spacer layer 4 can be removed. The shape of the first spacer 5 on the first spacer layer 4 is to be formed in the 2 indicated by the dashed lines. The first spacers 5 are made with an anisotropic etch step, which is the first spacer layer 4 in the direction perpendicular to the main side of the substrate 1 reduced. The etching process is carried out until the material of the first spacer layer 4 above the structural layer 2 and in the areas between the first spacers to be made 5 has been completely removed. Then the structure layer becomes 2 away.

Die 3 zeigt den Querschnitt gemäß der 2 nach dem Entfernen der Strukturschicht 2. Die ersten Spacer 5 bleiben auf dem Substrat 1 stehen und bilden ein neues periodisches Muster, wobei zueinander benachbarte erste Spacer 5 im Abstand zueinander angeordnet sind. Der Original-Pitch 10 ist auch in der 3 markiert. Es gibt zwei erste Spacer 5 in jeder Periode des Original-Pitch 10. Bei dem in der 3 dargestellten Ausführungsbeispiel wurden die seitlichen Abmessungen der streifenförmigen Anteile der Strukturschicht 2 und die laterale Abmessung oder Dicke der ersten Spacer 5 so gewählt, dass die ersten Spacer 5 in gleichem Abstand zueinander angeordnet sind. Auf diese Weise erhält man ein neues periodisches Muster, das einen Pitch aufweist, der halb so groß ist wie der Original-Pitch 10.The 3 shows the cross section according to the 2 after removing the structural layer 2 , The first spacers 5 stay on the substrate 1 stand and form a new periodic pattern, with adjacent first spacer 5 are spaced apart. The original pitch 10 is also in the 3 marked. There are two first spacers 5 in every period of the original pitch 10 , In the in the 3 illustrated embodiment, the lateral dimensions of the strip-shaped portions of the structural layer 2 and the lateral dimensions solution or thickness of the first spacer 5 chosen so that the first spacers 5 are arranged at the same distance from each other. In this way you get a new periodic pattern that has a pitch that is half the original pitch 10 ,

Die 4 zeigt den Querschnitt gemäß der 3 nach dem Aufbringen der zweiten Spacerschicht 6, die grundsätzlich ein beliebiges Material, zum Beispiel auch insbesondere ein Li ner, sein kann. Sie wird auch konform aufgebracht, sodass nach einem folgenden anisotropen Ätzen zweite Spacer übrig bleiben. Das liefert eine Struktur aus ersten Spacern 5 und zweiten Spacern 7, wie es in der 5 dargestellt ist.The 4 shows the cross section according to the 3 after application of the second spacer layer 6 , which can be basically any material, for example, in particular a Li ner. It is also applied conformally so that after a subsequent anisotropic etch, second spacers remain. This provides a structure of first spacers 5 and second spacers 7 as it is in the 5 is shown.

Die 5 zeigt, dass die ersten Spacer 5, deren Höhe infolge des zweiten Ätzschrittes geringfügig reduziert worden sein kann, jetzt auf beiden gegenüberliegenden Hauptseitenwänden mit zweiten Spacern 7 versehen sind. Der Original-Pitch 10 ist wieder in 5 markiert. Die erhaltene Struktur wird mit einer komplementären Schicht 8 bedeckt, die die Zwischenräume zwischen den Spacern ausfüllt. Das Material der komplementären Schicht 8 wird entsprechend den Anforderungen des betreffenden Ausführungsbeispiels des Halbleiterbauelementes gewählt und ebenso im Hinblick auf den nachfolgenden Strukturierungsschritt.The 5 shows that the first spacers 5 , whose height may have been slightly reduced as a result of the second etching step, now on both opposite major side walls with second spacers 7 are provided. The original pitch 10 is back in 5 marked. The resulting structure is covered with a complementary layer 8th covered, which fills the spaces between the spacers. The material of the complementary layer 8th is selected according to the requirements of the relevant embodiment of the semiconductor device and also with regard to the subsequent structuring step.

Die Oberseite des Zwischenproduktes gemäß der 5 wird dann planarisiert und vorzugsweise bis auf die typische Höhe poliert, die in der 6 dargestellt ist, die auch die Abfolge jeweils eines streifenförmigen restlichen Anteils der komplementären Schicht 8, eines zweiten Spacers 7, eines ersten Spacers 5 und eines zweiten Spacers 7 und so weiter periodisch in der zu der Längsrichtung der Schichtstreifen senkrechten Richtung zeigt. Um ein periodisches Muster mit dem halben Original-Pitch zu erhalten, werden die ersten und zweiten Spacer entfernt.The top of the intermediate according to the 5 is then planarized and preferably polished to the typical height found in the 6 which also shows the sequence of each of a strip-shaped remaining portion of the complementary layer 8th , a second spacer 7 , a first spacer 5 and a second spacer 7 and so on periodically in the direction perpendicular to the longitudinal direction of the layer strips. To obtain a periodic pattern with half the original pitch, the first and second spacers are removed.

Die 7 zeigt das Produkt nach dem Entfernen der Spacer, bei dem nur die streifenförmigen restlichen Anteile der komplementären Schicht 8 übrig sind. Der Original-Pitch 10 ist in der 7 eingezeichnet, um zu zeigen, dass der Pitch mit den vorausgehenden Verfahrensschritten halbiert worden ist.The 7 shows the product after removal of the spacer, in which only the strip-shaped remaining portions of the complementary layer 8th are left. The original pitch 10 is in the 7 drawn to show that the pitch has been halved with the previous procedural steps.

Die 8 zeigt das Zwischenprodukt gemäß dem Querschnitt der 6 einer Variante des Verfahrens mit anderen lateralen Abmessungen. Hierbei sind die Abmessungen der streifenförmigen Anteile der Strukturschicht 2 und die Dicken der ersten Spacer 5 und der zweiten Spacer 7 so angepasst worden, dass die Streifen der ersten Spacer, der zweiten Spacer und der restlichen Anteile der komplementären Schicht 8 alle dieselben lateralen Abmessungen aufweisen. Es genügt, wenn zumindest die lateralen Abmessungen der Anteile der komplementären Schicht 8 und der ersten Spacer 5 gleich sind. Das stellt sicher, dass sowohl die Abfolge der zweiten Spacer 7 als auch die alternierende Folge der ersten Spacer 5 und der Anteile der komplementären Schicht 8 ein periodisches Muster eines Viertels des Original-Pitch 10 bilden.The 8th shows the intermediate according to the cross section of 6 a variant of the method with other lateral dimensions. Here, the dimensions of the strip-shaped portions of the structural layer 2 and the thicknesses of the first spacer 5 and the second spacer 7 has been adapted so that the strips of the first spacer, the second spacer and the remaining portions of the complementary layer 8th all have the same lateral dimensions. It suffices if at least the lateral dimensions of the portions of the complementary layer 8th and the first spacer 5 are the same. This ensures that both the sequence of the second spacer 7 as well as the alternating sequence of the first spacers 5 and the proportions of the complementary layer 8th a periodic pattern of a quarter of the original pitch 10 form.

Die 9 zeigt das Beispiel eines periodischen Musters eines Viertels des Original-Pitch 10, das man erhält, wenn die zweiten Spacer 7 entfernt werden. Ein komplementäres periodisches Muster aus den zweiten Spacern 7 wird erzeugt, wenn sowohl die ersten Spacer 5 als auch die Anteile der komplementären Schicht 8 entfernt werden. Diverse andere periodische Muster können erhalten werden durch das Entfernen einer beliebigen einzelnen Schicht oder Kombination von Schichten, die in dem Zwischenprodukt gemäß der 8 vorhanden sind. Auf diese Weise erhält man verschiedene Muster durch das Entfernen entweder nur der ersten Spacer 5 oder nur der zweiten Spacer 7 oder nur der komplementären Schicht 8 oder sowohl der ersten als auch der zweiten Spacer oder sowohl der ersten Spacer als auch der komplementären Schicht oder sowohl der zweiten Spacer als auch der komplementären Schicht.The 9 shows the example of a periodic pattern of a quarter of the original pitch 10 that you get when the second spacers 7 be removed. A complementary periodic pattern of the second spacers 7 is generated when both the first spacer 5 as well as the shares of the complementary layer 8th be removed. Various other periodic patterns can be obtained by removing any single layer or combination of layers present in the intermediate according to the present invention 8th available. In this way one obtains different patterns by removing either only the first spacer 5 or only the second spacer 7 or only the complementary layer 8th or both the first and the second spacer or both the first spacer and the complementary layer or both the second spacer and the complementary layer.

Die 10 zeigt einen Querschnitt eines weiteren Ausführungsbeispiels eines Zwischenproduktes gemäß dem Querschnitt der 2. Die Ausführungsform der 10 unterscheidet sich von der Ausführungsform der 2 durch die laterale Abmessung der streifenförmigen Anteile der Strukturschicht 2. Diese Abmessung ist hier so gewählt, dass sie größer ist als das Doppelte des Abstandes zwischen jeweils zwei ersten Spacern 5, die an den Seitenwänden zweier benachbarter streifenförmiger Anteile einander gegenüberliegend angeordnet sind.The 10 shows a cross section of another embodiment of an intermediate product according to the cross section of 2 , The embodiment of the 10 differs from the embodiment of the 2 by the lateral dimension of the strip-shaped portions of the structure layer 2 , This dimension is chosen here so that it is greater than twice the distance between each two first spacers 5 which are arranged on the side walls of two adjacent strip-shaped portions opposite one another.

Die 11 zeigt den Querschnitt gemäß der 10 eines weiteren Zwischenproduktes nach dem Aufbringen der zweiter Spacerschicht 6. Die Abstände zwischen den ersten Spacern 5 sind in der Abfolge der ersten Spacer abwechselnd groß und klein. Die kleineren Zwischenräume zwischen den ersten Spacern 5 werden vollständig mit dem Material der zweiten Spacerschicht 6 gefüllt. In den größeren Zwischenräumen bleiben schmale Spalte zwischen den Seitenwandabschnitten der konform abgeschiedenen zweiten Spacerschicht 6.The 11 shows the cross section according to the 10 a further intermediate product after the application of the second spacer layer 6 , The distances between the first spacers 5 are alternately large and small in the sequence of first spacers. The smaller spaces between the first spacers 5 become completely with the material of the second spacer layer 6 filled. In the larger spaces, narrow gaps remain between the sidewall portions of the conformally deposited second spacer layer 6 ,

Die 12 zeigt den Querschnitt gemäß der 11 nach der Bildung der zweiten Spacer 7. Die Dicke der zweiten Spacerschicht 6 ist vorzugsweise so gewählt, dass die zwischen benachbarten zweiten Spacern 7 verbleibenden Spalte dieselbe Abmessung wie die ersten Spacer 5 besitzen. Wenn die laterale Abmessung der streifenförmigen Anteile der Strukturschicht 2 ebenfalls geeignet gewählt wird, sind die Dicke der restlichen Anteile der zweiten Spacerschicht 6, die sich innerhalb der schmaleren Zwischenräume zwischen den ersten Spacern 5 befinden, und die Dicke der zweiten Spacer 7 gleich. In diesem Fall sind alle restlichen Anteile der zweiten Spacerschicht 6 in gleichen Abständen zueinander angeordnet. Ein nachfolgender Planarisierungsschritt, mit dem die Materialien bis herab auf eine Höhe entfernt werden, die mit der horizontalen unterbrochenen Linie in 12 markiert ist, liefert eine Struktur, die ähnlich der Struktur der 8 ist, aber vergleichsweise dickere zweite Spacer 7 aufweist. Der Vergleich mit der 11 zeigt, dass diese Variante ein periodisches Muster aus zweiten Spacern 7 liefert, in dem jeweils immer drei zweite Spacer 7 innerhalb des Bereiches des Original-Pitches 10 sind. Daher ist der neue Pitch ein Drittel des Original-Pitch.The 12 shows the cross section according to the 11 after the formation of the second spacer 7 , The thickness of the second spacer layer 6 is preferably chosen so that between adjacent second spacers 7 remaining column the same dimension as the first spacer 5 have. When the lateral dimension of the striped portions of the structural layer 2 also suitably chosen, are the thickness of the remaining portions of the second spacer layer 6 extending within the narrower spaces between the first spacers 5 and the thickness of the second spacer 7 equal. In this case, all remaining portions of the second spacer layer 6 arranged at equal distances from each other. A subsequent planarization step of removing the materials down to a height corresponding to the horizontal broken line in FIG 12 is marked, provides a structure similar to the structure of 8th is, but comparatively thicker second spacer 7 having. The comparison with the 11 shows that this variant is a periodic pattern of second spacers 7 supplies, in each case always three second spacers 7 within the range of the original pitch 10 are. Therefore, the new pitch is one third of the original pitch.

Die 13 zeigt ein weiteres Zwischenprodukt nach dem Entfernen der ersten Spacer 5 und der komplementären Schicht 8. Die verbleibenden zweiten Spacer 7 besitzen alle dieselbe Breite und denselben Abstand voneinander.The 13 shows another intermediate after removing the first spacer 5 and the complementary layer 8th , The remaining second spacer 7 all have the same width and the same distance from each other.

Die 14 zeigt eine komplementäre Struktur, in der die zweiten Spacer 7 entfernt worden sind und die ersten Spacer 5 und die komplementäre Schicht 8 auf dem Substrat 1 verblieben sind. Da die Abmessungen so angepasst sind, dass die ersten Spacer 5 und die Anteile der komplementären Schicht 6 dieselbe Dicke aufweisen, besitzt die Struktur des Produktes gemäß der 14 ein periodisches Muster mit einem Drittel des Original-Pitch 10.The 14 shows a complementary structure in which the second spacer 7 have been removed and the first spacers 5 and the complementary layer 8th on the substrate 1 remain. Because the dimensions are adjusted so that the first spacers 5 and the proportions of the complementary layer 6 have the same thickness, has the structure of the product according to the 14 a periodic pattern with one third of the original pitch 10 ,

Die 15 zeigt das Produkt gemäß der 13 mit weiteren Bauelementschichten 9 zwischen den Mustern aus zweiten Spacern 7 und dem Substrat 1. Dieses Beispiel zeigt, dass das Muster des unterteilten Original-Pitch, das mit diesem Verfahren erreicht wird, als Maske verwendet werden kann zur Strukturierung weiterer Bauelementschichten 9 zu periodischen Mustern mit kleinerem Pitch, als bisher möglich war. In diesem Beispiel werden die zweiten Spacer 7 vorzugsweise aus einem Material gebildet, das für Hartmasken geeignet ist, zum Beispiel Siliziumnitrid. In entsprechender Weise können die Muster der 7, 9 oder 14 ebenso wie die anderen regulären Muster, die mit diesem Verfahren erhalten werden können, als Maske in weiteren Strukturierungsschritten verwendet werden, mit denen Bauelementschichten 9 mit geringerem Pitch strukturiert werden. Die Bauelementschichten 9 können insbesondere Wortleitungsschichten sein, die ein Gate-Dielektrikum, insbesondere ein Dielektrikum mit einer Speicherschicht, eine Polysiliziumschicht, eine Metallschicht oder Metallsilizidschicht und eine obere elektrisch isolierende Schicht umfassen, die in Wortleitungsstapel strukturiert werden. Die Anwendungen der Pitch-Unterteilung mittels dieses Verfahrens sind aber nicht auf Speicherbauelemente beschränkt.The 15 shows the product according to the 13 with further component layers 9 between the patterns of second spacers 7 and the substrate 1 , This example shows that the pattern of the subdivided original pitch achieved with this method can be used as a mask to pattern further device layers 9 to periodic patterns with a smaller pitch than previously possible. In this example, the second spacers become 7 preferably formed of a material suitable for hard masks, for example silicon nitride. In a similar way, the patterns of 7 . 9 or 14 as well as the other regular patterns that can be obtained with this method can be used as a mask in further structuring steps, with which component layers 9 be structured with a lower pitch. The component layers 9 In particular, word lines may be word line layers that comprise a gate dielectric, in particular a dielectric with a memory layer, a polysilicon layer, a metal layer or metal silicide layer and an upper electrically insulating layer, which are patterned into word line stacks. The applications of pitch subdivision by this method are not limited to memory devices.

11
Substratsubstratum
22
Strukturschichtstructural layer
33
Hartmaskehard mask
44
erste Spacerschichtfirst spacer
55
erster Spacerfirst spacer
66
zweite Spacerschichtsecond spacer
77
zweiter Spacersecond spacer
88th
komplementäre Schichtcomplementary layer
99
Bauelementschichtdevice layer
1010
Original-PitchOriginal pitch

Claims (6)

Verfahren zur Unterteilung von Teilungsperioden in der Halbleitertechnologie, bei dem ein Substrat (1) mit einer Strukturschicht (2) versehen wird, die in getrennte streifenförmige Anteile strukturiert ist, die parallel zueinander verlaufen, wobei die streifenförmigen Anteile in gleicher Breite ausgebildet und jeweils in demselben Abstand zueinander angeordnet sind, mit den Verfahrensschritten, dass eine erste Spacerschicht (4) konform auf die Strukturschicht (2) aufgebracht wird, die erste Spacerschicht (4) anisotrop geätzt wird und so erste Spacer (5) an Seitenwänden der streifenförmigen Anteile der Strukturschicht (2) gebildet werden, die Strukturschicht (2) entfernt wird, sodass die ersten Spacer (5) mit jeweils zwei Seitenwänden stehen bleiben, eine zweite Spacerschicht (6) konform aufgebracht wird, die zweite Spacerschicht (6) anisotrop geätzt wird und so zweite Spacer (7) auf den Seitenwänden der ersten Spacer (5) gebildet werden, wobei freie Zwischenräume zwischen einander gegenüberliegenden zweiten Spacern (7) verbleiben, eine komplementäre Schicht (8) aufgebracht wird, um die Zwischenräume aufzufüllen, eine ebene Oberfläche auf den Oberseiten der ersten Spacer (5), zweiten Spacer (7) und der komplementären Schicht (8) gebildet wird und zumindest die ersten Spacer (5), die zweiten Spacer (7) oder die komplementäre Schicht (8) oder zwei dieser Komponenten (5, 7, 8) entfernt werden.Method for subdividing graduation periods in semiconductor technology, in which a substrate ( 1 ) with a structural layer ( 2 ), which is structured in separate strip-shaped portions which run parallel to one another, wherein the strip-shaped portions are formed in the same width and in each case at the same distance from each other, with the method steps that a first spacer layer ( 4 ) conforming to the structural layer ( 2 ), the first spacer layer ( 4 ) is anisotropically etched and so first spacer ( 5 ) on sidewalls of the stripe-shaped portions of the structural layer ( 2 ), the structural layer ( 2 ), so that the first spacers ( 5 ) each with two side walls, a second spacer layer ( 6 ) is applied conformally, the second spacer layer ( 6 ) is anisotropically etched and so second spacer ( 7 ) on the sidewalls of the first spacers ( 5 ), wherein free spaces between opposing second spacers ( 7 ), a complementary layer ( 8th ) is applied to fill the interstices, a flat surface on the tops of the first spacer ( 5 ), second spacer ( 7 ) and the complementary layer ( 8th ) is formed and at least the first spacer ( 5 ), the second spacers ( 7 ) or the complementary layer ( 8th ) or two of these components ( 5 . 7 . 8th ) are removed. Verfahren nach Anspruch 1, bei dem die ersten Spacer (5) und die zweiten Spacer (7) so gebildet werden, dass die zweiten Spacer (7) gleiche Abstände voneinander haben.The method of claim 1, wherein the first spacers ( 5 ) and the second spacers ( 7 ) are formed so that the second spacer ( 7 ) have the same distances from each other. Verfahren nach Anspruch 2, bei dem die zweiten Spacer (7) aufeinander folgend abwechselnd durch einen der ersten Spacer (5) oder durch einen Anteil der komplementären Schicht (8) getrennt sind.Process according to Claim 2, in which the second spacers ( 7 ) successively alternately through one of the first spacer ( 5 ) or by a portion of the complementary layer ( 8th ) are separated. Verfahren nach Anspruch 1, bei dem die streifenförmigen Anteile der Strukturschicht (2) und die ersten Spacer (5) derart ausgebildet werden, dass der Abstand zwischen ersten Spacern (5), die zwischen zwei benachbarten streifenförmigen Anteilen der Strukturschicht (2) angeordnet sind, geringer ist als die Hälfte der Breite der streifenförmigen Anteile und die zweiten Spacer (7) so gebildet werden, dass sie denselben Abstand voneinander haben und eine Breite aufweisen, die gleich ist dem Abstand zwischen ersten Spacern (5), die zwischen zwei benachbarten streifenförmigen Anteilen der Strukturschicht (2) angeordnet sind.Method according to Claim 1, in which the strip-shaped portions of the structural layer ( 2 ) and the first spacers ( 5 ) are formed such that the distance between first spacers ( 5 ) between two adjacent stripe-shaped portions of the structural layer ( 2 ) are less than half the width of the strip-shaped portions and the second spacer ( 7 ) are formed so that they are the same distance from each other and have a width which is equal to the distance between the first spacer ( 5 ) between two adjacent stripe-shaped portions of the structural layer ( 2 ) are arranged. Verfahren nach Anspruch 4, bei dem die zweiten Spacer (7) aufeinander folgend in periodischer Weise einmal durch einen Anteil der komplementären Schicht (8) und zweimal durch erste Spacer (5) voneinander getrennt sind.Method according to Claim 4, in which the second spacers ( 7 ) successively in a periodic manner once through a portion of the complementary layer ( 8th ) and twice by first spacer ( 5 ) are separated from each other. Verfahren nach einem der Ansprüche 1 bis 5, bei dem zumindest eine verbleibende Schicht aus ersten Spacern (5), zweiten Spacern (7), Anteilen der komplementären Schicht (8) oder zwei dieser Komponenten (5, 7, 8) als Maske verwendet wird, um weitere Schichten oder Schichtfolgen darunter in streifenförmige Anteile zu strukturieren.Method according to one of claims 1 to 5, wherein at least one remaining layer of first spacers ( 5 ), second spacers ( 7 ), Proportions of the complementary layer ( 8th ) or two of these components ( 5 . 7 . 8th ) is used as a mask to structure further layers or layer sequences underneath into strip-shaped portions.
DE200510040883 2005-08-29 2005-08-29 Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer Expired - Fee Related DE102005040883B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510040883 DE102005040883B3 (en) 2005-08-29 2005-08-29 Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510040883 DE102005040883B3 (en) 2005-08-29 2005-08-29 Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer

Publications (1)

Publication Number Publication Date
DE102005040883B3 true DE102005040883B3 (en) 2007-01-04

Family

ID=37545307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510040883 Expired - Fee Related DE102005040883B3 (en) 2005-08-29 2005-08-29 Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer

Country Status (1)

Country Link
DE (1) DE102005040883B3 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition

Similar Documents

Publication Publication Date Title
DE10207131B4 (en) Process for forming a hardmask in a layer on a flat disk
DE102005049279B3 (en) Semiconductor memory device and manufacturing method
EP0755067B1 (en) Method of fabrication for sublithographic etching masks
DE19860505B4 (en) ESD protection circuit and method for its manufacture
DE102008048651B4 (en) Method of manufacturing a semiconductor device with two capacitors
DE102016123943A1 (en) Semiconductor processes and devices
DE10327945B4 (en) Semiconductor memory devices and methods of making the same using sidewall spacers
EP1497861B1 (en) Semiconductor component having an integrated capacitance structure and method for producing the same
DE10245179A1 (en) Integrated circuit comprises first lines on first plane, and second lines on second plane
DE102007016290A1 (en) Method for producing semiconductor structures
DE102018208142A1 (en) Multidirectional self-aligned multiple structuring
DE102019203596A1 (en) Multiple structuring with mandrel cuts made using a block mask
DE19708031B4 (en) Non-volatile semiconductor memory and method for its production
DE10228344B4 (en) Process for the production of microstructures and arrangement of microstructures
DE102007007696B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102006048960B4 (en) Method for producing insulation structures with integrated deep and shallow trenches
DE102007035898A1 (en) Semiconductor component and method for its production
EP1540712B1 (en) Method for production of a semiconductor structure
DE2743299A1 (en) CHARGE COUPLING ARRANGEMENT
DE19983274B4 (en) Method of manufacturing a non-volatile semiconductor memory device
DE102020115239A1 (en) Vertical storage device
DE102005040883B3 (en) Pitch periods partitioning method for e.g. semiconductor memory, involves applying complementary layer to fill free spaces, forming even surface on upper side of spacers and complementary layer, and removing spacers or complementary layer
DE102006043113B3 (en) A method of processing a structure of a semiconductor device and structure in a semiconductor device
DE19719909A1 (en) Dual damascene process for integrated circuits
DE10137575A1 (en) Process for producing a mask and process for producing a semiconductor device

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee