DE102005043910A1 - Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip - Google Patents

Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip Download PDF

Info

Publication number
DE102005043910A1
DE102005043910A1 DE102005043910A DE102005043910A DE102005043910A1 DE 102005043910 A1 DE102005043910 A1 DE 102005043910A1 DE 102005043910 A DE102005043910 A DE 102005043910A DE 102005043910 A DE102005043910 A DE 102005043910A DE 102005043910 A1 DE102005043910 A1 DE 102005043910A1
Authority
DE
Germany
Prior art keywords
substrate
contact
flip
semiconductor chip
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005043910A
Other languages
German (de)
Inventor
Ernst-A Weisbach
Juergen Ertl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HTC Beteiligungs GmbH
Original Assignee
Weissbach, Ernst-A.
Ertl, Jürgen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weissbach, Ernst-A., Ertl, Jürgen filed Critical Weissbach, Ernst-A.
Priority to DE102005043910A priority Critical patent/DE102005043910A1/en
Priority to US12/065,830 priority patent/US8026583B2/en
Priority to KR1020087008808A priority patent/KR101247138B1/en
Priority to DE112006002428T priority patent/DE112006002428A5/en
Priority to PCT/EP2006/008921 priority patent/WO2007031298A1/en
Publication of DE102005043910A1 publication Critical patent/DE102005043910A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139Guiding structures on the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

Flip-chip module comprises a semiconductor chip (2) having contact columns (4) on a surface (3), a substrate (8) with contact sites (7) joined to the free ends of the contact columns and a rigid spacer (10) arranged between the substrate and chip. The spacer and substrate are connected to each other at sites distributed over its contact surfaces. An independent claim is also included for a method for producing a flip-chip module.

Description

Die Erfindung betrifft ein Flip-Chip-Modul und ein Verfahren zum Erzeugen eines solchen Flip-Chip-Moduls, wobei das Flip-Chip-Modul einen Halbleiterchip, der an einer Fläche mit Kontaktsäulen versehen ist, und ein Substrat umfasst, und Kontaktstellen des Substrates mit freien Enden der Kontaktsäulen verlötet sind.The The invention relates to a flip-chip module and a method for generating Such a flip-chip module, wherein the flip-chip module, a semiconductor chip, the on a surface provided with contact posts is, and includes a substrate, and contact points of the substrate with free ends of the contact posts soldered are.

Ein solches Flip-Chip-Modul ist aus der US 6,578,754 B1 bekannt. Die Kontaktsäulen bestehen aus einem Abschnitt, der im wesentlichen Kupfer enthält und einen kürzeren Abschnitt, der aus dem mit den Kontaktstellen des Substrates in Verbindung stehenden Lötmaterial besteht. Die Länge des Kupferabschnittes beträgt zumindest 50 μm. Mit diesen Kontaktsäulen sollen Kontaktstellen kontaktierbar sein, die in einem regelmäßigen Raster angeordnet sind, dessen Rasterabstand kleiner als 100 μm vorzugsweise im Bereich von 80 bis 100 μm liegt. Durch das Vorsehen definierter Kontaktsäulen werden im Vergleich zu herkömmlichen Flip-Chip-Modulen erhebliche Vorteile erzielt, die vor allem darin liegen, dass die Gefahr eines Kurzschlusses zwischen benachbarten Kontaktstellen bei weitem geringer ist als bei herkömmlichen Flip-Chip-Modulen, bei welchen alleine mit kugelförmigen Kontaktelementen aus Lötmaterial die Verbindung zwischen dem Substrat und dem Halbleiter- Chip bewerkstelligt wird. Daher ist es möglich zuverlässig Kontaktstellen in einem Raster von weniger als 100 μm zu kontaktieren.Such a flip-chip module is out of the US 6,578,754 B1 known. The contact posts consist of a section containing substantially copper and a shorter section consisting of the solder material associated with the contact pads of the substrate. The length of the copper section is at least 50 microns. With these contact columns contact points should be contactable, which are arranged in a regular grid whose pitch is less than 100 microns, preferably in the range of 80 to 100 microns. By providing defined contact columns, considerable advantages are achieved in comparison to conventional flip-chip modules, which lie in the fact that the risk of a short circuit between adjacent contact points is far lower than with conventional flip-chip modules, in which alone spherical contact elements made of solder material, the connection between the substrate and the semiconductor chip is accomplished. Therefore, it is possible to reliably contact pads in a pitch of less than 100 μm.

Es wird auch auf die US 6,550,666 B2 und die US 6,592,019 B2 verwiesen, in welchen weitere Ausführungsformen des oben beschriebenen Flip-Chip-Moduls dargelegt sind.It will also be on the US 6,550,666 B2 and the US 6,592,019 B2 referenced, in which further embodiments of the above-described flip-chip module are set forth.

Weiterhin besitzt dieses Flip-Chip-Modul alle Vorteile herkömmlicher Flip-Chip-Module gegenüber Drahtverbindungen (wire-bonding). Insbesondere ist der Weg der elektrischen Leitung zwischen dem Halbleiterchip und dem Substrat und damit der Signalweg sehr kurz.Farther This flip-chip module has all the advantages of conventional Flip-chip modules opposite wire connections (Wire-bonding). In particular, the path of the electrical line between the semiconductor chip and the substrate and thus the signal path very short.

Wie es bereits in der US 6,578,754 B1 und der US 6,592,019 B2 beschrieben ist, kann es zwischen dem Substrat und dem Halbleiterchip zu erheblichen Scherspannungen kommen, die sogar zu Verzügen am Halbleiterchip sowie am Substrat führen können (siehe z. B. 4a der US 6,578,754 B1 ).As it is already in the US 6,578,754 B1 and the US 6,592,019 B2 can lead to considerable shear stresses between the substrate and the semiconductor chip, which can even lead to distortion on the semiconductor chip and on the substrate (see, for example, US Pat. 4a of the US 6,578,754 B1 ).

Auch in der US 6,592,019 B2 sind Scherspannungen innerhalb des Flip-Chip-Moduls erläutert. Diese Scherspannungen werden durch unterschiedliche thermische Ausdehnungskoeffizienten zwischen dem Halbleiterchip und dem Substrat verursacht, da beim Verlöten der Kontaktsäulen mit dem Substrat das gesamte Modul in einem Lötoffen angeordnet wird und z.B. auf etwa 230°C erhitzt wird. Bei dieser Temperatur schmilzt das Lötmaterial und verbindet die Kontaktsäulen mit den entsprechenden Kontaktstellen des Substrates. Die Temperatur wird dann abgesenkt, wobei etwa bei 200°C das Lötmaterial erstarrt. Bei einem weiteren Absenken der Temperatur auf Raumtemperatur zieht sich das Substrat stärken zusammen als der Halbleiterchip, wodurch Verspannungen im Flip-Chip-Modul entstehen.Also in the US 6,592,019 B2 Shear voltages within the flip-chip module are explained. These shear stresses are caused by different thermal expansion coefficients between the semiconductor chip and the substrate, since when soldering the contact columns with the substrate, the entire module is placed in a Lötoffen and, for example, heated to about 230 ° C. At this temperature, the solder melts and connects the contact posts to the corresponding pads of the substrate. The temperature is then lowered, wherein approximately at 200 ° C, the solder solidifies. As the temperature is further lowered to room temperature, the substrate contracts stronger than the semiconductor chip, causing strains in the flip-chip module.

Dies hat zur Folge, dass bei derartigen Flip-Chip-Modulen mit einer Vielzahl von Kontaktsäulen aufgrund der Spannungen innerhalb des Flip-Chip-Moduls die Lötverbindungen zwischen den Kontaktsäulen und dem Substrat aufbrechen bzw. Kontaksäulen aus dem Halbleiterchip herausbrechen können oder sogar der Halbleiterchip beschädigt werden kann. Deshalb ist es nicht möglich, große Halbleiterchips, wie z. B. DRAM-Speicherchips in einem solchen Flip-Chip-Modul vorzusehen.This As a result, in such flip-chip modules with a variety of contact columns due to the voltages within the flip-chip module the solder joints between the contact columns and the substrate break up or Kontaksäulen from the semiconductor chip can break out or even the semiconductor chip can be damaged. Therefore it is not possible large semiconductor chips, such as For example, to provide DRAM memory chips in such a flip-chip module.

Jedoch besteht ein erheblicher Bedarf DRAM-Speicherchips mittels eines Flip-Chip-Moduls direkt ohne den Umweg einer zusätzlichen Verdrahtungsebene zu kontaktieren, da zum einem durch die Vielzahl der Verbindung das herkömmliche Kontaktieren mittels Drähten praktisch kaum mehr durchführbar ist und zum anderen die gewünschten Datentransferraten mit herkömmlichen Drahtverbindungen nicht möglich sind.however There is a considerable need for DRAM memory chips by means of a Flip-chip module directly without the detour of an additional one Wiring level to contact, firstly because of the variety the connection the conventional one Contact by wires virtually impossible to carry out is and the other desired Data transfer rates with conventional Wire connections not possible are.

Die Kontaktstellen dieser DRAM-Speicherchips sind mit einem Rasterabstand von weniger als 100 μm angeordnet, was im Fachjargon als „Fine-Pitch" bezeichnet wird. Ein derartiger Fine-Pitch kann mit den oben erläuterten Kontaktsäulen kontaktiert werden. Herkömmliche Kontaktierungstechnologien für Flip-Chip-Module sind hierzu nicht geeignet. Weiterhin ist zu berücksichtigen, dass für die Leiterbahnen innerhalb des Chips zunehmend Materialien mit geringer Dielektrizität (low k passivation materials) verwendet werden, die mechanisch schwach sind, weshalb eine auf ein solchen Halbleiterchip ausgeübte mechanische Spannung zu Rissen und Brüchen in der Passivierungsschicht führt. Aktuelle Halbleiterchips sind somit sehr Spannungsempfindlich, was deren Verwendung bei dem oben erläuterten Flip-Chip-Modul mit Kontaktsäulen erschwert.The Contact points of these DRAM memory chips are at a pitch less than 100 μm arranged, which is referred to in the jargon as "fine pitch". Such a fine pitch can be contacted with the contact columns explained above become. conventional Contacting technologies for Flip-chip modules are not suitable for this purpose. Furthermore, it has to be considered that for the interconnects within the chip are increasingly materials with lower dielectricity (low k passivation materials) that are mechanically weak why a force applied to such a semiconductor chip mechanical Tension to cracks and breaks in the passivation layer leads. Current semiconductor chips are thus very susceptible to voltage, which their use in the above-mentioned flip-chip module with Contact columns difficult.

Der Erfindung liegt die Aufgabe zugrunde, ein Flip-Chip-Modul mit den oben erläuterten Kontaktsäulen derart weiter zu bilden, dass durch die Verspannungen innerhalb des Flip-Chip-Moduls weniger Fehler verursacht werden. Weiterhin liegt der Erfindung die Aufgabe zugrunde ein Verfahren zum Herstellen eines solchen Flip-Chip-Moduls zu schaffen.The invention has for its object to further develop a flip-chip module with the contact columns explained above so that fewer errors are caused by the tension within the flip-chip module. Another object of the invention is to provide a method for producing such a flip-chip module fen.

Die Aufgabe wird durch ein Flip-Chip-Modul mit den Merkmalen des Anspruchs 1 und durch ein Verfahren mit den Merkmalen des Anspruchs 16 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den jeweiligen Unteransprüchen angegeben.The The object is achieved by a flip-chip module with the features of the claim 1 and solved by a method having the features of claim 16. advantageous Embodiments of the invention are specified in the respective subclaims.

Das erfindungsgemäße Flip-Chip-Modul umfasst

  • – einen Halbleiterchip, der an einer Fläche Kontaktsäulen aufweist, die etwa senkrecht zu dieser Fläche angeordnet sind,
  • – ein Substrat, das Kontaktstellen aufweist, die mit jeweils einem freien Ende einer der Kontaktsäulen verbunden sind, wobei das Substrat einen anderen thermischen Ausdehnungskoeffizienten als der Halbleiterchip aufweist, und
  • – einen Abstandshalter, der zwischen dem Substrat und dem Halbleiterchip angeordnet ist und dessen thermischer Ausdehnungskoeffizienten sich weniger von dem thermischen Ausdehnungskoeffizienten des Halbleiterchips als von dem thermischen Ausdehnungskoeffizienten des Substrates unterscheidet, wobei, der Abstandshalter und das Substrat zumindest an mehreren über ihren Kontaktflächen verteilten Stellen miteinander verbunden sind.
The flip-chip module according to the invention comprises
  • A semiconductor chip having contact pillars on a surface, which are arranged approximately perpendicular to this surface,
  • A substrate having contact points connected to a respective free end of one of the contact pillars, the substrate having a different thermal expansion coefficient than the semiconductor chip, and
  • A spacer which is arranged between the substrate and the semiconductor chip and whose coefficient of thermal expansion differs less from the coefficient of thermal expansion of the semiconductor chip than from the coefficient of thermal expansion of the substrate, wherein the spacer and the substrate at least at a plurality of points distributed over their contact surfaces with each other are connected.

Da der Abstandshalter mit dem Substrat verbunden ist und der thermische Ausdehnungskoeffizient des Abstandshalters näher am thermischen Ausdehnungskoeffizienten des Halbleiterchips als am thermischen Ausdehnungskoeffizienten des Substrates liegt, treten die Verspannungen zwischen dem Substrat und dem Abstandshalter und nicht zwischen dem Substrat und dem Halbleiterchip auf. Der Abstandshalter nimmt somit die durch die unterschiedliche thermische Ausdehnung verursachte Verspannung des Substrates auf. Der Abstandshalter, der keinerlei elektrische Funktionselemente aufweist, ist steif ausgebildet, so dass diese Verspannung nicht auf den empfindlichen Halbleiterchip übertragen werden.There the spacer is connected to the substrate and the thermal Expansion coefficient of the spacer closer to the thermal expansion coefficient of the semiconductor chip as the thermal expansion coefficient of the substrate, the tensions occur between the substrate and the spacer and not between the substrate and the semiconductor chip on. The spacer thus decreases by the different thermal expansion caused strain of the substrate. The spacer, which does not have any electrical functional elements has, is stiff, so that this tension is not on be transmitted to the sensitive semiconductor chip.

Das Substrat, das üblicherweise aus einem mit Kupfer-Leiterbahnen versehenen Kunststoff- bzw. Keramikmaterial ausgebildet ist, ist derart stabil, dass es diese mechanischen Spannungen dauerhaft aufnehmen kann. Da die aus dem Substrat und dem Abstandshalter bestehende Einheit wesentlich steifer als das Substrat alleine ist, werden durch die Verspannungen keine oder wesentlich weniger Krümmungen im Substrat erzeugt, wodurch auch die mechanische Belastung der Lötstellen zwischen den Kontaktsäulen und dem Substrat wesentlich geringer als bei den bisher bekannten Flip-Chip-Modulen ist.The Substrate, usually from a provided with copper interconnects plastic or ceramic material is formed, it is so stable that it is these mechanical stresses can record permanently. Because of the substrate and the spacer existing unit is much stiffer than the substrate alone, The tension does not cause any or significantly fewer bends produced in the substrate, whereby the mechanical stress of solder joints between the contact columns and the substrate substantially lower than in the previously known Flip-chip modules is.

Durch das Vorsehen der steifen Abstandshalter wird die Gefahr einer Beschädigung der Lötstellen zwischen den Kontaktsäulen und dem Substrat und die Gefahr einer Beschädigung des Halbleiterchips wesentlich verringert.By the provision of the rigid spacers will risk damaging the solder joints between the contact columns and the substrate and the risk of damage to the semiconductor chip significantly reduced.

Vorzugsweise sind der Abstandshalter und der Halbleiterchip zumindest an mehreren über ihren Kontaktflächen verteilten Stellen miteinander verbunden. Durch die mechanische Verbindung zwischen dem Halbleiterchip und dem Abstandshalter, die jeweils einen ähnlichen thermischen Ausdehnungskoeffizienten aufweisen, wird der Halbleiterchip auch bei den während des Lötvorganges auftretenden Temperaturänderungen in seiner Form gehalten und es wird eventuellen Krümmungen entgegengewirkt. Die Abweichungen des thermischen Ausdehnungskoeffizienten des Abstandshalters bezüglich des thermischen Ausdehnungskoeffizienten des Halbleiterchips sind vorzugsweise kleiner als 40% und insbesondere kleiner als 20% bzw. 10% der Differenz zwischen dem thermischen Ausdehnungskoeffizienten des Halbleiterchips und dem thermischen Ausdehnungskoeffizienten des Substrats. Je besser die thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterchip und dem Abstandshalter übereinstimmen, desto geringer sind die am Halbleiterchip auftretenden, durch die thermische Spannung verursachten Kräfte.Preferably For example, the spacer and the semiconductor chip are distributed at least at a plurality over their contact surfaces Connect with each other. Through the mechanical connection between the semiconductor chip and the spacer, respectively a similar one have thermal expansion coefficient, the semiconductor chip also during the the soldering process occurring temperature changes held in shape and there will be any curvature counteracted. The deviations of the thermal expansion coefficient of the spacer with respect to the thermal expansion coefficient of the semiconductor chip are preferably less than 40% and in particular less than 20% or 10% of the difference between the thermal expansion coefficient of the semiconductor chip and the thermal expansion coefficient of the substrate. The better the thermal expansion coefficient between the semiconductor chip and the spacer match, the smaller are those occurring on the semiconductor chip, through the thermal stress caused forces.

Beim erfindungsgemäßen Verfahren zum Erzeugen eines Flip-Chip-Moduls wird zunächst ein Abstandshalter zwischen dem Halbleiterchip und dem Substrat angeordnet und danach wird das Verlöten der Kontaktsäulen mit den Kontaktstellen des Substrates ausgeführt.At the inventive method To generate a flip-chip module, a spacer is first inserted between the semiconductor chip and the substrate is arranged and then the Soldering the Contact columns executed with the contact points of the substrate.

Hierdurch wird der Abstand zwischen dem Substrat und dem Halbleiterchip exakt eingestellt. Dieser Abstand soll der mittleren Höhe aller Kontaktsäulen einschließlich ihrer Lötstellen entsprechen.hereby the distance between the substrate and the semiconductor chip becomes exact set. This distance is intended to be the average height of all contact columns including theirs solder joints correspond.

Die Erfinder der vorliegenden Erfindung haben festgestellt, dass bei dem bisher bekannten Verfahren das Problem besteht, dass der Abstand zwischen dem Substrat und dem Halbleiterchip entweder zu kurz oder zu lang ist. Wenn der Abstand zu kurz ist, wird das Lötmaterial aus dem Zwischenbereich zwischen der Kontaktsäule und der entsprechenden Kontaktstelle des Substrates herausgedrückt, so dass lediglich eine sehr dünne Verbindungsschicht aus Lötmaterial zwischen der Kontaktsäule und der Kontaktstelle verbleibt. Diese dünne Verbindungsschicht ist jedoch mechanisch schwach, so dass sie bei Verspannungen schnell aufbrechen kann.The Inventors of the present invention have found that in the previously known method has the problem that the distance either too short or between the substrate and the semiconductor chip is too long. If the distance is too short, the solder becomes from the intermediate area between the contact column and the corresponding one Pad of the substrate pushed out, so that only one very thin Bonding layer of soldering material between the contact column and the contact point remains. This thin connection layer is However, they are mechanically weak, making them fast in case of tension can break up.

Ist der Abstand zwischen dem Halbleiterchip und dem Substrat zu groß, so ergibt sich ein entsprechend großer Spalt zwischen der Kontaktsäule und der Kontaktstelle des Substrates. Über diesen Spalt hinweg wird das Lötmaterial gestreckt, wodurch sich Einschnürungen an der Lötstelle ergeben. Derartige Einschnürungen sind wiederum mechanisch schwach und neigen zum Aufbrechen bei einer Spannungsbelastung. Dies bedeutet, dass sowohl bei zu großen als auch zu bei zu kleinen Abständen zwischen dem Halbleiterchip und dem Substrat mechanisch schwache Lötstellen erzeugt werden, die bei thermischen Verspannungen im Flip-Chip-Modul zum Aufbrechen neigen.If the distance between the semiconductor chip and the substrate is too large, the result is a correspondingly large gap between the contact column and the contact point of the substrate. Through this gap, the solder material is stretched, resulting in Resulting constrictions at the solder joint. Such constrictions, in turn, are mechanically weak and prone to rupture under stress. This means that both too large and too small distances between the semiconductor chip and the substrate mechanically weak solder joints are generated, which tend to thermal breakup in the flip-chip module to break up.

Durch das erfindungsgemäße Verfahren wird der Abstand zwischen dem Halbleiterchip und dem Substrat sehr exakt eingehalten, wodurch die Gefahr erheblich verringert wird, dass mechanisch schwache Lötstellen erzeugt werden. Somit kann ein mit dem erfindungsgemäßen Verfahren hergestelltes Flip-Chip-Modul thermische Verspannungen besser aufnehmen und die Gefahr einer Beschädigung des Flip-Chip-Moduls wird erheblich verringert.By the inventive method the distance between the semiconductor chip and the substrate becomes very large exactly adhered to, which considerably reduces the risk that mechanically weak solder joints be generated. Thus, with the method of the invention produced flip-chip module absorb thermal stresses better and the risk of damage of the flip-chip module is significantly reduced.

Vorzugsweise wird das oben erläuterte erfindungsgemäße Flip-Chip-Modul mit dem an das Substrat gekoppelten Abstandshalter im erfindungsgemäßen Verfahren hergestellt.Preferably will be explained above Flip-chip module according to the invention with the spacer coupled to the substrate in the method according to the invention produced.

Die Erfindung wird nachfolgend näher beispielhaft anhand der Zeichnungen erläutert. Die Zeichnungen zeigen in:The Invention will become more apparent below explained by way of example with reference to the drawings. The drawings show in:

1a bis 1c schematisch im Querschnitt die Schritte des Zusammensetzens eines erfindungsgemäßen Flip-Chip-Moduls; 1a to 1c schematically in cross section the steps of assembling a flip-chip module according to the invention;

2a bis 2c jeweils einen Schnitt durch einen erfindungsgemäßen Flip-Chip-Modul im Bereich einer Lötstelle, wobei während des Lötvorgan ges unterschiedliche Abstände zwischen dem jeweiligen Substrat und dem Halbleiterchip eingehalten worden sind; 2a to 2c in each case a section through a flip-chip module according to the invention in the region of a solder joint, wherein during the Lötvorgan ges different distances between the respective substrate and the semiconductor chip have been complied with;

3a und 3b jeweils schematisch einen Halbleiterchip mit Kontaktsäulen und einem Abstandshalter in einer Ansicht von unten; 3a and 3b each schematically a semiconductor chip with contact pillars and a spacer in a view from below;

4a ein erfindungsgemäßes Flip-Chip-Modul in der Draufsicht; und 4a an inventive flip-chip module in plan view; and

4b das Flip-Chip-Modul aus 4a in einer Schnittdarstellung entlang der Linie A-A. 4b the flip-chip module off 4a in a sectional view along the line AA.

Ein erfindungsgemäßes Flip-Chip-Modul 1 (1c) umfasst einen Halbleiterchip 2, der an einer Seitenfläche 3 I/O Kontaktstellen aufweist. An den I/O-Kontaktstellen sind Kontaktsäulen 4 angeordnet, die jeweils senkrecht auf der Seitenfläche 3 stehen.An inventive flip-chip module 1 ( 1c ) comprises a semiconductor chip 2 that is on a side surface 3 I / O has contact points. At the I / O pads are contact posts 4 arranged, each perpendicular to the side surface 3 stand.

Diese Kontaktsäulen werden gemäß einem Verfahren erzeugt, wie es in der US 6,578,754 B1 ; US 6,550,666 B2 bzw. der US 6,592,019 B2 beschrieben ist. Es wird deshalb vollinhaltlich auf diese Patente Bezug genommen und sie werden in die vorliegende Anmeldung inkorperiert.These contact posts are generated according to a method as described in US Pat US 6,578,754 B1 ; US 6,550,666 B2 or the US 6,592,019 B2 is described. It is therefore incorporated herein by reference in its entirety and incorporated in the present application.

Die Kontaktsäulen 4 sind aus zwei Abschnitten ausgebildet, nämlich einer Metallsäule 5 und einem Lötabschnitt 6 (1a). Die Metallsäule 5 ist vor allem aus Kupfer und/oder Gold ausgebildet, ist unmittelbar am Halbleiterchip 2 angeordnet und steht im elektrischen Kontakt mit einer Leiterbahn des Halbleiterchips 2. Die Lötabschnitte 6 sind an den vom Halbleiterchip 2 entfernten Enden der Kontaktsäulen 4 angeordnet und dienen zum mechanischen und elektrischen Verbinden mit Kontaktstellen 7 eines Substrates 8. Solange die Kontaktsäulen 4 nicht mit den Kontaktstellen 7 des Substrates 8 verlötet sind, bilden die Lötabschnitte 6 freie Enden der Kontaktsäulen 4 (1a, 1b).The contact columns 4 are formed of two sections, namely a metal column 5 and a soldering section 6 ( 1a ). The metal column 5 is mainly made of copper and / or gold, is directly on the semiconductor chip 2 arranged and is in electrical contact with a conductor track of the semiconductor chip 2 , The soldering sections 6 are at the of the semiconductor chip 2 distant ends of the contact posts 4 arranged and serve for mechanical and electrical connection with contact points 7 of a substrate 8th , As long as the contact columns 4 not with the contact points 7 of the substrate 8th soldered form the soldering sections 6 free ends of the contact columns 4 ( 1a . 1b ).

Das Lötmaterial der Lötabschnitte 6 ist beispielsweise eine Zinn/Blei-Legierung oder kann auch ein bleifreies Lötmaterial sein.The solder material of the soldering sections 6 is for example a tin / lead alloy or may also be a lead-free solder material.

Das in den 1a bis 1c dargestellte Ausführungsbeispiel weist einen Kontaktbereich 9 auf, in dem die Kontaktsäulen 4 angeordnet sind und der mittig am Halbleiterchip 2 ausgebildet ist. In den 1a bis 1c sind lediglich zur Vereinfachung der Darstellung drei Kontaktsäulen eingezeichnet. Typischerweise weisen Halbleiterchips eines erfindungsgemäßen Flip-Chip-Moduls zwischen 40 und 200 Kontaktsäulen auf. Es hat sich gezeigt, dass mit dem erfindungsgemäßen Flip-Chip-Modul Halbleiterchips mit mehr als 100 bzw. mehr als 200 bzw. mehr als 500 bzw. bis zu einigen Tausend Kontaktsäulen auf einem Substrat direkt kontaktierbar sind. Der Mittenabstand zwischen zwei benachbarten Kontaktsäulen 4 beträgt typischerweise 20 μm bis 200 μm. Die Kontaktsäulen können in einer oder mehreren Reihen entlang einer am Chip mittig verlaufenden Linie (= center pinning) oder in einer oder mehreren Reihen entlang den Rändern des Halbleiterchips angeordnet seinThat in the 1a to 1c illustrated embodiment has a contact area 9 on, in which the contact columns 4 are arranged and the center of the semiconductor chip 2 is trained. In the 1a to 1c are shown only to simplify the representation of three contact columns. Typically, semiconductor chips of a flip-chip module according to the invention have between 40 and 200 contact posts. It has been shown that with the flip-chip module according to the invention semiconductor chips with more than 100 or more than 200 or more than 500 or up to a few thousand contact columns can be contacted directly on a substrate. The center distance between two adjacent contact columns 4 is typically 20 μm to 200 μm. The contact posts may be arranged in one or more rows along a center-pinning line or in one or more rows along the edges of the semiconductor die

Bei dem in den 1a bis 1c dargestellten Verfahren zum Erzeugen eines erfindungsgemäßen Flip-Chip-Moduls wird zunächst in einem ersten Schritt (1a) ein Abstandshalter 10 benachbart zu den Kontaktsäulen 4 angeordnet, bezüglich der Kontaktsäulen 4 ausgerichtet und mit der Seitenfläche 3 des Halbleiterchips 2 verbunden. Das Verbinden zwischen dem Abstandshalter 10 und dem Halbleiterchip 2 erfolgt durch Kleben, wobei der Abstandshalter 10 möglichst an der gesamten Kontaktfläche mit dem Halbleiterchip 2 mit diesem verklebt werden. Anstelle von einer Klebeverbindung kann auch eine Lötverbindung vorgesehen werden. Es ist nicht notwendig, die Verbindung vollflächig auszuführen. Es kann eventuell auch zweckmäßig sein an einzelnen über die Kontaktflächen verteilte Punkte den Abstandshalter 10 mit dem Halbleiterchip 2 zu verbinden.In the in the 1a to 1c illustrated method for generating a flip-chip module according to the invention is first in a first step ( 1a ) a spacer 10 adjacent to the contact posts 4 arranged, with respect to the contact columns 4 aligned and with the side surface 3 of the semiconductor chip 2 connected. The connection between the spacer 10 and the semiconductor chip 2 done by gluing, with the spacer 10 possibly on the entire contact surface with the semiconductor chip 2 be glued to this. Instead of an adhesive connection and a solder joint can be provided. It is not necessary to perform the connection over the entire surface. It may also be appropriate to individual over the pads distributed dots the spacer 10 with the semiconductor chip 2 connect to.

Beim Verbinden des Abstandshalters 10 mit dem Halbleiterchip 2 ist dieser noch Bestandteil eines Wafers. Nachdem der Abstandshalter 10 mit dem Wafer bzw. dem Halbleiterchip 2 verbunden ist, wird der Halbleiterchip mit einem herkömmlichen Schneideverfahren aus dem Wafer geschnitten (nicht dargestellt). Die sich so ergebende Baueinheit, umfassend den Halbleiterchip 2 und den Abstandshalter 10, wird auf dem Substrat 8 (1b) mit den freien Enden der Kontaktsäulen 4 bzw. mit den Lötabschnitten 6 auf den Kontaktstellen 7 des Substrates angeordnet.When connecting the spacer 10 with the semiconductor chip 2 this is still part of a wafer. After the spacer 10 with the wafer or the semiconductor chip 2 is connected, the semiconductor chip is cut from the wafer by a conventional cutting method (not shown). The resulting assembly comprising the semiconductor chip 2 and the spacer 10 , is on the substrate 8th ( 1b ) with the free ends of the contact posts 4 or with the soldering sections 6 on the contact points 7 of the substrate.

Die Kontaktstellen 7 sind vorbehandelte lötfähige Kupfer-Kontakte. Das Substrat 8 mit dem darauf angeordneten Abstandselement 10 und Halbleiterchip 2 wird in einen Lötoffen gegeben, in dem die gesamte Baueinheit über ein Temperaturprofil auf eine Löttemperatur von z. B. 230°C erhitzt wird. Hierdurch schmilzt das Lötmaterial der Lötabschnitte 6 und benetzt sowohl die unteren Enden der Metallsäulen 5 des Halbleiterchips 2 als auch die Kontaktstellen 7 des Substrates 8. Beim Abkühlen erstarrt das Lötmaterial und verbindet somit dauerhaft sowohl elektrisch als auch mechanisch die Kontaktsäulen 4 des Halbleiterchips 2 mit den Kontaktstellen 7 des Substrates 8 (1c).The contact points 7 are pre-treated solderable copper contacts. The substrate 8th with the spacer arranged thereon 10 and semiconductor chip 2 is placed in a Lötoffen in which the entire assembly via a temperature profile to a brazing temperature of z. B. 230 ° C is heated. As a result, the soldering material melts the soldering sections 6 and wets both the lower ends of the metal columns 5 of the semiconductor chip 2 as well as the contact points 7 of the substrate 8th , Upon cooling, the solder material solidifies and thus permanently connects both electrically and mechanically the contact columns 4 of the semiconductor chip 2 with the contact points 7 of the substrate 8th ( 1c ).

Vorzugsweise wird gleichzeitig mit dem Verlöten auch der Abstandshalter 10 mechanisch mit dem Substrat 8 mittels einer Klebe- oder Lötverbindung verbunden. Es ist jedoch auch möglich, dass die Verbindung zwischen dem Abstandshalter 10 und dem Substrat 8 vor dem Verlöten ausgeführt wird. Die Verbindung zwischen dem Abstandshalter 10 und dem Substrat 8 ist zweckmäßigerweise über den gesamten Bereich der Kontaktflächen des Abstandshalters 10 mit dem Substrat 8 ausgebildet.Preferably, at the same time as soldering, the spacer is also used 10 mechanically with the substrate 8th connected by means of an adhesive or solder joint. However, it is also possible that the connection between the spacer 10 and the substrate 8th before soldering is performed. The connection between the spacer 10 and the substrate 8th is suitably over the entire area of the contact surfaces of the spacer 10 with the substrate 8th educated.

Durch das Vorsehen des Abstandshalters 10 zwischen dem Substrat 8 und dem Halbleiterchip 2 wird während des Lötvorgangs ein vorbestimmter Abstand zwischen dem Substrat 8 und dem Halbleiterchip 2 exakt eingehalten. Die Höhe bzw. Dicke des Abstandshalters wird mittels einer Messung der Metallsäulenhöhe nach dem Herstellungsprozess festgelegt. Das Vorsehen des Abstandshalters erhöht die Qualität der Lötverbindung wesentlich, wie es nachfolgend anhand den 2a bis 2c erläutert wird, die jeweils ein Flip-Chip-Modul im Bereich einer Kontaktsäule zeigen.By providing the spacer 10 between the substrate 8th and the semiconductor chip 2 During the soldering process, a predetermined distance between the substrate 8th and the semiconductor chip 2 exactly maintained. The height or thickness of the spacer is determined by means of a measurement of the metal column height after the manufacturing process. The provision of the spacer increases the quality of the solder joint substantially, as described below with reference to 2a to 2c which each show a flip-chip module in the region of a contact column.

In 2a ist der Abstand zwischen dem Halbleiterchip 2 und dem Substrat 8 während des Lötvorgangs zu klein gewesen. Hierdurch wurde ein wesentlicher Teil des Lötmaterials aus dem Bereich zwischen der Kontaktstelle 7 und der Metallsäule 5 herausgedrückt. Dies hat zur Folge, dass sich lediglich eine dünne Schicht Lötmaterial zwischen der Kontaktstelle 7 und der Metallsäule 5 befindet. Diese dünne Schicht ist mechanisch schwach und kann bei den Eingangs erläuterten Spannungen leicht aufbrechen. Zudem besteht die Gefahr, dass Lötmaterial über die Kontaktstelle 7 hinaus tritt und mit einer benachbarten Kupferbahn in Berührung tritt. Hierdurch bildet sich ein KurzschlussIn 2a is the distance between the semiconductor chip 2 and the substrate 8th too small during the soldering process. As a result, an essential part of the soldering material from the area between the contact point 7 and the metal column 5 pushed out. This has the consequence that only a thin layer of solder between the contact point 7 and the metal column 5 located. This thin layer is mechanically weak and can easily break at the input voltages explained. In addition, there is a risk that soldering material over the contact point 7 out and comes into contact with an adjacent copper track. This creates a short circuit

Ist hingegen der Abstand zwischen dem Halbleiterchip 2 und dem Substrat 8 zu groß (2c), dann ergibt sich ein entsprechend großer Spalt zwischen der Metallsäule 5 und der Kontaktstelle 7 des Substrats 8. Über diesen Spalt hinweg wird das Lötmaterial gestreckt, wodurch sich eine Einschnürung 11 ergibt. Diese Einschnürung ist wiederum mechanisch schwach und neigt zum Aufbrechen bei einer mechanischen Belastung. Zwischen dem Lötmaterial und dem Kupfer der Kontaktsäule bzw. des Substrats bildet sich eine Legierung. Diese Legierung ist zunächst ein guter elektrischer Leiter und unmittelbar nach der Herstellung des Flip-Chip-Moduls kann mittels elektrischer Tests nicht festgestellt werden, dass hier eine derartige Legierung vorliegt. Jedoch können sich die Bestandteile der Legierung beim Anlegen eines elektrischen Stromes bevorzugt im Bereich der Einschnürung trennen, wodurch der Querschnitt der Leiterbahnen weiter verringert oder die elektrischen Verbindungen sogar unterbrochen werden können. Zudem wird das Material mit der Zeit spröde (Kirkendale voids).On the other hand, is the distance between the semiconductor chip 2 and the substrate 8th too large ( 2c ), then there is a correspondingly large gap between the metal column 5 and the contact point 7 of the substrate 8th , Through this gap, the solder material is stretched, resulting in a constriction 11 results. This constriction is again mechanically weak and tends to break up under mechanical stress. An alloy forms between the solder material and the copper of the contact pillar or of the substrate. This alloy is initially a good electrical conductor and immediately after the production of the flip-chip module can not be determined by means of electrical tests that there is such an alloy here. However, when an electric current is applied, the constituents of the alloy can preferably separate in the area of the constriction, whereby the cross-section of the conductor tracks can be further reduced or the electrical connections can even be interrupted. In addition, the material becomes brittle over time (Kirkendale voids).

Wenn der Abstand zwischen dem Halbleiter-Chip 2 und dem Substrat 8 korrekt eingestellt ist, ergibt sich eine mechanisch stabile Lötverbindung zwischen der Kontaktsäule 4 und der Kontaktstelle 7 des Substrates 8 (2b). Durch das Vorsehen des erfindungsgemäßen Abstandshalters 10 zwischen dem Substrat 8 und dem Halbleiterchip 2 werden somit Lötverbindungen in der gewünschten Qualität erhalten. Hierzu ist es nicht notwendig, dass der Abstandshalter 10 mechanisch mit dem Substrat und/oder dem Halbleiterchip 2 verbunden ist, wobei jedoch eine solche mechanische Verbindung bevorzugt wird, wie es unten näher erläutert wird.When the distance between the semiconductor chip 2 and the substrate 8th is set correctly, results in a mechanically stable solder joint between the contact column 4 and the contact point 7 of the substrate 8th ( 2 B ). By providing the spacer according to the invention 10 between the substrate 8th and the semiconductor chip 2 Thus solder joints are obtained in the desired quality. For this it is not necessary that the spacer 10 mechanically with the substrate and / or the semiconductor chip 2 However, such a mechanical connection is preferred, as will be explained in more detail below.

Der Abstandshalter 10 ist aus einem steifen Material, wie z. B. faserverstärkten Kunststoff oder aus einer beschichteten Stahllegierung (Invar®) mit einem geringen thermischen Ausdehnungskoeffizienten ausgebildet. Geeignete Verstärkungsfasern für den faserverstärkten Kunststoff sind Karbonfasern und Aramidfasern (Kevlar®).The spacer 10 is made of a stiff material, such. As fiber-reinforced plastic or a coated steel alloy (Invar ® ) formed with a low coefficient of thermal expansion. Suitable reinforcing fibers for the fiber-reinforced plastic are carbon fibers and aramid fibers ( Kevlar® ).

Das Material des Abstandshalters weißt einen thermischen Ausdehnungskoeffizienten auf, der sich weniger von dem thermischen Ausdehnungskoeffizienten des Halbleiterchips als von dem thermischen Ausdehnungskoeffizienten des Substrats unterscheidet. D.h., dass die Wärmedehnung des Abstandshalters 10 eher den Halbleiterchip 2 als dem Substrat 8 entspricht. Ist der Abstandshalter 10 mechanisch an das Substrat 8 gekoppelt, so werden die thermischen Verspannungen zwischen dem Substrat und dem Abstandshalter 10 vom Abstandshalter 10 aufgenommen und nicht auf dem Halbleiterchip 2 übertragen. Der Abstandshalter 10 weißt keine elektrischen Funktionselemente auf und ist aus einem steifen Material ausgebildet, so dass die thermischen Spannungen zu keinen oder allenfalls geringen Verzügen führen. Das Substrat 8 ist üblicherweise aus einem mit Kupfer-Leiterbahnen 12 versehenen Kunststoff- bzw. Keramikmaterial ausgebildet, das derart stabil ist, dass es diese mechanischen Spannungen dauerhaft aufnehmen kann. Obwohl thermische Spannungen zwischen dem Substrat und dem Abstandshalter bestehen, beeinträchtigen diese nicht den Dauerbetrieb des erfindungsgemäßen Flip-Chip-Moduls.The material of the spacer has a coefficient of thermal expansion that differs less from the thermal expansion coefficient of the semiconductor chip than from the thermal expansion coefficient of the substrate. That is, the thermal expansion of the Ab stand holder 10 rather the semiconductor chip 2 as the substrate 8th equivalent. Is the spacer 10 mechanically to the substrate 8th coupled, so are the thermal stresses between the substrate and the spacer 10 from the spacer 10 taken and not on the semiconductor chip 2 transfer. The spacer 10 has no electrical functional elements and is made of a rigid material, so that the thermal stresses lead to no or at most slight distortion. The substrate 8th is usually made of one with copper conductor tracks 12 formed plastic or ceramic material is formed, which is so stable that it can absorb these mechanical stresses permanently. Although thermal stresses exist between the substrate and the spacer, they do not interfere with the continuous operation of the flip-chip module of the present invention.

Zu dem bildet die aus dem Substrat 8 und dem Abstandshalter 10 bestehende Einheit einen derart steifen Körper, dass keine oder allenfalls geringfügige Krümmungen im Substrat auftreten können.To that forms the from the substrate 8th and the spacer 10 existing unit such a rigid body that no or at most slight curvatures can occur in the substrate.

Damit der Abstandshalter 10 die erzeugten thermischen Spannungen aufnehmen kann, muss er mechanisch an das Substrat 8 gekoppelt sein. Diese Kopplung erfolgt vorzugsweise mit einer flächigen Klebeverbindung. Es genügt jedoch grundsätzlich, dass der Abstandshalter 10 und das Substrat 8 zumindest an mehreren über ihren Kontaktflächen verteilten Stellen miteinander verbunden sind.So that the spacer 10 must absorb the generated thermal stresses, he must mechanically to the substrate 8th be coupled. This coupling is preferably carried out with a flat adhesive connection. However, it is sufficient in principle that the spacer 10 and the substrate 8th are connected to each other at least at several distributed over their contact areas.

Vorzugsweise sind auch der Abstandshalter 10 und der Halbleiterchip 2 zumindest an mehreren über ihren Kontaktflächen verteilten Stellen miteinander verbunden. Durch die mechanische Verbindung zwischen dem Halbleiterchip 2 und dem Abstandshalter 10, die jeweils einen ähnlich thermischen Ausdehnungskoeffizienten aufweisen, wird der Halbleiterchip 2 auch bei den während des Lötvorganges auftretenden Temperaturänderungen in seiner Form gehalten und es wird eventuellen Krümmungen entgegengewirkt.Preferably, the spacer are also 10 and the semiconductor chip 2 connected to each other at least at several distributed over their contact areas. Due to the mechanical connection between the semiconductor chip 2 and the spacer 10 , each having a similar thermal expansion coefficient, the semiconductor chip 2 Even in the temperature changes occurring during the soldering process held in its form and it is counteracted possible curvatures.

Die Abweichung des thermischen Ausdehnungskoeffizienten des Abstandshalters bezüglich des thermischen Ausdehnungskoeffizienten des Halbleiterchips sind vorzugsweise kleiner als 40% und insbesondere kleiner als 20% bzw. 10% bzw. 5% der Differenz zwischen dem thermischen Ausdehnungskoeffizienten des Halbleiterchips 2 und dem thermischen Ausdehnungskoeffizienten des Substrates 8. Je besser die thermischen Ausdehnungskoeffizienten des Halbleiterchips 2 und des Abstandshalters 10 übereinstimmen, desto geringer sind die am Halbleiterchip 2 auftretenden Kräfte, die durch die thermischen Spannungen verursacht werden.The deviation of the thermal expansion coefficient of the spacer with respect to the thermal expansion coefficient of the semiconductor chip are preferably less than 40% and in particular less than 20% or 10% and 5% of the difference between the thermal expansion coefficient of the semiconductor chip 2 and the thermal expansion coefficient of the substrate 8th , The better the thermal expansion coefficients of the semiconductor chip 2 and the spacer 10 match, the lower are those on the semiconductor chip 2 occurring forces caused by the thermal stresses.

So ergeben sich typischerweise thermische Ausdehnungskoeffizienten für den Abstandshalter, die 10 bis 100 Mal kleiner sind als der des Substrates, das bspw. eine Epoxi-Glasfaser-Leiterplatte ist.So Thermal expansion coefficients typically result for the Spacers 10 to 100 times smaller than the substrate, which is, for example, an epoxy-glass fiber circuit board.

Mit dem erfindungsgemäßen Abstandshalter 10, der zumindest mechanisch an das Substrat 8 gekoppelt ist, werden die Krümmungen im erfindungsgemäßen Flip-Chip-Modul wie bei bekannten Flip-Chip-Modulen verringert oder sogar vollständig vermieden, wodurch die Gefahr einer Beschädigung der Lötverbindungen zwischen den Kontaktsäulen 4 und dem Substrat 8 bzw. einer Beschädigung des Halbleiterchips 2 erheblich verringert werden. Hierdurch ist es möglich, auch Halbleiterchips, die gegenüber mechanischen Verspannungen empfindlich sind, wie z. B. die neuste Generation der DRAM-Speicherchips, mittels Kontaktsäulen elektrisch und mechanisch mit einem Substrat zu verbinden. Das erfindungsgemäße Flip-Chip-Modul ist für Halbleiterchips mit bis zu einigen Tausend Kontaktsäulen geeignet.With the spacer according to the invention 10 at least mechanically to the substrate 8th coupled, the curvatures in the flip-chip module according to the invention as in known flip-chip modules are reduced or even completely avoided, whereby the risk of damage to the solder joints between the contact posts 4 and the substrate 8th or damage to the semiconductor chip 2 be significantly reduced. This makes it possible, even semiconductor chips that are sensitive to mechanical stresses, such. As the newest generation of DRAM memory chips to connect by means of contact columns electrically and mechanically with a substrate. The flip-chip module according to the invention is suitable for semiconductor chips with up to a few thousand contact columns.

Der in den 1a und 1b gezeigte Halbleiterchip 2 ist in der 3a in einer Ansicht von unten zusammen mit dem Abstandshalter 10 dargestellt. Man erkennt, dass dieser Abstandshalter einen Rahmen um den Kontaktbereich 9 bildet, in dem die Kontaktsäulen 4 angeordnet sind. Dieser Rahmen ist einteilig ausgebildet.The in the 1a and 1b shown semiconductor chip 2 is in the 3a in a view from below together with the spacer 10 shown. It can be seen that this spacer has a frame around the contact area 9 forms, in which the contact columns 4 are arranged. This frame is formed in one piece.

Im Rahmen der Erfindung ist es auch möglich den Abstandshalter 10 aus mehreren separaten Teilen auszubilden, die mit Abstand oder auch zueinander angrenzend auf dem Halbleiterchip 2 vorgesehen werden. 3b zeigt eine alternative Ausfüh rungsform an, bei welcher die Kontaktsäulen 4 umlaufend am Rand des Halbleiterchips 2 angeordnet sind und mittig ein rechteckförmiger Abstandshalter 10 vorgesehen ist.Within the scope of the invention it is also possible the spacer 10 form of several separate parts, the distance or even adjacent to each other on the semiconductor chip 2 be provided. 3b shows an alternative Ausfüh tion form, wherein the contact columns 4 circumferentially on the edge of the semiconductor chip 2 are arranged and centrally a rectangular spacer 10 is provided.

4a zeigt eine weitere Ausführungsform eines erfindungsgemäßen Flip-Chip-Moduls 1 in der Draufsicht. 4b zeigt einen Schnitt längs der Linie A-A in 4a. Dieses Flip-Chip-Modul 1 weist wiederum einen Halbleiterchip 2, einen Abstandshalter 10, ein Substrat 8 und Kontaktsäulen 4, die mit entsprechenden Kontaktstellen des Substrats 8 mechanisch und elektrisch verbunden sind. Dieses Flip-Chip-Modul zeichnet sich dadurch aus, dass der Abstandshalter 10 seitlich am Halbleiterchip 2 vorsteht und einen umlaufenden, nach oben gerichteten Vorsprung 13 aufweist, der dann die Seitenkanten des Halbleiterchips 2 umschließt. Der Vorsprung 13 steht vorzugsweise an der Oberfläche des Halbleiterchips etwas vor, so dass der Abstandshalter 10 ein Becken bildet, in dem der Halbleiterchip 2 mit einem Kunstharz vergossen werden kann. Hierdurch wird der Halbleiterchip 2 durch den Abstandshalter 10 seitlich geschützt. Im Rahmen der Erfindung ist es möglich, auch eine Abdeckung vorzusehen, die entweder direkt auf den Halbleiterchip 2 aufgeklebt wird oder mechanisch mit dem am Halbleiterchip 2 seitlich vorstehender Abstandshalter 10 verbunden wird. 4a shows a further embodiment of a flip-chip module according to the invention 1 in the plan view. 4b shows a section along the line AA in 4a , This flip-chip module 1 in turn has a semiconductor chip 2 a spacer 10 , a substrate 8th and contact columns 4 connected to corresponding contact points of the substrate 8th mechanically and electrically connected. This flip-chip module is characterized in that the spacer 10 on the side of the semiconductor chip 2 protrudes and a circumferential, upward projection 13 has, which then the side edges of the semiconductor chip 2 encloses. The lead 13 is preferably in front of the surface of the semiconductor chip, so that the spacer 10 forms a basin in which the semiconductor chip 2 can be cast with a synthetic resin. As a result, the semiconductor chip 2 through the spacer 10 laterally protected. Within the scope of the invention it is possible to also provide a cover which either directly on the semiconductor chip 2 is glued or mechanically to the semiconductor chip 2 laterally projecting spacer 10 is connected.

Die oben erläuterten erfindungsgemäßen Flip-Chip-Module können als Einheit auf eine Leiterplatte gesetzt werden, wobei auf der Leiterplatte befindlichen Kontaktstellen elektrisch verbunden werden. Bei einer solchen Verwendung des Flip-Chip-Moduls werden die Substrate 8 als „Chip-Carrier" bezeichnet, die an der zum Halbleiterchip 2 weisenden Oberfläche ein Raster von Kontaktstellen 7 im Fine-Pitch aufweisen und an der vom Halbleiterchip 2 gegenüberliegenden Seite Kontaktstellen 14 in einem gröberen Raster aufweisen. Jeweils eine Kontaktstelle 14 ist mit einer Kontaktstelle 7 elektrisch verbunden. Die Kontaktstellen 14 können mit herkömmlichen Lötverfahren mit in einem entsprechenden Raster auf einer Leiterplatte vorgesehenen Kontaktstellen elektrisch und mechanisch verbunden werden. Das Substrat 8 dient hierbei als eine Art Übersetzung von einem Kontaktstellenraster im Fine-pitch auf ein wesentlich gröberes Kontaktstellenraster.The above-explained flip-chip modules according to the invention can be placed as a unit on a printed circuit board, wherein located on the circuit board pads are electrically connected. With such use of the flip-chip module, the substrates become 8th referred to as "chip carrier", which at the semiconductor chip 2 pointing surface a grid of contact points 7 in the fine pitch and on the semiconductor chip 2 opposite side contact points 14 in a coarser grid. One contact point each 14 is with a contact point 7 electrically connected. The contact points 14 can be electrically and mechanically connected by conventional soldering with provided in a corresponding grid on a circuit board pads. The substrate 8th serves as a kind of translation from a contact point grid in fine pitch to a much coarser contact grid.

Die erfindungsgemäßen Flip-Chip-Module können auch mehrere Halbleiterchips umfassen, die alle auf einen gemeinsamen Substrat angeordnet sind.The Flip-chip modules according to the invention can also comprise a plurality of semiconductor chips, all on a common Substrate are arranged.

Die erfindungsgemäßen Flip-Chip-Module eignen sich besonders zur Herstellung von SIMM-Modulen (Single Inline Memory Module) bzw. DIMM-Modulen (Dual Inline Memory Module). Ein solches Flip-Chip-Modul ist am Substrat mit einer Steckerleiste versehen, mittels welcher es durch Einsetzen in einer entsprechenden Gegensteckerleiste auf einer Leiterplatte eines Computers mit dieser kontaktiert werden kann.The flip-chip modules according to the invention are suitable especially for the production of SIMM modules (Single Inline Memory Modules) or DIMM modules (Dual Inline Memory Module). Such Flip-chip module is provided on the substrate with a connector strip, by means of which it by inserting in a corresponding mating connector strip a circuit board of a computer to be contacted with this can.

Die Erfindung kann folgendermaßen kurz zusammengefasst werden:
Die Erfindung betrifft ein Flip-Chip-Modul mit einem Kontaktsäulen aufweisenden Halbleiterchip, wobei die Kontaktsäulen mit einem Substrat elektrisch und mechanisch verbunden sind. Zwischen dem Substrat und dem Halbleiterchip ist ein Abstandshalter vorgesehen, der zumindest am Substrat mechanisch gekoppelt ist. Hierdurch werden thermische Spannungen im Flip-Chip-Modul durch den Abstandshalter aufgenommen und vom Halbleiterchip abgehalten.
The invention can be briefly summarized as follows:
The invention relates to a flip-chip module with a contact-containing semiconductor chip, wherein the contact columns are electrically and mechanically connected to a substrate. Between the substrate and the semiconductor chip, a spacer is provided, which is mechanically coupled at least to the substrate. As a result, thermal stresses in the flip-chip module are absorbed by the spacer and prevented from the semiconductor chip.

Weiterhin betrifft die Erfindung ein Verfahren zum Erzeugen eines Flip-Chip-Moduls, wobei zunächst ein Abstandshalter zwischen dem Halbleiterchip und dem Substrat angeordnet wird und danach die Kontaktsäulen mit den Kontaktstellen des Substrates verlötet werden. Mit dem Vorsehen des Abstandshalters wird der Abstand zwischen dem Halbleiterchip und dem Substrat exakt eingestellt, wodurch die Qualität der Lötstellen verbessert werden.Farther the invention relates to a method for producing a flip-chip module, being first a spacer between the semiconductor chip and the substrate is arranged and then the contact columns with the contact points soldered to the substrate become. With the provision of the spacer, the distance between the semiconductor chip and the substrate exactly adjusted, whereby the quality the solder joints be improved.

11
Flip-Chip-ModulFlip-chip module
22
HalbleiterchipSemiconductor chip
33
Seitenflächeside surface
44
KontaktsäulenContact columns
55
Metallsäulemetal column
66
Lötabschnittsoldering section
77
Kontaktstellecontact point
88th
Substratsubstratum
99
Kontaktflächecontact area
1010
Abstandshalterspacer
1111
Einschnürungconstriction
1212
Kupfer-LeiterbahnCopper conductor
1313
Vorsprunghead Start
1414
Kontaktstellecontact point

Claims (20)

Flip-Chip-Modul umfassend – einen Halbleiterchip (2), der an einer Fläche (3) Kontaktsäulen (4) aufweist, die etwa senkrecht zu dieser Fläche (3) angeordnet sind, – ein Substrat (8), das Kontaktstellen (7) aufweist, die mit jeweils einem freien Ende einer der Kontaktsäulen (4) verbunden sind, wobei das Substrat (8) einen anderen thermischen Ausdehnungskoeffizienten als der Halbleiterchip (2) aufweist, und – einen steifen Abstandshalter (10), der zwischen dem Substrat (8) und dem Halbleiterchip (2) angeordnet ist und dessen thermischer Ausdehnungskoeffizient sich weniger von dem thermischen Ausdehnungskoeffizienten des Halbleiterchips (2) als von dem thermischen Ausdehnungskoeffizienten des Substrates unterscheidet, wobei der Abstandshalter und das Substrat zumindest an mehreren über ihren Kontaktflächen verteilten Stellen miteinander verbunden sind.Flip-chip module comprising - a semiconductor chip ( 2 ) located on a surface ( 3 ) Contact columns ( 4 ) which is approximately perpendicular to this surface ( 3 ), - a substrate ( 8th ), the contact points ( 7 ), each having a free end of one of the contact columns ( 4 ), wherein the substrate ( 8th ) a different thermal expansion coefficient than the semiconductor chip ( 2 ), and - a rigid spacer ( 10 ) located between the substrate ( 8th ) and the semiconductor chip ( 2 ) and whose coefficient of thermal expansion is less of the thermal expansion coefficient of the semiconductor chip ( 2 ) as different from the thermal expansion coefficient of the substrate, wherein the spacer and the substrate are connected to each other at least at a plurality of distributed over their contact surfaces. Flip-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass der Abstandshalter (10) und das Substrat (8) flächig an ihren Kontaktflächen miteinander verbunden sind.Flip-chip module according to claim 1, characterized in that the spacer ( 10 ) and the substrate ( 8th ) are connected to each other flat at their contact surfaces. Flip-Chip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Abstandshalter (10) und der Halbleiterchip (8) an ihren Kontaktflächen miteinander verbunden sind.Flip-chip module according to claim 1 or 2, characterized in that the spacer ( 10 ) and the semiconductor chip ( 8th ) are connected to each other at their contact surfaces. Flip-Chip-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Kontaktbereich (9), in dem die Kontaktsäulen (4) angeordnet sind, etwa mittig am Halbleiterchips (2) ausgebildet ist, und der Abstandshalter (10) den Kontaktbereich (9) umschließt.Flip-chip module according to one of Claims 1 to 3, characterized in that a contact region ( 9 ), in which the contact columns ( 4 ) are arranged approximately centrally of the semiconductor chip ( 2 ), and the spacer ( 10 ) the contact area ( 9 ) encloses. Flip-Chip-Modul nach Anspruch 4, dadurch gekennzeichnet, dass der Abstandshalter (10) an den Rändern des Halbleiterchips (2) vorsteht und einen umlaufenden Vorsprung (13) aufweist.Flip-chip module according to claim 4, characterized ge indicates that the spacer ( 10 ) at the edges of the semiconductor chip ( 2 ) and a circumferential lead ( 13 ) having. Flip-Chip-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Kontaktbereich (9), in dem die Kontaktsäulen (4) angeordnet sind, am Randbereich des Halbleiterchips (2) umlaufend ausgebildet ist, und der Abstandshalter (10) innerhalb des Kontaktbereichs (9) angeordnet ist.Flip-chip module according to one of Claims 1 to 3, characterized in that a contact region ( 9 ), in which the contact columns ( 4 ) are arranged, at the edge region of the semiconductor chip ( 2 ) is formed circumferentially, and the spacer ( 10 ) within the contact area ( 9 ) is arranged. Flip-Chip-Modul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Abweichung des thermischen Ausdehnungskoeffizienten des Abstandshalters (10) bzgl. des thermischen Ausdehnungskoeffizienten des Halbleiterchips (2) kleiner als 40% und vorzugsweise kleiner als 20% der Differenz zwischen dem thermischen Ausdehnungskoeffizienten des Halbleiterchips (2) und des thermischen Ausdehnungskoeffizienten des Substrates (8) ist.Flip-chip module according to one of claims 1 to 6, characterized in that the deviation of the coefficient of thermal expansion of the spacer ( 10 ) with respect to the thermal expansion coefficient of the semiconductor chip ( 2 ) is less than 40% and preferably less than 20% of the difference between the thermal expansion coefficient of the semiconductor chip ( 2 ) and the thermal expansion coefficient of the substrate ( 8th ). Flip-Chip-Modul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Abstandshalter (10) aus faserverstärktem Kunststoff oder aus einer beschichteten Stahllegierung mit einem geringen thermischen Ausdehnungskoeffizienten ausgebildet ist.Flip-chip module according to one of claims 1 to 7, characterized in that the spacer ( 10 ) is formed of fiber-reinforced plastic or a coated steel alloy with a low coefficient of thermal expansion. Flip-Chip-Modul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Stärke des Abstandshalters (10) etwa der mittleren Höhe der Kontaktsäule (4) und der jeweiligen Lötverbindung entspricht.Flip-chip module according to one of claims 1 to 8, characterized in that the thickness of the spacer ( 10 ) about the average height of the contact column ( 4 ) and the respective solder joint corresponds. Flip-Chip-Modul nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kontaktsäulen (4) in einem regelmäßigen Raster angeordnet sind und der Abstand benachbarter Kontaktsäulen kleiner oder gleich 100 μm ist.Flip-chip module according to one of claims 1 to 9, characterized in that the contact columns ( 4 ) are arranged in a regular grid and the distance between adjacent contact columns is less than or equal to 100 microns. Flip-Chip-Modul nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Anzahl der Kontaktsäulen (4) des Halbleiterchips (2) zumindest 50, vorzugsweise zumindest 100 bzw. 200 beträgt.Flip-chip module according to one of claims 1 to 10, characterized in that the number of contact columns ( 4 ) of the semiconductor chip ( 2 ) is at least 50, preferably at least 100 or 200. Flip-Chip-Modul nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Kontaktsäulen (4) aus einer Metallsäule (5) und einem Lötabschnitt (6) ausgebildet sind, wobei die Metallsäule (5) direkt am Halbleiterchip (2) angeordnet ist und der Lötabschnitt (6) am vom Halbleiterchip (2) entfernten Ende der Metallsäule (5) ausgebildet ist.Flip-chip module according to one of Claims 1 to 11, characterized in that the contact pillars ( 4 ) from a metal column ( 5 ) and a soldering section ( 6 ), wherein the metal column ( 5 ) directly on the semiconductor chip ( 2 ) is arranged and the soldering portion ( 6 ) on the semiconductor chip ( 2 ) far end of the metal column ( 5 ) is trained. Flip-Chip-Modul nach Anspruch 12, dadurch gekennzeichnet, dass die Metallsäule (5) im wesentlichen aus Kupfer und/oder Gold ausgebildet ist.Flip-chip module according to claim 12, characterized in that the metal column ( 5 ) is formed essentially of copper and / or gold. Flip-Chip-Modul nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das Substrat aus einem Kunststoff- oder Keramikmaterial ausgebildet ist, an dem Leiterbahnen vorgesehen sind.Flip-chip module according to one of claims 1 to 13, characterized in that the substrate is made of a plastic or ceramic material is formed, provided on the conductor tracks are. Flip-Chip-Modul nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Flip-Chip-Modul mehrere Halbleiterchips umfasst.Flip-chip module according to one of claims 1 to 14, characterized in that the flip-chip module comprises a plurality of semiconductor chips includes. Verfahren zum Erzeugen eines Flip-Chip-Moduls mit – einem Halbleiterchip (2), der an einer Fläche (3) Kontaktsäulen (4) aufweist, die etwa senkrecht zu dieser Fläche (3) angeordnet sind, – einem Substrat (8), das Kontaktstellen (7) aufweist, die mit jeweils einem freien Ende einer der Kontaktsäulen (4) zu verlöten sind, dadurch gekennzeichnet, dass zunächst ein Abstandshalter (10) zwischen dem Halbleiterchip (2) und dem Substrat (8) angeordnet wird und danach die Kontaktsäulen (4) mit den Kontaktstellen (7) des Substrats verlötet werden.Method for producing a flip-chip module with - a semiconductor chip ( 2 ) located on a surface ( 3 ) Contact columns ( 4 ) which is approximately perpendicular to this surface ( 3 ), - a substrate ( 8th ), the contact points ( 7 ), each having a free end of one of the contact columns ( 4 ) are to be soldered, characterized in that first a spacer ( 10 ) between the semiconductor chip ( 2 ) and the substrate ( 8th ) and then the contact posts ( 4 ) with the contact points ( 7 ) of the substrate are soldered. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass zunächst der Abstandshalter (10) mit dem Halbleiterchip (2) verbunden wird und die Einheit umfassend den Halbleiterchip (2) und den Abstandshalter (10) zum Verlöten der Kontaktsäulen (4) mit den Kontaktstellen (7) des Substrats (8) auf dem Substrat (8) angeordnet wird.A method according to claim 16, characterized in that first the spacer ( 10 ) with the semiconductor chip ( 2 ) and the unit comprising the semiconductor chip ( 2 ) and the spacer ( 10 ) for soldering the contact columns ( 4 ) with the contact points ( 7 ) of the substrate ( 8th ) on the substrate ( 8th ) is arranged. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass gleichzeitig mit dem Verlöten der Kontaktsäulen (4) mit den Kontaktstellen (7) des Substrates (8) der Abstandshalter (10) mit dem Substrat (8) verbunden wird.A method according to claim 17, characterized in that simultaneously with the soldering of the contact columns ( 4 ) with the contact points ( 7 ) of the substrate ( 8th ) of spacers ( 10 ) with the substrate ( 8th ) is connected. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Verbinden zwischen dem Substrat (8) und dem Abstandshalter (10) mittels Löten oder Kleben ausgeführt wird.Method according to claim 18, characterized in that the bonding between the substrate ( 8th ) and the spacer ( 10 ) is performed by soldering or gluing. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass ein Flip-Chip-Modul gemäß einem der Ansprüche 1 bis 15 erzeugt wird.Method according to one of Claims 16 to 19, characterized that a flip-chip module according to a the claims 1 to 15 is generated.
DE102005043910A 2005-09-14 2005-09-14 Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip Withdrawn DE102005043910A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005043910A DE102005043910A1 (en) 2005-09-14 2005-09-14 Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip
US12/065,830 US8026583B2 (en) 2005-09-14 2006-09-13 Flip-chip module and method for the production thereof
KR1020087008808A KR101247138B1 (en) 2005-09-14 2006-09-13 Flip-chip module and method of producing a flip-chip module
DE112006002428T DE112006002428A5 (en) 2005-09-14 2006-09-13 Flip-chip module and method for generating a flip-chip module
PCT/EP2006/008921 WO2007031298A1 (en) 2005-09-14 2006-09-13 Flip-chip module and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005043910A DE102005043910A1 (en) 2005-09-14 2005-09-14 Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip

Publications (1)

Publication Number Publication Date
DE102005043910A1 true DE102005043910A1 (en) 2007-03-15

Family

ID=37763175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005043910A Withdrawn DE102005043910A1 (en) 2005-09-14 2005-09-14 Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip

Country Status (1)

Country Link
DE (1) DE102005043910A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084298B2 (en) 2006-02-13 2011-12-27 Htc Beteiligungs Gmbh Method for exchanging semiconductor chip of flip-chip module and flip-chip module suitable therefor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2062963A (en) * 1979-11-12 1981-05-28 Hitachi Ltd Semiconductor chip mountings
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US5834848A (en) * 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package
EP0930645A2 (en) * 1997-12-29 1999-07-21 Ford Motor Company Solderless flip-chip assembly and method and material for same
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US20020079577A1 (en) * 1999-12-03 2002-06-27 Ho Tony H. Advanced electronic package
US20030210531A1 (en) * 2001-03-22 2003-11-13 Alcoe David J. Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections
DE69721148T2 (en) * 1996-07-29 2003-12-11 Ibm Columns grid connections
US20040232561A1 (en) * 2003-05-22 2004-11-25 Texas Instruments Incorporated System and method to increase die stand-off height

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2062963A (en) * 1979-11-12 1981-05-28 Hitachi Ltd Semiconductor chip mountings
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
DE69721148T2 (en) * 1996-07-29 2003-12-11 Ibm Columns grid connections
US5834848A (en) * 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package
EP0930645A2 (en) * 1997-12-29 1999-07-21 Ford Motor Company Solderless flip-chip assembly and method and material for same
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US20020079577A1 (en) * 1999-12-03 2002-06-27 Ho Tony H. Advanced electronic package
US20030210531A1 (en) * 2001-03-22 2003-11-13 Alcoe David J. Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections
US20040232561A1 (en) * 2003-05-22 2004-11-25 Texas Instruments Incorporated System and method to increase die stand-off height

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084298B2 (en) 2006-02-13 2011-12-27 Htc Beteiligungs Gmbh Method for exchanging semiconductor chip of flip-chip module and flip-chip module suitable therefor

Similar Documents

Publication Publication Date Title
DE69819216T2 (en) Unsupported ball connection for integrated circuit chip packaging
DE69535629T2 (en) ASSEMBLY OF ELECTRONIC COMPONENTS ON A PCB
DE19640304C2 (en) Chip module in particular for implantation in a chip card body
DE10239866B3 (en) Production of a semiconductor component used in circuit boards comprises forming electrical contact surfaces together within a smaller contacting region as the whole surface of the front side of the chip and further processing
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE10016132A1 (en) Electronic component for electronic devices comprises electronic switch and conducting paths on surface of the component to electrically connect the switch with metal-coated protrusions made from rubber-elastic insulating material
DE69628964T2 (en) Resin molded semiconductor device and manufacturing process
DE102008011631A1 (en) Electronic device and assembly process for electronic components
EP0867932B1 (en) Method for making wire connections
DE19541039A1 (en) Chip module e.g. for chip card
DE102013018518A1 (en) IC module for different connection techniques
EP1198002A2 (en) Electric or Electronic Component and Method of Manufacturing the Same
WO2007031298A1 (en) Flip-chip module and method for the production thereof
DE102007050433B4 (en) Semiconductor module, method for manufacturing a semiconductor module and board with a semiconductor module
DE10233641B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE102005043910A1 (en) Flip-chip module comprises a semiconductor chip having contact columns on a surface, a substrate with contact sites joined to the free ends of the contact columns and a rigid spacer arranged between the substrate and chip
DE10212742A1 (en) Wiring board contact pins soldering method for electronic device, involves irradiating laser light on solder balls on electrode pads to form fillets between pads and pedestals for soldering contact pins
EP0852774B1 (en) Chip module
DE10139985B4 (en) Electronic component with a semiconductor chip and method for its production
EP2044405A1 (en) Temperature sensor, and method for the production thereof
DE102006006561B4 (en) Flip-chip module and method for exchanging a semiconductor chip of a flip-chip module
DE102004015597B4 (en) Semiconductor device with protective housing structure
WO1997006557A1 (en) Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way
DE102019129971A1 (en) Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology
WO2007014800A1 (en) Chip module for installing in sensor chip cards for fluidic applications and method for producing a chip module of this type

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HTC BETEILIGUNGS GMBH, 85598 BALDHAM, DE

8181 Inventor (new situation)

Inventor name: ERTL, JUERGEN, 82538 GERETSRIED, DE

Inventor name: WEISSBACH, ERNST-A., 85598 BALDHAM, DE

8143 Lapsed due to claiming internal priority