DE102005052731A1 - Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102005052731A1
DE102005052731A1 DE102005052731A DE102005052731A DE102005052731A1 DE 102005052731 A1 DE102005052731 A1 DE 102005052731A1 DE 102005052731 A DE102005052731 A DE 102005052731A DE 102005052731 A DE102005052731 A DE 102005052731A DE 102005052731 A1 DE102005052731 A1 DE 102005052731A1
Authority
DE
Germany
Prior art keywords
trench
layer
silicon carbide
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005052731A
Other languages
English (en)
Other versions
DE102005052731B4 (de
Inventor
Malhan Rajesh Kariya Kumar
Yuichi Kariya Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005052731A1 publication Critical patent/DE102005052731A1/de
Application granted granted Critical
Publication of DE102005052731B4 publication Critical patent/DE102005052731B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

Eine Siliziumkarbidhalbleitervorrichtung weist Folgendes auf: ein Halbleitersubstrat, das ein Siliziumkarbidsubstrat (1, 61), eine erste Halbleiterschicht (2), eine zweite Halbleiterschicht (3) und eine dritte Halbleiterschicht (4) aufweist; einen Graben bzw. Trench (5), welcher die zweiten und dritten Halbleiterschichten (3, 4) durchdringt, so dass er die erste Halbleiterschicht (2) erreicht; eine Kanalschicht (6) an einer Seitenwandung und einer Unterseite des Grabens (5); einen Oxidfilm (8) an der Kanalschicht (6); eine Gate-Elektrode (9) an dem Oxidfilm (8); eine erste Elektrode (14), welche mit der dritten Halbleiterschicht (4) eine Verbindung herstellt; und eine zweite Elektrode (19), welche mit dem Siliziumkarbidsubstrat (1, 61) eine Verbindung herstellt. Eine Position einer Grenze zwischen der ersten Halbleiterschicht (2) und der zweiten Halbleiterschicht (3) ist niedriger angeordnet als eine äußerste unterste Position des Oxidfilms (8).

Description

  • Die gegenwärtige Erfindung bezieht sich auf eine Siliziumkarbidhalbleitervorrichtung und auf ein Verfahren zur Herstellung derselben.
  • SiC ist ein Halbleitermaterial, das, was die physikalischen und elektrischen Eigenschaften betrifft, besser ist als Si, obwohl Si gegenwärtig das vorherrschende Material ist. Insbesondere ist eine verbotene Bandbreite von SiC dreimal breiter als die von Si, die dielektrische Durchbruchspannung von SiC ist siebenmal größer als die von Si, und die Wärmeleitfähigkeit von SiC ist dreimal größer als die von Si. Daher wird erwartet, dass SiC ein Halbleitermaterial wird, mit welchem für die kommende Generation eine Vorrichtung mit hoher Leistung und äußerst geringem Energieverlust erzeugt wird.
  • Beispielsweise ist in dem US-Patent Nr. 6,570,185 ein vertikaler Leistungs-MOSFET (Metalloxidhalbleiterfeldeffekttransistor) mit Graben bzw. Trench, welcher SiC verwendet, offenbart. In 16 ist eine Querschnittsansicht dieses Leistungs-MOSFETs dargestellt.
  • Gemäß 16 wird bei dem Leistungs-MOSFET auf einer Oberfläche eines N+-SiC-Substrats 101 eine N–-Driftschicht 102 erzeugt. Auf der N–-Driftschicht 102 werden ein N-Bereich 103 und ein P-Basisbereich 104 in dieser Reihenfolge erzeugt. Ferner wird auf einem Oberflächenabschnitt des P-Basisbereichs 104 ein N+-Source-Bereich 105 erzeugt. Darüber hinaus wird ein Graben bzw. Trench 106 derart erzeugt, dass er den N+-Source-Bereich 105, den P-Basisbereich 104 und den N-Bereich 103 durchdringt, und dass er die N–-Driftschicht erreicht. In dem Graben 106 wird durch einen Gate-Oxidfilm 107 eine Gate-Elektrode 108 erzeugt. An einer Unterseite des Grabens 106 wird eine P+-Schicht 109 erzeugt.
  • Bei dem Leistungs-MOSFET mit dem obigen Aufbau fließt durch den N-Bereich 103 ein Strom, welcher durch einen in dem P-Basisbereich 104 erzeugten Kanal fließt, wenn an die Gate-Elektrode 108 eine Spannung angelegt wird, weil die P+-Schicht 109 an der Unterseite des Grabens 106 ausgeformt ist. Somit kann im Vergleich zu einem Fall, wo eine Vorrichtung keinen N-Bereich 103 aufweist, ein EIN-Zustands-Widerstand des Leistungs-MOSFET verringert werden. Dies liegt darin, dass der N-Bereich 103 eine hohe Störstellenkonzentration hat, das heißt der N-Bereich 103 hat einen geringen Widerstand.
  • Weil ferner die P+-Schicht 109 an der Unterseite des Grabens 106 ausgeformt ist, wird verhindert, dass an einem Eckbereich zwischen der Unterseite des Grabens und der Seitenwandung des Grabens eine elektrische Feldkonzentration erzeugt wird. Somit ist der Gate-Oxidfilm 107 an diesem Abschnitt vor einer Zerstörung geschützt.
  • Wenn jedoch die P+-Schicht 109 an der Unterseite des 'Grabens 106 ausgeformt ist, ist es erforderlich, einen Zwischenraum zwischen der P+-Schicht 109 und dem P-Basisbereich 104 auf Grund einer elektrischen Trennung zwischen ihnen abzutrennen, oder es ist notwendig, die N-Schicht 103 unter dem P-Basisbereich 104 auszuformen, wie es in 16 dargestellt ist. In letzterem Fall ist zur Herstellung der N-Schicht 103 ein zusätzlicher Vorgang notwendig.
    •
  • Es ist Aufgabe der gegenwärtigen Erfindung, eine SiC-Halbleitervorrichtung und ein Verfahren zur Herstellung derselben bereitzustellen.
  • Diese Aufgabe wird durch die Merkmale von Anspruch 1 und verfahrenstechnisch durch die Merkmale von Anspruch 10 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Eine Siliziumkarbidhalbleitervorrichtung weist Folgendes auf: ein Halbleitersubstrat, welches ein Siliziumkarbidsubstrat eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps aufweist, eine erste Halbleiterschicht, welche aus Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist und eine Störstellenkonzentration aufweist, der niedriger ist als die des Siliziumkarbidsubstrats, eine zweite Halbleiterschicht, welche aus einem Siliziumkarbid eines zweiten Leitfähigkeitstyps hergestellt ist, und eine dritte Halbleiterschicht, welche aus einem Siliziumkarbid eines ersten Leitfähigkeitstyp hergestellt ist, wobei diese in dieser Reihenfolge gestapelt sind; einen Graben bzw. Trench, der in einem Zellenbereich des Halbleitersubstrats angeordnet ist, und die zweite und die dritte Halbleiterschicht derart durchdringt, dass er die erste Halbleiterschicht erreicht; eine Kanalschicht, die einen ersten Leitfähigkeitstyp aufweist und an einer Seitenwandung und an einer Unterseite des Grabens angeordnet ist; einen Oxidfilm, der an der Kanalschicht in dem Graben angeordnet ist und einen Abschnitt aufweist, der die Funktion eines Gate-Oxidfilms hat; eine Gate-Elektrode, welche an einer Oberfläche des Oxidfilms in dem Graben angeordnet ist; eine erste Elektrode, die mit der dritten Halbleiterschicht elektrisch verbunden ist; und eine zweite Elektrode, welche mit dem Siliziumkarbidsubstrat elektrisch verbunden ist. Eine Position einer Grenze zwischen der ersten Halb leiterschicht und der zweiten Halbleiterschicht ist niedriger angeordnet als die äußerste unterste Position des Oxidfilms in dem Graben.
  • Bei dem obigen Aufbau ist die zweite Halbleiterschicht, welche an beiden Seiten des Grabens angeordnet ist, niedriger als die äußerste unterste Position des Oxidfilms angeordnet. Daher ist eine Übergangsstruktur vorgesehen, in welcher eine Kanalschicht, die einen ersten Leitfähigkeitstyp aufweist, an beiden Seiten zwischen zwei zweiten Halbleiterschichten, die den zweiten Leitfähigkeitstyp haben, angeordnet ist. Demgemäß wird das elektrische Potential des Drains durch die Übergangsstruktur unterbrochen, so dass es für die Verarmungsschicht schwierig ist, in einen oberen Bereich der Kanalschicht einzudringen.
  • Demgemäß wird verhindert, dass an einer Ecke zwischen der Unterseite und der Seitenwandung des Grabens eine elektrische Feldkonzentration erzeugt wird. Somit kann verhindert werden, dass der Oxidfilm an der Ecke versagt.
  • Außerdem kann dieser Aufbau dadurch bereitgestellt werden, dass der Graben in der Nähe der Grenze zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet wird. Daher wird die Tiefe des Grabens nicht größer. Ferner ist es nicht erforderlich, unter einem P+-Basisbereich eine N-Schicht zu erzeugen. Somit ist kein zusätzlicher Vorgang notwendig, so dass der Herstellungsvorgang für einen vertikalen Leistungs-MOSFET vereinfacht wird.
  • Somit sind bei der Vorrichtung ein Basisbereich und eine Schicht, welche den gleichen Leitfähigkeitstyp wie der Basisbereich hat, der unter einem Graben angeordnet ist, elektrisch voneinander getrennt. Außerdem kann der Herstellungsvorgang der Vorrichtung vereinfacht werden.
  • Als Alternative wird eine Störstellenkonzentration einer zweiten Störstelle eines zweiten Leitfähigkeitstyps in der zweiten Halbleiterschicht allmählich von einer Höhe einer Position des Oxidfilms, der an einer Unterseite des Grabens angeordnet ist, auf eine Grenze zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht verringert, und eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Kanalschicht ist höher als eine Störstellenkonzentration der Störstelle eines ersten Leitfähigkeitstyps in der ersten Halbleiterschicht. Bei dem obigen Aufbau ist es möglich, eine Spannungsfestigkeit zu verbessern, wobei ein Grenzwert des Gate-Kanals beibehalten wird.
  • Als Alternative weist die Vorrichtung ferner eine Schicht mit geringem Widerstand auf, welche den ersten Leitfähigkeitstyp aufweist und unter dem Oxidfilm an einer Unterseite des Grabens ausgeformt ist. Eine Länge von der äußersten untersten Position des Oxidfilms zu der Unterseite des Grabens entspricht einer Summe aus einer Filmdicke der Schicht mit geringem Widerstand und aus einer Filmdicke der Kanalschicht.
  • Somit weist die Vorrichtung die Schicht mit geringem Widerstand auf, welche den ersten Leitfähigkeitstyp hat und unter dem Oxidfilm an der Unterseite des Grabens ausgeformt ist. Weil durch die Schicht mit geringem Widerstand Strom fließt, kann ein EIN-Zustands-Widerstand der Siliziumkarbidhalbleitervorrichtung daher verringert werden. Ferner wird bei diesem Aufbau die Länge von der äußersten untersten Position des Oxidfilms zu der Unterseite des Grabens gleich der Summe aus der Filmdicke der Schicht mit geringem Widerstand und aus der Filmdicke der Kanalschicht.
  • In diesem Fall ist eine Ebenenausrichtung der Seitenwandung des Grabens derart eingestellt, dass sie eine (1-100)-Oberfläche oder eine (11-20)-Oberfläche ist, und eine Dicke von einem Abschnitt der Kanalschicht, der an der Unterseite des Grabens angeordnet ist, ist derart ausgestaltet, dass sie größer ist als die des Abschnitts, der an der Seitenwandung des Grabens angeordnet ist.
  • In diesem Fall ist beispielsweise die Dicke des Abschnitt der Kanalschicht, der an der Unterseite des Grabens ausgeformt ist, einmal bis fünfmal größer als die des Abschnitt, der an der Seitenwandung des Grabens ausgeformt ist. Ferner ist der Dotierungsgrad einer Störstelle eines ersten Leitfähigkeitstyps in dem Abschnitt der Kanalschicht, der an der Seitenwandung des Grabens ausgeformt ist, einmal bis fünfmal größer als in dem Abschnitt, der an der Unterseite des Grabens ausgeformt ist.
  • Als Alternative weist die Vorrichtung folgenden Aufbau auf: das Siliziumkarbidsubstrat weist den ersten Leitfähigkeitstyp auf; in dem Substrat ist eine Vielzahl von Gräben ausgeformt, wobei jeder Graben von einer Rückseite des Siliziumkarbidsubstrats an der ersten Halbleiterschicht angeordnet wird; in die Gräben ist eine Störstellenschicht eingebettet, welche den zweiten Leitfähigkeitstyp aufweist; und die zweite Elektrode steht mit dem Siliziumkarbidsubstrat und der Störstellenschicht in Kontakt.
  • Wenn die Siliziumkarbidhalbleitervorrichtung ein IGBT (Isolierschichtbipolartransistor) ist, wenn das Siliziumkarbidsubstrat den ersten Leitfähigkeitstyp aufweist, wenn in dem Substrat mehrere Kanäle ausgeformt sind, und wenn in jeden Kanal die Störstellenschicht, welche den zweiten Leitfähigkeitstyp aufweist, eingebettet ist, kann ein Grenzwert eines PN-Potentials beseitigt werden.
  • Als Alternative weist das Siliziumkarbidsubstrat den zweiten Leitfähigkeitstyp auf, in dem Substrat sind mehrere Kanäle ausgeformt, so dass sie von der Rückseite des Siliziumkarbidsubstrats an der ersten Halbleiterschicht angeordnet werden, und in jeden Kanal ist die Störstellenschicht, welchen den ersten Leitfähigkeitstyp aufweist, eingebettet.
  • Ein Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung weist folgende Schritte auf: Bereitstellen eines Halbleitersubstrats, welches einen Siliziumkarbidfilm eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, eine erste Halbleiterschicht, welche aus Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist und eine Störstellenkonzentration hat, die niedriger ist als die des Siliziumkarbidsubstrats, eine zweite Halbleiterschicht, welche aus einem Siliziumkarbid eines zweiten Leitfähigkeitstyps hergestellt ist, und eine dritte Halbleiterschicht, welche aus dem Siliziumkarbid des ersten Leitfähigkeitstyps hergestellt ist, aufweist, wobei diese in dieser Reihenfolge gestapelt sind; Erzeugen eines Grabens in einem Zellenbereich der Halbleitervorrichtung, wobei der Graben die zweite und die dritte Halbleiterschicht derart hindurch dringt, dass er die erste Halbleiterschicht erreicht; Erzeugen einer vierten Halbleiterschicht des ersten Leitfähigkeitstyps in dem Graben durch Epitaxie derart, dass ein Abschnitt der vierten Halbleiterschicht, der an einer Unterseite des Grabens angeordnet ist, dicker ist als der Abschnitt an einer Seitenwandung des Grabens; Erzeugen eines Oxidfilms an einer Innenwandung des Grabens durch thermische Oxidation derart, dass der Oxidfilm einen Abschnitt beinhaltet, der die Funktion eines Gate-Oxidfilms hat, welcher mit der vierten Halbleiterschicht in Kontakt gelangt, so dass die vierte Halbleiterschicht eine Kanalschicht bereitstellt; Erzeugen einer Gate-Elektrode an einer Oberfläche des Oxidfilms in dem Graben; Erzeugen einer ersten Elektrode, welche mit der dritten Halbleiterschicht eine elektrische Verbindung herstellt; und Erzeugen einer zweiten Elektrode, welche mit dem Siliziumkarbidsubstrat eine elektrische Verbindung herstellt. Bei dem Schritt zum Erzeugen des Oxidfilms wird die thermische Oxidation derart durchgeführt, dass eine Position einer Grenze zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht niedriger angeordnet ist als eine äußerste unterste Position des Oxidfilms in dem Graben.
  • Das obige Verfahren stellt die folgende SiC-Vorrichtung bereit. In der Vorrichtung wird durch die Übergangsstruktur ein elektrisches Potential des Drains unterbrochen, so dass es für die Verarmungsschicht schwierig ist, in einen oberen Bereich der Kanalschicht einzudringen. Somit kann verhindert werden, dass der Oxidfilm an der Ecke versagt. Ferner kann dieser Aufbau dadurch bereitgestellt werden, dass nur der Graben in der Nähe der Grenze zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet wird. Außerdem ist es nicht erforderlich, unter einem P+-Basisbereich eine N-Schicht zu erzeugen. Somit ist kein zusätzlicher Vorgang erforderlich, so dass der Herstellungsvorgang für einen vertikalen Leistungs-MOSFET vereinfacht wird.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der gegenwärtigen Erfindung werden aus der folgenden detaillierten Beschreibung deutlicher, welche unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde.
    •
  • Es zeigen:
  • 1 eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET des Anreicherungstyps gemäß einer ersten Ausführungsform der gegenwärtigen Erfindung darstellt;
  • 2A eine grafische Darstellung, welche ein Profil eines Dotierungsgrades einer N-Störstelle und einer Dicke einer N–-Kanalschicht entlang einer Linie A-B in 1 darstellt, und 2B eine grafische Darstellung, welche ein Profil eines Dotierungsgrades einer N+-Schicht mit geringem Widerstand und eines Oxidfilms entlang einer Linie C-D in 1 darstellt;
  • 3 eine Querschnittsansicht, welche Äquipotentialkurven in einem AUS-Zustand bei dem vertikalen Leistungs-MOSFET darstellt;
  • 4 eine Querschnittsansicht, die einen Herstellungsvorgang des vertikalen Leistungs-MOSFETs gemäß der ersten Ausführungsform erläutert;
  • 5 eine Querschnittsansicht, welche den auf 4 folgenden Herstellungsvorgang des vertikalen Leistungs-MOSFETs erläutert;
  • 6 eine Querschnittsansicht, welche den auf 5 folgenden Herstellungsvorgang des vertikalen Leistungs-MOSFETs erläutert;
  • 7 eine Querschnittsansicht, welche den auf 6 folgenden Herstellungsvorgang des vertikalen Leistungs-MOSFETs erläutert;
  • 8 eine Querschnittsansicht, welche den auf 7 folgenden Herstellungsvorgang des vertikalen Leistungs-MOSFETs erläutert;
  • 9 eine Querschnittsansicht, welche den auf 8 folgenden Herstellungsvorgang des vertikalen Leistungs-MOSFETs erläutert;
  • 10 eine Querschnittsansicht, welche ein Verhältnis zwischen den Dicken der N–-Schicht und der N+-Schicht in dem vertikalen Leistungs-MOSFET gemäß der ersten Ausführungsform erläutert;
  • 11A eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET gemäß einer zweiten Ausführungsform der gegenwärtigen Erfindung darstellt, und 11B eine grafische Darstellung, welche ein Profil eines Dotierungsgrades einer Störstelle vom P-Leitfähigkeitstyp in dem vertikalen Leistungs-MOSFET entlang einer Linie E-F in 11A darstellt;
  • 12A eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET gemäß einer dritten Ausführungsform der gegenwärtigen Erfindung darstellt, 12B eine grafische Darstellung, welche ein Profil eines Dotierungsgrades einer Störstelle vom P-Leitfähigkeitstyp in dem vertikalen Leistungs-MOSFET entlang einer Linie G-H in 12A darstellt, und 12C eine grafische Darstellung, welche ein Profil eines Dotierungsgrades einer Störstelle vom N-Leitfähigkeitstyp in dem vertikalen Leistungs-MOSFET entlang einer Linie I-J in 12A darstellt;
  • 13 eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET des Anreicherungstyps gemäß ei ner vierten Ausführungsform der gegenwärtigen Erfindung darstellt;
  • 14 eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET des Anreicherungstyps gemäß einer fünften Ausführungsform der gegenwärtigen Erfindung darstellt;
  • 15 eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET des Anreicherungstyps gemäß einer sechsten Ausführungsform der gegenwärtigen Erfindung darstellt; und
  • 16 eine Querschnittsansicht, welche einen vertikalen Leistungs-MOSFET gemäß dem Stand der Technik darstellt.
  • Erste Ausführungsform
  • 1 zeigt eine Querschnittsansicht eines Zellenbereichs eines vertikalen Leistungs-MOSFETs (Metalloxidhalbleiterfeldeffekttransistor) mit Graben bzw. Trench als MOSFET des Anreicherungstyps gemäß einer ersten Ausführungsform der gegenwärtigen Erfindung. Es wird der in 1 gezeigte Aufbau des vertikalen Leistungs-MOSFETs erläutert.
  • An einem N+-Substrat 1 wird eine N–-Driftschicht 2 angeordnet. Auf der Oberfläche der N–-Driftschicht 2 werden ein P+-Basisbereich 3 und ein N+-Source-Bereich 4 ausgeformt. Bei dieser Ausführungsform besteht ein Halbleitersubstrat aus dem N+-Substrat 1, der N–-Driftschicht 2, dem P+-Basisbereich 3 und dem N+-Source-Bereich 4.
  • Ein Graben bzw. Trench 5 wird derart erzeugt, dass er den N+-Source-Bereich 4 und den P+-Basisbereich 3 durch dringt, und dass er die N–-Driftschicht 2 erreicht. An einer Innenwandung des Grabens 5 wird eine N–-Kanalschicht 6 erzeugt. An einem Oberflächenbereich der N–-Kanalschicht 6, der an der Unterseite des Grabens 5 angeordnet ist, wird eine N+-Schicht 7 mit geringem Widerstand erzeugt.
  • Ein Oxidfilm 8 ist derart ausgeformt, dass er die N–-Kanalschicht 6, die N+-Schicht 7 mit geringem Widerstand und einen Abschnitt des N+-Source-Bereichs 4 bedeckt. Ein Abschnitt des Oxidfilms 8, welcher in dem Graben 5 angeordnet ist, das heißt welcher an der Seitenwandung des Grabens 5 ausgeformt ist, hat die Funktion eines Gate-Oxidfilms. An der Oberfläche des Abschnitt des Oxidfilms 8, welcher die Funktion des Gate-Oxidfilms hat, ist eine Gate-Elektrode 9 ausgeformt. Die Gate-Elektrode 9 ist aus Polysilizium oder Metall hergestellt. Die Gate-Elektrode 9 ist in den Graben 5 eingebettet.
  • An der Gate-Elektrode 9 ist durch einen in 1 nicht dargestellten Zwischenschichtisolierfilm eine Gate-Verdrahtung 11 ausgeformt. Die Gate-Verdrahtung 11 ist mit der Gate-Elektrode 9 elektrisch verbunden.
  • In einem Abschnitt des Substrats ist ein anderer Graben bzw. Trench 12 zum Herstellen eines Kontakts ausgeformt. Der Abschnitt unterscheidet sich von dem Abschnitt des Substrats, in welchem der Graben 5 ausgeformt ist. Der Kontaktgraben 12 durchdringt den N+-Source-Bereich 4 und gelangt zu dem P+-Basisbereich 3. Um eine Source-Elektrode vorzusehen, ist an dem Kontaktgraben 12 zum Herstellen eines Kontakts eine erste Elektrode 14 ausgeformt. Die erste Elektrode 14 ist mit dem P+-Basisbereich 3 und dem N+-Source-Bereich 4 durch einen nicht dargestellten Zwischenschichtisolierfilm und dem Kontaktgraben 12 elektrisch verbunden.
  • Ferner ist an der Rückseite des N+-Substrats 1 eine zweite Elektrode 19 ausgeformt. Die zweite Elektrode 19 hat die Funktion einer Drain-Elektrode.
  • Der vertikale Leistungs-MOSFET mit Graben gemäß dieser Ausführungsform weist den obigen Aufbau auf. Bei diesem Aufbau sind eine Störstellenkonzentration und Abmessungen von jedem Teil in dem vertikalen Leistungs-MOSFET wie folgt.
  • Ein Dotierungsgrad des N+-Substrats 1 beträgt 1 × 1019 cm–3, ein Dotierungsgrad der N–-Driftschicht 2 beträgt 5 × 1019cm–3, ein Dotierungsgrad des P+-Basisbereichs 3 beträgt 5 × 1018cm–3, und ein Dotierungsgrad des N+-Source-Bereichs 4 beträgt 1 × 1020cm–3.
  • Eine Summe aus der Dicke des P+-Basisbereichs 3 und aus der Dicke des N+-Source-Bereichs ist geringfügig kleiner als eine Abmessung des Grabens 5 in Tiefenrichtung. Die Summe ist jedoch im Wesentlichen gleich der Abmessung des Grabens 5, und sie beträgt beispielsweise 4μm bis 5μm.
  • Unter Bezugnahme auf die 2A und 2B werden die N–-Kanalschicht 6, die N+-Schicht 7 mit geringem Widerstand und der Oxidfilm 8 erläutert. Die 2A und 2B zeigen ein Profil einer Filmdicke und eines Dotierungsgrades einer N-Störstelle in der N–-Kanalschicht 6, in der N+-Schicht 7 mit geringem Widerstand und in dem Oxidfilm 8 entlang einer Linie A-B bzw. einer Linie C-D in 1.
  • An Linie A-B in 1 liegt die Dicke der N–-Kanalschicht 6 bei 0,2μm bis 0,5μm, und die Störstellenkonzentration liegt bei 1 × 1016cm–3 bis 1 × 1017cm–3. Wie in
  • 2A dargestellt ist, liegt beispielsweise die Störstellenkonzentration der N–-Kanalschicht 6 bei dieser Ausführungsform bei 2 × 1016cm–3. Die Dicke des Oxidfilms 8 ist kleiner gleich 0,1μm, und die Störstellenkonzentration ist größer gleich 1 × 1017cm–3. Wie in 2A dargestellt ist, beträgt beispielsweise die Störstellenkonzentration des Oxidfilms 8 in dieser Ausführungsform 1 × 1019cm–3. An der Linie C-D in 1 liegt die Dicke der N–-Kanalschicht 6 bei 0,6μm bis 1,5μm, und die Störstellenkonzentration liegt zwischen 2 × 1015cm–3 und 2 × 1016 cm–3. Wie in 2B dargestellt ist, liegt die Störstellenkonzentration der N+-Kanalschicht 6 in dieser Ausführungsform bei 4 × 1015cm–3. Die Dicke der N+-Schicht 7 mit geringem Widerstand ist kleiner gleich 0,2μm, und die Störstellenkonzentration ist größer gleich 2 × 1016cm–3. Wie in 2B dargestellt ist, beträgt beispielsweise die Störstellenkonzentration der N+-Schicht 7 mit geringem Widerstand in dieser Ausführungsform 2 × 1018cm–3. Die Dicke des Oxidfilms 8 ist kleiner gleich 1μm, und die Störstellenkonzentration ist größer gleich 2 × 1016cm–3. Wie in 2B dargestellt ist, beträgt beispielsweise die Störstellenkonzentration des Oxidfilms 8 in dieser Ausführungsform 2 × 1018cm–3.
  • Somit ist bei dem vertikalen Leistungs-MOSFET gemäß
  • dieser Ausführungsform eine Länge von der äußersten untersten Position des Oxidfilms 8 in dem Graben 5 (das heißt von einer Oberfläche, welche der Unterseite des Grabens 5 zugewandt ist) zu der Unterseite des Grabens 5 länger als eine Länge von einem Abschnitt des Oxidfilms 8, welcher die Funktion des Gate-Oxidfilms hat, zu der Seitenwandung des Grabens 5. Insbesondere ist die Länge von der äußersten untersten Position des Oxidfilms 8 zu der Unterseite des Grabens 5 gleich einer Summe aus der Länge der Dicke der N–-Kanalschicht 6 und der Dicke der N+-Schicht 7 mit geringem Widerstand. Sie beträgt bei spielsweise 0,8μm bis 1,7μm. Ferner ist die Länge von dem Abschnitt des Oxidfilms 8, welcher die Funktion des Gate-Oxidfilms hat, zu der Seitenwandung des Grabens 5 gleich der Dicke der N–-Kanalschicht 6, welche an der Seitenwandung des Grabens 5 angeordnet ist. Sie beträgt beispielsweise 0,2μm bis 0,5μm.
  • Bei diesem vertikalen Leistungs-MOSFET mit dem obigen Aufbau wird in der N–-Kanalschicht 6 ein Kanalbereich des Anreicherungstyps erzeugt, wenn an die Gate-Elektrode 9 eine Spannung angelegt wird. Durch diesen Kanalbereich fließt zwischen der ersten Elektrode 14 und der zweiten Elektrode 19 Strom.
  • Bei diesem vertikalen Leistungs-MOSFET gemäß dieser Ausführungsform ist der P+-Basisbereich 3, der an beiden Seiten des Grabens 5 angeordnet ist, niedriger angeordnet als die äußerste unterste Position des Oxidfilms 8. Demgemäß wird eine Übergangsstruktur bereit gestellt. Bei der Übergangsstruktur sind zwei Seiten der N–-Kanalschicht 6 zwischen den zwei P+-Basisbereichen 3 an der Unterseite des Grabens 5 angeordnet. Wie in 3 dargestellt ist, wird durch die Übergangsstruktur im Falle eines AUS-Zustands ein elektrisches Potential des Drains unterbrochen, so dass es für die Verarmungsschicht schwierig ist, in einen oberen Bereich der N–-Kanalschicht 6 einzudringen.
  • Demgemäß wird verhindert, dass an einer Ecke zwischen der Unterseite und der Seitenwandung des Grabens 5 eine elektrische Feldkonzentration erzeugt wird. Somit kann der Oxidfilm 8 an der Ecke vor einem Versagen geschützt werden.
  • Außerdem kann der Aufbau gemäß dieser Ausführungsform dadurch bereitgestellt werden, dass der Graben 5 in der Nähe der Grenze zwischen der N–-Driftschicht 2 und dem P+-Basisbereich 3 angeordnet wird. Somit nimmt die Tiefe des Grabens 5 nicht übermäßig zu. Ferner ist es nicht erforderlich, unter dem P+-Basisbereich 3 eine N-Schicht auszuformen, wie beim Stand der Technik. Daher ist zum Ausformen der N-Schicht kein zusätzlicher Vorgang notwendig. Somit kann der Herstellungsvorgang des vertikalen Leistungs-MOSFETs vereinfacht werden.
  • Anschließend wird unter Bezugnahme auf den Herstellungsvorgang des vertikalen Leistungs-MOSFETs, der in den 4 bis 9 dargestellt ist, das Herstellungsverfahren des vertikalen Leistungs-MOSFETs gemäß dieser Ausführungsform erläutert.
  • Schritt, der in 4 dargestellt ist
    Als Erstes wird ein Substrat bereit gestellt. In dem Substrat werden die N–-Driftschicht 2, der P+-Basisbereich 3 und der N+-Source-Bereich 4 an der Oberfläche des N+-Substrats 1, das eine Hauptebene einer [1-100]-Versatzoberfläche aufweist, durch Epitaxie hergestellt. Beispielsweise liegen der Dotierungsgrad des N+-Substrats 1 bei 1 × 1019cm–3, der Dotierungsgrad der N–-Driftschicht 2 bei 5 × 1015cm–3, der Dotierungsgrad des P+-Basisbereichs 3 bei cm–3 und der Dotierungsgrad des N+-Source-Bereichs 4 bei 1 × 1020 cm–3. Die Oberfläche des Substrats ist die [1-100]-Versatzoberfläche, weil jede Schicht den Oberflächenzustand des N+-Substrats 1 übernimmt.
  • Schritt, der in 5 gezeigt ist
    Es wird eine Maske vorbereitet, welche eine Öffnung hat, die an einer Position angeordnet ist, welche einem Bereich der Oberfläche des Substrats entspricht, an dem ein Graben bzw. Trench erzeugt werden soll. Das Substrat wird durch die Maske um etwa 4μm bis 5μm geätzt. Somit wird der Graben 5 erzeugt. Zu diesem Zeitpunkt wird beispielsweise das Layout der Maske derart eingestellt, dass die Seitenwandung des Grabens mit einer (1-100)-Oberfläche oder einer (11-20)-Oberfläche übereinstimmt.
  • Schritt, der in 6 dargestellt ist
    Nachdem die Maske entfernt worden ist, welche bei dem Schritt zur Erzeugung des Grabens 5 verwendet wird, wird die N–-Schicht 31 durch ein CVD-Verfahren (chemisches Dampfabscheiden) erzeugt. Anschließend wird die N+-Schicht 32 erzeugt. Beispielsweise werden unter der Bedingung, dass eine Temperatur 1600°C, eine Wachstumsrate 1,0μm pro Stunde, eine Zuführrate von Rohmaterialgas von C und Si kleiner gleich 1,0 sind, die N–-Schicht 31 und die N+-Schicht 32 erzeugt. Zu diesem Zeitpunkt wird beispielsweise der Atmosphäre ein Stickstoffgas zugeführt, so dass der N–-Schicht 31 und der N+-Schicht 32 eine N-Störstelle zugeführt wird.
  • Somit werden an der Innenwandung des Grabens 5 die N–-Schicht 31, welche den Dotierungsgrad von beispielsweise 1 × 1016cm–3 hat, und die N+-Schicht 32, welche den Dotierungsgrad von beispielsweise 1 × 1020cm–3 hat, erzeugt.
  • Hinsichtlich des Grabens 5 unterscheiden sich die Dicke und der Dotierungsgrad von sowohl der N–-Schicht 31 als auch der N+-Schicht 32, welche an der Unterseite des Grabens 5, an der Seitenwandung des Grabens 5 oder an der Oberfläche des Substrats ausgeformt sind, voneinander. Insbesondere ist die Dicke von einem Abschnitt von jeder Störstellenschicht, der an der Seitenwandung des Grabens 5 ausgeformt ist, dünner als von dem Abschnitt, der an der Unterseite des Grabens 5 ausgeformt ist, und der Do tierungsgrad von dem Abschnitt von jeder Störstellenschicht, der an der Seitenwandung des Grabens 5 ausgeformt ist, ist höher als von dem Abschnitt, der an der Unterseite des Grabens 5 ausgeformt ist. Ferner ist die Dicke von einem Abschnitt von jeder Störstellenschicht, der an der Unterseite des Grabens 5 ausgeformt ist, dicker als von dem Abschnitt, der an der Oberfläche des Substrats ausgeformt ist.
  • Der Grund dafür, warum die obigen Verhältnisse derart ausgestaltet sind, liegt darin, dass es schwieriger ist, die Störstellenschicht an der Seitenwandung des Grabens 5 abzulagern als an der Unterseite des Grabens 5. Ferner liegt der Grund dafür darin, dass der Abscheidungsbetrag der Störstellenschicht an der Unterseite des Grabens 5 höher wird als der an der Oberfläche des Substrats, weil sich ein Abschnitt der Störstellenschicht, der sich nicht an der Seitenwandung des Grabens 5 ablagert, an der Unterseite des Grabens 5 ablagert.
  • In diesem Fall hängt ein Verhältnis zwischen der Dicke und dem Dotierungsgrad von einer Ebenenausrichtung der Oberfläche des Substrats und einer Ebenenausrichtung der Seitenwandung des Grabens 5 ab. Bei dieser Ausführungsform ist das Verhältnis wie folgt festgelegt. 10 zeigt eine schematische Ansicht, welche das Verhältnis erläutert.
  • Was die Dicken von der N–-Schicht 31 und von der N+-Schicht 32 betrifft, wie sie in 10 dargestellt sind, sind die Dicke der Störstellenschicht, welche an der Unterseite des Grabens 5 ausgeformt ist, als d2, die Dicke der Störstellenschicht, welche an der Oberfläche des Substrats ausgeformt ist, als d1, und die Dicke der Störstellenschicht, welche an der Seitenwandung des Grabens 5 ausgeformt ist, als d3 definiert. Es ist nachge wiesen, dass diese Dicken die folgenden Verhältnisse aufweisen. d2 = 2 × d1 (Formel 1) d2 = 3 × d3 (Formel 2)
  • Im Folgenden können sich die obigen Dickenverhältnisse gemäß einem Abscheidungszustand oder dergleichen ändern. Formel 2 zeigt beispielsweise, dass die Dicke d2 dreimal größer wird als die Dicke d3. Tatsächlich ist die Dicke d2 einmal bis fünfmal größer als die Dicke d3. Weil die Wachstumsrate der N–-Schicht 31 und der N+-Schicht 32 an der Seitenwandung des Grabens 5 beispielsweise 100nm pro Stunde beträgt, und weil die Wachstumsrate von ihnen an der Unterseite des Grabens 5 100nm bis 500nm pro Stunde beträgt, wird das obige Verhältnis erzielt.
  • Was den Dotierungsgrad der N–-Schicht 31 und der N+-Schicht 32 betrifft, ist der Grad von einem Abschnitt, welcher an der Seitenwandung des Grabens 5 ausgeformt ist, einmal bis fünfmal größer als der von einem Abschnitt, der an der Unterseite des Grabens 5 ausgeformt ist.
  • Schritt, der in 7 dargestellt ist
    Dadurch, dass ein Rückätzen durchgeführt wird, wird ein Abschnitt der N–-Schicht 31 und der N+-Schicht 32, der an der Oberfläche des Substrats ausgeformt ist, entfernt. Somit wird der N+-Source-Bereich 4 freigelegt, und darüber hinaus stellt die N–-Schicht 31, welche in dem Graben 5 verbleibt, die N–-Kanalschicht 6 bereit.
  • Schritt, der in 8 dargestellt ist
    Es wird eine Opferoxidation und dergleichen durchgeführt, wenn notwendig. Anschließend wird die N+-Schicht 32 in einer thermische Oxidation oxidiert, so dass der Oxidfilm 8, welcher mit der N-Störstelle dotiert ist, erzeugt wird. Die Konzentration der N-Störstelle, welche in den Oxidfilm 8 dotiert ist, ist im Allgemeinen gleich der Konzentration der N-Störstelle, welche in der zu oxidierenden N+-Schicht 32 enthalten ist.
  • Zu diesem Zeitpunkt werden eine Prozesszeit und eine Prozesstemperatur der thermischen Oxidation derart gesteuert, dass ein Abschnitt der N+-Schicht 32, der an der Seitenwandung des Grabens 5 ausgeformt ist, vollständig oxidiert wird. Somit verbleiben die N–-Kanalschicht 6 und der Oxidfilm 8 an der Seitenwandung des Grabens 5, und die N+-Schicht 32 verschwindet. Nicht nur die N–-Kanalschicht 6 und der Oxidfilm 8, sondern auch die N+-Schicht 32 verbleiben an der Unterseite des Grabens 5. Diese N+-Schicht 32 stellt die N+-Schicht 7 mit geringem Widerstand bereit.
  • Schritt, der in 8 dargestellt ist
    An der Oberfläche des Oxidfilms 8 wird eine Polysiliziumschicht oder eine Metallschicht, welche mit einer Störstelle dotiert ist, erzeugt. Anschließend wird die Polysiliziumschicht oder die Metallschicht rückgeätzt, so dass ein Teil der Polysiliziumschicht oder der Metallschicht zum Einbetten des Grabens 5 zurückbleibt. Somit wird die Gate-Elektrode 9 bereitgestellt.
  • Obwohl die späteren Schritte in der Zeichnung nicht dargestellt sind, werden ein Schritt zum Erzeugen eines Zwischenschichtisolierfilms, ein Schritt zum Erzeugen eines Kontaktlochs, um mit dem Zwischenschichtisolierfilm in Kontakt zu stehen, ein Schritt zum Erzeugen einer Ver drahtung und dergleichen durchgeführt. Demgemäß werden sowohl eine Gate-Verdrahtung zum elektrischen Verbinden mit der Gate-Elektrode 9, als auch die erste Elektrode 14 zum elektrischen Verbinden mit dem N+-Source-Bereich 4 und anschließend an der Rückseite des N+-Substrats 1 die rückwärtige Elektrode 19 erzeugt. Somit ist der in 1 dargestellte vertikale Leistungs-MOSFET vollständig aufgebaut.
  • Wie oben beschrieben, schafft es der vertikale Leistungs-MOSFET gemäß dieser Ausführungsform, dass verhindert wird, dass an der Ecke zwischen der Unterseite und der Seitenwandung des Grabens 5 eine elektrische Feldkonzentration erzeugt wird, und dass der Oxidfilm 8, der an der Ecke angeordnet ist, gegen Versagen geschützt ist.
  • Ferner wird der obige Aufbau nur dadurch hergestellt, dass der Graben 5 in der Nähe der Grenze zwischen der N–-Driftschicht 2 und dem P+-Basisbereich 3 angeordnet wird. Somit ist es nicht notwendig, die Tiefe des Grabens 5 zu erhöhen. Ferner ist es nicht notwendig, wie beim Stand der Technik eine N-Schicht unter dem P+-Basisbereich 3 auszuformen. Daher ist es nicht notwendig, den zusätzlichen Schritt zum Erzeugen der N-Schicht auch durchzuführen, so dass der Herstellungsvorgang des vertikalen Leistungs-MOSFETs vereinfacht wird.
  • Zweite Ausführungsform
  • Im Folgenden wird eine zweite Ausführungsform der gegenwärtigen Erfindung erläutert. 11A ist eine Querschnittsansicht, welche einen MOSFET als Siliziumkarbidhalbleitervorrichtung gemäß dieser Ausführungsform darstellt. 11B ist ein Profil eines Dotierungsgrades einer Störstelle vom P-Leitfähigkeitstyp in dem MOSFET entlang einer in 11A dargestellten Linie E-F. Der MOSFET gemäß dieser Ausführungsform wird unter Bezugnahme auf 11A und 11B im Folgenden erläutert. Der Grundaufbau des MOSFETs gemäß dieser Ausführungsform entspricht dem der ersten Ausführungsform. Daher wird nur der Unterschied zwischen diesen Ausführungsformen erläutert.
  • Bei der zweiten Ausführungsform der gegenwärtigen Erfindung ist wie bei der ersten Ausführungsform der P+-Basisbereich 3, der an beiden Seiten des Grabens 5 angeordnet ist, derart angeordnet, dass er an einer unteren Seite der äußersten untersten Position des Oxidfilms 8 angeordnet werden soll. Die Störstellenkonzentration der P-Störstelle in dem P+-Basisbereich 3 wird allmählich von der Höhe der Position, die der Unterseite der N+-Schicht 7 mit geringem Widerstand entspricht, zu der Grenze zwischen der N–-Driftschicht 2 und dem P+-Basisbereich 3 verringert, wie es in 11A und 11B dargestellt ist. Ferner ist die Störstellenkonzentration der N-Störstelle in der N–-Kanalschicht 6 niedriger als die Störstellenkonzentration der N-Störstelle in der N+-Schicht 7 mit geringem Widerstand und höher als die Störstellenkonzentration der N-Störstelle in der N–-Driftschicht 2.
  • Somit schafft es der obige Aufbau, die Spannungsfestigkeit zu verbessern, wobei der Grenzwert des Gate-Kanals in dem MOSFET gemäß der ersten Ausführungsform beibehalten wird.
  • Dritte Ausführungsform
  • Im Folgenden wird eine dritte Ausführungsform der gegenwärtigen Erfindung erläutert. 12A ist eine Querschnittsansicht, welche einen MOSFET als Siliziumkarbidhalbleitervorrichtung gemäß dieser Ausführungsform darstellt. 12B ist ein Profil eines Dotierungsgrades einer Störstelle vom P-Leitfähigkeitstyp in dem MOSFET entlang einer in 12A dargestellten Linie G-H, und 12C ist ein Profil eines Dotierungsgrades einer Störstelle vom N-Leitfähigkeitstyp in dem MOSFET entlang einer in 12a dargestellten Linie I-J. Unter Bezugnahme auf die 12A bis 12C wird der MOSFET gemäß dieser Ausführungsform im Folgenden erläutert. Der Grundaufbau des MOSFETs gemäß dieser Ausführungsform entspricht dem der ersten Ausführungsform. Daher wird nur der Unterschied zwischen diesen Ausführungsformen erläutert.
  • Anders als bei der ersten Ausführungsform beinhaltet bei der dritten Ausführungsform der gegenwärtigen Erfindung der Aufbau keine N+-Schicht 7 mit geringem Widerstand. Wie bei der erste Ausführungsform ist der P+-Basisbereich 3, der an beiden Seiten des Grabens 5 angeordnet ist, derart angeordnet, dass er an einer unteren Seite der äußersten untersten Position des Oxidfilms 8 angeordnet werden soll. Die Störstellenkonzentration der P-Störstelle in dem P+-Basisbereich 3 wird allmählich von der Höhe der Position, welche der Unterseite des Oxidfilms 8 in dem Graben 5 entspricht, zu der Grenze zwischen der N–-Driftschicht 2 und dem P+-Basisbereich 3 verringert. Ferner ist die Störstellenkonzentration der N-Störstelle in der N–-Kanalschicht 6 höher als die Störstellenkonzentration der N-Störstelle in der N–-Driftschicht 2.
  • Somit schafft es der obige Aufbau, die Spannungsfestigkeit zu verbessern, wobei der Grenzwert des Gate-Kanals in dem MOSFET gemäß der ersten Ausführungsform beibehalten wird, obwohl der EIN-Zustands-Widerstand höher wird, weil der Aufbau keine N+-Schicht 7 mit geringem Widerstand aufweist.
  • Vierte Ausführungsform
  • Im Folgenden wird eine vierte Ausführungsform der gegenwärtigen Erfindung erläutert. 13 ist eine Querschnittsansicht, welche einen IGBT (Isolierschichtbipolartransistor) als Siliziumkarbidhalbleitervorrichtung gemäß dieser Ausführungsform zeigt.
  • Bei der ersten Ausführungsform ist die Siliziumkarbidhalbleitervorrichtung der vertikale Leistungs-MOSFET, der das N+-Substrat 1 aufweist, welches aus Siliziumkarbid hergestellt ist. Wie in 13 dargestellt ist, beinhaltet andererseits die Vorrichtung an Stelle des Substrats 1 ein P+-Substrat 61. Somit ist die Vorrichtung kein Leistungs-MOSFETs, sondern ein IGBT. In diesem Fall arbeitet der N+-Source-Bereich 4, der in der ersten Ausführungsform beschrieben wurde, als N+-Emitterbereich, die erste Elektrode 14 arbeitet als Emitterelektrode, und die zweite Elektrode 19 arbeitet als Kollektorelektrode.
  • Im Falle dieses IGBTs ist, wie bei der ersten Ausführungsform, der P+-Basisbereich 3, der an beiden Seiten des Grabens 5 angeordnet ist, niedriger als die äußerste unterste Position des Oxidfilms 8 angeordnet, so dass eine Übergangsstruktur, welche die N–-Kanalschicht 6 aufweist, die an zwei Seiten zwischen den zwei P+-Basisbereichen 3 angeordnet ist, erzeugt wird. Somit wird das elektrische Potential des Drains durch die Übergangsstruktur unterbrochen, so dass die Verarmungsschicht daran gehindert wird, den oberen Bereich der N–-Kanalschicht 6 zu durchdringen.
  • Dadurch wird verhindert, dass an der Ecke zwischen der Unterseite und der Seitenwandung des Grabens 5 eine elektrische Feldkonzentration erzeugt wird, so dass der Oxidfilm 8 an der Ecke gegen ein Versagen geschützt ist.
  • Somit weist die vierte Ausführungsform die gleiche Wirkung auf wie die erste Ausführungsform.
  • Fünfte Ausführungsform
  • Es wird eine fünfte Ausführungsform der gegenwärtigen Erfindung erläutert. 14 ist eine Querschnittsansicht, welche einen IGBT als Siliziumkarbidhalbleitervorrichtung gemäß dieser Ausführungsform darstellt. Der IGBT gemäß dieser Ausführungsform wird im Folgenden unter Bezugnahme auf 14 erläutert. Der Grundaufbau des IGBTs gemäß dieser Ausführungsform entspricht dem der vierten Ausführungsform. Daher wird nur der Unterschied zwischen ihnen erläutert.
  • Wie in 14 dargestellt ist, hat in dem IGBT gemäß dieser Ausführungsform das aus Siliziumkarbid hergestellte Substrat 1 den N+-Leitfähigkeitstyp. Von der Rückseite des N+-Substrats 1 sind mehrere Gräben bzw. Trench 40 in der vertikalen Richtung derart ausgeformt, dass die Gräben 40 die N–-Driftschicht 2 erreichen. Die P+-Schicht 41 ist in jeden Graben 40 eingebettet. Der obige Aufbau unterscheidet sich von der vierten Ausführungsform.
  • Ein Zwischenraum und eine Breite von jeder P+-Schicht 41, das heißt von jedem Graben 40, betragen beispielsweise ungefähr 100μm. Die Tiefe der P+-Schicht 41 liegt beispielsweise in einem Bereich zwischen 60μm und 300μm.
  • Dieser Aufbau ist zu einem Aufbau äquivalent, in welchem ein Kollektorbereich, der aus mehreren P+-Schichten 41 besteht, mehrere N+-Bereiche aufweist. Demgemäß arbeitet die P+-Schicht 41 im Grunde als Kollektorbereich, so dass der IGBT betrieben wird. Weil der Kollektorbereich mehrere N+-Bereiche aufweist, kann eine Grenzwertspan nung, welche an dem SiC-PN-Übergang, das heißt in einem PN-Potential zwischen der P+-Schicht 41 und der N–-Driftschicht 2, erzeugt wird, beseitigt werden. Im Falle von 4H-SiC beträgt die Grenzwertspannung 2,9eV.
  • Der IGBT mit dem obigen Aufbau kann derart hergestellt werden, dass an der Rückseite des in 4 dargestellten N+-Substrats 1 der ersten Ausführungsform mehrere P+-Schichten erzeugt werden, und dass anschließend die in den 5 bis 9 dargestellten Herstellungsschritte durchgeführt werden. Insbesondere wird an der Rückseite des N+-Substrats 1 eine Maske angeordnet, welche mehrere Öffnungen aufweist, die der Position entsprechen, an welcher mehrere Gräben erzeugt werden sollen. Anschließend wird die Rückseite des N+-Substrats 1 derart geätzt, dass mehrere Gräben 41 erzeugt werden. Daraufhin wird die Maske entfernt, und es wird an der Rückseite des N+-Substrats 1 ein P+-Film abgeschieden. Der P+-Film wird rückgeätzt, so dass die P+-Schicht 41 erzeugt wird.
  • Sechste Ausführungsform
  • Es wird eine sechste Ausführungsform der gegenwärtigen Erfindung erläutert. 15 ist eine Querschnittsansicht, welche einen IGBT als Siliziumkarbidhalbleitervorrichtung gemäß dieser Ausführungsform darstellt. Der IGBT gemäß dieser Ausführungsform wird im Folgenden unter Bezugnahme auf 15 erläutert. Der Grundaufbau des IGBTs gemäß dieser Ausführungsform entspricht dem von 5. Daher wird nur der Unterschied zwischen ihnen erläutert.
  • Der IGBT gemäß dieser Ausführungsform weist ein Siliziumkarbidsubstrat 61 mit einem P+-Leitfähigkeitstyp auf. An der Rückseite des P+-Substrats 61 werden in der vertikalen Richtung mehrere Gräben bzw. Trench 50 erzeugt. Die Gräben 50 erreichen die N–-Driftschicht 2. In jedem Graben 50 ist eine N+-Schicht 51 eingebettet. Der obige Aufbau unterscheidet sich von dem der dritten Ausführungsform.
  • Ein Abstand und eine Breite von jeder N+-Schicht 51, das heißt von jedem Graben 50, betragen beispielsweise ungefähr 100μm. Die Tiefe der N+-Schicht 51 liegt beispielsweise in einem Bereich zwischen 60μm und 300μm.
  • Dieser Aufbau ist zu einem Aufbau äquivalent, in welchem ein Kollektorbereich, der aus mehreren P+-Substraten 61 besteht, mehrere N+-Bereiche 51 aufweist. Demgemäß arbeitet das P+-Substrat 61 im Grunde als Kollektorbereich, so dass der IGBT betrieben wird. Weil der Kollektorbereich mehrere N+-Bereiche 51 aufweist, kann eine Grenzwertspannung, welche bei einem SiC-PN-Übergang, das heißt in einem PN-Potential zwischen dem P+-Substrat 61 und der N–-Driftschicht 2, erzeugt wird, beseitigt werden.
  • Im Gegensatz zur fünften Ausführungsform kann der IGBT mit dem obigen Aufbau leicht derart hergestellt werden, dass das Siliziumkarbidsubstrat 61 den P+-Leitfähigkeitstyp aufweist, und dass die N+-Schicht 51 in dem Graben 50 eingebettet wir, der an der Rückseite des P+-Substrats 61 ausgeformt ist.
  • Modifikationen
  • In jeder Ausführungsform sind der erste Leitfähigkeitstyp der N-Typ und der zweite Leitfähigkeitstyp der P-Typ. Ferner werden der vertikale Leistungs-MOSFET und der IGBT, welche den Kanaltyp N zum Erzeugen des N-Kanals aufweisen, als Beispiel erklärt. Der erste Leitfähigkeitstyp kann jedoch der P-Typ sein, und der zweite Leitfähigkeitstyp kann der N-Typ sein, so dass ein vertikaler Leistungs-MOSFET und ein IGBT bereitgestellt werden, die einen Kanaltyp P zum Erzeugen eines P-Kanals aufweisen.
  • In jeder Ausführungsform weist das Substrat den P+-Basisbereich 3 und den N+-Source-Bereich 4 auf, welche durch ein Epitaxie erzeugt werden. Sie können jedoch auch durch Ionenimplantation erzeugt werden.
  • In einem Fall, wo eine Kristallausrichtung dargestellt ist, sollte im Allgemeinen über ein beabsichtigtes Bezugszeichen ein Querstrich (das heißt -) eingefügt werden. Weil gemäß einem elektronischen Einreichungssystem eine Beschränkung hinsichtlich des Ausdrucks existiert, ist in dieser Beschreibung der Querstrich vor dem beabsichtigten Bezugszeichen eingefügt.
  • Während die Erfindung unter Bezugnahme auf ihre bevorzugten Ausführungsformen beschrieben worden ist, ist es selbstverständlich, dass die Erfindung nicht auf die bevorzugten Ausführungsformen und Aufbauten beschränkt ist. Es ist beabsichtigt, dass die Erfindung verschiedene Modifikationen und äquivalente Anordnungen abdeckt. Außerdem sind neben den bevorzugten verschiedenen Kombinationen und Konfigurationen andere Kombinationen und Konfigurationen, welche mehr, weniger oder nur ein einzelnes Element enthalten, auch in der Wesensart und dem Umfang der Erfindung enthalten.
  • Es ist eine Siliziumkarbidhalbleitervorrichtung vorgeschlagen, die Folgendes aufweist: ein Halbleitersubstrat, das ein Siliziumkarbidsubstrat, eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine dritte Halbleiterschicht aufweist; einen Graben, welcher die zweiten und dritten Halbleiterschichten durchdringt, so dass er die erste Halbleiterschicht erreicht; eine Kanalschicht an einer Seitenwandung und einer Unterseite des Grabens; einen Oxidfilm an der Kanalschicht; eine Gate-Elektrode an dem Oxidfilm; eine erste Elektrode, welche mit der dritten Halbleiterschicht eine Verbindung herstellt; und eine zweite Elektrode, welche mit dem Siliziumkarbidsubstrat eine Verbindung herstellt. Eine Position einer Grenze zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht ist niedriger angeordnet als eine äußerste unterste Position des Oxidfilms.

Claims (16)

  1. Siliziumkarbidhalbleitervorrichtung mit: einem Halbleitersubstrat, welches ein Siliziumkarbidsubstrat (1, 61) eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, eine ersten Halbleiterschicht (2), welche aus einem Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist und einen Störstellengrad aufweist, der geringer ist als der des Siliziumkarbidsubstrats (1, 61), eine zweite Halbleiterschicht (3), welche aus einem Siliziumkarbid eines zweiten Leitfähigkeitstyps hergestellt ist, und eine dritte Halbleiterschicht (4), welche aus dem Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist, aufweist, wobei diese in dieser Reihenfolge gestapelt sind; einem Graben (5), der in einem Zellenbereich des Halbleitersubstrats angeordnet ist und die zweiten und dritten Halbleiterschichten (3, 4) derart durchdringt, dass er die erste Halbleiterschicht (2) erreicht; einer Kanalschicht (6), welche den ersten Leitfähigkeitstyp aufweist und an einer Seitenwandung und einer Unterseite des Grabens (5) angeordnet ist; einem Oxidfilm (8), der an der Kanalschicht (6) in dem Graben (5) angeordnet ist und einen Abschnitt aufweist, welcher die Funktion eines Gate-Oxidfilms hat; einer Gate-Elektrode (9), die an einer Oberfläche des Oxidfilms (8) in dem Graben (5) angeordnet ist; einer ersten Elektrode (14), welche mit der dritten Halbleiterschicht (4) eine elektrische Verbindung erzeugt; und einer zweiten Elektrode (19), welche mit dem Siliziumkarbidsubstrat (1, 61) eine elektrische Verbindung erzeugt, worin eine Grenze zwischen der ersten Halbleiterschicht (2) und der zweiten Halbleiterschicht (3) niedriger posi tioniert ist als eine äußerste unterste Position des Oxidfilms (8) in dem Graben (5).
  2. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, worin eine Störstellenkonzentration einer Störstelle eines zweiten Leitfähigkeitstyps in der zweiten Halbleiterschicht (3) allmählich von einer Höhe einer Position des Oxidfilms (8), der an einer Unterseite des Grabens (5) angeordnet ist, zu einer Grenze zwischen der ersten Halbleiterschicht (2) und der zweiten Halbleiterschicht (3) verringert wird, und worin eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Kanalschicht (6) höher ist als eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der ersten Halbleiterschicht (2).
  3. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, die ferner aufweist: eine Schicht (7) mit geringem Widerstand, welche den ersten Leitfähigkeitstyp aufweist und unter dem Oxidfilm (8) an einer Unterseite des Grabens (5) angeordnet ist, worin eine Länge von der äußersten untersten Position des Oxidfilms (8) zu der Unterseite des Grabens (5) einer Summe aus einer Filmdicke der Schicht (7) mit geringem Widerstand und aus einer Filmdicke der Kanalschicht (6) entspricht.
  4. Siliziumkarbidhalbleitervorrichtung nach Anspruch 3, worin eine Störstellenkonzentration einer Störstelle eines zweiten Leitfähigkeitstyps in der zweiten Halbleiterschicht (3) allmählich von einer Höhe einer Position, welche einer Unterseite der Schicht (7) mit geringem Widerstand entspricht, zu einer Grenze zwischen der ersten Halbleiterschicht (2) und der zweiten Halbleiterschicht (3) verringert wird, und worin eine Störstellenkonzentration einer Störstelle eines ersten Leitfähigkeitstyps in der Kanalschicht (6) geringer als eine Störstellenkonzentration der Störstelle eines ersten Leitfähigkeitstyps in der Schicht (7) mit geringem Widerstand und höher als eine Störstellenkonzentration der Störstelle eines ersten Leitfähigkeitstyps in der ersten Halbleiterschicht (2) ist.
  5. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 4, worin eine Ebenenausrichtung der Seitenwandung des Grabens (5) eine (1-100)-Oberfläche oder eine (11-20)-Oberfläche ist, und worin eine Dicke von einem Abschnitt der Kanalschicht (6), der an der Unterseite des Grabens (5) angeordnet ist, größer ist als die des Abschnitts, der an der Seitenwandung des Grabens (5) angeordnet ist.
  6. Siliziumkarbidhalbleitervorrichtung nach Anspruch 5, worin die Dicke von dem Abschnitt der Kanalschicht (6), der an der Unterseite des Grabens (5) angeordnet ist, einmal bis fünfmal größer ist als die des Abschnitts, der an der Seitenwandung des Grabens (5) ausgeformt ist.
  7. Siliziumkarbidhalbleitervorrichtung nach Anspruch 5 oder 6, worin ein Dotierungsgrad einer Störstelle eines ersten Leitfähigkeitstyps in dem Abschnitt der Kanalschicht (6), der an der Seitenwandung des Grabens (5) angeordnet ist, fünfmal größer ist als der des Abschnitts, der an der Unterseite des Grabens (5) angeordnet ist.
  8. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 7, worin das Siliziumkarbidsubstrat (1) den ersten Leitfähigkeitstyp aufweist, worin eine Vielzahl von zweiten Gräben (40) in dem Siliziumkarbidsubstrat (1) angeordnet ist, wobei jeder Graben (40) von einer Rückseite des Siliziumkarbidsubstrats (1) an der ersten Halbleiterschicht (2) angeordnet wird, worin in die zweiten Gräben (40) eine Störstellenschicht (41) eingebettet ist, die den zweiten Leitfähigkeitstyp aufweist, und worin die zweite Elektrode (19) mit dem Siliziumkarbidsubstrat (1) und der Störstellenschicht (41) in Kontakt steht.
  9. Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 7, worin das Siliziumkarbidsubstrat (61) den zweiten Leitfähigkeitstyp aufweist, worin eine Vielzahl von zweiten Gräben (50) in dem Substrat (61) angeordnet ist, wobei jeder der zweiten Gräben (50) von einer Rückseite des Siliziumkarbidsubstrats (61) an der ersten Halbleiterschicht (2) angeordnet wird, worin in die zweiten Gräben (50) eine Störstellenschicht (51) eingebettet ist, welche den ersten Leitfähigkeitstyp aufweist, und worin die zweite Elektrode (19) mit dem Siliziumkarbidsubstrat (61) und der Störstellenschicht (51) in Kontakt steht.
  10. Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung mit den Schritten: Bereitstellen eines Halbleitersubstrats, das ein Siliziumkarbidsubstrat (1, 61) eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps, eine erste Halbleiterschicht (2), die aus einem Siliziumkarbid eines ersten Leitfähigkeitstyps hergestellt ist und eine Störstellenkonzentration aufweist, die niedriger ist als die des Siliziumkarbidsubstrats (1, 61), eine zweite Halblei terschicht (3), welche aus einem Siliziumkarbid eines zweiten Leitfähigkeitstyps hergestellt ist, und eine dritte Halbleiterschicht (4), welche aus dem Siliziumkarbid des ersten Leitfähigkeitstyps hergestellt ist, aufweist, wobei diese in dieser Reihenfolge gestapelt sind; Erzeugen eines Grabens (5) in einem Zellenbereich des Halbleitersubstrats, wobei der Graben (5) die zweiten und dritten Halbleiterschichten (3, 4) derart durchdringt, dass er die erste Halbleiterschicht (2) erreicht; Erzeugen einer vierten Halbleiterschicht (31), welche den ersten Leitfähigkeitstyp aufweist, in dem Graben (5) durch Epitaxie derart, dass ein Abschnitt der vierten Halbleiterschicht (31), der an einer Unterseite des Grabens (5) angeordnet ist, dicker ist als der, der an einer Seitenwandung des Grabens (5) angeordnet ist; Erzeugen eines Oxidfilms (8) an einer Innenwandung des Grabens (5) durch thermische Oxidation derart, dass der Oxidfilm (8) einen Abschnitt aufweist, welcher die Funktion eines Gate-Oxidfilms hat, der mit der vierten Halbleiterschicht (31) in Kontakt steht, so dass die vierte Halbleiterschicht (31) eine Kanalschicht (6) bereitstellt; Erzeugen einer Gate-Elektrode (9) an einer Oberfläche des Oxidfilms (8) in dem Graben (5); Erzeugen einer ersten Elektrode (14), welche mit der dritten Halbleiterschicht (4) eine elektrische Verbindung herstellt; und Erzeugen einer zweiten Elektrode (19), welche mit dem Siliziumkarbidsubstrat (1, 61) eine elektrische Verbindung erzeugt, worin bei dem Schritt zum Erzeugen des Oxidfilms (8) die thermische Oxidation derart durchgeführt wird, dass eine Position einer Grenze zwischen der ersten Halbleiterschicht (2) und der zweiten Halbleiterschicht (3) niedriger angeordnet ist als eine äußerste unterste Position des Oxidfilms (8) in dem Graben (5).
  11. Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung nach Anspruch 10, das ferner aufweist: Erzeugen einer fünften Halbleiterschicht (32) an der vierten Halbleiterschicht (31) an der Seitenwandung und an der Unterseite des Grabens (5), wobei die fünfte Halbleiterschicht (32) einen höheren Dotierungsgrad der Störstelle des ersten Leitfähigkeitstyps aufweist als die vierte Halbleiterschicht (31), worin bei dem Schritt zur Herstellung des Oxidfilms (8) die thermische Oxidation so lange durchgeführt wird, bis ein Abschnitt der fünften Halbleiterschicht (32), der an der Seitenwandung des Grabens (5) ausgeformt ist, vollständig oxidiert ist, so dass der Oxidfilm (8) erzeugt wird, und dass eine Schicht (7) mit geringem Widerstand, welche den ersten Leitfähigkeitstyp aufweist, unter dem Oxidfilm (8) an einer Unterseite des Grabens (5) unter Beibehaltung der fünften Halbleiterschicht (32) ohne Oxidation erzeugt wird.
  12. Verfahren zur Herstellung der Siliziumkarbidhalbleitervorrichtung nach Anspruch 10 oder 11, worin bei dem Schritt zur Erzeugung des Grabens (5) eine Ebenenausrichtung der Seitenwandung des Grabens (5) derart eingestellt ist, dass sie eine (1-100)-Oberfläche oder eine (11-20)-Oberfläche ist.
  13. Verfahren zur Herstellung der Siliziumkarbidhalbleitervorrichtung nach Anspruch 11 oder 12, worin bei dem Schritt zur Erzeugung der vierten Halbleiterschicht (31) die Dicke des Abschnitt der vierten Halbleiterschicht (31), der an der Unterseite des Grabens (5) ausgeformt ist, derart eingestellt ist, dass sie einmal bis fünfmal größer ist als die des Abschnitts, der an der Seitenwandung des Grabens (5) ausgeformt ist.
  14. Verfahren zur Herstellung der Siliziumkarbidhalbleitervorrichtung nach Anspruch 11 oder 12, worin bei dem Schritt zur Erzeugung der vierten Halbleiterschicht (31) ein Dotierungsgrad einer Störstelle eines ersten Leitfähigkeitstyp in dem Abschnitt der vierten Halbleiterschicht (31), der an der Seitenwandung des Grabens (5) ausgeformt ist, derart eingestellt ist, dass er einmal bis fünfmal größer ist als der des Abschnitts, der an der Unterseite des Grabens (5) ausgeformt ist.
  15. Verfahren zur Herstellung der Siliziumkarbidhalbleitervorrichtung nach einem der Anspruch 10 bis 14, worin der Schritt zum Bereitstellen des Halbleitersubstrates in einem Fall, wo das Siliziumkarbidsubstrat (1) den ersten Leitfähigkeitstyp aufweist, folgende Schritte aufweist: Erzeugen einer Vielzahl von zweiten Gräben (40) an einer Rückseite des Substrats (1), wobei jeder der zweiten Gräben (40) die erste Halbleiterschicht (2) erreicht; und Einbetten einer Störstellenschicht (41), welche den zweiten Leitfähigkeitstyp aufweist, in die zweiten Gräben (40).
  16. verfahren zur Herstellung der Siliziumkarbidhalbleitervorrichtung nach einem der Ansprüche 10 bis 14, worin der Schritt zum Bereitstellen des Halbleitersubstrats in einem Fall, wo das Siliziumkarbidsubstrat (61) den zweiten Leitfähigkeitstyp aufweist, folgende Schritte aufweist: Erzeugen einer Vielzahl von zweiten Gräben (50) an einer Rückseite des Substrats (61), wobei jeder der zweiten Gräben (50) die erste Halbleiterschicht (2) erreicht; und Einbetten einer Störstellenschicht (51), welche den ersten Leitfähigkeitstyp aufweist, in die zweiten Gräben (50).
DE102005052731.0A 2004-11-08 2005-11-04 Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben Expired - Fee Related DE102005052731B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004323512 2004-11-08
JP2004-323512 2004-11-08
JP2005294915A JP4899405B2 (ja) 2004-11-08 2005-10-07 炭化珪素半導体装置およびその製造方法
JP2005-294915 2005-10-07

Publications (2)

Publication Number Publication Date
DE102005052731A1 true DE102005052731A1 (de) 2006-05-11
DE102005052731B4 DE102005052731B4 (de) 2016-07-21

Family

ID=36217430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005052731.0A Expired - Fee Related DE102005052731B4 (de) 2004-11-08 2005-11-04 Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (3) US7582932B2 (de)
JP (1) JP4899405B2 (de)
DE (1) DE102005052731B4 (de)
SE (1) SE532816C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068363A3 (de) * 2007-12-07 2010-06-02 Cree, Inc. MISFET mit Graben-Gate

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
EP2264741B1 (de) * 2006-01-10 2021-03-10 Cree, Inc. Gekräuseltes Siliciumcarbidsubstrat
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8008096B2 (en) 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
EP2359404B1 (de) * 2008-12-15 2015-01-14 ABB Technology AG Bipolar-punch-through-halbleiteranordnung und verfahren zur herstellung einer solchen halbleiteranordnung
JP5402220B2 (ja) * 2009-04-28 2014-01-29 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP5170074B2 (ja) * 2009-12-25 2013-03-27 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8264035B2 (en) * 2010-03-26 2012-09-11 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5310687B2 (ja) * 2010-09-30 2013-10-09 株式会社デンソー 接合型電界効果トランジスタを備えた半導体装置およびその製造方法
JP2012146921A (ja) 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
KR101339277B1 (ko) 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자 및 그 제조 방법
WO2014115253A1 (ja) 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9887283B2 (en) * 2013-05-10 2018-02-06 Alpha And Omega Semiconductor Incorporated Process method and structure for high voltage MOSFETs
WO2015010121A1 (en) * 2013-07-19 2015-01-22 Ramgoss, Inc. Self-aligned gate buried channel field effect transistor
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP6543814B2 (ja) * 2014-09-08 2019-07-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US10157986B2 (en) * 2015-03-30 2018-12-18 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
JP6613610B2 (ja) 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6702556B2 (ja) 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法
DE102020202038A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Fin-Feldeffekttransistor, vertikaler Fin-Feldeffekttransistor-Anordnung und Verfahren zum Bilden eines vertikalen Fin-Feldeffekttransistors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170263A (ja) * 1984-02-15 1985-09-03 Nec Corp 縦型電界効果トランジスタ
JPH05343691A (ja) * 1992-06-08 1993-12-24 Nippondenso Co Ltd 縦型絶縁ゲート電界効果トランジスタ
JP2910573B2 (ja) * 1993-09-10 1999-06-23 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US5323040A (en) 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
SE9601179D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A field controlled semiconductor device of SiC and a method for production thereof
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
JP3709688B2 (ja) * 1997-03-05 2005-10-26 株式会社デンソー 炭化珪素半導体装置
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JPH11204789A (ja) * 1998-01-08 1999-07-30 Sanken Electric Co Ltd 絶縁ゲ−ト形トランジスタ
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP4678902B2 (ja) * 1999-09-02 2011-04-27 富士電機システムズ株式会社 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
JP2002176177A (ja) 2000-12-07 2002-06-21 Denso Corp 半導体装置及びその製造方法
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6569738B2 (en) 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP3539417B2 (ja) * 2001-11-14 2004-07-07 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4114390B2 (ja) * 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP5011681B2 (ja) 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068363A3 (de) * 2007-12-07 2010-06-02 Cree, Inc. MISFET mit Graben-Gate
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US8211770B2 (en) 2007-12-07 2012-07-03 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9064710B2 (en) 2007-12-07 2015-06-23 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region

Also Published As

Publication number Publication date
US20080014702A1 (en) 2008-01-17
SE532816C2 (sv) 2010-04-13
US7582932B2 (en) 2009-09-01
DE102005052731B4 (de) 2016-07-21
SE0502464L (sv) 2006-05-09
US7541300B2 (en) 2009-06-02
US20090272983A1 (en) 2009-11-05
US8097917B2 (en) 2012-01-17
JP4899405B2 (ja) 2012-03-21
US20060097268A1 (en) 2006-05-11
JP2006156962A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017000441B4 (de) Halbleiterbauteil
DE102012204420B4 (de) Halbleitervorrichtung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102006017946B4 (de) Siliziumkarbidhalbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
EP1155458A1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110921

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee