DE102005063287A1 - Phasenänderungsspeicherbauelement und Programmierverfahren - Google Patents
Phasenänderungsspeicherbauelement und Programmierverfahren Download PDFInfo
- Publication number
- DE102005063287A1 DE102005063287A1 DE102005063287A DE102005063287A DE102005063287A1 DE 102005063287 A1 DE102005063287 A1 DE 102005063287A1 DE 102005063287 A DE102005063287 A DE 102005063287A DE 102005063287 A DE102005063287 A DE 102005063287A DE 102005063287 A1 DE102005063287 A1 DE 102005063287A1
- Authority
- DE
- Germany
- Prior art keywords
- state
- pulse
- memory cell
- phase change
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000015654 memory Effects 0.000 claims abstract description 123
- 230000007704 transition Effects 0.000 claims description 7
- 230000001143 conditioned effect Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 239000012782 phase change material Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 chalcogenide compounds Chemical class 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Abstract
Die Erfindung bezieht sich auf ein Phasenänderungsspeicherbauelement mit einer Mehrzustands-Speicherzelle mit zugehörigem Programmierimpulsgenerator und auf ein zugehöriges Datenprogrammierverfahren. DOLLAR A Erfindungsgemäß wird zur Programmierung der Speicherzelle in jeweils einen der Mehrfachzustände zunächst ein erster Impuls (100, 200, 300, 400) und dann ein zweiter Impuls (101 bis 104, 201 bis 204, 301 bis 304, 401 bis 404) angelegt, um die Speicherzelle in den betreffenden Zustand zu konditionieren, wobei die Impulsform des zweiten Impulses von den Mehrfachzuständen abhängt. DOLLAR A Verwendung z. B. für Direktzugriffsspeicher.
Description
- Die Erfindung bezieht sich auf ein Phasenänderungsspeicherbauelement und auf ein Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement.
- Der Bedarf an Halbleiterspeicherbauelementen mit wahlfreiem Zugriff, die eine hohe Integrationsdichte und eine hohe Speicherkapazität aufweisen, wächst ständig. Derzeit werden vor allem Flashspeicher als derartige Halbleiterspeicherbauelemente in tragbaren elektronischen Geräten eingesetzt. Es sind auch bereits weitere Arten von Halbleiterspeicherbauelementen vorgeschlagen worden, die einen Kondensator benutzen, der aus einem nichtflüchtig speichernden Material anstelle des typischerweise flüchtig speichernden Material eines dynamischen Direktzugriffsspeichers (DRAM) hergestellt ist. Derartige Bauelemente umfassen ferroelektrische Direktzugriffsspeicher (FRAM), die ferroelektrische Kondensatoren verwenden, magnetische Direktzugriffsspeicher (MRAM), die magnetoresistive Tunnelschichten (TMR-Schichten) verwenden, und Phasenänderungsspeicher (PRAM), die typischerweise Chalcogenidverbindungen bzw. Chalcogenidlegierungen einsetzen. Die Phasenänderungsspeicherbauelemente können einfacher als andere nichtflüchtige Speicherbauelemente hergestellt werden und weisen Vorteile hinsichtlich hoher Speicherkapazitäten bei niedrigen Kosten auf.
-
1 veranschaulicht im Ersatzschaltbild eine Speicherzelle10 eines herkömmlichen Phasenänderungsspeicherbauelements, die aus einem variablen Widerstand C und einem Zugriffstransistor M aufgebaut ist. Der variable Widerstand C ist mit einer Bitleitung BL verbunden, während der Zugriffstransistor M zwischen den variablen Widerstand C und eine Massespannung eingeschleift ist. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors M gekoppelt. Wenn eine vorgegebene Spannung an die Wortleitung WL angelegt wird, wird der Zugriffstransistor M leitend geschaltet und versorgt den variablen Widerstand C mit einem Strom über die Bitleitung BL. - Der variable Widerstand C beinhaltet in nicht gezeigter Weise ein Phasenänderungs- bzw. Phasenwechselmaterial, das in einem von zwei stabilen Zuständen konditioniert ist, bei denen es sich insbesondere um eine kristallinen Zustand und einen amorphen Zustand handeln kann. Das Phasenänderungsmaterial wechselt abhängig vom Strom Ic, der über die Bitleitung BL zugeführt wird, in den kristallinen oder den amorphen Zustand. In den Phasenänderungsspeicher werden dementsprechend Daten unter Benutzung einer solchen Charakteristik des Phasenänderungsmaterials programmiert.
-
2 veranschaulicht diagrammatisch eine Konditionierungskennlinie1 für den amorphen Zustand und eine Konditionierungskennlinie2 für den kristallinen Zustand, jeweils abgetragen als Temperatur in Abhängigkeit von der Zeit. Wie aus2 ersichtlich, wechselt das Phasenänderungsmaterial in den amorphen Zustand, wenn es rasch abgekühlt bzw. abgeschreckt wird, nachdem es zuvor mittels Stromzufuhr für eine Zeitspanne T1 auf eine hohe Temperatur über seinem Schmelzpunkt Tm aufgeheizt wurde. Der amorphe Zustand wird üblicherweise als Rücksetzzustand bzw. als Speicherung eines Datenwertes "1" betrachtet. Andererseits geht das Phasenänderungsmaterial in den kristallinen Zustand, wenn es für eine Zeitspanne T2 länger als die Zeitspanne T1 auf eine Temperatur höher als seine Kristallisationstemperatur Tc und niedriger als seine Schmelztemperatur Tm aufgeheizt und dann langsam abgekühlt wird. Der kristalline Zustand wird üblicherweise als Setzzustand bzw. als Speicherung eines Datenwertes "0" betrachtet. Die Speicherzelle besitzt einen variablen Widerstand, der vom Anteil an amorphem Volumen des Phasenänderungsmaterials abhängig ist. Der Widerstand der Speicherzelle ist im amorphen Zustand am höchsten und im kristallinen Zustand am niedrigsten. - In jüngerer Zeit wurden verschiedentlich Technologien zum Speichern von mehr als 2 Bit in einer einzigen Speicherzelle vorgeschlagen. Eine derartige Speicherzelle wird als Mehrzustands-Speicherzelle oder Mehrpegelzelle (MLC) bezeichnet. Im Fall eines Phasenänderungsspeicherbauelements bedeutet dies, dass eine Mehrpegelzelle zusätzlich zum Rücksetzzustand und zum Setzzustand in einem oder mehreren Zwischenzuständen betreibbar ist. Ein Programmierverfahren für einen Phasenänderungsspeicher mit Mehrpegelzellen ist z.B. in der Patentschrift
US 6.625.054 offenbart.3 veranschaulicht diagrammatisch ein entsprechendes herkömmliches Datenprogrammierverfahren. Wie aus3 ersichtlich, ist die Speicherzelle in vier Zuständen gemäß verschiedenen Abfallzeiten eines Stromimpulses betreibbar. Wenn der Rücksetzzustand der Speicherzelle einem Datenwert <1,1> und der Setzzustand der Speicherzelle einem Datenwert <0,0> entspricht, ist diese Speicherzelle außerdem in Zuständen mit den Datenwerten <1,0> und <0,1> betreibbar, jeweils abhängig vom amorphen Volumenanteil des Phasenänderungsmaterials. Die Speicherzelle wird somit durch Steuerung der Abfallzeit des der Speicherzelle zugeführten Stromimpulses in ihre verschiedenen Zustände gesteuert. Dabei wird die Eigen schaft verwendet, dass das amorphe Volumen des Phasenänderungsmaterials mit längerer Abfallzeit des Stromimpulses kleiner wird. - Bei diesem herkömmlichen Phasenänderungsspeicherbauelement tritt jedoch das Problem auf, dass das amorphe Volumen des Phasenänderungsmaterials abhängig davon variiert, in welchem Zustand sich die Speicherzelle bzw. das Phasenänderungsmaterial zuvor befunden hat, wenn der Stromimpuls an die ausgewählte Speicherzelle angelegt wird. Wird beispielsweise der Fall der Programmierung einer Speicherzelle von <1,0> in <0,1> mit dem Fall der Programmierung einer Speicherzelle von <0,0> in <0,1> verglichen, kann es sein, dass das amorphe Volumen des Phasenänderungsmaterials aufgrund des vorherigen Zustands variiert, obwohl in beiden Fällen die Speicherung des Datenwertes <0,1> in der Speicherzelle resultiert. Bei wiederholten derartigen Übergängen zwischen den Datenzuständen wird es dadurch eventuell unmöglich, die Datenzustände durch das amorphe Volumen des Phasenänderungsmaterials korrekt voneinander zu unterscheiden, d.h. das herkömmliche Phasenänderungsspeicherbauelement ist möglicherweise nicht mehr in der Lage, zuverlässig einen genauen Programmiervorgang auszuführen, da es Daten programmiert, ohne den vorherigen Datenzustand zu berücksichtigen.
- Der Erfindung liegt als technisches Problem die Bereitstellung eines neuartigen Phasenänderungsspeicherbauelements und eines neuartigen Datenprogrammierverfahrens hierfür zugrunde, die ein zuverlässiges Programmieren von Daten ermöglichen, das insbesondere unabhängig vom vorherigen Zustand der Phasenänderungsspeicherzelle ist.
- Die Erfindung löst dieses Problem durch die Bereitstellung eines Datenprogrammierverfahrens mit den Merkmalen des Anspruchs 1 oder 7 und eines Phasenänderungsspeicherbauelements mit den Merkmalen des Anspruchs 12.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 ein Ersatzschaltbild einer herkömmlichen Speicherzelle eines Phasenänderungsspeicherbauelements, -
2 ein Kennliniendiagramm eines Phasenänderungsmaterials für die Speicherzelle von1 , -
3 Diagramme zur Veranschaulichung eines erfindungsgemäßen Verfahrens zum Programmieren eines Phasenänderungsspeicherbauelements mit Mehrpegelzellen, -
4 ein schematisches Blockdiagramm eines erfindungsgemäßen Phasenänderungsspeicherbauelements, -
5 ein schematisches Blockdiagramm zur Veranschaulichung mehrerer Zustände eines im Speicherbauelement von4 verwendeten Phasenänderungsmaterials und -
6 und7 Diagramme zur Veranschaulichung von Verfahren zur Programmierung eines Phasenänderungsspeicherbauelements gemäß der Erfindung. - Ein erfindungsgemäßes Phasenänderungsspeicherbauelement
500 ist in4 mit einem repräsentativen Teil veranschaulicht, der eine Mehrpegelzelle bzw. Mehrzustands-Speicherzelle510 und einen Programmierimpulsgenerator530 umfasst. Die Speicherzelle510 weist einen variablen Widerstand520 und einen Zugriffstransistor M1 auf. Der Zugriffstransistor M1 ist zwischen den variablen Widerstand520 und eine Massespannung eingeschleift. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors M1 gekoppelt. Wenn der Zugriffstransistor M1 leitend geschaltet wird, wird der variable Widerstand520 über die Bitleitung BL mit einem Strom Ic versorgt. Der Zugriffstransistor M1 kann z.B. als Diode implementiert sein. - Der variable Widerstand
520 umfasst eine obere Elektrode521 , ein Phasenänderungsmaterial522 , einen Kontaktstift (CP)524 und eine untere Elektrode525 . Die obere Elektrode521 ist mit der Bitleitung BL verbunden. Die untere Elektrode525 ist einerseits mit dem Kontaktstift524 und andererseits mit dem Zugriffstransistor M1 verbunden. Der Kontaktstift524 wird auch als Heizstift bezeichnet und besteht aus einem elektrisch leitfähigen Material, z.B. Titannitrid (TiN). Das Phasenänderungsmaterial522 befindet sich zwischen der oberen Elektrode521 und dem Kontaktstift524 . - Der Zustand des Phasenänderungsmaterials
522 ist in Abhängigkeit von der Amplitude, der Dauer und der Abfallzeit eines jeweiligen Stromimpulses variabel. Ein schraffierter Teil523 bezeichnet in4 einen amorphen Teil des Phasenänderungsmaterials. Mit häufigem Wechsel zwischen dem amorphen Zustand und dem kristallinen Zustand wird der amorphe Volumenanteil allmählich geringer, wenn keine Gegenmaßnahmen getroffen werden. - Die Speicherzelle
510 kann abhängig vom Stromimpuls, der vom Programmierimpulsgenerator530 geliefert wird, in mehr als zwei Zuständen konditioniert sein, was als Multi- oder Mehrfachzustand bezeichnet wird. Die Speicherzelle510 wird durch den amorphen Volumenanteil523 des Phasenänderungsmaterials522 in einen der Mehrfachzustände gesetzt. Der Widerstandswert des variablen Widerstands520 hängt vom amorphen Volumenanteil523 des Phasenänderungsmaterials522 ab. - Der Programmierimpulsgenerator
530 empfängt Mehrbitdaten und stellt dann für die Programmierung jedes Datenwertes in der betreffenden Speicherzelle510 zwei Stromimpulse bereit, wobei er bei Bedarf auch in der Lage ist, mehr als zwei Stromimpulse zu liefern. Ein erster Impuls531 dient zum Initialisieren des Phasenänderungsmaterials522 in je nach Bedarf bzw. Wahl einen Rücksetzzustand oder Setzzustand. Ein zweiter Impuls532 dient zum Programmieren der Speicherzelle510 in einen der Mehrfachzustände. Der erste Impuls531 weist unabhängig von Eingabedaten stets die gleiche Impulsform auf, während die Impulsform des zweiten Impulses532 abhängig von Eingabedaten variabel gewählt wird. Insbesondere ist der zweite Impuls532 in seiner Abfallzeit, Amplitude und/oder Dauer gemäß den verschiedenen Mehrfachzuständen variabel einstellbar. Es ist für den Programmierimpulsgenerator530 insbesondere möglich, verschiedene Stromimpulse bereitzustellen, wie sie in den6 und7 gezeigt sind, und/oder solche, wie sie in der oben angegebenen PatentschriftUS 6.625.054 offenbart sind. -
5 veranschaulicht die Mehrfachzustände des Phasenänderungsmaterials (GST) von4 . Wie aus5 ersichtlich, wird eine jeweilige Speicherzelle in einen der vier Zustände gemäß dem Zustand des Phasenänderungsmaterials konditioniert und kann dadurch 2 Bit an Daten speichern. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <1,1> speichert, wird dem amorphen Zustand oder Rücksetzzustand als <1,1>-Zustand zugeordnet. Der <1,1>-Zustand hat den größten amorphen Volumenanteil und den höchsten Widerstand. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <0,0> speichert, wird dem kristallinen Zustand oder Setzzustand als <0,0>-Zustand zugeordnet. Der <0,0>-Zustand besitzt den geringsten amorphen Volumenanteil von praktisch gleich null und den niedrigsten Widerstand. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <1,0> speichert, ist als erster Zwischenzustand zwischen dem amorphen Zustand und dem kristallinen Zustand konditioniert. Der <1,0>-Zustand weist einen geringeren amorphen Volumenanteil und einen niedrigeren Widerstand auf als der <1,1>-Zustand. Der Zustand in welchem das Phasenänderungsmaterial den Datenwert <0,1> speichert, ist als zweiter Zwischenzustand zwischen dem amorphen Zustand und dem kristallinen Zustand konditioniert. Der <0,1>-Zustand besitzt einen geringeren amorphen Volumenanteil und einen niedrigeren Widerstand als der <1,0>-Zustand. - Die
6 und7 veranschaulichen in Signalverlaufsdiagrammen vorteilhafte Impulse und Impulsformen, wie sie in Verfahren zum Programmieren eines Phasenänderungsspeicherbauelements gemäß der Erfindung verwendbar sind. Die Teilbilder a bis d von6 beziehen sich auf den Fall einer Initialisierung der Speicherzelle in den Rücksetzzustand, während sich die Teilbilder a bis d von7 auf den Fall einer Initialisierung der Speicherzelle in den Setzzustand beziehen. - In den Teilbildern a bis d von
6 sind jeweils ein erster und zweiter Impuls zum Programmieren von Daten nach dem Initialisieren der Speicherzelle in den Rücksetzzustand dargestellt, wobei der erste Impuls seine Impulsform konstant beibehält, während der zweite Impuls eine von den Mehrfachzuständen abhängig variable Impulsform aufweist. Das Teilbild a veranschaulicht den Fall, bei dem der zweite Impuls in der Abfallzeit variiert, das Teilbild b zeigt den Fall, in welchem der zweite Impuls in der Amplitude variiert, das Teilbild c veranschaulicht den Fall, in welchem der zweite Impuls in seiner Dauer variiert und das Teilbild d zeigt den Fall, in welchem der zweite Impuls in seiner Amplitude und Dauer variiert. - Detaillierter erläutert, bleibt im Teilbild a von
6 die Form des ersten Impulses100 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse101 ,102 ,103 und104 voneinander in ihrer Abfallzeit in Abhängigkeit von den Mehrfachzuständen unterscheiden. Die Abfallzeit ist hierbei als diejenige Zeitdauer definiert, die der Strom Ic braucht, um vom maximalen Pegel auf den minimalen Pegel abzufallen. Wie in2 veranschaulicht, ist der amorphe Volumenanteil des Phasenänderungsmaterials je nach Abkühlzeit bzw. Abschreckzeit variabel. Daher kann die Speicherzelle durch Steuerung der Abfallzeit des zweiten Impulses in einen gewünschten Zustand programmiert werden. - Der erste Impuls
100 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig vom vorherigen Zustand. Die zweiten Impulse101 bis104 , die sich in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden, werden dann zum Programmieren der Speicherzelle in einen jeweils gewünschten Zustand benutzt. Der zweite Impuls101 hat eine Abfallzeit von fast gleich null. Wenn der zweite Impuls101 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls102 hat eine Abfallzeit von T1-T0. Wenn der zweite Impuls102 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls103 hat eine Abfallzeit von T2-T0, die länger als die Abfallzeit T1-T0 ist. Wenn der zweite Impuls103 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls104 hat eine Abfallzeit von T3-T0, die länger als die Abfallzeit T2-T0 ist. Wenn der zweite Impuls104 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Die zweiten Impulse101 bis104 mit den variablen Abfall zeiten sind im allgemeinen praktikabler als die in3 gezeigten Impulse. - Im Fall von Teilbild d der
6 bleibt der erste Impuls200 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse201 ,202 ,203 und204 voneinander in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden. Hierbei ist die Impulsamplitude als der maximale Pegel des Stroms Ic definiert. Wie aus2 ersichtlich, variiert das amorphe Volumen des Phasenänderungsmaterials mit der Temperatur, so dass die Speicherzelle durch Steuern der Amplitude des zweiten Impulses in einen gewünschten Zustand programmiert werden kann. - Der erste Impuls
200 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig vom vorhergehenden Zustand. Die zweiten Impulse201 bis204 , die sich in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls201 hat beispielsweise die Amplitude I0. Wenn der zweite Impuls201 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls202 hat eine Amplitude I1 kleiner als I0. Wenn der zweite Impuls202 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls203 hat eine Amplitude I2 kleiner als I1. Wenn der zweite Impuls203 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls204 hat eine Amplitude I3 kleiner als I2. Wenn der zweite Impuls204 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. - Im Fall des Teilbilds c von
6 bleibt der erste Impuls300 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse301 ,302 ,303 und304 voneinander in ihrer Dauer bzw. Pulsbreite ab hängig von den Mehrfachzuständen unterscheiden. Hierbei ist die Dauer als diejenige Zeit definiert, während der ein maximaler Pegel des Stroms Ic aufrechterhalten wird. Wie in2 veranschaulicht, variiert der amorphe Volumenanteil des Phasenänderungsmaterials mit der Dauer der Temperatureinwirkung, so dass die Speicherzelle durch Steuern der Dauer des zweiten Impulses in einen gewünschten Zustand programmiert werden kann. - Der erste Impuls
300 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig von ihrem vorherigen Zustand. Die zweiten Impulse301 bis304 , die sich in ihrer Dauer bzw. Pulsbreite gemäß den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls301 weist eine Dauer von D1-D0 auf. Wenn der zweite Impuls301 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls302 hat eine Dauer von D2-D0, die länger als Di-D0 ist. Wenn der zweite Impuls an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls303 hat eine Dauer von D3-D0, die länger ist als D2-D0. Wenn der zweite Impuls203 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls304 hat eine Dauer von D4-D0, die länger ist als D3-D0. Wenn der zweite Impuls304 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. - Im Fall des Teilbilds d von
6 bleibt der erste Impuls400 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse401 ,402 ,403 und404 voneinander in ihrer Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden. Wie aus2 ersichtlich, variiert der amorphe Volumenanteil des Phasenänderungsmaterials mit der Maximaltemperatur und der Dauer der Temperatureinwirkung. Daher kann die Speicherzelle durch Steuern der Dauer und der Amplitude des zweiten Impulses in einen gewünschten Zustand programmiert werden. - Der erste Impuls
400 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig von deren vorherigem Zustand. Die zweiten Impulse401 bis404 unterscheiden sich in ihrer Dauer und Amplitude gemäß den Mehrfachzuständen und werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der erste Impuls401 weist eine Amplitude von I0 und eine Dauer von D1-D0 auf. Wenn der zweite Impuls401 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls402 weist eine Amplitude I1 kleiner als I0 und eine Dauer D2-D0 länger als D1-D0 auf. Wenn der zweite Impuls402 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls403 weist eine Amplitude I2 kleiner als I1 und eine Dauer D3-D0 länger als D2-D0 auf. Wenn der zweite Impuls403 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls404 weist eine Amplitude I3 kleiner als I2 und eine Dauer D4-D0 länger als D3-D0 auf. Wenn der zweite Impuls404 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. - Wenn im Fall von
6 die Speicherzelle in den <1,1>-Zustand programmiert werden soll, kann jeweils der erste Impuls100 ,200 ,300 ,400 allein verwendet werden, d.h. der jeweilige zweite Impuls101 ,201 ,301 ,401 wird nicht unbedingt benötigt. Bei den Programmierschemata von6 wird die Speicherzelle stets vom Rücksetzzustand aus programmiert, wobei ermöglicht wird, einen exakten Programmiervorgang auszuführen, ohne dass die Programmierung durch den vorherigen Zustand beeinflusst wird. - In den Fällen der Teilbilder a bis d von
7 sind erste und zweite Impulse zum Programmieren von Daten nach Initialisieren der Speicherzel le in den Setzzustand gezeigt, wobei der erste Impuls seine Impulsform konstant beibehält, während der zweite Impuls seine Impulsform variabel in Abhängigkeit von den Mehrfachzuständen ändert. Das Teilbild a veranschaulicht den Fall, in welchem der zweite Impuls in seiner Abfallzeit variiert. Das Teilbild b veranschaulicht den Fall, in welchem der zweite Impuls in seiner Amplitude variiert. Das Teilbild c veranschaulicht den Fall, in welchem der zweite Impuls in seiner Dauer variiert, und das Teilbild d veranschaulicht den Fall, in welchem der zweite Impuls in seiner Amplitude und Dauer variiert. - Im Teilbild a von
7 behält der erste Impuls600 unabhängig von den Mehrfachzuständen seine Form bei, während sich die zweiten Impulse601 ,602 ,603 und604 voneinander in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden. - Der erste Impuls
600 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse601 bis604 , die sich in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls601 weist eine Abfallzeit von T1-T0 auf. Wenn der zweite Impuls601 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls602 besitzt eine Abfallzeit von T2-T0 kürzer als T1-T0. Wenn der zweite Impuls602 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls603 weist eine Abfallzeit T3-T0 kürzer als T2-T0 auf. Wenn der zweite Impuls603 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls604 weist eine Abfallzeit von annähernd null auf. Wenn der zweite Impuls604 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. - Im Fall des Teilbilds b von
7 bleibt der erste Impuls unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse701 ,702 ,703 und704 voneinander in ihrer Impulsamplitude abhängig von den Mehrfachzuständen unterscheiden. - Der erste Impuls
700 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse701 bis704 , die sich in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls701 weist z.B. eine Amplitude I0 auf. Wenn er an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls702 besitzt eine Amplitude I1 größer als I0. Wenn der zweite Impuls702 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Die zweite Impuls703 besitzt eine Amplitude I2 größer als I1. Wenn der zweite Impuls703 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls704 besitzt eine Amplitude I3 größer als I2. Wenn der zweite Impuls704 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. - Im Fall des Teilbilds c von
7 bleibt der erste Impuls800 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse801 ,802 ,803 und804 voneinander in ihrer Dauer bzw. Pulsbreite abhängig von den Mehrfachzuständen unterscheiden. - Der erste Impuls
800 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse801 bis804 , die sich in ihrer Dauer bzw. Pulsbreite gemäß den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls801 weist eine Dauer von D1-D0 auf. Wenn der zweite Impuls801 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls802 besitzt eine Dauer von D2-D0 kürzer als D1-D0. Wenn der zweite Impuls802 an die Speicherzelle angelegt wird, wird die Speicherzelle in den <0,1>-Zustand programmiert. Der zweite Impuls803 besitzt eine Dauer von D3-D0 kürzer als D2-D0. Wenn der zweite Impuls803 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls804 besitzt eine Dauer D4-D0 kürzer als D3-D0. Wenn der zweite Impuls804 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. - Im Fall des Teilbilds d von
7 bleibt der erste Impuls900 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse901 ,902 ,903 und904 voneinander in Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden. - Der erste Impuls
900 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse901 bis904 , die sich in ihrer Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zur Programmierung der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls901 weist eine Amplitude von I0 und eine Dauer von D1-D0 auf. Wenn der zweite Impuls901 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls902 besitzt eine Amplitude11 größer als I0 und eine Dauer D2-D0 kürzer als D1-D0. Wenn der zweite Impuls902 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls903 besitzt eine Amplitude I2 größer als I1 und eine Dauer D3-D0 kürzer D2-D0. Wenn der zweite Impuls902 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls904 besitzt eine Amplitude I3 größer als I2 und eine Dauer D4-D0 kürzer D3-D0. Wenn der zweite Impuls904 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. - Wenn im Fall von
4 die Speicherzelle in den <0,0>-Zustand programmiert werden soll, genügt hierfür bereits der erste Impuls600 ,700 ,800 bzw.900 , d.h. der jeweilige zweite Impuls601 ,701 ,801 bzw.901 ist hierfür nicht zwingend erforderlich. - Bei den Programmierschemata von
7 wird die Speicherzelle stets vom Rücksetzzustand aus programmiert, was wiederum die Ausführung eines exakten Programmiervorgangs ermöglicht, der nicht vom vorherigen Speicherzellenzustand beeinflusst wird. - Erfindungsgemäß wird somit die Speicherzelle nach ihrer Initialisierung in den Rücksetzzustand oder in den Setzzustand korrekt programmiert, ohne dass dies vom vorherigen Zustand der Speicherzelle beeinflusst wird.
Claims (16)
- Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement, bei dem – ein erster Impuls (
100 ) an eine Mehrzustands-Speicherzelle angelegt wird, dadurch gekennzeichnet, dass – ein zweiter Impuls (101 ,102 ,103 ,104 ) mit von den Mehrfachzuständen variabel abhängiger Impulsform angelegt wird, um die Speicherzelle in einen der mehreren Zustände zu konditionieren. - Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass der erste Impuls die Speicherzelle in einen Rücksetzzustand oder in einen Setzzustand konditioniert.
- Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der zweite Impuls abhängig von den Mehrfachzuständen der Speicherzelle in seiner Abfallzeit und/oder in seiner Amplitude und/oder in seiner Dauer variiert.
- Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Abfallzeit des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle länger oder vom Rücksetzzustand zum Setzzustand der Speicherzelle kürzer gewählt wird.
- Verfahren nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass die Amplitude des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle niedriger oder vom Setzzustand zum Rücksetzzustand der Speicherzelle höher gewählt wird.
- Verfahren nach einem der Ansprüche 3 bis 5, weiter dadurch gekennzeichnet, dass die Dauer des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle länger oder vom Setzzustand zum Rücksetzzustand der Speicherzelle kürzer gewählt wird.
- Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement, dadurch gekennzeichnet, dass – eine Speicherzelle unabhängig von zu programmierenden Mehrbitdaten in einen ersten Zustand initialisiert wird und – die Speicherzelle entsprechend den zu programmierenden Mehrbitdaten vom ersten Zustand in einen zweiten Zustand programmiert wird.
- Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, dass der Initialisierungsschritt das Anlegen eines ersten Impulses an die Speicherzelle beinhaltet.
- Verfahren nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass der Programmierschritt das Anlegen eines zweiten Impulses an die in den ersten Zustand initialisierte Speicherzelle umfasst.
- Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass in Abhängigkeit von den zu programmierenden Mehrbitdaten der erste Impuls unverändert gehalten wird und die Impulsform des zweiten Impulses variiert wird.
- Verfahren nach einem der Ansprüche 7 bis 10, weiter dadurch gekennzeichnet, dass der erste Zustand ein Rücksetzzustand oder ein Setzzustand der Speicherzelle ist.
- Phasenänderungsspeicherbauelement mit – einer Mehrzustands-Speicherzelle (
510 ) und – einem Programmierimpulsgenerator (530 ) zum Anlegen von Programmmierimpulsen an die Speicherzelle, dadurch gekennzeichnet, dass – der Programmierimpulsgenerator (530 ) dafür eingerichtet ist, einen ersten Impuls und einen zweiten Impuls an die Speicherzelle anzulegen, um diese in einen der Mehrfachzustände zu konditionieren, wobei die Impulsform des zweiten Impulses variabel ist und von den Mehrfachzuständen abhängt. - Phasenänderungsspeicherbauelement nach Anspruch 12, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, die Speicherzelle mit dem ersten Impuls in einen Rücksetzzustand oder in einen Setzzustand zu konditionieren.
- Phasenänderungsspeicherbauelement nach Anspruch 12 oder 13, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit längerer Abfallzeit für einen Übergang der Speicherzelle von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit kürzerer Abfallzeit für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
- Phasenänderungsspeicherbauelement nach einem der Ansprüche 12 bis 14, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit kleinerer Amplitude für einen Übergang der Speicherzelle von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit einer höheren Amplitude für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
- Phasenänderungsspeicherbauelement nach einem der Ansprüche 12 bis 15, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit einer längeren Dauer für einen Übergang der Speicherzelle von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit einer kürzeren Dauer für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050060848A KR100794654B1 (ko) | 2005-07-06 | 2005-07-06 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
KR2005-60848 | 2005-07-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005063287A1 true DE102005063287A1 (de) | 2007-01-11 |
DE102005063287B4 DE102005063287B4 (de) | 2015-02-12 |
Family
ID=37562671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005063287.4A Active DE102005063287B4 (de) | 2005-07-06 | 2005-12-30 | Phasenänderungsspeicherbauelement und Programmierverfahren |
Country Status (5)
Country | Link |
---|---|
US (1) | US7486536B2 (de) |
JP (1) | JP2007018681A (de) |
KR (1) | KR100794654B1 (de) |
CN (1) | CN1892889B (de) |
DE (1) | DE102005063287B4 (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2419902B (en) * | 2004-11-09 | 2008-02-13 | Schlumberger Holdings | Method of cementing expandable tubulars |
US7414883B2 (en) * | 2006-04-20 | 2008-08-19 | Intel Corporation | Programming a normally single phase chalcogenide material for use as a memory or FPLA |
KR100809339B1 (ko) * | 2006-12-20 | 2008-03-05 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
US8008643B2 (en) | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
KR101281683B1 (ko) * | 2007-02-28 | 2013-07-03 | 삼성전자주식회사 | 전하 트랩형 플래시 메모리 소자의 작동 방법 |
US7898847B2 (en) * | 2007-03-08 | 2011-03-01 | Qimonda Ag | Method to prevent overreset |
US7564710B2 (en) * | 2007-04-30 | 2009-07-21 | Qimonda North America Corp. | Circuit for programming a memory element |
US7859893B2 (en) * | 2007-05-31 | 2010-12-28 | Micron Technology, Inc. | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
US7571901B2 (en) * | 2007-06-21 | 2009-08-11 | Qimonda North America Corp. | Circuit for programming a memory element |
KR100882119B1 (ko) * | 2007-07-24 | 2009-02-05 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 구동 방법 |
KR101261008B1 (ko) | 2007-08-14 | 2013-05-06 | 삼성전자주식회사 | 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치 |
DE602007010624D1 (de) * | 2007-09-07 | 2010-12-30 | Milano Politecnico | Phasenwechsel-Speichervorrichtung für Multibit-Speicherung |
US7787291B2 (en) * | 2007-09-26 | 2010-08-31 | Intel Corporation | Programming a multilevel phase change memory cell |
JP5172269B2 (ja) * | 2007-10-17 | 2013-03-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101291222B1 (ko) * | 2007-11-29 | 2013-07-31 | 삼성전자주식회사 | 상변화 메모리 소자의 동작 방법 |
KR101246833B1 (ko) | 2007-12-20 | 2013-03-28 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법 |
US7679951B2 (en) * | 2007-12-21 | 2010-03-16 | Palo Alto Research Center Incorporated | Charge mapping memory array formed of materials with mutable electrical characteristics |
KR101365683B1 (ko) | 2007-12-27 | 2014-02-20 | 삼성전자주식회사 | 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템 |
JP2009266316A (ja) * | 2008-04-25 | 2009-11-12 | Semiconductor Technology Academic Research Center | メモリ装置、電子機器、相変化メモリ素子への記録方法 |
US8031517B2 (en) | 2008-07-30 | 2011-10-04 | Samsung Electronics Co., Ltd. | Memory device, memory system having the same, and programming method of a memory cell |
KR101552209B1 (ko) * | 2008-10-17 | 2015-09-11 | 삼성전자주식회사 | 멀티 비트를 프로그램하는 가변 저항 메모리 장치 |
JP2010123209A (ja) * | 2008-11-20 | 2010-06-03 | Elpida Memory Inc | メモリ装置及びその書き込み方法 |
IT1392578B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi |
US20100182827A1 (en) * | 2009-01-22 | 2010-07-22 | Sergey Kostylev | High Margin Multilevel Phase-Change Memory via Pulse Width Programming |
US20100195261A1 (en) * | 2009-02-02 | 2010-08-05 | Space Charge, LLC | Capacitors using preformed dielectric |
US8289762B2 (en) * | 2009-10-30 | 2012-10-16 | Intel Corporation | Double-pulse write for phase change memory |
US20110122683A1 (en) * | 2009-11-24 | 2011-05-26 | Dodge Rick K | Resetting Phase Change Memory Bits |
JP2011187144A (ja) * | 2010-03-11 | 2011-09-22 | Toshiba Corp | 半導体記憶装置 |
CN102822900B (zh) | 2010-03-30 | 2015-09-30 | 国际商业机器公司 | 对至少一个多级相变存储器单元进行编程 |
KR101198137B1 (ko) | 2010-09-03 | 2012-11-12 | 에스케이하이닉스 주식회사 | 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법 |
US8446758B2 (en) | 2010-12-14 | 2013-05-21 | Micron Technology, Inc. | Variable resistance memory programming |
US8441848B2 (en) * | 2011-06-08 | 2013-05-14 | Micron Technology, Inc. | Set pulse for phase change memory programming |
US8605497B2 (en) | 2011-12-22 | 2013-12-10 | International Business Machines Corporation | Parallel programming scheme in multi-bit phase change memory |
US8854872B2 (en) | 2011-12-22 | 2014-10-07 | International Business Machines Corporation | Drift mitigation for multi-bits phase change memory |
US8614911B2 (en) | 2011-12-22 | 2013-12-24 | International Business Machines Corporation | Energy-efficient row driver for programming phase change memory |
US9563371B2 (en) | 2013-07-26 | 2017-02-07 | Globalfoundreis Inc. | Self-adjusting phase change memory storage module |
KR20160148719A (ko) * | 2014-08-19 | 2016-12-26 | 사빅 글로벌 테크놀러지스 비.브이. | 멀티레벨 작동을 하는 비휘발성 광전지 메모리 셀 |
KR20180083619A (ko) * | 2017-01-13 | 2018-07-23 | 삼성전자주식회사 | 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법 |
US10755781B2 (en) * | 2018-06-06 | 2020-08-25 | Micron Technology, Inc. | Techniques for programming multi-level self-selecting memory cell |
KR102634840B1 (ko) * | 2018-08-24 | 2024-02-08 | 에스케이하이닉스 주식회사 | 전자 장치 |
CN112041930A (zh) * | 2018-11-09 | 2020-12-04 | 华为技术有限公司 | 对相变存储单元的操作方法及相关装置 |
US10872664B1 (en) | 2019-08-01 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | PCRAM analog programming by a gradual reset cooling step |
US11476418B2 (en) | 2020-12-08 | 2022-10-18 | International Business Machines Corporation | Phase change memory cell with a projection liner |
US11456415B2 (en) * | 2020-12-08 | 2022-09-27 | International Business Machines Corporation | Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3922648A (en) * | 1974-08-19 | 1975-11-25 | Energy Conversion Devices Inc | Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device |
JPH06141241A (ja) * | 1992-10-26 | 1994-05-20 | Hitachi Denshi Ltd | X線観察装置の信号処理方式 |
US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
EP1074995B1 (de) | 1999-08-03 | 2005-10-26 | STMicroelectronics S.r.l. | Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung |
US6343033B1 (en) * | 2000-02-25 | 2002-01-29 | Advanced Micro Devices, Inc. | Variable pulse width memory programming |
US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
EP1450373B1 (de) | 2003-02-21 | 2008-08-27 | STMicroelectronics S.r.l. | Phasenwechselspeicheranordnung |
US6625054B2 (en) * | 2001-12-28 | 2003-09-23 | Intel Corporation | Method and apparatus to program a phase change memory |
US6914801B2 (en) * | 2003-05-13 | 2005-07-05 | Ovonyx, Inc. | Method of eliminating drift in phase-change memory |
US7085154B2 (en) * | 2003-06-03 | 2006-08-01 | Samsung Electronics Co., Ltd. | Device and method for pulse width control in a phase change memory device |
KR100512181B1 (ko) | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
KR100647218B1 (ko) * | 2004-06-04 | 2006-11-23 | 비욘드마이크로 주식회사 | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 |
US7327602B2 (en) * | 2004-10-07 | 2008-02-05 | Ovonyx, Inc. | Methods of accelerated life testing of programmable resistance memory elements |
-
2005
- 2005-07-06 KR KR1020050060848A patent/KR100794654B1/ko active IP Right Grant
- 2005-12-12 US US11/301,322 patent/US7486536B2/en active Active
- 2005-12-20 JP JP2005367139A patent/JP2007018681A/ja active Pending
- 2005-12-23 CN CN2005101362513A patent/CN1892889B/zh active Active
- 2005-12-30 DE DE102005063287.4A patent/DE102005063287B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
US7486536B2 (en) | 2009-02-03 |
CN1892889A (zh) | 2007-01-10 |
DE102005063287B4 (de) | 2015-02-12 |
JP2007018681A (ja) | 2007-01-25 |
US20070008769A1 (en) | 2007-01-11 |
KR100794654B1 (ko) | 2008-01-14 |
CN1892889B (zh) | 2010-12-01 |
KR20070005823A (ko) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005063287B4 (de) | Phasenänderungsspeicherbauelement und Programmierverfahren | |
DE102009050746B4 (de) | Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher | |
US10283198B2 (en) | Apparatuses and methods of reading memory cells based on response to a test pulse | |
DE102008029121B4 (de) | Schaltung zum Programmieren eines Speicherelements | |
DE60315613T2 (de) | Schreibschaltung für Phasenwechsel-Speicher | |
DE602004008833T2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und deren Steuerungsverfahren | |
DE102004039977B4 (de) | Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle | |
DE102008032058B4 (de) | Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren | |
DE102006000618A1 (de) | Speichervorrichtung | |
DE102004025975B4 (de) | Phasenänderungsspeicherbauelement und Programmierverfahren | |
DE102005004338B4 (de) | Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren | |
DE102004063767B4 (de) | Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld | |
DE60301112T2 (de) | Digitale Speicheranordnung | |
DE102006033389B4 (de) | Phasenänderungsspeicherbauelement | |
DE102008018955B4 (de) | Auf Strombereich abgestimmte Messarchitektur für Multipegel-Phasenänderungsspeicher | |
DE102009035954B4 (de) | Verfahren zum Programmieren von Spezifischer-Widerstand-Änderungs-Speichern und Halbleiterbauelement | |
DE102008030217A1 (de) | Programmierverfahren mit lokal optimierten Schreibparametern | |
DE102008030418B4 (de) | Quasi-Differenzielle Leseoperation | |
DE102008038371A1 (de) | Speicher mit variablem Widerstand und Betriebsverfahren desselben | |
DE102005030143B4 (de) | Speicherelement für eine nichtflüchtige Speicherung unter Verwendung von Widerstandselementen | |
DE102008028935A1 (de) | Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren | |
DE102011083180A1 (de) | Auslesungsverteilungsverwaltung für Phasenwechselspeicher | |
DE102008010713A1 (de) | Phasenwechselspeichereinrichtung | |
DE102004016408A1 (de) | Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren | |
DE112007001750T5 (de) | Phasenwechselspeicherbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |