DE102005063287B4 - Phasenänderungsspeicherbauelement und Programmierverfahren - Google Patents

Phasenänderungsspeicherbauelement und Programmierverfahren Download PDF

Info

Publication number
DE102005063287B4
DE102005063287B4 DE102005063287.4A DE102005063287A DE102005063287B4 DE 102005063287 B4 DE102005063287 B4 DE 102005063287B4 DE 102005063287 A DE102005063287 A DE 102005063287A DE 102005063287 B4 DE102005063287 B4 DE 102005063287B4
Authority
DE
Germany
Prior art keywords
state
memory cell
pulse
phase change
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005063287.4A
Other languages
English (en)
Other versions
DE102005063287A1 (de
Inventor
Hye-jin Kim
Du-Eung Kim
Kwang-Jin Lee
Yu-Hwan Ro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005063287A1 publication Critical patent/DE102005063287A1/de
Application granted granted Critical
Publication of DE102005063287B4 publication Critical patent/DE102005063287B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0083Write to perform initialising, forming process, electro forming or conditioning
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0092Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Abstract

Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement mit wenigstens einer Mehrzustands-Speicherzelle, bei dem – die Mehrzustands-Speicherzelle zum Programmieren eines Datenwertes in einen einzustellenden Zustand von den Mehrfachzuständen versetzt wird, der mit dem Datenwert korrespondiert, – wozu ein erster Impuls (100) mit von dem einzustellenden Zustand unabhängiger Impulsform an die Mehrzustands-Speicherzelle angelegt wird und ein zweiter Impuls (101, 102, 103, 104) mit variabel von dem einzustellenden Zustand abhängiger Impulsform angelegt wird, um die Speicherzelle in diesen Zustand zu versetzen.

Description

  • Die Erfindung bezieht sich auf ein Phasenänderungsspeicherbauelement und auf ein Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement.
  • Der Bedarf an Halbleiterspeicherbauelementen mit wahlfreiem Zugriff, die eine hohe Integrationsdichte und eine hohe Speicherkapazität aufweisen, wächst ständig. Derzeit werden vor allem Flashspeicher als derartige Halbleiterspeicherbauelemente in tragbaren elektronischen Geräten eingesetzt. Es sind auch bereits weitere Arten von Halbleiterspeicherbauelementen vorgeschlagen worden, die einen Kondensator benutzen, der aus einem nichtflüchtig speichernden Material anstelle des typischerweise flüchtig speichernden Material eines dynamischen Direktzugriffsspeichers (DRAM) hergestellt ist. Derartige Bauelemente umfassen ferroelektrische Direktzugriffsspeicher (FRAM), die ferroelektrische Kondensatoren verwenden, magnetische Direktzugriffsspeicher (MRAM), die magnetoresistive Tunnelschichten (TMR-Schichten) verwenden, und Phasenänderungsspeicher (PRAM), die typischerweise Chalcogenidverbindungen bzw. Chalcogenidlegierungen einsetzen. Die Phasenänderungsspeicherbauelemente können einfacher als andere nichtflüchtige Speicherbauelemente hergestellt werden und weisen Vorteile hinsichtlich hoher Speicherkapazitäten bei niedrigen Kosten auf.
  • 1 veranschaulicht im Ersatzschaltbild eine Speicherzelle 10 eines herkömmlichen Phasenänderungsspeicherbauelements, die aus einem variablen Widerstand C und einem Zugriffstransistor M aufgebaut ist. Der variable Widerstand C ist mit einer Bitleitung BL verbunden, während der Zugriffstransistor M zwischen den variablen Widerstand C und eine Massespannung eingeschleift ist. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors M gekoppelt. Wenn eine vorgegebene Spannung an die Wortleitung WL angelegt wird, wird der Zugriffstransistor M leitend geschaltet und versorgt den variablen Widerstand C mit einem Strom über die Bitleitung BL.
  • Der variable Widerstand C beinhaltet in nicht gezeigter Weise ein Phasenänderungs- bzw. Phasenwechselmaterial, das in einem von zwei stabilen Zuständen konditioniert ist, bei denen es sich insbesondere um eine kristallinen Zustand und einen amorphen Zustand handeln kann. Das Phasenänderungsmaterial wechselt abhängig vom Strom Ic, der über die Bitleitung BL zugeführt wird, in den kristallinen oder den amorphen Zustand. In den Phasenänderungsspeicher werden dementsprechend Daten unter Benutzung einer solchen Charakteristik des Phasenänderungsmaterials programmiert.
  • 2 veranschaulicht diagrammatisch eine Konditionierungskennlinie 1 für den amorphen Zustand und eine Konditionierungskennlinie 2 für den kristallinen Zustand, jeweils abgetragen als Temperatur in Abhängigkeit von der Zeit. Wie aus 2 ersichtlich, wechselt das Phasenänderungsmaterial in den amorphen Zustand, wenn es rasch abgekühlt bzw. abgeschreckt wird, nachdem es zuvor mittels Stromzufuhr für eine Zeitspanne T1 auf eine hohe Temperatur über seinem Schmelzpunkt Tm aufgeheizt wurde. Der amorphe Zustand wird üblicherweise als Rücksetzzustand bzw. als Speicherung eines Datenwertes ”1” betrachtet. Andererseits geht das Phasenänderungsmaterial in den kristallinen Zustand, wenn es für eine Zeitspanne T2 länger als die Zeitspanne T1 auf eine Temperatur höher als seine Kristallisationstemperatur Tc und niedriger als seine Schmelztemperatur Tm aufgeheizt und dann langsam abgekühlt wird. Der kristalline Zustand wird üblicherweise als Setzzustand bzw. als Speicherung eines Datenwertes ”0” betrachtet. Die Speicherzelle besitzt einen variablen Widerstand, der vom Anteil an amorphem Volumen des Phasenänderungsmaterials abhängig ist. Der Widerstand der Speicherzelle ist im amorphen Zustand am höchsten und im kristallinen Zustand am niedrigsten.
  • In jüngerer Zeit wurden verschiedentlich Technologien zum Speichern von mehr als 2 Bit in einer einzigen Speicherzelle vorgeschlagen. Eine derartige Speicherzelle wird als Mehrzustands-Speicherzelle oder Mehrpegelzelle (MLC) bezeichnet. Im Fall eines Phasenänderungsspeicherbauelements bedeutet dies, dass eine Mehrpegelzelle zusätzlich zum Rücksetzzustand und zum Setzzustand in einem oder mehreren Zwischenzuständen betreibbar ist. Ein Programmierverfahren für einen Phasenänderungsspeicher mit Mehrpegelzellen ist z. B. in der Patentschrift US 6.625.054 offenbart. 3 veranschaulicht diagrammatisch ein entsprechendes herkömmliches Datenprogrammierverfahren. Wie aus 3 ersichtlich, ist die Speicherzelle in vier Zuständen gemäß verschiedenen Abfallzeiten eines Stromimpulses betreibbar. Wenn der Rücksetzzustand der Speicherzelle einem Datenwert <1,1> und der Setzzustand der Speicherzelle einem Datenwert <0,0> entspricht, ist diese Speicherzelle außerdem in Zuständen mit den Datenwerten <1,0> und <0,1> betreibbar, jeweils abhängig vom amorphen Volumenanteil des Phasenänderungsmaterials. Die Speicherzelle wird somit durch Steuerung der Abfallzeit des der Speicherzelle zugeführten Stromimpulses in ihre verschiedenen Zustände gesteuert. Dabei wird die Eigenschaft verwendet, dass das amorphe Volumen des Phasenänderungsmaterials mit längerer Abfallzeit des Stromimpulses kleiner wird.
  • Bei diesem herkömmlichen Phasenänderungsspeicherbauelement tritt jedoch das Problem auf, dass das amorphe Volumen des Phasenänderungsmaterials abhängig davon variiert, in welchem Zustand sich die Speicherzelle bzw. das Phasenänderungsmaterial zuvor befunden hat, wenn der Stromimpuls an die ausgewählte Speicherzelle angelegt wird. Wird beispielsweise der Fall der Programmierung einer Speicherzelle von <1,0> in <0,1> mit dem Fall der Programmierung einer Speicherzelle von <0,0> in <0,1> verglichen, kann es sein, dass das amorphe Volumen des Phasenänderungsmaterials aufgrund des vorherigen Zustands variiert, obwohl in beiden Fällen die Speicherung des Datenwertes <0,1> in der Speicherzelle resultiert. Bei wiederholten derartigen Übergängen zwischen den Datenzuständen wird es dadurch eventuell unmöglich, die Datenzustände durch das amorphe Volumen des Phasenänderungsmaterials korrekt voneinander zu unterscheiden, d. h. das herkömmliche Phasenänderungsspeicherbauelement ist möglicherweise nicht mehr in der Lage, zuverlässig einen genauen Programmiervorgang auszuführen, da es Daten programmiert, ohne den vorherigen Datenzustand zu berücksichtigen.
  • Die Offenlegungsschrift US 2003/0218904 A1 offenbart ein Phasenänderungsspeicherbauelement und ein zugehöriges Programmierverfahren, bei dem zur Programmierung einer Speicherzelle sequentiell ein erster und ein zweiter Stromimpuls angelegt werden, wobei für den zweiten Impuls eine vom Herstellungsprozess und Materialschwankungen bezüglich der Phasenübergangsmaterialien und des Speicherzellenaufbaus abhängige Impulsform gewählt wird, insbesondere durch variables Festlegen von Maximal- und Minimalwerten sowie Abfallzeit und Pulsbreite des Impulses abhängig von der Struktur und dem Typ des benutzten Phasenübergangsmaterials und von thermischen Betriebsbedingungen des Speicherbauelements. Die Impulsform für den ersten Impuls wird unabhängig von diesen Einflussparametern gleichbleibend, z. B. in einer Rechteckform, derart gewählt, dass die Speicherzelle in einen bestimmten vorgebbaren Zustand versetzt wird.
  • Die Offenlegungsschrift EP 1 450 373 A1 offenbart ein Phasenänderungsspeicherbauelement mit Mehrzustands-Speicherzellen und ein zugehöriges Programmierverfahren, bei dem in einer Verfahrensvariante zunächst ein Stromimpuls angelegt und dann ein Verifzierungsvorgang durchgeführt wird. Wenn letzterer ergibt, dass der gewünschte Zustand noch nicht erreicht ist, wird ein weiterer Impuls mit erhöhter oder verringerter Stromamplitude angelegt. Diese Vorgehensweise wird mit sukzessiv zunehmender oder abnehmender Stromamplitude wiederholt, bis die Verifizierung das Vorliegen des gewünschten Zustands ergibt. Alternativ wird eine Mehrpegelprogrammierung vorgeschlagen, bei der unterschiedliche Stromamplituden für die verschiedenen möglichen Speicherzellenzustände vorgesehen sind und zum Programmieren der Speicherzelle in den jeweils gewünschten Zustand ein einzelner Stromimpuls mit der entsprechenden Stromamplitude angelegt wird.
  • Die Patentschrift US 3.922.648 offenbart ein Verfahren zum Rücksetzen von Speicherzellen eines Phasenänderungsspeicherbauelements unter Verwendung einer Abfolge von Rücksetzspannungsimpulsen, die um einen Bruchteil einer Recovery-Zeitspanne voneinander beabstandet sind und jeweils einen über einem temporären Schwellenspannungswert liegenden Spannungswert aufweisen.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines neuartigen Phasenänderungsspeicherbauelements und eines neuartigen Datenprogrammierverfahrens hierfür zugrunde, die ein zuverlässiges Programmieren von Daten ermöglichen, das insbesondere unabhängig vom vorherigen Zustand der Phasenänderungsspeicherzelle ist.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Datenprogrammierverfahrens mit den Merkmalen des Anspruchs 1 oder 7 und eines Phasenänderungsspeicherbauelements mit den Merkmalen des Anspruchs 9.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 ein Ersatzschaltbild einer herkömmlichen Speicherzelle eines Phasenänderungsspeicherbauelements,
  • 2 ein Kennliniendiagramm eines Phasenänderungsmaterials für die Speicherzelle Von 1,
  • 3 Diagramme zur Veranschaulichung eines erfindungsgemäßen Verfahrens zum Programmieren eines Phasenänderungsspeicherbauelements mit Mehrpegelzellen,
  • 4 ein schematisches Blockdiagramm eines erfindungsgemäßen Phasenänderungsspeicherbauelements,
  • 5 ein schematisches Blockdiagramm zur Veranschaulichung mehrerer Zustände eines im Speicherbauelement von 4 verwendeten Phasenänderungsmaterials und
  • 6 und 7 Diagramme zur Veranschaulichung von Verfahren zur Programmierung eines Phasenänderungsspeicherbauelements gemäß der Erfindung.
  • Ein erfindungsgemäßes Phasenänderungsspeicherbauelement 500 ist in 4 mit einem repräsentativen Teil veranschaulicht, der eine Mehrpegelzelle bzw. Mehrzustands-Speicherzelle 510 und einen Programmierimpulsgenerator 530 umfasst. Die Speicherzelle 510 weist einen variablen Widerstand 520 und einen Zugriffstransistor M1 auf. Der Zugriffstransistor M1 ist zwischen den variablen Widerstand 520 und eine Massespannung eingeschleift. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors M1 gekoppelt. Wenn der Zugriffstransistor M1 leitend geschaltet wird, wird der variable Widerstand 520 über die Bitleitung BL mit einem Strom Ic versorgt. Der Zugriffstransistor M1 kann z. B. als Diode implementiert sein.
  • Der variable Widerstand 520 umfasst eine obere Elektrode 521, ein Phasenänderungsmaterial 522, einen Kontaktstift (CP) 524 und eine untere Elektrode 525. Die obere Elektrode 521 ist mit der Bitleitung BL verbunden. Die untere Elektrode 525 ist einerseits mit dem Kontaktstift 524 und andererseits mit dem Zugriffstransistor M1 verbunden. Der Kontaktstift 524 wird auch als Heizstift bezeichnet und besteht aus einem elektrisch leitfähigen Material, z. B. Titannitrid (TiN). Das Phasenänderungsmaterial 522 befindet sich zwischen der oberen Elektrode 521 und dem Kontaktstift 524.
  • Der Zustand des Phasenänderungsmaterials 522 ist in Abhängigkeit von der Amplitude, der Dauer und der Abfallzeit eines jeweiligen Stromimpulses variabel. Ein schraffierter Teil 523 bezeichnet in 4 einen amorphen Teil des Phasenänderungsmaterials. Mit häufigem Wechsel zwischen dem amorphen Zustand und dem kristallinen Zustand wird der amorphe Volumenanteil allmählich geringer, wenn keine Gegenmaßnahmen getroffen werden.
  • Die Speicherzelle 510 kann abhängig vom Stromimpuls, der vom Programmierimpulsgenerator 530 geliefert wird, in mehr als zwei Zuständen konditioniert sein, was als Multi- oder Mehrfachzustand bezeichnet wird. Die Speicherzelle 510 wird durch den amorphen Volumenanteil 523 des Phasenänderungsmaterials 522 in einen der Mehrfachzustände gesetzt. Der Widerstandswert des variablen Widerstands 520 hängt vom amorphen Volumenanteil 523 des Phasenänderungsmaterials 522 ab.
  • Der Programmierimpulsgenerator 530 empfängt Mehrbitdaten und stellt dann für die Programmierung jedes Datenwertes in der betreffenden Speicherzelle 510 zwei Stromimpulse bereit, wobei er bei Bedarf auch in der Lage ist, mehr als zwei Stromimpulse zu liefern. Ein erster Impuls 531 dient zum Initialisieren des Phasenänderungsmaterials 522 in je nach Bedarf bzw. Wahl einen Rücksetzzustand oder Setzzustand. Ein zweiter Impuls 532 dient zum Programmieren der Speicherzelle 510 in einen der Mehrfachzustände. Der erste Impuls 531 weist unabhängig von Eingabedaten stets die gleiche Impulsform auf, während die Impulsform des zweiten Impulses 532 abhängig von Eingabedaten variabel gewählt wird. Insbesondere ist der zweite Impuls 532 in seiner Abfallzeit, Amplitude und/oder Dauer gemäß den verschiedenen Mehrfachzuständen variabel einstellbar. Es ist für den Programmierimpulsgenerator 530 insbesondere möglich, verschiedene Stromimpulse bereitzustellen, wie sie in den 6 und 7 gezeigt sind, und/oder solche, wie sie in der oben angegebenen Patentschrift US 6.625.054 offenbart sind.
  • 5 veranschaulicht die Mehrfachzustände des Phasenanderungsmaterials (GST) von 4. Wie aus 5 ersichtlich, wird eine jeweilige Speicherzelle in einen der vier Zustände gemäß dem Zustand des Phasenänderungsmaterials konditioniert und kann dadurch 2 Bit an Daten speichern. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <1,1> speichert, wird dem amorphen Zustand oder Rücksetzzustand als <1,1>-Zustand zugeordnet. Der <1,1>-Zustand hat den größten amorphen Volumenanteil und den höchsten Widerstand. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <0,0> speichert, wird dem kristallinen Zustand oder Setzzustand als <0,0>-Zustand zugeordnet. Der (0,0>-Zustand besitzt den geringsten amorphen Volumenanteil von praktisch gleich null und den niedrigsten Widerstand. Der Zustand, in welchem das Phasenänderungsmaterial den Datenwert <1,0> speichert, ist als erster Zwischenzustand zwischen dem amorphen Zustand und dem kristallinen Zustand konditioniert. Der <1,0>-Zustand weist einen geringeren amorphen Volumenanteil und einen niedrigeren Widerstand auf als der <1,1>-Zustand. Der Zustand in welchem das Phasenänderungsmaterial den Datenwert <0,1> speichert, ist als zweiter Zwischenzustand zwischen dem amorphen Zustand und dem kristallinen Zustand konditioniert. Der <0,1>-Zustand besitzt einen geringeren amorphen Volumenanteil und einen niedrigeren Widerstand als der <1,0>-Zustand.
  • Die 6 und 7 veranschaulichen in Signalverlaufsdiagrammen vorteilhafte Impulse und Impulsformen, wie sie in Verfahren zum Programmieren eines Phasenänderungsspeicherbauelements gemäß der Erfindung verwendbar sind. Die Teilbilder a bis d von 6 beziehen sich auf den Fall einer Initialisierung der Speicherzelle in den Rücksetzzustand, während sich die Teilbilder a bis d von 7 auf den Fall einer Initialisierung der Speicherzelle in den Setzzustand beziehen.
  • In den Teilbildern a bis d von 6 sind jeweils ein erster und zweiter Impuls zum Programmieren von Daten nach dem Initialisieren der Speicherzelle in den Rücksetzzustand dargestellt, wobei der erste Impuls seine Impulsform konstant beibehält, während der zweite Impuls eine von den Mehrfachzuständen abhängig variable Impulsform aufweist. Das Teilbild a veranschaulicht den Fall, bei dem der zweite Impuls in der Abfallzeit variiert, das Teilbild b zeigt den Fall, in welchem der zweite Impuls in der Amplitude variiert, das Teilbild c veranschaulicht den Fall, in welchem der zweite Impuls in seiner Dauer variiert und das Teilbild d zeigt den Fall, in welchem der zweite Impuls in seiner Amplitude und Dauer variiert.
  • Detaillierter erläutert, bleibt im Teilbild a von 6 die Form des ersten Impulses 100 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 101, 102, 103 und 104 voneinander in ihrer Abfallzeit in Abhängigkeit von den Mehrfachzuständen unterscheiden. Die Abfallzeit ist hierbei als diejenige Zeitdauer definiert, die der Strom Ic braucht, um vom maximalen Pegel auf den minimalen Pegel abzufallen. Wie in 2 veranschaulicht, ist der amorphe Volumenanteil des Phasenänderungsmaterials je nach Abkühlzeit bzw. Abschreckzeit variabel. Daher kann die Speicherzelle durch Steuerung der Abfallzeit des zweiten Impulses in einen gewünschten Zustand programmiert werden.
  • Der erste Impuls 100 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig vom vorherigen Zustand. Die zweiten Impulse 101 bis 104, die sich in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden, werden dann zum Programmieren der Speicherzelle in einen jeweils gewünschten Zustand benutzt. Der zweite Impuls 101 hat eine Abfallzeit von fast gleich null. Wenn der zweite Impuls 101 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls 102 hat eine Abfallzeit von T1–T0. Wenn der zweite Impuls 102 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 103 hat eine Abfallzeit von T2–T0, die länger als die Abfallzeit T1–T0 ist. Wenn der zweite Impuls 103 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 104 hat eine Abfallzeit von T3–T0, die länger als die Abfallzeit T2–T0 ist. Wenn der zweite Impuls 104 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Die zweiten Impulse 101 bis 104 mit den variablen Abfallzeiten sind im allgemeinen praktikabler als die in 3 gezeigten Impulse.
  • Im Fall von Teilbild d der 6 bleibt der erste Impuls 200 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 201, 202, 203 und 204 voneinander in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden. Hierbei ist die Impulsamplitude als der maximale Pegel des Stroms Ic definiert. Wie aus 2 ersichtlich, variiert das amorphe Volumen des Phasenänderungsmaterials mit der Temperatur, so dass die Speicherzelle durch Steuern der Amplitude des zweiten Impulses in einen gewünschten Zustand programmiert werden kann.
  • Der erste Impuls 200 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig vom vorhergehenden Zustand. Die zweiten Impulse 201 bis 204, die sich in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 201 hat beispielsweise die Amplitude 10. Wenn der zweite Impuls 201 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls 202 hat eine Amplitude I1 kleiner als 10. Wenn der zweite Impuls 202 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 203 hat eine Amplitude 12 kleiner als I1. Wenn der zweite Impuls 203 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 204 hat eine Amplitude 13 kleiner als 12. Wenn der zweite Impuls 204 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert.
  • Im Fall des Teilbilds c von 6 bleibt der erste Impuls 300 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 301, 302, 303 und 304 voneinander in ihrer Dauer bzw. Pulsbreite abhängig von den Mehrfachzuständen unterscheiden. Hierbei ist die Dauer als diejenige Zeit definiert, während der ein maximaler Pegel des Stroms Ic aufrechterhalten wird. Wie in 2 veranschaulicht, variiert der amorphe Volumenanteil des Phasenänderungsmaterials mit der Dauer der Temperatureinwirkung, so dass die Speicherzelle durch Steuern der Dauer des zweiten Impulses in einen gewünschten Zustand programmiert werden kann.
  • Der erste Impuls 300 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig von ihrem vorherigen Zustand. Die zweiten Impulse 301 bis 304, die sich in ihrer Dauer bzw. Pulsbreite gemäß den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 301 weist eine Dauer von D1–D0 auf. Wenn der zweite Impuls 301 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls 302 hat eine Dauer von D2–D0, die länger als D1–D0 ist. Wenn der zweite Impuls an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 303 hat eine Dauer von D3–D0, die länger ist als D2–D0. Wenn der zweite Impuls 203 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 304 hat eine Dauer von D4–D0, die länger ist als D3–D0. Wenn der zweite Impuls 304 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert.
  • Im Fall des Teilbilds d von 6 bleibt der erste Impuls 400 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 401, 402, 403 und 404 voneinander in ihrer Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden. Wie aus 2 ersichtlich, variiert der amorphe Volumenanteil des Phasenänderungsmaterials mit der Maximaltemperatur und der Dauer der Temperatureinwirkung. Daher kann die Speicherzelle durch Steuern der Dauer und der Amplitude des zweiten Impulses in einen gewünschten Zustand programmiert werden.
  • Der erste Impuls 400 initialisiert die Speicherzelle in den Rücksetzzustand unabhängig von deren vorherigem Zustand. Die zweiten Impulse 401 bis 404 unterscheiden sich in ihrer Dauer und Amplitude gemäß den Mehrfachzuständen und werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der erste Impuls 401 weist eine Amplitude von 10 und eine Dauer von D1–D0 auf. Wenn der zweite Impuls 401 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert. Der zweite Impuls 402 weist eine Amplitude I1 kleiner als 10 und eine Dauer D2–D0 länger als D1–D0 auf. Wenn der zweite Impuls 402 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 403 weist eine Amplitude 12 kleiner als I1 und eine Dauer D3–D0 länger als D2–D0 auf. Wenn der zweite Impuls 403 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 404 weist eine Amplitude 13 kleiner als 12 und eine Dauer D4–D0 länger als D3–D0 auf. Wenn der zweite Impuls 404 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert.
  • Wenn im Fall von 6 die Speicherzelle in den <1,1>-Zustand programmiert werden soll, kann jeweils der erste Impuls 100, 200, 300, 400 allein verwendet werden, d. h. der jeweilige zweite Impuls 101, 201, 301, 401 wird nicht unbedingt benötigt. Bei den Programmierschemata von 6 wird die Speicherzelle stets vom Rücksetzzustand aus programmiert, wobei ermöglicht wird, einen exakten Programmiervorgang auszuführen, ohne dass die Programmierung durch den vorherigen Zustand beeinflusst wird.
  • In den Fällen der Teilbilder a bis d von 7 sind erste und zweite Impulse zum Programmieren von Daten nach Initialisieren der Speicherzelle in den Setzzustand gezeigt, wobei der erste Impuls seine Impulsform konstant beibehält, während der zweite Impuls seine Impulsform variabel in Abhängigkeit von den Mehrfachzuständen ändert. Das Teilbild a veranschaulicht den Fall, in welchem der zweite Impuls in seiner Abfallzeit variiert. Das Teilbild b veranschaulicht den Fall, in welchem der zweite Impuls in seiner Amplitude variiert. Das Teilbild c veranschaulicht den Fall, in welchem der zweite Impuls in seiner Dauer variiert, und das Teilbild d veranschaulicht den Fall, in welchem der zweite Impuls in seiner Amplitude und Dauer variiert.
  • Im Teilbild a von 7 behält der erste Impuls 600 unabhängig von den Mehrfachzuständen seine Form bei, während sich die zweiten Impulse 601, 602, 603 und 604 voneinander in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden.
  • Der erste Impuls 600 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse 601 bis 604, die sich in ihrer Abfallzeit abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 601 weist eine Abfallzeit von T1–T0 auf. Wenn der zweite Impuls 601 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls 602 besitzt eine Abfallzeit von T2–T0 kürzer als T1–T0. Wenn der zweite Impuls 602 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 603 weist eine Abfallzeit T3–T0 kürzer als T2–T0 auf. Wenn der zweite Impuls 603 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 604 weist eine Abfallzeit von annähernd null auf. Wenn der zweite Impuls 604 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert.
  • Im Fall des Teilbilds b von 7 bleibt der erste Impuls unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 701, 702, 703 und 704 voneinander in ihrer Impulsamplitude abhängig von den Mehrfachzuständen unterscheiden.
  • Der erste Impuls 700 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse 701 bis 704, die sich in ihrer Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 701 weist z. B. eine Amplitude 10 auf. Wenn er an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls 702 besitzt eine Amplitude I1 größer als 10. Wenn der zweite Impuls 702 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Die zweite Impuls 703 besitzt eine Amplitude 12 größer als 11. Wenn der zweite Impuls 703 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 704 besitzt eine Amplitude 13 größer als 12. Wenn der zweite Impuls 704 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert.
  • Im Fall des Teilbilds c von 7 bleibt der erste Impuls 800 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 801, 802, 803 und 804 voneinander in ihrer Dauer bzw. Pulsbreite abhängig von den Mehrfachzuständen unterscheiden.
  • Der erste Impuls 800 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse 801 bis 804, die sich in ihrer Dauer bzw. Pulsbreite gemäß den Mehrfachzuständen unterscheiden, werden zum Programmieren der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 801 weist eine Dauer von D1–D0 auf. Wenn der zweite Impuls 801 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls 802 besitzt eine Dauer von D2–D0 kürzer als D1–D0. Wenn der zweite Impuls 802 an die Speicherzelle angelegt wird, wird die Speicherzelle in den <0,1>-Zustand programmiert. Der zweite Impuls 803 besitzt eine Dauer von D3–D0 kürzer als D2–D0. Wenn der zweite Impuls 803 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 804 besitzt eine Dauer D4–D0 kürzer als D3–D0. Wenn der zweite Impuls 804 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert.
  • Im Fall des Teilbilds d von 7 bleibt der erste Impuls 900 unabhängig von den Mehrfachzuständen konstant, während sich die zweiten Impulse 901, 902, 903 und 904 voneinander in Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden.
  • Der erste Impuls 900 initialisiert die Speicherzelle unabhängig von deren vorherigem Zustand in den Setzzustand. Die zweiten Impulse 901 bis 904, die sich in ihrer Dauer und Amplitude abhängig von den Mehrfachzuständen unterscheiden, werden zur Programmierung der Speicherzelle in einen gewünschten Zustand benutzt. Der zweite Impuls 901 weist eine Amplitude von 10 und eine Dauer von D1–D0 auf. Wenn der zweite Impuls 901 an die Speicherzelle angelegt wird, wird diese in den <0,0>-Zustand programmiert. Der zweite Impuls 902 besitzt eine Amplitude I1 größer als 10 und eine Dauer D2–D0 kürzer als D1–D0. Wenn der zweite Impuls 902 an die Speicherzelle angelegt wird, wird diese in den <0,1>-Zustand programmiert. Der zweite Impuls 903 besitzt eine Amplitude 12 größer als I1 und eine Dauer D3–D0 kürzer D2–D0. Wenn der zweite Impuls 902 an die Speicherzelle angelegt wird, wird diese in den <1,0>-Zustand programmiert. Der zweite Impuls 904 besitzt eine Amplitude 13 größer als 12 und eine Dauer D4–D0 kürzer D3–D0. Wenn der zweite Impuls 904 an die Speicherzelle angelegt wird, wird diese in den <1,1>-Zustand programmiert.
  • Wenn im Fall von 4 die Speicherzelle in den <0,0>-Zustand programmiert werden soll, genügt hierfür bereits der erste Impuls 600, 700, 800 bzw. 900, d. h. der jeweilige zweite Impuls 601, 701, 801 bzw. 901 ist hierfür nicht zwingend erforderlich.
  • Bei den Programmierschemata von 7 wird die Speicherzelle stets vom Rücksetzzustand aus programmiert, was wiederum die Ausführung eines exakten Programmiervorgangs ermöglicht, der nicht vom vorherigen Speicherzellenzustand beeinflusst wird.
  • Erfindungsgemäß wird somit die Speicherzelle nach ihrer Initialisierung in den Rücksetzzustand oder in den Setzzustand korrekt programmiert, ohne dass dies vom vorherigen Zustand der Speicherzelle beeinflusst wird.

Claims (13)

  1. Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement mit wenigstens einer Mehrzustands-Speicherzelle, bei dem – die Mehrzustands-Speicherzelle zum Programmieren eines Datenwertes in einen einzustellenden Zustand von den Mehrfachzuständen versetzt wird, der mit dem Datenwert korrespondiert, – wozu ein erster Impuls (100) mit von dem einzustellenden Zustand unabhängiger Impulsform an die Mehrzustands-Speicherzelle angelegt wird und ein zweiter Impuls (101, 102, 103, 104) mit variabel von dem einzustellenden Zustand abhängiger Impulsform angelegt wird, um die Speicherzelle in diesen Zustand zu versetzen.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass der erste Impuls dazu angelegt wird, die Speicherzelle in einen Rücksetzzustand oder in einen Setzzustand zu versetzen.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der zweite Impuls abhängig vom einzustellenden Zustand der Speicherzelle in seiner Abfallzeit und/oder in seiner Amplitude und/oder in seiner Dauer variiert wird.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Abfallzeit des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle länger oder vom Rücksetzzustand zum Setzzustand der Speicherzelle kürzer gewählt wird.
  5. Verfahren nach Anspruch 3 oder 4, weiter dadurch gekennzeichnet, dass die Amplitude des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle niedriger oder vom Setzzustand zum Rücksetzzustand der Speicherzelle höher gewählt wird.
  6. Verfahren nach einem der Ansprüche 3 bis 5, weiter dadurch gekennzeichnet, dass die Dauer des zweiten Impulses vom Rücksetzzustand zum Setzzustand der Speicherzelle länger oder vom Setzzustand zum Rücksetzzustand der Speicherzelle kürzer gewählt wird.
  7. Verfahren zur Programmierung von Daten in ein Phasenänderungsspeicherbauelement mit wenigstens einer Mehrzustands-Speicherzelle, bei dem – die Mehrzustands-Speicherzelle zum Programmieren eines Datenwertes in einen einzustellenden Zustand von den Mehrfachzuständen versetzt wird, der mit dem Datenwert korrespondiert, – wozu die Speicherzelle durch Anlegen eines vom einzustellenden Zustand unabhängigen ersten Impulses (100) in einen ersten Zustand initialisiert wird und ein zweiter Impuls (101 bis 104) mit variabel von dem einzustellenden Zustand abhängiger Impulsform dann angelegt wird, wenn der einzustellende Zustand nicht der erste Zustand ist, um die Speicherzelle vom ersten Zustand in den einzustellenden Zustand zu versetzen.
  8. Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, dass der erste Zustand ein Rücksetzzustand oder ein Setzzustand der Speicherzelle ist.
  9. Phasenänderungsspeicherbauelement mit – einer Mehrzustands-Speicherzelle (510) und – einem Programmierimpulsgenerator (530) zum Anlegen von Programmierimpulsen an die Speicherzelle, dadurch gekennzeichnet, dass – der Programmierimpulsgenerator (530) dafür eingerichtet ist, einen ersten Impuls und einen zweiten Impuls an die Speicherzelle anzulegen, um diese in einen je nach einem einzuprogrammierenden Datenwert einzustellenden Zustand von den Mehrfachzuständen zu versetzen, wobei die Impulsform des zweiten Impulses variabel vom einzustellenden Zustand abhängt und die Impulsform des ersten Impulses unabhängig vom einzustellenden Zustand ist.
  10. Phasenänderungsspeicherbauelement nach Anspruch 9, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, die Speicherzelle mit dem ersten Impuls in einen Rücksetzzustand oder in einen Setzzustand zu versetzen.
  11. Phasenänderungsspeicherbauelement nach Anspruch 9 oder 10, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit längerer Abfallzeit für einen Übergang der Speicherzeile von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit kürzerer Abfallzeit für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
  12. Phasenänderungsspeicherbauelement nach einem der Ansprüche 9 bis 11, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit kleinerer Amplitude für einen Übergang der Speicherzelle von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit einer höheren Amplitude für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
  13. Phasenänderungsspeicherbauelement nach einem der Ansprüche 9 bis 12, weiter dadurch gekennzeichnet, dass der Programmierimpulsgenerator dafür eingerichtet ist, den zweiten Impuls mit einer längeren Dauer für einen Übergang der Speicherzelle von einem Rücksetzzustand in einen Setzzustand bereitzustellen oder den zweiten Impuls mit einer kürzeren Dauer für einen Übergang der Speicherzelle vom Setzzustand in den Rücksetzzustand bereitzustellen.
DE102005063287.4A 2005-07-06 2005-12-30 Phasenänderungsspeicherbauelement und Programmierverfahren Active DE102005063287B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2005-60848 2005-07-06
KR1020050060848A KR100794654B1 (ko) 2005-07-06 2005-07-06 상 변화 메모리 장치 및 그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
DE102005063287A1 DE102005063287A1 (de) 2007-01-11
DE102005063287B4 true DE102005063287B4 (de) 2015-02-12

Family

ID=37562671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005063287.4A Active DE102005063287B4 (de) 2005-07-06 2005-12-30 Phasenänderungsspeicherbauelement und Programmierverfahren

Country Status (5)

Country Link
US (1) US7486536B2 (de)
JP (1) JP2007018681A (de)
KR (1) KR100794654B1 (de)
CN (1) CN1892889B (de)
DE (1) DE102005063287B4 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419902B (en) * 2004-11-09 2008-02-13 Schlumberger Holdings Method of cementing expandable tubulars
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
KR101281683B1 (ko) * 2007-02-28 2013-07-03 삼성전자주식회사 전하 트랩형 플래시 메모리 소자의 작동 방법
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101261008B1 (ko) 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치
EP2034536B1 (de) * 2007-09-07 2010-11-17 STMicroelectronics Srl Phasenwechsel-Speichervorrichtung für Multibit-Speicherung
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
KR101246833B1 (ko) 2007-12-20 2013-03-28 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
JP2009266316A (ja) * 2008-04-25 2009-11-12 Semiconductor Technology Academic Research Center メモリ装置、電子機器、相変化メモリ素子への記録方法
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
KR101552209B1 (ko) * 2008-10-17 2015-09-11 삼성전자주식회사 멀티 비트를 프로그램하는 가변 저항 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
US20100195263A1 (en) * 2009-02-02 2010-08-05 Space Charge, LLC Capacitors using carbon-based extensions
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US20110122683A1 (en) * 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
US9064571B2 (en) 2010-03-30 2015-06-23 International Business Machines Corporation Programming at least one multi-level phase change memory cell
KR101198137B1 (ko) 2010-09-03 2012-11-12 에스케이하이닉스 주식회사 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법
US8446758B2 (en) 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8441848B2 (en) * 2011-06-08 2013-05-14 Micron Technology, Inc. Set pulse for phase change memory programming
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
US10068630B2 (en) 2014-08-19 2018-09-04 Sabic Global Technologies B.V. Non-volatile ferroelectric memory cells with multilevel operation
KR20180083619A (ko) * 2017-01-13 2018-07-23 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
KR102634840B1 (ko) * 2018-08-24 2024-02-08 에스케이하이닉스 주식회사 전자 장치
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
US10872664B1 (en) 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US11456415B2 (en) * 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) * 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
US20030218904A1 (en) * 2001-06-29 2003-11-27 Lowrey Tyler A. Programming a phase-change material memory
EP1450373A1 (de) * 2003-02-21 2004-08-25 STMicroelectronics S.r.l. Phasenwechselspeicheranordnung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141241A (ja) * 1992-10-26 1994-05-20 Hitachi Denshi Ltd X線観察装置の信号処理方式
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
EP1074995B1 (de) 1999-08-03 2005-10-26 STMicroelectronics S.r.l. Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6343033B1 (en) 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100512181B1 (ko) 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7327602B2 (en) * 2004-10-07 2008-02-05 Ovonyx, Inc. Methods of accelerated life testing of programmable resistance memory elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) * 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
US20030218904A1 (en) * 2001-06-29 2003-11-27 Lowrey Tyler A. Programming a phase-change material memory
EP1450373A1 (de) * 2003-02-21 2004-08-25 STMicroelectronics S.r.l. Phasenwechselspeicheranordnung

Also Published As

Publication number Publication date
US7486536B2 (en) 2009-02-03
CN1892889B (zh) 2010-12-01
JP2007018681A (ja) 2007-01-25
KR20070005823A (ko) 2007-01-10
DE102005063287A1 (de) 2007-01-11
CN1892889A (zh) 2007-01-10
KR100794654B1 (ko) 2008-01-14
US20070008769A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
DE102005063287B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
US10283198B2 (en) Apparatuses and methods of reading memory cells based on response to a test pulse
DE60315613T2 (de) Schreibschaltung für Phasenwechsel-Speicher
DE102009050746B4 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE102006000618A1 (de) Speichervorrichtung
DE102004063767B4 (de) Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld
DE102008029121B4 (de) Schaltung zum Programmieren eines Speicherelements
DE102008032058B4 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE102004039977B4 (de) Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
DE102005004338B4 (de) Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
DE102004016408B4 (de) Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren
DE102006060424B4 (de) Speicher
DE602004008833T2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und deren Steuerungsverfahren
DE102005030143B4 (de) Speicherelement für eine nichtflüchtige Speicherung unter Verwendung von Widerstandselementen
DE102006033389B4 (de) Phasenänderungsspeicherbauelement
DE102008030418B4 (de) Quasi-Differenzielle Leseoperation
DE102008030217A1 (de) Programmierverfahren mit lokal optimierten Schreibparametern
DE102009035954B4 (de) Verfahren zum Programmieren von Spezifischer-Widerstand-Änderungs-Speichern und Halbleiterbauelement
DE602005004253T2 (de) Speicher, bei dem zum Lesen an die Wortleitung eine Spannungs-Rampe angelegt wird, die mit einem Stromgenerator erzeugt wird
DE102008028935A1 (de) Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren
DE102005055652A1 (de) Mehrimpuls-Rücksetz-Schreibschema für Phasenwechselspeicher
DE102008038371A1 (de) Speicher mit variablem Widerstand und Betriebsverfahren desselben
DE102008010713A1 (de) Phasenwechselspeichereinrichtung
DE102005026663A1 (de) Nichtflüchtiges Speicherbauelement mit ISPP
DE102008030859A1 (de) Konditionierungsvorgänge für Speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final