DE102006045254A1 - Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung - Google Patents
Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung Download PDFInfo
- Publication number
- DE102006045254A1 DE102006045254A1 DE102006045254A DE102006045254A DE102006045254A1 DE 102006045254 A1 DE102006045254 A1 DE 102006045254A1 DE 102006045254 A DE102006045254 A DE 102006045254A DE 102006045254 A DE102006045254 A DE 102006045254A DE 102006045254 A1 DE102006045254 A1 DE 102006045254A1
- Authority
- DE
- Germany
- Prior art keywords
- delay
- driver
- output
- clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Abstract
Eine Verzögerungsregelschleife unterstützt eine erhöhte Betriebsfrequenz in einer Halbleiterspeichervorrichtung. Ein Ausgabetreiber zum Gebrauch in einer Verzögerungsregelschleife weist einen ersten Treiberblock zum Empfang einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines ersten DLL-Takts zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl und einen zweiten Treiberblock einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines zweiten DLL-Takts zur Verringerung eines Stromverbrauchs während eines Schreibvorgangs auf, wobei der erste Treiberblock einen größeren Verzögerungswert als der zweite Treiberblock besitzt.
Description
- Bereich der Erfindung
- Die vorliegende Erfindung betrifft einen technischen Aufbau für eine Halbleitervorrichtung; und insbesondere für eine Halbleiterspeichervorrichtung, wie ein synchroner dynamischer Speicher mit wahlweisem Zugriff mit doppelter Datenrate, wie beispielsweise DDR/DDR2/DDR3-SDRAMs, welche eine Verzögerungsregelschleife (DLL) verwenden.
- Hintergrund
- In einer synchronen Hochgeschwindigkeits-Halbleiterspeichervorrichtung, wie zum Beispiel ein synchroner dynamischer Speicher mit wahlfreiem Zugriff mit doppelter Datenrate (DDR-SDRAM), wird eine Dateneinheit (Eingabe von oder Ausgabe zu) zu anderen Vorrichtungen in Synchronisation mit einem externen Taktsignal übertragen. Das heißt, dass die synchrone Hochgeschwindigkeits-Halbleiterspeichervorrichtung, wie beispielsweise das DDR-SDRAM, einen Eingabe- oder Ausgabevorgang in Synchronisation mit nicht nur einer ansteigenden Flanke sondern auch mit einer abfallende Flanke des externen Taktsignals ausführt. Typischerweise wird in einem System oder einer Schaltung mit einem Halbleiterspeicher ein Taktsignal als ein Referenzsignal zur Einstellung oder Steuerung einer Zeitsteuerung eines Vorgangs bzw. einer Operation oder zur Gewährleistung eines fehlerfreien Hochgeschwindigkeitsbetriebs verwendet. Dementsprechend ist es für einen Hochgeschwindigkeitsbetrieb der Halbleiterspeichervorrichtung erforderlich, dass deren Operationen mit dem externen Taktsignal synchronisiert sind.
- Wenn eine interne Taktsignaleingabe von einem externen Taktsignal abgeleitet ist und in internen Schaltkreisen benutzt wird, wird das interne Taktsignal verzögert, und ein Taktversatz wird auf Grund der internen Schaltkreise erzeugt. Zur Kompensation des Taktversatzes, damit eine Phase des internen Taktsignals mit derjenigen eines externen Taktsignals abgeglichen wird, ist eine Synchronisationssteuerschaltung, wie zum Beispiel eine Verzögerungsregelschleife (DLL) in dem System oder der Schaltung eingesetzt. Die DLL empfängt ein externes Taktsignal und steuert eine Zeitsteuerung bzw. ein Takten eines Ausgebens von Daten von der Halbleiterspeichervorrichtung, um dadurch die Zeitsteuerung mit dem externen Taktsignal zu synchronisieren.
-
1 ist ein Blockdiagramm einer herkömmlichen Verzögerungsregelschleife (DLL). - Wie dargestellt ist, weist die herkömmliche Verzögerungsregelschleife (DLL) Folgendes auf: einen Taktpuffer
10 ; einen Verzögerungsblock30 ; einen Phasenvergleicher50 ; eine Verzögerungssteuereinrichtung40 ; ein Verzögerungsreplika-Modell60 ; einen Tastverhältniskompensator70 und einen Treiber80 . - Der Taktpuffer
110 empfängt ein externes Taktsignal CLK und ein externes Takt-Barsignal/CLK um interne Takte zu erzeugen. - Der Verzögerungsblock
30 dient zur Verzögerung der internen Takte, wobei ein Verzögerungswert des Verzögerungsblocks30 durch den Phasenvergleicher50 festgelegt ist, und die Verzögerungssteuereinrichtung40 legt einen Verzögerungspfad fest, welcher in dem Verzögerungsblock30 enthalten ist, basierend auf dem Verzögerungswert. Der Verzögerungsblock30 weist zumindest eine Verzögerungsleitung auf, die mit Mehrfach-Einheitsverzögerungszellen gebildet ist, wobei jede entweder logische NAND-Gatter oder ein logisches NAND-Gatter und einen Inverter besitzt. - Die Verzögerungssteuereinrichtung
40 weist einen logischen Schaltkreis zur Festlegung eines Verzögerungswerts in dem Verzögerungspfad des Verzögerungsblocks30 und ein bidirektionales Schieberegister zur Festlegung einer Richtung des Verzögerungswerts auf. - Der Phasenvergleicher
50 vergleicht eine Phase eines Referenztaktsignals REF_CLK, eine der internen Taktausgaben von dem Taktpuffer10 , mit derjenigen eines von dem Verzögerungsreplika-Modell60 ausgegebenen Rückkopplungstakts FBR_CLK, um dadurch die Verzögerungssteuereinrichtung40 auf der Grundlage des Vergleichsergebnis zu steuern. - Das Verzögerungsreplika-Modell
60 verzögert eine Ausgabe des Verzögerungsblocks30 um einen vorher festgelegen Betrag, der anhand eines Taktpfads und Datenpfads geschätzt worden ist, welche Daten oder das Taktsignal in der Halbleiterspeichervorrichtung durchlaufen. Das heißt, dass das Verzögerungsreplika-Modell50 Replikaverzögerungsbausteine aufweist, die in Taktsignalpfaden angeordnet sind: einer verläuft von einem Eingabeanschlusspin, das heißt innerhalb des Chips, zu dem Verzögerungsblock30 , und der andere verläuft von dem Verzögerungsblock30 zu einem Ausgabeanschlusspin. - Der Tastverhältniskompensator
70 dient zur Steuerung eines Tastverhältnisses einer Taktausgabe des Verzögerungsblocks30 , um dadurch ein Tastverhältnis von 50:50 einzustellen. - Der Treiber
80 empfängt Ausgaben, das heißt IFBF_CLK und IFBR_CLK, des Tastverhältniskompensators70 und gibt mehrfache DLL-Takte an externe Schaltkreise aus. -
3 ist ein Blockdiagramm zur Erläuterung des in1 gezeigten Treibers80 . - Wie gezeigt weist der Treiber
80 einen Phasensplitter82 , einen ersten Treiberblock84 und einen zweiten Treiberblock86 auf. - Der erste Treiberblock
84 besitzt einen ersten DLL-Treiber84_1 und einen zweiten DLL-Treiber84_2 zur Erzeugung eines ersten ansteigenden DLL-Takts RCLK_DLL und eines ersten abfallenden DLL-Takts FCLK-DLL. Ebenso weist der zweite Treiberblock86 einen dritten DLL-Treiber86_1 und einen vierten DLL-Treiber86 2 zur Erzeugung eines zweiten ansteigenden DLL-Takts RCLK_DLLOE und eines zweiten abfallenden DLL-Takts FOLK_DLLOE auf. Hierbei empfangen der erste Treiberblock84 und der zweite Treiberblock86 die gleichen Taktsignale von dem Phasensplitter82 , und eine detaillierte Zusammenstellung des ersten Treiberblocks84 gleicht derjenigen des zweiten Treiberblocks86 . -
4 ist ein schematischer Schaltplan eines DLL-Treibers, zum Beispiel der erste bis vierte DLL-Treiber, die in3 gezeigt sind. - Die ersten bis vierten DLL-Treiber
84_1 ,84_2 ,86_1 und86_2 weise die gleichen Bauteile auf. Mit Bezug auf4 besitzt jeder DLL-Treiber ein logisches NAND-Gatter ND und eine gerade Anzahl von Invertern, zum Beispiel zwei Inverter INV1 und INV2. Das logische NAND-Gatter empfängt eine Takteingabe CLKB_IN und ein Freigabesignal EN. Die Takteingabe CLKB_IN kann zu Ausgaben RCLK_OUT und RCLKB_OUT des in3 gezeigten Phasensplitters82 korrespondieren, und das Freigabesignal EN kann mit Treiberfreigabesignalen DRV_EN und DRVOE_EN übereinstimmen, die in3 gezeigt sind. -
5 ist ein schematischer Schaltplan des in3 gezeigten Phasensplitters. - Wie dargestellt ist, weist der Phasensplitter
82 einen ersten Schaltkreis zur Erzeugung eines ansteigenden Ausgangstaktsignals RCLK_OUT und einen zweiten Schaltkreis zur Erzeugung eines ansteigenden Ausgangs-Barsignals RCLK_OUT auf. Der erste Schaltkreis besitzt zwei Inverter INV82_1 und INV8_2 und zwei MOS-Optionsblöcke MC82_1 und MC82_2, und der zweite Schaltkreis weist drei Inverter INV82_3, INV82_4 und INV82_5 und zwei MOS-Optionsblöcke MC82_3 und MC82_4 auf. Sowohl der erste als auch der zweite Schaltkreis empfangen einen ansteigenden verzögerten Takt IFBR_CLK, nämlich einen der verzögerten Takte IFBR_CLK und IFBF_CLK, durch einen Eingabeanschluss RCLK_IN des Phasensplitters82 . Ein Eingabeladeblock82_8 ist mit einem weiteren Eingabeanschluss FCLK_IN zum Empfang eines abfallenden verzögerten Takts IFBF_CLK, nämlich des anderen der verzögerten Takte IFBR_CLK und IFBF_CLK, gekoppelt. Obwohl der Eingabeladeblock82_8 floatet, wie in5 gezeigt ist, kann der Eingabeladeblock mit dem ersten und zweiten Schaltkreis verbunden sein, wenn der durch den Eingabeanschluss FCLK_IN eingegebene abfallende verzögerte Takt IFBF_CLK verwendet wird. - Mit Bezugnahme auf
3 bis5 erzeugt der Treiber80 den ersten ansteigenden und abfallenden DLL-Takt FCLK_DLL und RCLK_DLL und den zweiten ansteigenden und abfallenden DLL-Takt FCLK_DLLOE und RCLK_DLLOE, wobei der erste ansteigende und abfallende DLL-Takt FCLK_DLL und RCLK_DLL und der zweite ansteigende und abfallende DLL-Takt FOLK_DLLOE und RCLK_DLLOE den gleichen Verzögerungswert aufweisen. Da die ersten bis vierten DLL-Treiber die gleichen Bauteile aufweisen, treten ansteigende Flanken des ersten ansteigenden DLL-Takts RCLK_DLL und des zweiten ansteigenden DLL- Takts RCLK_DLLOE gleichzeitig auf; ebenso treten abfallende Flanken des ersten abfallenden DLL-Takts FCLK_DLL und des zweiten abfallenden DLL-Takts FCLK_DLLOE gleichzeitig auf. - Eine DLL wird im Allgemeinen nur während eines Lesevorgangs einer Halbleiterspeichervorrichtung verwendet. In der in
1 gezeigten herkömmlichen DLL werden die ersten ansteigenden und abfallenden DLL-Takte FCLK_DLL und RCLK_DLL während des Lesevorgangs zur Ausgabe von Daten in Abhängigkeit von einem Lesebefehl benutzt, und die zweiten ansteigenden und abfallenden DLL-Takte FCLK_DLLOE und RCLK_DLLOE werden während eines Schreibvorgangs zur Erzeugung von mehrfachen Lesesteuersignalen verwendet, welche Blöcke oder Schaltkreise in einem Datenlesepfad bei dem Schreibvorgang steuern, um dadurch einen Stromverbrauch während des Schreibvorgangs zu reduzieren. -
6 ist ein schematischer Schaltplan eines Datenausgabetaktgenerators in einer üblichen Halbleiterspeichervorrichtung. - Wie dargestellt ist, empfängt der Datenausgabetaktgenerator Ausgaben der in
1 gezeigten herkömmlichen DLL und erzeugt Datenausgabetaktsignale RCLK_D0 und FCLK_D0 in Abhängigkeit von Datenausgabe-Freigabesignalen ROUTEN und FOUTEN. Die Datenausgabetaktsignale RCLK_D0 und FCLK_D0 werden zur Ausgabe von Daten aus einem Datenausgabepuffer an externe Vorrichtungen in Synchronisation mit einem externen Taktsignal benutzt. -
2 ist ein Impulsdiagramm, welches einen Betrieb der in1 gezeigten herkömmlichen Verzögerungsregelschleife darstellt. Hiernach wird ein detaillierter Betrieb der herkömmlichen DLL beschrieben. - Wie oben beschrieben ist, werden die ersten ansteigenden und abfallenden DLL-Takte FCLK-DLL und RCLK_DLL zur Ausgabe von Daten in Abhängigkeit von einem Lesebefehl benutzt, und die zweiten ansteigenden und abfallenden DLL-Takte FCLK_DLLOE und RCLK_DLLOE werden zur Erzeugung von mehrfachen Lesesteuersignalen während eines Schreibvorgangs verwendet.
- Die zweiten ansteigenden und abfallenden DLL-Takte FCLK_DLLOE und RCLK_DLLOE werden in einem Lesefreigabeblock zur Erzeugung von ansteigenden/abfallenden Datenausgabe-Freigabesignalen ROUTEN und FOUTEN verwendet. Die ansteigenden/abfallenden Datenausgabe-Freigabesignale ROUTEN und FOUTEN dienen zum Ziehen der Datenausgabetaktsignale RCLK_D0 und FCLK_D0 von den zweiten ansteigenden und abfallenden DLL-Takten FCLK_DLLOE und RCLK_DLLOE.
- Mit Bezugnahme auf
2 führt die übliche DLL einen Verriegelungs- bzw. Synchronisationsvorgang durch, um einen derartigen Verriegelungszustand zu erzielen, dass ansteigende/abfallende Flanken des Referenztakts REF_CLK mit denjenigen des Rückkopplungstakts IFBR_CLK übereinstimmen, bevor ein Lesevorgang der Halbleiterspeichervorrichtung ausgeführt wird. - Das ansteigende Datenausgabe-Freigabesignal ROUTEN wird durch eine ansteigende Flanke des zweiten abfallenden DLL-Takts FCLK_DLLOE erzeugt; hierbei gibt es eine Phasendifferenz zwischen dem ansteigenden Datenausgabe-Freigabesignal ROUTEN und dem zweiten abfallenden DLL-Takt FCLK_DLLOE auf Grund einer Verzögerung. Die Verzögerung sollte kürzer als 0,5·tCK (wobei tCK zu einem Taktzyklus korrespondiert) sein. Da die Datenausgabetaktsignale RCKL_D0 und FCKL_D0 aus Ergebnissen von logischen AND-Operationen mit jedem der ansteigenden/abfallenden Datenausgabe-Freigabesignale ROUTEN und FOUTEN und jeweils mit jedem der ersten ansteigenden/abfallenden DLL-Takte FCLK_DLL und RCLK_DLL erzeugt werden, können Fehlfunktionen auftreten, wenn die Verzögerung länger als 0,5·tCK ist. Wenn mit Bezug auf
6 die Verzögerung, das heißt eine Zeitlücke zwischen ansteigenden Flanken des ansteigenden Datenausgabe-Freigabesignals ROUTEN und des zweiten abfallenden DLL-Takts FCLK_DLLOE, länger ist als 0,5·tCK, wird das ansteigende Datenausgabe-Freigabesignal ROUTEN nach einer ansteigenden Flanke des ersten ansteigenden DLL-Takts RCLK_DLL erzeugt. In diesem Fall werden die Datenausgabetaktsignale RCLK_D0 und FCKL_D0 nach Ausführung der logischen AND-Operation nicht in einer erwünschten Zeit erzeugt; und dementsprechend treten Fehlfunktionen in der Halbleiterspeichervorrichtung auf. - Da die Betriebsfrequenz der Halbleiterspeichervorrichtung größer wird, wird ein zulässiger Bereich der Verzögerung enger als 0,5·tCK. Wenn zum Beispiel eine Betriebsfrequenz 1 Gbps beträgt, das heißt: 1 tCK = 2 ns, so wird das ansteigende Datenausgabe-Freigabesignal ROUTEN innerhalb 1,0 ns (= 0,52 ns) erzeugt. Wenn eine Betriebsfrequenz 1,6 Gbps beträgt, das heißt: 1tCK = 1,25 ns, so wird das ansteigende Datenausgabe-Freigabesignal ROUTEN innerhalb von 625 ps generiert.
- Wenn eine Betriebsfrequenz in der Halbleiterspeichervorrichtung mit der herkömmlichen DLL höher wird, wird demgemäß ein Betriebsspielraum zur Erzeugung der ansteigenden/abfallenden Datenausgabe-Freigabesignale ROUTEN und FOUTEN geringer. Somit ist die Betriebsfrequenz der Halbleiterspeichervorrichtung begrenzt.
- Zusammenfassung der Erfindung
- Es ist eine Aufgabe der vorliegenden Erfindung, eine Verzögerungsregelschleife zur Unterstützung einer Erhöhung einer Betriebsfrequenz in einer Halbleiterspeichervorrichtung durch Erzielung eines ausreichenden Betriebsspielraums zur Erzeugung eines Datenausgabe-Freigabesignals in Abhängigkeit von einem DLL-Takt bei einem Hochgeschwindigkeitsbetrieb bereitzustellen.
- In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Ausgabetreiber zur Verwendung in einer Verzögerungsregelschleife vorgesehen, welcher Folgendes aufweist: einen ersten Treiberblock zum Empfang einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines ersten DLL-Takts zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl; und einen zweiten Treiberblock zum Empfang einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines zweiten DLL-Takts zur Reduzierung von Stromverbrauch bei einem Schreibvorgang, wobei der erste Treiberblock einen größeren Verzögerungswert als der zweite Treiberblock aufweist.
- In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung ist eine Verzögerungsregelschleife vorgesehen, welche Folgendes aufweist: einen Taktpuffer zum Empfang eines externen Takts zur Erzeugung eines internen Takts; einen Phasenaktualisierungsblock zum Vergleich des internen Takts mit einem von dem Phasenaktualisierungsblock zur Steuerung einer Phase des internen Takts erzeugten Rückkopplungstakt; einen ersten Treiberblock zum Empfang einer Ausgabe des Phasenaktualisierungsblocks zur Erzeugung eines ersten DLL-Takts zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl; und einen zweiten Treiberblock zum Empfang einer Ausgabe des Phasenaktualisierungsblocks zur Erzeugung eines zweiten DLL-Takts zur Reduzierung von Stromverbrauch bei einem Schreibvorgang; wobei der erste Treiberblock einen größeren Verzögerungswert als der zweite Treiberblock aufweist.
- In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung vorgesehen, welche Folgendes aufweist: einen ersten Treiberblock zur Aufspaltung einer Phase eines ersten Eingabesignals zur Erzeugung mehrfacher erster interner Signale, von denen jedes unterschiedliche Phasen in Bezug untereinander aufweist, und zur Ausgabe der mehrfachen ersten Signale in Abhängigkeit von einem ersten Steuersignal; und einen zweiten Treiberblock zur Verzögerung eines zweiten Eingabesignals und zur Ausgabe des verzögerten Signals in Abhängigkeit von einem zweiten Steuersignal.
- Kurze Beschreibung der Zeichnungen
- Die obigen und weiteren Aufgaben und Merkmale der vorliegenden Erfindung werden in Bezug auf die folgende Beschreibung der im Zusammenhang mit den begleitenden Zeichnungen gegebenen charakteristischen Ausführungen verständlicher. Hierbei zeigen:
-
1 ein Blockdiagramm einer herkömmlichen Verzögerungsregelschleife (DLL); -
2 ein Impulsdiagramm, welches einen Betrieb der in1 gezeigten herkömmlichen Verzögerungsschleife darstellt; -
3 ein Blockdiagramm eines in1 gezeigten Treibers; -
4 einen schematischen Schaltplan eines in3 gezeigten DLL-Treibers; -
5 einen schematischen Schaltplan eines in3 gezeigten Phasensplitters; -
6 einen schematischen Schaltplan eines Datenausgabetaktgenerators in einer herkömmlichen Halbleiterspeichervorrichtung; -
7 ein Blockdiagramm einer Verzögerungsregelschleife mit einer Treibereinheit in Übereinstimmung mit einer Ausführung der vorliegenden Erfindung; -
8 ein Blockdiagramm einer in7 gezeigten Treibereinheit mit ersten und zweiten Treiberblöcken; -
9 einen schematischen Schaltplan eines in8 gezeigten zweiten Treibers; -
10 einen schematischen Schaltplan einer in8 gezeigten Verzögerungssteuereinrichtung; und -
11 ein Impulsdiagramm, welches Vorgänge der in7 gezeigten Verzögerungsregelschleife darstellt. - Detaillierte Beschreibung der Erfindung
- Hiernach wird eine Verzögerungsregelschleife zur Verwendung in einer Halbleiterspeichervorrichtung in Übereinstimmung mit spezifischen Ausführungen der vorliegenden Erfindung mit Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben.
-
7 ist ein Blockdiagramm einer Verzögerungsregelschleife mit einer Treibereinheit in Übereinstimmung mit der vorliegenden Erfindung. - Wie dargestellt ist, weist die Verzögerungsregelschleife einen Taktpuffer
100 , einen Phasenaktualisierungsblock200 , einen ersten Treiberblock500 und einen zweiten Treiberblock400 auf. Der Taktpuffer100 empfängt externe Takte CLK und CLKB zur Erzeugung von internen Takten. Der Phasenaktualisierungsblock200 vergleicht eine Phase des internen Takts mit derjenigen eines Rückkopplungstakts und aktualisiert die Phase des internen Takts. Der erste Treiberblock500 empfängt eine Ausgabe des Phasenaktualisierungsblocks200 und erzeugt erste DLL-Takte RCKL_DLL und FCLK_DLL, welche zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl benutzt werden. In gleicher Weise empfängt der zweite Treiberblock400 eine Ausgabe des Phasenaktualisierungsblocks200 und erzeugt zweite DLL-Takte RCLK_DLLOE und FCLK_DLLOE, welche zur Erzeugung von mehrfachen Steuersignalen bei einem Schreibvorgang verwendet werden, um einen Stromverbrauch zu verringern. Der erste Treiberblock500 weist einen höheren Verzögerungswert als der zweite Treiberblock400 auf. - In der vorliegenden Erfindung ist ein Verzögerungswert der zweiten DLL-Takte RCLK_DLLOE und FCLK_DLLOE kleiner als derjenige der ersten DLL-Takte RCLK_DLL und FCLK_DLL; auf diese Weise kann ein ausreichender Betriebsspielraum zur Erzeugung von ansteigenden abfallenden Datenausgabe-Freigabesignalen ROUTEN und FOUTEN in Abhängigkeit von den zweiten DLL-Takten RCLK_DLLOE und FCLK_DLLOE sichergestellt werden.
- Der Phasenaktualisierungsblock
200 weist einen Verzögerungsblock210 , einen Phasenvergleicher240 , eine Verzögerungssteuereinrichtung250 , ein Verzögerungsreplika-Modell230 und einen Tastverhältniskompensator220 auf. - Der Verzögerungsblock
210 dient zur Verzögerung der internen Takte, wobei ein Verzögerungswert des Verzögerungsblocks210 durch den Phasenvergleicher240 festgelegt ist, und die Verzögerungssteuereinrichtung150 legt basierend auf dem Verzögerungswert einen Verzögerungspfad fest, der sich in dem Verzögerungsblock210 befindet. Die Verzögerungssteuereinrichtung250 weist einen logischen Schaltkreis zur Festlegung eines Verzögerungswerts in dem Verzögerungspfad des Verzögerungsblocks210 und ein bidirektionales Schieberegister zur Festlegung einer Richtung des Verzögerungswerts auf. Der Verzögerungsvergleicher240 vergleicht eine Phase eines Referenztakts REF_CLK, einen der von dem Taktpuffer100 ausgegebenen internen Takte, mit demjenigen eines Rückkopplungstakts FBR_CLK, der von dem Verzögerungsreplika-Modell230 ausgegeben wird, um dadurch die Verzögerungssteuereinrichtung150 basierend auf dem Vergleichsergebnis zu steuern. - Das Verzögerungsreplika-Modell
230 verzögert eine Ausgabe des Verzögerungsblocks210 um einen vorher festgelegten Wert, welcher nach einem Taktpfad und einem Datenpfad eingeschätzt wird, welchen Daten oder das Taktsignal in der Halbleiterspeichervorrichtung durchlaufen. Der Tastverhältniskompensator110 dient zur Steuerung eines Tastverhältnisses einer Taktausgabe des Verzögerungsblocks210 , um dadurch ein Tastverhältnis von 50:50 einzustellen. - Damit eine Phase der zweiten DLL-Takte RCLK_DLLOE und FCLK_DLLOE derjenigen der ersten DLL-Takte RCLK_DLL und FCLK_DLL voreilen kann, weist die Verzögerungsregelschleife gemäß der vorliegenden Erfindung die Treibereinheit mit dem ersten Treiberblock
500 zur Erzeugung der ersten DLL-Takte RCLK_DLL und FCLK_DLL und den zweiten Treiberblock400 zur Erzeugung der zweiten DLL-Takte RCLK_DLL und FCLK_DLL auf. Das heißt, dass ein Verzögerungswert und eine operative Verzögerung zwischen dem ersten und zweiten Block500 und400 unterschiedlich sind. Hierbei bedeutet der Begriff operative Verzögerung einen Verzögerungswert, der unvermeidbar bei vorher festgelegten Operationen eines jeden Logikblocks zur Erlangung eines vorher festgelegten beabsichtigten Zwecks auftritt. -
8 ist ein Blockdiagramm der in7 dargestellten Treibereinheit mit dem ersten und zweiten Treiberblock500 und400 . - Wie gezeigt ist, weist der erste Treiberblock
500 einen Phasensplitter310 zur Aufspaltung einer Phase der Ausgabe des Tastverhältniskompensators220 zur Erzeugung von zwei Taktsignalen IFBCLKR und IFBCLKF mit entgegengesetzten Phasen und einen ersten Treiber320 zum Treiben von Ausgaben des Phasensplitters310 zur Ausgabe in der Eigenschaft als die ersten DLL-Takte RCLK_DLL und FCLK_DLL in Abhängigkeit von einem ersten Treibersteuersignal DRV_EN. - Der zweite Treiberblock
400 besitzt eine Verzögerungssteuereinrichtung410 zur Steuerung eines Verzögerungswerts der Ausgabe des Tastverhältniskompensators220 , wobei der Verzögerungswert kleiner als eine operative Verzögerung des Phasensplitters310 ist, und einen zweiten Treiber420 zum Treiben von Ausgaben der Verzögerungssteuereinrichtung410 zur Ausgabe in der Eigenschaft als die zweiten DLL-Takte RCLK_DLLOE und FCLK_DLLOE in Abhängigkeit von einem zweiten Treibersteuersignal DRVOE_EN. - Der Phasensplitter
310 ist ähnlich zu demjenigen, welcher in5 dargestellt ist, und der erste Treiber320 ist ebenfalls ähnlich zu demjenigen, der in4 beschrieben ist. Dementsprechend werden detaillierte Beschreibungen des Phasensplitters310 und des ersten Treibers320 ausgelassen. - Die Verzögerungssteuereinrichtung
410 beinhaltet zwei Blöcke, von denen jeder zu jedem der zweiten DLL-Takte FCLK_DLLOE und RCLK_DLLOE korrespondiert, und der zweite Treiber420 ist auch mit zwei Blöcken ausgebildet. Die Verzögerungssteuereinrichtung410 empfängt unter Ausgaben des Tastverhältniskompensators220 einen ansteigenden DCC-Takt IFBCLKR, verzögert die Ausgaben um den gesteuerten Verzögerungswert und gibt den abfallenden zweiten DLL-Takt FCLK_DLLOE in Abhängigkeit von dem zweiten Treibersteuersignal DRVOE_EN aus. Desgleichen verzögert die Verzögerungssteuereinrichtung410 einen abfallenden DCC-Takt IFBCLKF und gibt den ansteigenden zweiten DLL-Takt RCLK_DLLOE in Abhängigkeit von dem zweiten Treibersteuersignal DRVOE_EN aus. -
9 ist ein schematischer Schaltplan des in8 gezeigten zweiten Treibers420 . - Ein Block
420_1 des zweiten Treibers420 weist ein logisches NAND-Gatter ND540_1 und zumindest einen Inverter INV540_1 auf. Im Vergleich von4 und9 beinhaltet jeder Block der ersten Treiber320 zwei Inverter, aber jeder Block des zweiten Treibers420 weist einen Inverter auf. Im Detail weist jeder Block des ersten Treibers320 ein logisches NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem ersten Treibersteuersignal DRV_EN und einer Ausgabe des Phasensplitters310 und eine erste Invertergruppe, die aus einer geraden Anzahl von Invertern gebildet ist, zur Verzögerung einer Ausgabe des ersten NAND-Gatters zur Ausgabe in der Eigenschaft als der erste DLL-Takt FCLK_DLL oder RCLK_DLL auf. Jeder Block des zweiten Treibers420 weist ein zweites NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem zweiten Treibersteuersignal DRVOE_EN und der Ausgabe der Verzögerungssteuereinrichtung410 und eine zweite Invertergruppe, die aus einer ungeraden und geringeren Anzahl von Invertern als die erste Invertergruppe des ersten Treibers320 gebildet ist, zur Verzögerung einer Ausgabe des zweiten NAND-Gatters zur Ausgabe in der Eigenschaft als der zweite DLL-Takt FCLK_DLLOE oder RCLK_DLLOE auf. -
10 ist ein schematischer Schaltplan der in8 gezeigten Verzögerungssteuereinrichtung410 . - Wie gezeigt ist, weist die Verzögerungssteuereinrichtung
410 Verzögerungselemente INV530_1, INV530_2, MC530_1 und MC530_2, einen Inverter INV530_3 und eine Optionssteuereinheit MO auf. Mit Bezugnahme auf10 , gemäß der Optionssteuereinheit MO, besitzt die Verzögerungssteuereinrichtung410 nur einen Inverter INV530_3. Die Verzögerungssteuereinrichtung410 und der Phasensplitter310 weisen mehrfache Verzögerungselemente auf, die aus Invertern und MOS-Transistoren bestehen; jedoch wird ein Verzögerungswert der Verzögerungssteuereinrichtung410 durch die Optionssteuereinheit MO gesteuert. - Als eine Voreinstellung wählt die Optionssteuereinheit MO die Verzögerungselemente mit zwei Invertern INV530_1 und INV530_2 und zwei MOS-Kondensatoren MC530_1 und MC530_2 nicht aus. Demgemäß kann die Verzögerungssteuereinrichtung
410 einen kleineren Verzögerungswert als der Phasensplitter310 aufweisen. Die Eingabe und eine Ausgabe der Verzögerungssteuereinrichtung410 besitzen entgegengesetzte Phasen. -
11 ist ein Impulsdiagramm, welches Vorgänge der in7 gezeigten Verzögerungsregelschleife darstellt. - Mehrfache Signale innerhalb der Verzögerungsregelschleife (DLL) und mehrfache Signale außerhalb der DLL sind gezeigt. Phasen der zweiten DLL-Takte RCLK_DLLOE und FCLK_DLLOE eilen denjenigen der ersten DLL-Takte RCLK_DLL und FOLK_DLL vor.
- Somit werden die ansteigenden/abfallenden Datenausgabe-Freigabesignale ROUTEN und FOUTEN, die auf die zweiten DLL-Takte RCLK_DLLOE und FCLK_DLLOE reagieren, schneller aktiviert als die ansteigenden/abfallenden Datenausgabe-Freigabesignale ROUTEN und FOUTEN der in
1 und2 gezeigten herkömmlichen DLL. Auf diese Weise kann ein ausreichender Betriebsspielraum gewährleistet werden; die Verzögerungsregelschleife kann unter höherer Betriebsfrequenz, das heißt: einer höheren Frequenz eines externen Takts CLK, betrieben werden. - Zur Behebung eines unzureichenden Betriebsspielraums bei einer höheren Betriebsfrequenz sieht die vorliegende Erfindung eine Verzögerungsregelschleife zur Unterstützung einer Erhöhung einer Betriebsfrequenz in einer Halbleiterspeichervorrichtung vor, indem ein ausreichender Betriebsspielraum zur Erzeugung eines Datenausgabe-Freigabesignals erreicht wird.
- Die vorliegende Anmeldung enthält den Gegenstand in Bezug auf die koreanischen Patentanmeldungen mit den Nummern KR 10-2005-0090842 und KR 10-2006-0056408, die beim koreanischen Patent jeweils am 29. September 2005 und am 22. Juni 2006 angemeldet worden sind, wobei deren gesamte Inhalte hierin durch Bezugnahme aufgenommen sind.
- Während die vorliegende Erfindung mit Bezug auf bestimmte spezifische Ausführungen beschrieben worden ist, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen ausführbar sind, ohne den Sinn und Bereich der Erfindung wie in den folgenden Ansprüchen festgelegt zu verlassen.
Claims (30)
- Ausgabetreiber zum Gebrauch in einer Verzögerungsregelschleife, mit: einem ersten Treiberblock zum Empfang einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines ersten DLL-Takts zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl; und einem zweiten Treiberblock zum Empfang einer Ausgabe der Verzögerungsregelschleife zur Erzeugung eines zweiten DLL-Takts zur Verringerung eines Stromverbrauchs während eines Schreibvorgangs; wobei der erste Treiberblock einen größeren Verzögerungswert als der zweite Treiberblock aufweist.
- Ausgabetreiber nach Anspruch 1, wobei der erste und zweite Treiberblock die gleiche Ausgabe der Verzögerungsregelschleife empfangen.
- Ausgabetreiber nach Anspruch 2, wobei eine Phase des zweiten DLL-Takts derjenigen des ersten DLL-Takts voreilt.
- Ausgabetreiber nach Anspruch 3, wobei der erste Treiberblock Folgendes aufweist: einen Phasensplitter zur Aufspaltung einer Phase der Ausgabe der Verzögerungsregelschleife zur Erzeugung von zwei Taktsignalen mit entgegengesetzten Phasen; und einen ersten Treiber zum Treiben von Ausgaben des Phasensplitters zur Ausgabe in der Eigenschaft als der erste DLL-Takt.
- Ausgabetreiber nach Anspruch 4, wobei der zweite Treiberblock Folgendes aufweist: eine Verzögerungssteuereinrichtung zur Steuerung eines Verzögerungswerts der Ausgabe der Verzögerungsregelschleife, wobei der Verzögerungswert kleiner ist als eine operative Verzögerung des Phasensplitters; und einen zweiten Treiber zum Treiben von Ausgaben der Verzögerungssteuereinrichtung zur Ausgabe in der Eigenschaft als der zweite DLL-Takt.
- Ausgabetreiber nach Anspruch 5, wobei der zweite Treiber eine kleinere operative Verzögerung als der erste Treiber aufweist.
- Ausgabetreiber nach Anspruch 5, wobei der Phasensplitter und die Verzögerungssteuereinrichtung Verzögerungselemente aufweisen, welche jeweils mit Invertern und MOS-Transistoren ausgebildet sind.
- Ausgabetreiber nach Anspruch 7, wobei die Verzögerungssteuereinrichtung nur einen Inverter aufweist.
- Ausgabetreiber nach Anspruch 5, wobei eine Eingabe und eine Ausgabe der Verzögerungssteuereinrichtung entgegengesetzte Phasen aufweisen.
- Ausgabetreiber nach Anspruch 5, wobei der erste Treiber durch ein erstes Freigabesignal gesteuert ist und der zweite Treiber durch ein zweites Freigabesignal gesteuert ist.
- Ausgabetreiber nach Anspruch 10, wobei der erste Treiber Folgendes aufweist: ein erstes NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem ersten Freigabesignal und der Ausgabe des Phasensplitters; und eine erste Invertergruppe mit einer geraden Anzahl von Invertern zur Verzögerung einer Ausgabe des ersten NAND-Gatters zur Ausgabe in der Eigenschaft als der erste DLL-Takt.
- Ausgabetreiber nach Anspruch 11, wobei der zweite Treiber Folgendes aufweist: ein zweites NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem zweiten Freigabesignal und der Ausgabe der Verzögerungssteuereinrichtung; und eine zweite Invertergruppe mit einer ungeraden Anzahl von Invertern, die geringer ist als die der ersten Invertergruppe, zur Verzögerung einer Ausgabe des zweiten NAND-Gatters zur Ausgabe in der Eigenschaft als der zweite DLL-Takt.
- Verzögerungsregelschleife, welche Folgendes aufweist: einen Taktpuffer zum Empfang eines externen Takts zur Erzeugung eines internen Takts; einen Phasenaktualisierungsblock zum Vergleich des internen Takts mit einem von dem Phasenaktualisierungsblock erzeugten Rückkopplungstakt zur Steuerung einer Phase des internen Takts; einen ersten Treiberblock zum Empfang einer Ausgabe des Phasenaktualisierungsblocks zur Erzeugung eines ersten DLL-Takts zur Ausgabe von gelesenen Daten korrespondierend zu einem Lesebefehl; und einen zweiten Treiberblock zum Empfang einer Ausgabe des Phasenaktualisierungsblocks zur Erzeugung eines zweiten DLL-Takts zur Verringerung eines Stromverbrauchs bei einem Schreibvorgang; wobei der erste Treiberblock einen größeren Verzögerungswert als der zweite Treiberblock aufweist.
- Verzögerungsregelschleife nach Anspruch 13, wobei der Phasenaktualisierungsblock Folgendes aufweist: eine Verzögerungsleitung zur Verzögerung des internen Takts; einen Tastverhältniskompensator zur Kompensation eines Tastverhältnisses einer Ausgabe der Verzögerungsleitung; ein Verzögerungsreplika-Modell zur Verzögerung einer Ausgabe des Tastverhältniskompensators um einen vorher festgelegten Wert zur Erzeugung des Rückkopplungstakts; einen Phasenvergleicher zum Vergleich einer Phase des internen Takts mit derjenigen des Rückkopplungstakts; eine Verzögerungssteuereinrichtung zur Steuerung eines Verzögerungswerts der Verzögerungsleitung gemäß einem Ergebnis des Phasenvergleichers.
- Verzögerungsregelschleife nach Anspruch 14, wobei der erste Treiberblock Folgendes aufweist: einen Phasensplitter zur Aufspaltung einer Phase der Ausgabe des Tastverhältniskompensators zur Erzeugung von zwei Taktsignalen mit entgegengesetzten Phasen; und einen ersten Treiber zum Treiben von Ausgaben des Phasensplitters zur Ausgabe in der Eigenschaft als der erste DLL-Takt.
- Verzögerungsregelschleife nach Anspruch 15, wobei der zweite Treiberblock Folgendes aufweist: eine Verzögerungssteuerungseinrichtung zur Steuerung eines Verzögerungswerts der Ausgabe des Tastverhältniskompensators, wobei der Verzögerungswert kleiner ist als eine operativer Verzögerung des Phasensplitters; und einen zweiten Treiber zum Treiben von Ausgaben der Verzögerungssteuereinrichtung zur Ausgabe in der Eigenschaft als der zweite DLL-Takt.
- Verzögerungsregelschleife nach Anspruch 16, wobei der zweite Treiber eine kleinere operative Verzögerung als der erste Treiber aufweist.
- Verzögerungsregelschleife nach Anspruch 16, wobei der Phasensplitter und die Verzögerungssteuereinrichtung Verzögerungselemente jeweils mit Invertern und MOS-Transistoren aufweisen.
- Verzögerungsregelschleife nach Anspruch 18, wobei die Verzögerungssteuereinrichtung nur einen Inverter aufweist.
- Verzögerungsregelschleife nach Anspruch 16, wobei eine Eingabe und eine Ausgabe der Verzögerungssteuereinrichtung entgegengesetzte Phasen aufweisen.
- Verzögerungsregelschleife nach Anspruch 16, wobei der erste Treiber von einem ersten Freigabesignal gesteuert ist und der zweite Treiber von einem zweiten Freigabesignal gesteuert ist.
- Verzögerungsregelschleife nach Anspruch 21, wobei der erste Treiber Folgendes aufweist: ein erstes NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem ersten Freigabesignal und der Ausgabe des Phasensplitters; und eine erste Invertergruppe mit einer geraden Anzahl von Invertern zur Verzögerung einer Ausgabe des ersten NAND-Gatters zur Ausgabe in der Eigenschaft als der erste DLL-Takt.
- Verzögerungsregelschleife nach Anspruch 22, wobei der zweite Treiber Folgendes aufweist: ein zweites NAND-Gatter zur Ausführung einer logischen NAND-Operation mit dem zweiten Freigabesignal und der Ausgabe der Verzögerungssteuereinrichtung; und eine zweite Invertergruppe mit einer ungeraden Anzahl von Invertern, die geringer ist als die der ersten Invertergruppe, zur Verzögerung einer Ausgabe des zweiten NAND-Gatters zur Ausgabe in der Eigenschaft als der zweite DLL-Takt.
- Halbleitervorrichtung, welche Folgendes aufweist: einen ersten Treiberblock zur Aufspaltung einer Phase eines ersten Eingabesignals zur Erzeugung mehrfacher erster interner Signale, wobei jedes unterschiedliche Phasen in Bezug untereinander aufweist, und zur Ausgabe der mehrfachen ersten Signale in Abhängigkeit von einem ersten Steuersignal; und einen zweiten Treiberblock zur Verzögerung eines zweiten Eingabesignals und zur Ausgabe des verzögerten Signals in Abhängigkeit von einem zweiten Steuersignal.
- Halbleitervorrichtung nach Anspruch 24, wobei das erste Eingabesignal das gleiche ist wie das zweite Eingabesignal.
- Halbleitervorrichtung nach Anspruch 25, wobei der erste Treiberblock Folgendes aufweist: einen Phasensplitter zur Aufspaltung einer Phase des ersten Eingabesignals zur Erzeugung von zwei ersten internen Signalen mit entgegengesetzter Phase in Bezug aufeinander; und einen ersten Treiber zur Ausgabe von Ausgaben des Phasensplitters in Abhängigkeit von dem ersten Steuersignal.
- Halbleitervorrichtung nach Anspruch 26, wobei der zweite Treiberblock Folgendes aufweist: eine Verzögerungssteuereinrichtung zur Verzögerung des zweiten Eingabesignals um einen vorher festgelegten Verzögerungswert, welcher kleiner als eine operative Verzögerung des Phasensplitters ist; und einen zweiten Treiber zur Ausgabe von Ausgaben der Verzögerungssteuereinrichtung in Abhängigkeit von dem zweiten Steuersignal.
- Halbleitervorrichtung nach Anspruch 27, wobei das zweite Eingabesignal zwei Signale mit entgegengesetzten Phasen aufweist und die Verzögerungssteuereinrichtung invertierte Signale der Eingabesignale ausgibt.
- Halbleitervorrichtung nach Anspruch 27, wobei der zweite Treiber eine kleinere operative Verzögerung als der erste Treiber aufweist.
- Halbleitervorrichtung nach Anspruch 29, wobei der Phasensplitter und die Verzögerungssteuereinrichtung Verzögerungselemente jeweils mit Invertern und MOS-Transistoren aufweisen.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050090842 | 2005-09-28 | ||
KR10-2005-0090842 | 2005-09-28 | ||
KR10-2006-0056408 | 2006-06-22 | ||
KR1020060056408A KR100834400B1 (ko) | 2005-09-28 | 2006-06-22 | Dram의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006045254A1 true DE102006045254A1 (de) | 2007-04-19 |
DE102006045254B4 DE102006045254B4 (de) | 2017-10-12 |
Family
ID=38045081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006045254.2A Active DE102006045254B4 (de) | 2005-09-28 | 2006-09-26 | Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (2) | US7365583B2 (de) |
JP (2) | JP2007097181A (de) |
KR (1) | KR100834400B1 (de) |
CN (1) | CN1945732B (de) |
DE (1) | DE102006045254B4 (de) |
TW (1) | TWI315070B (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100562655B1 (ko) * | 2005-02-28 | 2006-03-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 동작 제한 필터 및 그 방법 |
KR100713082B1 (ko) * | 2005-03-02 | 2007-05-02 | 주식회사 하이닉스반도체 | 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프 |
KR100743493B1 (ko) * | 2006-02-21 | 2007-07-30 | 삼성전자주식회사 | 적응식 지연 고정 루프 |
KR100817081B1 (ko) * | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
KR100863001B1 (ko) * | 2007-02-09 | 2008-10-13 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법 |
KR100894255B1 (ko) * | 2007-05-04 | 2009-04-21 | 삼성전자주식회사 | 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법 |
US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
KR100822307B1 (ko) * | 2007-09-20 | 2008-04-16 | 주식회사 아나패스 | 데이터 구동 회로 및 지연 고정 루프 |
US7733141B2 (en) * | 2007-11-02 | 2010-06-08 | Hynix Semiconductor Inc. | Semiconductor device and operating method thereof |
KR100955267B1 (ko) * | 2008-04-30 | 2010-04-30 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 동작 방법 |
US8151132B2 (en) * | 2008-08-13 | 2012-04-03 | Integrated Device Technology, Inc. | Memory register having an integrated delay-locked loop |
KR101050406B1 (ko) * | 2008-09-22 | 2011-07-19 | 주식회사 하이닉스반도체 | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 |
JP5441208B2 (ja) | 2009-06-19 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US8076963B2 (en) * | 2009-09-15 | 2011-12-13 | Qualcomm Incorporated | Delay-locked loop having a delay independent of input signal duty cycle variation |
WO2011046980A2 (en) * | 2009-10-12 | 2011-04-21 | Cyclos Semiconductor, Inc. | Architecture for adjusting natural frequency in resonant clock distribution networks |
US8624647B2 (en) * | 2010-01-19 | 2014-01-07 | Altera Corporation | Duty cycle correction circuit for memory interfaces in integrated circuits |
KR101083639B1 (ko) * | 2010-03-29 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 동작 방법 |
CN102280129B (zh) * | 2010-06-09 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 闪速存储器及其读取电路 |
KR101115475B1 (ko) * | 2011-03-10 | 2012-02-27 | 주식회사 하이닉스반도체 | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 |
CN102761319B (zh) * | 2012-04-27 | 2015-04-08 | 北京时代民芯科技有限公司 | 一种具有占空比稳定和相位校准的时钟电路 |
CN107733428B (zh) * | 2016-08-12 | 2022-03-04 | 三星电子株式会社 | 延迟锁定环电路、集成电路和用于控制它的方法 |
US10776550B1 (en) * | 2019-04-14 | 2020-09-15 | Mediatek Inc. | Integrated circuit having timing fixing circuit that introduces no short-circuit current under normal operation and associated timing fixing cell in cell library |
US11217298B2 (en) * | 2020-03-12 | 2022-01-04 | Micron Technology, Inc. | Delay-locked loop clock sharing |
KR20210140875A (ko) | 2020-05-14 | 2021-11-23 | 삼성전자주식회사 | 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) * | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
TW340262B (en) * | 1996-08-13 | 1998-09-11 | Fujitsu Ltd | Semiconductor device, system consisting of semiconductor devices and digital delay circuit |
JPH10173269A (ja) * | 1996-12-09 | 1998-06-26 | Fujitsu Ltd | 自動光パワー制御回路及び制御信号生成部 |
US6125157A (en) | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
US6011732A (en) | 1997-08-20 | 2000-01-04 | Micron Technology, Inc. | Synchronous clock generator including a compound delay-locked loop |
JP2001291388A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Dll回路、それを使用する半導体装置及びタイミング生成方法 |
US6469555B1 (en) | 2000-08-18 | 2002-10-22 | Rambus, Inc | Apparatus and method for generating multiple clock signals from a single loop circuit |
KR100513806B1 (ko) * | 2000-12-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 반도체 장치 |
US6492852B2 (en) * | 2001-03-30 | 2002-12-10 | International Business Machines Corporation | Pre-divider architecture for low power in a digital delay locked loop |
KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
US6552955B1 (en) * | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
KR100502675B1 (ko) * | 2001-12-12 | 2005-07-22 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연고정루프회로 |
KR20030049303A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연고정루프회로 |
KR100527399B1 (ko) | 2002-05-10 | 2005-11-15 | 주식회사 하이닉스반도체 | 반도체메모리장치의 디엘엘구동회로 |
KR100477836B1 (ko) * | 2002-05-30 | 2005-03-23 | 주식회사 하이닉스반도체 | 클럭 드라이버 |
KR100452327B1 (ko) * | 2002-07-08 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원 전압 발생회로 |
KR100510490B1 (ko) | 2002-08-29 | 2005-08-26 | 삼성전자주식회사 | 부분적으로 제어되는 지연 동기 루프를 구비하는 반도체메모리 장치 |
KR100482736B1 (ko) * | 2002-09-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 지연고정루프의 지연 모델 및 그의 튜닝 방법 |
US6795366B2 (en) * | 2002-10-15 | 2004-09-21 | Samsung Electronics Co., Ltd. | Internal voltage converter scheme for controlling the power-up slope of internal supply voltage |
DE10330796B4 (de) * | 2002-10-30 | 2023-09-14 | Hynix Semiconductor Inc. | Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus |
KR100500929B1 (ko) * | 2002-11-27 | 2005-07-14 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로 |
KR100507873B1 (ko) * | 2003-01-10 | 2005-08-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로를 구비한 아날로그 지연고정루프 |
KR100522433B1 (ko) * | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 도메인 크로싱 회로 |
KR100543460B1 (ko) | 2003-07-07 | 2006-01-20 | 삼성전자주식회사 | 지연동기루프회로 |
US6927612B2 (en) * | 2003-10-10 | 2005-08-09 | Atmel Corporation | Current starved DAC-controlled delay locked loop |
KR100550633B1 (ko) * | 2003-12-04 | 2006-02-10 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법 |
KR100553833B1 (ko) * | 2003-12-24 | 2006-02-24 | 삼성전자주식회사 | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 |
KR100541685B1 (ko) * | 2004-04-30 | 2006-01-10 | 주식회사 하이닉스반도체 | 지연 동기 루프 장치 |
KR100537202B1 (ko) | 2004-05-06 | 2005-12-16 | 주식회사 하이닉스반도체 | 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자 |
KR100546135B1 (ko) | 2004-05-17 | 2006-01-24 | 주식회사 하이닉스반도체 | 지연 고정 루프를 포함하는 메모리 장치 |
KR100631952B1 (ko) * | 2004-12-03 | 2006-10-04 | 주식회사 하이닉스반도체 | Dll 회로의 출력신호 구동장치 |
KR100695525B1 (ko) | 2005-01-31 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 |
KR100668853B1 (ko) * | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 듀티비 보정 장치 |
KR100668861B1 (ko) * | 2005-10-06 | 2007-01-16 | 주식회사 하이닉스반도체 | Dll 회로 |
-
2006
- 2006-06-22 KR KR1020060056408A patent/KR100834400B1/ko active IP Right Grant
- 2006-09-19 TW TW095134571A patent/TWI315070B/zh active
- 2006-09-26 DE DE102006045254.2A patent/DE102006045254B4/de active Active
- 2006-09-27 JP JP2006263628A patent/JP2007097181A/ja not_active Ceased
- 2006-09-28 CN CN2006101412080A patent/CN1945732B/zh active Active
- 2006-09-28 US US11/528,633 patent/US7365583B2/en active Active
-
2008
- 2008-03-17 US US12/076,301 patent/US7649390B2/en active Active
-
2011
- 2011-11-02 JP JP2011241701A patent/JP2012060660A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7649390B2 (en) | 2010-01-19 |
US20080164921A1 (en) | 2008-07-10 |
US7365583B2 (en) | 2008-04-29 |
TWI315070B (en) | 2009-09-21 |
CN1945732B (zh) | 2010-05-12 |
CN1945732A (zh) | 2007-04-11 |
KR100834400B1 (ko) | 2008-06-04 |
US20070069782A1 (en) | 2007-03-29 |
TW200713316A (en) | 2007-04-01 |
KR20070035947A (ko) | 2007-04-02 |
DE102006045254B4 (de) | 2017-10-12 |
JP2007097181A (ja) | 2007-04-12 |
JP2012060660A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006045254B4 (de) | Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung | |
DE19752161C2 (de) | Halbleiterspeichersystem, unter Verwendung einer taktsynchronen Halbleitervorrichtung, und Halbleiterspeichervorrichtung zur Verwendung in demselben | |
DE102004011741B4 (de) | Halbleiterspeicherschaltung und zugehöriger Halbleiterspeicherbaustein | |
DE69838852T2 (de) | Verfahren und vorrichtung zur kopplung von signalen zwischen zwei schaltungen, in verschiedenen taktbereichen arbeitend | |
DE102008040538B4 (de) | Schaltung und Verfahren zum Steuern einer Abschlussimpedanz | |
DE69833467T2 (de) | Zeitgeberschaltung, Vorrichtung und System für integrierten Halbleiterschaltkreis unter deren Anwendung und Signalübertragungssystem | |
DE10023248B4 (de) | Schaltung und Verfahren zur Taktsignalsynchronisation | |
DE10330796B4 (de) | Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus | |
DE102006030377A1 (de) | Verzögerungsregelschleifenschaltung | |
DE102004050080B4 (de) | Halbleiterspeichervorrichtung mit Spaltenadresspfad darin zur Energieverbrauchsreduzierung | |
DE102004032478A1 (de) | Verzögerungsregelkreis in Halbleiterspeichervorrichtung und sein Taktsynchronisierverfahren | |
DE102004031450B4 (de) | Verzögerungsregelkreis-Vorrichtung | |
DE102008008194A1 (de) | Speicherbauelement und Verfahren zum Betreiben eines Speicherbauelements | |
DE102005010906A1 (de) | Taktsignalerzeugungsvorrichtung zur Verwendung in einer Halbleiterspeichervorrichtung und ihr Verfahren | |
DE102007020005B3 (de) | Integrierte Schaltung zur Takterzeugung für Speicherbausteine | |
DE102007040577A1 (de) | DLL-Schaltung und damit ausgestattete Halbleitervorrichtung | |
DE102004025900A1 (de) | Leselatenz-Steuerschaltung | |
DE102007016318B4 (de) | Belastungszykluskorrektor und Verfahren zum Korrigieren des Belastungszyklus eines Signals | |
DE60317796T2 (de) | Synchrone Spiegelverzögerungseinrichtung (SMD) und Verfahren mit einem Zähler und bidirektionale Verzögerungsleitung mit verringerter Grösse | |
DE10126589A1 (de) | Halbleiterspeichergerät zur Bereitstellung einer Adressenzugriffszeit und einer Datenzugriffszeit mit hoher Geschwindigkeit | |
DE10149104B4 (de) | Halbleiterbaustein zum Verarbeiten von Daten und Verfahren zum Erfassen eines Betriebszustandes | |
DE102004002437A1 (de) | Verzögerungsregelkreis, integrierte Schaltung und Betriebsverfahren | |
DE102007010310A1 (de) | Eingabeschaltung eines Halbleiterspeicherelements, Halbleiterspeicherelement und Verfahren zum Steuern der Eingabeschaltung | |
DE10208715A1 (de) | Latenz-Zeitschalter für ein S-DRAM | |
DE10312260A1 (de) | Verzögerungsregelschleife, die einen Kantendetektor und eine feste Verzögerung aufweist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |