DE102006046376A1 - Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren - Google Patents

Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren Download PDF

Info

Publication number
DE102006046376A1
DE102006046376A1 DE102006046376A DE102006046376A DE102006046376A1 DE 102006046376 A1 DE102006046376 A1 DE 102006046376A1 DE 102006046376 A DE102006046376 A DE 102006046376A DE 102006046376 A DE102006046376 A DE 102006046376A DE 102006046376 A1 DE102006046376 A1 DE 102006046376A1
Authority
DE
Germany
Prior art keywords
area
component
region
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006046376A
Other languages
English (en)
Other versions
DE102006046376B4 (de
Inventor
Patrick Press
Karla Romero
Martin Trentzsch
Karsten Wieczorek
Thomas Feudel
Markus Lenski
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006046376A priority Critical patent/DE102006046376B4/de
Priority to US11/736,939 priority patent/US7745334B2/en
Publication of DE102006046376A1 publication Critical patent/DE102006046376A1/de
Application granted granted Critical
Publication of DE102006046376B4 publication Critical patent/DE102006046376B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

Durch Ausführen moderner Ausheizverfahren, etwa lasergestütztes Ausheizen, blitzlichtgestütztes Ausheizen und dergleichen, für eine Metallsilizidherstellung, etwa Nickelsilizid, wird die Gefahr von Nickelsiliziddefekten in empfindlichen Bauteilgebieten, wie SRAM-Durchlassgattern, deutlich verringert. Auch die Aktivierung von Dotiermitteln kann in äußerst lokaler Weise ausgeführt werden, um damit eine unerwünschte Schädigung von Gateisolationsschiaktiviert und rekristallisiert werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung modernster Feldeffekttransistoren, etwa MOS-Transistorstrukturen, die stark dotierte flache Übergänge in Verbindung mit einem geringen Serienwiderstand erfordern.
  • Beschreibung des Stands der Technik
  • Der Herstellungsprozess für integrierte Schaltungen wird ständig in diversen Richtung verbessert, im Hinblick darauf, die Strukturgrößen der einzelnen Schaltungselemente zu reduzieren. Gegenwärtig und in der vorhersehbaren Zukunft wird die Mehrheit der integrierten Schaltungen auf Grundlage von Siliziumhalbleiterbauelementen hergestellt auf Grund der guten Verfügbarkeit von Siliziumsubstraten und auf Grund der gut etablierten Prozesstechnologie, die über die vergangen Jahrzehnte entwickelt wurde. Ein wesentlicher Punkt bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und verbessertem Leistungsverhalten ist die Größenreduzierung der Transistorelemente, etwa von MOS-Transistorelementen, um eine größere Anzahl an Transistorelementen bereitzustellen, die für das Herstellen moderner CPU's und Speicherbauelemente erforderlich sind. Ein wichtiger Aspekte bei der Herstellung von Feldeffekttransistoren mit geringeren Abmessungen ist die Reduzierung der Länge der Gateelektrode, die die Ausbildung eines leitenden Kanals steuert, der das Sourcegebiet und das Draingebiet des Transistors trennt. Das Sourcegebiet und das Draingebiet des Transistorelements sind leitende Halbleitergebiete mit Dotierstoffen einer inversen Leitfähigkeitsart im Vergleich zu den Dotiermitteln in dem umgebenden kristallinen aktiven Gebiet, beispielsweise ein Substratgebiet oder ein Potentialtopf- bzw. Wannengebiet.
  • Obwohl die Verringerung der Gatelänge notwendig ist, um kleinere und schnellere Transistorelemente zu erhalten, stellt sich dennoch heraus, dass eine Reihe von Problemen zusätzlich auftreten, wenn eine geeignete Transistorverhaltensweise für eine reduzierte Gatelänge beibehalten werden soll. Eine herausfordernde Aufgabe in dieser Hinsicht ist das Vorsehen flacher Übergangsgebiete, d. h. Source- und Draingebiete, die dennoch eine hohe Leitfähigkeit aufweisen, um damit den Widerstand beim Leiten von Ladungsträgern aus dem Kanal in ein entsprechendes Kontaktgebiet der Drain- und Sourcegebiete zu minimieren. Das Erfordernis für flache Übergänge mit einer hohen Leitfähigkeit wird im Allgemeinen erfüllt, indem eine Ionenimplantationssequenz so ausgeführt wird, dass eine hohe Dotierstoffkonzentration mit einem Profil erreicht wird, das lateral und in der Tiefe variiert. Das Einführen einer hohen Dosis an Dotiermitteln in einen kristallinen Substratbereich erzeugt jedoch große Schäden in der Kristallstruktur, und daher werden ein oder mehrere Ausheizzyklen typischerweise zum Aktivieren der Dotiermittel, d. h. zum Anordnen der Dotiermittel an Kristallplätzen, und zum Ausheilen der starken Kristallschäden erforderlich. Jedoch ist die elektrisch wirksame Dotierstoffkonzentration durch die Fähigkeit der Ausheizzyklen beschränkt, die Dotiermittel elektrisch zu aktivieren. Diese Fähigkeit ist wiederum durch die Festkörperlöslichkeit der Dotiermittel in dem Siliziumkristall und die Temperatur und Dauer des Ausheizprozesses beschränkt, die mit den Prozesserfordernissen verträglich sind. Neben der Dotierstoffaktivierung und dem Ausheilen von Kristallschäden kann auch eine Dotierstoffdiffusion während des Ausheizens auftreten, die zu einem Verlust an Dotierstoffatomen in den Erweiterungsgebieten führen kann, wodurch das Dotierstoffprofil „verschmiert" wird. Somit ist einerseits eine hohe Ausheiztemperatur im Hinblick auf ein hohes Maß an Dotierstoffaktivierung und Rekristallisierung von durch Implantation hervorgerufenen Gitterschäden wünschenswert, während andererseits die Dauer des Ausheizprozesses kurz sein sollte, um das Ausmaß an Dotierstoffdiffusion zu beschränken, die ansonsten den Dotierstoffgradienten an den entsprechenden pn-Übergängen verringern und auch die Gesamtleitfähigkeit auf Grund des Verringerns der mittleren Dotierstoffkonzentration reduzieren kann. Ferner können sehr hohe Temperaturen während des Ausheizprozesses die Gateisolationsschichten negativ beeinflussen, wodurch deren Zuverlässigkeit verringert wird. D. h., hohe Ausheiztemperaturen können die Gateisolationsschicht verschlechtern und können daher deren dielektrischen Eigenschaften beeinflussen, die zu erhöhten Leckströmen, einer geringeren Durchbruchsspannung und dergleichen führen können. Daher sind für modernste Transistoren die Positionierung, die Formung und das Beibehalten eines gewünschten Dotierstoffprofils wichtige Eigenschaften zum Definieren der endgültigen Leistungsmerkmale des Bauelements.
  • In einem Versuch, den Gesamtreihenwiderstand des Stromwegs in den Transistorbauelementen zu reduzieren, wird nicht nur die Kanallänge verringert, sondern es wird auch der Widerstand der Bereiche der Drain- und Sourcegebiete durch das Einbauen von Metallsilizid verringert, das typischerweise einen geringen Schichtwiderstand im Vergleich zu Silizium aufweist, selbst wenn dieses stark dotiert ist. Beispielsweise ist Nickel ein hochschmelzendes Metall, das häufig in modernen Transistoren zum lokalen Verbessern der Leitfähigkeit von dotierten Siliziumbereichen auf Grund des moderat geringen Widerstands von Nickelsilizid im Vergleich zu anderen Metallsiliziden eingesetzt wird. Beispielsweise können Nickelsilizidgebiete in beschränkten Oberflächenbereichen der Drain- und Sourcegebiete und in der Gateelektrode hergestellt werden, um eine höhere Leitfähigkeit in diesen Bereichen zu schaffen. Jedoch geht die gewünschte hohe Leitfähigkeit des Nickelsilizids typischerweise mit starken Prozessungleichmäßigkeiten einher, die während der Herstellung entsprechender Nickelsilizidgebiete auftreten, wobei eine äußerst ungleichmäßige Grenzfläche zwischen den dotierten Halbleitergebieten und dem Nickelsilizid geschaffen wird. Selbst sogenannte Nickelfinger, d. h. Silizidausbuchtungen mit merklicher Länge werden während des Silizidierungsprozesses erzeugt. Diese Silizidausbuchtungen können sich in das Kanalgebiet des Transistors erstrecken und können daher deutlich das Gesamtverhalten des Transistors beeinflussen, was sogar zu einem Kurzschluss der pn-Übergänge führen kann, wodurch ein Transistorausfall hervorgerufen wird. Die Ungleichmäßigkeit des Nickelsilizidprozesses hängt u. a. von den Diffusionsbedingungen in den entsprechenden dotierten Siliziumbereichen ab, und daher repräsentieren die Dotierstoffkonzentration, die Kristallstruktur des Siliziums und die Temperatur wichtige Faktoren für das Ergebnis des Silizidierungsprozesses. Somit kann das Ausmaß der Silizidfehler auf Grund der Nickelsilizidausbuchtungen in die entsprechenden Kanalgebiete von der komplexen Geschichte des Bauelements und den entsprechenden Silizidierungsparametern abhängen, wobei die Silizidierungsdefekte gewisse Bauteilbereiche im Vergleich zu anderen Bauteilbereichen stärker beeinflussen können.
  • Wie aus der oben beschriebenen Situation während der Herstellung modernster Transistorelemente hervorgeht, gibt es eine Reihe von komplexen Abhängigkeiten zwischen vielen Mechanismen zum Verbessern des Gesamtdurchlassstromvermögens der Transistoren, wobei die Situation noch komplexer wird, wenn zusätzliche Strategien zur Steigerung des Leistungsverhaltens des Transistors in die Fertigungssequenz eingebaut werden. Beispielsweise kann eine gewisse Art an Verformung bewusst in den entsprechenden Kanalgebieten erzeugt werden, um die entsprechende Ladungsträgerbeweglichkeit zu verbessern, was sich wiederum in einer entsprechenden Verringerung des Kanalwiderstands aus drückt. In einigen Vorgehensweisen werden verspannte Schichten in der Nähe der Kanalgebiete vorgesehen, um damit Verspannungskräfte in dem Kanalgebiet hervorzurufen. In anderen Strategien wird verformtes Halbleitermaterial als eine verformungsinduzierende Quelle eingesetzt. Auch in diesen Fällen kann das Bereitstellen verformten Halbleitermaterials, verspannter Oberschichten, und dergleichen einen deutlichen Einfluss auf die zuvor beschriebenen Prozesse im Hinblick auf das Erhöhen des Durchlassstromvermögens durch Bereitstellen gut definierter Dotierstoffprofile und äußerst leitfähiger Metallsilizidgebiete aufweisen, da beispielsweise das Diffusionsverhalten eines hochschmelzenden Metalls von dem Vorhandensein von nicht-Siliziumsorten, etwa Germanium, Kohlenstoff, und dergleichen abhängen kann.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik bei der Bereitstellung von Mechanismen zur Verbesserung der Gesamtleitfähigkeit von Feldeffekttransistorstrukturen, durch gut definierte Dotierstoffprofile und/oder Metallsilizidgebiete, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest deutlich verringert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zum Verbessern des Transistorverhaltens in äußerst lokaler Weise, indem Ausheizprozesse in lokalisierter Wiese durchgeführt werden. Es wurde erkannt, dass eine Vielzahl von Fertigungsprozessen stark von entsprechenden Wärmebehandlungen beeinflusst werden, wobei eine speziell gestaltete lokale Variation der entsprechenden Prozessparameter vorteilhafterweise eingesetzt werden kann, um geeignet variierende Transistoreigenschaften zu erzeugen. Auf diese Weise können gut etablierte Prozessbedingungen für gewisse Prozesssequenzen beibehalten werden, wobei eine lokale Variation des Ausheizprozesses dann eingesetzt werden kann, um in lokaler Weise die Auswirkungen der entsprechenden Ausheizprozesse zu verstärken oder zu reduzieren. Wie zuvor erläutert ist, können Metallsilizidprozessabläufe sowie die Dotierstoffaktivierung, die das Rekristallisieren von durch Implantation hervorgerufenen Schäden beinhaltet, deutlich von den Prozessparametern einer entsprechenden Wärmebehandlung, etwa der Temperatur und der Dauer abhängen, wobei in einigen Fällen kontroverse Anforderungen durch die entsprechende Prozesssequenzen auferlegt werden, die in konventionelle Prozessstrategien im Wesentlichen optimierte Prozessergebnisse in lokal angepasster Weise verhindern. Daher werden in einigen Aspekten der vorliegenden Erfindung modernste lasergestützte oder blitzlichtgestützte Ausheizverfahren eingesetzt, um in lokaler Weise die entsprechenden Ausheizprozesse zu steuern.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden eines ersten Metallsilizids in einem ersten Bauteilgebiet eines Halbleiterbauelements auf Grundlage einer ersten Reaktionstemperatur, die durch Bestrahlen des ersten Bauteilgebiets mittels Strahlung eines spezifizierten Wellenlängenbereichs erzeugt wird. Des weiteren umfasst das Verfahren das Bilden eines zweiten Metallsilizids in einem zweiten Bauteilgebiet des Halbleiterbauelements auf der Grundlage einer zweiten Reaktionstemperatur, die durch Bestrahlen des zweiten Bauteilgebiets mit Strahlung des spezifizierten Wellenlängenbereichs erzeugt wird, wobei die erste Temperatur geringer ist als die zweite Temperatur.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das selektive Modifizieren von Oberflächeneigenschaften eines ersten Bauteilgebiets und eines zweiten Bauteilgebiets eines Halbleiterbauelements, um ein unterschiedliches optisches Antwortverhalten in dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet in Bezug auf einen spezifizierten Wellenlängenbereich der Strahlung zu erzeugen. Das Verfahren umfasst ferner das Bestrahlen des ersten und des zweiten Bauteilgebiets mit einem Strahl, um einen Dotierstoffaktivierungsprozess in dem ersten und dem zweiten Bauteilgebiet in Gang zu setzen, wobei jeder Oberflächenbereich, der von dem Strahl getroffen wird, für eine Zeitdauer von ungefähr 1 Mikrosekunde oder weniger bestrahlt wird.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Vorbereiten eines ersten Bauteilgebiets und eines zweiten Bauteilgebiets eines Halbleiterbauelements derart, dass unterschiedliche optische Antwortverhalten in dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet für Strahlung eines spezifizierten Wellenlängenbereichs geschaffen werden. Das Verfahren umfasst ferner das Ausheizen des ersten und des zweiten Bauteilgebiets durch einen Laserausheizprozess und/oder einen Blitzlichtausheizprozess unter Anwendung eines Strahles mit spezifizierter Wellenlänge, um einen Silizidierungsprozess und/oder einen Dotierstoffaktivierungsprozess in dem ersten und dem zweiten Bauteilgebiet in Gang zu setzen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit zwei Bauteilgebieten während einer Prozesssequenz zur Herstellung entsprechender Metallsilizidbereiche auf der Grundlage eines lasergestützten oder blitzlichtgestützten Ausheizprozesses mit unterschiedlichen Prozessparametern in dem ersten und dem zweiten Bauteilgebiet gemäß anschaulicher Ausführungsformen zeigt;
  • 1b schematisch ein Ausheizsystem darstellt, das zum Ausführen eines strahlungsgestützten Ausheizprozesses mit kurzen Belichtungsintervallen verwendet wird;
  • 1c bis 1e schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung von Metallsilizidgebieten in unterschiedlichen Bauteilgebieten unter Anwendung diverser Materialschichten zum Modifizieren des optischen Antwortverhaltens auf einen spezifizierten Wellenlängenbereich gemäß weiterer anschaulicher Ausführungsformen zeigen;
  • 1f schematisch eine Draufsicht auf eine typische SRAM-Zelle zeigt, in der Teile auf der Grundlage unterschiedlicher Prozessparameter während der Herstellung eines Metallsilizids gemäß anderer anschaulicher Ausführungsformen wärmebehandelt werden;
  • 2a schematisch eine Querschnittsansicht eines Transistorelements zeigt, das zwei unterschiedliche Bauteilgebiete repräsentiert, die eine unterschiedliche Menge an Energie während eines Ausheizprozesses zum Aktivieren von Dotierstoffen in Drain- und Sourcegebieten gemäß weiterer anschaulicher Ausführungsformen erhalten;
  • 2b schematisch das Halbleiterbauelement aus 2a in einem weiter fortgeschrittenen Herstellungsstadium zum Erhalten eines Metallsizidis zeigt;
  • 2c schematisch eine Querschnittsansicht während des Strukturierens unterschiedlicher Bauteilgebiete in einem Transistorelement gemäß weiterer anschaulicher Ausführungsformen zeigt;
  • 2d und 2e schematisch Querschnittsansichten zeigen, um die lokale Variation von Prozessparametern in einem Transistorbauelement während eines Ausheizprozesses zum Aktivieren von Dotiermitteln und zum Rekristallisieren von Halbleitergebieten in einen verformten Zustand gemäß weiterer anschaulicher Ausführungsformen zeigen;
  • 2f bis 2h schematisch Querschnittsansichten zeigen, um die Verbesserung des verformungsinduzierenden Effekts während eines Ausheizprozesses mit unterschiedlicher Auswirkung in einen Transistor gemäß weiterer anschaulicher Ausführungsformen darzustellen;
  • 2i bis 2j schematisch Querschnittsansichten eines Transistorelements während der Herstellung eines Metallsilizids und während eines nachfolgenden Aktivierungsprozesses mit unterschiedlicher Wirksamkeit in unterschiedlichen Transistorgebieten gemäß weiterer anschaulicher Ausführungsformen zeigen;
  • 2k und 2l schematisch Querschnittsansichten zur Herstellung einer effizienten Ausheizmaske über einer Gateelektrode eines Transistors gemäß noch weiterer anschaulicher Ausführungsformen zeigen; und
  • 2m schematisch eine Querschnittsansicht unterschiedlicher Transistorarten zeigt, die verspannte Oberschichten während eines Ausheizprozesses gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen an schaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Erfindung das lokale Variieren von Prozessparematern eines Ausheizprozesses oder die lokale Variation einer entsprechenden Ausheizwirkung, die durch vorbestimmte Prozessparameter einer entsprechenden Ausheizsequenz erreicht wird. In konventionellen Strategien wird typischerweise versucht, die Prozessgleichmäßigkeit eines typischen Ausheizprozesses, etwa eines modernen lasergestützten und blitzlichtgestützten Ausheizprozesses zu erhöhen, um gleichmäßige Prozessergebnisse über das gesamte Substrat hinweg zu schaffen. Im Gegensatz zum konventionellen Vorgehen berücksichtigt die vorliegende Erfindung, dass eine Vielzahl von Prozessergebnissen wirksam von den lokalen Prozessbedingungen während eines Ausheizprozesses abhängen kann, wobei insbesondere Herstellungsprozesse für Metallsilizid und Dotierstoffaktivierungsprozesse einen deutlichen Einfluss auf das Gesamtleistungsverhalten von Transistoren aufweisen, wie dies zuvor beschrieben ist. Auf Grund jüngster Entwicklungen in modernen Ausheizverfahren wurde erkannt, dass in vielen Fällen das Aufheizen eines oberflächennahen Bereichs eines entsprechenden Halbleiterbauelements vorteilhaft sein kann, um die gewünschten Prozessergebnisse zu erhalten, im Gegensatz zu anderen Strategien, in denen versucht wird, das gesamte Substrat im Wesentlichen auf eine gleichförmige Temperatur zu bringen, um damit gleichmäßige Prozessergebnisse zu erhalten. Somit werden in modernsten Ausheizverfahren entsprechende Oberflächenbereiche einer geeignet ausgewählten Strahlung für moderat kurze Zeitdauern ausgesetzt, in denen oberflächennahe Bereiche ausreichend erhitzt werden, um die gewünschte Reaktion in den erwärmten Bauteilbereichen in Gang zu setzen, während tieferliegende unter der Oberfläche liegende Substratbereiche im Wesentlichen während des Zeitintervalls der Belichtung nicht beeinflusst werden, da die verfügbare Zeit nicht ausreicht, um ein thermisches Gleichgewicht beim Energietransport innerhalb des Substrats zu erhalten. In ähnlicher Weise kann eine Energiedeposition in einem oberflächennahen Bauteilgebiet im Wesentlichen unabhängig sein von dem Zustand eines benachbarten Bauteilgebiets, das einen unterschiedlichen Betrag an Energieeintrag erfahren hat. Somit bieten modernste Ausheizverfahren die Möglichkeit, die Ausheizparameter lateral zu „strukturieren" und/oder zumindest die Auswirkung des Ausheizprozesses lateral zu strukturieren, wenn die Prozesse auf der Grundlage identischer Prozessparameter in benachbarten Bauteilbereichen ausgeführt werden.
  • Wie zuvor erläutert ist, können die Herstellung eines Metallsilizids und insbesondere die Herstellung des gut leitenden Nickelsilizids durch die entsprechenden Prozesstemperaturen beeinflusst werden, die während des Silizidierungsprozesses verwendet werden. Insbesondere das Erzeugen entsprechender Nickelsiliziddefekte, etwa Nickelsilizidausbuchtungen und Silizidfinger können von der effektiven Temperatur abhängen, wobei eine ansteigende Prozesstemperatur zu einer erhöhten Wahrscheinlichkeit für das Ausbilden entsprechender Nickelsilizidfinger führen kann. Folglich wird in einigen Aspekten der vorliegenden Erfindung ein geeignet gestalteter Ausheizprozess in unterschiedlichen Bauteilgebieten in unterschiedlicher Weise ausgeführt, um damit die Wahrscheinlichkeit für Metallsiliziddefekte in kritischen Bauteilbereichen zu reduzieren, während im Wesentlichen die verbleibenden Prozessparameter für die unterschiedlichen Bauteilgebiete konstant gehalten werden, wodurch ein hohes Maß an Kompatibilität und konventionellen Prozessstrategien geschaffen wird.
  • In anderen Aspekten der vorliegenden Erfindung werden zusätzlich oder alternativ zum Modifizieren einer entsprechenden Metallsilizidprozesssequenz die Ausheizprozesse auf der Grundlage geeignet modifizierter Bauteiloberflächen durchgeführt, um damit unterschiedliche optische Antwortverhalten in Bezug auf einen einfallenden Strahl zu schaffen, wobei die lokale Variation in einer äußerst lokal aufgelösten Weise erhalten wird, um in einem Beispiel sogar ein unterschiedliches Temperaturprofil innerhalb unterschiedlicher Bauteilgebiete eines einzelnen Transistorelements zu schaffen. Auf diese Weise kann das Temperaturprofil innerhalb eines Transistorelements in geeigneter Weise strukturiert werden, um die unterschiedlichen Erfordernisse für die Dotierstoffaktivierung in den Drain- und Sourcegebieten im Vergleich zu der thermischen Stabilität empfindlicher Bauteilbereiche, etwa der Gateisolierschicht moderner Transistorelemente zu berücksichtigen.
  • Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft im Zusammenhang mit modernsten Transistorelementen in Halbleiterbauelementen ist, wobei entsprechende kritische Abmessungen, etwa die Gatelänge, ungefähr 100 nm und deutlich kleiner sind, da hier selbst subtile gegenseitige Abhängigkeiten diverser Prozesse deutlich das Gesamtleistungsverhalten der Transistorelemente beeinflussen kann. Jedoch können die Prinzipien der vorliegenden Erfindung vorteilhaft auf ein beliebiges Halbleiterbauelement für weniger kritische Anwendungen angewendet werden, wodurch die Ausbeute, das Leistungsverhalten und Zuverlässigkeit dieser Bauelemente wesentlich verbessert werden, ohne zur Prozesskomplexität beizutragen. Daher sollte die vorliegende Erfindung nicht auf spezielle Bauteilabmessungen und Transistorarchitekturen eingeschränkt gesehen werden, sofern derartige Einschränkungen nicht explizit in der Beschreibung oder den angefügten Patentansprüchen gelegt sind.
  • 1a zeigt schematisch ein Halbleiterbauelement 100, das ein erstes Bauteilgebiet 110 und ein zweites Bauteilgebiet 120 aufweist. Das Bauelement 100 umfasst ferner ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, das darauf ausgebildet eine geeignete Halbleiterschicht 102 aufweist, die aus einem beliebigen geeigneten siliziumbasierten Material hergestellt ist. In diesem Falle ist ein siliziumbasiertes Material als ein Halbleitermaterial zu verstehen, das zumindest einen ausreichenden Anteil an Siliziumatomen aufweist, um damit die Ausbildung eines Metallsilizids in spezifizierten Gebieten der Halbleiterschicht 102 zu ermöglichen. Ferner kann das Substrat 101 in Verbindung mit der Halbleiterschicht 102 eine SOI-(Silizium auf Isolator-)Konfiguration repräsentieren, wobei eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Trägermaterial des Subtrats 101 und der Halbleiterschicht 102 ausgebildet ist. Ferner können das erste und das zweite Bauteilgebiet 110, 120 durch entsprechende Isolationsstrukturen (nicht gezeigt), etwa flache Grabenisolationen und dergleichen, getrennt sein, während in anderen Ausführungsformen die Gebiete 110 und 120 nicht notwendigerweise durch entsprechende Isolationsstrukturen begrenzt sind, sondern diese können auf der Grundlage von beliebigen Schaltungselementen, die darin enthalten sind, definiert sein. D. h., das Bauteilgebiet 110 kann darin ausgebildet ein oder mehrere Schaltungselemente 111 aufweisen, die in dem vorliegenden Falle als ein Transistorelement dargestellt sind, das eine unterschiedliche Temperatur und/oder Dauer während eines Ausheizprozesses im Vergleich zu einem Schaltungselement 121 benötigt, das in dem zweiten Bauteilgebiet 120 ausgebildet ist, auf Grund einer unterschiedlichen Empfindlichkeit für Metallsiliziddefekte während eines nachfolgenden Metallsilizidherstellungsprozesses. Somit umfasst in dem in 1a gezeigten Fertigungsstadium das Schaltungselement 111 eine entsprechende Gateelektrode 112, die von einem entsprechenden Kanalgebiet 113 durch eine Gateisolationsschicht 114 getrennt ist. Ferner ist eine Seitenwandabstandshalterstruktur 115 an Seitenwänden der Gateelektrode 112 ausgebildet, und Drain- und Sourcegebiete 116 sind in der Halbleiterschicht 102 so positioniert, dass diese das Kanalgebiet 113 lateral einschließen. In ähnlicher Weise sind entsprechende Komponenten für das Schaltungselement 121 in dem zweiten Bauteil gebiet 120 vorgesehen. D. h., das Schaltungselement 121 umfasst eine Gateelektrode 122, eine Gateisolationsschicht 124, ein Kanalgebiet 123, Drain- und Sourcegebiete 126 und eine Seitenwandabstandshalterstruktur 125. Beispielsweise können die Schaltungselemente 111, 121 Transistorelemente unterschiedlicher Leitfähigkeitsart repräsentieren oder können Transistorelemente sein, die in unterschiedlichen Bauteilgebieten mit einer unterschiedlichen Wahrscheinlichkeit für die Ausbildung entsprechender Metallsiliziddefekte während einer entsprechenden Fertigungssequenz sein. Ferner kann eine Schicht aus hochschmelzendem Metall 103 über dem ersten und dem zweiten Bauteilgebiet 110, 120 ausgebildet sein, wobei in einigen anschaulichen Ausführungsformen die Metallschicht 103 Nickel aufweist, möglicherweise in Verbindung mit anderen hochschmelzenden Metallen, etwa Platin, und dergleichen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements, wie es in 1a gezeigt ist, umfasst die folgenden Prozesse. Nach dem Bereitstellen des Substrats 101 mit der darauf ausgebildeten Halbleiterschicht 102 werden entsprechende aktive Gebiete durch Ausbilden geeigneter Isolationsstrukturen (nicht gezeigt) auf der Grundlage gut etablierter Verfahren definiert. Danach werden die Gateelektroden 112, 122 und die Gateisolationsschichten 114, 124 auf der Grundlage moderner Oxidations- und/oder Abscheideverfahren in Verbindung mit modernsten Lithographieprozessen und Äzverfahren hergestellt, wobei die Gateelektroden 112, 122 aus Polysiliziummaterial hergestellt werden können, das auch ein Metallsilizid in einer späteren Fertigungsphase erhalten kann. Als nächstes werden Bereiche der Drain- und Sourcegebiete 116 und 126 auf der Grundlage einer Ionenimplantation gebildet und nachfolgend wird eine geeignete Abstandshalterstruktur, etwa die Abstandshalterstrukturen 115, 125 gebildet, und in geeigneter Weise das vertikale und laterale Dotierstoffprofil für die Drain- und Sourcegebiete 116 zu erzeugen. Es sollte beachtet werden, dass die entsprechenden Implantationssequenzen in geeigneter Weise ausgeführt werden können, um damit das äußerst komplexe Dotierstoffprofil in den entsprechenden Bauteilgebieten 110, 120 bereitzustellen. Ferner werden in einigen anschaulichen Ausführungsformen weitere Prozessschritte ausgeführt, um das Transistorverhalten zu verbessern, etwa das Vorsehen eines verformten Halbleitermaterials in den Drain- und Sourcegebieten 116 und/oder den Kanalgebieten 113, 123, abhängig von den Prozessstrategien. Nach der zuvor beschriebenen Prozesssequenz werden die Abstandshalterstrukturen 115, 125, wenn sie noch nicht für das Profilieren der Drain- und Sourcegebiete 116, 126 hergestellt sind, auf der Grundlage gut etablierter Verfahren gebildet. Danach wird die Metallschicht 103 auf der Grundlage gut etablierter Abscheideverfahren, etwa einer Sputter-Abscheidung, CVD, und dergleichen aufgebracht. Anschließend wird ein Ausheizprozess 130 in einigen anschaulichen Ausführungsformen auf der Grundlage unterschiedlicher Prozessparameter, etwa Temperatur und Dauer für das erste und das zweite Bauteilgebiet 110, 120 ausgeführt, wie dies durch T1, t1 und T2, t2 angedeutet ist. In anderen anschaulichen Ausführungsformen können die eigentlichen Prozessparameter des Ausheizprozesses 130 in dem ersten und dem zweiten Bauteilgebiet 110, 120 im Wesentlichen identisch sein, wobei das entsprechende Antwortverhalten auf den Ausheizprozess unterschiedlich für die Bauteilgebiete 110, 120 modifiziert sein kann, um damit zumindest eine unterschiedliche Temperatur in dem ersten und dem zweiten Bauteilgebiet 110, 120 zu erhalten. Der Ausheizprozess 130 kann auf der Grundlage eines Strahles eines spezifizierten Wellenlängenbereichs erfolgen, der durch ein beliebiges modernes Ausheizsystem erzeugt werden kann, wobei ein repräsentatives Beispiel in Bezug auf 1b beschrieben ist. Somit kann auf Grund der unterschiedlichen Prozessparameter, etwa der Ausheiztemperatur, die die hochschmelzende Metallschicht 103 in dem ersten Bauteilgebiet 110 erfährt, das entsprechende Reaktionsverhalten beispielsweise die Diffusionseigenschaften der Metallatome und der Siliziumatome so modifiziert werden, dass die Wahrscheinlichkeit für die Ausbildung von Metallsiliziddefekten verringert wird, was möglicherweise mit einer Variation anderer Eigenschaften des Metallsilizids begleitet ist, die jedoch nicht in unerwünschter Weise negativ das Gesamtverhalten der Schaltungselemente 111 beeinflussen. In ähnlicher Weise kann das Schaltungselement 121 den Sollprozessparametern während des Ausheizprozesses 130 unterzogen werden, um damit die gewünschten Eigenschaften des entsprechenden Metallsilizids, das während des Ausheizprozesses 130 erzeugt wird, zu erreichen, wobei eine hohe Wahrscheinlichkeit für die Ausbildung von Metallsiliziddefekten weniger kritisch auf Grund von beispielsweise entwurfsspezifischen Eigenschaften des Schaltungselements 121 sind. Es sollte beachtet werden, dass der Prozess zur Herstellung eines Metallsilizids mehrere Prozessschritte enthalten kann, etwa beispielsweise einen Ausheizschritt während des Prozesses 130, wodurch eine entsprechende Metallsilizidausbildung hervorgerufen wird, und einen nachfolgenden Schritt zum Erhalten einer gewünschten thermischen Stabilität für das schließlich gebildete Metallsilizid. In einigen anschaulichen Ausführungsformen wird ein Zwischenätzschritt ausgeführt, um nicht reagiertes Metall in der Schicht 103 selektiv in Bezug auf das erzeugte Metallsilizid zu entfernen. Wenn daher zwei oder mehr Ausheizschritte während des Ausheizprozesses 120 ausgeführt werden, wird zumindest in einem Ausheizschritt die entsprechende Temperatur in dem ersten Bauteilgebiet 110 kleiner gewählt, das das empfindliche Schaltungselement 110 aufweist, um damit die Wahrscheinlichkeit von Metallsiliziddefekten zu verringern, während die restliche Prozesssequenz für das erste und das zweite Bauteilgebiet 110, 120 identisch sein kann, wodurch ein hohes Maß an Kompatibilität mit konventionellen Strategien geschaffen wird.
  • In einer anschaulichen Ausführungsform enthält die Schicht 103 Nickel, was bei Prozesstemperaturen von ungefähr 200 Grad C bis 500 Grad C in Nickelsilizid umgewandelt wird, wobei ein entsprechende Solltemperatur für das nicht empfindliche Bauteilgebiet 120 ausgewählt werden kann, während eine geringere Temperatur in dem ersten Bauteilgebiet 110 geschaffen wird. Es sollte beachtet werden, dass der entsprechende Wellenlängenbereich der Strahlung, etwa einer Laserstrahlung oder eine Blitzlichtstrahlung, sowie die Dauer in geeigneter Weise eingestellt werden können, um die unterschiedlichen Ausheiztemperaturen zu erhalten. Typischerweise ist in modernen Ausheizverfahren auf der Grundlage einer Laserstrahlung oder einer Blitzlichtstrahlung die Belichtungszeit eines Oberflächenbereichs, der von dem einfallenden Strahl betroffen wird, auf 0,1 Sekunde und deutlich weniger, etwa einige Mikrosekunden bis Nanosekunden beschränkt. Da folglich das entsprechende Bestrahlungsintervall zu kurz ist, um in benachbarten Gebieten einen thermischen Gleichgewichtszustand in vertikaler Richtung sowie in lateraler Richtung während des Belichtungszeitintervalls einzunehmen, kann die entsprechende Reaktionstemperatur individuell für beide Bauteilgebiete geeignet eingestellt werden. Die entsprechende Strahlung des Prozesses 130 kann durch eine gepulste Laserquelle, eine gepulste Blitzlichtquelle oder einen kontinuierlichen Strahl bereitgestellt werden, der über das Substrat 101 mit einer geeigneten Geschwindigkeit bewegt wird, um damit die eigentliche Belichtungszeit jedes Oberflächenbereichs auf das gewünschte kurze Zeitintervall zu reduzieren.
  • 1b zeigt schematisch ein beispielhaftes System 150 zum Ausführen des Ausheizprozesses 130. Das System 150 kann eine geeignete Strahlungsquelle 152 umfassen, etwa eine Laserquelle, die einen kontinuierlichen oder einen gepulsten Laserstrahl 151 bereitstellt. Ferner ist ein geeignetes Strahlformungssystem 153 vorgesehen, um geeignete Strahleigenschaften einzurichten, d. h. eine spezielle Strahlform und eine Energiedichte, was auf der Grundlage gut etablierter Verfahren bewerkstelligt werden kann. Somit kann eine für den Ausheizprozess 130 geeignete Strahlung an einem Ausgang des Strahlformungssystem 153 bereitgestellt werden, das ferner ausgebildet ist, die resultierende Strahlung, d. h. die Strahlung des Prozessors 130, auf einen Substrathalter 154 zu richten, der beispielsweise in Form eines mechanischen Abtastsystems vorgesehen ist. Ferner kann ein Messsystem 155, das einen Temperatursensor, einen Leistungsdetektor, und dergleichen aufweisen kann, vorgesehen sein, um den Status eines Subtrats, das auf dem Substrathalter 154 positioniert ist, etwa das Substrat 101 mit den darauf ausgebildeten ersten und zweiten Bauteilgebieten 110, 120 zu erkennen.
  • Während des Betriebs des Systems 150 zum Ausführen des Ausheizprozesses 130 wird das Substrat 101 auf dem entsprechenden Abtastsystem oder Substrahthalter 154 angeordnet, das in geeigneter Weise die relative Position zwischen der Strahlung des Prozesses 130, die aus dem Strahlformungssystem 153 austritt, und der Lage auf dem Substrat 101 einstellt. In einigen anschaulichen Ausführungsformen kann, wenn die entsprechende Strahlgröße auf das Substrat 101 einfällt, kleiner ist als der von dem ersten Bauteilgebiet 110 eingenommene Bereich, der entsprechende Ausheizprozessparametersatz auf der Grundlage der Abtastgeschwindigkeit eingestellt werden und/oder kann auf der Grundlage von Steuerungsdaten gesteuert werden, die der Laserquelle 152 zugeführt werden. Das Messsystem 155 kann entsprechende Daten bereitstellen, um die von dem Strahlformungssystem 153 abgegebene Ausgangsleistung zu detektieren und zu überwachen und die tatsächlich erreichte Temperatur auf der bestrahlten Stelle an dem Substrat 101 zu kontrollieren. Wenn beispielsweise die lokale Auflösung des Messsystems 155 ausreichend ist, das erste und das zweite Bauteilgebiet 110 und 120 zu unterscheiden, kann die entsprechende tatsächliche Reaktionstemperatur auf der Grundlage von Messdaten bestimmt werden, die von dem Messsystem 155 erhalten werden, die dann auch verwendet werden können, um den entsprechenden Ausheizprozess 130 zu steuern. Danach wird das Substrat so bestrahlt, dass die Strahlung des Ausheizprozesses 130 und damit die Zeitdauer des aktiven Aufheizens der bestrahlten Fläche des Substrats 101 deutlich kleiner ist als ungefähr 0,1 Sekunde, was durch Verwendung von kurzen Strahlungspulsen und/oder unter Anwendung einer hohen Abtastgeschwindigkeit erreicht werden kann, wenn beispielsweise eine kontinuierliche Strahlung verwendet wird. Beispielsweise können Ausheizzeiten, d. h. aktives Zuführen von Strahlungsenergie zu einer bestrahlten Stelle an dem Substrat 101, von mehreren Millisekunden und deutlich weniger oder sogar mehreren Mikrosekunden, Nanosekunden und weniger erzeugt werden, um damit in effizienter Weise den Ausheizprozess 130 abhängig von den Prozesserfordernissen auszuführen. Wie nachfolgend beschrieben ist, können die entsprechenden Eigenschaften der Strahlung und das Belichtungszeitintervall in geeigneter Weise ausgewählt werden, effektiv Dotierstoffe in entsprechenden Halb leitergebieten zu aktivieren, wobei äußert hohe Temperaturen in stark lokalisierter Weise erzeugt werden.
  • Während des Ausheizprozesses 130 wird die Strahlung zumindest teilweise absorbiert und kann daher zu einer entsprechenden Reaktionsenergie führen, d. h. einer kinetischen Energie für die Atome der hochschmelzenden Metallschicht 103 und des Siliziums, um eine entsprechende Diffusion und Umwandlung in Metallsilizid in Gang zu setzen, wobei die Wärme dann in die „Tiefe" des Substrats 101 abgeführt wird, ohne dass im Wesentlichen die Substrattemperatur ansteigt. Beispielsweise bleibt die Rückseite des Substrats 101 bei einer Temperatur von 50 Grad C und sogar deutlich weniger, während andererseits sehr hohe Temperaturen lokal in oberflächennahen Bereichen der Gebiete 110, 120 hervorgerufen werden, wie dies zum in Gang setzen des entsprechenden Silizidierungsprozesses erforderlich ist, wobei jedoch eine unterschiedliche Reaktionstemperatur in dem ersten und dem zweiten Bauteilgebiet 110, 120 erzeugt wird.
  • Es sollte beachtet werden, dass das System 150 als ein repräsentatives Beispiels eines Systems betrachtet werden kann, um den Ausheizprozess 130 durchzuführen, um damit das gewünschte Temperaturprofil für die Gebiete 110 und 120 mit einer effektiven Bestrahlungszeit von 0,1 Sekunde und deutlich weniger zu erreichen. In anderen Systemen kann die Lichtquelle 152 eine gepulste Blitzlichtleuchte repräsentieren, die einen moderat breiten Wellenlängenbereich aussendet, wobei abhängig von der Systemkonfiguration das Substrat 101 als ganzes oder teilweise beleuchtet wird, wie in 1b gezeigt ist. Wenn das Substrat oder große Bereiche davon in einem gemeinsamen Belichtungsschritt ausgeleuchtet werden, wenn beispielsweise das erste und das zweite Bauteilgebiet 110, 120 zusammen belichtet werden, können geeignete Maßnahmen getroffen werden, um in entsprechender Weise das optische Antwortverhalten der Gebiete 110, 120 zu modifizieren, um damit unterschiedliche Prozessbedingungen darin zu erhalten.
  • 1c zeigt schematisch das Bauelement 100 gemäß weiterer anschaulicher Ausführungsformen, wobei zusätzlich oder alternativ zum Variieren der Prozessparameter des Ausheizprozesses 130 das entsprechende optische Antwortverhalten in dem ersten Gebiet 110 und in dem zweiten Gebiet 120 unterschiedlich eingestellt wird. In der gezeigten Ausführungsform wird eine geeignete Absorptionsschicht 104 in dem zweiten Bauteilgebiet 120 hergestellt, während das erste Gebiet 110 unbedeckt bleibt, oder in anderen anschaulichen Aus führungsformen (nicht gezeigt) mit einer entsprechenden Dicke unterschiedlich gewählt, um damit die Menge an absorbierter Energie zu verringern. Beispielsweise kann die Absorptionsschicht 104 in Form eines geeigneten Materials, etwa eines Polymermaterials, eines Lackmaterials oder eines dielektrischen Materials vorgesehen werden, das nicht deutlich mit der darunter liegenden Metallschicht 103 bei den entsprechenden Reaktionstemperaturen, die durch den Ausheizprozess 130 erzeugt werden, reagiert. Zu diesem Zweck kann eine geeignete Materialschicht über dem ersten und dem zweiten Bauteilgebiet 110, 120 auf Grundlage einer geeigneten Abscheidetechnik aufgebracht werden, und die entsprechende Materialschicht kann selektiv entfernt oder zumindest in der Dicke in dem ersten Bauteilgebiet 110 auf der Grundlage von Lithographie- und Ätzverfahren gemäß bekannter Strategien reduziert werden. Es sollte beachtet werden, dass eine Dicke der Absorptionsschicht 104 im Hinblick auf den Wellenlängenbereich gestaltet werden kann, der zum Ausführen des Ausheizprozesses 130 eingesetzt wird, um die Rückreflektion zu reduzieren. Durch geeignetes Auswählen der Dicke der Schicht 104 kann deren Effizienz gut gesteuert werden, um damit den gewünschten Unterschied im optischen Antwortverhalten und somit sich in den ergebenden Reaktionstemperaturen in dem ersten und dem zweiten Bauteilgebiet 110, 120 zu erhalten. In anderen anschaulichen Ausführungsformen wird alternativ oder zusätzlich zum Vorsehen der Absorptionsschicht 104 eine Modifizierung der Reflektivität zumindest in dem ersten Bauteilgebiet 110 vorgesehen, beispielsweise indem eine entsprechende reflektierende Schicht bereitgestellt wird, wodurch die Menge der in dem ersten Bauteilgebiet 110 deponierten Energie verringert wird. In anderen Fällen wird die Oberflächenkonfiguration der Materialschicht 103 modifiziert, um damit das optische Verhalten der Schicht 103 in Bezug auf die einfallende Strahlung des Ausheizprozesses 130 entsprechend anzupassen. Wie zuvor erläutert ist, kann in anderen anschaulichen Ausführungsformen ein Unterschied in der Reaktionstemperatur nach einem ersten Ausheizschritt zum Initiieren einer chemischen Reaktion und nach dem Entfernen von nicht reagiertem Metall der Schicht 103 erreicht werden, wobei eine entsprechende reflektierende Schicht oder Absorptionsschicht, etwa der Schicht 104, direkt auf dem entsprechenden Schaltungselement 111 und/oder 121 gebildet werden kann.
  • 1d zeigt schematisch das Halbleiterbauelement 100 gemäß einer weiteren anschaulichen Ausführungsform, in der ein unterschiedliches optisches Antwortverhalten erreicht werden kann, indem zusätzlich oder alternativ zu weiteren Maßnahmen zum Modifizieren des optischen Verhaltens in dem ersten und dem zweiten Bauteilgebiet 110, 112 eine un terschiedliche Art an hochschmelzendem Metall verwendet wird, wobei unterschiedliche Reaktionstemperaturen vorteilhaft sein können, um die gewünschte Art an Metallsilizid in den entsprechenden Gebieten 110, 120 zu erhalten. Beispielsweise können entsprechende Metallschichten 103a, 103b über dem ersten und zweiten Bauteilgebiet 110, 120 gebildet werden, um damit selektiv die Gefahr für Metallsiliziddefekte zu verringern, wobei unterschiedliche Prozesstemperaturen erforderlich sein können. Wenn beispielsweise Nickel und Kobalt als die Schichten 103a, 103b vorgesehen werden, ist eine geringere Temperatur in dem ersten Bauteilgebiet 110 erforderlich, während im Allgemeinen höhere Prozesstemperaturen, die möglicherweise eine andere Prozesssequenz erfordern, im zweiten Bauteilgebiet 120 erforderlich sind. Wenn daher die entsprechende Strahlung des Ausheizprozesses 130 an sich mit hoher lokaler Auflösung bereitgestellt werden kann, wenn beispielsweise der entsprechende Strahl, wie er von dem System 150 bereitgestellt wird, eine Größe aufweist, die kleiner ist als die Größe der entsprechenden Gebiete 110, 120, können die entsprechenden Prozessparameter individuell durch geeignetes Steuern des Abtastprozesses und/oder des Betriebs der entsprechenden Strahlungsquelle angepasst werden, wie dies zuvor beschrieben ist. In anderen Fällen kann der Unterschied im optischen Verhalten der Schichten 103a, 103b selbst für eine unterschiedliche optische Reaktion sorgen, selbst wenn die gleichen Bestrahlungsparameter verwendet werden. Wenn der entsprechende Unterschied nicht geeignet oder nicht ausreichend ist, um den erforderlichen Unterschied in der Reaktionstemperatur zu erreichen, werden geeignete Maßnahmen, etwa zusätzliche Absorptions- und/oder reflektierende Schichten, Oberflächenmodifizierungen und dergleichen eingesetzt, um den entsprechenden Energieeintrag während des Ausheizprozesses 130 einzustellen. Wenn ferner unterschiedliche Prozessschritte für die unterschiedlichen Metalle der Schichten 103a, 103b vorteilhaft sind, kann eine entsprechende unterschiedliche Prozesssequenz eingerichtet werden, selbst wenn der entsprechende Strahl nicht die lokale Auflösung besitzt, die das individuelle Belichten des ersten und des zweiten Bauteilgebiets 110, 120 ermöglicht. Wenn beispielsweise das erste und das zweite Bauteilgebiet 110, 120 mit den gleichen Beleuchtungsparametern belichtet werden, können geeignete Prozessbedingungen individuell auf der Grundlage geeignet gestalteter Abdeckschichten eingestellt werden, die in Form von reflektierenden Schichten und/oder absorbierenden Schichten bereitgestellt werden, so dass die Wirkung eines Ausheizschrittes im Wesentlichen keine oder eine deutlich reduzierte Auswirkung in entsprechenden Bauteilgebieten besitzt, in der der entsprechende Ausheizschritt nicht vorteilhaft ist. Somit können zusätzlich zu dem Bereitstellen unterschiedlicher Reaktionsbedingungen in dem ersten und dem zweiten Bauteilgebiet 110, 120 sogar unterschiedliche Metallsilizide hergestellt werden, wobei dennoch ein hohes Maß an Kompatibilität mit dem konventionellen Prozessablauf beibehalten wird.
  • 1e zeigt schematisch das Halbleiterbauelement 100 gemäß einer anschaulichen Ausführungsform, in der das optische Antwortverhalten der Bauteilgebiete 110, 120 modifiziert wird, indem unterschiedliche Arten an Abdeckschichten 104a, 104b vorgesehen werden, wobei die entsprechenden Dicken und/oder Materialzusammensetzungen so eingestellt werden, um damit das gewünschte optische Verhalten in Reaktion auf zumindest einen Ausheizschritt des Prozesses 130 zu erhalten. Beispielsweise wird eine Basisschicht 104 über dem ersten und dem zweiten Bauteilgebiet 110, 120 vorgesehen, um damit das allgemeine Verhalten im Hinblick auf einfallende Strahlen einzustellen, d. h. wenn die Reflektivität der Metallschicht 103 zu einem unerwünscht geringen Energieeintrag führt, kann die Basisschicht 104 für eine allgemein erhöhte Energieabsorption in dem Gebiet 110 und 120 sorgen. Danach wird eine weitere Materialschicht abgeschieden, die aus dem gleichen Material oder einem unterschiedlichen Material aufgebaut sein kann, die dann selektiv über dem Gebiet 110 oder 120 entfernt wird, um damit den Unterschied im optischen Antwortverhalten zu erhalten. In der gezeigten Ausführungsform wird eine zusätzliche Schicht über dem zweiten Bauteilgebiet 120 aufgebracht, um damit den Schichtbereich 104b zu definieren, der zu einem höheren Absorptionsvermögen führt, wodurch eine höhere Temperatur in dem Gebiet 120 geschaffen wird. In anderen Fällen kann das Absorptionsverhalten der Basisschicht 104 in dem ersten Bauteilgebiet 110 reduziert werden, indem beispielsweise eine entsprechende Schicht gebildet wird, die den Anteil der Reflektivität erhöht. Die entsprechende Schicht kann auf der Grundlage gut etablierter Lithographie- und Ätzverfahren hergestellt werden.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in Draufsicht gemäß weiterer anschaulicher Ausführungsformen. Hier repräsentieren das erste und das zweite Bauteilgebiet 110, 120 einen Teil einer statischen RAM-Zelle 160, die einen n-Kanaltransistor, etwa den Transistor 121, wie er zuvor in dem ersten Bauteilgebiet 120 beschrieben ist, aufweisen kann, der ein komplementäres Transistorpaar mit einem entsprechenden p-Kanaltransistor 161 bildet. Der Ausgang des Inverterpaares, das durch die Transistoren 121 und 161 gebildet ist, ist mit einem weiteren n-Kanaltransistor verbunden, der das erste Bauteilgebiet 110 repräsentiert, das daher von dem Transistor 111 repräsentiert sein kann, wie er zuvor be schrieben ist. Der Transistor 111 kann als ein Durchlassgatter für ein von dem Transistor 121 bereitgestelltes Signal betrachtet werden. Es wurde festgestellt, dass das Durchlassgatter 111 ein kritisches Bauteilgebiet in Bezug auf Metallsiliziddefekte repräsentieren kann, insbesondere für Nickelsiliziddefekte, wie dies zuvor erläutert ist. Folglich wir die entsprechende Ausheiztemperatur lokal in dem ersten Bauteilgebiet 110 auf der Grundlage des Ausheizprozesses 120 reduziert, wie dies zuvor beschrieben ist, um damit die Wahrscheinlichkeit zum Erzeugen von Nickeisilizidfingern oder Ausbuchtungen in dem Durchlassgatter 111 zu reduzieren, wobei nur ein geringer Einfluss auf den gesamten Silizidierungsprozess stattfindet. Somit können entsprechende Prozessparameter, die für das Bauteilgebiet 120 geeignet sind, beibehalten werden, während dennoch eine erhöhte Bauteilzuverlässigkeit und Produktionsausbeute auf Grund geringerer SRAM-Fehler erhalten wird. Es sollte beachtet werden, dass jede der zuvor beschriebenen Prozesssequenzen und Kombinationen davon eingesetzt werden können, um in geeigneter Weise den entsprechenden Metallsilizidprozess zu „strukturieren", um damit die Siliziddefekte in dem erste Bauteilgebiet 110 zu verringern. Beispielsweise kann eine unterschiedliche Art an Metallsilizid in dem Transistor 111 vorgesehen werden, wenn der entsprechende sich ergebende Reihenwiderstand mit dem Gesamtentwurfskriterien verträglich ist.
  • Mit Bezug zu den 2a bis 2m werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr beschrieben, in denen ein moderner Ausheizprozess auf die Aktivierung von Dotierstoffen in einem Halbleitergebiet angewendet wird, möglicherweise in Verbindung mit modernen Silizidierungsprozessen, wobei unterschiedliche Prozesstemperaturen in äußerst lokaler Weise erzeugt werden, so dass eine Temperaturdifferenz sogar innerhalb eines einzelnen Transistorelements erzeugt wird. Wie zuvor erläutert ist, sind in modernsten Anwendungen äußerst flache Dotierstoffprofile mit einer hohen Dotierstoffkonzentration erforderlich, so dass das entsprechende thermische Budget in diesen Anwendungen äußerst beschränkt ist. Somit können moderne Ausheizverfahren, wie sie zuvor mit Bezug zu 1b beschrieben sind, äußerst vorteilhaft sein, da äußerst hohe Temperaturen bis zu 1300 Grad C und noch höher in einer lokal sehr beschränkten Weise und innerhalb äußerst kurzer Zeitintervalle erzeugt werden können, so dass eine effiziente Dotierstoffaktivierung und ein Rekristallisierungsmechanismus eingerichtet werden können, während die Diffusionsaktivität der Dotiermittel äußerst gering ist.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, das darin ausgebildet eine Hableiterschicht 202 aufweist. Im Hinblick auf das Substrat 201 und die Halbleiterschicht 202 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Das Halbleiterbauelement 200 umfasst ferner ein Schaltungselement, etwa einen Feldeffekttransistor 240, der ein erstes Bauteilgebiet 210 und ein zweites Bauteilgebiet 220 aufweist. Somit repräsentieren das erste und das zweite Bauteilgebiet 210, 220 spezielle Bereiche des Transistorelements 240. In der in 2a gezeigten Fertigungsphase umfasst der Transistor 240 eine Gateelektrode 212, die auf einer Gateisolationsschicht 214 gebildet ist, die die Gateelektrode 212 von einem entsprechenden Kanalgebiet 213 trennt, das in der Halbleiterschicht 202 durch entsprechende Drain- und Sourcegebiete 216 definiert ist. Ferner ist eine entsprechende Seitenwandabstandshalterstruktur 215 an Seitenwänden der Gateelektrode 212 ausgebildet. Die Drain- und Sourcegebiete 216 können darin ausgebildet entsprechende Dotiermittel mit einem geeigneten Dotierstoffprofil und einer Konzentration aufweisen, wie sie durch die Entwurfsregeln erforderlich sind. Es sollte beachtet werden, dass typischerweise die Halbleiterschicht 202 eine siliziumbasierte Schicht repräsentiert, d. h. eine Halbleiterschicht mit einem deutlichen Anteil an Siliziumatomen, wobei zusätzliche Komponenten, Germanium, Kohlenstoff und dergleichen zusätzlich zu den Dotiermitteln enthalten sein können, um damit die Eigenschaften des Transistors 240 einzustellen. Es sollte jedoch beachtet werden, dass das äußerst lokale Einstellen der entsprechenden Aktivierungstemperatur gemäß der vorliegenden Erfindung auch auf eine beliebige Art an Schaltungselementen angewendet werden kann, unabhängig von dessen Konfiguration und der Materialzusammensetzung, die zur Herstellung verwendet wird.
  • Abhängig von den Prozessgegebenheiten können die Drain- und Sourcegebiete 216 eine mehr oder weniger ausgeprägte Menge an Kristalldefekten aufweisen oder diese können sogar in einem im Wesentlichen amorphen Zustand auf Grund vorhergehender Implantationsprozesse vorliegen, so dass diese zu rekristallisieren sind, um damit auch entsprechende Dotierstoffsorten, die die Drain- und Sourcegebiete 216 definieren, zu aktivieren. Ferner kann das Halbleiterbauelement 200 in dieser Fertigungsphase eine entsprechende Absorptionsschicht 204 aufweisen, die aus einem geeigneten Material aufgebaut ist, etwa Siliziumdioxid, Siliziumnitrid, amorphen Kohlenstoff, oder Kombinationen davon, oder einem anderen geeigneten Material, das in der Lage ist, Strahlungsenergie zu absorbieren und den entsprechend hohen Temperaturen zu widerstehen, die während eines nachfolgenden Ausheizprozesses erreicht werden. Ferner kann eine Deckschicht 204b vorgesehen sein, um in lokaler Weise das optische Antwortverhalten in dem Bauelement 200 in Bezug auf einen einfallenden Strahl eines Ausheizprozesses 230 lokal anzupassen. Die Deckschicht 204 kann aus einem beliebigen geeigneten Material hergestellt sein, um damit ein gewisses Maß an „Abschattung" des ersten Bauteilgebiets 210 zu erzeugen, das einen Teil der Gateelektrode 212 und der Gateisolationsschicht 214 enthalten kann. Beispielsweise kann die Deckschicht 204b für eine erhöhe Reflektivität sorgen, um damit zu einem gewissen Maße den Anteil an Strahlung zu reduzieren, der von der Absorptionsschicht 204 abzüglicherweise von darunter liegenden Bauteilgebieten in der Nähe des ersten Bauteilgebiets 210 absorbiert wird. Beispielsweise kann die Materialzusammensetzung der Deckschicht 204 so ausgewählt sein, dass in Verbindung mit der Absorptionsschicht 204 ein effizienter reflektierender Schichtstapel in Bezug auf die spezifizierte Wellenlänge oder den Wellenlängenbereich während des Ausheizprozesses 230 erhalten wird.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Der Transistor 240 wird auf der Grundlage gut etablierter Verfahren hergestellt, die ähnliche Prozesse enthalten können, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. D. h., nach dem Herstellen der Drain- und Sourcegebiete 216 auf der Grundlage entsprechender Implantationssequenzen oder anderer Verfahren, die eine nachfolgende Aktivierung der entsprechenden Dotierstoffsorten erfordern, wird die Absorptionsschicht 204 auf der Grundlage einer geeigneten Abscheidetechnik hergestellt, etwa CVD, um damit das Gesamtabsorptionsvermögen des Bauelements 200 in Bezug auf die während des Ausheizprozesses 230 verwendete Strahlung zu erhöhen. Danach wird die Deckschicht 204 beispielsweise auf der Grundlage etablierter Lithographieverfahren hergestellt, wobei in einigen anschaulichen Ausführungsformen entsprechende Einebnungsschichten verwendet werden können, um damit eine im Wesentlichen ebene Oberflächenkonfiguration vor dem Ausführen eines entsprechenden Lithographieprozesses zu erhalten. In anderen anschaulichen Ausführungsformen, wie dies nachfolgend detaillierter beschrieben ist, wird eine entsprechende Deckschicht oder eine andere geeignete Strukturierung des optischen Verhaltens des Transistors 240 auf der Grundlage von „selbstjustierenden" Verfahren erreicht. Nach dem Bilden der Deckschicht 204b oder dem sonstigen Strukturieren des optischen Verhaltens des Transistors 240, um damit das Energieabsorptionsvermögen in dem ersten Bauteilgebiet 210 zu reduzieren, wird der Ausheizprozess 230 auf der Grundlage geeignet eingestellter Prozessparameter ausgeführt. D. h., ein geeigneter Wellenlängenbereich oder eine Wellenlänge wird in Verbindung mit einer erforderlichen Energiedichte und Dauer der Belichtung entsprechender den Oberflächenbereichen ausgewählt, um damit eine hohe Temperatur zu erreichen, die bis zu 1300 Grad C oder noch höher betragen kann, wobei die entsprechende Wellenlänge der Strahlung während des Ausheizprozesses 230 so gewählt ist, dass eine entsprechende Energieabsorption im Wesentlichen auf Oberflächenbereiche mit der Halbleiterschicht 202 beschränkt ist, während tieferliegende Substratbereiche im Wesentlichen von der entsprechenden Strahlung nicht beeinflusst werden. Zu diesem Zweck wird die entsprechende Energiedichte eines entsprechenden Strahles, etwa eines Laserstrahles, eines Blitzlichtstrahles, und dergleichen so eingestellt, dass der gewünschte Energieeintrag zum Erzeugen der hohen Temperatur innerhalb einer äußerst kurzen Zeitdauer, beispielsweise im Bereich von Mikrosekunden und sogar deutlich weniger, eine effiziente Aktivierung von Dotierstoffsorten und Rekristallisieren von Gitterschäden ermöglichen, wobei dennoch eine merkliche Dotierstoffdiffusionsaktivität unterdrückt wird. Daher sind äußerst hohe Temperaturen in den Drain- und Sourcegebieten 216 wünschenswert, um in effizienter Weise die Dotiermittel zu aktivieren, während eine entsprechend hohe Temperatur jedoch die Eigenschaften der Gateisolationsschicht 214 deutlich beeinträchtigen können, wodurch deren Zuverlässigkeit beeinträchtigt wird. Somit kann durch entsprechendes Strukturieren des optischen Antwortverhaltens des Bauelements 200 in Bezug auf die Strahlung des Ausheizprozesses 230, um damit den Energieeintrag in dem Gebiet 210 oder zumindest in dessen Nähe zu reduzieren, eine geringere Ausheiztemperatur in der Nähe der Gateisolationsschicht 214 geschaffen werden, wodurch die Wahrscheinlichkeit des Erzeugens entsprechender Defekte verringert wird. Beispielsweise wird durch das Vorsehen der Deckschicht 204b mit einem hohen Maß an Reflektivität die Menge der in dem ersten Bauteilgebiet 210 deponierten Energie reduziert, selbst wenn die Wellenlänge der entsprechenden Strahlung während des Ausheizprozesses 230 deutlich größer ist im Vergleich zu der lateralen Abmessung der Gateelektrode 212. Obwohl daher deutliche Beugungssffekte während der Bestrahlung des Bauelements 200 auftreten können, wird dennoch ein reduziertes Integral des Energieeintrags in der Nähe der Gateisolationsschicht 214 erzeugt. In anderen anschaulichen Ausführungsformen wird das Ausmaß an Beugungseffekten verringert, indem eine kurze Wellenlänge für den entsprechenden Bestrahlungsvorgang des Ausheizprozesses 230 gewählt wird, wodurch die abschattende Wirkung der Deckschicht 204 weiter verbessert wird. Somit kann eine effiziente Dotierstoffaktivierung mit einer entsprechenden Rekristallisierung erreicht werden, wobei merkliche Schäden an der Gateisolationsschicht 214 deutlich verrin gert werden können. In Bezug auf die Eigenschaften des Ausheizprozesses 230 sei auf das System 150 (siehe 1b) und den Ausheizprozess 130 verwiesen, wobei jedoch, wie zuvor erläutert ist, die entsprechende Wellenlänge, die Energiedichte und die Dauer speziell angepasst werden können, um die hohen Temperaturen in den Drain- und Sourcegebieten 216 bei extrem kurzer Zeitdauer zu erhalten.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier sind die Deckschicht 204b und die Absorptionsschicht 20d4 auf der Grundlage gut etablierter Ätzverfahren entfernt, und eine entsprechende Metallschicht 203 mit einem geeigneten hochschmelzenden Metall, etwa Nickel, Kobalt, Wolfram, Nickelplatin, und dergleichen ist über dem Transistor 240 gebildet. Danach wird ein entsprechender Ausheizprozess 231 ausgeführt auf der Grundlage geeigneter Prozessparameter, wobei in einigen anschaulichen Ausführungsformen moderne Ausheizverfahren, etwa der Prozess 130, wie er zuvor beschrieben ist, eingesetzt werden, wenn unterschiedliche Ausheiztemperaturen für unterschiedliche Transistorbauelemente in dem Halbleiterbauelement 200 erforderlich sind, wie dies in ähnlicher Weise mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Danach wird die weitere Bearbeitung fortgesetzt, indem der Transistor 240 mit einem geeigneten Zwischenschichtdielektrikumsmaterial eingebettet wird und entsprechende Kontakte zu den Metallsilizidgebieten hergestellt werden, die auf der Grundlage des Ausheizprozesses 231 gebildet werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen. In dieser Ausführungsform wird die Absorptionsschicht 204 mit einer unterschiedlichen Dicke über dem ersten und dem zweiten Bauteilgebiet 210, 220 vorgesehen, d. h., über den Drain- und Sourcegebieten 216 und der Gatelektrode 212. Beispielsweise wird ein geeignetes Material, wie es zuvor spezifiziert ist, mit einer geeigneten Dicke abgeschieden, wobei ein nachfolgender Einebnungsprozess, etwa ein CMP-Prozess und dergleichen ausgeführt wird, um damit eine Dicke D2 der Schicht 204 über den Drain- und Sourcegebieten 216 einzustellen, um damit ein hohes Maß an Energieabsorption zu schaffen, während eine entsprechende Dicke D1 eines Schichtbereichs 204b über der Gateelektrode 212 kleiner ist, um den Anteil an darin eingetragener Energie zu verringern. In einigen anschaulichen Ausführungsformen wird die Dicke D1 so gewählt, dass in Verbindung mit dem Material der Gateelektrode 212 eine erhöhte Reflektivität für den spezifizierten Wellenlängenbereich erzeugt wird, wodurch die Menge an eingetragener Energie in der Gateelektrode 212 reduziert wird. In anderen anschaulichen Ausführungsformen wird zumindest die obere Fläche der Gateelektrode 212 im Wesentlichen vollständig freigelegt und die Absorptionsschicht 204 kann mit einer geeigneten Dicke und Materialzusammensetzung über den Drain- und Sourcegebieten 216 vorgesehen werden, um damit eine erhöhte Absorption im Vergleich zu den polykristallinem Siliziummaterial der Gateelektrode 212 bereitzustellen. Folglich kann eine größere Menge an Energie in tiefere Substratbereiche in der Nähe der Gateelektrode 212 auf Grund der Absorptionsvermögens im Vergleich zu der Absorptionsschicht 204, die über den Drain- und Sourcegebieten 216 vorgesehen ist, eindringen. Wenn beispielsweise eine entsprechende Dicke der Absorptionsschicht 204 deutlich kleiner ist im Vergleich zu einer Höhenabmessung der Gateelektrode 212 kann ein entsprechender selektiver Ätzprozess auf der Grundlage der in 2c gezeigten Konfiguration ausgeführt werden, um damit die Dicke der Absorptionsschicht 204 auf einen gewünschten Wert zu verringern, während zusätzlich die obere Fläche der Gateelektrode 212 freigelegt wird. In noch anderen anschaulichen Ausführungsformen wird auf der Grundlage der Konfiguration aus 2c eine zusätzliche Schicht auf der Oberseite der Absorptionsschicht 204 gebildet, die für eine verbesserte Reflektivität über der Gateelektrode 212 sorgt, wobei entsprechende Lithographieverfahren eingesetzt werden können, um den entsprechenden reflektierenden Schichtbereich zu strukturieren. Es ist ferner zu beachten, dass das Vorsehen der Absorptionsschicht 204, um damit zumindest einen Teil der Gateelektrode 212 einzubetten, deutlich die Beugungseffekte verringern kann, wodurch eine erhöhte Flexibilität bei der Auswahl geeigneter Belichtungswellenlängen während des Ausheizprozesses 230 geschaffen wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen. In diesem Fall wird die Absorptionsschicht 204 so vorgesehen, dass die gewünschte lokale Variation der optischen Eigenschaften, wie dies zuvor beschrieben ist, beispielsweise durch Bereitstellen eines zusätzlichen reflektierenden Bereichs 204b erreicht wird, wobei zusätzlich die Absorptionschicht 204 mit einer hohen inneren Verspannung vorgesehen wird, um damit eine entsprechende Verformung in den Drain- und Sourcegebieten 216 beim Aktivieren und Rekristallisieren dieser Bereiche während des Ausheizprozesses 230 zu erzeugen. Beispielsweise kann Siliziumnitrid effizient auf Grundlage plasmagestützter CVD-Verfahren hergestellt werden, wobei entsprechende Prozessparameter, etwa der Abscheidedruck, die Durchflussrate von Vorstufengasen, die Temperatur und insbesondere der Ionenbeschuss während dieser Abscheidung geeignet eingestellt werden, um eine hohe Zugverspannung bis zu 1 GPa oder noch höher oder um eine hohe kompressive Verspannung bis zu 2 GPa oder höher zu erreichen. Danach wird der Ausheizprozess 230 auf der Grundlage geeignet ausgewählter Prozessparameter ausgeführt, wie dies zuvor beschrieben ist, wobei der Rekristallisierungsprozess in Anwesenheit einer hohen Verspannungskomponente stattfindet, woraus sich eine entsprechende verformte Gitterstruktur der Drain- und Sourcegebiete 216 ergibt. Folglich kann ein merklicher Anteil an Verformung in dem Kanalgebiet 213 ebenso hervorgerufen werden, wobei ein gewisses Maß an Verformung beibehalten wird, selbst wenn die Absorptionsschicht 204 in einer späteren Fertigungsphase entfernt wird. Die weitere Bearbeitung kann dann fortgesetzt werden, indem ein entsprechendes Metallsilizidgebiet nach dem Entfernen der Absorptionsschicht 204 und der Deckschicht 204b hergestellt wird, wie dies zuvor mit Bezug zu 2b beschrieben ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wobei vor dem Herstellen der verspannten Absorptionsschicht 204 die entsprechende Seitenwandabstandshaltestruktur 215 entfernt wird, beispielsweise auf der Grundlage hoch selektiver Ätzprozesse. Dazu wurde eine entsprechende Beschichtung 215a während entsprechender Prozesssequenzen zur Herstellung der Abstandshalterstruktur 215 gebildet. Folglich wir das verspannte Material der Schicht 204 näher an der Gateelektrode 212 angeordnet und damit auch näher an dem Kanalgebiet 213 angeordnet. Somit kann während des nachfolgenden Ausheizprozesses 230, der auf der Grundlage entsprechend strukturierter optischer Eigenschaften des Bauelements 200 ausgeführt wird, ein noch effizienterer verformungsinduzierender Mechanismus erreicht werden. Danach wird die Absorptionsschicht 204 entfernt, beispielsweise auf der Grundlage eines anisotropen Ätzprozesses, um einen Teil des verspannten Materials der Absorptionsschicht 204 zu bewahren.
  • 2f zeigt schematisch das Halbleiterbauelement 200 mit entsprechend verspannten Seitenwandabstandshaltern 204a, die den entsprechenden „Verspannungserinnerungseffekt" für das Bauelement 200 verbessern können, da der entsprechende verformte Zustand der Drain- und Sourcegebiete 216 und damit des Kanalgebiets 213 in noch effizienterer Weise auf Grund des Vorhandenseins der verspannten Seitenwandabstandshalter 204a konserviert werden kann. Ferner können die Seitenwandabstandshalter 204a in einem nachfolgenden Silizidierungsprozess zur Bereitstellung eines hohen Maßes an Prozesskompatibilität mit konventionellem Silizidierungsschemata angewendet werden, in denen die entspre chenden Seitwandabstandshalter für die selbstjustierenden Eigenschaften des Silizidierungsprozesses sorgen.
  • 2g zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anspruchsvoller Ausführungsformen. In diesen Ausführungsformen wird die Seitenwandabstandshalterstruktur 215 entfernt oder wird beibehalten (nicht gezeigt), abhängig von der Prozessstrategie, wobei ein zusätzlicher Implantationsprozess 233 auf der Grundlage einer geeigneten Ionensorte ausgeführt wird, um damit die Drain- und Sourcegebiete 216 nahezu vollständig zu amorphisieren, um damit den nachfolgenden Rekristallisierungsprozesses während des Ausheizprozesses 230 zu verbessern.
  • 2h zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei die Absorptionsschicht 204 in einem stark verspannten Zustand ist, wie dies zuvor beschrieben ist, wobei beim Aktivieren der Dotiermittel auf der Grundlage des Ausheizprozesses 230 ein entsprechend erhöhter verformter Zustand des rekristallisierten Drain- und Sourcegebiets erreicht wird, wodurch ebenso die entsprechende Verformung in dem Kanalgebiet 213 erhöht wird. Danach kann die Absorptionsschicht 204 entfernt werden und in anderen anschaulichen Ausführungsformen werden Seitenwandabstandshalter davon beibehalten, wie dies zuvor beschrieben ist, um damit ein hohes Maß an Verformung beizubehalten, die während des Rekristallisierungsprozesses auf der Grundlage des vorhergehenden Amorphisierungsimplantationsprozesses 233 geschaffen wurde.
  • 2i zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der die Drain- und Sourcegebiete 216 noch in einem stark amorphisierten Zustand sind und eine entsprechende Metallschicht 203 aus hochschmelzendem Metall über dem Transistor 240 gebildet ist. Zu diesem Zweck wird eine geeignete Abscheidetechnik in Verbindung mit einem gewünschten hochschmelzendem Metall, etwa Nickel, eingesetzt, um damit die gewünschte Art an Metallsilizid in den Drain- und Sourcegebieten 216 und der Gateelektrode 212 bereitzustellen. Als nächstes wird der Ausheizprozess 231, wie er zuvor mit Bezug zu den 2b beschrieben ist, ausgeführt, um das Metall in Metallsilizid umzuwandeln, wobei, wie zuvor erläutert ist, in einigen anschaulichen Ausführungsformen der Prozess 231 moderne lasergestützte oder blitzlichtgestützte Ausheizverfahren umfasst. In einigen anschaulichen Ausführungsformen wird eine entsprechende Absorptionsschicht 234 gebildet, wenn die optischen Eigenschaften der Metallschicht 203 als ungeeignet erachtet werden. In anderen Fällen wird, wie in 2i gezeigt ist, die Schicht 234 als eine „antireflektierende" Schicht vorgesehen, um damit die Reflektivität über den Drain- und Sourcegebieten 216 zu verbessern, während ein größeres Absorptionsvermögen über der Gateelektrode 212 erhalten wird, um damit eine verbesserte Metallsilizidausbildung darin zu schaffen. In noch anderen anschaulichen Ausführungsformen repräsentiert der Ausheizprozess 231 einen konventionellen Prozess, wobei auch in diesem Falle der im Wesentlichen amorphe Zustand der Drain- und Sourcegebiete 216 für eine verbesserte Prozessgleichförmigkeit während der chemischen Reaktion zwischen dem Metall und dem Silizium sorgen kann, wodurch auch zu geringen Metallsiliziddefekten beigetragen wird, wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben ist.
  • 2j zeigt schematisch das Bauelement 200 aus 2i in einem weiter fortgeschrittenen Herstellungsstadium. Entsprechende Metallsilizidgebiete 217 sind in den Drain- und Sourcegebieten 216 und in der Gateelektrode 212 auf der Grundlage der zuvor beschriebenen Prozesssequenz ausgebildet, und die Absorptionsschicht 204 ist in Verbindung mit einer entsprechenden Konfiguration vorgesehen, um damit ein unterschiedliches optisches Antwortverhalten in Bezug auf die Gateelektrode 212 und die Drain- und Sourcegebiete 216 zu schaffen, beispielsweise auf der Grundlage einer Deckschicht 204b oder einer anderen geeigneten Strukturierungskonfiguration, wie sie zuvor beschrieben ist, oder wie sie nachfolgend beschrieben wird. Das Bauelement 200, wird in der gezeigten Weise dem Ausheizprozess 230 unterzogen, wobei die im Wesentlichen amorphen Drain- und Sourcegebiete 216 effizient rekristallisiert werden können, während auch die Aktivierung der entsprechenden Dotiermittel erfolgt, wobei zusätzlich eine weitere thermische Stabilisierung der Metallsilizidgebiete 217 erreicht wird. Zu diesem Zweck kann der vorhergehende Ausheizprozess 231 im Wesentlichen einem Metallsilizidherstellungsprozess entsprechen, während der Ausheizprozess 230 für die erforderliche thermische Modifizierung des Metallsilizids, etwa einem zusätzlichen thermischen Stabilisierungsschritt, und dergleichen sorgt.
  • Es sollte beachtet werden, dass in den bislang beschriebenen Ausführungsformen die entsprechende Aktivierung von Dotiermitteln innerhalb der Gateelektrode 212 weniger ausgeprägt ist auf Grund des effizienten Strukturierens des optischen Antwortverhaltens in Bezug auf den spezifizierten Wellenlängenbereich während des Ausheizprozesses 230. Folglich wird in einigen anschaulichen Ausführungsformen ein geeigneter Ausheizprozess speziell zum Aktivieren von Dotiermitteln in der Gateelektrode 212 gestaltet und auch um die im Wesentlichen polykristalline Struktur wieder herzustellen. Jedoch wird, wie zuvor erläutert ist, die entsprechende Ausheiztemperatur entsprechend geringer gewählt, um damit eine unerwünschte Schädigung in der Nähe der Gateisolationsschicht 214 zu vermeiden. Folglich wird ein entsprechender Ausheizprozess auf der Grundlage lasergestützter oder blitzlichtgestützter Ausheizsysteme vor oder nach dem entsprechenden Aktivierungsprozess 230 zum Aktivieren der Dotiermittel in den Drain- und Sourcegebieten 216 auf der Grundlage höherer Temperaturen ausgeführt, wobei eine entsprechende Ausheizsequenz mit einer tieferen Temperatur nicht wesentlich die Dotierstoffaktivierung in den Drain- und Sourcegebieten 216 beeinflusst. D. h., wenn ein entsprechender „nicht strukturierter" Ausheizprozess mit geeigneten Prozessparameter vor dem Aktivierungsprozess für die Drain- und Sourcegebiete 216 ausgeführt wird, um geringere Temperaturen einzurichten, kann auch ein gewisses Maß an Dotierstoffaktivierung in den Drain- und Sourcegebieten 216 erfolgen, was den nachfolgenden Ausheizprozess 230 nicht negativ beeinflusst, der bei sehr hoher Temperatur ausgeführt wird, wobei die entsprechende reduzierte Energiedeposition in der Gateelektrode 212 die Gefahr von Defekten in der Gateisolationsschicht reduziert, wie dies zuvor beschrieben ist. In anderen Fällen wird ein entsprechender weiterer Ausheizschritt bei geringer Temperatur ohne Anwendung einer strukturierenden Konfiguration, wie sie für den zuvor durchgeführten Ausheizprozess 230 eingesetzt wurde, ausgeführt, wobei dennoch ein hohes Maß an Dotierstoffaktivierung in der Gateelektrode 212 erreicht wird, während die Drain- und Sourcegebiete 216 nicht beeinflusst werden.
  • Mit Bezug zu den 2k und 2l werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen eine selbstjustierte Deckschicht für die Gateelektrode 212 vorgesehen wird, die in einigen anschaulichen Ausführungsformen zusätzlich mit einer entsprechenden Implantationssequenz kombiniert wird, um geeigneter Weise die Dotiermittel in der Gateelektrode 212 abzuscheiden, ohne die weitere Prozesssequenz zur Herstellung der Drain- und Sourcegebiete 216 in unterwünschter Weise zu beeinflussen.
  • 2k zeigt schematisch das Halbleiterbauelement 200 mit einer Deckschicht 204b, die auf der Gateelektrode 212 gebildet ist, wobei zusätzlich die Schicht 204 mit einer geeigneten Dicke 204c vorgesehen ist, die in Verbindung mit der Deckschicht 204b für eine moderat hohe Absorption für einen entsprechend ausgewählten Wellenlängenbereich eines Aus heizprozesses 235 sorgt. In einigen anschaulichen Ausführungsformen wird die Absorptionsschicht 204 über einer entsprechenden Ätzstoppschicht 206 gebildet, um das nachfolgende Entfernen der Schicht 204 für die weitere Bearbeitung des Bauelements 200 zu verbessern.
  • Das in 2k gezeigte Bauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Gateelektrode 212 und die Gateisolationsschicht 214 werden auf Grundlage gut etablierter Verfahren hergestellt, wie sie zuvor beschrieben sind, wobei eine entsprechende ARC-Schicht vorgesehen wird, um den Photolithographieprozess zu verbessern. Im Gegensatz zu konventionellen Strategien wird die entsprechende ARC-Schicht beibehalten und kann die Deckschicht 204 repräsentieren. Ferner wird in einigen anschaulichen Ausführungsformen vor dem Bereitstellen der entsprechenden ARC-Schicht auf dem entsprechenden Gateelektrodenmaterial dieses mit einer hohen Dotierstoffkonzentration mit einer geeigneten Leitfähigkeitsart vorgesehen, was auf der Grundlage gut etablierter Implantationsverfahren erreicht werden kann. Somit kann die Gateelektrode 212 die erforderliche hohe Dotierstoffkonzentration aufweisen, so dass eine abschattende Wirkung der Deckschicht 204b in nachfolgenden Implantationsprozessen nicht negativ das Gesamtleitfähigkeitsverhalten der Gateelektrode 212 beeinflusst. Nach dem Strukturieren der Gateelektrode 212 mit der Deckschicht 204b wird die weitere Bearbeitung fortgesetzt, wie dies zuvor beschrieben ist. Es sollte beachtet werden, dass die Dicke der Deckschicht 204b gemäß den Erfordernissen ausgewählt werden kann, die durch den entsprechenden Photolithographieprozess zum Strukturieren der Gateelektrode 212 auferlegt werden. Folglich kann die Dicke der Deckschicht 204b unter Umständen nicht das Einbringen einer Ionensorte während nachfolgender Implantationsprozesse vollständig vermeiden, wodurch sich eine gewisse Schädigung der kristallinen Struktur der Gateelektrode 212 ergeben kann, selbst wenn ein entsprechender lasergestützter oder blitzlichtgestützer Ausheizprozess vor oder nach dem Strukturieren der Gateelektrode 212 ausgeführt wird. Somit wird in einigen anschaulichen Ausführungsformen zusätzlich zu geeignet gestalteten Ausheizprozessen zum Aktivieren von Dotiermitteln in den Gateelektroden 212 und zum Rekristallisieren der polykristallinen Struktur ein spezieller Ausheizprozess 235 nach Implantationssequenzen zur Herstellung der Drain- und Sourcegebiete 216, die möglicherweise Amorphisierungsimplantationen enthalten, ausgeführt. Zu diesem Zweck wird die Deckschicht 204b als eine Absorptionsschicht verwendet, wobei jedoch die Dicke unter Umständen für den Wellenlängenbereich nicht geeignet ist, der während des Ausheizprozesses 235 verwendet wird. Folglich kann die Schicht 204 so gestaltet werden, dass eine kombinierte Dicke und Materialzusammensetzung der Schichten 204 und der Deckschicht 204b für ein hohes Maß an Absorption sorgen, um damit eine effiziente Aktivierung und Rekristallisierung zu erreichen. Somit kann die entsprechende Absorptionswirkung der Schicht 204 über den Drain- und Sourcgebieten 216 deutlich verringert werden, wodurch möglicherweise die entsprechende Effizienz des Ausheizprozesses 235 beschränkt wird, was vorteilhaft sein kann, wenn die Drain- und Sourcegebiete 216 noch in einem im Wesentlichen amorphen Zustand sind, um damit nachfolgende Prozessschritte zu verbessern. Somit kann während des Aktivierungsprozesses 236 das Dotiermittel in der Gateelektrode 212 aktiviert werden, während abhängig von den Eigenschaften der Schicht 204 eine deutlich reduzierte Wirkung in den Drain- und Sourcegebieten 216 erreicht wird.
  • 2l zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist die Absorptionsschicht 204 mit einer geeigneten Dicke 204e vorgesehen, um damit das gewünschte Absorptionsverhalten über den Drain- und Sourcegebieten 216 zu erreichen, während die kombinierte der Schicht 204 und der Deckschicht 204b, die als 204f angegeben ist, eine reduzierte Absorption über der Gateelektrode 212 bereitstellt. Beispielsweise wird in einigen anschaulichen Ausführungsformen die Deckschicht 204b, wie sie in 2k gezeigt ist, durch einen geeignet gestalteten Abscheideprozess dicker gemacht, während in anderen Ausführungsformen die Schicht 204 aus 2k entfernt wird und durch die Schicht 204 der 2l ersetzt wird. Die Dicke und die Materialzusammensetzung der Schicht 204 werden so gewählt, dass beispielsweise die Deckschicht 204b als eine reflektierende Beschichtung im Hinblick auf den entsprechenden Wellenlängenbereich des Ausheizprozesses 230 dient, wodurch für die gewünschte reduzierte Energieabsorption in der Gateelektrode 212 und in der Nähe der Gateisolationsschicht 214 gesorgt wird. Zu diesem Zweck wird die Dicke der Schicht 204 über der Gateelektrode 212 reduziert, was auf der Grundlage eines CMP-Prozesses oder eines Ätzprozesses erreicht werden kann, wobei das Abscheiden einer zusätzlichen Einebnungsschicht (nicht gezeigt) enthalten sein kann. Folglich wird ein hohes Maß an Dotierstoffaktivierung in der Gateelektrode 212 während des vorhergehenden Ausheizprozesses erreicht, und die entsprechende optische Strukturierung des Bauelements 200 kann in einer selbstjustierenden Weise mit einem hohen Maß an Kompatibilität mit konventionellen Prozessverfahren erreicht werden. Es sollte ferner beachtet werden, dass die Absorptionsschicht 204, wie sie in 2l gezeigt ist, auch mit einem hohen Maß an innerer Verspannung vorgesehen werden, wie dies zuvor beschrieben ist, um damit die Drain- und Sourcegebiete 216 in einem verformten Zustand zu rekristallisieren. Da der vorhergehende Ausheizprozess 235 mit deutlich geringerer Wirkung auf die Drain- und Sourcegebiete 216 ausgeführt werden kann, wird dennoch ein äußerst amorphisierter Zustand während des Ausheizprozesses 230 bereitgestellt, wodurch für eine erhöhte Effizienz eines entsprechenden verformungsinduzierenden Mechanismus gesorgt wird. Selbst wenn eine Oberflächenrekristallisierung während des vorhergehenden Ausheizprozesses 235 in den Drain- und Sourcegebieten 216 erreicht wird, kann eine entsprechende Amorphisierungsimplantation ausgeführt werden, ohne im Wesentlichen die Gateelektrode 212 deutlich zu beeinflussen, da die Deckschicht 204b effizient implantierte Ionensorten, die im Wesentlichen zum Amorphisieren eines oberflächennahen Bereichs der Drain- und Sourcegebiete 216 zur Verbesserung der weiteren Bearbeitung ausgewählt sind, blockiert. Danach werden die Schicht 204, die Ätzstoppschicht 206 und die Deckschicht 204b entfernt und die weitere Bearbeitung kann fortgesetzt werden, indem bei Bedarf entsprechende Metallsilizidgebiete geschaffen werden.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die entsprechende Absorptionsschicht 204, wenn diese vor der Herstellung von Metallsilizidgebieten vorgesehen wird, nur von Bauteilbereichen entfernt wird, die Metallsilizid erfordern und in anderen Bauteilgebieten beibehalten werden kann, in denen ein entsprechendes Metallsilizid nicht erforderlich ist.
  • 2m zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen der Transistor 240 und ein zweiter Transistor 270 bereitgestellt sind und dem Ausheizprozess 230 auf der Grundlage einer entsprechenden verspannten Absorptionsschicht 204 für den Transistor 240 und einer Absorptionsschicht 271 für den Transistor 270 unterzogen werden. Eine entsprechende Einstellung der optischen Antwortverhalten der Transistoren 240, 270 kann auf der Grundlage entsprechender Maßnahmen erreicht werden, etwa der Deckschichten 204b und 271b oder anderer Mechanismen, wie sie zuvor beschrieben sind. Die Transistoren 240 und 270 repräsentieren Transistoren unterschiedlicher Leitfähigkeitsart, die eine unterschiedliche Art an Verformung in den entsprechenden Kanalgebieten erfordern. Zu diesem Zweck wird die Absorptionsschicht 204 mit einer hohen inneren Verspannung vorgesehen, die für das Erzeugen einer gewünschten Art an Verformung in dem Transistor 240 geeignet ist, während die Art der inneren Verspannung in der Schicht 271 für eine andere Art an Verformung in dem entsprechenden Kanalgebiet des Transistors 270 sorgt. Somit werden beim Ausführen des Ausheizprozesses 230 die entsprechenden Drain- und Sourcegebiete der Transistoren 240, 270 in einem verformten Zustand rekristallisiert, wodurch eine gewünschte Art an Verformung in den entsprechenden Kanalgebieten geschaffen wird.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik zum Verbessern der Transistoreigenschaften in einer äußerst lokalen Weise bereit, indem modernste Ausheizverfahren, etwa lasergestützte und blitzlichtgestützte Ausheizverfahren eingesetzt werden, wobei die Prozessparameter der entsprechenden Ausheizprozesse und/oder das optische Antwortverhalten entsprechender Bauteilgebiete in geeigneter Weise eingestellt wird, um damit unterschiedliche Ausheizergebnisse in den Bauteilgebieten zu erhalten. In einigen anschaulichen Ausführungsformen wird der Metallsilizidherstellungsprozess verbessert, indem lokal die Ausheizbedingungen variiert werden, während in anderen anschaulichen Ausführungsformen die Aktivierung und Rekristallisierung von Halbleiterbereichen in einer äußerst lokalisierten Weise ausgeführt werden, wobei unterschiedliche Ausheizbedingungen in der Nähe einer Gateisolationsschicht und in den Drain- und Sourcegebieten eines einzelnen Transistorelements geschaffen werden. Folglich kann eine geringere Strukturempfindlichkeit und Parameterschwankung während der Fertigungssequenz moderner Halbleiterbauelement erreicht werden. Des weiteren kann eine verbesserte Ladungsbeweglichkeit in entsprechenden Kanalgebieten erreicht werden, wobei dennoch eine erhöhte Zuverlässigkeit der Gateisolationsschicht beibehalten wird, wobei gleichzeitig die Dotierstoffaktivierung verbessert werden kann, während zusätzlich eine erhöhte Prozessgleichmäßigkeit für Metallsilizidierungsprozesse erreicht wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (21)

  1. Verfahren mit: Bilden eines ersten Metallsilizids in einem ersten Bauteilgebiet eines Halbleiterbauelements auf der Grundlage einer ersten Reaktionstemperatur, die durch Bestrahlen des ersten Bauteilgebiets durch Strahlung eines spezifizierten Wellenlängenbereichs erzeugt wird; und Bilden eines zweiten Metallsilizids in einem zweiten Bauteilgebiet des Halbleiterbauelements auf der Grundlage einer zweiten Reaktionstemperatur, die durch Bestrahlen des zweiten Bauteilgebiets durch Strahlung des spezifizierten Wellenlängenbereichs erzeugt wird, wobei die erste Temperatur kleiner ist als die zweite Temperatur.
  2. Verfahren nach Anspruch 1, wobei das erste und das zweite Metallsilizidgebiet Nickel aufweisen.
  3. Verfahren nach Anspruch 1, wobei Bestrahlen des ersten und des zweiten Bauteilgebiets umfasst: Bestrahlen des ersten und des zweiten Bauteilgebiets mit einem Strahl, wobei jeder Oberflächenbereich, der von dem Strahl bedeckt wird, für eine Zeitdauer von 0,1 Sekunde oder weniger bestrahlt wird.
  4. Verfahren nach Anspruch 1, das ferner umfasst: selektives Modifizieren von Oberflächeneigenschaften des ersten Bauteilgebiets und des zweiten Bauteilgebiets, um ein unterschiedliches optisches Antwortverhalten in dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet in Bezug auf die Strahlung eines spezifizierten Wellenlängenbereichs bereitzustellen.
  5. Verfahren nach Anspruch 1, wobei Modifizieren der Oberflächeneigenschaften umfasst: Vorsehen einer Materialschicht mit spezifizierten optischen Eigenschaften in dem ersten Bauteilgebiet und/oder dem zweiten Bauteilgebiet, um das unterschiedliche optische Antwortverhalten zu erhalten.
  6. Verfahren nach Anspruch 5, wobei die Materialschicht in dem ersten und dem zweiten Bauteilgebiet gebildet wird und selektiv die Dicke in dem ersten und oder dem zweiten Bauteilgebiet verringert wird.
  7. Verfahren nach Anspruch 6, wobei die Materialschicht ein hochschmelzendes Metall umfasst.
  8. Verfahren nach Anspruch 3, wobei die erste und die zweite Temperatur erreicht werden, indem unterschiedliche Zeitintervalle in dem ersten und dem zweiten Bauteilgebiet angewendet werden.
  9. Verfahren nach Anspruch 1, wobei das erste Bauteilgebiet ein Transistorelement einer SRAM-Zelle aufweist.
  10. Verfahren mit: selektives Modifizieren von Oberflächeneigenschaften eines ersten Bauteilgebiets und eines zweiten Bauteilgebiets eines Halbleiterbauelements, um unterschiedliche optische Antwortverhalten in dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet in Bezug auf einen spezifizierten Wellenlängenbereich an Strahlung zu schaffen; und Bestrahlen des ersten und des zweiten Bauteilgebiets mit einem Strahl, um einen Dotierstoffaktivierungsprozess in dem ersten und dem zweiten Bauteilgebiete in Gang zu setzen, wobei jeder Oberflächenbereich der von dem Strahl getroffen wird, für eine Zeitdauer von ungefähr 1 μs oder weniger bestrahlt wird.
  11. Verfahren nach Anspruch 10, wobei das erste Bauteilgebiet eine Gateelektrode eines Transistors repräsentiert und wobei das zweite Bauteilgebiet zumindest einen Teil von Drain- und Sourcegebieten des Transistors repräsentiert.
  12. Verfahren nach Anspruch 10, wobei Modifizieren von Oberflächeneigenschaften umfasst: Bilden einer ersten Materialschicht über dem ersten Bauteilgebiet und einer zweiten Materialschicht über dem zweiten Bauteilgebiet, wobei die erste Materialschicht ein redu ziertes Absorptionsvermögen im Vergleich zu der zweiten Materialschicht in Bezug auf den Wellenlängenbereich aufweist.
  13. Verfahren nach Anspruch 12, wobei Modifizieren der Oberflächeneigenschaften umfasst: Bilden einer reflektierenden Materialschicht über dem ersten Bauteilgebiet.
  14. Verfahren nach Anspruch 13, wobei Modifizieren der Oberflächeneigenschaften umfasst: Bilden einer ersten verspannten Materialschicht über dem ersten und dem zweiten Bauteilgebiet, selektives Reduzieren eines Absorptionsvermögens der ersten verspannten Materialschicht in dem ersten Bauteilgebiet und in Gang setzen des Dotierstoffaktivierungsprozesses bei Anwesenheit der verspannten Materialschicht.
  15. Verfahren nach Anspruch 14, das ferner umfasst: im Wesentlichen Amorphisieren eines Teils des zweiten Bauteilgebiets vor dem in Gang setzen des Dotierstoffaktivierungsprozesses.
  16. Verfahren nach Anspruch 11, das ferner umfasst: in Gang setzen eines zweiten Dotierstoffaktivierungsprozesses zum Aktivieren von Dotierstoffen in der Gateelektrode.
  17. Verfahren nach Anspruch 12, wobei das spezifizierte Dotiermittel Bor ist.
  18. Verfahren nach Anspruch 14, wobei das Halbleiterbauelement für ein drittes Bauteilgebiet und ein viertes Bauteilgebiet aufweist und wobei das Verfahren ferner umfasst: Bilden einer zweiten verspannten Materialschicht über dem dritten und dem vierten Bauteilgebiet, wobei die zweite verspannte Materialschicht eine unterschiedliche Art an Verspannung im Vergleich zu der ersten verspannten Materialschicht aufweist.
  19. Verfahren mit: Vorbereiten eines ersten Bauteilgebiets und eines zweiten Bauteilgebiets eines Halbleiterbauelements so, dass unterschiedliche optische Antwortverhalten in dem ersten Bauteilgebiet und dem zweiten Bauteilgebiet für Strahlung eines spezifizierten Wellenlängenbereichs erhalten werden; und Ausheizen des ersten und des zweiten Bauteilgebiets durch einen lasergestützten Ausheizprozess und/oder einen blitzlichtgestützten Ausheizprozess unter Anwendung eines Strahles einer spezifizierten Wellenlänge, um einen Silizidierungsprozess und/oder einen Dotierstoffaktivierungsprozess in dem ersten und dem zweiten Bauteilgebiet in Gang zu setzen.
  20. Verfahren nach Anspruch 19, wobei das erste Bauteilgebiet einen Transistor einer SRAM-Zelle repräsentiert.
  21. Verfahren nach Anspruch 19, wobei das erste Bauteilgebiet eine Gateelektrode eines Tarnsistors und das zweite Bauteilgebiet Drain- und Sourcegebiete des Transistors repräsentiert.
DE102006046376A 2006-09-29 2006-09-29 Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen Active DE102006046376B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006046376A DE102006046376B4 (de) 2006-09-29 2006-09-29 Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen
US11/736,939 US7745334B2 (en) 2006-09-29 2007-04-18 Technique for locally adapting transistor characteristics by using advanced laser/flash anneal techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006046376A DE102006046376B4 (de) 2006-09-29 2006-09-29 Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen

Publications (2)

Publication Number Publication Date
DE102006046376A1 true DE102006046376A1 (de) 2008-04-03
DE102006046376B4 DE102006046376B4 (de) 2011-03-03

Family

ID=39134351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006046376A Active DE102006046376B4 (de) 2006-09-29 2006-09-29 Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen

Country Status (2)

Country Link
US (1) US7745334B2 (de)
DE (1) DE102006046376B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759773B2 (en) 2007-02-26 2010-07-20 International Business Machines Corporation Semiconductor wafer structure with balanced reflectance and absorption characteristics for rapid thermal anneal uniformity
US7745909B2 (en) * 2007-02-26 2010-06-29 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
DE102007015500B4 (de) * 2007-03-30 2009-09-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer Zugverspannung bei einem Halbleiterbauelement durch wiederholtes Anwenden von "Verspannungsgedächtnisverfahren" und Halbleiterbauelement
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
JP2009076605A (ja) * 2007-09-19 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
US8580646B2 (en) * 2010-11-18 2013-11-12 International Business Machines Corporation Method of fabricating field effect transistors with low k sidewall spacers
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US9368627B2 (en) * 2014-09-11 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9679773B1 (en) * 2016-03-14 2017-06-13 Infineon Technologies Ag Method for thermal annealing and a semiconductor device formed by the method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US6387803B2 (en) * 1997-01-29 2002-05-14 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
WO2005083341A1 (en) * 2004-02-26 2005-09-09 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US20050253166A1 (en) * 2004-05-13 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal anneal process for strained-Si devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US6060392A (en) * 1998-02-11 2000-05-09 National Semiconductor Corporation Fabrication of silicides by excimer laser annealing of amorphous silicon
US6451714B2 (en) * 1998-08-26 2002-09-17 Micron Technology, Inc. System and method for selectively increasing surface temperature of an object
US6156654A (en) * 1998-12-07 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices
US6675057B2 (en) * 2001-04-25 2004-01-06 Intel Corporation Integrated circuit annealing methods and apparatus
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
KR100465876B1 (ko) * 2002-07-25 2005-01-13 삼성전자주식회사 반도체 소자 실리사이드 배선 형성방법
JP2004356431A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050156208A1 (en) * 2003-09-30 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Device having multiple silicide types and a method for its fabrication
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
US7754554B2 (en) * 2007-01-31 2010-07-13 Globalfoundries Inc. Methods for fabricating low contact resistance CMOS circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387803B2 (en) * 1997-01-29 2002-05-14 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
WO2005083341A1 (en) * 2004-02-26 2005-09-09 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US20050253166A1 (en) * 2004-05-13 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal anneal process for strained-Si devices

Also Published As

Publication number Publication date
US7745334B2 (en) 2010-06-29
US20080081471A1 (en) 2008-04-03
DE102006046376B4 (de) 2011-03-03

Similar Documents

Publication Publication Date Title
DE102006046376B4 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE102006009272B4 (de) Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter
DE102006025408B4 (de) Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102008011931B4 (de) Verringerung der Speicherinstabilität durch lokale Anpassung der Rekristallisierungsbedingungen in einem Cache-Bereich eines Halbleiterbauelements
DE102008006961A1 (de) Verfahren zum Erzeugen eines verformten Kanalgebiets in einem Transistor durch eine tiefe Implantation einer verformungsinduzierenden Sorte unter das Kanalgebiet
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102010001404B4 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102007004859A1 (de) SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE102006015086B4 (de) Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung
DE102006030261B4 (de) Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor
DE102008007003A1 (de) Verfahren zum selektiven Erzeugen von Verformung in einem Transistor durch eine Verspannungsgedächtnistechnik ohne Hinzufügung weiterer Lithographieschritte
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE102004031743B4 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE102007020261B4 (de) Verfahren zur Erhöhung der Dotierstoffaktivierung unter Anwendung mehrerer sequenzieller fortschrittlicher Laser/Blitzlicht-Ausheizprozesse
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
DE102010063292B4 (de) Verfahren zur Herstellung gering diffundierter Drain- und Sourcegebiete in CMOS-Transistoren für Anwendungen mit hoher Leistungsfähigkeit und geringer Leistung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110619