DE102008011757A1 - Method for maintaining lowest doping levels in semiconductor fabrication - Google Patents

Method for maintaining lowest doping levels in semiconductor fabrication Download PDF

Info

Publication number
DE102008011757A1
DE102008011757A1 DE102008011757A DE102008011757A DE102008011757A1 DE 102008011757 A1 DE102008011757 A1 DE 102008011757A1 DE 102008011757 A DE102008011757 A DE 102008011757A DE 102008011757 A DE102008011757 A DE 102008011757A DE 102008011757 A1 DE102008011757 A1 DE 102008011757A1
Authority
DE
Germany
Prior art keywords
oxide layer
dopant concentration
layer
dopant
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008011757A
Other languages
German (de)
Other versions
DE102008011757B4 (en
Inventor
Gerald Dr. Meinhardt
Herbert Pfeiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008011757.9A priority Critical patent/DE102008011757B4/en
Priority to PCT/EP2009/050950 priority patent/WO2009106400A1/en
Publication of DE102008011757A1 publication Critical patent/DE102008011757A1/en
Application granted granted Critical
Publication of DE102008011757B4 publication Critical patent/DE102008011757B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Oberseitige dotierte Bereiche einer Dotierstoffkonzentration von höchstens 1013 cm-3 werden gegen eine Kontamination mit Dotierstoff während eines Temperschrittes durch Herstellen einer Oxidschicht (7) an der Oberseite (6) und Abscheiden einer Nitridschicht (8) auf der Oxidschicht geschützt. Die Dotierstoffkonzentration kann auf diese Weise oberflächennah im Bereich von höchstens 1013 cm-3 gehalten werden.Upper side doped regions of a dopant concentration of at most 1013 cm-3 are protected against contamination with dopant during an annealing step by forming an oxide layer (7) on top (6) and depositing a nitride layer (8) on the oxide layer. The dopant concentration can be kept near the surface in the range of at most 1013 cm-3 in this way.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Aufrechterhaltung niedrigster Dotierlevel bei der Herstellung von Halbleiterbauelementen mit Bereichen niedriger Dotierstoffkonzentration, insbesondere mit einer Dotierstoffkonzentration von weniger als 1013 cm–3.The present invention relates to a method for maintaining lowest doping levels in the manufacture of semiconductor devices having low dopant concentration regions, in particular having a dopant concentration of less than 10 13 cm -3 .

Bei der Integration von Bauelementen in integrierten Schaltungen auf einem Halbleiterchip werden mitunter Bereiche von Dotierstoffkonzentrationen bis höchstens 1013 cm–3 benötigt. Üblicherweise bei der Herstellung von Halbleiterchips verwendete Wafer, zum Beispiel aus Silizium, können eine sehr hohe Grunddotierung von typisch etwa 1019 cm–3 aufweisen. Bei CMOS-Prozessen und BiCMOS-Prozessen werden dotierte Wannen beider Vorzeichen der Leitfähigkeit implantiert. Die Implantate werden bei erhöhter Temperatur in eigens dafür vorgesehenen Öfen ausgeheilt, wobei eine Diffusion des Dotierstoffes auftritt und der Dotierstoff in den Wafer eingetrieben wird. Vor diesem Verfahrensschritt wird ein vorzugsweise ebenfalls thermischer Oxidationsschritt durchgeführt, mit dem eine dünne oberflächliche Oxidschicht auf dem Halbleiterwafer hergestellt wird, die ein Ausdiffundieren des Dotierstoffes in die Gasphase und damit eine Verarmung der oberflächennahen Waferbereiche an Dotierstoff verhindern soll.When integrating components in integrated circuits on a semiconductor chip, sometimes ranges of dopant concentrations up to at most 10 13 cm -3 are required. Wafers commonly used in the manufacture of semiconductor chips, for example silicon, may have a very high fundamental doping of typically about 10 19 cm -3 . In CMOS processes and BiCMOS processes, doped wells of both signs of conductivity are implanted. The implants are annealed at elevated temperature in dedicated ovens where diffusion of the dopant occurs and the dopant is driven into the wafer. Prior to this process step, a preferably likewise thermal oxidation step is carried out, with which a thin surface oxide layer is produced on the semiconductor wafer, which is intended to prevent outdiffusion of the dopant into the gas phase and thus a depletion of the near-surface wafer regions to dopant.

Wenn die Implantate eines Wafers mit niedrig dotierten Bereichen auf diese Weise ausgeheilt werden, genügt die oberseitige Oxidschicht nicht, die Dotierstoffkonzentration in den niedrig dotierten Bereichen auf Werten unterhalb von 1013 cm–3 zu halten. Wenn der Ofen kostengünstig betrieben wird und Wafer mit niedrig dotierten Bereichen zusammen mit üblichen Wafern mit Dotierstoffkonzentrationen von typisch etwa 1015 cm–3 ausgeheilt werden, machen sich unterschiedliche Kontaminationsquellen, die nicht beseitigt werden können, negativ bemerkbar. Im Ergebnis besitzen alle Wafer an den Oberseiten nur dotierte Bereiche, in denen die Dotierstoffkonzentrationen mindestens 1015 cm–3 betragen, was nicht für alle vorgesehenen Anwendungen geeignet ist.When the implants of a wafer with low doped regions are annealed in this manner, the top oxide layer is insufficient to maintain the dopant concentration in the low doped regions at values below 10 13 cm -3 . When the furnace is operated inexpensively and wafers with low doped areas are annealed together with common wafers having dopant concentrations typically around 10 15 cm -3 , different sources of contamination that can not be eliminated are negatively impacted. As a result, all wafers on the tops have only doped areas in which the dopant concentrations are at least 10 15 cm -3 , which is not suitable for all intended applications.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Aufrechterhaltung niedrigster Dotierlevel in der Halbleiterfertigung anzugeben, mit dem es möglich ist, niedrig dotierte Bereiche während eines thermischen Ausheilschrittes auf Werten der Dotierstoffkonzentration von höchstens 1013 cm–3 zu halten.The object of the present invention is to specify a method for maintaining the lowest doping levels in semiconductor production, with which it is possible to keep low-doped regions at values of the dopant concentration of at most 10 13 cm -3 during a thermal annealing step.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with the method with the features of the claim 1 solved. Embodiments emerge from the dependent claims.

Die Beseitigung des Kontaminationsproblems gelingt mit einer Abfolge von Verfahrensschritten, in denen zuerst auf der mit den Bereichen niedriger Dotierstoffkonzentration versehenen Oberseite des Wafers eine Oxidschicht ausgebildet wird und anschließend eine Nitridschicht auf die Oxidschicht abgeschieden wird. Danach erfolgt der Verfahrensschritt bei erhöhter Temperatur zum Eintreiben beziehungsweise Ausheilen des Dotierstoffes, während dessen die Bereiche niedriger Dotierstoffkonzentration von der Oxidschicht und der Nitridschicht geschützt bleiben. Nach dem Temperschritt können die Nitridschicht und die Oxidschicht entfernt werden.The Elimination of the contamination problem succeeds with a sequence of procedural steps in which first on the with the areas low dopant concentration provided top of the wafer an oxide layer is formed and then a nitride layer the oxide layer is deposited. Thereafter, the process step at elevated Temperature for driving or annealing the dopant, Meanwhile the regions of low dopant concentration from the oxide layer and the nitride layer protected stay. After the annealing step, the nitride layer and the oxide layer are removed.

Das geschieht zum Beispiel durch eine trocken- oder nasschemische Rückätzung.The happens, for example, by a dry or wet chemical etching back.

Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der beigefügten Figuren.It follows a more detailed description of examples of the method the attached figures.

Die 1 zeigt einen Querschnitt eines Halbleiterwafers nach dem Herstellen der dotierten Bereiche.The 1 shows a cross section of a semiconductor wafer after the production of the doped regions.

Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Herstellen einer Oxidschicht.The 2 shows a cross section according to the 1 after producing an oxide layer.

Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Herstellen einer Nitridschicht.The 3 shows a cross section according to the 2 after producing a nitride layer.

Die 1 zeigt einen Querschnitt durch einen Halbleiterwafer, zum Beispiel ein Substrat 1 aus Silizium, das wie üblich mit einer Oxidverkapselung 5 versehen sein kann. An einer Oberseite 6 des Wafers befindet sich ein dotierter Bereich niedriger Dotierstoffkonzentration. Dieser Bereich kann zum Beispiel durch Aufwachsen einer Epitaxieschicht 2 hergestellt werden. Die Epitaxieschicht wird während des Aufwachsens, das heißt, in situ, niedrig dotiert oder nach dem Aufwachsen durch Implantation von Dotierstoff mit einer niedrigen Dotierstoffkonzentration versehen. Als niedrige Dotierstoffkonzentration gilt in diesem Zusammenhang eine Konzentration von höchstens 1013 Dotierstoffatomen pro cm3, im Folgenden und in den Ansprüchen kurz als 1013 cm–3 bezeichnet.The 1 shows a cross section through a semiconductor wafer, for example, a substrate 1 made of silicon, which as usual with an oxide encapsulation 5 can be provided. On a top 6 of the wafer is a doped region of low dopant concentration. This area can be, for example, by growing an epitaxial layer 2 getting produced. The epitaxial layer is low doped during growth, that is, in situ, low doped, or provided with a low dopant concentration after implantation of dopant. In this context, a concentration of at most 10 13 dopant atoms per cm 3 , referred to below and in the claims as 10 13 cm -3 for short, applies as low dopant concentration.

An der Oberseite 6 des Wafers oder an der Oberseite der Epitaxieschicht 2 sind dotierte Bereiche als n-Wannen 3 und p-Wannen 4 mit einer zum Beispiel für CMOS-Prozesse üblichen Dotierstoffkonzentration hergestellt.At the top 6 of the wafer or at the top of the epitaxial layer 2 are doped regions as n-wells 3 and p-tubs 4 produced with a typical for CMOS processes dopant concentration.

In dem dargestellten Beispiel ist das Substrat 1 an Oberflächen mit einer Oxidverkapselung 5 versehen, die jedoch an der bearbeiteten Oberseite 6 entfernt wird und keinen ausreichenden Schutz der niedrig dotierten Bereiche vor Kontamination mit Dotierstoff bietet. In einem herkömmlichen thermischen Ausheilschritt wäre es nicht zu vermeiden, dass Dotierstoffatome von hoch dotierten Bereichen weiterer Wafer oder von sonstigen Kontaminationsquellen des Ofens in den niedrig dotierten Bereich, zum Beispiel in die Epitaxieschicht 2, gelangen, so dass schließlich an der gesamten Oberseite eine Dotierstoffkonzentration vorhanden wäre, die außerhalb der Wannen 3, 4 höher als gewünscht ist. Um das zu vermeiden, werden vor dem Ausheilschritt die nachfolgend beschriebenen zusätzlichen Prozessschritte ausgeführt, mit denen zunächst an der Oberseite 6 des Wafers beziehungsweise der Oberseite der Epitaxieschicht 2 eine Oxidschicht ausgebildet wird.In the example shown, the substrate 1 on surfaces with an oxide encapsulation 5 provided, however, on the machined top 6 is removed and does not provide adequate protection of the low doped regions from contamination with dopant. In a conventional thermal annealing step, it would be unavoidable that dopant atoms of highly doped regions of others Wafer or other contamination sources of the furnace in the low-doped region, for example in the epitaxial layer 2 , so that eventually on the entire top a dopant concentration would be present, the outside of the tubs 3 . 4 higher than desired. To avoid this, the additional process steps described below are carried out before the annealing step, with which initially at the top 6 of the wafer or the top of the epitaxial layer 2 an oxide layer is formed.

Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Herstellen einer oberseitigen ganzflächigen Oxidschicht 7. Diese Oxidschicht 7 kann bei Verwendung eines Siliziumsubstrates ein Oxid des Siliziums, insbesondere Siliziumdioxid, sein. Die Oxidschicht 7 wird vorzugsweise thermisch durch Oxidation des Halbleitermateriales bei erhöhter Temperatur ausgebildet, wobei jedoch vermieden wird, dass der Dotierstoff in unerwünschtem Ausmaß diffundiert. Die Dicke der Oxidschicht 7 kann zum Beispiel im Bereich von 15 nm bis 25 nm liegen und liegt bevorzugt im Bereich von 18 nm bis 22 nm, typisch zum Beispiel bei etwa 20 nm.The 2 shows a cross section according to the 1 after producing an upper-side, full-surface oxide layer 7 , This oxide layer 7 may be an oxide of silicon, in particular silicon dioxide, when using a silicon substrate. The oxide layer 7 is preferably formed thermally by oxidation of the semiconductor material at elevated temperature, but avoiding that the dopant diffuses to an undesirable extent. The thickness of the oxide layer 7 For example, it may be in the range of 15 nm to 25 nm, and is preferably in the range of 18 nm to 22 nm, typically about 20 nm.

Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Aufbringen einer ganzflächigen Nitridschicht 8 auf der Oxidschicht 7. Die Nitridschicht 8 kann, insbesondere bei Verwendung einer Oxidschicht aus Siliziumoxid, vorzugsweise Siliziumnitrid sein. Die Nitridschicht 8 kann durch Abscheiden von Nitrid zum Beispiel mittels CVD (chemical vapor deposition) hergestellt werden, wobei LPCVD (lowpressure chemical vapor deposition) bevorzugt eingesetzt werden kann. Grundsätzlich sind aber auch andere Abscheideprozesse geeignet. Die Dicke der Nitridschicht 8 kann zum Beispiel im Bereich von 125 nm bis 175 nm liegen und liegt bevorzugt im Bereich von 140 nm bis 160 nm, typisch zum Beispiel bei etwa 150 nm.The 3 shows a cross section according to the 2 after application of a full-surface nitride layer 8th on the oxide layer 7 , The nitride layer 8th may be, in particular when using an oxide layer of silicon oxide, preferably silicon nitride. The nitride layer 8th can be produced by deposition of nitride, for example by means of CVD (chemical vapor deposition), wherein LPCVD (low-pressure chemical vapor deposition) can be preferably used. In principle, however, other deposition processes are also suitable. The thickness of the nitride layer 8th may be in the range of 125 nm to 175 nm, for example, and is preferably in the range of 140 nm to 160 nm, typically about 150 nm.

Es wurde nachgewiesen, dass mit der Doppelschicht bestehend aus einer ganzflächigen Oxidschicht und einer darauf aufgebrachten wesentlich dickeren ganzflächigen Nitridschicht eine wirkungsvolle Abschirmung der niedrig dotierten Bereiche an der Oberseite des Wafers oder in der niedrig dotierten Epitaxieschicht gegen Kontaminationen erzielt werden kann. Mit Verwendung nur einer Oxidschicht oder nur einer Nitridschicht kann diese Wirkung nicht in dem erwünschten Umfang erreicht werden. Die Verwendung beider Schichten ermöglicht es jedoch, die Dotierstoffkonzentration in Oberflächenbereichen des Wafers oder in der Epitaxieschicht auf Werten von weniger als 1013 cm–3 zu halten. Das gilt auch dann, wenn als Substrat 1 ein hoch dotierter Wafer verwendet wird, dessen Dotierstoffkonzentration einen üblichen Wert von typisch etwa 1019 cm–3 aufweist, und nur die relativ dünne Epitaxieschicht 2 mit einer niedrigen Dotierstoffkonzentration von typisch 1013 cm–3 versehen wird. Die Oxidschicht 7 und die Nitridschicht 8 mit Dicken in den angegebenen Bereichen können vorteilhaft in Verbindung mit einer Epitaxieschicht 2 einer Dicke von typisch 10 μm bis 15 μm eingesetzt werden.It has been demonstrated that effective shielding of the low-doped regions on the upper side of the wafer or in the low-doped epitaxial layer against contamination can be achieved with the double layer consisting of a full-area oxide layer and a substantially thicker all-surface nitride layer applied thereto. By using only one oxide layer or only one nitride layer, this effect can not be achieved to the extent desired. The use of both layers, however, makes it possible to keep the dopant concentration in surface areas of the wafer or in the epitaxial layer to values of less than 10 13 cm -3 . This is true even if as a substrate 1 a highly doped wafer is used whose dopant concentration has a typical value of typically about 10 19 cm -3 , and only the relatively thin epitaxial layer 2 is provided with a low dopant concentration of typically 10 13 cm -3 . The oxide layer 7 and the nitride layer 8th Thicknesses in the ranges given may be advantageous in conjunction with an epitaxial layer 2 a thickness of typically 10 microns to 15 microns are used.

Die in den Figuren dargestellten dotierten Wannen 3, 4 sind nur zur Veranschaulichung als Beispiele eingezeichnet; derartige höher dotierte Bereiche können in beliebiger Ausgestaltung und Anzahl, auch ineinander verschachtelt, vorgesehen sein. In dem Temperschritt wird höchstens so viel Dotierstoff aus den dotierten Wannen ausdiffundieren, dass die niedrig dotierten Bereiche wie vorgesehen erhalten bleiben, da eine Kontamination von außen durch die Kombination der Oxidschicht 7 und der Nitridschicht 8 wirkungsvoll verhindert wird. Auch eine Ausdiffusion des Dotierstoffes aus dem Substrat 1 bis zur Oberseite 6 kann durch eine geeignete Wahl der Dicke der niedrig dotierten Bereiche, insbesondere durch die Wahl der Dicke einer niedrig dotierten Epitaxieschicht 2, verhindert werden.The doped wells shown in the figures 3 . 4 are shown as examples only for the purpose of illustration; such higher-doped regions can be provided in any desired configuration and number, also nested one inside the other. In the annealing step, at most so much dopant will diffuse out of the doped wells that the low-doped regions will be retained as intended, since contamination from the outside by the combination of the oxide layer 7 and the nitride layer 8th effectively prevented. Also, an outdiffusion of the dopant from the substrate 1 up to the top 6 can be achieved by a suitable choice of the thickness of the low-doped regions, in particular by the choice of the thickness of a low-doped epitaxial layer 2 , be prevented.

Das beschriebene Verfahren ermöglicht es, Halbleiterwafer mit Bereichen unterschiedlicher Dotierstoffkonzentrationen an der Oberseite derart zu schützen, dass für besondere Anwendungen, zum Beispiel zur Integration von PIN-Fotodioden, niedrigst dotierte Bereiche an der Oberseite des Substrates erhalten bleiben. Die Dotierstoffkonzentration kann dadurch in einem ursprünglich entsprechend niedrig dotierten Bereich einer Epitaxieschicht insbesondere auf Werten unterhalb 1013 cm–3 gehalten werden. Wenn entweder die Oxidschicht 7 oder die Nitridschicht 8 weggelassen wird und nur wie bisher üblich eine Nitridschicht beziehungsweise eine Oxidschicht einer typischen Dicke von etwa 140 nm oder 150 nm verwendet wird, erhält man als Folge des Temperschrittes an der Oberseite des Wafers einen typisch etwa 2 μm dicken Bereich, in dem die Dotierstoffkonzentration mindestens 1014 cm–3 beträgt. Die gewünschten Ergebnisse werden daher nur bei Verwendung der erfindungsgemäßen doppelten Schutzschicht erzielt.The method described makes it possible to protect semiconductor wafers with regions of different dopant concentrations at the top in such a way that, for particular applications, for example for the integration of PIN photodiodes, the lowest-doped regions are retained on the upper side of the substrate. The dopant concentration can thereby be kept in an originally correspondingly low-doped region of an epitaxial layer, in particular to values below 10 13 cm -3 . If either the oxide layer 7 or the nitride layer 8th is omitted and only as usual a nitride layer or an oxide layer of a typical thickness of about 140 nm or 150 nm is used, obtained as a result of the annealing step at the top of the wafer is typically about 2 microns thick area in which the dopant concentration at least 10th 14 cm -3 . The desired results are therefore achieved only when using the double protective layer according to the invention.

11
Substratsubstratum
22
Epitaxieschichtepitaxial layer
33
n-Wannen-well
44
p-Wannep-well
55
OxidverkapselungOxidverkapselung
66
Oberseitetop
77
Oxidschichtoxide
88th
Nitridschichtnitride

Claims (9)

Verfahren zur Aufrechterhaltung niedrigster Dotierstoffkonzentration in der Halbleiterfertigung, bei dem – ein Substrat (1) aus Halbleitermaterial mit einem dotierten Bereich einer Dotierstoffkonzentration von höchstens 1013 cm–3 versehen wird, – eine ganzflächige Oxidschicht (7) aufgebracht wird, mit der der dotierte Bereich bedeckt wird, – eine ganzflächige Nitridschicht (8) auf die Oxidschicht (7) aufgebracht wird und – das Substrat einer erhöhten Temperatur ausgesetzt wird, so dass ein Ausheilen oder Eintreiben von Dotierstoff erfolgt, wobei die Dotierstoffkonzentration zumindest bereichsweise auf 1013 cm–3 begrenzt bleibt.Method of maintaining lowest Dopant concentration in semiconductor fabrication, in which - a substrate ( 1 ) of semiconductor material having a doped region of a dopant concentration of at most 10 13 cm -3 is provided, - a full-surface oxide layer ( 7 ) covering the doped region, - a whole-area nitride layer ( 8th ) on the oxide layer ( 7 ) is applied and - the substrate is exposed to an elevated temperature, so that a healing or driving in of dopant takes place, wherein the dopant concentration remains at least partially limited to 10 13 cm -3 . Verfahren nach Anspruch 1, bei dem nach dem Verfahrensschritt, der bei erhöhter Temperatur erfolgt, die Nitridschicht (8) und die Oxidschicht (7) entfernt werden.Process according to Claim 1, in which, after the step which takes place at elevated temperature, the nitride layer ( 8th ) and the oxide layer ( 7 ) are removed. Verfahren nach Anspruch 1 oder 2, bei dem vor dem Herstellen der Oxidschicht (7) auf einer Oberseite (6) des Substrates (1) eine Epitaxieschicht (2) aufgewachsen und mit einer Dotierstoffkonzentration von höchstens 1013 cm–3 versehen wird und die Oxidschicht (7) auf der Oberseite der Epitaxieschicht ausgebildet wird.Method according to claim 1 or 2, wherein prior to the production of the oxide layer ( 7 ) on a top side ( 6 ) of the substrate ( 1 ) an epitaxial layer ( 2 ) is grown and provided with a dopant concentration of at most 10 13 cm -3 and the oxide layer ( 7 ) is formed on the top of the epitaxial layer. Verfahren nach einem der Ansprüche 1 bis 3, bei dem in dem dotierten Bereich einer Dotierstoffkonzentration von höchstens 1013 cm–3 mindestens eine n-Wanne (3) und eine p-Wanne (4) mit Dotierstoffkonzentrationen hergestellt werden, die für CMOS-Prozesse oder BiCMOS-Prozesse vorgesehen sind.Method according to one of claims 1 to 3, wherein in the doped region of a dopant concentration of at most 10 13 cm -3 at least one n-well ( 3 ) and a p-tub ( 4 ) with dopant concentrations intended for CMOS processes or BiCMOS processes. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Oxidschicht (7) 15 nm bis 25 nm dick hergestellt wird.Method according to one of claims 1 to 4, wherein the oxide layer ( 7 ) Is made 15 nm to 25 nm thick. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Oxidschicht (7) 18 nm bis 22 nm dick hergestellt wird.Method according to one of claims 1 to 4, wherein the oxide layer ( 7 ) Is made 18 nm to 22 nm thick. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Nitridschicht (8) 125 nm bis 175 nm dick hergestellt wird.Method according to one of Claims 1 to 6, in which the nitride layer ( 8th ) 125 nm to 175 nm thick. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Nitridschicht (8) 140 nm bis 160 nm dick hergestellt wird.Method according to one of Claims 1 to 6, in which the nitride layer ( 8th ) 140 nm to 160 nm thick. Verfahren nach einem der Ansprüche 1 bis 8, bei dem der dotierte Bereich einer Dotierstoffkonzentration von höchstens 1013 cm–3 zur Integration einer PIN-Fotodiode vorgesehen wird.Method according to one of claims 1 to 8, wherein the doped region of a dopant concentration of at most 10 13 cm -3 is provided for the integration of a PIN photodiode.
DE102008011757.9A 2008-02-28 2008-02-28 Method for maintaining lowest doping levels in semiconductor fabrication Expired - Fee Related DE102008011757B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008011757.9A DE102008011757B4 (en) 2008-02-28 2008-02-28 Method for maintaining lowest doping levels in semiconductor fabrication
PCT/EP2009/050950 WO2009106400A1 (en) 2008-02-28 2009-01-28 Method for maintaining lowest doping levels in semicondcutor production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008011757.9A DE102008011757B4 (en) 2008-02-28 2008-02-28 Method for maintaining lowest doping levels in semiconductor fabrication

Publications (2)

Publication Number Publication Date
DE102008011757A1 true DE102008011757A1 (en) 2009-09-10
DE102008011757B4 DE102008011757B4 (en) 2014-11-20

Family

ID=40474811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008011757.9A Expired - Fee Related DE102008011757B4 (en) 2008-02-28 2008-02-28 Method for maintaining lowest doping levels in semiconductor fabrication

Country Status (2)

Country Link
DE (1) DE102008011757B4 (en)
WO (1) WO2009106400A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US20030008524A1 (en) * 2001-07-04 2003-01-09 Karsten Wieczorek Method of forming a thin oxide layer having improved reliability on a semiconductor surface
US20030059985A1 (en) * 2001-09-27 2003-03-27 Adkisson James W. Method of fabricating lateral diodes and bipolar transistors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
KR100577607B1 (en) * 2004-07-27 2006-05-10 삼성전자주식회사 Method of forming well for using semiconductor device and method of manufacturing of semiconductor device having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US20030008524A1 (en) * 2001-07-04 2003-01-09 Karsten Wieczorek Method of forming a thin oxide layer having improved reliability on a semiconductor surface
US20030059985A1 (en) * 2001-09-27 2003-03-27 Adkisson James W. Method of fabricating lateral diodes and bipolar transistors

Also Published As

Publication number Publication date
DE102008011757B4 (en) 2014-11-20
WO2009106400A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
DE102004013928A1 (en) Trench isolation with doped oxide trench filling
DE3110477A1 (en) METHOD FOR PRODUCING CMOS COMPONENTS
DE3002051A1 (en) METHOD FOR PRODUCING COMPLEMENTARY MOS TRANSISTORS OF HIGH INTEGRATION FOR HIGH VOLTAGES
EP0001550A1 (en) Integrated semiconductor circuit for a small-sized structural element, and method for its production
DE2203183A1 (en) Integrated semiconductor circuit arrangement
DE3312720C2 (en)
DE2718894A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
EP0852062B1 (en) Doping process for producing homojunctions in semiconductor substrates
DE2605830A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS
DE2641752B2 (en) Process for the production of a field effect transistor
DE2617293B2 (en) Method for manufacturing a semiconductor component
DE102008038342B4 (en) Semiconductor device with edge region in which a zone of porous material is formed and method for its production and semiconductor wafer
DE102008011757B4 (en) Method for maintaining lowest doping levels in semiconductor fabrication
DE102010064214A1 (en) Method for producing a semiconductor device
EP1050076B1 (en) Method for producing diodes
EP0520214B1 (en) Method of forming a doped region in a substrate and use in the fabrication of a bipolar transistor
DE1789204C2 (en) Method for manufacturing a semiconductor component
DE2658304A1 (en) SEMI-CONDUCTOR DEVICE
DE102009042514B4 (en) Method and apparatus with SOI substrate doping
DE2650865A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
DE19527146A1 (en) Method for producing a self-aligned contact and a doped region
DE2421609C2 (en) Semiconductor device
DE1261487B (en) Process for the production of a silicon body with several layers of different conductivity types
DE2627307C3 (en) Method for manufacturing a semiconductor device
DE102008008498B4 (en) A method for reducing punch-through tilt between doped semiconductor regions and semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021240000

Ipc: H01L0021225000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021240000

Ipc: H01L0021225000

Effective date: 20140729

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee