DE102008030849B4 - Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen - Google Patents

Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen Download PDF

Info

Publication number
DE102008030849B4
DE102008030849B4 DE102008030849A DE102008030849A DE102008030849B4 DE 102008030849 B4 DE102008030849 B4 DE 102008030849B4 DE 102008030849 A DE102008030849 A DE 102008030849A DE 102008030849 A DE102008030849 A DE 102008030849A DE 102008030849 B4 DE102008030849 B4 DE 102008030849B4
Authority
DE
Germany
Prior art keywords
dielectric material
heat treatment
metal
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008030849A
Other languages
English (en)
Other versions
DE102008030849A1 (de
Inventor
Axel Preusse
Markus Nopper
Thomas Ortleb
Juergen Boemmels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008030849A priority Critical patent/DE102008030849B4/de
Priority to US12/425,498 priority patent/US7781329B2/en
Publication of DE102008030849A1 publication Critical patent/DE102008030849A1/de
Application granted granted Critical
Publication of DE102008030849B4 publication Critical patent/DE102008030849B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Abstract

Verfahren mit: Ausführen einer Prozesssequenz an einem Halbleiterbauelement, wobei die Prozesssequenz eine Teilmenge aus Prozessen zum Aufbringen einer nasschemischen Lösung auf ein erstes dielektrisches Material und zum Entfernen der nasschemischen Lösung von dem ersten dielektrischen Material enthält; Ausführen einer Wärmebehandlung in einer sauerstoffarmen Umgebung, die 50 ppm an Sauerstoff oder weniger enthält, um einen verbesserten Oberflächenzustand des ersten dielektrischen Materials zu erhalten, wodurch bei einer angelegten Spannung parasitäre Leckströme in dem ersten dielektrischen Material reduziert werden; und Bilden eines zweiten dielektrischen Materials zumindest auf dem ersten dielektrischen Material nach der Wärmebehandlung.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Mikrostrukturen, etwa moderne integrierte Schaltungen und betrifft insbesondere die Herstellung von leitenden Strukturen, etwa kupfergestützte Metallisierungsschichten mit einem verbesserten Leistungsverhalten im Hinblick auf die Elektromigration, indem eine Metalldeckschicht auf den Metallgebieten vorgesehen wird.
  • Beschreibung des Stands der Technik
  • Bei der Herstellung moderner Mikrostrukturen, etwa von integrierten Schaltungen, gibt es ein ständiges Bestreben, die Strukturgrößen von Mikrostrukturelementen ständig zu verringern, wodurch die Funktion dieser Strukturen verbessert wird. Beispielsweise haben in modernen integrierten Schaltungen die minimalen Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unter 1 Mikrometer erreicht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme und/oder Vielfalt an Funktionen verbessert wird. Wenn die Größe einzelner Schaltungselemente mit jeder neuen Schaltungsgeneration verringert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente erhöht wird, wird auch der verfügbare Platz für Verbindungsleitungen, die die einzelnen Schaltungselemente elektrisch miteinander verbinden, ebenfalls verringert. Folglich müssen die Abmessungen dieser Verbindungsleitungen ebenfalls verringert werden, um den geringeren Anteil an verfügbaren Platz unter einer größeren Anzahl an Schaltungselementen, die pro Chipeinheitsfläche vorgesehen sind, Rechnung zu tragen, da typischerweise die Anzahl der erforderlichen Verbindungen schneller ansteigt als die Anzahl der Schaltungselemente. Daher werden für gewöhnlich mehrere gestapelte „Verdrahtungsschichtung”, die auch als Metallisierungsschichten bezeichnet werden, vorgesehen, wobei die einzelnen Metallleitungen einer einzelnen Metallisierungsschicht mit einzelnen Metallleitungen einer darüber liegenden oder darunter liegenden Metallisierungsschicht durch sogenannte Kontaktdurchführungen verbunden sind. Trotz des Vorsehens mehrerer Metallisierungsschichten sind geringere Abmessungen in den Verbindungsleitungen erforderlich, um der enormen Komplexität von beispielsweise modernen CPU's, Speicherchips, ASIC's (anwendungsspezifische IC's) und dergleichen Rechnung zu tragen. Die geringere Querschnittsfläche der Verbindungsstrukturen möglicherweise in Verbindung mit einer Zunahme der statischen Leistungsaufnahme von extrem skalierten Transistorelementen führt zu beträchtlichen Stromdichten in den Metallleitungen, die bei jeder neuen Schaltungsgeneration weiter zunehmen können.
  • Moderne integrierte Schaltungen mit Transistorelementen mit einer kritischen Abmessung von 0,05 μm und weniger werden daher typischerweise bei deutlich erhöhten Stromdichten bis zu mehreren Kiloampere pro cm2 in den einzelnen Verbindungsstrukturen betrieben trotz des Vorsehens einer relativ großen Anzahl an Metallisierungsschichten, was durch die große Anzahl an Schaltungselementen pro Einheitsfläche erforderlich ist. Das Betreiben der Verbindungsstrukturen bei erhöhten Stromdichten zieht jedoch eine Reihe von Problemen nach sich, die mit belastungsinduzierten Leitungsbeeinträchtigungen verknüpft sind, die schließlich zu einem vorzeitigen Ausfall der integrierten Schaltung führen können. Ein wichtiges Phänomen in dieser Hinsicht ist der strominduzierte Materialtransport in Metallleitungen und Kontaktdurchführungen, was auch als „Elektromigration” bezeichnet wird. Die Elektromigration wird durch den Impulsübertrag von Elektronen auf die Ionenrümpfe hervorgerufen, woraus sich ein Nettoimpuls in Richtung des Elektronenflusses ergibt. Insbesondere bei hohen Stromdichten tritt eine ausgeprägte kollektive Bewegung oder gerichtete Diffusion von Atomen in dem Verbindungsmetall auf, wobei das Vorhandensein von Diffusionspfaden einen wesentlichen Einfluss auf die transportierte Menge an Material, die sich aus dem Impulsübertrag ergibt, ausüben kann. Somit kann die Elektromigration zur Ausbildung von Hohlräumen innerhalb und von Materialanhäufungen angrenzend zu der Metallverbindungsstruktur führen, wodurch sich eine geringere Leistungsfähigkeit und Zuverlässigkeit oder ein vollständiger Ausfall des Bauelements ergeben. Beispielsweise werden Aluminiumleitungen, die in Siliziumdioxid und/oder Siliziumnitrid eingebettet sind, häufig als Metall für Metallisierungsschichten eingesetzt, wobei, wie zuvor erläutert ist, moderne integrierte Schaltungen mit kritischen Abmessungen von 0,1 μm oder weniger deutlich geringere Querschnittsflächen der Metallleitungen und damit höhere Stromdichten erfordern, wodurch Aluminium zu einem wenig attraktiven Material für die Herstellung von Metallisierungsschichten wird.
  • Folglich wird Aluminium zusehends durch Kupfer und Kupferlegierungen ersetzt, was ein Material ist, das einen deutlich geringeren elektrischen Widerstand und eine erhöhte Widerstandsfähigkeit gegenüber Elektromigration selbst bei deutlich höheren Stromdichten im Vergleich zu Aluminium besitzt. Das Einführen von Kupfer in den Herstellungsablauf von Mikrostrukturen und integrierten Schaltungen ist jedoch mit einer Reihe von Problemen behaftet, die in der Eigenschaft des Kupfers begründet sind, gut in Siliziumdioxid und einer Vielzahl von dielektrischen Materialien mit kleinem ε zu diffundieren, die typischerweise in Verbindung mit Kupfer verwendet werden, um die parasitäre Kapazität in komplexen Metallisierungsschichten zu verringern. Um die notwendige Haftung bereitzustellen und um eine unerwünschte Diffusion von Kupferatomen in empfindliche Bauteilgebiete zu verhindern, ist es für gewöhnlich erforderlich, eine Barrierenschicht zwischen dem Kupfer und dem dielektrischen Material vorzusehen, in welchem die kupferbasierten Verbindungsstrukturen eingebettet sind. Obwohl Siliziumnitrid ein dielektrisches Material ist, das in effektiver Weise die Diffusion von Kupferatomen unterdrückt, ist die Verwendung von Siliziumnitrid als ein dielektrisches Zwischenschichtmaterial wenig wünschenswert, da Siliziumnitrid eine moderat hohe Permittivität aufweist, wodurch die parasitäre Kapazität zwischen benachbarten Kupferleitungen ansteigt, was zu einer nicht akzeptablen Signalausbreitungsverzögerung führen kann. Somit wird eine dünne leitende Barrierenschicht typischerweise hergestellt, die dem Kupfer auch die erforderliche mechanische Stabilität verleiht, um damit das Kupfer von dem umgebenden dielektrischen Material zu trennen, wodurch die Kupferdiffusion in das dielektrische Material verringert wird und auch die Diffusion von unerwünschten Sorten, etwa Sauerstoff, Fluor, und dergleichen, in das Kupfer unterdrückt wird. Des weiteren bilden die leitenden Barrierenschichten auch eine sehr stabile Grenzfläche mit dem Kupfer, wodurch die Wahrscheinlichkeit eines ausgeprägten Materialtransports an der Grenzfläche verringert wird, die typischerweise ein kritisches Gebiet im Hinblick auf größere Diffusionspfade ist, die eine strominduzierte Materialdiffusion ermöglichen. Aktuell werden Tantal, Titan, Wolfram und ihre Verbindungen mit Stickstoff und Silizium und dergleichen als bevorzugte Materialien für eine leitende Barrierenschicht eingesetzt, wobei die Barrierenschicht zwei oder mehr Teilschichten unterschiedlicher Zusammensetzungen aufweisen kann, um den Erfordernissen im Hinblick auf die Diffusionsunterdrückung und die Hafteigenschaft zu genügen.
  • Eine weitere Eigenschaft des Kupfers, die es von Aluminium unterscheidet, ist die Tatsache, dass Kupfer nicht effizient in größeren Mengen durch chemische oder physikalische Dampfabscheidetechniken aufgebracht werden kann, wozu sich auch die Tatsache gesellt, dass Kupfer nicht effizient durch anisotrope Trockenätzsprozesse strukturiert werden kann, wodurch eine Prozessstrategie erforderlich ist, die üblicherweise als Damaszener- oder Einlegetechnik bezeichnet wird. In einem Damaszener-Prozess wird zunächst eine dielektrische Schicht gebildet, die dann strukturiert wird, so dass sie Gräben und/oder Kontaktlöcher aufweist, die nachfolgend mit Kupfer gefüllt werden, wobei, wie zuvor angegeben ist, vor dem Einfüllen des Kupfers eine leitende Barrierenschicht an Seitenwänden der Gräben und Kontaktlöcher gebildet wird. Das Abscheiden des Hauptanteils des Kupfermaterials in die Gräben und Kontaktlöcher wird für gewöhnlich durch nasschemische Abscheideprozesse bewerkstelligt, etwa Elektroplattieren und stromloses Plattieren, wobei das zuverlässige Füllen von Kontaktlöchern mit einem Aspektverhältnis von fünf oder mehr mit einem Durchmesser von 0,3 μm oder weniger in Verbindung mit Gräben mit einer Breite im Bereich von 0,1 μm bis mehrere Mikrometer erforderlich ist. Elektrochemische Abscheideprozesse für Kupfer sind auf dem Gebiet der elektronischen Leiterplattenherstellung gut etabliert. Jedoch ist für die Abmessungen der Metallgebiete in Halbleiterbauelementen die hohlraumfreie Auffüllung von Kontaktlöchern mit hohem Aspektverhältnis eine äußerst komplexe und herausfordernde Aufgabe, wobei die Eigenschaften der schließlich entstehenden kupferbasierten Verbindungsstruktur deutlich von Prozessparametern, Materialien und der Geometrie der interessierenden Struktur abhängen. Da die Geometrie von Verbindungsstrukturen im Wesentlichen durch die Entwurfserfordernisse festgelegt ist und daher nicht wesentlich für eine vorgegebene Mikrostruktur geändert werden kann, ist es von großer Wichtigkeit, den Einfluss von Materialien, etwa von leitenden und nicht leitenden Barrierenschichten, der Kupfermikrostruktur und ihre gegenseitige Wechselwirkung auf die Eigenschaften der Verbindungsstruktur abzuschätzen und zu steuern, um sowohl eine hohe Ausbeute als auch die erforderliche Produktzuverlässigkeit sicherzustellen. Insbesondere ist es wichtig, Mechanismen für die Beeinträchtigung für den Ausfall in Verbindungsstrukturen für diverse Konfigurationen zu erkennen, zu überwachen und zu reduzieren, um damit die Bauteilzuverlässigkeit für jede neue Bauteilgeneration oder jeden Technologiestandard zu bewahren.
  • Folglich wurde ein großer Aufwand betrieben, um die Beeinträchtigung von Kupferverbindungen zu untersuchen, insbesondere im Zusammenhang mit dielektrischen Materialien mit kleinem ε, die eine relative Permittivität von 3,1 oder weniger aufweisen, um neue Materialien und Prozessstrategien zu finden, um damit kupferbasierte Leitungen und Kontaktdurchführungen mit einer geringen Gesamtpermittivität herzustellen. Obwohl der exakte Mechanismus der Elektromigration in Kupferleitungen noch nicht vollständig verstanden ist, zeigt sich dennoch, dass Hohlräume, die in und an Seitenwänden positioniert sind und insbesondere an Grenzflächen zu benachbarten Materialien auftreten, einen wesentlichen Einfluss auf das schließlich erreichte Leistungsverhalten und die Zuverlässigkeit der Verbindungsstrukturen ausüben.
  • Ein Ausfallmechanismus, von dem angenommen wird, das er wesentlich zu einem vorzeitigen Bauteilausfall beiträgt, ist der durch die Elektromigration hervorgerufene Materialtransport insbesondere entlang einer Grenzfläche, die zwischen dem Kupfer und einer dielektrischen Deckschicht gebildet ist, die nach dem Einfüllen des Kupfermaterials in die Gräben und Kontaktdurchführungen, deren Seitenwände von den leitenden Barrierenmaterialien bedeckt sind, vorgesehen wird. Zusätzlich zur Beibehaltung der Kupferintegrität dient die dielektrische Deckschicht üblicherweise als eine Ätzstoppschicht während der Herstellung der Kontaktdurchführungsöffnungen in dem dielektrischen Zwischenschichtmaterial. Häufig verwendete Materialien sind beispielsweise Siliziumnitrid und stickstoffenthaltendes Siliziumkarbid, die eine moderat hohe Ätzselektivität in Bezug auf typischerweise verwendete Zwischenschichtdielektrika aufweisen, etwa eine Vielzahl von dielektrischen Materialien mit kleinem ε, und die auch die Diffusion von Kupfer in das Zwischenschichtdielektrikum unterdrücken. Jüngere Untersuchungsergebnisse scheinen jedoch anzudeuten, dass die zwischen dem Kupfer und der dielektrischen Deckschicht gebildete Grenzfläche ein wesentlicher Diffusionspfad für den Materialtransport während des Betriebs der Metallverbindungsstruktur ist.
  • Folglich wurden eine Vielzahl von Alternativen entwickelt in dem Versuch, die Grenzflächeneigenschaften zwischen dem Kupfer und der Deckschicht zu verbessern, die die Eigenschaft besitzt, das Kupfer zuverlässig einzuschließen und dessen Integrität beizubehalten. Beispielsweise wurde vorgeschlagen, selektiv leitende Materialien auf der Oberseite des kupferenthaltenden Gebiets vorzusehen, die ein gutes Verhalten im Hinblick auf die Elektromigration zeigen, ohne dass der Gesamtwiderstand der entsprechenden Metallleitung zu erhöhen. Beispielsweise erweist sich eine Zusammensetzung aus Kobalt/Wolfram/Phosphor (CoWP) als ein aussichtsreiches Material für leitende Deckschichten, das Elektromigrationswirkungen innerhalb einer entsprechenden Metallleitung deutlich verringert. Obwohl die Verbindung aus Kobalt/Wolfram/Phosphor bessere Elektromigrationseigenschaften bietet und in den Gesamtprozessablauf für die Herstellung aufwendiger Metallisierungssysteme eingerichtet werden kann, da diese Verbindung auf Grund selektiver elektrochemischer Abscheiderezepte aufgebracht werden kann, zeigt sich dennoch, dass ausgeprägte Defekte in Metallisierungssystemen mit Kupferleitungen mit einer leitenden Deckschicht beobachtet werden. Beispielsweise können erhöhte Leckströme und Spannungsdurchbrüche in derartigen Bauelementen im Vergleich zu Bauelementen auftreten, die ein Metallisierungssystem auf der Grundlage einer dielektrischen Deckschicht besitzen. Da elektrochemische Abscheidetechniken, etwa das stromlose Plattieren und dergleichen, in künftigen Bauteilgenerationen an Bedeutung zunehmen und auf Grund der Tatsache, dass das gesamte Elektromigrationsverhalten elektrochemisch selektiv aufgebrachter Metalldeckschichten für Metallleitungen in aufwendigen Metallisierungssystemen verbessert ist, werden große Anstrengungen unternommen, um Prozessstrategien zu entwickeln, die die elektrischen Eigenschaften der dielektrischen Materialien verbessern, die mit Elektrolytlösungen während aufwendiger Abscheideschemata in Kontakt kommen, um damit eine Verringerung der Leckströme und eine Beeinträchtigung der dielektrischen Eigenschaften zu erreichen.
  • Die US 2005/0085031 A1 offenbart das Abscheiden einer CoWP-Legierung auf einer Kupferstruktur, die eine Aktivierungsschicht aufweist und in ein dielektrisches Material mit kleinem ε eingebettet ist. Eine Wärmebehandlung wird bei Temperaturen von 100 Grad C bis 500 Grad C für eine Zeitdauer von 5 bis 60 Sekunden unter einer wasserstoff- und/oder stickstoffaufweisenden Atmosphäre und für 30 Sekunden bis 5 Minuten in Vakuum ausgeführt.
  • Die US 2006/0001170 A1 offenbart eine Wärmebehandlung, um eine Kupferzinnverbindung auf einer Kupferstruktur, die in ein oxidaufweisendes, dielektrisches Material eingebettet ist, zu bilden. Die Wärmebehandlung wird bei einer Temperatur von 240 bis 320 Grad C in einer stickstoff- und wasserstoffaufweisenden Atmosphäre für 1 bis 10 Minuten ausgeführt.
  • Die US 7 338 908 B1 offenbart ein Verfahren zum Bilden einer kobaltaufweisenden Deckschicht auf einer Metallstruktur, die in ein dielektrisches Material, das z. B. SiCO aufweist, eingebettet ist. Vor dem Bilden der Deckschicht kann eine Wärmebehandlung ausgeführt werden, um die Kristallstruktur der Metallstruktur zu stabilisieren, wobei die Wärmebehandlung 20 Sekunden bis 2 Stunden dauern kann und unter einer wasserstoff- und stickstoffaufweisenden Atmosphäre oder unter Vakuumbedingungen ausgeführt werden kann. Nach dem Bilden der Deckschicht wird eine weitere Wärmebehandlung ausgeführt, um die Materialien der Deckschicht mit dem Kupfermaterial zu vermischen, wobei die Wärmebehandlung 30 Sekunden bis 1 Stunde dauert und unter Vakuumbedingungen ausgeführt wird.
  • Die US 2003/0089928 A1 offenbart einen Wärmebehandlungsschritt der vor dem Bilden einer Deckschicht auf einer Metallstruktur ausgeführt wird.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung Techniken zur Verbesserung der Eigenschaften dielektrischer Materialien nach Kontakt mit elektrochemischen Lösungen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen stellt die vorliegende Offenbarung Techniken zur Verbesserung der dielektrischen Eigenschaften bereit, d. h. zur Verbesserung des Verhaltens im Hinblick auf die Reaktion dielektrischer Materialien auf angelegte Spannungen und im Hinblick auf Reduzieren parasitärer Leckströme in den dielektrischen Materialien, indem eine geeignet gestaltete Wärmebehandlung in einer geeigneten Phase einer Prozesssequenz eingeführt wird, die das Aussetzen empfindlicher dielektrischer Materialien der Einwirkung chemischer Lösungen, etwa Elektrolytlösungen und dergleichen, beinhalten. In einigen hierin offenbarten anschaulichen Aspekten wird die elektrochemische Abscheidung von Metallen, etwa von Metalldeckschichten, von Metallisierungsunterseitenschichten und dergleichen bewerkstelligt mit verbesserten Prozessergebnissen im Hinblick auf Spannungsfestigkeit und Leckströme, indem die Wärmebehandlung vor und/oder nach dem elektrochemischen Abscheideprozess ausgeführt wird, wodurch der Zustand des dielektrischen Materials aufbereitet wird, sodass eng gesetzte Spezifikationen im Hinblick auf Spannungsanstiegs- und Durchschlagsfestigkeitsprüfungen (VRDB) und Leckstromprüfungen erfüllt werden, wie sie für moderne Halbleiterbauelemente entsprechend der 45 nm-Technologie und darunter erforderlich sind. Ohne die vorliegende Offenbarung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die zusätzliche Wärmebehandlung verbleibende Feuchtigkeit in dem dielektrischen Material entfernt, das in anspruchsvollen Anwendungen einen mehr oder weniger ausgeprägten porösen Zustand aufweist, wodurch ansonsten ein Strom durch gelöste Ionensorten befördert würde, die während des elektrochemischen Abscheideprozesses eingebaut werden. Folglich können vielversprechende elektrochemische Abscheideschemata in anspruchsvolle Gesamtfertigungsabläufe zur Herstellung von Metallisierungssystemen, Kontaktebenen und dergleichen eingebaut werden, wobei die guten Eigenschaften im Hinblick auf die Elektromigration und dergleichen mit dielektrischen Eigenschaften kombiniert werden, beispielsweise im Hinblick auf geringere Leckströme und eine größere Spannungsfestigkeit.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren nach Anspruch 1 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während einer ersten Prozesssequenz zeigen, in der ein dielektrisches Material der Einwirkung nasschemischer Mittel ausgesetzt wird, etwa Wasser, Reinigungsmittel und dergleichen, wenn ein Metallgebiet in einem dielektrischen Material gebildet wird;
  • 1c schematisch das Halbleiterbauelement gemäß einer anschaulichen Ausführungsform zeigt, in der eine Wärmebehandlung so ausgeführt wird, dass verbesserte dielektrische Eigenschaften vor dem Abscheiden einer Metalldeckschicht bereitgestellt werden;
  • 1d und 1e schematisch Querschnittsansichten eines Halbleiterbauelements während einer weiteren Prozesssequenz zeigen, in der das dielektrische Material der Einwirkung einer elektrochemischen Lösung zur Bildung einer metallenthaltenden Deckschicht gemäß anschaulicher Ausführungsformen ausgesetzt wird;
  • 1f schematisch das Halbleiterbauelement während einer Wärmebehandlung nach dem Bilden der Metalldeckschicht und vor dem Bilden weiterer Fertigungsprozesse gemäß anschaulicher Ausführungsformen zeigt;
  • 1g schematisch eine Querschnittsansicht mehrerer Metallgebiete mit einem verbesserten Leckstromverhalten zeigt, wie es durch Testmessungen nach der Wärmebehandlung aus 1f bestimmt wird;
  • 1h schematisch das Halbleiterbauelement während der Abscheidung eines weiteren dielektrischen Materials gemäß anschaulicher Ausführungsformen zeigt;
  • 1i schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, das eine Kontaktstruktur aufweist, die eine Wärmebehandlung gemäß noch weiterer anschaulicher Ausführungsformen unterzogen wird; und
  • 1j bis 1l schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Höckern, etwa Lothöckern zeigen, wobei elektrochemische Abscheidetechniken in Verbindung mit Wärmebehandlung gemäß noch weiterer anschaulicher Ausführungsformen eingesetzt werden.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Techniken zur Aufbereitung dielektrischer Materialien, etwa dielektrische Materialien mit kleinem ε, die als dielektrische Materialien zu verstehen sind, die eine dielektrische Konstante von 3,0 und weniger aufweisen, und die in einem mehr oder weniger porösen Zustand nach dem Kontakt mit nasschemischen Lösungen, etwa Wasser, reaktiven Chemikalien, Elektrolytlösungen und dergleichen vorhanden sind. Während der Herstellung anspruchsvoller Halbleiterbauelemente werden häufig dielektrische Materialien der Einwirkung nasschemischer Lösungen während Reinigungsprozessen, elektrochemischen Abscheideprozessen und dergleichen ausgesetzt, wobei ein beeinträchtigtes Verhalten im Hinblick auf die Spannungsfestigkeit und dergleichen beobachtet wird, insbesondere wenn kleinste Bauteilabmessungen durch die Entwurfsregeln erforderlich sind. Wie zuvor erläutert ist, sind stromlose Abscheidetechniken, d. h. das Abscheiden eines Metalls oder eines metallenthaltenden Materials auf der Grundlage einer Elektrolytlösung ohne Anlegen eines externen Stromflusses eine vielversprechende Abscheidetechnik für eine Vielzahl von Anwendungen, etwa das Vorsehen von Metalldeckschichten für die Metallleitungen, Metalle von Kontaktstrukturen, Unterseitenmetallisierungsschichten, d. h. Metallisierungsschichten, die unter Lothöckern oder anderen Kontakthöckern über der letzten Metallisierungsebene vorgesehen sind, und dergleichen. Obwohl der genaue Mechanismus der Beeinträchtigung der gesamten dielektrischen Eigenschaften der Materialien noch nicht verstanden ist, wird angenommen, dass abhängig von dem anfänglichen Zustand der dielektrischen Materialien, etwa dem Grad an Porosität, der Oberflächentextur und dergleichen, Spuren von Feuchtigkeit in Verbindung mit gelösten Ionensorten, die beispielsweise während vorhergehender Fertigungsprozesse eingebaut werden, etwa beim Spülen, beim Kontakt mit nasschemischen Lösungen und dergleichen, zu einem Anstieg von Leckströmen führen, die insbesondere bei sehr geringen Bauteilabmessungen zu einer insgesamt erfolgenden Bauteilbeeinträchtigung beitragen, so dass häufig die festgelegten Spezifikationen während des Fertigungsprozesses nicht erfüllt werden. Es wird angenommen, dass auf Grund der hierin offenbarten Prinzipien verbesserte Oberflächenbedingungen erreicht werden, indem eine geeignet gestaltete Wärmebehandlung während geeigneter Fertigungsphasen, insbesondere nach einer Prozesssequenz zum Abscheiden eines metallenthaltenden Materials auf der Grundlage elektrochemischer Abscheidetechniken, angewendet wird.
  • Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen eine Wärmebehandlung mit einer Temperatur von ungefähr 100 bis 400 Grad C in den Fertigungsablauf in einer sauerstoffarmen Umgebung eingerichtet, was als eine Prozessumgebung zu verstehen ist, in der der Anteil von Sauerstoff auf 50 ppm (Teile pro Million) relativ zu einer standardmäßigen Reinraumumgebung reduziert ist, wodurch die Gesamtwirkung der Oberflächenkonditionierung weiter verbessert wird. Erfindungsgemäß wird die Wärmebehandlung in einer Prozessumgebung, die 50 ppm oder weniger an Sauerstoff enthält, ausgeführt. In einigen anschaulichen Ausführungsformen werden eine oder mehrere Wärmebehandlungen in einen Fertigungsablauf zur Herstellung einer metallenthaltenden Deckschicht von Metallgebieten in aufwendigen Metallisierungssystemen eingebaut, wobei eine Wärmebehandlung nach dem Fertigstellen des grundlegenden Metallgebiets ausgeführt wird und wobei eine Wärmebehandlung nach dem Ende der elektrochemischen Abscheidung der Deckschicht einschließlich der Reinigung und der Spülung der resultierenden Oberfläche des Halbleiterbauelements ausgeführt wird, wobei, wenn beide Wärmebehandlungen in der Fertigungssequenz angewendet werden, eine noch bessere Effizienz im Hinblick auf die Verringerung von Leckströmen erreicht wird. In anderen Fällen wird eine entsprechende Wärmebehandlung in einer Fertigungssequenz zur Herstellung einer Metalldeckschicht in anspruchsvollen Kontaktstrukturen ausgeführt, wobei eine erhöhte Leitfähigkeit erreicht wird, indem gut leitende Metalle, etwa Kupfer und dergleichen verwendet werden, wobei dennoch ein wirksamer Einschluss des reaktiven Metalls bewerkstelligt wird, indem Metalldeckschichten, die durch elektrochemische Abscheidung bereitgestellt werden, eingesetzt werden, und wobei auf Grund der hierin offenbarten Prinzipien ein gewünschtes Leistungsverhalten im Hinblick auf Leckströme und Spannungsfestigkeit erreicht wird, selbst für moderne Halbleiterbauelemente, die einen lateralen Abstand der Kontaktelemente von ungefähr 100 nm oder weniger erfordern.
  • In noch anderen anschaulichen hierin offenbarten Ausführungsformen wird die Wärmebehandlung in einer beliebigen Fertigungsphase vorgesehen, in der ein Kontakt eines dielektrischen Materials mit einer nasschemischen Lösung die weitere Bearbeitung im Hinblick auf erhöhte Leckströme beeinflussen kann, wodurch eine größere Ausbeute für anspruchsvolle Fertigungsstrategien erreicht wird. Des weiteren können die hierin offenbarten Prinzipien auch auf höhere Bauteilebenen angewendet werden, etwa die letzte Metallisierungsschicht, in der häufig Höcker, etwa Lothöcker, auf entsprechenden Kontaktflächen vorgesehen werden, wobei typischerweise ein sogenanntes Metallisierungsunterseitenschichtmaterial erforderlich ist, um die gewünschten mechanischen und elektrischen Grenzflächeneigenschaften zwischen dem Höckermaterial und der Kontaktfläche bereitzustellen. Auch in diesem Falle werden zunehmend stromlose Abscheidetechniken zur Herstellung des Grenzflächenmaterials eingesetzt, wodurch das umgebende dielektrische Material beeinflusst werden kann. Folglich kann durch Anwenden einer oder mehrerer Wärmebehandlungen in dieser Bauteilebene eine deutliche Verbesserung im Hinblick auf das gesamte elektrische Verhalten erreicht werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 mit einem Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf und darin Schaltungselemente, etwa Transistoren, Kondensatoren und dergleichen herzustellen, wie sie typischerweise für moderne integrierte Schaltungen erforderlich sind. Es sollte beachtet werden, dass in 1a das Substrat 101 so zu verstehen ist, dass es eine oder mehrere Bauteilebenen enthält, etwa eine Halbleiterschicht mit Schaltungselementen, möglicherweise in Verbindung mit einer Kontaktschicht, wie dies nachfolgend detaillierter beschrieben ist, und wobei ein oder mehrere Metallisierungsschichten enthalten sein können. Des weiteren ist eine Bauteilebene 110, die als eine Schicht einer oder mehrerer Materialien mit mindestens einem dielektrischen Material 111 zu verstehen ist, über dem Substrat 101 vorgesehen. In einer anschaulichen Ausführungsform repräsentiert die Bauteilebene 110 eine Metallisierungsschicht eines Metallisierungssystems des Bauelements 100. In diesem Falle repräsentiert das dielektrische Material 111 typischerweise ein dielektrisches Material mit kleinem ε, zumindest teilweise, wobei dies von den gesamten Bauteilerfordernissen abhängt. Beispielsweise werden mehrere dielektrische Materialien mit kleinem ε mit einer dielektrischen Konstante von 3,0 oder weniger eingesetzt, etwa siliziumdioxidbasierte Materialien, Polymermaterialien und dergleichen. Wie zuvor erläutert ist, besitzen die dielektrischen Materialien in vielen Fällen, zumindest lokal, einen mehr oder minder ausgeprägten porösen Zustand, beispielsweise an Oberflächenbereichen davon, die mehr oder minder geschädigte Bereiche enthalten können, die durch vorhergehende aggressive Fertigungsprozesse entstanden sein können, etwa durch Ätzen, Polieren und dergleichen. Des weiteren umfasst die Bauteilebene 110, in der gezeigten Ausführungsform, ein Metallgebiet 112 in einer frühen Fertigungsphase, wobei ein leitendes Barrierenmaterial 112a und ein gut leitendes Metall 112b, beispielsweise Kupfer, eine Kupferlegierung, Silber und dergleichen, vorgesehen sind. In der gezeigten Fertigungsphase ist noch überschüssiges Material auf dem dielektrischen Material 111 ausgebildet und ist davon durch die leitende Barrierenschicht 112a getrennt. Es sollte beachtet werden, dass das Barrierenmaterial 112a aus zwei oder mehr Schichten aufgebaut sein kann, abhängig von den gesamten Eigenschaften des dielektrischen Materials 111, des Metalls 112b und dergleichen. Beispielsweise sind Tantal, Tantalnitrid und dergleichen aktuell häufig verwendete leitende Barrierenmaterialien im Zusammenhang mit kupfergestützten Metallisierungssystemen.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Herstellung von Schaltungselementen in einer tieferliegenden Bauteilebene, die in dem Substrat 101 enthalten sein kann, wird die Bauteilebene 110 hergestellt, beispielsweise durch Abscheiden des dielektrischen Materials 111 auf der Grundlage einer gut etablierten Abscheidetechnik, etwa CVD (chemische Dampfabscheidung), Aufschleuderverfahren und dergleichen, wobei zu beachten ist, dass das dielektrische Material 111 zwei oder mehr unterschiedliche Materialien und Schichten aufweisen kann, wobei dies von der gesamten Struktur der Bauteilebene 110 abhängt. Danach werden aufwendige Lithographietechniken eingesetzt, um eine Ätzmaske zur Herstellung einer Öffnung in dem dielektrischen Material 111 gemäß den Entwurfsregeln zu bilden, etwa für einen Graben für eine Metallleitung und dergleichen. Der Strukturierungsprozess für das dielektrische Material 111 kann aufwendige Ätztechniken beinhalten, die zu einem gewissen Grad an Schädigung des dielektrischen Materials 111 führen, insbesondere, wenn sehr empfindliche Dielektrika mit kleinem ε betrachtet werden. Danach wird das Barrierenmaterial 112 abgeschieden, beispielsweise durch CVD, selbstbeschränkende CVD-Techniken, etwa ALD (Atomlagenabscheidung), physikalische Dampfabscheidung, elektrochemische Abscheidung und dergleichen. Als nächstes wird in einigen Varianten eine Saatschicht auf der Barrierenschicht 112a vorgesehen, während in anderen Fällen das Metall 112b direkt auf dem Barrierenmaterial abgeschieden wird, wobei dies von der übergeordneten Prozessstrategie abhängt. Als nächstes wird das Metall 112b typischerweise auf Grundlage elektrochemischer Abscheidetechniken aufgebracht, etwa durch Elektroplattieren, stromloses Plattieren und dergleichen. Während eines Elektroplattierungsprozesses wird die Barrierenschicht 112a, möglicherweise in Verbindung mit der Saatschicht, als eine Stromverteilungsschicht verwendet, während in stromlosen Abscheideprozessen das Barrierenmaterial 112a oder das optionale Saatmaterial als Katalysatormaterial dienen, um die stromlose Abscheidung auf der Grundlage gut etablierter Elektrolytlösungen in Gang zu setzen. Während der Abscheidung muss typischerweise das überschüssige Material 112c vorgesehen werden, um in zuverlässiger Weise die entsprechenden Öffnungen in dem dielektrischen Material 111 zu füllen. Anschließend wir das überschüssige Material 112c und der Teil der Barrierenschicht 112a, der auf horizontalen Bereichen des dielektrischen Materials 111 ausgebildet ist, entfernt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 während mehrerer Prozessschritte 120, die einen effizienten Abtragungsprozess 120a, beispielsweise auf der Grundlage elektrochemischer Ätztechniken, elektrochemisches Polieren, chemisch-mechanisches Polieren (CMP), und dergleichen beinhaltet. Beispielsweise wird häufig das verbleibende Material 112c und das Barrierenmaterial 112a auf Grundlage einer geeignet gestalteten CMP-Sequenz entfernt, wodurch das elektrisch isolierte Metallgebiet 112b erhalten wird. Des weiteren werden während der jeweiligen Prozessschritte des Prozesses 120a und nach dem Prozess 120a weitere Prozesse 120b vorgesehen, beispielsweise das Spülen mit Reinstwasser, das Vorsehen eines Reinigungsmittels, um Kontaminationsstoffe zu entfernen, die während der vorhergehenden Prozessschritte 120a erzeugt wurden, und dergleichen. Der Prozess 120b kann ferner Prozessschritte umfassen, das entsprechende nasschemische Mittel aufzubringen, etwa Wasser und dergleichen, mit einer nachfolgenden Behandlung bei erhöhten Temperaturen zum Trocknen der freigelegten Oberfläche des Halbleiterbauelements 100.
  • 1c zeigt schematisch das Halbleiterbauelement 100 gemäß einer anschaulichen Ausführungsform, in der in dieser Fertigungsphase eine Wärmebehandlung 130 ausgeführt wird. Die Wärmebehandlung 130 ist so gestaltet, dass in effizienter Weise die freigelegte Oberfläche des dielektrischen Materials 111 aufbereitet wird, wobei eine Prozesstemperatur von ungefähr 100 Grad C bis 400 Grad C angewendet wird. In diesem Falle ist die Prozesstemperatur als die Temperatur einer entsprechenden Prozessanlage zu verstehen, in der eine Umgebung, die mit dem Bauelement 100 in Kontakt ist, eine gewünschte Temperatur besitzt. Beispielsweise wird in einer anschaulichen Ausführungsform die Wärmebehandlung 130 in einem Ofen durchgeführt, dessen Heizzonen auf die gewünschte Prozesstemperatur in dem oben angegebenen Bereich eingestellt sind. In anderen Fällen werden Heizplatten verwendet, in denen das Substrat 101, d. h. ein Bereich davon, der als Trägermaterial dient, direkt mit der Heizfläche in Kontakt ist, um damit die Temperatur des dielektrischen Materials 111 anzuheben. Die Wärmebehandlung 130 kann beispielsweise für ungefähr 3 bis 120 Minuten ausgeführt werden, wodurch im Wesentlichen ein thermisches Gleichgewicht zwischen der Umgebung, die die erhöhte Temperatur bereitstellt, etwa der Ofen oder die Heizplatte, und dem dielektrischen Material 111 erreicht wird. Die Wärmebehandlung 130 wird in einer sauerstoffarmen Umgebung ausgeführt, die als eine Umgebung in dem zuvor definierten Sinne zu verstehen ist, wodurch die Wechselwirkung von Sauerstoff mit reaktiven Komponenten des Metallgebiets 112 und des dielektrischen Materials 111, beispielsweise wie sie in Form von Resten vorhanden sind, die während der vorhergehenden Fertigungssequenz eingebaut wurden, reduziert wird. In einer anschaulichen Ausführungsform wird die Wärmebehandlung 130 ausgeführt, indem eine reduzierende Umgebung geschaffen wird, d. h. eine Gasatmosphäre mit einer Sorte, die als Elektronenspender im Hinblick auf Komponenten dient, die in dem Metallgebiet 112 und dem dielektrischen Material 111 vorhanden sind. Beispielsweise kann ein Formierungsgas, d. h. eine Mischung aus Wasserstoff und Stickstoff verwendet werden, während in anderen Fällen andere geeignete reduzierende Gaskomponenten während der Wärmebehandlung 130 angewendet werden. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die Wärmebehandlung 130 in dieser Fertigungsphase optional ist und eine entsprechende Wärmebehandlung in einer späteren Phase ausgeführt wird, wie dies auch nachfolgend beschrieben ist.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein elektrochemischer Abscheideprozess 113 ausgeführt wird, um eine Metalldeckschicht 114 zumindest auf dem Metallmaterial 112b vorzusehen. Wie zuvor erläutert ist, können eine Vielzahl von metallenthaltenden Materialien, etwa Legierungen in Form von Kobalt, Wolfram, Phosphor und vielen anderen Verbindungen auf Grundlage stromloser Abscheiderezepte ausgebracht werden, in denen der freiliegende Bereich des Metalls 112b als Katalysatormaterial dient, um die selektive Abscheidung eines metallenthaltenden Materials in Gang zu setzen, während eine Abscheidung des Metalls auf den freiliegenden Bereichen des dielektrischen Materials 111 im Wesentlichen vermieden wird. Folglich ist während des Abscheideprozesses 113 das dielektrische Material 111 direkt mit der Elektrolytlösung des Prozesses 113 in Kontakt, was zum Einbau von Feuchtigkeit und Ionensorten in Abhängigkeit des Oberflächenzustands des dielektrischen Materials 111 führt.
  • 1e zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Prozesses zur Herstellung der Metalldeckschicht 114. Wie gezeigt, wird typischerweise die freigelegte Oberfläche des Bauelements 100 während eines Prozesses 113a beispielsweise durch deionsiertes Wasser und dergleichen gespült. Danach wird die freigelegte Oberfläche des Bauelements 100 getrocknet gemäß einem Prozessschritt 113b, der typischerweise unter Reinraumatmosphärenbedingungen ausgeführt wird. Im Gegensatz zu konventionellen Strategien wird in der vorliegenden Offenbarung die Reinigung der Oberfläche des Bauelements 100 mittels der Prozesse 113 und 113b als ungeeignet erachtet, so dass vor und/oder nach der Prozesssequenz mit den Prozessen 113, 113a, 113b eine geeignet gestaltete Wärmbehandlung ausgeführt wird. Beispielsweise wird in einer anschaulichen Ausführungsform die Wärmebehandlung 130 (siehe 1c) ausgeführt, um damit einen verbesserten Oberflächenzustand des dielektrischen Materials 111 und möglicherweise des Metalls 112b zu erhalten, wodurch auch eine negative Auswirkung verringert wird, die zu erhöhten Leckströmen während konventioneller Vorgehensweisen führen kann, wenn die Deckschicht 114 ohne eine geeignet positionierte Wärmebehandlung während des gesamten Fertigungsablaufs gebildet wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, wobei zusätzlich oder alternativ zu der Wärmebehandlung 130 eine weitere Wärmebehandlung 130a an freiliegenden Oberflächenbereichen 111s des dielektrischen Materials 111 und des Metallgebiets 112, die eine Metalldeckschicht 114 aufweist, ausgeführt werden. Die Wärmebehandlung 130a kann auf der Grundlage von Prozessparametern, etwa Temperaturen im Bereich von 100 Grad C bis 400 Grad C mit einer Dauer von ungefähr 3 bis 120 Minuten ausgeführt werden. Des weiteren wird in einigen anschaulichen Ausführungsformen eine sauerstoffarme Umgebung während des Prozesses 130a eingerichtet, während in anderen Fallen eine reduzierende Umgebung verwendet wird, wie dies auch zuvor mit Bezug zu der Wärmebehandlung 130 erläutert ist.
  • 1g zeigt schematisch das Halbleiterbauelement 100, wobei mehrere Metallgebiete 112 in der Bauteilebene 115, die gemäß den zuvor mit Bezug zu den 1a bis 1f beschriebenen Prozessablauf hergestellt werden können. D. h., in einigen anschaulichen Ausführungsformen wird zumindest eine der Wärmebehandlungen 130 und 130a ausgeführt, während in anderen anschaulichen Ausführungsformen beide Wärmebehandlungen 130, 130a an dem Halbleiterbauelement 100 angewendet werden. Es sollte beachtet werden, dass der Bereich der Bauteilschicht 110, wie er in 1g gezeigt ist, einer Teststruktur entsprechen kann, wenn eine Verifizierung der elektrischen Eigenschaften der Bauteilebene 110 in dieser Fertigungsphase erforderlich ist. Beispielsweise kann eine Prüfung im Hinblick auf Leckströme 115 zwischen benachbarten Metallgebieten 112 angewendet werden, um zu verifizieren, ob die entsprechenden Spezifizierungen erfüllt werden oder nicht. In anderen Fällen werden gut etablierte elektrische Prüfungen mit einer ansteigenden Spannung angewendet, um einen elektrischen Durchschlag in dem dielektrischen Material 111 zu bestimmen.
  • 1h zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiteres dielektrisches Material 116 auf oder über dem dielektrischen Material 111 und auf oder über dem Metallgebiet 112, d. h. der Deckschicht 114, vorgesehen ist. Das dielektrische Material 116 wird während eines geeigneten Abscheideprozesses 117 vorgesehen, etwa einem CVD-Prozess und dergleichen, wodurch ein geeignetes Material oder eine Materialzusammensetzung, etwa Siliziumnitrid, stickstoffenthaltendes Siliziumkarbid, Siliziumkarbid, Siliziumdioxid und dergleichen abgeschieden wird. In einigen anschaulichen Ausführungsformen wird das Disponieren des Fertigungsablaufs zur Herstellung des Halbleiterbauelements 100 in geeigneter Weise im Hinblick auf Wartezeiten des Bauelements 100 vor dem Abscheideprozess 117 eingerichtet. D. h., in anschaulichen Ausführungsformen, in denen die Wärmebehandlung 130a ausgeführt wird, wird der gesamte Prozessablauf so gesteuert, dass nach der Wärmebehandlung 130a eine Wartezeit vor dem Ausführen des Abscheideprozesses 117 kleiner ist als ein vordefinierter Schwellwert, um eine unerwünschte Beeinträchtigung der freigelegten Oberfläche 111s (siehe 1f), die zuvor während der Wärmebehandlung 130a aus 1f aufbereitet wurde, zu vermeiden. Beispielsweise beträgt in einigen anschaulichen Ausführungsformen die entsprechende Wartezeit für das Bauelement ungefähr 5 Stunden oder weniger.
  • Nach dem Abscheideprozess 117 wird die weitere Bearbeitung fortgesetzt, indem beispielsweise ein weiteres dielektrisches Material für eine nachfolgende Metallisierungsebene bei Bedarf aufgebracht wird.
  • Somit kann die zuvor beschriebene Prozesssequenz mit mindestens einer der Wärmebehandlungen 130a, 130 für ein verbessertes Leckstromverhalten der sich ergebenden Metallisierungsebene, etwa der Bauteilebene 110, sorgen, die mindestens vergleichbare elektrische Eigenschaften bezüglich Fertigungsstrategien aufweist, in denen Metallgebiete durch eine dielektrische Deckschicht eingeschlossen sind, so dass im Vergleich zu konventionellen Strategien für die Herstellung einer Metalldeckschicht Ausbeuteverluste vermieden werden. Folglich kann auf Grund des vergleichbaren oder sogar verbesserten Leckstromverhaltens der Bauteilebene 110 das bessere Elektromigrationsverhalten, das durch die geeignete leitende Deckschicht bereitgestellt wird, das Gesamtleistungsverhalten des Bauelements 100 weiter verbessern. Ferner können die hierin offenbarten Prinzipien effizient auf Bauteilgenerationen angewendet werden, in denen reduzierte laterale Abmessungen erforderlich sind.
  • Mit Bezug zu den 1i bis 1l werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen eine oder mehrere Wärmebehandlungen, etwa die Wärmebehandlungen 130, 130a auf unterschiedliche Bauteilebenen angewendet werden, wodurch ebenfalls ein besseres elektrisches Leistungsverhalten erreicht wird.
  • 1i zeigt schematisch das Halbleiterbauelement 100, das eine Halbleiterschicht 103 aufweist, die über dem Substrat 101 ausgebildet ist, in und über der mehrere Schaltungselemente 105 vorgesehen sind, beispielsweise in Form von Transistoren und dergleichen. Des weiteren ist eine Kontaktstruktur 140 auf Grundlage eines geeigneten dielektrischen Materials 141 ausgebildet, das zwei oder mehr unterschiedliche Materialien abhängig von der gesamten Bauteilkonfiguration aufweisen kann. Des weiteren umfasst die Kontaktstruktur 140 mehrere Kontaktelemente 142, d. h. metallenthaltene Gebiete, in denen zumindest teilweise ein gut leitendes Metall 142, etwa Kupfer, eine Kupferlegierung und dergleichen verwendet wird, in Verbindung mit einem Barrierenmaterial 142a. Ferner weisen die Kontaktelemente 142 eine Metalldeckschicht 144 auf, beispielsweise aus einem beliebigen geeigneten Material, um damit den gewünschten Einschluss des Metalls 142b zu erreichen und das die gewünschten elektrischen Eigenschaften besitzt, beispielsweise im Hinblick auf die Leitfähigkeit, die Elektromigration und dergleichen.
  • Das in 1i gezeigte Halbleiterbauelement 100 kann hergestellt werden, indem die Schaltungselemente 105 unter Anwendung gut etablierter Prozessstrategien gemäß der betrachteten Technologie aufgebaut werden. D. h., CMOS-Techniken und dergleichen können eingesetzt werden, wobei dies von dem Aufbau der Schaltungselemente 105 abhängt. Als nächstes wird das dielektrische Material 141 gebildet, beispielsweise durch geeignete Abscheidetechniken, wobei auch Einebnungsschritte enthalten sein können, um eine gewünschte Oberflächentopographie zu schaffen. Anschließend wird das dielektrische Material 141 unter Anwendung von Lithographieprozessen strukturiert, und nachfolgend werden die Barrierenschicht 142a und das Metall 142b abgeschieden, was auf der Grundlage ähnlicher Prozesstechniken erfolgen kann, wie sie zuvor beschrieben sind. In einigen anschaulichen Ausführungsformen wird nach dem Entfernen von überschüssigem Material des Metalls 142b, möglicherweise in Verbindung mit Resten des Barrierenmaterials 142a, eine Wärmebehandlung ausgeführt, wie sie zuvor auch mit Bezug zur Wärmebehandlung 130 (1c) beschrieben ist. Danach wird die Deckschicht 144 gebildet mittels eines elektrochemischen Abscheideprozesses, wie dies zuvor beschrieben ist, der das Reinigen und Spülen des Bauelements beinhalten kann, wie dies auch zuvor erläutert ist. Als nächstes wird eine Wärmebehandlung 130b ausgeführt unter Anwendung von Prozessparametern, wie sie auch zuvor beschrieben sind. D. h., es wird eine Prozesstemperatur von 100 Grad C bis 400 Grad C verwendet, möglicherweise in Verbindung mit einer sauerstoffarmen Umgebung, die zusätzlich ein reduzierendes Mittel aufweisen kann. Bei einer Dauer von 3 bis 120 Minuten wird eine gewünschte aufbereitende Wirkung erreicht, wie dies auch zuvor beschrieben ist. Folglich ergeben die Kontaktelemente 142 einen gut leitenden Stromweg zu einem Kontaktbereich 150a der Schaltungselemente 105, selbst wenn sehr skalierte Halbleiterbauelemente betrachtet werden, wobei zumindest teilweise ein gut leitendes Metall in Form des Metalls 142b verwendet wird, das in effizienter Weise durch die Deckschicht 144 eingeschlossen werden kann, das auf Grundlage elektrochemischer Abscheidetechniken vorgesehen wird, wobei dennoch für ein gutes Leckstromverhalten gesorgt ist, wie dies auch zuvor erläutert ist.
  • 1j zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen eine Metallisierungsebene über dem Substrat 101 gebildet ist, die die letzte Metallisierungsschicht repräsentiert. Somit sind mehrere Metallgebiete 152 in Form von Kontaktflächen zusammen mit einem dielektrischen Material 151 vorgesehen. Die Metallgebiete 152 sind aus einem gut leitendem Metall aufgebaut, wie es auch in tieferliegenden Metallschichten verwendet werden kann, etwa in Form von Kupfer und dergleichen, möglicherweise in Verbindung mit einem geeigneten Barrierenmaterial 152a. Des weiteren ist in der gezeigten Fertigungsphase eine leitende Deckschicht 154 auf dem Metall 152b gebildet, wobei die Deckschicht 154 zwei oder mehr unterschiedliche Materialien bei Bedarf aufweisen kann. Es sollte beachtet werden, dass die Deckschicht 154 auch als eine Metallisierungsunterseitenschicht bezeichnet wird, da diese als ein Grenzflächenmaterial verwendet wird, um darauf einen Höcker, etwa einen Lothöcker zu bilden, der zur Verbindung des Bauelements 100 mit einem Gehäuse oder einem anderen Trägermaterial durch Aufschmelzen der entsprechenden Höcker verwendet werden kann. Beispielsweise umfasst die Schicht 150 eine oder mehrere Passivierungsschichten 151a, 151b in Form eines beliebigen geeigneten dielektrischen Materials. Die Passivierungsschichten 151a, 151b weisen eine Öffnung 151c auf, in der das Höckermaterial in einer späteren Phase abgeschieden wird.
  • Das in 1j gezeigte Bauelement 100 kann gemäß gut etablierter Prozessstrategien hergestellt werden, um die Metallgebiete 152 in dem dielektrischen Material 151 herzustellen. In einigen anschaulichen Ausführungsformen wird eine zusätzliche Deckschicht (nicht gezeigt) gemäß Prozesstechniken hergestellt, wie sie zuvor mit Bezug zu den 1a bis 1i beschrieben sind. In einigen anschaulichen Ausführungsformen werden die dielektrischen Materialien 151a, 151b abgeschieden und strukturiert, um die Öffnungen 151c zu bilden, die dann als eine Abscheidemaske für einen nachfolgenden elektrochemischen Abscheideprozess zur Herstellung der Deckschicht 154 mit der erforderlichen Materialzusammensetzung dienen, so dass die Deckschicht als eine Unterseitenmetallisierung dient. In anderen anschaulichen Ausführungsformen wird die Deckschicht 154 vor dem Abscheiden der Schichten 151a, 151b gebildet. Während des Abscheidens der Deckschicht 154 unterliegen das dielektrische Material 151 oder das dielektrische Material der Schichten 151a, 151b der Einwirkung der Elektrolytlösung, wie dies auch zuvor erläutert ist, und somit wird eine entsprechende Wärmebehandlung 130c ausgeführt, was auf der Grundlage der gleichen Prozessparameterbereiche bewerkstelligt werden kann, wie dies auch zuvor für die Behandlungen 120, 130a und 130b beschrieben ist. Abhängig von der gesamten Prozessstrategie werden nach der Wärmebehandlung 130c die Schichten 151a, 151b gebildet, oder die Behandlung 130c wird in Anwesenheit der Schichten 151a, 151b ausgeführt, wodurch die Deckschicht 154 lokal über einem beschränkten Bereich der Metallgebiete 152 vorgesehen wird.
  • 1k zeigt schematisch das Halbleiterbauelement 100 während eines weiteren elektrochemischen Abscheideprozesses 153, wodurch die Höcker 155 gebildet werden, die beispielsweise aus einem Lotmaterial oder einem anderen geeigneten Kontaktmaterial zur Verbindung mit entsprechenden Flächen oder Höckern eines Gehäuses oder eines Trägermaterials aufgebaut sind. Der elektrochemische Abscheideprozess 153 kann ebenfalls als ein stromloser Prozess ausgeführt werden, wobei die Deckschicht 154 zusätzlich zur Wirkung als mechanische und elektrische Grenzfläche zwischen dem Metallgebiet 152 und dem Höcker 155 als ein Katalysatormaterial zur Initiierung der selektiven Metallabscheidung dient. Folglich kann durch das Vorsehen der Metallisierungsunterseitenschicht 154 in einer selbstjustierten Weise ein nachfolgendes Entfernen davon vermieden werden, wie dies in konventionellen Strategien der Fall ist. Auf Grund der Wärmebehandlung 130c bleibt die Integrität des dielektrischen Materials 151 oder der Materialien 151a, 151b abhängig von der Prozessstrategie im Hinblick auf das Leckstromverhalten.
  • 1l zeigt schematisch das Halbleiterbauelement 100 gemäß noch weiterer anschaulicher Ausführungsformen, in denen eine weitere Wärmebehandlung 130d auf der Grundlage ähnlicher Prozessbedingungen durchgeführt wird, wie sie zuvor beschrieben sind, um damit die freigelegte Oberfläche 151s der Schicht 151b zu präparieren, die mit der Elektrolytlösung während des Abscheideprozesses 153 (siehe 1k) in Kontakt war. In diesem Falle wird eine Prozesstemperatur der Wärmebehandlung 130d geeignet im Hinblick auf die Schmelztemperatur TS der Hockermaterialien 155 eingestellt, um damit eine unerwünschte Deformierung der Höcker 155 zu vermeiden. Beispielsweise wird die Prozesstemperatur im Bereich von 100 Grad C bis 200 Grad C ausgewählt, wodurch die Prozesstemperatur deutlich unter den Schmelztemperaturen moderner bleifreier Lotmaterialien gehalten werden.
  • Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Verbesserung der Oberflächenbedingungen dielektrischer Materialien, etwa dielektrischer Materialien mit kleinem ε, nach dem Kontakt mit einem nasschemischen Mittel, etwa einer Elektrolytlösung, bereit. Zu diesem Zweck wird vor und/oder nach Kontakt mit der Elektrolytlösung eine Wärmebehandlung ausgeführt auf der Grundlage eines geeigneten Temperaturbereichs, etwa von ungefähr 100 Grad C bis 400 Grad C, während eine sauerstoffarme Umgebung möglicherweise in Kombination mit einem Reduziermittel eingerichtet wird. Die Wärmebehandlung kann in einem Ofen oder einer Prozessanlage mit Messplatten oder einer anderen Prozessanlage, die die gewünschte Konfiguration besitzt, um den Temperaturbereich und die atmosphärischen Bedingungen beispielsweise im Hinblick auf eine im Wesentlichen sauerstofffreie Umgebung und dergleichen einzurichten, ausgeführt werden. In einigen anschaulichen Ausführungsformen wird die Wärmebehandlung in geeigneter Weise innerhalb des Fertigungsablaufs zur Herstellung einer Metalldeckschicht durch stromlose Plattiertechniken angeordnet, damit ein vergleichbares oder sogar besseres Verhalten der schließlich erhaltenen Metallisierungsebene, im Vergleich zu Bauelementen der gleichen Konfiguration ohne eine Metalldeckschicht, erreicht wird. Die hierin offenbarten Prinzipien können ebenfalls auf eine beliebige Situation in dem gesamten Fertigungsablauf angewendet werden, in der empfindliche dielektrische Materialien der Einwirkung chemischer Mittel ausgesetzt sind, wobei nach dem Kontakt ein besseres Leistungsverhalten im Hinblick auf Leckströme und die Spannungsfestigkeit erforderlich ist. Beispielsweise wird in modernen Kontaktebenen eine Metalldeckschicht in Verbindung mit einem gut leitenden Material, etwa Kupfer, eingesetzt, so dass auch in dieser Situation ein besseres Verhalten im Hinblick auf Elektromigration und Leckströme erreicht wird. In ähnlicher Weise können Metallisierungsunterschichten auf Grundlage elektrochemischer Abscheidetechniken vorgesehen werden, wobei dennoch die Integrität der umgebenden dielektrischen Materialien beibehalten wird.

Claims (14)

  1. Verfahren mit: Ausführen einer Prozesssequenz an einem Halbleiterbauelement, wobei die Prozesssequenz eine Teilmenge aus Prozessen zum Aufbringen einer nasschemischen Lösung auf ein erstes dielektrisches Material und zum Entfernen der nasschemischen Lösung von dem ersten dielektrischen Material enthält; Ausführen einer Wärmebehandlung in einer sauerstoffarmen Umgebung, die 50 ppm an Sauerstoff oder weniger enthält, um einen verbesserten Oberflächenzustand des ersten dielektrischen Materials zu erhalten, wodurch bei einer angelegten Spannung parasitäre Leckströme in dem ersten dielektrischen Material reduziert werden; und Bilden eines zweiten dielektrischen Materials zumindest auf dem ersten dielektrischen Material nach der Wärmebehandlung.
  2. Verfahren nach Anspruch 1, wobei Ausführen der Prozesssequenz umfasst: Bilden einer leitenden Deckschicht auf einem Metallgebiet, das in dem ersten dielektrischen Material eingebettet ist, durch Ausführen eines elektrochemischen Abscheideprozesses, um die leitende Deckschicht abzuscheiden, und Ausführen eines Reinigungsprozesses.
  3. Verfahren nach Anspruch 1, wobei die Wärmebehandlung bei einer Temperatur von ungefähr 100 Grad C bis 400 Grad C ausgeführt wird.
  4. Verfahren nach Anspruch 1, wobei das erste dielektrische Material ein dielektrisches Material mit kleinem ε aufweist.
  5. Verfahren nach Anspruch 2, das ferner umfasst: Ausführen einer zweiten Wärmebehandlung nach dem Bilden des Metallgebiets und vor dem Bilden der leitenden Deckschicht.
  6. Verfahren nach Anspruch 5, wobei die zweite Wärmebehandlung bei einer Temperatur von ungefähr 100 Grad C bis 400 Grad C ausgeführt wird.
  7. Verfahren nach Anspruch 6, wobei die zweite Wärmebehandlung in einer reduzierenden Umgebung ausgeführt wird, in der ein Rest an Sauerstoff ungefähr 50 ppm oder weniger beträgt.
  8. Verfahren nach Anspruch 1, wobei eine Wartezeit nach der Wärmebehandlung und vor dem Beginnen des Bildens der zweiten dielektrischen Schicht ungefähr 5 Stunden oder weniger beträgt.
  9. Verfahren nach Anspruch 2, wobei das Metallgebiet eine Verbindung zu einem Kontaktbereich eines Schaltungselements des Halbleiterbauelements herstellt.
  10. Verfahren nach Anspruch 2, das ferner umfasst: Bilden eines Höckers auf der leitenden Deckschicht.
  11. Verfahren nach Anspruch 2, wobei das zweite dielektrische Material auf der leitenden Deckschicht gebildet wird.
  12. Verfahren nach Anspruch 2, wobei die leitende Deckschicht Kobalt, Wolfram oder Phosphor aufweist;
  13. Verfahren nach Anspruch 3, wobei die Wärmebehandlung ungefähr 3 Minuten bis 120 Minuten lang ausgeführt wird.
  14. Verfahren nach Anspruch 1, wobei die sauerstoffarme Umgebung ein reduzierendes Gas aufweist.
DE102008030849A 2008-06-30 2008-06-30 Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen Active DE102008030849B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008030849A DE102008030849B4 (de) 2008-06-30 2008-06-30 Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen
US12/425,498 US7781329B2 (en) 2008-06-30 2009-04-17 Reducing leakage in dielectric materials including metal regions including a metal cap layer in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008030849A DE102008030849B4 (de) 2008-06-30 2008-06-30 Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102008030849A1 DE102008030849A1 (de) 2010-01-07
DE102008030849B4 true DE102008030849B4 (de) 2013-12-19

Family

ID=41396601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008030849A Active DE102008030849B4 (de) 2008-06-30 2008-06-30 Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen

Country Status (2)

Country Link
US (1) US7781329B2 (de)
DE (1) DE102008030849B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008213A1 (en) * 1999-07-27 2001-02-01 International Business Machines Corporation REDUCED ELECTROMIGRATION AND STRESS INDUCED MIGRATION OF Cu WIRES BY SURFACE COATING
US20030089928A1 (en) * 2001-11-15 2003-05-15 Tatsuyuki Saito Semiconductor device
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US20060001170A1 (en) * 2004-07-01 2006-01-05 Fan Zhang Conductive compound cap layer
US7338908B1 (en) * 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US20030190426A1 (en) * 2002-04-03 2003-10-09 Deenesh Padhi Electroless deposition method
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008213A1 (en) * 1999-07-27 2001-02-01 International Business Machines Corporation REDUCED ELECTROMIGRATION AND STRESS INDUCED MIGRATION OF Cu WIRES BY SURFACE COATING
US20030089928A1 (en) * 2001-11-15 2003-05-15 Tatsuyuki Saito Semiconductor device
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7338908B1 (en) * 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US20060001170A1 (en) * 2004-07-01 2006-01-05 Fan Zhang Conductive compound cap layer

Also Published As

Publication number Publication date
DE102008030849A1 (de) 2010-01-07
US20090325375A1 (en) 2009-12-31
US7781329B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102019212488B4 (de) Verbindungen gebildet durch eine Metallverdrängungsreaktion
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102008063430A1 (de) Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140320

R081 Change of applicant/patentee

Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US

Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE