DE102008038342A1 - Halbleiterbauelement mit Randbereich - Google Patents

Halbleiterbauelement mit Randbereich Download PDF

Info

Publication number
DE102008038342A1
DE102008038342A1 DE102008038342A DE102008038342A DE102008038342A1 DE 102008038342 A1 DE102008038342 A1 DE 102008038342A1 DE 102008038342 A DE102008038342 A DE 102008038342A DE 102008038342 A DE102008038342 A DE 102008038342A DE 102008038342 A1 DE102008038342 A1 DE 102008038342A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
porous material
semiconductor wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008038342A
Other languages
English (en)
Other versions
DE102008038342B4 (de
Inventor
Anton Dr. Mauder
Hans-Joachim Dr. Schulze
Hans-Joerg Dr. Timme
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102008038342.2A priority Critical patent/DE102008038342B4/de
Priority to US12/543,995 priority patent/US8102028B2/en
Publication of DE102008038342A1 publication Critical patent/DE102008038342A1/de
Priority to US13/332,628 priority patent/US8445993B2/en
Application granted granted Critical
Publication of DE102008038342B4 publication Critical patent/DE102008038342B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Halbleiterbauelement mit einem Halbleiterkörepr weist einen Aktivbereich und einen den Aktivbereich umgebenden Randbereich auf. Der Randbereich erstreckt sich von dem Aktivbereich bis zu einer Kante des Halbleiterkörpers. In dem Randbereich ist eine Zone aus porösem Material ausgebildet. Eine Halbleiterscheibe mit mindestens zwei Halbleiterbauelementen weist jeweils in einem Halbleiterbauelement einen Aktivbereich mit Halbleiterbauelementstrukturen auf. Zwischen den Aktivbereichen der Halbleiterbauelemente ist mindestens eine Zone aus porösem Material angeordnet.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem Randbereich, auf eine Halbleiterscheibe mit einer Zone aus porösem Material und auf ein Verfahren zum Vereinzeln von Halbleiterbauelementen aus einer Halbleiterscheibe.
  • Beim Herstellen von Halbleiterbauelementen während der Vereinzelung der Chips zum Beispiel durch Sägen oder Lasern aus einer Halbleiterscheibe (Wafer) können Risse im Silizium entstehen, die bis in den aktiven Bereich der Halbleiterbauelemente vordringen. Außerdem können beim späteren Verarbeiten der Halbleiterbauelemente, wie zum Beispiel beim Löten, über den Sägerand Schwermetalle, wie zum Beispiel Kupfer, in den elektrisch aktiven Bereich der Halbleiterbauelemente eindiffundieren. Dies führt jeweils zu einer Verschlechterung der elektrischen Eigenschaften des Halbleiterbauelements.
  • Die Auswirkungen der beim Vereinzeln angesprochene Risserzeugung lässt sich zur Zeit nur durch einen ausreichenden Sicherheitsabstand zwischen der Trennkante und dem elektrisch aktiven Bereich des Halbleiterbauelements mindern, wodurch jedoch die Flächenausnutzung einer Halbleiterscheibe deutlich reduziert wird und auch die Eindiffusion von kontaminierenden Elementen nicht signifikant verhindert werden kann.
  • Aufgabe der Erfindung ist die Bereitstellung eines Halbleiterbauelements mit geringeren negativen Einflüssen im elektrisch aktiven Bereich, ein Bereitstellen einer Halbleiterscheibe zur Gewinnung von Halbleiterbauelementen mit geringeren negativen Einflüssen im elektrisch aktiven Bereich und ein Bereitstellen eines Verfahrens zum Herstellen von solchen Halbleiterbauelementen.
  • Die Erfindung wird charakterisiert durch die unabhängigen Ansprüche. Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • Eine Ausführungsform bezieht sich auf ein Halbleiterbauelement mit einem Halbleiterkörper, der einen Aktivbereich und ein den Aktivbereich umgebenden Randbereich aufweist, wobei sich der Randbereich vom Aktivbereich bis zu einer Kante des Halbleiterkörpers erstreckt und wobei in dem Randbereich eine Zone aus porösem Material ausgebildet ist. Eine weitere Ausführungsform bezieht sich auf eine Halbleiterscheibe mit mindestens zwei Halbleiterbauelementen, die jeweils einen Aktivbereich aufweisen, wobei zwischen den Aktivbereichen der Halbleiterbauelemente mindestens eine Zone aus porösem Material angeordnet ist.
  • Eine weitere Ausführungsform bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelements, bei dem eine Halbleiterscheibe mit mindestens zwei Halbleiterbauelementen, die jeweils einen Aktivbereich aufweisen und zwischen den Aktivbereichen der Halbleiterbauelemente mindestens eine Zone aus porösem Material angeordnet ist, bereitgestellt wird, die Halbleiterscheibe zwischen den Aktivbereichen zur Herstellung von einzelnen Halbleiterkörpern getrennt wird, wobei das Auftrennen in einer Trennzone entlang der Zone aus porösem Material derart erfolgt, dass jeder einzelne Halbleiterkörper einen Aktivbereich und einen den Aktivbereich umgebenden Randbereich aufweist, wobei sich der Randbereich von dem Aktivbereich bis zu einer Kante des Halbleiterkörpers erstreckt und wobei in dem Randbereich zumindest ein Teil der Zone aus porösem Material verbleibt.
  • All diesen Ausführungsformen gemein ist es, dass die Zone aus porösem Material das Eindringen von Kristalldefekten aus dem Randbereich, wie zum Beispiel durch beim Vereinzeln der Halbleiterbauelemente hervorgerufene Gleitlinien oder Versetzungen oder auch das Eindringen von Schwermetallen in den elektrisch aktiven Bereich der Halbleiterbauelemente verhindert. Somit wird die durch solch ein Eindringen von Kristalldefekten oder Schwermetallen in den elektrisch aktiven Bereich verbundene negative Beeinflussung der elektrischen Eigenschaften des Halbleiterbauelements zumindest weitgehend vermieden. Das Eindringen von schnell diffundierenden Schwermetallen in den elektrisch aktiven Bereich wird insbesondere durch eine Getterung dieser Schwermetalle an den in der porösen Schicht reichlich vorhandenen Halbleiteroberflächen verhindert.
  • Kurze Beschreibung der Figuren
  • 1 zeigt in einer schematischen Draufsicht ein Ausführungsbeispiel eines Halbleiterbauelements mit einer Zone aus porösem Material im Randbereich.
  • 2 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel eines Halbleiterbauelements mit einer Zone aus porösem Material im Randbereich.
  • 3 zeigt in einer schematischen Draufsicht ein weiteres Ausführungsbeispiel eines Halbleiterbauelements mit einer Zone aus porösem Material im Randbereich.
  • 4 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Halbleiterscheibe mit Zonen aus porösem Material zwischen den aktiven Bereichen von Halbleiterbauelementen.
  • 5 zeigt in einer schematischen Draufsicht ein Ausführungsbeispiel einer Halbleiterscheibe mit Zonen aus porösem Material zwischen den aktiven Bereichen von Halbleiterbauelementen und mit Trennzonen zwischen den Halbleiterbauelementen.
  • 6 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Trennzone in einer Zone aus porösem Material einer Halbleiterscheibe.
  • 7 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Halbleiterscheibe mit einer Trennzone in einer Zone aus porösem Material.
  • 8 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Halbleiterscheibe mit einer Trennzone zwischen zwei Zonen aus porösem Material.
  • 9 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Halbleiterscheibe mit einer Trennzone zwischen zwei Zonen aus porösem Material.
  • 10 zeigt in einer schematischen Querschnittsansicht ein Ausführungsbeispiel einer Halbleiterscheibe mit zusätzlichen Zonen aus porösem Material.
  • Detaillierte Beschreibung.
  • Ausführungsbeispiele der Erfindung werden nachfolgend, bezugnehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente wegge lassen wird. Ferner sind die Figuren nicht notwendiger Weise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • In 1 ist in einer schematischen Draufsicht ein Halbleiterkörper 10 eines Halbleiterbauelements dargestellt. Der Halbleiterkörper 10 kann aus jedem einkristallinen Halbleitermaterial ausgebildet sein. Insbesondere eignet sich dafür einkristallines Silizium. In einem in der Draufsicht zentral angeordneten Bereich des Halbleiterkörpers 10 ist ein Aktivbereich 11 angeordnet. Unter einem Aktivbereich ist der im Betriebszustand eines Halbleiterbauelements stromführende Bereich des Halbleiterkörpers 10 zu verstehen bzw. der Halbleiterbereich, in dem im Sperrzustand eine Raumladungszone aufgebaut wird. In dem Aktivbereich 11 sind in der Regel die aktiven Halbleiterbauelementstrukturen des Halbleiterkörpers 10 ausgebildet. Solche aktiven Halbleiterbauelementstrukturen umfassen einen oder mehrere Übergänge zwischen verschiedenartig dotierten Halbleitergebieten, wie zum Beispiel pn-Übergänge oder Gebiete mit unterschiedlichen Dotierstoffkonzentrationen. Durch Anlegen einer externen Spannung an die aktiven Halbleiterbauelementstrukturen mit Hilfe von zumindest zwei an dem Halbleiterkörper 10 angebrachten Elektroden fließt innerhalb dieser Halbleiterbauelementstrukturen ein Strom, der durch Steuerungsvorrichtungen, wie zum Beispiel einer Gateelektrode bei MOSFETs, geregelt werden kann. Auch die Randabschlüsse dieser pn-Übergange – wie z. B. Feldringe und/oder Feldplatten gehören zu diesem Aktivbereich.
  • Der Aktivbereich 11 ist umgeben von einem Randbereich 12, der im sperrenden Zustand keine Raumladungszone aufweist. Der Randbereich 12 ist ebenfalls Teil des Halbleiterkörpers 10 und erstreckt sich von dem Aktivbereich 11 bis zu einer Kante 13 des Halbleiterkörpers 10.
  • In dem Randbereich 12 ist eine Zone 14 aus porösem Material ausgebildet. Die Zone 14 aus porösem Material ist im gezeig ten Ausführungsbeispiel der 1 ausschließlich im Randbereich 12 angeordnet und sowohl von dem Aktivbereich 11 als auch von der Kante 13 beabstandet. Die Zone 14 aus porösem Material kann sich aber auch komplett über die gesamte Breite des Randbereichs 12 erstrecken und eventuell sogar teilweise in den Aktivbereich 11 hineinragen. Außerdem kann sich die Zone 14 auch von dem Aktivbereich 11 beabstandet bis zu der Kante 13 des Halbleiterkörpers 10 oder von dem Aktivbereich 11 bis zu einem bestimmten Abstand von der Kante 13 erstrecken. Die Zone 14 aus porösem Material weist dabei beispielsweise eine Breite B im Bereich zwischen 0,5 μm und 40 μm auf. Das Material der porösen Zone 14 kann jedes beliebige Material sein, das ein Eindringen von Kristalldefekten und Schwermetallen in den elektrisch aktiven Bereich des Halbleiterbauelements verhindert. Beispielsweise kann das Material der porösen Zone 14 auch ein Halbleitermaterial sein, insbesondere das gleiche Halbleitermaterial als der Halbleiterkörper 10, wie zum Beispiel Silizium. Die Porosität ε des porösen Materials der Zone 14 sollte zwischen 30% und 90%, insbesondere zwischen 50% und 85% liegen. Die Porosität ε ist dabei definiert als das Verhältnis von Hohlraumvolumen VH zu Gesamtvolumen V: ε = VH/v.
  • In 2 ist ein zum Ausführungsbeispiel von 1 ähnliches Ausführungsbeispiel des Halbleiterkörpers 10 in einer schematischen Querschnittsansicht gezeigt. Der Halbleiterkörper 10 weist wiederum einen Aktivbereich 11, in dem Halbleiterbauelementstrukturen 15 ausgebildet sind und einen Randbereich 12, indem eine Zone 14 aus porösem Material ausgebildet ist, auf. Die Halbleiterbauelementstrukturen 15 sind an einer ersten Oberfläche 20 des Halbleiterkörpers 10 in dem Halbleiterkörper 10 ausgebildet. Außerdem erstreckt sich eine Driftstrecke D in dem Halbleiterkörper 10 von den Halbleiterbauelementstrukturen 15 in Richtung einer zweiten Oberfläche 21 des Halbleiterkörpers 10. Eine Driftstrecke ist dabei derjenige Teil des Halbleiterkörpers, zum Beispiel eines Leistungshalbleiterbauelements, die bei Anlegen einer Sperr spannung an das Halbleiterbauelement ausgehend von einem pn-Übergang eine Raumladungszone aufnimmt. Die Driftstrecke D ist in der Regel ein niedrig dotiertes Halbleitergebiet mit einer Dotierstoffkonzentration im Bereich von einigen 1013 bis zu einigen 1015 cm–3. Der Halbleiterkörper 10 weist eine Dicke d auf. Ein Teil des Aktivbereichs 11 zwischen der Driftstrecke D und der zweiten Oberfläche 21 kann als Anschlussgebiet 10a für das Halbleiterbauelement verwendet werden. Die Anschlusszone ist dabei hoch dotiert, dass heißt sie weist eine Dotierstoffkonzentration von einigen 1017 cm–3 bis zu einigen 1019 cm–3 auf.
  • Die Zone 14 aus porösem Material in dem Randbereich 12 erstreckt sich von der ersten Oberfläche 20 des Halbleiterkörpers 10 bis in eine von der ersten Oberfläche aus gemessene Tiefe T in den Halbleiterkörper 10 hinein. Die Tiefe T bemisst sich dabei an der Tiefe des elektrisch aktiven Bereichs des Halbleiterkörpers 10, dass heißt die Tiefe der maximalen im Betriebsfall des Halbleiterbauelements auftretenden Raumladungszone in die Driftstrecke D im Aktivbereich 11 des Halbleiterkörpers 10. Die Tiefe T sollte dabei größer sein als die Tiefe des elektrisch aktiven Bereichs in dem Aktivbereich 11, dass heißt beispielsweise tiefer als die Driftstrecke D, um das Eindringen von Kristalldefekten und Schwermetallen von der Kante 13 aus in den elektrisch aktiven Bereich zu verhindern. Die Tiefe T liegt dabei beispielsweise im Bereich zwischen 2 μm und 250 μm. Die Tiefe T kann auch der Dicke d des Halbleiterkörpers 10 entsprechen. Die ist gleichbedeutend damit, dass die Zone 14 sich komplett durch den Halbleiterkörper 10 erstreckt.
  • Die Halbleiterbauelementstrukturen 15 in dem Aktivbereich 11 des Halbleiterbauelements, sowie der gesamte Aktivbereich 11 sind mit zumindest zwei an dem Halbleiterkörper 10 angebrachten Elektroden 16 elektrisch verbunden.
  • In 3 ist in einer schematischen Draufsicht ein Ausführungsbeispiel des Halbleiterkörpers 10 gezeigt, bei dem die Zone 14 aus porösem Material sich über die gesamte Breite der Randzone 12 erstreckt. Das poröse Material bildet somit den Randbereich zwischen der Kante 13 und dem Aktivbereich 11 bis in die Tiefe T aus. Somit lassen sich bei Bedarf über die Poren des porösen Materials ausgewählte Diffusionsstoffe, die zum Beispiel für Channelstopper, Trenndiffusionen oder vertikale Randabschlusse eingesetzt werden können, in den Aktivbereich 11 eindiffundieren. Dies ist insbesondere deswegen möglich, weil die Diffusion von ausgewählten Dotierstoffen oder Diffusionsstoffen in dem porösen Material der Zone 14 wesentlich schneller erfolgen kann als im massiven einkristallinen Material des Halbleiterkörpers 10.
  • 4 zeigt in einer schematischen Querschnittsansicht einen Ausschnitt einer Halbleiterscheibe 100. Die Halbleiterscheibe 100 kann beispielsweise jeder gängige Wafer sein, die derzeit mit Scheibendurchmessern bis zu 300 mm erhältlich sind.
  • Die Halbleiterscheibe 100 weist mindestens zwei Halbleiterbauelemente auf. Jedes dieser in der Halbleiterscheibe 100 ausgebildeten Halbleiterbauelemente weist einen Aktivbereich 11 mit Halbleiterbauelementstrukturen 15 auf. Zwischen den Aktivbereichen 11 der Halbleiterbauelemente ist in der Halbleiterscheibe 100 mindest eine Zone 14 aus porösem Material angeordnet. Die Zonen 14 können, wie bereits zu den 1 bis 3 erläutert, aus jedem beliebigen porösem Material hergestellt sein, das eine Ausbreitung von Kristalldefekten und Schwermetallatomen verhindert. In der Regel wird das poröse Material der Zonen 14 ein Halbleitermaterial sein, insbesondere das gleiche Halbleitermaterial wie das der Halbleiterscheibe 100. Die Halbleiterscheibe 100 hat eine Dicke d1. Die Zonen 14 aus porösem Material weisen eine Breite B in Richtung von einem Aktivbereich 11 zum nächstliegenden Aktivbereich 11 auf. Die Breite B liegt dabei im Bereich von 0,5 μm bis 100 μm. Außerdem erstrecken sich die Zonen 14 von einer ersten Oberfläche 20 der Halbleiterscheibe 100 bis zu einer Tiefe T in Richtung zu der der ersten Oberfläche 20 gegenüberliegenden zweiten Oberfläche 21 der Halbleiterscheibe 100 in die Halbleiterscheibe 100 hinein.
  • In 5 ist eine Halbleiterscheibe 100 in einer schematischen Draufsicht dargestellt. Die Halbleiterscheibe 100 weist wiederum eine Vielzahl von Halbleiterbauelementen auf, wobei jedes Halbleiterbauelement einen Aktivbereich 11 und eine den Aktivbereich 11 umgebende Zone 14 aus porösem Material aufweist. Zwischen zwei nächstliegenden Aktivbereichen 11 sind in dieser Ausführungsform zwei Zonen 14 aus porösem Material nebeneinander angeordnet, die jeweils eine Breite B aufweisen. Zwischen diesen zwei nebeneinander liegenden Zonen 14 ist eine Trennzone 30 entlang der Zonen 14 vorgesehen. Die Trennzone 30 ist derjenige Bereich, in dem die Halbleiterscheibe 100 für die Vereinzelung der Halbleiterbauelemente aufgetrennt wird. Somit bildet der Rand der Trennzone 30 die spätere Kante 13 des Halbleiterkörpers 10 eines Halbleiterbauelements.
  • In 6 ist eine Ausführungsform einer Halbleiterscheibe 100 in einer schematischen Querschnittsansicht dargestellt, bei der die Trennzone 30 in der Zone 14 aus porösem Material angeordnet ist. Dies ist gleichbedeutend damit, dass zwischen den einzelnen in der Halbleiterscheibe 100 ausgebildeten Aktivbereichen 11 eine einzige Zone 14 aus porösem Material erzeugt wird. Diese Zone 14 weist allerdings eine Breite B auf, die eine Trennung der Halbleiterscheibe 100 in der Trennzone 30 und somit in der Zone 14 erlaubt und trotzdem noch eine ausreichend breite Restzone 14' aus porösem Material an der Kante 13 des so entstandenen Halbleiterkörpers 10 eines Halbleiterbauelements übrig bleibt. In der Regel sollte deshalb die Breite B der Zone 14 in diesem Fall größer als 20 μm sein. In der in 6 dargestellten Ausführungsform weist eine Halbleiterscheibe 100 eine Dicke d1 auf. Die Zone 14 aus porösem Material erstreckt sich lediglich in eine Tiefe T, die dem elektrisch aktiven Bereich des Aktivbereichs 11 angepasst ist. Alternativ kann sich die Zone 14 aber auch über die gesamte Dicke d1 der Halbleiterscheibe 100 erstrecken.
  • In 7 ist eine weitere Ausführungsform einer Halbleiterscheibe 100 mit Zonen 14 aus porösem Material in einer schematischen Querschnittsansicht dargestellt. Die Halbleiterscheibe 100 weist eine ursprüngliche Dicke d1 auf. In dieser Halbleiterscheibe 100 werden Zonen 14 aus porösem Material bis in eine Tiefe T ausgebildet. Die Zonen 14 befinden sich zwischen den Aktivbereichen 11 der in der Halbleiterscheibe 100 angeordneten Halbleiterkörper 10 von Halbleiterbauelementen. Nach der Ausbildung der Zonen 14 in der Halbleiterscheibe 100 wird die Halbleiterscheibe 100 an ihrer zweiten Oberfläche 21 von ihrer ursprünglichen Dicke d1 auf eine Enddicke d2 gedünnt. Im dargestellten Beispiel gilt, dass die Enddicke d2 kleiner als T ist. Somit erstreckt sich die Zone 14 aus porösem Material über die gesamt Enddicke d2 der gedünnten Halbleiterscheibe 100. Die Trennzone 30 zum Auftrennen der Halbleiterscheibe in einzelne Halbleiterbauelemente verläuft ebenso wie bereits in 6 gezeigt in den Zonen 14 aus porösem Material. Die Zone 14 muss so breit ausgebildet sein, dass die Breite der Trennzone 30 kleiner ist als die Breite B der Zone 14. Somit bleibt ein Rest der Zone 14 aus porösem Material zwischen der Kante 13 des durch die Auftrennung der Halbleiterscheibe 100 hergestellten Halbleiterkörpers 10 und dem Aktivbereich 11 bestehen und kann somit die erwünschte Wirkung erzielen, dass das Eindringen von Kristalldefekten und das Eindringen von Schwermetallen in den elektrisch aktiven Bereich des Halbleiterbauelements verhindert wird.
  • In 8 ist ein Ausführungsbeispiel einer Halbleiterscheibe 100 dargestellt, bei dem zwischen zwei Aktivbereichen 11 zwei lateral beabstandete Zonen 14 aus porösem Material in der Halbleiterscheibe 100 ausgebildet sind und die Trennzone 30 zwischen den beiden lateralen beabstandeten Zonen 14 vorgese hen ist. Die Trennzone 30 verläuft somit in dem massiven Halbleitermaterial der Halbleiterscheibe 100, wie es bereits bei herkömmlichen Trennverfahren von Halbleiterscheiben bekannt ist. Somit kann das Vereinzeln der Halbleiterbauelemente aus der Halbleiterscheibe 100 mit bekannten Prozessparametern von zum Beispiel Säge- oder Laserverfahren durchgeführt werden. Ein Anpassen auf die mechanischen Eigenschaften von porösem Material, wie es zum Beispiel beim Ausführungsbeispiel zu 6 oder 7 notwendig ist, ist nicht erforderlich. Andererseits kann die Trenngeschwindigkeit durch poröses Material in der Regel höher eingestellt werden als in massivem Material. Somit könnte die Prozesszeit für das Vereinzeln der Halbleiterbauelemente in den Fällen, in denen die Trennzone 30 durch die Zone 14 aus porösem Material führt, reduziert werden.
  • 9 zeigt ein weiteres Ausführungsbeispiel einer Halbleiterscheibe 100 mit Zonen 14 aus porösem Material. Analog zum Ausführungsbeispiel zu 8 sind dabei ebenfalls zwei Zonen 14 zwischen den Aktivbereichen 11 in der Halbleiterscheibe 100 angeordnet und die Trennzone 30 verläuft zwischen den beiden lateral beabstandeten Zonen 14 aus porösem Material. Im Unterschied zum Ausführungsbeispiel von 8 wird die Halbleiterscheibe 100, wie bereits im Ausführungsbeispiel zu 7 erläutert, von einer ursprünglichen Dicke d1 auf eine Enddicke d2 gedünnt.
  • 10 zeigt in einer weiteren Ausführungsform der Halbleiterscheibe 100 eine Anordnung der Zonen 14 aus porösem Material und der Trennzonen 30 ähnlich zu dem bei 9 erläuterten Ausführungsbeispiel. Im Gegensatz zum Ausführungsbeispiel von 9 sind in der Halbleiterscheibe 100 zusätzliche Zonen 14a aus porösem Material ausgebildet. Diese zusätzlichen Zonen 14a können in unmittelbarer Nachbarschaft zu den Zonen 14 angeordnet sein. Die Zonen 14a können aber auf die Zonen 14 teilweise überlappen oder lateral beabstandet von den Zonen 14 angeordnet sein. Die zusätzlichen Zonen 14a können Spannungen, die in der Halbleiterscheibe 100 zum Beispiel während der Prozessierung der Halbleiterscheibe 100 entstehen und zu Verbiegungen der Halbleiterscheibe 100 führen, abbauen. Die Positionierung der zusätzlichen Zonen 14a in der Halbleiterschicht 100 richtet sich beispielsweise danach, wo Halbleiterbereiche noch ungenutzt sind. Die Zonen 14a können auf jedem einzelnen Halbleiterkörper 10 eines Halbleiterbauelements oder aber auch völlig irregulär in der Halbleiterscheibe 100 angeordnet sein.
  • Abschließend soll nochmals darauf hingewiesen werden, dass die dargestellten Ausführungsbeispiele keine Einschränkung der Erfindung auf die konkret gezeigten Beispiele bedeuten soll. So hängt zum Beispiel die Dünnung der Halbleiterscheibe 100 bzw. des Halbleiterkörpers 10 von der angestrebten Anwendung des Halbleiterbauelements ab und hat keinen Einfluss auf die spezielle laterale Anordnung der Zonen 14 und der Trennzonen 30.

Claims (24)

  1. Halbleiterbauelement mit einem Halbleiterkörper (10), der einen Aktivbereich (11) und einen den Aktivbereich (11) umgebenden Randbereich (12) aufweist, wobei sich der Randbereich (12) von dem Aktivbereich (11) bis zu einer Kante (13) des Halbleiterkörpers (10) erstreckt und wobei in dem Randbereich (12) eine Zone (14) aus porösem Material ausgebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem in dem Aktivbereich (11) Halbleiterbauelementstrukturen (15) ausgebildet sind.
  3. Halbleiterbauelement nach Anspruch 2, bei dem die Halbleiterbauelementstrukturen (15) mit zumindest zwei an den Halbleiterkörper (10) angebrachten Elektroden elektrisch verbunden sind.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die Zone (14) aus porösem Material von dem Aktivbereich (11) beabstandet ist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem das poröse Material der Zone (14) ein Halbleitermaterial ist
  6. Halbleiterbauelement nach Anspruch 5, bei dem das Material des Halbleiterkörpers (10) und das poröse Material der Zone (14) gleich sind.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem das poröse Material der Zone (14) eine Porosität ε aufweist, wobei gilt: 0,3 < ε < 0,9.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem sich die Zone (14) aus porösem Material von einer ersten Oberfläche (20) des Halbleiterkörpers (10) bis in eine von der ersten Oberfläche aus gemessene Tiefe T des Halbleiterkörpers (10) erstreckt.
  9. Halbleiterbauelement nach Anspruch 8, bei dem die Tiefe T der Dicke d des Halbleiterkörpers (10) entspricht.
  10. Halbleiterbauelement Anspruch 8 oder 9, bei dem die Tiefe T im Bereich zwischen 2 μm und 250 μm liegt.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem der Aktivbereich (11) eine Driftstrecke (D) zwischen einer ersten Oberfläche (20) des Halbleiterkörpers (11) und einer zweiten Oberfläche (21) des Halbleiterkörpers (10), die der ersten Oberfläche gegenüberliegt, aufweist, wobei sich die Zone (14) aus porösem Material zumindest von der ersten Oberfläche (20) entlang der gesamten Driftstrecke (D) in Richtung zu der zweiten Oberfläche (21) erstreckt.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem sich die Zone 14 aus porösem Material in dem Randbereich (12) bis zu der Kante (14) des Halbleiterkörpers (10) erstreckt.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem sich die Zone (14) aus porösem Material von dem Aktivbereich (11) in Richtung zu der Kante (13) in den Randbereich (12) erstreckt.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die Zone (14) aus porösem Material eine Breite B im Bereich von 0,5 μm bis 40 μm aufweist.
  15. Halbleiterscheibe (100) mit mindestens zwei Halbleiterbauelementen die jeweils einen Aktivbereich (11) aufweisen, wobei zwischen den Aktivbereichen (11) der Halbleiterbauelemente mindestens eine Zone (14) aus porösem Material angeordnet ist.
  16. Halbleiterscheibe nach Anspruch 15, bei dem sich die Zone (14) aus porösem Material von einer ersten Oberfläche (20) der Halbleiterscheibe (100) bis in eine von der Oberfläche (20) der Halbleiterscheibe (100) aus gemessene Tiefe T erstreckt.
  17. Halbleiterscheibe nach Anspruch 16, bei dem die Tiefe T der Dicke d1 der Halbleiterscheibe (100) entspricht.
  18. Halbleiterscheibe nach einem der Ansprüche 15 bis 17, bei dem die Breite B der mindestens einen Zone (14) aus porösem Material in Richtung von einem Aktivbereich (11) zum nächstliegenden Aktivbereich (11) zwischen 0,5 μm und 100 μm beträgt.
  19. Halbleiterscheibe nach einem der Ansprüche 15 bis 18, bei dem zwischen zwei nächstliegenden Aktivbereichen (11) zwei Zonen (14) aus porösem Material angeordnet sind.
  20. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen einer Halbleiterscheibe (100) gemäß einem der Ansprüche 15 bis 19, – Trennen der Halbleiterscheibe (100) zwischen den Aktivbereichen (11) zur Herstellung von einzelnen Halbleiterkörpern (10), wobei das Auftrennen in einer Trennzone (30) entlang der Zone (14) aus porösem Material derart erfolgt, dass jeder einzelne Halbleiterkörper (10) einen Aktivbereich (11) und einen den Aktivbereich (11) umgebenden Randbereich (12) aufweist, wobei sich der Randbereich (12) von dem Aktivbereich (11) bis zu einer Kante (13) des Halbleiterkörpers (10) erstreckt und wobei in dem Randbereich (12) zumindest ein Teil der Zone (14) aus porösem Material verbleibt.
  21. Verfahren nach Anspruch 20, bei dem die Trennzone (30) innerhalb der Zone (14) aus porösem Material verläuft.
  22. Verfahren nach Anspruch 20, bei dem eine Halbleiterscheibe (100) nach Anspruch 19 bereitgestellt wird und bei dem das Trennen der Halbleiterscheibe (100) zwischen den zwei Zonen (14) aus porösem Material erfolgt.
  23. Verfahren nach einem der Ansprüche 20 bis 22, bei dem durch das poröse Material hindurch ein Dotierstoff in den Aktivbereich (11) eindiffundiert wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, bei dem die Halbleiterscheibe vor dem Trennen von einer ursprünglichen Dicke d1 auf eine Enddicke d2 gedünnt wird.
DE102008038342.2A 2008-08-19 2008-08-19 Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe Expired - Fee Related DE102008038342B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008038342.2A DE102008038342B4 (de) 2008-08-19 2008-08-19 Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
US12/543,995 US8102028B2 (en) 2008-08-19 2009-08-19 Semiconductor component with marginal region
US13/332,628 US8445993B2 (en) 2008-08-19 2011-12-21 Semiconductor component with marginal region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008038342.2A DE102008038342B4 (de) 2008-08-19 2008-08-19 Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102008038342A1 true DE102008038342A1 (de) 2010-03-04
DE102008038342B4 DE102008038342B4 (de) 2015-08-06

Family

ID=41605621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008038342.2A Expired - Fee Related DE102008038342B4 (de) 2008-08-19 2008-08-19 Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe

Country Status (2)

Country Link
US (2) US8102028B2 (de)
DE (1) DE102008038342B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012003748B4 (de) * 2011-03-01 2016-12-15 Infineon Technologies Austria Ag Verfahren zum Herstellen eines porösen Halbleiterkörpergebiets und zum Einbringen eines Fremdstoffes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966285B1 (fr) * 2010-10-14 2013-09-06 St Microelectronics Crolles 2 Procédé de formation de circuits intégrés sur substrat semi conducteur contraint
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
US10700012B2 (en) 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236700A1 (en) * 2004-04-27 2005-10-27 Bruno Ghyselen Method of fabricating chips, and an associated support
US6975017B2 (en) * 2002-11-27 2005-12-13 Intel Corporation Healing of micro-cracks in an on-chip dielectric

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096619A (en) * 1977-01-31 1978-06-27 International Telephone & Telegraph Corporation Semiconductor scribing method
EP0996145A3 (de) * 1998-09-04 2000-11-08 Canon Kabushiki Kaisha Verfahren zur Herstellung von Halbleitersubstraten
JP2004055852A (ja) * 2002-07-19 2004-02-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
US7459377B2 (en) * 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US8039921B2 (en) * 2005-09-16 2011-10-18 Nec Corporation Wiring structure, semiconductor device and manufacturing method thereof
US20070221613A1 (en) * 2006-03-23 2007-09-27 Gutsche Martin U Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US8278737B2 (en) * 2009-04-02 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for improving die saw quality
US9076798B2 (en) * 2009-05-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing structures for semiconductor substrates and methods of fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975017B2 (en) * 2002-11-27 2005-12-13 Intel Corporation Healing of micro-cracks in an on-chip dielectric
US20050236700A1 (en) * 2004-04-27 2005-10-27 Bruno Ghyselen Method of fabricating chips, and an associated support

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012003748B4 (de) * 2011-03-01 2016-12-15 Infineon Technologies Austria Ag Verfahren zum Herstellen eines porösen Halbleiterkörpergebiets und zum Einbringen eines Fremdstoffes

Also Published As

Publication number Publication date
US8102028B2 (en) 2012-01-24
US8445993B2 (en) 2013-05-21
US20120091564A1 (en) 2012-04-19
DE102008038342B4 (de) 2015-08-06
US20100044838A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112016001611T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102013111016A1 (de) Vereinzelungsverfahren
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112015000670T5 (de) Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
DE10316222B3 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
EP0303046B1 (de) Gate-Turn-Off-Thyristor
DE102004059629B4 (de) Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102004030573B4 (de) Verfahren zum Herstellen von Halbleiterelementen
DE102012003747B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements
EP2661768B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem lateralen widerstandsbereich
DE102006055151B4 (de) Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
DE10129346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102006031407A1 (de) Verfahren zum Dünnen von Halbleiterwafern
DE4342231A1 (de) Zusammengesetzte Halbleitervorrichtung und Verfahren zum Absondern von Elementen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee