DE102008044307A1 - Verfahren zum Ätzen eines Bauelements unter Verwendung einer Hartmaske und einer Ätzstoppschicht - Google Patents

Verfahren zum Ätzen eines Bauelements unter Verwendung einer Hartmaske und einer Ätzstoppschicht Download PDF

Info

Publication number
DE102008044307A1
DE102008044307A1 DE102008044307A DE102008044307A DE102008044307A1 DE 102008044307 A1 DE102008044307 A1 DE 102008044307A1 DE 102008044307 A DE102008044307 A DE 102008044307A DE 102008044307 A DE102008044307 A DE 102008044307A DE 102008044307 A1 DE102008044307 A1 DE 102008044307A1
Authority
DE
Germany
Prior art keywords
layer
etching
silicon carbide
silicon
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008044307A
Other languages
English (en)
Other versions
DE102008044307B4 (de
Inventor
Gary Mountain View Yama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of DE102008044307A1 publication Critical patent/DE102008044307A1/de
Application granted granted Critical
Publication of DE102008044307B4 publication Critical patent/DE102008044307B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595Control etch selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Abstract

Ein Verfahren zum Ätzen eines Bauelements umfasst bei einer Ausführungsform ein Bereitstellen eines Siliziumcarbidsubstrats, ein Ausbilden einer Siliziumnitridschicht auf einer Oberfläche des Siliziumcarbidsubstrats, ein Ausbilden einer Siliziumcarbidschicht auf einer Oberfläche der Siliziumnitridschicht, ein Ausbilden einer Siliziumoxidschicht auf einer Oberfläche der Siliziumcarbidschicht, ein Ausbilden einer Fotolackmaske auf einer Oberfläche der Siliziumdioxidschicht, und ein Ätzen der Siliziumdioxidschicht durch die Fotolackmaske.

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft einen Herstellungsprozess für Halbleiterbauelemente.
  • Hintergrund
  • Siliciumcarbid (SiC) weist einen großen Abstand zwischen Energiebändern und eine hohe Durchschlagsfeldstärke auf. Als solches ist SiC ein interessantes Material, welches bei hohen Temperaturen und hoher Leistung arbeitet. SiC bietet ebenfalls mechanische Eigenschaften und eine chemische Inertanz, welche bei mikro-elektromechanischen Anordnungen (micro-electromechanical systems – MEMS) ebenso wie bei nano-elektromechanischen Anordnungen (nano-electromechanical systems – NEMS) für Anwendungen in schwierigen Umgebungen zweckdienlich sind. Sie basierende Bauelemente sind daher insbesondere für eine Verwendung als Hochtemperatursensoren und Aktuatoren interessant.
  • Zusätzlich weist SiC eine hohe Schallgeschwindigkeit und außerordentlich stabile Oberflächen auf. Somit ist SiC ein vielversprechendes Konstruktionsmaterial für eine Fertigung von ultrahochfrequenten mikromechanischen Signalverarbeitungsanordnungen. Die hohen stabilen physikochemischen Eigenschaften von SiC verbessern ebenfalls die Leistung von hochfrequenten Resonatoren, da das Verhältnis von Oberfläche zum Volumen ansteigt, wenn die Resonatorfrequenz GHz-Bereiche erreicht.
  • Eine der Herausforderungen beim Herstellen von SiC-Bauelementen betrifft das selektive Ätzen von SiC-Schichten oder SiC-Grundmaterialien. Im Gegensatz zu Silizium (Si) wird SiC durch die meisten Säuren und Basen bei Temperaturen kleiner als ungefähr 600°C nicht wesentlich geätzt. Die meisten Nassätzverfahren erfolgen jedoch nicht ohne weiteres bei Temperaturen höher als ungefähr 600°C. Nicht standardisierte Verfahren wie zum Beispiel ein lasergestütztes photo-elektrochemisches Ätzen wurden entwickelt, jedoch benötigen solche Verfahren spezielle Geräte und weisen eine mangelhafte Kontrolle über die Querabmessung auf.
  • Herkömmliche Herstellungsverfahren, welche Fotolack-Ätzmasken einschließen, sind ebenfalls problematisch. Hauptätzgase die beim Ätzen von SiC verwendet werden, enthalten Chlorgas (Cl2) und Bromwasserstoff (HBr). Das Fotolackmaterial weist jedoch eine mangelhafte Selektivität im Vergleich zu SiC auf, wenn es herkömmlichen Ätzgasen ausgesetzt ist.
  • Was benötigt wird, ist ein Verfahren zum Herstellen eines Bauelements, das ein Maskierungsmaterial enthält, welches eine erhöhte Selektivität im Vergleich mit herkömmlichen Maskierungsmaterialien aufweist. Was ferner benötigt wird, ist ein Verfahren zum Herstellen eines Bauelements, das ein Maskierungsmaterial enthält, welches eine erhöhte Selektivität aufweist, wenn es herkömmlichen SiC-Ätzgasen ausgesetzt ist.
  • Zusammenfassung
  • Gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Ätzen eines Bauelements vorgesehen, das ein Bereitstellen eines Siliciumcarbidsubstrats, Ausbilden einer Siliziumnitridschicht auf einer Oberfläche des Siliciumcarbidsubstrats, Ausbilden einer Siliciumcarbidschicht auf einer Oberfläche der Siliziumnitridschicht, Ausbilden einer Siliziumdioxidschicht auf einer Oberfläche der Siliciumcarbidschicht, Ausbilden einer Fotolackmaske auf einer Oberfläche der Siliziumdioxidschicht, und Ätzen der Siliziumdioxidschicht durch die Fotolackmaske umfasst.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Ätzen eines Halbleiterbauelements vorgesehen, das ein Bereitstellen eines Substrats, Ausbilden einer Ätzstoppschicht auf einer Oberfläche des Substrats, Ausbilden einer Siliciumcarbidschicht auf einer Oberfläche der Ätzstoppschicht, Ausbilden einer Hartmaskenschicht auf einer Oberfläche der Siliciumcarbidschicht, Ausbilden einer Fotolackmaske auf der Hartmaskenschicht, und Ätzen der Siliciumcarbidschicht durch die Hartmaskenschicht und die Fotolackmaske umfasst.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein Flussdiagramm eines SiC-Ätzteils eines Verfahrens zum Herstellen eines Bauelements gemäß den Grundsätzen der vorliegenden Erfindung;
  • 2 zeigt eine Schnittdarstellung eines Substrats, welches in dieser Ausführungsform ein SiC-Substrat ist, welches in einem Bauelement gemäß den Grundsätzen der vorliegenden Erfindung verwendet werden kann;
  • 3 zeigt ein Bauelement, das das Substrat aus 2 mit einer Ätzstoppschicht umfasst, welche Si3N4 umfassen kann, die auf der Oberseite des Substrats ausgebildet wird;
  • 4 zeigt das Bauelement aus 3 mit einer SiC-Schicht, die auf der Oberseite der Ätzstoppschicht aus 3 ausgebildet wird;
  • 5 zeigt das Bauelement aus 4 mit einer Hartmaskenschicht, welche in dieser Ausführungsform SiO2 umfasst, die auf der SiC-Schicht aus 4 ausgebildet wird;
  • 6 zeigt das Bauelement aus 5 mit einer Fotolackmaske, die auf der Oberseite der Hartmaskenschicht aus 5 ausgebildet wird;
  • 7 zeigt das Bauelement aus 6 mit der Hartmaskenschicht, die unterhalb der Öffnungen der Fotolackmaske geätzt wird, um Teile der Oberseite der SiC-Schicht gemäß den Grundsätzen der vorliegenden Erfindung freizulegen.
  • 8 zeigt das Bauelement aus 7 mit der SiC-Schicht, welche unterhalb der Öffnungen der Fotolackmaske geätzt wird, um Teile der Oberseite der Ätzstoppschicht gemäß den Grundsätzen der vorliegenden Erfindung freizulegen.
  • 9 zeigt das Bauelement aus 8 mit der Ätzstoppschicht, die unterhalb der Öffnungen der Fotolackmaske geätzt wird, um Teile der Oberseite des Substrats gemäß den Grundsätzen der vorliegenden Erfindung freizulegen;
  • 10 zeigt das Bauelement aus 9 mit dem Rest der Fotolackmaske, der entfernt wird, um den Rest der Oberseite der Hartmaskenschicht gemäß den Grundsätzen der vorliegenden Erfindung freizulegen; und
  • 11 zeigt das Bauelement aus 10 mit dem Rest der Oberseite der Hartmaskenschicht, der entfernt wird, um den Rest der Oberseite der SiC-Schicht gemäß den Grundsätzen der vorliegenden Erfindung freizulegen.
  • Beschreibung
  • Zum Zweck der Verbesserung des Verständnisses der Grundsätze der Erfindung wird nun auf die Ausführungsformen Bezug genommen, die in den Zeichnungen erläutert und in der folgenden schriftlichen Beschreibung beschrieben werden. Es ist selbstverständlich, dass dadurch keine Beschränkung des Umfangs der Erfindung beabsichtigt ist. Es ist ferner selbstverständlich, dass die vorliegende Erfindung jegliche Änderungen und Modifikationen der erläuterten Ausführungsformen umfasst, und weitere Anmeldungen der Grundsätze der Erfindung umfasst, welche sich normalerweise für einen Fachmann ergeben, welchen diese Erfindung betrifft.
  • 1 zeigt ein Flussdiagramm 100 eines SiC-Ätzteils eines Herstellungsverfahrens für ein Bauelement gemäß den Grundsätzen der vorliegenden Erfindung. Das Verfahren 100 aus 1 beginnt in Schritt 102 und ein Substrat wird in Schritt 104 bereitgestellt. In Schritt 106 wird eine Ätzstoppschicht auf der Oberfläche des Substrats ausgebildet, gefolgt von einer Ausbildung einer SiC-Schicht auf der Ätzstoppschicht im Schritt 108. Eine Hartmaskenschicht wird dann auf der SiC-Schicht in Schritt 110 ausgebildet und eine Fotolackmaske wird auf der Hartmaskenschicht in Schritt 112 gemustert.
  • Ein Ätzen des Bauelements beginnt mit einem Ätzen der Hartmaskenschicht durch die Fotolackmaske im Schritt 114. Als nächstes wird die SiC-Schicht im Schritt 116 durch die Fotolackmaske und die Hartmaskenschicht geätzt. Die Ätzstoppschicht wird dann im Schritt 118 geätzt.
  • Wenn das gewünschte Ätzen erfolgt ist, wird die Fotolackmaske im Schritt 120 entfernt, gefolgt von der Entfernung der Hartmaskenschicht im Schritt 122. Das Verfahren ist dann im Schritt 124 beendet. Nachdem das in 1 gezeigte Verfahren abgeschlossen ist, kann ein weiteres Bearbeiten des Bauelements durchgeführt werden.
  • Ein Beispiel des Verfahrens aus 1 ist in 211 gezeigt. Ein Substrat 130 ist in 2 gezeigt. Das Substrat kann entweder ein SiC-Substrat oder ein Substrat mit einer darauf ausgebildeten Schicht aus SiC sein. Weiter zeigt 3 eine Ätzstoppschicht 132, die auf der Oberseite 134 des Substrats 130 ausgebildet wird. Die Ätzstoppschicht 132 umfasst vorzugsweise Siliziumnitrid (Si3N4). Weiter wird eine Schicht 136 aus SiC auf der Oberseite 138 der Ätzstoppschicht 132 wie in 4 gezeigt ausgebildet, und eine Hartmaskenschicht 140 wird auf der Oberseite der SiC-Schicht 136 wie in 5 gezeigt ausgebildet. Die Hartmaskenschicht 140 umfasst bei dieser Ausführungsform Siliziumdioxid (SiO2).
  • 6 zeigt eine auf die Oberseite 146 der Hartmaskenschicht 140 gerichtete Fotolackmaske 144. Die Fotolackmaske 144 kann gemustert sein, um eine Anzahl an Öffnungen 148 zu umfassen. Die Öffnungen 148 können jegliche gewünschte Form, wie zum Beispiel Kreise, Rechtecke, etc. aufweisen. Teile der Oberseite 146 der Hartmaskenschicht 140 werden durch die Öffnungen 148 freigelegt.
  • Ein Ätzen des Bauelements kann dann unter Verwendung eines Ätzgases durchgeführt werden, welches vorzugsweise sowohl Cl2, HBr oder auch Cl2 und HBr umfasst. Das Ätzgas trifft auf die Hartmaskenschicht 140 durch die Öffnungen 148, und ätzt dadurch direkt das Material unterhalb der Öffnungen 148, und erzeugt ein Kontaktloch 150 durch die Hartmaskenschicht 140, um die SiC-Schicht 136 wie in 7 gezeigt freizulegen.
  • Ein dem Ätzgas fortgesetztes Aussetzen hat das Ätzen der SiC-Schicht 136 zur Folge. Die Hartmaskenschicht 140 wird um die Kontaktlöcher 150 herum dem Ätzgas ausgesetzt. Die SiC-Schicht 136 wird jedoch viel schneller durch das Ätzgas geätzt als das Material, das verwendet wird, um die Hartmaskenschicht auszubilden. Bei der Ausführungsform der 2-11 beträgt das Verhältnis der Selektivität der SiC-Schicht zu der SiO2-Hartmaskenschicht ungefähr 6:1. Demzufolge ist der vorwiegende Effekt des Ätzgases, das Kontaktloch 150 durch die SiC-Schicht 136 zu erweitern, um die Oberseite 138 der Ätzstoppschicht 132 wie in 8 gezeigt freizulegen.
  • Ein dem Ätzgas fortgeführtes Aussetzen hat das Ätzen der Ätzstoppschicht 132 zur Folge. Das Verhältnis der Selektivität von SiC zu Si3N4 beträgt bei dieser Ausführungsform etwa 1.4:1. Demzufolge wird das Kontaktloch 150 erweitert während die Ätzstoppschicht 132 geätzt wird, insbesondere in der SiC-Schicht 136. Das Ätzen wird beendet, wenn die Oberseite 134 des Substrats 130 bis zu dem gewünschten Ausmaß wie in 9 gezeigt freigelegt ist.
  • An diesem Punkt wird die Fotolackmaske 144 nicht mehr benötigt. Demzufolge werden jegliche Überreste der Fotolackmaske 144 unter Verwendung irgendeines gewünschten Verfahrene entfernt, welches den Rest der Oberseite 146 der Hartmaskenschicht 140 wie in 10 gezeigt frei lässt. Der Rest der Hartmaskenschicht 140 wird gleichermaßen unter Verwendung ir gendeines gewünschten Verfahrens entfernt, welches die Oberseite 142 der SiC-Schicht 136 wie in 11 gezeigt frei lässt.
  • Während die Erfindung in den Zeichnungen und in der vorhergehenden Beschreibung ausführlich erläutert und beschrieben wurde, sollte dasselbe als veranschaulichend und nicht wortwörtlich betrachtet werden. Es ist selbstverständlich, dass lediglich die bevorzugten Ausführungsformen dargestellt wurden, und dass es gewünscht wird, alle Änderungen, Modifikationen und weitere Anmeldungen, die innerhalb des Geists der Erfindung zu Stande kommen, zu schützen.

Claims (12)

  1. Verfahren zum Ätzen eines Bauelements, aufweisend: Bereitstellen eines Siliciumcarbidsubstrats; Ausbilden einer Siliziumnitridschicht auf einer Oberfläche des Siliciumcarbidsubstrats; Ausbilden einer Siliciumcarbidschicht auf einer Oberfläche der Siliziumnitridschicht; Ausbilden einer Siliziumdioxidschicht auf einer Oberfläche der Siliciumcarbidschicht; Ausbilden einer Fotolackmaske auf einer Oberfläche der Siliziumdioxidschicht; und Ätzen der Siliziumdioxidschicht durch die Fotolackmaske.
  2. Verfahren nach Anspruch 1, ferner aufweisend: Ätzen der Siliciumcarbidschicht durch die geätzte Siliziumdioxidschicht.
  3. Verfahren nach Anspruch 2, wobei ein Ätzen der Siliciumcarbidschicht aufweist: Ätzen der Siliciumcarbidschicht durch die Fotolackmaske und durch die geätzte Siliziumdioxidschicht mit einem Ätzgas, das wenigstens ein Gas umfasst, welches von der Gruppe aus Chlorgas und Bromwasserstoff ausgewählt wird.
  4. Verfahren nach Anspruch 2, ferner aufweisend: Ätzen der Siliziumnitridschicht durch die geätzte Siliciumcarbidschicht.
  5. Verfahren nach Anspruch 4, wobei ein Ätzen der Siliziumnitridschicht aufweist: Ätzen der Siliziumnitridschicht durch die Fotolackmaske, die geätzte Siliziumdioxidschicht und die geätzte Siliciumcarbidschicht mit einem Ätzgas das wenigstens ein Gas umfasst, welches von der Gruppe aus Chlorgas und Bromwasserstoff ausgewählt wird.
  6. Verfahren nach Anspruch 4, ferner aufweisend: Entfernen von mindestens einigem der Fotolackmaske nach einem Ätzen der Siliziumdioxidschicht.
  7. Verfahren nach Anspruch 6, ferner aufweisend: Entfernen der geätzten Siliziumdioxidschicht.
  8. Verfahren nach Anspruch 1, wobei ein Ätzen der Siliziumdioxidschicht durch die Fotolackmaske aufweist: Ätzen der Siliziumdioxidschicht durch die Fotolackmaske mit einem Ätzgas, das wenigstens ein Gas umfasst, welches von der Gruppe aus Chlorgas und Bromwasserstoff ausgewählt wird.
  9. Verfahren zum Ätzen eines Halbleiterbauelements, aufweisend: Bereitstellen eines Substrats; Ausbilden einer Ätzstoppschicht auf einer Oberfläche des Substrats; Ausbilden einer Siliciumcarbidschicht auf einer Oberfläche der Ätzstoppschicht; Ausbilden einer Hartmaskenschicht auf einer Oberfläche der Siliciumcarbidschicht; Ausbilden einer Fotolackmaske auf der Hartmaskenschicht; und Ätzen der Siliciumcarbidschicht durch die Fotolackmaske.
  10. Verfahren nach Anspruch 9, wobei ein Ausbilden einer Ätzstoppschicht auf einer Oberfläche des Substrats aufweist: Ausbilden einer Siliziumnitridätzstoppschicht auf einer Oberfläche des Substrats.
  11. Verfahren nach Anspruch 9, wobei ein Ausbilden einer Hartmaskenschicht auf einer der Siliciumcarbidschicht aufweist: Ausbilden einer Siliziumdioxidschicht auf einer Oberfläche der Siliciumcarbidschicht.
  12. Verfahren nach Anspruch 9, wobei ein Ätzen der Siliciumcarbidschicht aufweist: Ätzen der Siliciumcarbidschicht durch die Fotolackmaske mit einem Ätzgas, das wenigstens ein Gas umfasst, welches von der Gruppe aus Chlorgas und Bromwasserstoff ausgewählt wird.
DE102008044307.7A 2007-12-31 2008-12-03 Verfahren zum Ätzen eines Bauelements unter Verwendung einer Hartmaske und einer Ätzstoppschicht Active DE102008044307B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/006,377 US7981308B2 (en) 2007-12-31 2007-12-31 Method of etching a device using a hard mask and etch stop layer
US12/006,377 2007-12-31

Publications (2)

Publication Number Publication Date
DE102008044307A1 true DE102008044307A1 (de) 2009-07-02
DE102008044307B4 DE102008044307B4 (de) 2019-05-29

Family

ID=40690901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008044307.7A Active DE102008044307B4 (de) 2007-12-31 2008-12-03 Verfahren zum Ätzen eines Bauelements unter Verwendung einer Hartmaske und einer Ätzstoppschicht

Country Status (2)

Country Link
US (2) US7981308B2 (de)
DE (1) DE102008044307B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102030305B (zh) * 2009-09-29 2012-07-25 微智半导体股份有限公司 兼容半导体元件的微型悬浮结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981308B2 (en) * 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10053358B2 (en) * 2016-08-31 2018-08-21 Robert Bosch Gmbh MEMS structure with graphene component

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1984410U (de) 1966-09-23 1968-04-25 Gewerk Eisenhuette Westfalia Walzenbrecher.
JPH1056080A (ja) 1996-08-12 1998-02-24 Fujitsu Ltd 半導体装置の製造方法
DE19844102C2 (de) 1998-09-25 2000-07-20 Siemens Ag Herstellverfahren für eine Halbleiterstruktur
FR2798512B1 (fr) 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP4377040B2 (ja) 2000-07-24 2009-12-02 Necエレクトロニクス株式会社 半導体の製造方法
US6683002B1 (en) * 2000-08-10 2004-01-27 Chartered Semiconductor Manufacturing Ltd. Method to create a copper diffusion deterrent interface
TWI290741B (en) * 2000-11-08 2007-12-01 Daikin Ind Ltd Dry etching gas and method for dry etching
TW473924B (en) 2000-12-08 2002-01-21 Taiwan Semiconductor Mfg Method for reducing leakage current of interconnect dielectric layer in dual damascene process
US6455409B1 (en) 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Damascene processing using a silicon carbide hard mask
JP2002299441A (ja) 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
KR20040001459A (ko) 2002-06-28 2004-01-07 주식회사 하이닉스반도체 하드마스크를 이용한 비아홀 형성방법
JP3757213B2 (ja) 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
WO2004111069A2 (en) 2003-06-19 2004-12-23 Jang Youn Choi New saponin compound, saponin solution containing the same a preparation method thereof, and pharmaceutical compositions, health foods and cosmetics containing the saponin as an active component
US7151277B2 (en) 2003-07-03 2006-12-19 The Regents Of The University Of California Selective etching of silicon carbide films
US7247555B2 (en) 2004-01-29 2007-07-24 Chartered Semiconductor Manufacturing Ltd. Method to control dual damascene trench etch profile and trench depth uniformity
JP2008502150A (ja) 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP2006019480A (ja) * 2004-07-01 2006-01-19 Nec Electronics Corp 半導体装置の製造方法
KR100767297B1 (ko) 2004-08-30 2007-10-17 주식회사 코미팜 돼지 서코바이러스 제2형의 항원성 제조물 및 이를포함하는 이유후 전신소모성 증후군의 항원성 제조물
JP2006134941A (ja) 2004-11-02 2006-05-25 Sharp Corp 半導体装置の製造方法
US7396724B2 (en) 2005-03-31 2008-07-08 International Business Machines Corporation Dual-hybrid liner formation without exposing silicide layer to photoresist stripping chemicals
US20070056927A1 (en) * 2005-09-14 2007-03-15 Tsou Len Y Process and system for etching doped silicon
US7981308B2 (en) * 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102030305B (zh) * 2009-09-29 2012-07-25 微智半导体股份有限公司 兼容半导体元件的微型悬浮结构及其制造方法

Also Published As

Publication number Publication date
DE102008044307B4 (de) 2019-05-29
US7981308B2 (en) 2011-07-19
US8232143B2 (en) 2012-07-31
US20110254020A1 (en) 2011-10-20
US20090166330A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
DE112010006130B3 (de) Verfahren zum Erzeugen einer MEMS-Struktur
DE10207324B4 (de) Verfahren zum Herstellen akustischer Dünnfilmvolumenresonatoren (FBARs) mit unterschiedlichen Frequenzen auf dem gleichen Substrat durch ein Substraktionsverfahren und Vorrichtung, die das Verfahren beinhaltet
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE10063991A1 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
WO2005034215A1 (de) Verfahren zum erzeugen einer hartmaske und hartmasken-anordnung
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE10207328A1 (de) Verfahren zum Liefern unterschiedlicher Frequenzeinstellungen bei einem akustischen Dünnfilmvolumenresonator- (FBAR-) Filter und Vorrichtung, die das Verfahren beinhaltet
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE102008044307B4 (de) Verfahren zum Ätzen eines Bauelements unter Verwendung einer Hartmaske und einer Ätzstoppschicht
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE4202447A1 (de) Verfahren zum aetzen von nuten in einem silizium-substrat
DE102006004209B3 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
DE112010004602B4 (de) Verfahren zur Herstellung einer feinen Struktur unter Einsatz einer Verarbeitungsflüssigkeit zur Verhinderung eines Musterzusammenbruchs
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102009046259B4 (de) Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche
EP1899260A1 (de) Verfahren zur herstellung eines mikromechanischen bauelements sowie mikromechanisches bauelement
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
EP0370428B1 (de) Verfahren zur Herstellung von Gate-Elektroden
DE19730139C2 (de) Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements mit Trennstruktur
DE10143239A1 (de) Verfahren zur Herstellung einer Membranmaske
DE2235749B2 (de) Verfahren zum Herstellen eines Leitbahnenmusters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final