DE102008044997B4 - Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung - Google Patents

Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung Download PDF

Info

Publication number
DE102008044997B4
DE102008044997B4 DE102008044997.0A DE102008044997A DE102008044997B4 DE 102008044997 B4 DE102008044997 B4 DE 102008044997B4 DE 102008044997 A DE102008044997 A DE 102008044997A DE 102008044997 B4 DE102008044997 B4 DE 102008044997B4
Authority
DE
Germany
Prior art keywords
memory cell
source
charge
doping well
cell structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008044997.0A
Other languages
English (en)
Other versions
DE102008044997A1 (de
Inventor
Wolfram Langheinrich
Mayk Röhrich
Robert Strenz
Robert Wiesner
Achim Gratz
Thomas Kern
Georg Tempel
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008044997A1 publication Critical patent/DE102008044997A1/de
Application granted granted Critical
Publication of DE102008044997B4 publication Critical patent/DE102008044997B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Abstract

Speicherzellenanordnung (200'; 300'), aufweisend: • ein Substrat (201; 301); • eine Speicherzelle (200; 300), welche eine Ladung speichernde Speicherzellenstruktur (210; 310), eine Auswählstruktur (220; 320), einen ersten Source/Drain-Bereich (202; 302), welcher sich nahe der Auswählstruktur (220; 320) befindet, und einen zweiten Source/Drain-Bereich (203; 303), welcher sich fern von der Auswählstruktur (220; 320) befindet, aufweist, wobei die Auswählstruktur (220; 320) ein Auswähl-Gate (221; 321) aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur (210; 310); • eine erste Dotierungswanne (231; 331) und eine zweite Dotierungswanne (232; 332), wobei die Ladung speichernde Speicherzellenstruktur (210; 310) in und/oder über der ersten Dotierungswanne (231; 331) angeordnet ist, wobei die erste Dotierungswanne (231; 331) in der zweiten Dotierungswanne (232; 332) angeordnet ist, und wobei die zweite Dotierungswanne (232; 332) in dem Substrat (201; 301) angeordnet ist; und • einen Steuerschaltkreis (250; 350), welcher mit der Speicherzelle (200; 300) gekoppelt ist und eingerichtet ist, die Speicherzelle (200; 300) zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur (210; 310) programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (210; 310) über zumindest die erste Dotierungswanne (231; 331); • wobei der Steuerschaltkreis (250; 350) eingerichtet ist, die Speicherzelle (200; 300) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (210; 310) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.

Description

  • Ausführungsbeispiele betreffen allgemein Speicherzellen, und insbesondere ein Speicherzellenkonzept für geringe Speichergrößen.
  • Eine Art von Flashzelle ist die 1T-UCP-Flashzelle (1T = ein Transistor, UCP = uniform channel programming (gleichförmige Kanalprogrammierung)). Diese Zelle hat einen relativ großen Modulflächen-Zusatzbedarf (Modulflächen-Overhead) unabhängig von der Speichergröße. Daher sind die Modulflächen relativ groß bei geringen Speichergrößen. Dies kann zum Beispiel in bestimmten Märkten relevant sein, in denen das Hauptvolumen mit Produkten erzielt wird, die Flash-Speichergrößen im Bereich von ungefähr 100 kB bis einigen wenigen 100 kB haben. Eine zusätzliche Randbedingung in diesen Märkten kann das Erreichen einer hohen Schreib/Lösch-Lebensdauer (Schreib/Lösch-Zyklus-Stabilität) sein.
  • Ein herkömmliches eingebettete-Flash(embedded flash, eFlash)-Zelle-Konzept gemäß dem Stand der Technik, welches für niedrige Speicherdichten optimiert ist, ist die so genannte SST-ESF-1-Zelle, welche in 15 gezeigt ist.
  • Die in 15 gezeigte Flashzelle 1500 enthält eine Source 1502 und einen Drain 1503, welche in einem Substrat 1501 ausgebildet sind. Eine isolierende Schicht 1505 ist ausgebildet auf einem Kanalbereich 1504, welcher in dem Substrat 1501 zwischen der Source 1502 und dem Drain 1503 ausgebildet ist, sowie auf der Source 1502. Die Flashzelle 1500 basiert auf einem Split-Gate-Konzept, wobei ein erstes Polysilizium-Gate 1506 („Poly 1”) in der isolierenden Schicht 1505 ausgebildet ist, und ein zweites Polysilizium-Gate 1507 („Poly 2”) auf der isolierenden Schicht 1505 ausgebildet ist und das erste Polysilizium-Gate 1506 teilweise überlappt, wobei die beiden Gates 1506, 1507 mittels der isolierenden Schicht 1505 voneinander elektrisch isoliert sind.
  • Die Flashzelle 1500 hat die folgenden Eigenschaften:
    • i) Relativ geringe Lebensdauer (10k bis 100k Zyklen) bedingt durch den verwendeten Feld-verbesserten-Poly/Poly-Löschmechanismus;
    • ii) Das Split-Gate-Konzept erfordert eine hohe Overlay-Genauigkeit bei Lithografieprozessen;
    • iii) Die Skalierbarkeit der Zelle ist relativ begrenzt bedingt durch die benötigte große Source-Unterdiffusion.
  • US 2005/0 224 858 A1 beschreibt einen nicht-flüchtigen Speicher mit einem Substrat, einer Vielzahl von Gate-Strukturen, einer Vielzahl von Auswähl-Gate-Strukturen, Spacern und Source/Drain-Bereichen. Jede Gate-Struktur auf dem Substrat weist eine untere dielektrische Schicht, eine Elektronenfängerschicht, eine obere dielektrische Schicht, ein Steuer-Gate und eine Deckschicht auf. Die Auswähl-Gate-Strukturen sind an einer Seite der jeweiligen Gate-Struktur angeordnet. Jede Auswähl-Gate-Struktur weist ein Auswähl-Gate-Dielektrikum und ein Auswähl-Gate auf.
  • US 5 978 276 A beschreibt einen nichtflüchtigen Speicher mit einer Zelle, die in einer Dreifachwanne ausgebildet ist.
  • US 5 963 476 A beschreibt eine Dreifachwannen-Flash-Speicherzelle sowie das Vorprogrammieren der Zelle mittels Fowler-Nordheim-Tunnels.
  • US 6 291 297 B1 beschreibt eine Flash-Speicherzelle mit selbstjustierten Gates.
  • US 2002/0 057 600 A1 beschreibt eine Halbleiterspeichervorrichtung, bei der das Potential eines Halbleitersubstrats sowie die Potentiale einer Vielzahl von Wortleitungen mittels eines Verstärkungsschaltkreises auf eine Löschspannung angehoben werden, und nachfolgend das Potential einer Wortleitung, die von einem Wortleitungsauswahlschaltkreis ausgewählt wurde, abgesenkt wird, wenn Daten einer Speicherzelle gelöscht werden.
  • Ein der Erfindung zugrunde liegendes Problem besteht darin, ein robustes Speicherzellenkonzept, welches mit geringer Komplexität hinsichtlich des Moduldesigns und dadurch mit geringem Modulflächen-Overhead realisiert werden kann, bereitzustellen.
  • Das Problem wird gelöst durch eine Speicherzellenanordnung, ein Verfahren zum Steuern einer Speicherzelle, ein Speicherarray, ein Verfahren zum Betreiben eines Speicherarrays sowie eine elektronische Vorrichtung mit den Merkmalen gemäß den unabhängigen Patentansprüchen. Beispielhafte Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen beschrieben.
  • In den Zeichnungen bezeichnen gleiche oder ähnliche Bezugszeichen im Allgemeinen dieselben Teile innerhalb der unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, die Betonung liegt stattdessen im Allgemeinen darauf, die Prinzipien von Ausführungsbeispielen zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsbeispiele beschrieben unter Bezug auf die nachfolgenden Zeichnungen, in denen:
  • 1 eine Speicherzellenanordnung gemäß dem Stand der Technik;
  • 2 eine Speicherzellenanordnung gemäß einem Ausführungsbeispiel zeigt;
  • 3 eine Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel zeigt;
  • 4 ein Verfahren zum Steuern einer Speicherzelle gemäß einem anderen Ausführungsbeispiel zeigt;
  • 5 eine Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel zeigt;
  • 6 eine elektronische Vorrichtung gemäß einem anderen Ausführungsbeispiel zeigt;
  • 7 Programmier- und Löschmechanismen zeigt, welche verwendet werden zum Programmieren/Löschen einer Speicherzelle in einer Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel;
  • 8A eine Tabelle zeigt, welche Vorspannungs-Spannungen darstellt, die zum Programmieren einer Speicherzelle in einer Speicherzellenanordnung verwendet werden gemäß einem anderen Ausführungsbeispiel;
  • 8B eine Tabelle zeigt, welche Vorspannungs-Spannungen darstellt, die zum Löschen einer Speicherzelle in einer Speicherzellenanordnung verwendet werden gemäß einem anderen Ausführungsbeispiel;
  • 9 einen Löschmechanismus zeigt, welcher verwendet wird zum Löschen einer Speicherzelle in einer Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel;
  • 10 einen Löschmechanismus zeigt, welcher verwendet wird zum Löschen einer Speicherzelle in einer Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel;
  • 11 ein beispielhaftes Layout einer Speicherzelle gemäß einem anderen Ausführungsbeispiel zeigt;
  • 12A ein Speicherarray gemäß einem anderen Ausführungsbeispiel zeigt;
  • 12B ein Speicherarray gemäß einem anderen Ausführungsbeispiel zeigt;
  • 13 ein Verfahren zum Betreiben eines Speicherarrays gemäß einem anderen Ausführungsbeispiel zeigt;
  • 14 ein Betriebsschema für ein Speicherarray gemäß einem anderen Ausführungsbeispiel zeigt; und
  • 15 eine herkömmliche Flash-Speicherzelle gemäß dem Stand der Technik zeigt.
  • Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1 zeigt eine Speicherzellenanordnung 100' gemäß dem Stand der Technik.
  • Die Speicherzellenanordnung 100' weist ein Substrat 101 (zum Beispiel ein Halbleitersubstrat, beispielsweise ein Silizium-Substrat), auf. Eine erste Dotierungswanne 131 ist in dem Substrat 101 angeordnet, wie gezeigt. Die Speicherzellenanordnung 100' weist ferner mindestens eine Speicherzelle 100 auf. Die Speicherzelle 100 weist eine Ladung speichernde Speicherzellenstruktur 110 und eine Auswählstruktur 120 auf. Die Auswählstruktur 120 ist als eine Spacerstruktur ausgebildet, wie gezeigt. Die Ladung speichernde Speicherzellenstruktur 110 kann in und/oder über der ersten Dotierungswanne 131 angeordnet sein. Die Spacerstruktur kann zum Beispiel gebildet werden mittels eines Abscheidungsprozesses (zum Beispiel eines konformen Abscheidungsprozesses) eines Materials, gefolgt von einem Ätzprozess (zum Beispiel einem anisotropen Ätzprozess) des Materials.
  • Die Speicherzellenanordnung 100' weist ferner einen Steuerschaltkreis 150 auf, der mit der Speicherzelle 100 gekoppelt ist und eingerichtet ist, die Speicherzelle 100 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur 110 programmiert oder gelöscht wird mittels Ladens bzw. Entladens der Ladung speichernden Speicherzellenstruktur 110 über zumindest die erste Dotierungswanne 131. Mit anderen Worten können Ladungsträger (zum Beispiel Elektronen) in die Ladung speichernde Speicherzellenstruktur 110 über (via) die erste Dotierungswanne 131 eingebracht werden, wodurch die Ladung speichernde Speicherzellenstruktur 110 (bzw. die Speicherzelle 100) programmiert wird, und Ladungsträger (zum Beispiel Elektronen) welche in der Ladung speichernde Speicherzellenstruktur 110 gespeichert sind, können über (via) die erste Dotierungswanne 131 abfließen, wodurch die Ladung speichernde Speicherzellenstruktur 110 (bzw. die Speicherzelle 100) gelöscht wird.
  • Der Steuerschaltkreis 150 kann einen Löschschaltkreis aufweisen (nicht gezeigt). Der Löschschaltkreis kann so eingerichtet sein, dass er mindestens ein elektrisches Potential an der Speicherzelle 100 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 110 gespeichert sind, über zumindest die erste Dotierungswanne 131 abfließen. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 110 gelöscht werden, indem die Ladung speichernde Speicherzellenstruktur 110 über die erste Dotierungswanne 131 unter Verwendung des Löschschaltkreises entladen wird.
  • Der Steuerschaltkreis 150 kann einen Programmierschaltkreis aufweisen (nicht gezeigt). Der Programmierschaltkreis kann so eingerichtet sein, dass er mindestens ein elektrisches Potential an der Speicherzelle 100 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen) über (via) zumindest die erste Dotierungswanne 131 in die Ladung speichernde Speicherzellenstruktur 110 eingebracht (zum Beispiel injiziert) werden. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 110 programmiert werden, indem die Ladung speichernde Speicherzellenstruktur 110 über die erste Dotierungswanne 131 unter Verwendung des Programmierschaltkreises geladen wird.
  • Die erste Dotierungswanne 131 kann dotiert sein mit Dotierungsatomen eines ersten Leitfähigkeitstyps.
  • Die Speicherzelle 100 weist einen ersten Source/Drain-Bereich 102 und einen zweiten Source/Drain-Bereich 103 auf, welche in dem ersten Wannenbereich 131 ausgebildet sind, sowie einen Kanalbereich 104, welcher zwischen dem ersten Source/Drain-Bereich 102 und dem zweiten Source/Drain-Bereich 103 in dem ersten Wannenbereich 131 ausgebildet ist. Der erste Source/Drain-Bereich 102 ist nahe (proximal zu) der Auswählstruktur 120 ausgebildet, während der zweite Source/Drain-Bereich 103 fern von der Auswählstruktur 120 ausgebildet ist. Mit anderen Worten liegt der erste Source/Drain-Bereich 102 näher zu der Auswählstruktur 120 als der zweite Source/Drain-Bereich 103.
  • Die Ladung speichernde Speicherzellenstruktur 110 und die Auswählstruktur 120 sind benachbart zueinander sowie über dem Kanalbereich 104 ausgebildet, wobei die Ladung speichernde Speicherzellenstruktur 110 und die Auswählstruktur 120 voneinander elektrisch isoliert sein können (zum Beispiel mittels einer oder mehrerer isolierender bzw. dielektrischer Schichten) und von dem Substrat 101 elektrisch isoliert sein können (zum Beispiel mittels einer oder mehrerer isolierender bzw. dielektrischer Schichten).
  • Der erste Source/Drain-Bereich 102 und der zweite Source/Drain-Bereich 103 können dotiert sein mit Dotierungsatomen eines zweiten Leitfähigkeitstyps, der von dem ersten Leitfähigkeitstyp verschieden ist.
  • Der erste Leitfähigkeitstyp kann ein p-Typ-Leitfähigkeitstyp sein, und der zweite Leitfähigkeitstyp kann ein n-Typ-Leitfähigkeitstyp sein. Mit anderen Worten kann die erste Dotierungswanne 131 p-dotiert sein und die Source/Drain-Bereiche 102, 103 können n-dotiert sein (zum Beispiel n+-dotiert).
  • Der Steuerschaltkreis 150 (zum Beispiel ein Löschschaltkreis des Steuerschaltkreises) kann so eingerichtet sein, dass er die Speicherzelle 100 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 110 gelöscht wird, derart, dass die Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 110 gespeichert sind, abfließen (mit anderen Worten, abgeleitet werden) über die erste Dotierungswanne 131 und/oder über das Substrat 101.
  • Der Steuerschaltkreis 150 (zum Beispiel der Löschschaltkreis) kann so eingerichtet sein, dass er die Speicherzelle 100 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 110 gelöscht wird gemäß einem Fowler-Nordheim-Löschen. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 110 gelöscht werden mittels eines Fowler-Nordheim-(FN)-Tunnel-Löschmechanismus, zum Beispiel mittels FN-Elektronen-Tunnelns. Mit noch anderen Worten ausgedrückt kann der Steuerschaltkreis 150 (zum Beispiel der Löschschaltkreis) so eingerichtet sein, dass er die Speicherzelle 100 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 110 gelöscht wird mittels Fowler-Nordheim-Löschens über die erste Dotierungswanne 131.
  • Die Ladung speichernde Speicherzellenstruktur 110 kann eine nicht-flüchtige Ladung speichernde Speicherzellenstruktur sein.
  • Die Ladung speichernde Speicherzellenstruktur 110 kann eine Floating-Gate-Speicherzellenstruktur sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 110 einen Schichtstapel aufweisen, welcher aufweist eine erste Schicht 111, welche als ein Floating-Gate (zum Beispiel als ein Polysilizium-Floating-Gate) eingerichtet sein kann, und zumindest teilweise über dem Kanalbereich 104 angeordnet ist, sowie eine zweite Schicht 112, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über dem Floating-Gate angeordnet sein kann. Alternativ kann die zweite Schicht 112 als eine Wortleitung (WL) eingerichtet sein. Die zweite Schicht (zum Beispiel das Steuer-Gate) kann von der ersten Schicht 111 (zum Beispiel dem Floating-Gate) elektrisch isoliert sein mittels einer oder mehrerer isolierender bzw. dielektrischer Schichten.
  • Die Ladung speichernde Speicherzellenstruktur 110 kann eine Ladungsfänger-Speicherzellenstruktur (Charge-Trapping-Speicherzellenstruktur) sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 110 einen Schichtstapel aufweisen, welcher aufweist eine erste Schicht 111, welche als eine Ladungsfängerschicht (zum Beispiel als ein Oxid-Nitrid-Oxid-(ONO)-Schichtstapel) eingerichtet sein kann und zumindest teilweise über dem Kanalbereich 104 angeordnet ist, sowie eine zweite Schicht 112, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über der Ladungsfängerschicht angeordnet sein kann. Alternativ kann die zweite Schicht 112 als eine Wortleitung (WL) eingerichtet sein.
  • Die Speicherzelle 100 kann als eine Flash-Speicherzelle eingerichtet sein, zum Beispiel als eine eingebettete Flash-Speicherzelle.
  • Der Steuerschaltkreis 150 (zum Beispiel ein Programmierschaltkreis des Steuerschaltkreises) kann so eingerichtet sein, dass er die Speicherzelle 100 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 110 programmiert wird unter Verwendung eines Source-seitigen Injektionsmechanismus (Source-Side-Injection-(SSI)-Mechanismus).
  • Die Speicherzellenanordnung 100' kann ferner eine erste Wortleitungsstruktur aufweisen, die mit der Speicherzelle 100 und dem Steuerschaltkreis 150 gekoppelt sein kann sowie eine zweite Wortleitungsstruktur, die mit einer anderen Speicherzelle, welche eine andere Ladung speichernde Speicherzellenstruktur aufweist, gekoppelt sein kann. Der Steuerschaltkreis 150 (zum Beispiel ein Löschschaltkreis des Steuerschaltkreises) kann so eingerichtet sein, dass er eine Wortleitung-Hemmspannung an der zweiten Wortleitung und damit an der anderen Ladung speichernden Speicherzellenstruktur bereitstellt, wenn die Ladung speichernde Speicherzellenstruktur 110 der Speicherzelle 100 gelöscht wird.
  • Die Wortleitung-Hemmspannung kann im Wesentlichen gleich sein zu einer Spannung, welche an dem Substrat 101 und/oder an der ersten Dotierungswanne 131 bereitgestellt wird.
  • Die Wortleitung-Hemmspannung kann niedriger sein als eine Spannung, welche an dem Substrat 101 und/oder an der ersten Dotierungswanne 131 bereitgestellt wird.
  • Die Auswählstruktur 120 weist ein Auswähl-Gate 121 auf, dass als ein Abstandshalter (Spacer) eingerichtet ist und lateral in einem Abstand zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur 110 angeordnet ist, wie gezeigt. Mit anderen Worten ist das Auswähl-Gate 121 als ein Seitenwandspacer über einer Seitenwand der Ladung speichernden Speicherzellenstruktur 110 ausgebildet. Das Auswähl-Gate 121 kann auch als Spacer-Auswähl-Gate bezeichnet werden.
  • 2 zeigt eine Speicherzellenanordnung 200' gemäß einem Ausführungsbeispiel.
  • Die Speicherzellenanordnung 200' weist auf ein Substrat 201 (zum Beispiel ein Halbleitersubstrat, zum Beispiel ein Siliziumsubstrat), eine erste Dotierungswanne 231 und eine zweite Dotierungswanne 232, wobei die erste Dotierungswanne 231 in der zweiten Dotierungswanne 232 angeordnet ist und die zweite Dotierungswanne 232 in dem Substrat 201 angeordnet ist. Die Speicherzellenanordnung 200' weist ferner mindestens eine Speicherzelle 200 auf. Die Speicherzelle 200 weist eine Ladung speichernde Speicherzellenstruktur 210 und eine Auswählstruktur 220 auf. Die Auswählstruktur 220 ist als eine Spacerstruktur ausgebildet, wie gezeigt. Die Ladung speichernde Speicherzellenstruktur 210 ist in und/oder über der ersten Dotierungswanne 231 angeordnet. Die Speicherzellenanordnung 200' weist ferner einen Steuerschaltkreis 250 auf, der mit der Speicherzelle 200 gekoppelt ist und so eingerichtet ist, dass er die Speicherzelle 200 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 210 programmiert oder gelöscht wird mittels Ladens bzw. Entladens der Ladung speichernden Speicherzellenstruktur 210 über zumindest die erste Dotierungswanne 231. Mit anderen Worten können Ladungsträger (zum Beispiel Elektronen) in die Ladung speichernde Speicherzellenstruktur 210 über die erste Dotierungswanne 231 eingebracht werden, wodurch die Ladung speichernde Speicherzellenstruktur 210 (bzw. die Speicherzelle 200) programmiert wird, und Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 210 gespeichert sind, können über die erste Dotierungswanne 231 abfließen (anders ausgedrückt abgeleitet werden), wodurch die Ladung speichernde Speicherzellenstruktur 210 bzw. die Speicherzelle 200 gelöscht wird.
  • Gemäß einer Ausgestaltung kann der Steuerschaltkreis 250 einen Löschschaltkreis 251 aufweisen, wie gezeigt. Der Löschschaltkreis 251 kann so eingerichtet sein, dass er mindestens ein elektrisches Potential an der Speicherzelle 200 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 210 gespeichert sind, über zumindest die erste Dotierungswanne 231 abfließen. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 210 gelöscht werden, indem die Ladung speichernde Speicherzellenstruktur 210 über die erste Dotierungswanne 231 unter Verwendung des Löschschaltkreises 251 entladen wird.
  • Gemäß einer anderen Ausgestaltung kann der Steuerschaltkreis 250 einen Programmierschaltkreis 252 aufweisen, wie gezeigt. Der Programmierschaltkreis 252 kann so eingerichtet sein, dass er mindestens ein elektrisches Potential an der Speicherzelle 200 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen) in die Ladung speichernde Speicherzellenstruktur 210 über zumindest die erste Dotierungswanne 231 eingebracht (mit anderen Worten, injiziert) werden. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 210 programmiert werden, indem die Ladung speichernde Speicherzellenstruktur 210 über die erste Dotierungswanne 231 unter Verwendung des Programmierschaltkreises 252 geladen wird.
  • Anschaulich weist die Speicherzellenanordnung 200' gemäß dem in 2 gezeigten Ausführungsbeispiel eine Dreifach-Wannenstruktur (triple-well structure) auf mit einer ersten Dotierungswanne 231 und einer zweiten Dotierungswanne 232, wobei die erste Dotierungswanne 231 in der zweiten Dotierungswanne 232 angeordnet ist und die zweite Dotierungswanne 232 in dem Substrat 201 angeordnet ist.
  • Gemäß einer Ausgestaltung kann die erste Dotierungswanne 231 dotiert sein mit Dotierungsatomen eines ersten Leitfähigkeitstyps.
  • Gemäß einer anderen Ausgestaltung kann die zweite Dotierungswanne 232 dotiert sein mit Dotierungsatomen eines zweiten Leitfähigkeitstyps, welcher von dem ersten Leitfähigkeitstyps verschieden ist.
  • Gemäß einer anderen Ausgestaltung kann das Substrat 201 dotiert sein mit Dotierungsatomen des ersten Leitfähigkeitstyps.
  • Wie in 2 gezeigt, kann gemäß einigen Ausgestaltungen die Speicherzelle 200 einen ersten Source/Drain-Bereich 202 und einen zweiten Source/Drain-Bereich 203 aufweisen, welche in dem ersten Wannenbereich 231 (erster Dotierungswanne 231) ausgebildet sind, sowie einen Kanalbereich 204, welcher zwischen dem ersten Source/Drain-Bereich 202 und dem zweiten Source/Drain-Bereich 203 in den ersten Wannenbereich 231 (ersten Dotierungswanne 231) ausgebildet ist.
  • Gemäß einigen Ausgestaltungen können die Ladung speichernde Speicherzellenstruktur 210 und die Auswählstruktur 220 benachbart zueinander sowie über dem Kanalbereich 204 ausgebildet sein, wobei die Ladung speichernde Speicherzellenstruktur 210 und die Auswählstruktur 220 elektrisch voneinander isoliert sind (zum Beispiel mittels einer oder mehrerer isolierender Schichten) und von dem Kanalbereich 204 elektrisch isoliert sind (zum Beispiel mittels einer oder mehrerer isolierender Schichten).
  • Gemäß einer Ausgestaltung können der erste Source/Drain-Bereich 202 und der Source/Drain-Bereich 203 dotiert sein mit Dotierungsatomen des zweiten Leitfähigkeitstyps.
  • Gemäß einer Ausgestaltung kann der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp sein, und der zweite Leitfähigkeitstyp kann ein n-Leitfähigkeitstyp sein. Mit anderen Worten kann gemäß dieser Ausgestaltung die erste Dotierungswanne 231 p-dotiert sein, und die zweite Dotierungswanne 232 kann n-dotiert sein. In diesem Fall kann das Substrat 201 ebenfalls p-dotiert sein, und die Speicherzelle 200 kann n-dotierte (zum Beispiel n+-dotierte gemäß einer Ausgestaltung) Source/Drain-Bereiche 202, 203 aufweisen.
  • Gemäß einer anderen Ausgestaltung kann der Löschschaltkreis 251 so eingerichtet sein, dass er dasselbe elektrische Potential an der ersten Dotierungswanne 231 und an der zweiten Dotierungswanne 232 bereitstellt.
  • Gemäß einer Ausgestaltung kann der Löschschaltkreis 251 so eingerichtet sein, dass er die Speicherzelle 200 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 210 gelöscht wird, derart, dass die Ladungsträger über die erste Dotierungswanne 231 und/oder über die zweite Dotierungswanne 232 und/oder über das Substrat 201 abfließen (anders ausgedrückt abgeleitet werden).
  • Gemäß einer anderen Ausgestaltung kann der Löschschaltkreis 251 so eingerichtet sein, dass er die Speicherzelle 200 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 210 gelöscht wird gemäß einem Fowler-Nordheim-Löschen. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 210 mittels eines Fowler-Nordheim-(FN)-Tunnel-Löschmechanismus gelöscht werden, zum Beispiel FN-Elektronen-Tunnelns. Noch anders ausgedrückt kann der Löschschaltkreis 251 so eingerichtet sein, dass er die Speicherzelle 200 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 210 gelöscht wird gemäß einem Fowler-Nordheim-Löschen über zumindest die erste Dotierungswanne 231.
  • Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 210 eine nicht-flüchtige Ladung speichernde Speicherzellenstruktur sein.
  • Gemäß einer Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 210 eine Floating-Gate-Speicherzellenstruktur sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 210 einen Schichtstapel aufweisen, welcher eine erste Schicht 211 aufweist, welche als ein Floating-Gate eingerichtet sein kann (zum Beispiel als ein Polysilizium-Floating-Gate) und zumindest teilweise über dem Kanalbereich 204 angeordnet sein kann, sowie eine zweite Schicht 212, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über dem Floating-Gate angeordnet sein kann. Alternativ kann die zweite Schicht 212 als eine Wortleitung (WL) eingerichtet sein.
  • Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 210 eine Ladungsfänger-Speicherzellenstruktur sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 210 einen Schichtstapel aufweisen, welcher eine erste Schicht 211 aufweist, welche als eine Ladungsfängerschicht (zum Beispiel als ein Oxid-Nitrid-Oxid-(ONO)-Schichtstapel) eingerichtet sein kann und zumindest teilweise über dem Kanalbereich 204 angeordnet ist, sowie eine zweite Schicht 212, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über der Ladungsfängerschicht angeordnet sein kann. Alternativ kann die zweite Schicht 212 als eine Wortleitung (WL) eingerichtet sein.
  • Gemäß einer Ausgestaltung kann die Speicherzelle 200 als eine Flash-Speicherzelle eingerichtet sein, zum Beispiel als eine eingebettete Flash-Speicherzelle.
  • Gemäß einer anderen Ausgestaltung kann der Programmierschaltkreis 252 so eingerichtet sein, dass er die Speicherzelle 200 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 210 programmiert wird unter Verwendung eines Source-seitigen Injektionsmechanismus (source-side injection (SSI)).
  • Gemäß einer anderen Ausgestaltung kann die Speicherzellenanordnung 200' ferner eine erste Wortleitungsstruktur aufweisen, welche mit der Speicherzelle 200 und dem Steuerschaltkreis 250 (zum Beispiel mit dem Löschschaltkreis 251 gemäß einer Ausgestaltung) gekoppelt sein kann, sowie eine zweite Wortleitungsstruktur, welche mit einer anderen Speicherzelle, die eine andere Ladung speichernde Speicherzellenstruktur aufweist, gekoppelt sein kann. Der Steuerschaltkreis 250 (zum Beispiel der Löschschaltkreis 251 gemäß einer Ausgestaltung) kann so eingerichtet sein, dass er eine Wortleitung-Hemmspannung an der zweiten Wortleitungsstruktur und dadurch an der anderen Ladung speichernden Speicherzellenstruktur bereitstellt, wenn die Ladung speichernde Speicherzellenstruktur 210 der Speicherzelle 200 gelöscht wird.
  • Gemäß einer anderen Ausgestaltung kann die Wortleitung-Hemmspannung im Wesentlichen gleich sein zu einer Spannung, welche an der ersten Dotierungswanne 231 und/oder an der zweiten Dotierungswanne 232 und/oder an dem Substrat 201 bereitgestellt wird.
  • Gemäß einer anderen Ausgestaltung kann die Wortleitung-Hemmspannung niedriger sein als eine Spannung, welche an der ersten Dotierungswanne 231 und/oder an der zweiten Dotierungswanne 232 und/oder an dem Substrat 201 bereitgestellt wird.
  • Die Auswählstruktur 220 weist ein Auswähl-Gate 221 auf, welches als ein Abstandshalter (Spacer) eingerichtet ist und seitlich (lateral) einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur 210, wie in 2 gezeigt. Mit anderen Worten ist das Auswähl-Gate 221 als ein Seitenwandspacer über einer Seitenwand der Ladung speichernden Speicherzellenstruktur 210 ausgebildet. Das Auswähl-Gate 221 kann auch als Spacer-Auswähl-Gate bezeichnet werden.
  • Gemäß einer Ausgestaltung kann der Source/Drain-Bereich, welcher sich nahe (proximal zu) der Auswählstruktur 220 befindet (der erste Source/Drain-Bereich 202 gemäß dem in 2 gezeigten Ausführungsbeispiel), mit einer gemeinsamen Bitleitung gekoppelt sein. Mit anderen Worten kann das Spacer-Auswähl-Gate 221 ausgebildet sein an einer Seitenwand der Ladung speichernden Speicherzellenstruktur 210, welche Seitenwand einem Source/Drain-Bereich (der Speicherzelle 200) gegenüberliegt, der mit einer gemeinsamen Bitleitung verbunden ist. Die gemeinsame Bitleitung kann mit einer Vielzahl von Source/Drain-Bereichen (von einer Vielzahl von Speicherzellen) gekoppelt sein, wobei jeder einzelne der Source/Drain-Bereiche sich jeweils nahe (proximal zu) einer Auswählstruktur einer jeweiligen Speicherzelle befindet.
  • 3 zeigt eine Speicherzellenanordnung 300' gemäß einem anderen Ausführungsbeispiel.
  • Die Speicherzellenanordnung 300' weist auf ein Substrat 301, eine erste Dotierungswanne 331, eine zweite Dotierungswanne 332 und eine dritte Dotierungswanne 333, wobei die erste Dotierungswanne 331 in der zweiten Dotierungswanne 332 angeordnet ist, wobei die zweite Dotierungswanne 332 in der dritten Dotierungswanne 333 angeordnet ist, und wobei die dritte Dotierungswanne 333 in dem Substrat 301 angeordnet ist. Anschaulich weist die Speicherzellenanordnung 300' eine Vierfach-Wannenstruktur (auch bezeichnet als Quadrupel-Wannenstruktur oder Quattro-Wannenstruktur) mit einer ersten Dotierungswanne 331, einer zweiten Dotierungswanne 332 und einer dritten Dotierungswanne 333, wobei die erste Dotierungswanne 331 in der zweiten Dotierungswanne 332 angeordnet ist, die zweite Dotierungswanne 332 in der dritten Dotierungswanne angeordnet ist, und die dritte Dotierungswanne 333 in dem Substrat 301 angeordnet ist.
  • Gemäß einer Ausgestaltung kann die erste Dotierungswanne 331 dotiert sein mit Dotierungsatomen eines ersten Leitfähigkeittyps, und die zweite Dotierungswanne 332 kann dotiert sein mit Dotierungsatomen eines zweiten Leitfähigkeitstyps, welcher von dem ersten Leitfähigkeittyp verschieden ist.
  • Gemäß einer Ausgestaltung kann die dritte Dotierungswanne 333 dotiert sein mit Dotierungsatomen des ersten Leitfähigkeitstyps.
  • Gemäß einer Ausgestaltung kann das Substrat 301 dotiert sein mit Dotierungsatomen des zweiten Leitfähigkeitstyps, d. h. desselben Leitfähigkeitstyps wie die Dotierungsatome der zweiten Dotierungswanne 332. Die Speicherzellenanordnung 300' weist ferner mindestens eine Speicherzelle 300 auf, welche eine Ladung speichernde Speicherzellenstruktur 310 und eine Auswählstruktur 320 aufweist. Die Speicherzellenanordnung 300' weist ferner einen Steuerschaltkreis 350 auf, welcher mit der Speicherzelle 300 gekoppelt ist und so eingerichtet ist, dass er die Speicherzelle 300 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 310 programmiert oder gelöscht wird mittels Ladens beziehungsweise Entladens der Ladung speichernden Speicherstruktur 310 über zumindest die erste Dotierungswanne 331.
  • Gemäß einer Ausgestaltung kann der Steuerschaltkreis 350 einen Löschschaltkreis 351 aufweisen (wie in 3 gezeigt), welcher so eingerichtet sein kann, dass er mindestens ein elektrisches Potential an der Speicherzelle 300 bereitstellt, derart, dass Ladungsträger (Elektronen), welche in der Ladung speichernden Speicherstruktur 310 gespeichert sind, über zumindest die erste Dotierungswanne 331 abfließen. Gemäß einigen Ausgestaltungen können die gespeicherten Ladungsträger über die Dotierungswannen 331, 332, 333 und das Substrat 301 abfließen (mit anderen Worten, abgeleitet werden). Gemäß einer Ausgestaltung kann die Speicherzelle 300 gelöscht werden unter Verwendung eines Fowler-Nordheim-Wannen-Löschmechanismus.
  • Gemäß einer anderen Ausgestaltung kann der Steuerschaltkreis 350 einen Programmierschaltkreis 352 aufweisen (wie in 3 gezeigt), welcher so eingerichtet sein kann, dass er mindestens ein elektrisches Potential an der Speicherzelle 300 bereitstellt, derart, dass Ladungsträger (Elektronen) über zumindest die erste Dotierungswanne 331 in die Ladung speichernde Speicherzellenstruktur 310 eingebracht (injiziert) werden. Die Ladungsträger werden in die Ladung speichernde Speicherzellenstruktur 310 eingebracht unter Verwendung eines Source-seitigen Injektionsmechanismus (source-side injection, SSI).
  • Gemäß einer Ausgestaltung kann der erste Leitfähigkeitstyp ein p-Typ-Leitfähigkeitstyp sein und der zweite Leitfähigkeitstyp kann ein n-Typ-Leitfähigkeitstyp sein. Mit anderen Worten kann gemäß dieser Ausgestaltung die erste Dotierungswanne 331 p-dotiert sein, und die zweite Dotierungswanne 332 kann n-dotiert sein, die dritte Dotierungswanne 333 kann ebenfalls p-dotiert sein und das Substrat kann n-dotiert sein. Die Speicherzelle 300 kann ferner einen ersten Source/Drain-Bereich 302 und einen zweiten Source/Drain-Bereich 303 sowie einen Kanalbereich 304 aufweisen, welche in der ersten Dotierungswanne 331 ausgebildet sind, wie gezeigt.
  • Gemäß einigen Ausgestaltungen können die Ladung speichernde Speicherzellenstruktur 310 und die Auswählstruktur 320 benachbart zueinander und über dem Kanalbereich 304 ausgebildet sein, wobei die Ladung speichernde Speicherzellenstruktur 310 und die Auswählstruktur 320 voneinander elektrisch isoliert sein können (zum Beispiel mittels einer oder mehrerer isolierender Schichten) und von dem Kanalbereich 304 elektrisch isoliert sein können (zum Beispiel mittels einer oder mehrerer isolierender Schichten).
  • Gemäß einer Ausgestaltung können der erste Source/Drain-Bereich 302 und der zweite Source/Drain-Bereich 303 dotiert sein mit Dotierungsatomen des zweiten Leitfähigkeitstyp, zum Beispiel n-dotiert (zum Beispiel n+-dotiert gemäß einer Ausgestaltung).
  • Gemäß einer anderen Ausgestaltung kann der Löschschaltkreis 351 so eingerichtet sein, dass er dasselbe elektrische Potential an der ersten Dotierungswanne 331, an der zweiten Dotierungswanne 332 und an der dritten Dotierungswanne 333 bereitstellt.
  • Gemäß einer Ausgestaltung kann der Löschschaltkreis 351 so eingerichtet sein, dass er die Speicherzelle 300 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 310 gelöscht wird, derart, dass die Ladungsträger über die erste Dotierungswanne 331 und/oder über die zweite Dotierungswanne 332 und/oder über die dritte Dotierungswanne 333 und/oder über das Substrat 301 abfließen.
  • Gemäß einer anderen Ausgestaltung kann der Löschschaltkreis 351 so eingerichtet sein, dass er die Speicherzelle 300 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur gelöscht wird, gemäß einem Fowler-Nordheim-Löschen. Mit anderen Worten kann die Ladung speichernde Speicherzellenstruktur 310 gelöscht werden mittels eines Fowler-Nordheim-(FN)-Tunnel-Löschmechanismus, zum Beispiel mittels FN-Elektronen-Tunnelns. Noch anders ausgedrückt kann der Löschschaltkreis 351 so eingerichtet sein, dass er die Speicherzelle 300 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 310 gelöscht wird gemäß Fowler-Nordheim-Löschen über zumindest die erste Dotierungswanne 331.
  • Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur eine nicht-flüchtige Ladung speichernde Speicherzellenstruktur sein.
  • Gemäß einer Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 310 eine Floating-Gate Speicherzellenstruktur sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 310 einen Schichtstapel aufweisen, welcher aufweist eine erste Schicht 311, welche als ein Floating-Gate eingerichtet sein kann (zum Beispiel als ein Polysilizium Floating-Gate) und zumindest teilweise über dem Kanalbereich 304 angeordnet ist, sowie eine zweite Schicht 312, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über dem Floating-Gate angeordnet sein kann. Alternativ kann die zweite Schicht 312 als eine Wortleitung (WL) eingerichtet sein.
  • Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 310 eine Ladungsfänger-Speicherzellenstruktur sein. In diesem Fall kann die Ladung speichernde Speicherzellenstruktur 310 einen Schichtstapel aufweisen, welcher aufweist eine erste Schicht 311, welche als eine Ladungsfängerschicht eingerichtet sein kann (zum Beispiel als ein Oxid-Nitrid-Oxid-(ONO)-Schichtstapel) und zumindest teilweise über dem Kanalbereich 304 angeordnet ist, sowie eine zweite Schicht 312, welche als ein Steuer-Gate eingerichtet sein kann und zumindest teilweise über der Ladungsfängerschicht angeordnet sein kann. Alternativ kann die zweite Schicht 312 als eine Wortleitung (WL) eingerichtet sein.
  • Gemäß einer Ausgestaltung kann die Speicherzelle 300 als eine Flash-Speicherzelle eingerichtet sein, zum Beispiel als eine eingebetete Flash-Speicherzelle.
  • Gemäß einer anderen Ausgestaltung kann der Programmierschaltkreis 352 so eingerichtet sein, dass er die Speicherzelle 300 steuert, derart, dass die Ladung speichernde Speicherzellenstruktur 310 programmiert werden kann unter Verwendung eines Source-seitigen Injektionsmechanismus (source-side injection (SSI)).
  • Gemäß einer anderen Ausgestaltung kann die Speicherzellenanordnung 300' ferner eine erste Wortleitungsstruktur aufweisen, welche mit der Speicherzelle 300 und dem Steuerschaltkreis 350 (zum Beispiel mit dem Löschschaltkreis 351 gemäß einer Ausgestaltung) gekoppelt sein kann sowie eine zweite Wortleitungsstruktur, welche mit einer anderen Speicherzelle, welche eine andere Ladung speichernde Speicherzellenstruktur aufweist, gekoppelt sein kann. Der Steuerschaltkreis 350 (zum Beispiel der Löschschaltkreis 351 gemäß einer Ausgestaltung) kann so eingerichtet sein, dass er eine Wortleitung-Hemmspannung an der zweiten Wortleitung und dadurch an der anderen Ladung speichernden Speicherzellenstruktur bereitstellt, wenn die Ladung speichernde Speicherzellenstruktur 310 der Speicherzelle 300 gelöscht wird.
  • Gemäß einer anderen Ausgestaltung kann die Wortleitung-Hemmspannung im Wesentlichen gleich sein zu einer Spannung, welche an der ersten Dotierungswanne 331 und/oder an der zweiten Dotierungswanne 332 und/oder an der dritten Dotierungswanne 333 und/oder an dem Substrat 301 bereitgestellt wird.
  • Gemäß einer anderen Ausgestaltung kann die Wortleitung-Hemmspannung niedriger sein als eine Spannung, welche an der ersten Dotierungswanne 331 und/oder an der zweiten Dotierungswanne und/oder an der dritten Dotierungswanne 333 und/oder an dem Substrat 301 bereitgestellt wird.
  • Die Auswählstruktur 320 weist ein Auswähl-Gate 321 auf, welches als ein Abstandshalter (Spacer) eingerichtet ist und lateral einen Abstand zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur 310 aufweist, wie in 3 gezeigt. Mit anderen Worten ist das Auswähl-Gate 321 als ein Seitenwandspacer über einer Seitenwand der Ladung speichernden Speicherzellenstruktur 310 ausgebildet sein. Das Auswähl-Gate 321 kann auch als Spacer-Auswähl-Gate bezeichnet werden. Gemäß einer Ausgestaltung kann der Source/Drain-Bereich, welcher sich nahe (proximal zu) der Auswählstruktur 320 befindet (der erste Source/Drain-Bereich 302 gemäß dem in 3 gezeigten Ausführungsbeispiel), mit einer gemeinsamen Bitleitung gekoppelt sein. Mit anderen Worten kann das Spacer-Auswähl-Gate 321 an einer Seitenwand der Ladung speichernden Speicherzellenstruktur 310 ausgebildet sein, welche einem Source/Drain-Bereich der Speicherzelle 300 gegenüberliegt, der mit einer gemeinsamen Bitleitung gekoppelt ist. Die gemeinsame Bitleitung kann mit einer Vielzahl von Source/Drain-Bereichen (von einer Vielzahl von Speicherzellen) gekoppelt sein, wobei jeder einzelne der Source/Drain-Bereiche sich jeweils nahe (proximal zu) einer Auswählstruktur einer entsprechenden Speicherzelle befindet.
  • 4 zeigt ein Verfahren 400 zum Steuern einer Speicherzelle gemäß einem anderen Ausführungsbeispiel. Die mindestens eine Speicherzelle weist eine Ladung speichernde Speicherstruktur und eine Auswählstruktur auf. Die Auswählstruktur ist als eine Spacerstruktur ausgebildet, welche ein Auswähl-Gate aufweist, welches als ein Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur. Die Ladung speichernde Speicherzellenstruktur ist in und/oder über einer ersten Dotierungswanne angeordnet, welche Dotierungswanne in mindestens einer zusätzlichen Dotierungswanne angeordnet ist. Gemäß einer Ausgestaltung weist die mindestens eine zusätzliche Dotierungswanne eine zweite Dotierungswanne und eine dritte Dotierungswanne auf, wobei die erste Dotierungswanne in der zweiten Dotierungswanne angeordnet ist und die zweite Dotierungswanne in der dritten Dotierungswanne angeordnet ist.
  • In 402 wird die Ladung speichernde Speicherzellenstruktur programmiert oder gelöscht mittels Ladens beziehungsweise Entladens der Ladung speichernden Speicherzellenstruktur über zumindest die erste Dotierungswanne.
  • Gemäß einer Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur gelöscht werden, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur gespeichert sind, über zumindest die erste Dotierungswanne abfließen. Gemäß einer Ausgestaltung kann die Speicherzelle gelöscht werden mittels Fowler-Nordheim-Tunnels von Ladungsträgern von der Ladung speichernden Speicherzellenstruktur aus in die erste Dotierungswanne hinein. Die Speicherzelle wird programmiert mittels Source-seitiger Injektion von Ladungsträgern von der ersten Dotierungswanne aus in die Ladung speichernde Speicherzelle hinein.
  • 5 zeigt eine Speicherzellenanordnung 500' gemäß einem anderen Ausführungsbeispiel.
  • Die Speicherzellenanordnung 500' weist ein Substrat 501 und mindestens eine Speichereinrichtung 500 auf. Die Speichereinrichtung 500 weist eine Ladung speichernde Speichereinrichtung 510 und eine Auswähleinrichtung 520 auf. Die Speicherzellenanordnung 500' weist ferner eine erste Dotierungswanne 531 auf, welche in dem Substrat 501 angeordnet ist, wobei die Ladung speichernde Speichereinrichtung 510 in und/oder über der ersten Dotierungswanne 531 angeordnet ist. Ferner weist die Speicherzellenanordnung 500' mindestens eine zusätzliche Dotierungswanne 532 auf, welche in dem Substrat 501 angeordnet ist, wobei die erste Dotierungswanne 530 in der mindestens einen zusätzlichen Dotierungswanne 532 angeordnet ist. Gemäß einer Ausgestaltung weist die mindestens eine zusätzliche Dotierungswanne 532 eine zweite Dotierungswanne und eine dritte Dotierungswanne auf, wobei die erste Dotierungswanne 531 in der zweiten Dotierungswanne angeordnet ist und die zweite Dotierungswanne in der dritten Dotierungswanne angeordnet ist.
  • Die Speicherzellenanordnung 500' weist ferner eine Steuereinrichtung 550 auf, welche mit der Speichereinrichtung 500 gekoppelt ist und so eingerichtet ist, dass sie die Speichereinrichtung 500 steuert, derart, dass die Ladung speichernde Speichereinrichtung 510 programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speichereinrichtung 510 über zumindest die erste Dotierungswanne 531. Gemäß einer Ausgestaltung kann die Steuereinrichtung 550 eine Löscheinrichtung aufweisen, welche so eingerichtet ist, dass sie mindestens ein elektrisches Potential an der Speichereinrichtung 500 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speichereinrichtung 510 gespeichert sind, über zumindest die erste Dotierungswanne 531 abfließen. Gemäß einer anderen Ausgestaltung kann die Steuereinrichtung 550 eine Programmiereinrichtung aufweisen, welche so eingerichtet ist, dass sie mindestens ein elektrisches Potential an der Speichereinrichtung 500 bereitstellt, derart, dass Ladungsträger (zum Beispiel Elektronen) über zumindest die erste Dotierungswanne 531 in die Ladung speichernde Speichereinrichtung 510 eingebracht (zum Beispiel injiziert zu werden).
  • 6 zeigt eine elektronische Vorrichtung 680 gemäß einem anderen Ausführungsbeispiel.
  • Die elektronische Vorrichtung 680 weist eine Logik-Anordnung 640 auf, welche mindestens eine Logik-Vorrichtung 641 aufweist. Ferner weist die elektronische Vorrichtung 680 eine Speicherzellenanordnung 600' auf. Die Speicherzellenanordnung 600' weist ein Substrat 601 und mindestens eine Speicherzelle 600 auf. Die Speicherzelle 600 weist eine Ladung speichernde Speicherzellenstruktur 610 und eine Auswählstruktur 620 auf. Die Auswählstruktur 620 ist als eine Spacerstruktur ausgebildet. Die Speicherzellenanordnung 600' weist ferner eine erste Dotierungswanne 631 auf, welche in dem Substrat 601 angeordnet ist, wobei die Ladung speichernde Speicherzellenstruktur 610 in und/oder über der ersten Dotierungswanne 631 angeordnet ist. Ferner weist die Speicherzellenanordnung 600' mindestens eine zusätzliche Dotierungswanne 632 auf, welche in dem Substrat 601 angeordnet ist, wobei die erste Dotierungswanne 631 in der mindestens einen zusätzlichen Dotierungswanne 632 angeordnet ist. Gemäß einer Ausgestaltung weist die mindestens eine zusätzliche Dotierungswanne 632 eine zweite Dotierungswanne und eine dritte Dotierungswanne auf, wobei die erste Dotierungswanne 631 in der zweiten Dotierungswanne angeordnet ist und die zweite Dotierungswanne in der dritten Dotierungswanne angeordnet ist.
  • Die Speicherzellenanordnung 600' weist ferner einen Steuerschaltkreis 650 auf, welcher mit der Speicherzelle 650 gekoppelt ist und eingerichtet ist, die Speicherzelle 600 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur 610 programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur 610 über zumindest die erste Dotierungswanne 631.
  • Gemäß einer Ausgestaltung kann die Logik-Anordnung 640 mindestens eine programmierbare Logik-Vorrichtung (programmable logic device) aufweisen.
  • Gemäß einer Ausgestaltung kann der Steuerschaltkreis 650 einen Löschschaltkreis aufweisen, welcher eingerichtet sein kann, mindestens ein elektrisches Potential an der Speicherzelle 600 bereitzustellen, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 610 gespeichert sind, über zumindest die erste Dotierungswanne 631 abfließen beziehungsweise abgeleitet werden.
  • Gemäß einer anderen Ausgestaltung kann der Löschschaltkreis eingerichtet sein, die Speicherzelle 600 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur gelöscht werden kann mittels Fowler-Nordheim-Löschens über zumindest die erste Dotierungswanne 631.
  • Gemäß einer anderen Ausgestaltung kann der Steuerschaltkreis 650 einen Programmierschaltkreis aufweisen, welcher eingerichtet sein kann, mindestens ein elektrisches Potential an der Speicherzelle 600 bereitzustellen, derart, dass Ladungsträger (zum Beispiel Elektronen) über zumindest die erste Dotierungswanne 631 in die Ladung speichernde Speicherzellenstruktur 610 eingebracht werden. Gemäß einer Ausgestaltung kann der Programmierschaltkreis eingerichtet sein, die Speicherzelle 600 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur 610 programmiert wird unter Verwendung eines Source-seitigen Injektionsmechanismus (source-side injection (SSI)).
  • Die Spacerstruktur weist ein Auswähl-Gate auf, welches als ein Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur 610.
  • Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 610 eine Floating-Gate-Speicherzellenstruktur sein. Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 610 eine Ladungsfänger-Speicherzellenstruktur (Charge-Trapping-Speicherzellenstruktur) sein.
  • Gemäß einer anderen Ausgestaltung kann die Speicherzellenanordnung 600' eine Dreifach-Wannen-Struktur ähnlich der in 2 gezeigten aufweisen. Gemäß einer anderen Ausgestaltung kann die Speicherzellenanordnung 600' eine Vierfach-Wannen-Struktur ähnlich der in 3 gezeigten aufweisen. Alternativ kann die Speicherzellenanordnung 600' eine andere Struktur aufweisen, zum Beispiel eine andere Anzahl von Dotierungswannen.
  • Gemäß einer Ausgestaltung kann die elektronische Vorrichtung 680 als eine Chipkarten-Vorrichtung (smart card device) eingerichtet sein).
  • 7 veranschaulicht Programmier- und Löschmechanismen, welche verwendet werden zum Programmieren/Löschen einer Speicherzelle 700 in einer Speicherzelle 700 in einer Speicherzellenanordnung 700' gemäß einem Ausführungsbeispiel.
  • Die Speicherzelle 700 der Speicherzellenanordnung 700' ist in einer ähnlichen Weise eingerichtet wie die Speicherzelle 200 der Speicherzellenanordnung 200', welche im Zusammenhang mit 2 beschrieben wurde. Die Ladung speichernde Speicherzellenstruktur 210 ist in diesem Fall eingerichtet als eine Floating-Gate-Speicherzellenstruktur mit einer Stapelstruktur, welche ein Floating-Gate (SG) 211 aufweist und eine Wortleitung (WL) 212, welche über dem Floating-Gate 211 angeordnet ist und elektrisch von dem Floating-Gate 211 isoliert ist. Gemäß einer alternativen Ausgestaltung kann die Ladung speichernde Speicherstruktur 210 als eine Ladungsfänger-Speicherzellenstruktur eingerichtet sein, wie hierin oben geschrieben wurde.
  • Die Auswählstruktur 220 weist ein Auswähl-Gate auf (SG) 221 auf, welches eingerichtet ist als ein Spacer (zum Beispiel als ein Polysilizium-Spacer) der sich an der Seitenwand der Ladung speichernden Speicherzellenstruktur 210 (zum Beispiel an den Seitenwänden des Floating-Gates 211 und der Wortleitung 212) befindet. Außer der in 7 gezeigten Speicherzelle 700 kann die Speicherzellenanordnung 700' zusätzliche Speicherzellen aufweisen (nicht gezeigt in 7), zum Beispiel eine Mehrzahl oder eine Vielzahl von Speicherzellen, welche in ähnlicher Weise eingerichtet sein können wie die Speicherzelle 700. Gemäß einer Ausgestaltung können die Speicherzellen in einer regelmäßigen Array-Struktur in Zeilen und Spalten angeordnet sein (siehe zum Beispiel 12A oder 12B).
  • Die Speicherzellenanordnung 700' weist einen Steuerschaltkreis 750 auf. Gemäß einigen Ausgestaltungen kann der Steuerschaltkreis 750 einen Löschschaltkreis und/oder einen Programmierschaltkreis aufweisen, wie hierin oben beschrieben wurde. Der Steuerschaltkreis 750 der Speicherzellenanordnung 700' ist verbunden mit der Wortleitung 212, mit dem Auswähl-Gate 221, mit dem ersten Source/Drain-Bereich 202, und mit dem zweiten Source/Drain-Bereich 203 der Speicherzelle 700 (und möglicherweise mit anderen Speicherzellen der Speicherzellenanordnung 700', welche nicht in 7 gezeigt sind). Ferner ist der Steuerschaltkreis 750 verbunden mit der ersten Dotierungswanne 231, mit der zweiten Dotierungswanne 332, sowie mit dem Substrat 201.
  • Das Programmieren der Zelle 700 wird erreicht mittels Source-seitiger Injektion (source-side injektion, SSI) von Ladungsträgern (zum Beispiel Elektronen) aus dem Substrat 201 (zum Beispiel von einem in der ersten Dotierungswanne 231 ausgebildeten Kanalbereich 204 aus) in das Floating-Gate 211 hinein, wie es in 7 durch den Pfeil 770 dargestellt wird. Der Source-seitige Injektions-Programmiermechanismus kann erreicht werden mittels Anlegens geeigneter elektrischer Spannungen an den ersten Source/Drain-Bereich 202, den zweiten Source/Drain-Bereich 203, das Auswähl-Gate 221, und die Wortleitung 212, zum Beispiel mittels eines Programmierschaltkreises (nicht gezeigt in 7), welcher mit der Speicherzelle 700 gekoppelt ist (und möglicherweise mit anderen Speicherzellen der Speicherzellenanordnung 700', die in 7 nicht gezeigt sind).
  • Gemäß einer Ausgestaltung kann das Programmieren der Speicherzelle 700 erreicht werden, indem die Zelle 700 vorgespannt wird gemäß den Spannungen, welche in der in 8A gezeigten Tabelle 800 angegeben sind. Alle Werte in Tabelle 800 sind in Volt (V) angegeben.
  • In der Tabelle 800 bezeichnet ”Prog-SSI” ein Programmieren mittels eines Source-seitigen Injektionsmechanismus (source side injection), ”WLsel” bezeichnet eine Wortleitung, die mit einer ausgewählten Speicherzelle verbunden ist, ”SGsel” bezeichnet das Auswähl-Gate der ausgewählten Speicherzelle, ”BLsel” bezeichnet eine Bitleitung, die gekoppelt ist mit einem ersten Source/Drain-Bereich der ausgewählten Speicherzelle, welcher nahe (proximal) der Auswählstruktur der ausgewählten Speicherzelle sein kann, ”CLsel” bezeichnet eine Steuerleitung, die gekoppelt ist, mit einem zweiten Source/Drain-Bereich der ausgewählten Zelle, welcher fern von der Auswählstruktur der ausgewählten Speicherzelle sein kann, ”WLuns” bezeichnet eine Wortleitung, die mit einer nicht-ausgewählten Speicherzelle verbunden ist, ”SGuns” bezeichnet das Auswähl-Gate einer nicht-ausgewählten Speicherzelle, ”BLuns” bezeichnet eine Bitleitung, die verbunden ist mit einem ersten Source/Drain-Bereich der nicht-ausgewählten Speicherzelle, welcher nahe (proximal) der Auswählstruktur der nicht-ausgewählten Speicherzelle sein kann, ”CLuns” bezeichnet eine Steuerleitung, die verbunden ist mit einem zweiten Source/Drain-Bereich einer nicht-ausgewählten Speicherzelle, welcher fern von der Auswählstruktur der nicht-ausgewählten Speicherzelle sein kann, und ”MW” bezeichnet eine Matrix-Wanne (d. h., eine Wanne, in welcher sich das Flash-Zellen-Array befinden kann) oder alternativ das Substrat, wobei eine Bitleitung jeweils mit dem ersten Source/Drain-Bereich einer Speicherzelle verbunden sein kann.
  • Dadurch, dass die Speicherzelle 700 vorgespannt wird, indem die in den Spalten ”WLsel”, ”SGsel”, ”BLsel”, ”CLsel” und ”MW” angegebenen Spannungen an die entsprechenden Bereiche beziehungsweise Anschlüsse der Zelle 700 angelegt werden, kann die Speicherzelle 700 programmiert werden. Insbesondere können bedingt durch die Spannungsdifferenz von 4 Volt bis 5 Volt zwischen dem zweiten Source/Drain-Bereich 203 (welcher mit der in der Spalte ”CLsel” angegebenen Spannung vorgespannt werden kann) und dem ersten Source/Drain-Bereich 203 (welcher mit der in der Spalte ”BLsel”, d. h. 0 Volt, vorgespannt werden kann) Elektronen in Richtung des zweiten Source/Drain-Bereichs 203 beschleunigt werden und können in das Floating-Gate 211 injiziert werden aufgrund der hohen positiven Spannung (10 Volt), welche an die Wortleitung 212 angelegt ist. Mittels der Auswähl-Gate-Spannung (1,5 Volt) kann anschaulich der Transistor, welcher durch den ersten Source/Drain-Bereich 202, den zweiten Source/Drain-Bereich 203 und das Auswähl-Gate 221 gebildet wird, in die Lage versetzt werden, Strom zu leiten, so dass die Speicherzelle 700 programmiert werden kann.
  • Dadurch, dass andere (nicht-ausgewählte) Speicherzellen in der Speicherzellenanordnung 700' vorgespannt werden, indem die in den Spalten ”WLuns”, ”SGuns”, ”BLuns”, ”CLuns” und ”MW” angegebenen Spannungen an die entsprechenden Bereiche oder Anschlüsse dieser Zellen angelegt werden (zum Beispiel unter Verwendung eines Programmierschaltkreises), können Auswirkungen dieser Speicherzellen auf dem Programmiervorgang oder umgekehrt verringert oder eliminiert werden.
  • Der Steuerschaltkreis 750 (zum Beispiel ein Löschschaltkreis des Steuerschaltkreises 750 gemäß einer Ausgestaltung) kann eingerichtet sein, die Speicherzelle 700 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur 210 (d. h., die Floating-Gate Speicherzellenstruktur gemäß diesem Ausführungsbeispiel) gelöscht wird, derart, dass Ladungsträger (zum Beispiel Elektronen), welche in der Ladung speichernden Speicherzellenstruktur 210 (d. h., in dem Floating-Gate 211 der Floating-Gate Speicherzellenstruktur gemäß diesem Ausführungsbeispiel) gespeichert sind über zumindest die erste Dotierungswanne 230 abfließen, wie es in 7 durch den Pfeil 771 dargestellt ist.
  • Gemäß einigen Ausgestaltungen kann das Löschen der Speicherzelle 700 erreicht werden, indem die Zelle 700 vorgespannt wird unter Verwendung der Spannungen, welche entweder in Zeile 851 oder in Zeile 852 der in 8B gezeigten Tabelle 850 angegeben sind. Alle Werte in Tabelle 850 sind in Volt (V) angegeben.
  • Die Zeilen 851 und 852 in Tabelle 850 repräsentieren zwei verschiedene Sätze von Lösch-Vorspannungs-Spannungen gemäß zwei unterschiedlichen Ausgestaltungen, welche als ”Löschen FN GD” beziehungsweise als ”Löschen SF HV” bezeichnet werden, wobei ”Löschen FN” anzeigt das Löschen mittels des Fowler-Nordheim-Mechanismus. ”GD” bezeichnet eine Ausgestaltung, bei der eine Spannung (auch bezeichnet als Hemmspannung) welche an die mit einer nicht-ausgewählten Speicherzelle verbundenen Wortleitung (WLuns) angelegt ist, niedriger ist als eine Spannung, welche an die Matrix-Wanne (MW) oder das Substrat angelegt ist. Dieser Löschmechanismus kann auch bezeichnet werden als ”teilweises Hemmen” oder ”teilweise gehemmtes Löschen”, da lediglich eine kleine positive Spannung an nicht-ausgewählten Wortleitungen sein kann, wodurch eine Wannenstörung (well disturb), welche durch die positive Wannenspannung während des Löschens induziert wird, nur teilweise gehemmt wird. ”HV” bezeichnet eine Ausgestaltung, bei der die an die mit der nicht-ausgewählten Speicherzelle verbundenen Wortleitung angelegte Spannung (d. h. die Hemmspannung) im Wesentlichen gleich ist wie die Spannung, welche an die Matrix-Wanne oder das Substrat angelegt ist. Dieser Löschmechanismus kann auch bezeichnet werden als ”vollständiges Hemmen” oder ”vollständig gehemmtes Löschen”, da die nicht-ausgewählte(n) Wortleitung(en) ungefähr dasselbe Potential haben können wie die Wanne (oder Wannen).
  • Dadurch, dass die Speicherzelle 700 vorgespannt wird, indem die in den Spalten ”WLsel”, ”SGsel”, ”BLsel”, ”Clsel” und ”MW” angegebenen Spannungen an die entsprechenden Bereiche oder Anschlüsse der Zelle 700 angelegt werden, kann die Speicherzelle 700 gelöscht werden. Insbesondere können, bedingt durch die große Spannungsdifferenz von zum Beispiel 17 Volt (= 6 Volt – (–11 Volt)) zwischen der Matrix-Wanne oder dem Substrat 201 und der Wortleitung 212, Elektronen, welche in dem Floating-Gate 211 der Floating-Gate Speicherzellenstruktur 210 gespeichert sind, aus dem Floating-Gate 211 entkommen mittels eines Fowler-Nordheim-Tunnel-Mechanismus in Richtung des Substrats 201 und können abfließen über die erste Dotierungswanne 231, und weiter über die zweite Dotierungswanne 332 und das Substrat 201, so dass die Speicherzelle 700 gelöscht werden kann. Mit anderen Worten können Elektronen, welche in dem Floating-Gate 211 gespeichert sind, durch eine elektrisch isolierende Schicht, welche zwischen dem Floating-Gate 211 und der ersten Dotierungswanne 231 angeordnet ist, hindurch in das Substrat 201 hinein (d. h., in die in dem Substrat 201 angeordnete erste Dotierungswanne 231 hinein) tunneln. Während des Löschvorgangs können der erste Source/Drain-Bereich 202 und der zweite Source/Drain-Bereich 203 der (ausgewählten) Zelle 700 mit derselben Spannung vorgespannt werden (zum Beispiel ungefähr 6 Volt, wie in Tabelle 850 gezeigt ist „BLsel” und „CLsel”) wie die Matrix-Wanne (MW) oder das Substrat. Gemäß einer alternativen Ausgestaltung können die Source/Drain-Bereiche 202, 203 während des Löschvorgangs schwebend (floatend) bleiben.
  • Dadurch, dass andere (nicht-ausgewählte) Speicherzellen in der Speicherzellenanordnung 700' vorgespannt werden, indem die in den Spalten „WLuns”, „SGuns”, „BLuns”, „CLuns” und „MW” angegebenen Spannungen an die entsprechenden Bereiche oder Anschlüsse dieser Zellen angelegt werden (zum Beispiel unter Verwendung des Steuerschaltkreises 750, zum Beispiel eines Löschschaltkreises 750 gemäß einer Ausgestaltung), können Auswirkungen dieser Speicherzelle auf den Löschvorgang oder umgekehrt verringert oder eliminiert werden.
  • Gemäß der Ausgestaltung, welche durch die in Zeile 851 der Tabelle 850 angegebenen Vorspannuns-Spannungen dargestellt wird, kann eine kleine positive Spannung (auch bezeichnet als Hemmspannung) von zum Beispiel ungefähr 1,5 Volt an jede Wortleitung angelegt werden, die mit einer nicht-ausgewählten Zelle in der Speicherzellenanordnung 700' verbunden ist. Mit anderen Worten kann eine Hemmspannung, welche niedriger ist als die an die Matrix-Wanne oder an das Substrat angelegte Spannung, an die Wortleitungen von nicht-ausgewählten Zellen angelegt werden. Ferner kann in diesem Fall eine Spannung von ungefähr 1,5 Volt an das Auswähl-Gate von jeder nicht-ausgewählten Zelle angelegt werden.
  • Gemäß der Ausgestaltung, welche durch die in Zeile 852 der Tabelle 850 angegebenen Vorspannungs-Spannungen dargestellt wird, kann an jede Wortleitung, die mit einer nicht-ausgewählten Zelle verbunden ist, dieselbe Spannung (oder im Wesentlichen dieselbe Spannung) wie die an die Wanne oder an das Substrat angelegte Spannung (zum Beispiel ungefähr 6 Volt, wie in Tabelle 850 gezeigt) angelegt werden.
  • Gemäß dem in 7 und 8B dargestellten Ausführungsbeispiel kann ein Löschvorgang einer ausgewählten Speicherzelle (zum Beispiel in 7 gezeigte Zelle 700) der Speicherzellenanordnung 700' erreicht werden mittels eines Fowler-Nordheim-Wannen-Löschmechanismus, bei dem die Gesamtspannung aufgeteilt (anders ausgedrückt, gesplittet) wird zwischen der Wortleitung (WL) 212 und einer Wanne (zum Beispiel der ersten Dotierungswanne 231) oder dem Substrat 201.
  • Gemäß einigen Ausgestaltungen kann ein seitenweises Löschen (page erase) in der Speicherzellenanordnung 700' erreicht werden, indem nicht-ausgewählte Wortleitungen gehemmt werden mit entweder einem so genannten „teilweisen Hemmen” (zum Beispiel unter Verwendung der in Zeile 851 der Tabelle 850 angegebenen Vorspannungs-Spannungen), bei dem eine kleine positive Spannung (zum Beispiel 1,5 Volt) an nichtausgewählte Wortleitungen angelegt werden kann, oder mit einem so genannten „vollständigen Hemmen” (zum Beispiel unter Verwendung der in Zeile 852 der Tabelle 850 angegebenen Vorspannungs-Spannungen), bei dem dieselbe Spannung sowohl an die nicht-ausgewählten Wortleitungen als auch an die Wanne (oder das Substrat) angelegt wird (zum Beispiel 6 Volt).
  • Gemäß einer Ausgestaltung, für den Fall, dass ein teilweises Hemmen verwendet wird, können die an die ausgewählte Wortleitung angelegte Spannung und die an die nicht-ausgewählte(n) Wortleitung(en) angelegte Spannung so gewählt werden, dass die Summe dieser Spannungen unterhalb einer bestimmten Schwelle bleibt (welche zum Beispiel im Bereich von ungefähr 12 Volt bis ungefähr 13 Volt liegen kann). Dies kann zum Beispiel den Effekt haben, dass periphere Vorrichtungen nicht geändert werden müssen. Mit anderen Worten ist es möglich, dass Hochspannungsvorrichtungen (high-voltage (HV) devices) in der Wortleitungsperipherie nicht erforderlich sind.
  • 9 zeigt beispielhafte Lösch-Vorspannungs-Spannungen, welche an eine Speicherzelle 900 einer Speicherzellenanordnung angelegt sind gemäß einem anderen Ausführungsbeispiel. Die Vorspannungs-Spannungen können angelegt werden mittels eines Steuerschaltkreises (zum Beispiel eines Löschschaltkreises des Steuerschaltkreises gemäß einer Ausgestaltung) (der Einfachheit halber nicht gezeigt in 9, siehe zum Beispiel 2), welcher mit der Speicherzelle 900 (bzw. mit entsprechenden Bereichen oder Anschlüssen 900 gekoppelt ist). Die Speicherzelle 900 weist eine Dreifach-Wannenstruktur auf (triple-well structure) mit einer ersten Dotierungswanne 931 (eingerichtet als eine P-Wanne gemäß diesem Ausführungsbeispiel) und einer zweiten Dotierungswanne 932 (eingerichtet als eine n-Wanne gemäß diesem Ausführungsbeispiel), welche in einem Substrat 901 (eingerichtet als ein p-Substrat gemäß diesem Ausführungsbeispiel) der Speicherzellenanordnung ausgebildet ist. Die erste Dotierungswanne 931 ist in der zweiten Dotierungswanne 932 ausgebildet. Ferner weist die Speicherzelle 900 einen n+-dotierten ersten Source/Drain-Bereich 202 und einen n+-dotierten zweiten Source/Drain-Bereich 203 auf, welche in der ersten Dotierungswanne 931 ausgebildet sind. Ferner weist die Speicherzelle 900 eine Ladung speichernde Speicherzellenstruktur 210 und eine Auswählstruktur 220 auf, welche über der ersten Dotierungswanne 931 und zwischen dem ersten Source/Drain-Bereich 202 und dem zweiten Source/Drain-Bereich 203 ausgebildet sind.
  • Die Ladung speichernde Speicherzellenstruktur 210 ist eingerichtet als eine Floating-Gate-Speicherzellenstruktur und weist ein Floating-Gate (FG) 211 auf, das über der ersten Dotierungswanne 931 ausgebildet ist (das Floating-Gate 211 kann auch den zweiten Source/Drain-Bereich 203 teilweise überlappen, wie in 9 gezeigt ist) und von der ersten Dotierungswanne 931 elektrisch isoliert ist (zum Beispiel mittels eines Gate-Dielektrikums, nicht gezeigt in 9). Die Ladung speichernde Speicherzellenstruktur 210 weist ferner eine Wortleitung (WL) 212 auf, welche über dem Floating-Gate 211 ausgebildet ist und von dem Floating-Gate 211 elektrisch isoliert ist (zum Beispiel mittels einer isolierenden Schicht).
  • Die Auswählstruktur 220 weist ein Auswähl-Gate (SG) 221 auf, welches eingerichtet ist als ein Seitenwandspacer benachbart zu der Ladung speichernden Speicherzellenstruktur 210 und elektrisch isoliert davon (zum Beispiel mittels einer isolierenden Schicht).
  • Das Substrat 901 wird auf Spannung 0 (0 Volt) gehalten, und eine Spannung von ungefähr +6 Volt ist angelegt sowohl an die erste Dotierungswanne 931 als auch an die zweite Dotierungswanne 932, sowie ferner an den ersten Source/Drain-Bereich 202 und den zweiten Source/Drain-Bereich 203 der Zelle 900. In einer alternativen Ausgestaltung können die Source/Drain-Bereiche 202, 203 schwebend (floatend) bleiben. Eine Spannung 0 (0 Volt) ist an das Auswähl-Gate 221 angelegt, und eine Spannung von ungefähr –11 Volt ist an die Wortleitung 212 angelegt. Die Zelle 900 kann mittels eines Fowler-Nordheim-Wannen-Löschmechanismus gelöscht werden, d. h., mittels Tunnelns von in dem Floating-Gate 211 (alternativ in einer Ladungsfängerschicht) gespeicherten Elektronen in die erste Dotierungswanne 931 hinein, derart, dass die Elektronen über die in der zweiten Dotierungswanne 932 angeordnete erste Dotierungswanne 931 abfließen (anders ausgedrückt, abgeleitet werden).
  • 10 zeigt beispielhafte Lösch-Vorspannungs-Spannungen, welche angelegt werden an eine Speicherzelle 1000 einer Speicherzellenanordnung gemäß einem anderen Ausführungsbeispiel. Die Vorspannungs-Spannungen können angelegt werden mittels eines Steuerschaltkreises (zum Beispiel eines Löschschaltkreises des Steuerschaltkreises gemäß einer Ausgestaltung) (der Einfachheit halber nicht in 10 gezeigt, siehe zum Beispiel 3), welcher mit der Speicherzelle 1000 (bzw. mit entsprechenden Bereichen oder Anschlüssen der Speicherzelle 1000) gekoppelt ist. Die Speicherzelle 1000 unterscheidet sich von der in 9 gezeigten Speicherzelle 900 darin, dass sie eine Vierfach-Wannen-Struktur (Quadrupel-well structure) aufweist mit einer ersten Dotierungswanne 1031, einer zweiten Dotierungswanne 1032 und einer dritten Dotierungswanne 1033, welche in einem Substrat 1001 angeordnet sind, wobei die Ladung speichernde Speicherzellenstruktur 210 in und/oder über der ersten Dotierungswanne 1031 angeordnet ist. Die erste Dotierungswanne 1031 ist in der zweiten Dotierungswanne 1032 angeordnet, und die zweite Dotierungswanne 1032 ist in der dritten Dotierungswanne 1033 angeordnet. Gemäß diesem Ausführungsbeispiel sind die erste Dotierungswanne 1031 und die dritte Dotierungswanne 1033 p-dotiert, während die zweite Dotierungswanne 1032 und das Substrat n-dotiert sind. Das Substrat ist auf der Spannung 0 (0 Volt) gehalten, und die erste Dotierungswanne 1031, die zweite Dotierungswanne 1032 und die dritte Dotierungswanne 1033 sind auf ungefähr +6 Volt vorgespannt. Die Spannungen, die an die Source/Drain-Bereiche 202, 203, an das Auswähl-Gate 221 und an die Wortleitung 212 angelegt sind, können ähnlich sein oder dieselben sein wie diejenigen, die an die Speicherzelle 900 in 9 angelegt sind, wie in 10 gezeigt. Die Speicherzelle 1000 kann mittels eines Fowler-Nordheim-Wannen-Löschprozesses gelöscht werden, bei dem Elektronen, die in der Ladung speichernden Speicherzellenstruktur 210 (d. h., in dem Floating-Gate 211 gemäß diesem Ausführungsbeispiel) gespeichert sind, in die erste Dotierungswanne 1031 hinein tunneln können (wie durch die Pfeile 1071 in 10 gezeigt ist) und somit über die in dem Substrat 1001 angeordnete erste Dotierungswanne 1031 abfließen können.
  • Gemäß einigen Ausgestaltungen können Speicherzellen mit einer beliebigen Anzahl von Dotierungswannen verwendet werden (zum Beispiel Doppel-Wannen-Struktur, Dreifach-Wannen-Struktur, Vierfach-Wannen-Struktur, etc.) und können auf gleiche oder ähnliche Weise programmiert und/oder gelöscht werden wie hierin oben beschrieben worden ist. Insbesondere können die Zellen mittels eines Fowler-Nordheim-Wannen-Löschmechanismus gelöscht werden, wie hierin oben beschrieben.
  • 11 zeigt ein beispielhaftes Layout 1100 („Dreifach-Poly-Zellen-Layout 90 nm”) einer Speicherzelle für den 90-nm-Technologieknoten gemäß einem Ausführungsbeispiel. Die resultierende Zellenfläche beträgt ungefähr 0,2 μm2. In dem Layout 1100 gemäß diesem Ausführungsbeispiel befindet sich eine Steuerleitung (in dem Layout 1100 als Source-Leitung bezeichnet), welche mit der Zelle verbunden ist, in der M1(Metall 1)-Metallisierungsebene, und eine Bitleitung, welche mit der Zelle verbunden ist, befindet sich in der M2(Metall 2)-Metallisierungsebene. Eine Wortleitungs-Verdrahtung und/oder Auswähl-Gate(SG)-Verdrahtung kann in der M3(Metall 3)-Metallisierungsebene angeordnet sein (nicht in 11 gezeigt). Weiterhin ist es möglich, dass eine M4(Metall 4)-Metallisierung nicht erforderlich ist gemäß diesem Ausführungsbeispiel.
  • Gemäß anderen Ausgestaltungen können Zellenlayouts für andere Technologien, zum Beispiel andere Technologieknoten, realisiert werden. Gemäß manchen Ausgestaltungen können diese Zellenlayouts ähnlich sein wie das in 11 gezeigte Zellenlayout, können aber zum Beispiel andere Abmessungen für die einzelnen Zellenstrukturen oder Zellenelemente aufweisen und/oder können eine andere Zellenfläche haben.
  • 12A zeigt ein Speicherarray 1290 gemäß einem Ausführungsbeispiel.
  • Das Speicherarray 1290 weist eine Mehrzahl von Speicherzellen 1200 auf. Jede Speicherzelle 1200 weist eine Ladung speichernde Speicherzellenstruktur 1210, eine Auswählstruktur 1220, einen ersten Source/Drain-Bereich 1202 und einen zweiten Source/Drain-Bereich 1203 auf. Der erste Source/Drain-Bereich 1202 befindet sich nahe (proximal zu) der Auswählstruktur 1220, und der zweite Source/Drain-Bereich 1203 befindet sich nahe (proximal zu) der Ladung speichernden Speicherzellenstruktur 1210 und fern von der Auswählstruktur 1220.
  • Gemäß einer Ausgestaltung können die Speicherzellen 1200 angeordnet sein in einem rechteckigen m × n-Array mit m Zeilen und n Spalten (m und n ganzzahlig, wie in 12A gezeigt). Gemäß einer Ausgestaltung können die Anzahl der Zeilen (d. h. m) und die Anzahl der Spalten (d. h. n) gleich sein (m = n). Gemäß einer alternativen Ausgestaltung kann jedoch die Anzahl der Zeilen von der Anzahl der Spalten verschieden sein. Zum Zwecke der Veranschaulichung sind in 12A lediglich neun Speicherzellen 1200 des m × n-Arrays gezeigt. Es ist jedoch unmittelbar klar, dass das Speicherarray 1290 im Allgemeinen eine viel größere Anzahl an Speicherzellen 1200 aufweisen kann.
  • Das Speicherarray 1290 weist ferner eine Mehrzahl von Bitleitungen 1291 auf, wobei jede Bitleitung 1291 mit den ersten Source/Drain-Bereichen 1202 von mindestens zwei Speicherzellen gekoppelt ist. Gemäß einer Ausgestaltung kann das Speicherarray 1290 n Bitleitungen 1291 (BL1, BL2, ..., BLn), wobei jeweils eine Bitleitung 1291 bereitgestellt ist für eine Spalte von Speicherzellen 1200 in dem Array 1290.
  • Mit anderen Worten ist eine erste Bitleitung BL1 der ersten Spalte von Speicherzellen 1200 zugeordnet, eine zweite Bitleitung BL2 ist der zweiten Spalte von Speicherzellen 1200 zugeordnet, etc., und eine n-te-Bitleitung BLn ist der n-ten Spalte von Speicherzellen 1200 zugeordnet in dem Speicherarray 1290, wobei die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in der ersten Spalte alle mit der ersten Bitleitung BL1 gekoppelt sind, die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in der zweiten Spalte alle mit der zweiten Bitleitung BL2 gekoppelt sind, etc. und die ersten Source/Drain-Bereiche 1202 aller Speicherzellen in der n-ten Spalte alle mit der n-ten Bitleitung BLn gekoppelt sind.
  • Anschaulich können gemäß einer Ausgestaltung die ersten Source/Drain-Bereiche 1202 von allen Speicherzellen 1200 in einer Spalte alle mit einer gemeinsamen Bitleitung gekoppelt sein. Mit anderen Worten können diejenigen Source/Drain-Bereiche der Speicherzellen 1200, welche sich nahe (proximal zu) der Auswählstruktur 1220 der jeweiligen Zelle befinden, mit einer gemeinsamen Bitleitung verbunden sein, derart, dass die elektrischen Potentiale an diesen Source/Drain-Bereichen mittels einer einzigen Bitleitung (d. h. der gemeinsamen Bitleitung) gesteuert werden können.
  • Gemäß einigen Ausgestaltungen können die Speicherzellen 1200 gemäß einem der hierin oben beschriebenen Ausführungsbeispiele eingerichtet sein. Die Auswählstruktur 1220 weist eine Spacerstruktur auf, welche ein Auswähl-Gate aufweist, das als ein Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur 1210, wie hierin oben beschrieben wurde. Eine Speicherzelle 1200 weist eine erste Dotierungswanne auf, sowie mindestens eine zusätzliche Dotierungswanne, welche in einem Substrat angeordnet ist, wobei die Ladung speichernde Speicherzellenstruktur in und/oder über der ersten Dotierungswanne angeordnet ist, und die erste Dotierungswanne in der mindestens einen zusätzlichen Dotierungswanne angeordnet ist. Gemäß einer Ausgestaltung kann die mindestens eine zusätzliche Dotierungswanne eine einzige Dotierungswanne (zweite Dotierungswanne) aufweisen, derart, dass die Speicherzelle 1200 eine Dreifach-Wannen-Struktur aufweist, wie hierin oben beschrieben wurde. Gemäß einer anderen Ausgestaltung kann die mindestens eine zusätzliche Dotierungswanne eine zweite Dotierungswanne aufweisen, welche in einer dritten Dotierungswanne angeordnet ist, derart, dass die Speicherzelle 1200 eine Vierfach-Wannen-Struktur aufweist, wie hierin oben beschrieben wurde. Gemäß anderen Ausgestaltungen kann die Speicherzelle 1200 eine andere Struktur aufweisen, d. h., eine Struktur mit einer anderen Anzahl an Wannen.
  • Gemäß einigen Ausgestaltungen kann die Ladung speichernde Speicherzellenstruktur 1210 als eine nicht-flüchtige Ladung speichernde Speicherzellenstruktur eingerichtet sein, zum Beispiel als eine Floating-Gate-Speicherzellenstruktur oder als eine Ladungsfänger-Speicherzellenstruktur gemäß einer Ausgestaltung, wie hierin oben beschreiben wurde.
  • Gemäß einer Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 1210 als eine Floating-Gate-Speicherzellenstruktur eingerichtet sein und kann ein Floating-Gate aufweisen sowie ein Steuer-Gate, welches zumindest teilweise über dem Floating-Gate angeordnet ist, wie hierin oben beschrieben wurde. Gemäß einer anderen Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur 1210 als eine Ladungsfänger-Speicherzellenstruktur eingerichtet sein und kann eine Ladungsfängerschicht aufweisen sowie ein Steuer-Gate, welches zumindest teilweise über der Ladungsfängerschicht angeordnet ist, wie hierin oben beschrieben wurde.
  • Gemäß einer anderen Ausgestaltung kann das Speicherarray 1290 Steuerschaltkreise aufweisen (einschließlich zum Beispiel eines Steuerschaltkreises wie hierin oben beschrieben), welche mit der Mehrzahl von Speicherzellen 1200 gekoppelt sind und eingerichtet sind, die Speicherzellen 1200 zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur 1210 einer Speicherzelle 1200 programmiert oder gelöscht wird mittels Ladens bzw. Entladens der Ladung speichernde Speicherzellenstruktur 1210 über zumindest die erste Dotierungswanne. Gemäß einer Ausgestaltung können die Steuerschaltkreise mit den Speicherzellen 1200 gekoppelt sein mittels der Mehrzahl von Bitleitungen 1291, welche mit den ersten Source/Drain-Bereichen 1202 der Speicherzellen 1200 gekoppelt sind und weiterhin mittels einer Mehrzahl von Wortleitungen 1292, welche mit den Ladung speichernden Speicherzellenstrukturen 1210 der Speicherzellen 1200 gekoppelt sind, einer Mehrzahl von Auswählleitungen 1293, welche mit den Auswählstrukturen 1220 der Speicherzellen 1200 gekoppelt sind, und einer Mehrzahl von Steuerleitungen 1294, welche mit den zweiten Source/Drain-Bereichen 1203 der Speicherzellen 1200 gekoppelt sind, wie in 12A gezeigt ist.
  • Gemäß einer Ausgestaltung kann das Speicherarray 1290 m Wortleitungen 1292 (WL1, WL2, ... WLm) aufweisen, wobei jeweils eine Wortleitung 1292 mit den Ladung speichernde Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in einer Zeile des Speicherarrays 1290 gekoppelt sein kann. Mit anderen Worten kann eine erste Wortleitung WL1 mit den Ladung speichernde Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in der ersten Zeile des Speicherarrays 1290 gekoppelt sein, eine zweite Wortleitung WL2 kann mit den Ladung speichernde Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in der zweiten Zeile des Speicherarrays 1290 gekoppelt sein, etc., und eine m-te Wortleitung WLm kann mit den Ladung speichernden Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in der m-ten Zeile des Speicherarrays 1290 gekoppelt sein, wie in 12A gezeigt ist. Anschaulich können die Ladung speichernden Speicherzellenstrukturen 1210 von allen Speicherzellen 1200 in einer Zeile mit einer gemeinsamen Wortleitung gekoppelt sein gemäß einer Ausgestaltung.
  • Gemäß einer anderen Ausgestaltung kann das Speicherarray 1290 m Auswählleitungen 1293 (SEL1, SEL2, ..., SELm) aufweisen, wobei jeweils eine Auswählleitung 1293 mit den Auswählstrukturen 1220 aller Speicherzellen 1200 in einer Zeile des Speicherarrays 1290 gekoppelt sein kann. Mit anderen Worten kann eine erste Auswählleitung SEL1 mit den Auswählstrukturen 1220 aller Speicherzellen 1200 in der ersten Zeile des Speicherarrays 1290 gekoppelt sein, eine zweite Auswählleitung SEL2 kann mit den Auswählstrukturen 1220 aller Speicherzellen 1200 in der zweiten Zeile des Speicherarrays 1290 gekoppelt sein, etc., und eine m-te Auswählleitung SELm kann mit den Auswählstrukturen 1220 aller Speicherzellen 1200 in der m-ten Zeile des Speicherarrays 1290 gekoppelt sein, wie in 12A gezeigt ist. Anschaulich können die Auswählstrukturen 1220 von allen Speicherzellen 1200 in einer Zeile mit einer gemeinsamen Auswählleitung gekoppelt sein gemäß einer Ausgestaltung.
  • Gemäß einer anderen Ausgestaltung kann das Speicherarray 1290 m × n Steuerleitungen 1294 (CL<ij>, i = 1, 2, 3, ..., m; j = 1, 2, 3, ..., n) aufweisen, wobei jeweils eine Steuerleitung 1294 mit dem zweiten Source/Drain-Bereich 1203 von einer Speicherzelle 1200 des Speicherarrays 1290 gekoppelt sein kann. Gemäß dieser Ausgestaltung ist der zweite Source/Drain-Bereich 1203 von jeder Speicherzelle 1200 jeweils mit einer individuellen Steuerleitung 1294 gekoppelt. Zum Beispiel ist die Speicherzelle 1200, welche sich in der ersten Zeile und der zweiten Spalte des Speicherarrays 1290 befindet, mit der Steuerleitung CL12 gekoppelt, die Speicherzelle 1200, welche sich in der zweiten Zeile und der ersten Spalte des Speicherarrays 1290 befindet, ist mit der Steuerleitung CL21 gekoppelt, etc. Allgemein ist eine Speicherzelle 1200, welche sich in der i-ten Zeile und der j-ten Spalte des Speicherarrays 1290 befindet, mit der Steuerleitung CL<ij> gekoppelt, wie in 12A gezeigt ist. Somit können die elektrischen Potentiale an den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in dem Array 1290 individuell (anders ausgedrückt unabhängig voneinander) gesteuert werden.
  • Gemäß einer anderen Ausgestaltung kann das Speicherarray 1290 m Steuerleitungen 1294 (CL1, CL2, ..., CLm) aufweisen, wobei jeweils eine Steuerleitung 1294 mit den zweiten Source/Drain-Bereichen 1203 von allen Speicherzellen 1200 in einer Zeile des Speicherarrays 1290 gekoppelt sein kann, wie in 12B gezeigt ist. D. h., eine erste Steuerleitung CL1 kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der ersten Zeile des Speicherarrays 1290 gekoppelt sein, eine zweite Steuerleitung CL2 kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der zweiten Zeile des Speicherarrays 1290 gekoppelt sein, etc., und eine m-te Steuerleitung CLm kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der m-ten Zeile des Speicherarrays 1290 gekoppelt sein, wie in 12B gezeigt ist. Anschaulich können gemäß dieser Ausgestaltung die zweiten Source/Drain-Bereiche 1203 von allen Speicherzellen 1200 in einer Zeile mit einer gemeinsamen Steuerleitung verbunden sein, derart, dass die elektrischen Potentiale an diesen Source/Drain-Bereichen mittels einer einzigen Steuerleitung (d. h. der gemeinsamen Steuerleitung) gesteuert werden können.
  • Gemäß einer anderen Ausgestaltung kann das Speicherarray 1290 n Steuerleitungen aufweisen, wobei jeweils eine Steuerleitung mit den zweiten Source/Drain-Bereichen 1203 von allen Speicherzellen 1200 in einer Spalte des Speicherarrays 1290 gekoppelt sein kann (nicht gezeigt). D. h., eine erste Steuerleitung kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der ersten Spalte des Speicherarrays 1290 gekoppelt sein, eine zweite Steuerleitung kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der zweiten Spalte des Speicherarrays 1290 gekoppelt sein, etc., und eine n-te Steuerleitung kann mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der n-ten Spalte des Speicherarrays 1290 gekoppelt sein. Anschaulich können gemäß dieser Ausgestaltung die zweiten Source/Drain-Bereiche 1203 von allen Speicherzellen 1200 in einer Spalte mit einer gemeinsamen Steuerleitung verbunden sein, in ähnlicher Weise wie oben für die ersten Source/Drain-Bereiche 1202 beschrieben wurde, derart, dass die elektrischen Potentiale an diesen Source/Drain-Bereichen mittels einer einzigen Steuerleitung (d. h. der gemeinsamen Steuerleitung) gesteuert werden können.
  • Die Speicherzellen 1200 des Speicherarrays 1290 können gesteuert werden (zum Beispiel programmiert und/oder gelöscht), indem geeignete elektrische Potentiale angelegt werden an die Bitleitungen 1291, Wortleitungen 1292, Auswählleitungen 1293 und Steuerleitungen 1294 mittels der Steuerschaltkreistechnik. Zum Beispiel kann jede einzelne der Zellen 1200 programmiert oder gelöscht werden gemäß einem der hierin oben beschriebenen Ausführungsbeispiele.
  • 13 zeigt ein Verfahren 1300 zum Betreiben eines Speicherarrays 1290 gemäß einem anderen Ausführungsbeispiel. Das Speicherarray 1290 weist eine Mehrzahl von Speicherzellen auf, wobei jede Speicherzelle eine Ladung speichernde Speicherzellenstruktur, eine Auswählstruktur, einen ersten Source/Drain-Bereich, welcher nahe (proximal zu) der Auswählstruktur der Speicherzelle angeordnet ist, und einen zweiten Source/Drain-Bereich, welcher fern von der Auswählstruktur der Speicherzelle angeordnet ist, aufweist.
  • In 1302 wird eine ausgewählte Speicherzelle der Mehrzahl von Speicherzellen programmiert, indem eine erste Spannung an den ersten Source/Drain-Bereich der ausgewählten Speicherzelle angelegt wird, eine zweite Spannung an den ersten Source/Drain-Bereich von mindestens einer nicht-ausgewählten Speicherzelle der Mehrzahl von Speicherzellen angelegt wird, wobei die zweite Spannung von der ersten Spannung verschieden ist, und eine dritte Spannung an den zweiten Source/Drain-Bereich der ausgewählten Speicherzelle und an den zweiten Source/Drain-Bereich der mindestens einen nicht-ausgewählten Speicherzelle angelegt wird.
  • Der zweite Source/Drain-Bereich der ausgewählten Speicherzelle und der zweite Source/Drain-Bereich der mindestens einen nicht-ausgewählten Speicherzelle sind miteinander verbunden. Mit anderen Worten sind die zweiten Source/Drain-Bereiche der ausgewählten Speicherzelle und der mindestens einen nicht-ausgewählten Speicherzelle elektrisch miteinander gekoppelt.
  • Gemäß einer Ausgestaltung können die Speicherzellen in dem Array in Zeilen und Spalten angeordnet sein.
  • Gemäß einer anderen Ausgestaltung kann die erste Spannung an den ersten Source/Drain-Bereich der ausgewählten Speicherzelle angelegt werden mittels einer Bitleitung, welche mit dem ersten Source/Drain-Bereich der ausgewählten Speicherzelle gekoppelt ist. Gemäß einer anderen Ausgestaltung kann die Bitleitung mit den ersten Source/Drain-Bereichen von anderen Speicherzellen in dem Speicherarray gekoppelt sein. Zum Beispiel kann gemäß einer Ausgestaltung die Bitleitung mit den ersten Source/Drain-Bereichen von allen Speicherzellen in der Spalte, in welcher sich die ausgewählte Speicherzelle befindet, gekoppelt sein. Mit anderen Worten kann die Bitleitung gemäß diesem Ausführungsbeispiel eine gemeinsame Bitleitung sein, welche mit den ersten Source/Drain-Bereichen aller Speicherzellen in dieser Spalte gekoppelt ist.
  • Die zweite Spannung ist eine Hemmspannung, welche an den (die) ersten Source/Drain-Bereich(e) von einer oder mehreren nicht-ausgewählter (nicht-ausgewählten) Speicherzellen in dem Speicherarray angelegt wird während des Programmierens der ausgewählten Speicherzelle. Gemäß einer Ausgestaltung kann die zweite Spannung an den (die) ersten Source/Drain-Bereich(e) der nicht-ausgewählten Speicherzelle(n) angelegt werden mittels einer Bitleitung, welche mit dem (den) ersten Source/Drain-Bereich(en) der nicht-ausgewählten Speicherzelle(n) gekoppelt ist. Gemäß einer anderen Ausgestaltung kann die Bitleitung mit den ersten Source/Drain-Bereichen von anderen Speicherzellen in dem Speicherarray gekoppelt sein. Zum Beispiel kann gemäß einer Ausgestaltung die Bitleitung mit den ersten Source/Drain-Bereichen von allen Speicherzellen in der (den) Spalte(n) gekoppelt sein, in welcher (welchen) sich die nicht-ausgewählte(n) Speicherzelle(n) befindet (befinden). Mit anderen Worten kann gemäß dieser Ausgestaltung die Bitleitung eine gemeinsame Bitleitung sein, welche mit den ersten Source/Drain-Bereichen aller Speicherzellen in dieser Spalte gekoppelt ist.
  • Der (die) zweite(n) Source/Drain-Bereich(e) der nicht-ausgewählten Speicherzelle(n) und der zweite Source/Drain-Bereich der ausgewählten Speicherzelle sind miteinander verbunden, mit anderen Worten elektrisch miteinander gekoppelt. Somit kann eine Steuerspannung bzw. ein Steuerpotential (d. h. die dritte Spannung) an die zweiten Source/Drain-Bereiche von sowohl der ausgewählten Speicherzelle als auch der nicht-ausgewählten Speicherzelle(n) angelegt werden während des Programmierens der ausgewählten Speicherzelle.
  • Gemäß einer Ausgestaltung kann die Steuerspannung angelegt werden mittels einer Steuerleitung, welche mit dem zweiten Source/Drain-Bereich der ausgewählten Speicherzelle und mit dem (den) zweiten Source/Drain-Bereich(en) der nicht-ausgewählten Speicherzelle(n) gekoppelt ist.
  • Gemäß einer anderen Ausgestaltung kann die Steuerleitung gekoppelt sein mit den zweiten Source/Drain-Bereichen von allen Speicherzellen, welche sich in der Zeile befinden, in welcher sich die ausgewählte Speicherzelle befindet. Mit anderen Worten kann gemäß dieser Ausgestaltung die Steuerleitung eine gemeinsame Steuerleitung sein, welche mit den zweiten Source/Drain-Bereichen der Speicherzellen in dieser Zeile gekoppelt ist.
  • Die zweite Spannung (d. h. die Hemmspannung) hat ungefähr denselben Wert wie die dritte Spannung (d. h. die Steuerspannung), während die erste Spannung davon verschieden sein kann, zum Beispiel niedriger als die zweite und dritte Spannung.
  • Gemäß einer Ausgestaltung können die Speicherzellen eingerichtet sein gemäß einem der hierin beschriebenen Ausführungsbeispiele.
  • 14 zeigt ein Betriebsschema für ein Speicherarray 1490 gemäß einem anderen Ausführungsbeispiel. Das Speicherarray 1490 weist eine Mehrzahl von Speicherzellen 1200 auf, welche in Zeilen und Spalten angeordnet sind und gekoppelt sind mit Bitleitungen 1291, Wortleitungen 1292, Auswählleitungen 1293 und Steuerleitungen 1294 in ähnlicher Weise wie das Speicherarray 1290 gemäß dem in 12B gezeigten Ausführungsbeispiel. Gemäß einer Ausgestaltung können die Speicherzellen 1200 eingerichtet sein gemäß einem der hierin beschriebenen Ausführungsbeispiele. In 14 ist lediglich ein Ausschnitt des Speicherarrays 1490 gezeigt, nämlich die Speicherzellen 1200, welche sich an den Kreuzungspunkten der Zeilen i – 1, i, i + 1 mit den Spalten j – 1, j und j + 1 des Arrays 1490 befinden. Jede Speicherzelle 1200 weist eine Ladung speichernde Speicherzellenstruktur 1210, eine Auswählstruktur 1220, einen ersten Source/Drain-Bereich 1202, welcher nahe (proximal zu) der Auswählstruktur 1220 angeordnet ist, und einen zweiten Source/Drain-Bereich 1203, welcher fern von der Auswählstruktur 1220 angeordnet ist, auf.
  • Gemäß dem gezeigten Ausführungsbeispiel sind die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in einer Spalte mit einer gemeinsamen Bitleitung 1291 gekoppelt, und die zweiten Source/Drain-Bereiche 1203 aller Speicherzellen 1200 in einer Zeile sind mit einer gemeinsamen Steuerleitung 1294 gekoppelt. Zum Beispiel sind die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in der (j – 1)-ten Spalte mit einer gemeinsamen Bitleitung BL<j – 1> gekoppelt, und die zweiten Source/Drain-Bereiche 1203 aller Speicherzellen 1200 in der (i – 1)-ten Zeile sind mit einer gemeinsamen Steuerleitung CL<i – 1> gekoppelt, wie in 14 gezeigt ist.
  • Ferner sind gemäß dem gezeigten Ausführungsbeispiel die Ladung speichernde Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in einer Zeile mit einer gemeinsamen Wortleitung 1292 gekoppelt, und die Auswählstrukturen 1220 aller Speicherzellen 1200 in einer Zeile sind mit einer gemeinsamen Auswählleitung 1293 gekoppelt. Zum Beispiel sind die Ladung speichernden Speicherzellenstrukturen 1210 aller Speicherzellen 1200 in der (i – 1)-ten Zeile mit einer gemeinsamen Wortleitung WL<i – 1> gekoppelt, und die Auswählstrukturen 1220 aller Speicherzellen 1200 in der (i – 1)-ten Zeile sind mit einer gemeinsamen Auswählleitung SL<i – 1> gekoppelt.
  • Gemäß dem gezeigten Ausführungsbeispiel ist eine Spannung 0 (0 Volt) an die zweiten Source/Drain-Bereiche 1203 aller Speicherzellen 1200 in der (i – 1)-ten Zeile und aller Speicherzellen 1200 in der (i + 1)-ten Zeile mittels der Steuerleitungen CL<i – 1> bzw. CL<i + 1> angelegt. Ferner ist eine Spannung 0 (0 Volt) an die Ladung speichernden Speicherzellenstruktur 1210 aller Speicherzellen 1200 in der (i – 1)-ten Zeile und aller Speicherzellen 1200 in der (i + 1)-ten Zeile mittels der Wortleitungen WL<i – 1> bzw. WL<i + 1> angelegt. Ferner ist eine Spannung 0 (0 Volt) an die Auswählstrukturen 1220 aller Speicherzellen 1200 in der (i – 1)-en Zeile und aller Speicherzellen 1200 in der (i + 1)-ten Zeile mittels der Auswählleitungen SEL<i – 1> bzw. SEL<i + 1> angelegt.
  • Gemäß einer anderen Ausgestaltung kann eine Spannung 0 (0 Volt) auch angelegt werden an mindestens eine der Steuerleitungen CL<i ± k>, Wortleitungen WL<i ± k> und Auswählleitungen SL<i ± k> (k = 2, 3, 4, ..., etc.).
  • In dem gezeigten Ausführungsbeispiel wird die Speicherzelle 1200a, welche sich an dem Kreuzungspunkt der i-ten Zeile mit der j-ten Spalte befindet, die Speicherzelle 1200a, welche mit der Bitleitung BL<j>, der Wortleitung WL<i>, der Auswählleitung SEL<i> und der Steuerleitung CL<i> gekoppelt ist, programmiert, indem geeignete elektrische Potentiale bzw. Spannungen an die entsprechende Anschlüsse der Speicherzelle 1200a angelegt werden. Die Speicherzelle 1200a wird im Folgenden auch als ausgewählte Speicherzelle bezeichnet.
  • Gemäß einer Ausgestaltung kann eine Spannung 0 (0 Volt) an die Bitleitung BL<j> angelegt werden, welche mit dem ersten Source/Drain-Bereich 1202 der ausgewählten Speicherzelle 1200a gekoppelt ist, eine Spannung von ungefähr 11 Volt kann angelegt werden an die Wortleitung WL<i>, welche mit der Ladung speichernden Speicherzellenstruktur 1210 (zum Beispiel mit einem Steuer-Gate) der ausgewählten Speicherzelle 1200a gekoppelt ist eine Spannung von ungefähr 2 Volt kann angelegt werden an die Auswählleitung SEL<i>, welche mit der Auswählstruktur 1220 der ausgewählten Speicherzelle 1200a gekoppelt ist, und eine Spannung von ungefähr 5 Volt kann angelegt werden an die Steuerleitung CL<i>, welche mit dem zweiten Source/Drain-Bereich 1203 der ausgewählten Speicherzelle 1200a gekoppelt ist, wie in 14 gezeigt ist.
  • Indem die oben beschriebenen Potentiale an die entsprechenden Anschlüsse der ausgewählten Speicherzelle 1200a, angelegt werden, kann die Speicherzelle 1200a programmiert werden. Zum Beispiel können Ladungsträger (zum Beispiel Elektronen) von dem ersten Source/Drain-Bereich 1202 hin zu dem zweiten Source/Drain-Bereich 1203 der ausgewählten Speicherzelle 1200a beschleunigt werden aufgrund der Potentialdifferenz von 5 Volt (= 5 Volt – 0 Volt) zwischen dem ersten Source/Drain-Bereich 1202 und dem zweiten Source/Drain-Bereich 1203, und können weiter beschleunigt werden hin zu der Ladung speichernden Speicherzellenstruktur 1210, die mit der Wortleitung WL<i> mit 11 Volt Potential gekoppelt ist, derart, dass die Ladung speichernde Speicherzellenstruktur 1210 mit den Ladungsträgern (zum Beispiel Elektronen) geladen werden kann und somit programmiert werden kann. Gemäß alternativen Ausgestaltungen können andere Spannungen verwendet werden zum Programmieren der ausgewählten Speicherzelle 1200a.
  • Da die Bitleitung BL<j> eine gemeinsame Bitleitung ist, welche mit den ersten Source/Drain-Bereichen 1202 aller Speicherzellen 1200 in der j-ten Spalte gekoppelt ist, werden diese ersten Source/Drain-Bereiche 1202 während des Programmierens der ausgewählten Speicherzelle 1200a ungefähr dasselbe Potential haben (anschaulich 0 Volt gemäß dem gezeigten Ausführungsbeispiel). In ähnlicher Weise werden, da die Steuerleitung CL<i> eine gemeinsame Steuerleitung ist, die mit den zweiten Source/Drain-Bereichen 1203 aller Speicherzellen 1200 in der i-ten Zeile gekoppelt ist, diese zweiten Source/Drain-Bereiche 1203 während des Programmierens der ausgewählten Speicherzelle 1200a ungefähr dasselbe Potential haben.
  • Weiterhin wird gemäß dem gezeigten Ausführungsbeispiel eine Spannung von ungefähr 5 Volt an die Bitleitung BL<j – 1> und somit an die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in der (i – 1)-ten Spalte angelegt. Diese Spannung kann als Hemmspannung bezeichnet werden und kann dazu dienen, dass Programmieren einer nicht-ausgewählten Speicherzelle 1200, welche sich an dem Kreuzungspunkt der i-ten Zeile und der (j – 1)-ten Spalte befindet, d. h. anschaulich der linken Nachbarzelle der ausgewählten Speicherzelle 1200a, in derselben Zeile gehemmt oder verhindert wird. In ähnlicher Weise wird eine Hemmspannung von ungefähr 5 Volt an die Bitleitung <j + 1> und somit an die ersten Source/Drain-Bereiche 1202 aller Speicherzellen 1200 in der (j + 1)-ten Spalte angelegt. Diese Spannung kann dazu dienen, dass Programmieren einer nicht-ausgewählten Speicherzelle 1200, welche sich an dem Kreuzungspunkt der i-ten Zeile und der (j + 1)-ten Spalte befindet, d. h. anschaulich der rechten Nachbarzelle der ausgewählten Speicherzelle 1200a in derselben Zeile, gehemmt oder verhindert wird.
  • Gemäß einer anderen Ausgestaltung kann die Hemmspannung, welche an die ersten Source/Drain-Bereiche 1202 der nicht-ausgewählten Speicherzellen 1200 angelegt wird, einen Wert haben, der von 5 Volt verschieden ist, wobei die Hemmspannung näherungsweise denselben Wert hat wie die Spannung, die an die Steuerleitung, welche mit der ausgewählten Speicherzelle gekoppelt ist, angelegt wird.
  • Gemäß einer anderen Ausgestaltung kann eine Hemmspannung auch an mindestens eine der Bitleitungen BL<j ± k> (k = 2, 3, 4, ...) angelegt werden, um das Programmieren einer nicht-ausgewählten Speicherzelle 1200, welche sich an dem Kreuzungspunkt der i-ten Zeile und der (j ± k)-ten Spalte befindet, d. h. anschaulich der k-ten Nächste-Nachbar-Zelle zur Linken oder zur Rechten der ausgewählten Speicherzelle 1200a in derselben Zeile, gehemmt oder verhindert wird.
  • Ein Effekt des in 14 dargestellten Betriebsschemas kann darin gesehen werden, dass durch das Anlegen einer Hemmspannung an eine oder mehrere Bitleitungen, die mit nicht-ausgewählten Speicherzellen gekoppelt sind, eine Programmier-Gate-Störung (program gate disturb) in diesen nicht-ausgewählten Speicherzellen (mit andern Worten, eine Gate-Störung (Gate disturb), die in einer nicht-ausgewählten Speicherzelle während des Programmierens einer ausgewählten Speicherzelle auftreten kann) reduziert oder zumindest teilweise eliminiert werden kann. Indem das wie oben beschriebene Betriebsschema in einem Speicherarray verwendet wird, kann somit zum Beispiel die Ausbeute erhöht werden.
  • Nachfolgend werden zusätzliche Eigenschaften und potentielle Effekte von beispielhaften Ausgestaltungen erläutert.
  • Gemäß einigen Ausgestaltungen wird ein Speicherzellenkonzept beschrieben, das optimiert werden kann für einen minimalen Modulflächenzusatzbedarf (overhead) sowie hohe Zykelhaltbarkeit (endurance), und das in einer Standard-1-Transistor-(1T)-Stapel Gate-Technologie in modularer Weise integriert werden kann. Gemäß einigen Ausgestaltungen kann das Speicherzellenkonzept auf eine Flash-Speicherzellenarchitektur angewendet werden.
  • Eine Speicherzelle gemäß einigen Ausgestaltungen weist ein Auswähl-Gate auf, das in einer Spacer-Technik realisiert ist. Gemäß einer Ausgestaltung kann das Auswähl-Gate als ein Polysilizium-Spacer realisiert sein, der an einer Seitenwand einer 1-Transistor(1T)-Stapel Gate-Zelle ausgebildet sein kann. Gemäß einer Ausgestaltung kann die Seitenwand einem Source/Drain-Bereich der Speicherzelle gegenüberliegen, welcher mit einer gemeinsamen Bitleitung gekoppelt ist. D. h., gemäß dieser Ausgestaltung kann das Auswähl-Gate (bzw. das Spacer-Auswähl-Gate) ausgerichtet sein in Richtung eines Source/Drain-Bereich der Speicherzelle, wo ein Bitleitungskontakt der Zelle sein kann. Mit anderen Worten kann ein Source/Drain-Bereich der Zelle, welcher nahe (proximal zu) dem Auswähl-Gate ist, mit einer gemeinsamen Bitleitung gekoppelt sein. Diese Ausrichtung des Auswähl-Gates kann zu verbessertem Störverhalten (Disturb-Verhalten) bzw. zu verbesserten Störbedingungen der Zelle führen. Zum Beispiel kann gemäß einer Ausgestaltung ein Programmier-Gate-Disturb (zum Beispiel ein Fowler-Nordheim-Gate-Disturb) reduziert werden mittels einer positiven Programmierspannung, die an den Source/Drain-Bereich angelegt wird, welcher sich fern von dem Auswähl-Gate befindet.
  • Bei einer Speicherzellenanordnung gemäß einigen Ausgestaltungen wird ein Programmiermechanismus bzw. ein Programmieren von mindestens einer Speicherzelle mittels einer Source-seitigen Injektion (Source-side injektion (SSI)) realisiert.
  • Gemäß einer Ausgestaltung kann ein Löschmechanismus bzw. ein Löschen von mindestens einer Speicherzelle mittels Fowler-Nordheim-(FN)-Wannen-Löschens realisiert werden.
  • Gemäß einer Ausgestaltung kann die Kombination dieser drei Techniken ein sehr robustes Zellenkonzept ermöglichen, welches mit geringer Komplexität hinsichtlich des Moduldesigns realisiert werden kann und dadurch mit geringem Modulflächenoverhead.
  • Gemäß einer Ausgestaltung kann die Verwendung eines Fowler-Nordheim-Löschvorgangs das Haltevermögen nach einer Zyklusdurchführung (cycling performance) verbessern, zum Beispiel verglichen mit einem Löschvorgang unter Verwendung „heisser Löcher” (hot hole erase (HHE)).
  • Gemäß einigen Ausgestaltungen wird eine Speicherzellenanordnung bereitgestellt, die mindestens eine Speicherzelle aufweist, wobei die Speicherzelle insbesondere hinsichtlich eines niedrigen Modulflächenoverheads optimiert sein/werden kann.
  • Gemäß einigen Ausgestaltungen können die Spannungen, welche in einer Speicherzellenanordnung verwendet werden (zum Beispiel während Schreib-, Lösch-, oder Lesevorgängen) alle niedriger als 12 Volt sein. Dies kann, was den Flächenverbrauch anbelangt, vorteilhaft sein im Hinblick auf Vorrichtungen, die für höhere Spannungen ausgelegt sind (higher voltage devices).
  • Gemäß einigen Ausgestaltungen ist das Auswähl-Gate einer Speicherzelle als Spacer realisiert. Auf diese Weise können Justierungsprobleme reduziert oder vermieden werden und/oder es ist möglich, dass zum Koppeln an das Floating-Gate keine Source-Unterdiffusion erforderlich ist.
  • Gemäß einigen Ausgestaltungen kann eine geringe Anzahl von Ladungspumpen verwendet werden.
  • Gemäß einigen Ausgestaltungen kann das Handhaben eines Überlöschens (over erase handling) vermieden werden aufgrund der 2-Transistor-(2T)-Konstruktion (Split-Gate-Konzept).
  • Gemäß einigen Ausgestaltungen kann eine höhere Schreib/Lösch-Lebensdauer (Endurance) erreicht werden, da kein Feldverstärktes Poly/Poly Löschen (wie es zum Beispiel bei der herkömmlichen ESF-1-Zelle verwendet wird) verwendet wird.
  • Gemäß einigen Ausgestaltungen kann eine geringe Anzahl von Wortleitungen verwendet werden, da ein separates Lösch-Gate vermieden werden kann.
  • Gemäß einigen Ausgestaltungen kann eine Prozessintegration viel einfacher erfolgen, da es kein Tunneln durch das Seitenwand-Oxid gibt.
  • Gemäß einigen Ausgestaltungen können die Zellen in einer Speicherzellenanordnung angeordnet bzw. organisiert sein in einer NOR-Architektur mit einer gemeinsamen Source-Verbindung.
  • Gemäß einigen Ausgestaltungen kann ein seitenweises Löschen (page erase) in der Zellenanordnung realisiert sein. Mittels eines seitenweisen Löschens ist es möglich, dass nur ausgewählte Wortleitungen gelöscht werden. Falls die Funktionalität des seitenweisen Löschens bereitgestellt ist, kann die gemeinsame Source gemäß einer Ausgestaltung in Seiten-Granularität (page granularity) realisiert sein.
  • Gemäß einigen Ausgestaltungen kann ein Löschvorgang einer ausgewählten Speicherzelle einer Speicherzellenanordnung erreicht werden mittels eines Fowler-Nordheim-Wannen-Löschmechanismus, bei dem die Gesamtspannung aufgeteilt (gesplittet) werden kann zwischen der Wortleitung und einer Wanne (oder dem Substrat), in oder auf welcher die Zelle ausgebildet ist.
  • Bei einer Speicherzellenanordnung gemäß einigen Ausgestaltungen kann ein seitenweises Löschen (page erase) erreicht werden, indem nicht-ausgewählte Wortleitungen gehemmt werden durch entweder ein so genanntes teilweises Hemmen (zum Beispiel unter Verwendung der in Zeile 851 von Tabelle 850 angegebenen Vorspannungs-Spannungen), bei dem eine kleine positive Spannung (zum Beispiel +1,5 Volt) an die nicht-ausgewählten Wortleitungen angelegt werden kann oder ein so genanntes vollständiges Hemmen (zum Beispiel unter Verwendung der in Zeile 852 von Tabelle 850 angegebenen Vorspannungs-Spannungen), bei dem dieselbe Spannung (zum Beispiel +6 Volt) an sowohl die nicht-ausgewählten Wortleitungen als auch die Wanne (oder das Substrat) angelegt werden kann.
  • Eine Speicherzelle gemäß einer Ausgestaltung kann einen Lesestrom in einem Bereich von ungefähr 5 μA bis ungefähr 10 μA. Gemäß anderen Ausgestaltungen kann die Speicherzelle jedoch einen Lesestrom in einem anderen Bereich aufweisen, welcher zum Beispiel Stromwerte, die niedriger als 5 μA sind, und/oder Stromwerte, die höher als 10 μA sind, einschließt gemäß einigen Ausgestaltungen.
  • Eine Speicherzelle gemäß einer anderen Ausgestaltung kann ein Floating-Gate (FG) aufweisen, das einen Source/Drain-Bereich der Zelle teilweise überlappen kann. Zum Beispiel kann gemäß einer Ausgestaltung das Floating-Gate einen Überlapp in einem Bereich von ungefähr 5 nm bis ungefähr 10 nm haben. Gemäß anderen Ausgestaltungen kann jedoch das Floating-Gate einen Überlapp in einem anderen Bereich haben, wobei der Bereich zum Beispiel Werte einschließen kann, die niedriger sind als 5 nm und/oder Werte, die höher als 10 nm sind gemäß einigen Ausgestaltungen.
  • Bei einer Speicherzellenanordnung gemäß einer anderen Ausgestaltung kann die Spannungsdifferenz zwischen ausgewählter Wortleitung und nicht-ausgewählten Wortleitungen niedriger als ungefähr 12 Volt bis 13 Volt gehalten werden. Damit ist es zum Beispiel möglich, dass periphere Vorrichtungen (peripheral devices) nicht geändert werden müssen. Mit anderen Worten ist es möglich, dass ”Hohe-Spannung”-Vorrichtungen (High Voltage (HV) devices) in der Wortleitungsperipherie nicht erforderlich sind.
  • Eine Speicherzellenanordnung gemäß einigen Ausgestaltungen weist eine erste Dotierungswanne und mindestens eine zusätzliche Dotierungswanne, welche in dem Substrat angeordnet ist, auf. Die erste Dotierungswanne ist in der mindestens einen zusätzlichen Dotierungswanne angeordnet. Gemäß einer Ausgestaltung ist es möglich, dass während Löschvorgängen nur die erste Dotierungswanne und die mindestens eine zusätzliche Dotierungswanne vorgespannt werden, während die Source/Drain-Bereiche der Zellenanordnung schwebend (floatend) gelassen werden können. In einer alternativen Ausgestaltung können die Dotierungswannen und die Source/Drain-Bereiche dasselbe Potential haben.
  • Gemäß einigen Ausgestaltungen wird ein Speicherzellenkonzept bereitgestellt, das zum Beispiel in eingebetteten Flash-Produkten wie zum Beispiel Chipkarten (zum Beispiel Chipkarten, die in Mobilkommunikation-(MobCom)-Vorrichtungen verwendet werden, Kfz-Mikrosteuerungsvorrichtungen (Automotive Microcontrollers, ATV μC), etc., verwendet werden können.
  • Gemäß einigen Ausgestaltungen ist ein Speicherzellenkonzept bereitgestellt, das einen Programmiermechanismus mittels Source-seitiger Injektion (source side injektion (SSI)) aufweist in Kombination mit Fowler-Nordheim-Wannen-Löschen und einem mittels einer Spacer-Technik realisiertem Auswähl-Gate. Gemäß einigen Ausgestaltungen können die vorgenannten Merkmale kombiniert werden mit einer Floating-Gate-Speicherschicht als Ladungsspeichereinrichtung der Speicherzelle.
  • Gemäß einigen Ausgestaltungen kann eine Speicherzelle eine Multi-Wannen-Struktur aufweisen, wobei die einzelnen Wannen sich abwechselnde Dotierungstypen aufweisen können. Zum Beispiel kann die Multi-Wannen-Struktur n Dotierungswannen aufweisen (wobei n eine ganze Zahl ≥ 2 ist) sowie ein dotiertes Substrat, wobei die k-te Dotierungswanne in der (k + 1)-ten Dotierungswanne angeordnet ist (für k = 1, 2, ..., n – 1) und die n-te Dotierungswanne in dem Substrat angeordnet ist. Eine Multi-Wannenstruktur mit zwei Dotierungswannen (n = 2) und dotiertem Substrat kann als Dreifach-Wannenstruktur (Triple-Wannenstruktur) bezeichnet werden, eine Multi-Wannen-Struktur mit drei Dotierungswannen (n = 3) und dotiertem Substrat kann als Vierfach-Wannenstruktur (Quadrupel-Wannenstruktur oder Quattro-Wannenstruktur) bezeichnet werden. Eine Multi-Wannen-Struktur mit vier Dotierungswannen (n = 4) und dotiertem Substrat kann als eine Fünffach-Wannenstruktur (Quintupel-Wannenstruktur) bezeichnet werden, etc.
  • Gemäß einer Ausgestaltung wird eine Ladung speichernde Speicherzellenstruktur gelöscht, derart, dass Ladungsträger (zum Beispiel Elektronen) welche in der Ladung speichernden Speicherzellenstruktur gespeichert sind über (via) zumindest die erste Dotierungswanne abfließen (anders ausgedrückt, abgeleitet werden).
  • Ein Speicherarray gemäß einer anderen Ausgestaltung weist eine Mehrzahl von Speicherzellen auf, die in Zeilen und Spalten angeordnet ist. Jede Speicherzelle weist eine Ladung speichernde Speicherzellenstruktur auf, sowie eine Auswählstruktur, einen ersten Source/Drain-Bereich, welcher nahe (proximal zu) der Auswählstruktur angeordnet ist, und einen zweiten Source/Drain-Bereich, welcher fern von der Auswählstruktur angeordnet ist. Die Auswählstruktur weist ein Auswähl-Gate auf, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur. Gemäß einer Ausgestaltung kann die Ladung speichernde Speicherzellenstruktur als eine Floating-Gate-Speicherzellenstruktur eingerichtet sein und kann zum Beispiel ein Floating-Gate und ein Steuer-Gate aufweisen. Gemäß einer Ausgestaltung können die ersten Source/Drain-Bereiche (d. h. die Source/Drain-Bereiche nahe der Auswählstruktur) aller Speicherzellen in einer Spalte mit einer gemeinsamen Bitleitung gekoppelt sein. Mit anderen Worten können die ersten Source/Drain-Bereiche aller Speicherzellen in einer Spalte miteinander verbunden sein, mit anderen Worten elektrisch miteinander gekoppelt sein. Gemäß einer anderen Ausgestaltung können die zweiten Source/Drain-Bereiche (d. h. die Source/Drain-Bereiche fern von der Auswählstruktur) aller Speicherzellen in einer Zeile mit einer gemeinsamen Steuerleitung gekoppelt sein. Mit anderen Worten können die zweiten Source/Drain-Bereiche aller Speicherzellen in einer Zeile miteinander verbunden sein, mit anderen Worten, elektrisch miteinander gekoppelt sein. Gemäß einer anderen Ausgestaltung kann eine gemeinsame Steuerleitung parallel zu einer Wortleitung, die mit allen Speicherzellen in einer Zeile gekoppelt ist, verlaufen. Gemäß einer anderen Ausgestaltung kann eine gemeinsame Bitleitung senkrecht zu der Wortleitung verlaufen. Gemäß einer andern Ausgestaltung kann eine Programmierspannung in eine ausgewählte Speicherzelle eingespeist werden von der gemeinsamen Steuerleitung aus, welche parallel zu der Wortleitung verläuft. Mit anderen Worten kann gemäß dieser Ausgestaltung ein elektrisches Potential an den zweiten Source/Drain-Bereich der ausgewählten Speicherzelle angelegt werden, welches höher ist als ein elektrisches Potential, das an den ersten Source/Drain-Bereich der ausgewählten Speicherzelle angelegt wird. Gemäß einer anderen Ausgestaltung kann während des Programmierens der ausgewählten Speicherzelle eine Hemmspannung an eine oder mehrere nicht-ausgewählte Bitleitungen (mit anderen Worten, Bitleitungen, die mit nicht-ausgewählten Speicherzellen verbunden sind) angelegt werden. Gemäß einer Ausgestaltung kann die Hemmspannung ungefähr denselben Wert haben wie die Programmierspannung, welche an die ausgewählte Speicherzelle angelegt wird. Gemäß anderen Ausgestaltungen kann die Hemmspannung jedoch einen anderen Wert aufweisen. Mittels der Hemmspannung kann zum Beispiel eine Gate-Störung (Gate Disturb) in den nicht-ausgewählten Speicherzellen verringert oder verhindert werden.
  • Gemäß einem anderen Ausführungsbeispiel ist ein Verfahren zum Programmieren einer Speicherzelle eines Speicherarrays bereitgestellt, wobei das Speicherarray eine Mehrzahl von Speicherzellen aufweist, wobei jede Speicherzelle aufweist eine Ladung speichernde Speicherzellenstruktur, eine Auswählstruktur, einen ersten Source/Drain-Bereich, welcher nahe (proximal zu) der Auswählstruktur angeordnet ist, und einen zweiten Source/Drain-Bereich, welcher fern von der Auswählstruktur angeordnet ist, und wobei das Programmieren einer ausgewählten Speicherzelle des Speicherarrays aufweist das Verbinden des zweiten Source/Drain-Bereichs der ausgewählten Speicherzelle und des zweiten Source/Drain-Bereichs von mindestens einer nicht-ausgewählten Speicherzelle mit einer gemeinsamen ersten Spannung, und das Anlegen einer zweiten Spannung an den ersten Source/Drain-Bereich der ausgewählten Speicherzelle und einer dritten Spannung an den ersten Source/Drain-Bereich der nicht-ausgewählten Speicherzelle, wobei die zweite Spannung von der dritten Spannung verschieden ist.

Claims (28)

  1. Speicherzellenanordnung (200'; 300'), aufweisend: • ein Substrat (201; 301); • eine Speicherzelle (200; 300), welche eine Ladung speichernde Speicherzellenstruktur (210; 310), eine Auswählstruktur (220; 320), einen ersten Source/Drain-Bereich (202; 302), welcher sich nahe der Auswählstruktur (220; 320) befindet, und einen zweiten Source/Drain-Bereich (203; 303), welcher sich fern von der Auswählstruktur (220; 320) befindet, aufweist, wobei die Auswählstruktur (220; 320) ein Auswähl-Gate (221; 321) aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur (210; 310); • eine erste Dotierungswanne (231; 331) und eine zweite Dotierungswanne (232; 332), wobei die Ladung speichernde Speicherzellenstruktur (210; 310) in und/oder über der ersten Dotierungswanne (231; 331) angeordnet ist, wobei die erste Dotierungswanne (231; 331) in der zweiten Dotierungswanne (232; 332) angeordnet ist, und wobei die zweite Dotierungswanne (232; 332) in dem Substrat (201; 301) angeordnet ist; und • einen Steuerschaltkreis (250; 350), welcher mit der Speicherzelle (200; 300) gekoppelt ist und eingerichtet ist, die Speicherzelle (200; 300) zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur (210; 310) programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (210; 310) über zumindest die erste Dotierungswanne (231; 331); • wobei der Steuerschaltkreis (250; 350) eingerichtet ist, die Speicherzelle (200; 300) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (210; 310) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.
  2. Speicherzellenanordnung (200'; 300') gemäß Anspruch 1, wobei der Steuerschaltkreis (250; 350) eingerichtet ist, während des Programmierens der Ladung speichernden Speicherzellenstruktur (210; 310) elektrische Spannungen an die Auswählstruktur (220; 320), die Ladung speichernde Speicherzellenstruktur (210; 310) und den ersten und zweiten Source/Drain-Bereich (202; 302, 203; 303) so anzulegen, dass Elektronen in einem Kanalbereich (204; 304), der sich zwischen dem ersten und zweiten Source/Drain-Bereich (202; 302, 203; 303) befindet, von dem ersten Source/Drain-Bereich (202; 302), der sich nahe der Auswählstruktur (220; 320) befindet, in Richtung des zweiten Source/Drain-Bereichs (203; 303), der sich fern von der Auswählstruktur (220; 320) befindet, beschleunigt werden und aus einem Teil des Kanalbereichs (204; 304), der sich unter der Ladung speichernden Speicherzellenstruktur (210; 310) und nahe der Auswählstruktur (220; 320) befindet, in die Ladung speichernde Speicherzellenstruktur (210; 310) injiziert werden.
  3. Speicherzellenanordnung (200'; 300') gemäß Anspruch 1 oder 2, wobei der Steuerschaltkreis (250; 350) einen Löschschaltkreis (251; 351) aufweist, welcher eingerichtet ist, mindestens ein elektrisches Potential an der Speicherzelle (200; 300) bereitzustellen, derart, dass Ladungsträger, welche in der Ladung speichernden Speicherzellenstruktur (210; 310) gespeichert sind, über zumindest die erste Dotierungswanne (231; 331) abfließen.
  4. Speicherzellenanordnung (200'; 300') gemäß Anspruch 3, wobei der Löschschaltkreis (251; 351) eingerichtet ist, die Speicherzelle (200; 300) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (210; 310) gemäß einem Fowler-Nordheim-Löschen über zumindest die erste Dotierungswanne (231; 331) gelöscht wird.
  5. Speicherzellenanordnung (300') gemäß einem der Ansprüche 1 bis 4, ferner aufweisend: mindestens eine zusätzliche Dotierungswanne (333), welche in dem Substrat (301) angeordnet ist, wobei die zweite Dotierungswanne (332) in der mindestens einen zusätzlichen Dotierungswanne (333) angeordnet ist.
  6. Speicherzellenanordnung (200'; 300') gemäß einem der Ansprüche 1 bis 5, wobei die Ladung speichernde Speicherzellenstruktur (210; 310) eine nicht flüchtige Ladung speichernde Speicherzellenstruktur ist.
  7. Speicherzellenanordnung (200'; 300') gemäß Anspruch 6, wobei die Ladung speichernde Speicherzellenstruktur (210; 310) eine Floating-Gate-Speicherzellenstruktur oder eine Ladungsfänger-Speicherzellenstruktur ist.
  8. Speicherzellenanordnung (200'; 300') gemäß einem der Ansprüche 3 bis 7, ferner aufweisend: • eine erste Wortleitungsstruktur, welche mit der Speicherzelle (200; 300) und dem Löschschaltkreis (251; 351) gekoppelt ist; • eine zweite Wortleitungsstruktur, welche mit einer anderen Speicherzelle, die eine andere Ladung speichernde Speicherzellenstruktur aufweist, gekoppelt ist; • wobei der Löschschaltkreis (251; 351) eingerichtet ist, eine Wortleitung-Hemmspannung an der zweiten Wortleitungsstruktur und damit an der anderen Ladung speichernden Speicherzellenstruktur bereitzustellen, wenn die Ladung speichernde Speicherzellenstruktur (210; 310) gelöscht wird.
  9. Speicherzellenanordnung (200'; 300') gemäß Anspruch 8, wobei die Wortleitung-Hemmspannung gleich ist einer Spannung, die an mindestens einer der ersten Dotierungswanne (231; 331) und zweiten Dotierungswanne (232; 332) bereitgestellt wird.
  10. Speicherzellenanordnung (200'; 300') gemäß Anspruch 8, wobei die Wortleitung-Hemmspannung niedriger ist als eine Spannung, welche an mindestens einer der ersten Dotierungswanne (231; 331) und zweiten Dotierungswanne (232; 332) bereitgestellt wird.
  11. Speicherzellenanordnung (200'; 300') gemäß einem der Ansprüche 1 bis 10, ferner aufweisend eine Bit-Leitung, die mit dem ersten Source/Drain-Bereich (202; 302), der sich nahe der Auswählstruktur (220; 320) befindet, gekoppelt ist.
  12. Verfahren zum Steuern einer Speicherzelle (200; 300), welche aufweist eine Ladung speichernde Speicherzellenstruktur (210; 310), eine Auswählstruktur (220; 320), einen ersten Source/Drain-Bereich (202; 302), welcher sich nahe der Auswählstruktur (220; 320) befindet, und einen zweiten Source/Drain-Bereich (203; 303), welcher sich fern von der Auswählstruktur (220; 320) befindet, sowie eine erste Dotierungswanne (231; 331) und eine zweite Dotierungswanne (232; 332), wobei die Ladung speichernde Speicherzellenstruktur (210; 310) in und/oder über der ersten Dotierungswanne (231; 331) angeordnet ist, die erste Dotierungswanne (231; 331) in der zweiten Dotierungswanne (232; 332) angeordnet ist und die zweite Dotierungswanne (232; 332) in einem Substrat (201; 301) angeordnet ist, wobei die Auswählstruktur (220; 320) ein Auswähl-Gate (221; 321) aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur (210; 310), wobei das Verfahren aufweist: Programmieren oder Löschen der Ladung speichernden Speicherzellenstruktur (210; 310) mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (210; 310) über zumindest die erste Dotierungswanne (231; 331); wobei die Ladung speichernde Speicherzellenstruktur (210; 310) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.
  13. Verfahren gemäß Anspruch 12, wobei das Programmieren der Ladung speichernden Speicherzellenstruktur (210; 310) aufweist: Anlegen von elektrischen Spannungen an die Auswählstruktur (220; 320), die Ladung speichernde Speicherzellenstruktur (210; 310) und den ersten und zweiten Source/Drain-Bereich (202, 203; 302, 303), derart, dass Elektronen in einem Kanalbereich (204; 304), der sich zwischen dem ersten und zweiten Source/Drain-Bereich (202, 203; 302, 303) befindet, von dem ersten Source/Drain-Bereich (202; 302), der sich nahe der Auswählstruktur (220; 320) befindet, in Richtung des zweiten Source/Drain-Bereichs (203; 303), der sich fern von der Auswählstruktur (220; 320) befindet, beschleunigt werden und aus einem Teil des Kanalbereichs (204; 304), der sich unter der Ladung speichernden Speicherzellenstruktur (210; 310) und nahe der Auswählstruktur (220; 320) befindet, in die Ladung speichernde Speicherzellenstruktur (210; 310) injiziert werden.
  14. Verfahren gemäß Anspruch 12 oder 13, wobei die Ladung speichernde Speicherzellenstruktur (210; 310) mittels Fowler-Nordheim-Löschens über zumindest die erste Dotierungswanne (231; 331) gelöscht wird.
  15. Speicherarray (1290; 1490), aufweisend: eine Mehrzahl von Speicherzellen (1200), wobei jede Speicherzelle (1200) aufweist eine Ladung speichernde Speicherzellenstruktur (1210), eine Auswählstruktur (1220), einen ersten Source/Drain-Bereich (1202), welcher nahe der Auswählstruktur (1220) der Speicherzelle (1200) angeordnet ist, und einen zweiten Source/Drain-Bereich (1203), welcher fern von der Auswählstruktur (1220) angeordnet ist, und eine erste Dotierungswanne und eine zweite Dotierungswanne, wobei die Ladung speichernde Speicherzellenstruktur in und/oder über der ersten Dotierungswanne angeordnet ist, wobei die erste Dotierungswanne in der zweiten Dotierungswanne angeordnet ist, und wobei die zweite Dotierungswanne in einem Substrat angeordnet ist, wobei die Auswählstruktur ein Auswähl-Gate aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur; eine Mehrzahl von Bitleitungen (1291), wobei jede Bitleitung (1291) mit mindestens zweien der ersten Source/Drain-Bereiche (1202), welche nahe der Auswählstrukturen (1220) der Speicherzellen (1200) angeordnet sind, gekoppelt ist; einen Steuerschaltkreis, welcher mit der Mehrzahl von Speicherzellen (1200) gekoppelt ist und eingerichtet ist, die Speicherzellen (1200) zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur (1210) jeder Speicherzelle (1200) programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (1210) der entsprechenden Speicherzelle (1200) über zumindest die erste Dotierungswanne; wobei der Steuerschaltkreis eingerichtet ist, die Speicherzellen (1200) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (1210) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.
  16. Speicherarray (1290; 1490) gemäß Anspruch 15, • wobei die Speicherzellen (1200) in Zeilen und Spalten angeordnet sind; • wobei jeweils eine Bitleitung (1291) für eine Spalte von Speicherzellen (1200) bereitgestellt ist; und • wobei für alle Speicherzellen (1200) in einer Spalte gilt, dass der erste Source/Drain-Bereich (1202), welcher nahe der Auswählstruktur (1220) der jeweiligen Speicherzelle (1200) angeordnet ist, mit der Bitleitung (1291), welche für die Spalte bereitgestellt ist, gekoppelt ist.
  17. Speicherarray (1290; 1490) gemäß Anspruch 16, • wobei jeweils eine Steuerleitung (1294) für eine Zeile von Speicherzellen (1200) bereitgestellt ist, und • wobei für alle Speicherzellen (1200) in einer Zeile gilt, dass der zweite Source/Drain-Bereich (1203), welcher fern von der Auswählstruktur (1220) der jeweiligen Speicherzelle (1200) angeordnet ist, mit der Steuerleitung (1294), welche für die Zeile bereitgestellt ist, gekoppelt ist.
  18. Speicherarray (1290; 1490) gemäß einem der Ansprüche 15 bis 17, wobei der Steuerschaltkreis eingerichtet ist, während des Programmierens der Ladung speichernden Speicherzellenstruktur (1210) einer Speicherzelle (1200) elektrische Spannungen an die Auswählstruktur (1220), die Ladung speichernde Speicherzellenstruktur (1210) und den ersten und zweiten Source/Drain-Bereich (1202, 1203) der entsprechenden Speicherzelle (1200) so anzulegen, dass Elektronen in einem Kanalbereich, der sich zwischen dem ersten und zweiten Source/Drain-Bereich (1202, 1203) befindet, von dem ersten Source/Drain-Bereich (1202), der sich nahe der Auswählstruktur (1220) befindet, in Richtung des zweiten Source/Drain-Bereichs (1203), der sich fern von der Auswählstruktur (1220) befindet, beschleunigt werden und aus einem Teil des Kanalbereichs, der sich unter der Ladung speichernden Speicherzellenstruktur (1210) und nahe der Auswählstruktur (1220) befindet, in die Ladung speichernde Speicherzellenstruktur (1210) injiziert werden.
  19. Speicherarray (1290; 1490) gemäß einem der Ansprüche 15 bis 18, wobei der Steuerschaltkreis einen Löschschaltkreis aufweist, der eingerichtet ist, die Ladung speichernde Speicherzellenstruktur (1210) jeder Speicherzelle (1200) mittels Fowler-Nordheim-Löschens über zumindest die erste Dotierungswanne der jeweiligen Speicherzelle (1200) zu löschen.
  20. Verfahren zum Betreiben eines Speicherarrays (1490), wobei das Speicherarray (1490) aufweist eine Mehrzahl von Speicherzellen (1200, 1200a), wobei jede Speicherzelle (1200, 1200a) aufweist eine Ladung speichernde Speicherzellenstruktur (1210), eine Auswählstruktur (1220), einen ersten Source/Drain-Bereich (1202), welcher nahe der Auswählstruktur (1220) angeordnet ist, und einen zweiten Source/Drain-Bereich (1203), welcher fern von der Auswählstruktur (1220) angeordnet ist, und eine erste Dotierungswanne und eine zweite Dotierungswanne, wobei die Ladung speichernde Speicherzellenstruktur (1210) in und/oder über der ersten Dotierungswanne angeordnet ist, wobei die erste Dotierungswanne in der zweiten Dotierungswanne angeordnet ist, und wobei die zweite Dotierungswanne in einem Substrat angeordnet ist, wobei die Auswählstruktur (1220) ein Auswähl-Gate aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur (1210), wobei das Verfahren aufweist: Programmieren einer ausgewählten Speicherzelle (1200a) der Mehrzahl von Speicherzellen (1200, 1200a) mittels eines Source-seitigen Injektionsmechanismus; wobei während des Programmierens der ausgewählten Speicherzelle eine Hemmspannung an den ersten Source/Drain-Bereich (1202) mindestens einer nicht ausgewählten Speicherzelle (1200) der Mehrzahl von Speicherzellen (1200, 1200a) angelegt wird, wobei der zweite Source/Drain-Bereich (1203) der ausgewählten Speicherzelle (1200a) und der zweite Source/Drain-Bereich (1203) der mindestens einen nicht ausgewählten Speicherzelle (1200) elektrisch miteinander gekoppelt sind, und wobei die Hemmspannung ungefähr denselben Wert aufweist wie eine an den zweiten Source/Drain-Bereich (1203) der ausgewählten Speicherzelle (1200a) angelegte elektrische Spannung.
  21. Verfahren gemäß Anspruch 20, wobei das Programmieren der ausgewählten Speicherzelle (1200a) aufweist: Anlegen von elektrischen Spannungen an die Auswählstruktur (1220), die Ladung speichernde Speicherzellenstruktur (1210) und den ersten und zweiten Source/Drain-Bereich (1202, 1203) der ausgewählten Speicherzelle (1200a), derart, dass Elektronen in einem Kanalbereich, der sich zwischen dem ersten und zweiten Source/Drain-Bereich (1202, 1203) befindet, von dem ersten Source/Drain-Bereich (1202), der sich nahe der Auswählstruktur (1220) befindet, in Richtung des zweiten Source/Drain-Bereichs (1203), der sich fern von der Auswählstruktur (1220) befindet, beschleunigt werden und aus einem Teil des Kanalbereichs, der sich unter der Ladung speichernden Speicherzellenstruktur (1210) und nahe der Auswählstruktur (1220) befindet, in die Ladung speichernde Speicherzellenstruktur (1210) injiziert werden.
  22. Verfahren gemäß Anspruch 21, wobei die Ladung speichernde Speicherzellenstruktur (1210) der ausgewählten Speicherzelle (1200a) mittels Fowler-Nordheim-Löschens über zumindest die erste Dotierungswanne gelöscht wird.
  23. Elektronische Vorrichtung (680), aufweisend: eine Logikanordnung (640), welche mindestens eine Logik-Vorrichtung (641) aufweist; eine Speicherzellenanordnung (600'), aufweisend: • ein Substrat (601); • eine Speicherzelle (600), welche eine Ladung speichernde Speicherzellenstruktur (610), eine Auswählstruktur (620), einen ersten Source/Drain-Bereich, welcher sich nahe der Auswählstruktur (620) befindet, und einen zweiten Source/Drain-Bereich, welcher sich fern von der Auswählstruktur befindet, aufweist, wobei die Auswählstruktur (620) ein Auswähl-Gate aufweist, welches als Spacer eingerichtet ist und lateral einen Abstand aufweist zu einer Seitenwand der Ladung speichernden Speicherzellenstruktur; • eine erste Dotierungswanne (631) und eine zweite Dotierungswanne (632), wobei die Ladung speichernde Speicherzellenstruktur (610) in und/oder über der ersten Dotierungswanne (631) angeordnet ist, die erste Dotierungswanne (631) in der zweiten Dotierungswanne (632) angeordnet ist und die zweite Dotierungswanne (632) in dem Substrat (601) angeordnet ist; und • einen Steuerschaltkreis (650), welcher mit der Speicherzelle (600) gekoppelt ist und eingerichtet ist, die Speicherzelle (600) zu steuern, derart, dass die Ladung speichernde Speicherzellenstruktur (610) programmiert oder gelöscht wird mittels Ladens oder Entladens der Ladung speichernden Speicherzellenstruktur (610) über zumindest die erste Dotierungswanne (631); • wobei der Steuerschaltkreis (650) eingerichtet ist, die Speicherzelle (600) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (610) mittels eines Source-seitigen Injektionsmechanismus programmiert wird.
  24. Elektronische Vorrichtung (680) gemäß Anspruch 23, wobei der Steuerschaltkreis (650) eingerichtet ist, während des Programmierens der Ladung speichernden Speicherzellenstruktur (610) elektrische Spannungen an die Auswählstruktur (620), die Ladung speichernde Speicherzellenstruktur (610) und den ersten und zweiten Source/Drain-Bereich so anzulegen, dass Elektronen in einem Kanalbereich, der sich zwischen dem ersten und zweiten Source/Drain-Bereich befindet, von dem ersten Source/Drain-Bereich, der sich nahe der Auswählstruktur (620) befindet, in Richtung des zweiten Source/Drain-Bereichs, der sich fern von der Auswählstruktur (620) befindet, beschleunigt werden und aus einem Teil des Kanalbereichs, der sich unter der Ladung speichernden Speicherzellenstruktur (610) und nahe der Auswählstruktur (620) befindet, in die Ladung speichernde Speicherzellenstruktur (610) injiziert werden.
  25. Elektronische Vorrichtung (680) gemäß Anspruch 23 oder 24, wobei die Logikanordnung (640) mindestens eine programmierbare Logik-Vorrichtung aufweist.
  26. Elektronische Vorrichtung (680) gemäß einem der Ansprüche 23 bis 25, wobei der Steuerschaltkreis (650) eingerichtet ist, die Speicherzelle (600) so zu steuern, dass die Ladung speichernde Speicherzellenstruktur (610) mittels Fowler-Nordheim-Löschens über zumindest die erste Dotierungswanne (631) gelöscht wird.
  27. Elektronische Vorrichtung (680) gemäß einem der Ansprüche 23 bis 26, wobei die Ladung speichernde Speicherzellenstruktur (610) eine Floating-Gate-Speicherzellenstruktur ist.
  28. Elektronische Vorrichtung (680) gemäß einem der Ansprüche 23 bis 27, eingerichtet als eine Chipkarten-Vorrichtung.
DE102008044997.0A 2007-08-30 2008-08-29 Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung Active DE102008044997B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US96898907P 2007-08-30 2007-08-30
US60/968,989 2007-08-30
US97588407P 2007-09-28 2007-09-28
US60/975,884 2007-09-28

Publications (2)

Publication Number Publication Date
DE102008044997A1 DE102008044997A1 (de) 2009-03-05
DE102008044997B4 true DE102008044997B4 (de) 2017-03-16

Family

ID=40299366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008044997.0A Active DE102008044997B4 (de) 2007-08-30 2008-08-29 Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung

Country Status (3)

Country Link
US (2) US8320191B2 (de)
CN (1) CN101388247B (de)
DE (1) DE102008044997B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR20100080243A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8410815B2 (en) 2010-12-02 2013-04-02 Infineon Technologies Ag Transistor arrangement and integrated circuit
US8488388B2 (en) * 2011-11-01 2013-07-16 Silicon Storage Technology, Inc. Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate
US9147690B2 (en) * 2012-03-08 2015-09-29 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8884352B2 (en) 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
US8675405B1 (en) * 2013-03-12 2014-03-18 Cypress Semiconductor Corp. Method to reduce program disturbs in non-volatile memory cells
US10262747B2 (en) 2013-03-12 2019-04-16 Cypress Semiconductor Corporation Method to reduce program disturbs in non-volatile memory cells
US9111639B2 (en) * 2013-04-30 2015-08-18 Freescale Semiconductor, Inc. Biasing split gate memory cell during power-off mode
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
JP6286292B2 (ja) * 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
ITUB20151112A1 (it) * 2015-05-27 2016-11-27 St Microelectronics Srl Dispositivo di memoria non-volatile e corrispondente metodo di funzionamento con riduzione degli stress
FR3048115B1 (fr) * 2016-02-18 2018-07-13 Stmicroelectronics (Rousset) Sas Dispositif et procede de gestion du claquage de transistors d'acces de memoire eeprom.
US10210201B2 (en) * 2016-05-13 2019-02-19 TCL Research America Inc. Method and system for App page recommendation via inference of implicit intent in a user query
WO2017200883A1 (en) * 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Deep learning neural network classifier using non-volatile memory array
US10269440B2 (en) * 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
KR102252531B1 (ko) * 2017-12-15 2021-05-14 청두 아날로그 써키트 테크놀로지 인코퍼레이티드 플래시 메모리에 프로그래밍하는 회로 및 방법
US10762966B2 (en) * 2018-10-30 2020-09-01 Globalfoundries Singapore Pte. Ltd. Memory arrays and methods of forming the same
US10847526B1 (en) 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
JP2021044358A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置及び半導体装置の製造方法
CN111758131B (zh) 2020-05-19 2022-03-15 长江存储科技有限责任公司 用于存储器的程序暂停和恢复的控制方法与控制器
KR20230002812A (ko) 2020-05-19 2023-01-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스 및 그 프로그램 동작

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963476A (en) * 1996-09-05 1999-10-05 Macronix International Co., Ltd. Fowler-Nordheim (F-N) tunneling for pre-programming in a floating gate memory device
US5978276A (en) * 1997-04-11 1999-11-02 Programmable Silicon Solutions Electrically erasable nonvolatile memory
US6291297B1 (en) * 1999-03-24 2001-09-18 Actrans System Inc. Flash memory cell with self-aligned gates and fabrication process
US20020057600A1 (en) * 2000-11-13 2002-05-16 Koji Sakui Semiconductor memory device and method of operating the same
US20050224858A1 (en) * 2004-04-02 2005-10-13 Chih-Wei Hung [non-volatile memory structure and manufacturing method thereof]

Family Cites Families (1045)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1392599A (en) 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3836992A (en) 1973-03-16 1974-09-17 Ibm Electrically erasable floating gate fet memory cell
US3849638A (en) 1973-07-18 1974-11-19 Gen Electric Segmented associative logic circuits
US3893085A (en) 1973-11-28 1975-07-01 Ibm Read mostly memory cell having bipolar and FAMOS transistor
JPS51147133A (en) 1975-06-12 1976-12-17 Nec Corp Non-voratile insulation gate semiconductor memory
US4051464A (en) 1975-09-08 1977-09-27 Honeywell Inc. Semiconductor memory cell
JPS586238B2 (ja) 1975-09-10 1983-02-03 株式会社東芝 フキハツセイハンドウタイメモリソウチ
JPS5246736A (en) 1975-10-11 1977-04-13 Hitachi Ltd Semiconductor storage circuit
JPS5263637A (en) 1975-11-20 1977-05-26 Toshiba Corp Device for non-volatile semiconductor memory
JPS52130536A (en) 1976-04-26 1977-11-01 Toshiba Corp Semiconductor memory unit
US4119995A (en) 1976-08-23 1978-10-10 Intel Corporation Electrically programmable and electrically erasable MOS memory cell
JPS5918795B2 (ja) 1976-09-22 1984-04-28 日本電気株式会社 半導体記憶装置
FR2368784A1 (fr) 1976-10-20 1978-05-19 Texas Instruments France Cellule de memoire a grille flottante a double injection
FR2375692A1 (fr) 1976-12-27 1978-07-21 Texas Instruments Inc Memoire semi-conductrice a grilles flottantes, programmable electriquement
US4112509A (en) 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device
US4122544A (en) 1976-12-27 1978-10-24 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device with series enhancement transistor
JPS53110337A (en) 1977-03-08 1978-09-27 Sanyo Electric Co Ltd Data write method for non-volatile memory array
US4099196A (en) 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
JPS5416138A (en) 1977-07-07 1979-02-06 Toshiba Corp Nonvolatile memory
JPS5423337A (en) 1977-07-22 1979-02-21 Mitsubishi Electric Corp Semiconductor memory unit
DE2743422A1 (de) 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
US4162504A (en) 1977-12-27 1979-07-24 Rca Corp. Floating gate solid-state storage device
JPS582438B2 (ja) 1978-02-17 1983-01-17 三洋電機株式会社 不揮発性半導体メモリ装置
US4258378A (en) 1978-05-26 1981-03-24 Texas Instruments Incorporated Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
US4305083A (en) 1978-09-19 1981-12-08 Texas Instruments Incorporated Single junction charge injector floating gate memory cell
SE7907193L (sv) 1978-09-28 1980-03-29 Rca Corp Bestendigt minne
US4185319A (en) 1978-10-04 1980-01-22 Rca Corp. Non-volatile memory device
JPS5574180A (en) 1978-11-29 1980-06-04 Hitachi Ltd Non-volatile memory
US4429326A (en) 1978-11-29 1984-01-31 Hitachi, Ltd. I2 L Memory with nonvolatile storage
JPS6046554B2 (ja) 1978-12-14 1985-10-16 株式会社東芝 半導体記憶素子及び記憶回路
JPS5589989A (en) 1978-12-27 1980-07-08 Nec Corp Electrically erasable rom
US4314265A (en) 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
US4486769A (en) 1979-01-24 1984-12-04 Xicor, Inc. Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
US4300212A (en) 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
US4266283A (en) 1979-02-16 1981-05-05 Intel Corporation Electrically alterable read-mostly memory
DE2916884C3 (de) 1979-04-26 1981-12-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Programmierbare Halbleiterspeicherzelle
JPS561573A (en) 1979-06-18 1981-01-09 Fujitsu Ltd Semiconductor nonvolatile memory
EP0021777B1 (de) 1979-06-18 1983-10-19 Fujitsu Limited Nicht-flüchtige Halbleiter-Speichervorrichtung
JPS5621375A (en) 1979-07-28 1981-02-27 Fujitsu Ltd Semiconductor nonvolatile memory device
GB2056166B (en) 1979-08-08 1983-09-14 Philips Electronic Associated Hot-electron or hot-hole transistor
US4297719A (en) 1979-08-10 1981-10-27 Rca Corporation Electrically programmable control gate injected floating gate solid state memory transistor and method of making same
US4332077A (en) 1979-08-10 1982-06-01 Rca Corporation Method of making electrically programmable control gate injected floating gate solid state memory transistor
DE3031748A1 (de) 1979-08-24 1982-03-04 Centre Electronique Horloger S.A., Neuchâtel Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
CH633123A5 (en) 1979-08-24 1982-11-15 Centre Electron Horloger Electrically reprogrammable non-volatile memory element
JPS5642375A (en) 1979-08-31 1981-04-20 Fujitsu Ltd Semiconductor nonvolatile memory
JPS5694585A (en) 1979-12-27 1981-07-31 Mitsubishi Electric Corp Memory transistor circuit
JPS56118373A (en) 1980-02-25 1981-09-17 Seiko Epson Corp Semiconductor integrated circuit
DE3007892C2 (de) 1980-03-01 1982-06-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-Gate-Speicherzelle
US4375087C1 (en) 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory
US4336603A (en) 1980-06-18 1982-06-22 International Business Machines Corp. Three terminal electrically erasable programmable read only memory
US4317110A (en) 1980-06-30 1982-02-23 Rca Corporation Multi-mode circuit
JPS5728364A (en) 1980-07-28 1982-02-16 Fujitsu Ltd Semiconductor memory device
DE3029539A1 (de) 1980-08-04 1982-03-11 Deutsche Itt Industries Gmbh, 7800 Freiburg Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
US4398338A (en) 1980-12-24 1983-08-16 Fairchild Camera & Instrument Corp. Fabrication of high speed, nonvolatile, electrically erasable memory cell and system utilizing selective masking, deposition and etching techniques
US4375085A (en) 1981-01-02 1983-02-22 International Business Machines Corporation Dense electrically alterable read only memory
EP0061512B1 (de) 1981-04-01 1985-09-18 Deutsche ITT Industries GmbH Integrierte Schaltungsanordnung zum Schreiben, Lesen und Löschen von Speichermatrizen mit Isolierschicht-Feldeffekttransistoren nichtflüchtigen Speicherverhaltens
JPS5851568A (ja) 1981-09-22 1983-03-26 Nec Corp 半導体装置
US4479203A (en) 1981-11-16 1984-10-23 Motorola, Inc. Electrically erasable programmable read only memory cell
JPS5897873A (ja) 1981-12-08 1983-06-10 Nec Corp 不揮発性半導体メモリセル
IE55327B1 (en) 1981-12-29 1990-08-15 Fujitsu Ltd Nonvolatile semiconductor memory circuit
US4486859A (en) 1982-02-19 1984-12-04 International Business Machines Corporation Electrically alterable read-only storage cell and method of operating same
US4513397A (en) 1982-12-10 1985-04-23 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
US4577215A (en) 1983-02-18 1986-03-18 Rca Corporation Dual word line, electrically alterable, nonvolatile floating gate memory device
WO1983003167A1 (en) 1982-03-09 1983-09-15 Rca Corp An electrically alterable, nonvolatile floating gate memory device
EP0088815B1 (de) 1982-03-17 1985-12-18 Deutsche ITT Industries GmbH Elektrisch löschbare Speichermatrix (EEPROM)
EP0089397B1 (de) 1982-03-24 1985-12-04 Deutsche ITT Industries GmbH Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
GB2118363A (en) 1982-04-08 1983-10-26 Philips Electronic Associated Hot-electron and hot-hole transistors
US4460979A (en) 1982-05-19 1984-07-17 Honeywell Inc. Memory cell
JPS5955071A (ja) 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
US4527258A (en) 1982-09-30 1985-07-02 Mostek Corporation E2 PROM having bulk storage
US4577295A (en) 1983-05-31 1986-03-18 Intel Corporation Hybrid E2 cell and related array
JPS609519A (ja) 1983-06-29 1985-01-18 Hitachi Ltd 分岐管の成形方法
JPS6038799A (ja) 1983-08-11 1985-02-28 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ用読み出し回路
IT1213228B (it) 1984-10-23 1989-12-14 Ates Componenti Elettron Metodo di scrittura per matrice di celle di memoria non volatile di tipo merged.
US4616245A (en) 1984-10-29 1986-10-07 Ncr Corporation Direct-write silicon nitride EEPROM cell
US4752912A (en) 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US4599706A (en) 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4683554A (en) 1985-09-13 1987-07-28 Ncr Corporation Direct write nonvolatile memory cells
US4742491A (en) 1985-09-26 1988-05-03 Advanced Micro Devices, Inc. Memory cell having hot-hole injection erase mode
US4763299A (en) 1985-10-15 1988-08-09 Emanuel Hazani E2 PROM cell and architecture
JPS62154786A (ja) 1985-12-27 1987-07-09 Toshiba Corp 不揮発性半導体メモリ
WO1987004879A1 (en) 1986-02-07 1987-08-13 Silicon Communications Corporation Electrically erasable programmable logic array (eepla)
JPS62266793A (ja) 1986-05-13 1987-11-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3059442B2 (ja) 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
JPS63153799A (ja) 1986-08-08 1988-06-27 Nec Corp 半導体メモリ
JPS6352399A (ja) 1986-08-22 1988-03-05 Hitachi Ltd イーピーロム
US4794565A (en) 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
US4769788A (en) 1986-09-22 1988-09-06 Ncr Corporation Shared line direct write nonvolatile memory cell array
EP0265554A1 (de) 1986-10-31 1988-05-04 INTERSIL, INC. (a Delaware corp.) Mit elektrisch löschbaren Sicherungen versehenes programmierbares logisches Feld
GB2199184B (en) 1986-12-19 1990-01-31 Nat Semiconductor Corp High reliability single-poly eeprom cell
JPH0777078B2 (ja) 1987-01-31 1995-08-16 株式会社東芝 不揮発性半導体メモリ
JPH0772996B2 (ja) 1987-01-31 1995-08-02 株式会社東芝 不揮発性半導体メモリ
JP2607504B2 (ja) 1987-02-20 1997-05-07 株式会社東芝 不揮発性半導体メモリ
JPS63252481A (ja) 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
JPS63306598A (ja) 1987-06-08 1988-12-14 Hitachi Ltd 不揮発性メモリセルの消去方式
JP2688492B2 (ja) 1987-06-19 1997-12-10 アドバンスト・マイクロ・デバイシズ・インコーポレイテッド 電気的消去可能プログラマブルリードオンリメモリ
JPS6418270A (en) 1987-07-13 1989-01-23 Oki Electric Ind Co Ltd Semiconductor memory device
US5182725A (en) 1987-11-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device with reduced variation in source potential of floating gate type memory transistor and operating method therefor
JPH01137496A (ja) 1987-11-20 1989-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
FR2623651B1 (fr) 1987-11-20 1992-11-27 Sgs Thomson Microelectronics Plan memoire et procede et prototype de definition d'un circuit integre electronique comportant un tel plan memoire
FR2623650B1 (fr) 1987-11-20 1992-10-16 Sgs Thomson Microelectronics Composant electronique monolithique muni d'un decodeur commun pour sa memoire morte et sa memoire de traitement
JPH07120719B2 (ja) 1987-12-02 1995-12-20 三菱電機株式会社 半導体記憶装置
JPH07120720B2 (ja) 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US4888734A (en) 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. EPROM/flash EEPROM cell and array configuration
US4888735A (en) 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. ROM cell and array configuration
US4861730A (en) 1988-01-25 1989-08-29 Catalyst Semiconductor, Inc. Process for making a high density split gate nonvolatile memory cell
US5332914A (en) 1988-02-05 1994-07-26 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5087583A (en) 1988-02-05 1992-02-11 Emanuel Hazani Process for EEPROM cell structure and architecture with shared programming and erase terminals
US5677867A (en) 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
US5304505A (en) 1989-03-22 1994-04-19 Emanuel Hazani Process for EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5440518A (en) 1991-06-12 1995-08-08 Hazani; Emanuel Non-volatile memory circuits, architecture and methods
US5047814A (en) 1988-02-05 1991-09-10 Emanuel Hazani E2 PROM cell including isolated control diffusion
US5099297A (en) 1988-02-05 1992-03-24 Emanuel Hazani EEPROM cell structure and architecture with programming and erase terminals shared between several cells
US5247346A (en) 1988-02-05 1993-09-21 Emanuel Hazani E2 PROM cell array including single charge emitting means per row
US5040036A (en) 1988-02-05 1991-08-13 Emanuel Hazani Trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5162247A (en) 1988-02-05 1992-11-10 Emanuel Hazani Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5166904A (en) 1988-02-05 1992-11-24 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5303185A (en) 1988-02-05 1994-04-12 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5091326A (en) 1988-03-02 1992-02-25 Advanced Micro Devices, Inc. EPROM element employing self-aligning process
US5022009A (en) 1988-06-02 1991-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having reading operation of information by differential amplification
US5268319A (en) 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JPH01310577A (ja) 1988-06-08 1989-12-14 Seiko Instr Inc 半導体不揮発性メモリ
US4905063A (en) 1988-06-21 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Floating gate memories
US4945393A (en) 1988-06-21 1990-07-31 At&T Bell Laboratories Floating gate memory circuit and apparatus
US5231041A (en) 1988-06-28 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of an electrically programmable non-volatile memory device having the floating gate extending over the control gate
US5223731A (en) 1988-06-30 1993-06-29 Goldstar Electron Co., Ltd. EPROM cell using trench isolation to provide leak current immunity
US5089433A (en) 1988-08-08 1992-02-18 National Semiconductor Corporation Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture
JPH0797608B2 (ja) 1988-10-19 1995-10-18 株式会社東芝 不揮発性半導体メモリおよびその製造方法
US5210048A (en) 1988-10-19 1993-05-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor and method for manufacturing the same
JPH0760866B2 (ja) 1988-10-19 1995-06-28 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5153684A (en) 1988-10-19 1992-10-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor
JP3069607B2 (ja) 1988-10-25 2000-07-24 セイコーインスツルメンツ株式会社 半導体不揮発性メモリの動作方法
US5120571A (en) 1988-11-10 1992-06-09 Texas Instruments Incorporated Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
JP2709948B2 (ja) 1988-11-30 1998-02-04 キヤノン株式会社 撮像装置
US5042009A (en) 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US5138575A (en) 1988-12-19 1992-08-11 Fujitsu Limited Electricaly erasable and programmable read only memory with a discharge device
JPH0738274B2 (ja) 1988-12-22 1995-04-26 株式会社東芝 不揮発性半導体メモリシステム
JP2807256B2 (ja) 1989-03-17 1998-10-08 株式会社東芝 不揮発性半導体メモリ
JP2503651B2 (ja) 1989-04-26 1996-06-05 日本電気株式会社 赤外線センサ
JPH02295169A (ja) 1989-05-09 1990-12-06 Nec Corp 不揮発性半導体記憶装置
JPH02308572A (ja) 1989-05-23 1990-12-21 Toshiba Corp 半導体記憶装置のプログラム方法
WO1990015412A1 (en) 1989-06-08 1990-12-13 Sierra Semiconductor Corporation A high reliability non-volatile memory circuit and structure
US5283758A (en) 1989-06-13 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device
US5153691A (en) 1989-06-21 1992-10-06 Xicor, Inc. Apparatus for a dual thickness floating gate memory cell
WO1990016085A1 (en) 1989-06-21 1990-12-27 Xicor, Inc. Apparatus and method for a dual thickness dielectric floating gate memory cell
JPH0338067A (ja) 1989-07-05 1991-02-19 Toshiba Corp 不揮発性半導体メモリ装置
JPH0348461A (ja) 1989-07-17 1991-03-01 Hitachi Ltd 半導体不揮発性記憶装置および消去方式
KR940006094B1 (ko) 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
WO1991003054A1 (en) 1989-08-18 1991-03-07 Motorola, Inc. Memory cell
US5153854A (en) 1989-08-18 1992-10-06 Motorola, Inc. EEPROM memory system having selectable programming voltage for low power readability
US5177705A (en) 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
US5166900A (en) 1989-10-27 1992-11-24 Nec Corporation Non-volatile semiconductor memory device with improved layout
US5170373A (en) 1989-10-31 1992-12-08 Sgs-Thomson Microelectronics, Inc. Three transistor eeprom cell
US5140133A (en) 1989-11-13 1992-08-18 Clamco Corporation Electrical impulse hot hole punch for making a tear-resistant hole in thermoplastic film
US5572054A (en) 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
JPH03232196A (ja) 1990-02-07 1991-10-16 Toshiba Corp 半導体記憶装置
JP3099887B2 (ja) 1990-04-12 2000-10-16 株式会社東芝 不揮発性半導体記憶装置
JPH0424969A (ja) 1990-05-15 1992-01-28 Toshiba Corp 半導体記憶装置
US5280446A (en) 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
JP3002309B2 (ja) 1990-11-13 2000-01-24 ウエハスケール インテグレーション， インコーポレイテッド 高速ｅｐｒｏｍアレイ
US5220528A (en) 1990-11-19 1993-06-15 Intel Corporation Compensation circuit for leakage in flash EPROM
JP3124334B2 (ja) 1991-10-03 2001-01-15 株式会社東芝 半導体記憶装置およびその製造方法
KR100257661B1 (ko) 1991-01-17 2000-06-01 윌리엄 비. 켐플러 불휘발성 메모리 셀 구조물 및 그 형성 방법
BE1004424A3 (nl) 1991-01-31 1992-11-17 Imec Inter Uni Micro Electr Transistorstruktuur voor uitwisbare en programmeerbare geheugens.
WO1992016020A1 (en) 1991-03-06 1992-09-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory cell having gate electrode on sidewall of gate electrode part
JPH04291759A (ja) 1991-03-20 1992-10-15 Nec Corp 半導体装置
US5212541A (en) * 1991-04-18 1993-05-18 National Semiconductor Corporation Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection
US20080079059A1 (en) 1991-04-24 2008-04-03 Eon Silicon Solution Inc. Method of manufacturing a nonvolatile semiconductor memory device and select gate device having a stacked gate structure
US5251169A (en) 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5338952A (en) 1991-06-07 1994-08-16 Sharp Kabushiki Kaisha Non-volatile memory
US5784327A (en) 1991-06-12 1998-07-21 Hazani; Emanuel Memory cell array selection circuits
DE4121053C2 (de) 1991-06-26 1995-10-19 Eurosil Electronic Gmbh Speicherzelle mit Floating-Gate-Transistor
US5268585A (en) 1991-07-01 1993-12-07 Sharp Kabushiki Kaisha Non-volatile memory and method of manufacturing the same
US5264384A (en) 1991-08-30 1993-11-23 Texas Instruments Incorporated Method of making a non-volatile memory cell
JPH0596862A (ja) 1991-10-10 1993-04-20 Mitsubishi Kasei Corp 光機能素子におけるメモリーの消去方法
JPH05110114A (ja) 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
US6853027B2 (en) 1991-10-30 2005-02-08 Rohm Company, Ltd. Semiconductor nonvolatile memory with low programming voltage
FR2683664A1 (fr) 1991-11-13 1993-05-14 Sgs Thomson Microelectronics Memoire integree electriquement programmable a un seuil transistor.
KR940009644B1 (ko) 1991-11-19 1994-10-15 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5260593A (en) 1991-12-10 1993-11-09 Micron Technology, Inc. Semiconductor floating gate device having improved channel-floating gate interaction
US5218568A (en) 1991-12-17 1993-06-08 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same
JP2788812B2 (ja) 1992-01-13 1998-08-20 古河電気工業株式会社 大電流回路基板
US7071060B1 (en) 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5293328A (en) 1992-01-15 1994-03-08 National Semiconductor Corporation Electrically reprogrammable EPROM cell with merged transistor and optiumum area
US5544103A (en) 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
US5640346A (en) 1992-03-03 1997-06-17 Harris Corporation Electrically programmable memory cell
US5477068A (en) 1992-03-18 1995-12-19 Rohm Co., Ltd. Nonvolatile semiconductor memory device
US5414286A (en) 1992-03-19 1995-05-09 Sharp Kabushiki Kaisha Nonvolatile memory, method of fabricating the same, and method of reading information from the same
US5359573A (en) 1992-06-19 1994-10-25 Lattice Semiconductor Corporation Flash E2 PROM array with mingle polysilicon layer memory cell
JPH0621471A (ja) 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置
US5284786A (en) 1992-08-14 1994-02-08 National Semiconductor Corporation Method of making a split floating gate EEPROM cell
JPH06120515A (ja) 1992-10-09 1994-04-28 Oki Electric Ind Co Ltd 半導体不揮発性メモリのデータ書き込み及びデータ消去方法
JPH06140373A (ja) 1992-10-23 1994-05-20 Sony Corp 半導体装置の製造方法
FR2697673B1 (fr) 1992-10-29 1994-12-16 Gemplus Card Int Circuit à fusible, pour circuit intégré.
US5910912A (en) 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
US5859455A (en) 1992-12-31 1999-01-12 Yu; Shih-Chiang Non-volatile semiconductor memory cell with control gate and floating gate and select gate located above the channel
JPH06216392A (ja) 1993-01-20 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06223587A (ja) 1993-01-28 1994-08-12 Toshiba Corp 不揮発性半導体記憶装置
US5898619A (en) 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
JPH06252389A (ja) 1993-03-01 1994-09-09 Nec Corp Ｍｉｓ型電界効果トランジスタ
US5329487A (en) 1993-03-08 1994-07-12 Altera Corporation Two transistor flash EPROM cell
JPH06291327A (ja) 1993-04-05 1994-10-18 Nec Corp 半導体不揮発性メモリ
JPH06309884A (ja) 1993-04-28 1994-11-04 Toshiba Corp 不揮発性半導体記憶装置
US5430675A (en) 1993-05-24 1995-07-04 Matsushita Electronics Corporation An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit
DE69305986T2 (de) 1993-07-29 1997-03-06 Sgs Thomson Microelectronics Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren
US5608676A (en) 1993-08-31 1997-03-04 Crystal Semiconductor Corporation Current limited current reference for non-volatile memory sensing
BE1007475A3 (nl) 1993-09-06 1995-07-11 Philips Electronics Nv Halfgeleiderinrichting met een niet-vluchtig geheugen en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
US5640031A (en) 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5515319A (en) * 1993-10-12 1996-05-07 Texas Instruments Incorporated Non-volatile memory cell and level shifter
US5557569A (en) 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
US5432740A (en) 1993-10-12 1995-07-11 Texas Instruments Incorporated Low voltage flash EEPROM memory cell with merge select transistor and non-stacked gate structure
US5793080A (en) 1993-10-12 1998-08-11 Lg Semicon Co., Ltd. Nonvolatile memory device
JP2646989B2 (ja) 1993-12-27 1997-08-27 日本電気株式会社 チップキャリア
JPH07191499A (ja) 1993-12-27 1995-07-28 Ricoh Co Ltd 画像情報記録方法及び画像情報消去方法
US5523970A (en) 1993-12-29 1996-06-04 International Business Machines Incorporated Non-volatile memory utilizing a thin film, floating gate, amorphous transistor
JP2993358B2 (ja) 1994-03-11 1999-12-20 日本電気株式会社 不揮発性半導体記憶装置の動作方法
JPH07276683A (ja) 1994-04-11 1995-10-24 Oki Electric Ind Co Ltd リライタブルカードリーダライタ及びその印字並びに消去方法とそれに用いられるリライトカード
JP2663863B2 (ja) 1994-04-19 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
WO1995030226A1 (en) 1994-04-29 1995-11-09 Atmel Corporation High-speed, non-volatile electrically programmable and erasable cell and method
US5422504A (en) 1994-05-02 1995-06-06 Motorola Inc. EEPROM memory device having a sidewall spacer floating gate electrode and process
KR100207968B1 (ko) 1994-05-12 1999-07-15 니시무로 타이죠 불휘발성 반도체 메모리와 그 제조방법
JPH0870054A (ja) 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5455792A (en) 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
JP3392547B2 (ja) 1994-11-21 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
GB9424598D0 (en) 1994-12-06 1995-01-25 Philips Electronics Uk Ltd Semiconductor memory with non-volatile memory transistor
US5559735A (en) 1995-03-28 1996-09-24 Oki Electric Industry Co., Ltd. Flash memory having select transistors
DE69521493T2 (de) 1995-04-04 2001-10-11 St Microelectronics Srl Selektiver Sicherungskodierer
US6433382B1 (en) 1995-04-06 2002-08-13 Motorola, Inc. Split-gate vertically oriented EEPROM device and process
US5978272A (en) 1995-06-07 1999-11-02 Advanced Micro Devices, Inc. Nonvolatile memory structure for programmable logic devices
FR2735896B1 (fr) 1995-06-21 1997-08-22 Sgs Thomson Microelectronics Memoire eeprom programmable et effacable par effet de fowler-nordheim
JP2873797B2 (ja) 1995-06-30 1999-03-24 株式会社トーキン プラスチックカード及びその製造方法
US5742542A (en) 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
US6034896A (en) 1995-07-03 2000-03-07 The University Of Toronto, Innovations Foundation Method of fabricating a fast programmable flash E2 PROM cell
DE69636178T2 (de) 1995-08-11 2007-03-29 Interuniversitair Microelektronica Centrum Vzw Verfahren zum Löschen einer Flash EEPROM Speicherzelle
US5844271A (en) 1995-08-21 1998-12-01 Cypress Semiconductor Corp. Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US5753953A (en) 1995-09-11 1998-05-19 Matsushita Electronics Corporation Semiconductor storage device and method of driving the same
US5729495A (en) 1995-09-29 1998-03-17 Altera Corporation Dynamic nonvolatile memory cell
US5912842A (en) 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
US5666307A (en) 1995-11-14 1997-09-09 Programmable Microelectronics Corporation PMOS flash memory cell capable of multi-level threshold voltage storage
US5666309A (en) 1995-11-17 1997-09-09 Advanced Micro Devices, Inc. Memory cell for a programmable logic device (PLD) avoiding pumping programming voltage above an NMOS threshold
US5966332A (en) 1995-11-29 1999-10-12 Sanyo Electric Co., Ltd. Floating gate memory cell array allowing cell-by-cell erasure
US5963478A (en) 1995-12-06 1999-10-05 Siemens Aktiengesellschaft EEPROM and method of driving the same
DE19545523C2 (de) 1995-12-06 2001-02-15 Siemens Ag EEPROM und Verfahren zur Ansteuerung desselben
US5706227A (en) 1995-12-07 1998-01-06 Programmable Microelectronics Corporation Double poly split gate PMOS flash memory cell
US5691939A (en) 1995-12-07 1997-11-25 Programmable Microelectronics Corporation Triple poly PMOS flash memory cell
JPH09162313A (ja) 1995-12-12 1997-06-20 Rohm Co Ltd 不揮発性半導体記憶装置およびその使用方法
EP0788168A1 (de) 1996-01-31 1997-08-06 STMicroelectronics S.r.l. Verfahren zur Herstellung nicht-flüchtiger Speicheranordnungen mit schwebendem Gate und so hergestellte Speicheranordnungen
US5706228A (en) 1996-02-20 1998-01-06 Motorola, Inc. Method for operating a memory array
KR100217901B1 (ko) 1996-03-11 1999-09-01 김영환 플래쉬 이이피롬 셀 및 그 제조방법
US5856943A (en) 1996-03-18 1999-01-05 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell and array
US5912843A (en) 1996-03-18 1999-06-15 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
US6057575A (en) 1996-03-18 2000-05-02 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
US5936883A (en) 1996-03-29 1999-08-10 Sanyo Electric Co., Ltd. Split gate type transistor memory device
KR100192546B1 (ko) 1996-04-12 1999-06-15 구본준 플래쉬 메모리 및 이의 제조방법
DE19615407C1 (de) 1996-04-18 1997-08-21 Siemens Ag Programmierbarer Festwertspeicher mit verbesserter Zugriffszeit
DE69631583D1 (de) 1996-04-30 2004-03-25 St Microelectronics Srl UPROM-Zelle für niedrige Versorgungsspannung
US6121087A (en) 1996-06-18 2000-09-19 Conexant Systems, Inc. Integrated circuit device with embedded flash memory and method for manufacturing same
KR100205309B1 (ko) 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
JPH1056087A (ja) 1996-08-09 1998-02-24 Sony Corp 半導体記憶装置
US5918125A (en) 1996-09-19 1999-06-29 Macronix International Co., Ltd. Process for manufacturing a dual floating gate oxide flash memory cell
DE19638969C2 (de) 1996-09-23 2002-05-16 Mosel Vitelic Inc EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
US5914514A (en) 1996-09-27 1999-06-22 Xilinx, Inc. Two transistor flash EPROM cell
US5963806A (en) 1996-12-09 1999-10-05 Mosel Vitelic, Inc. Method of forming memory cell with built-in erasure feature
KR100241524B1 (ko) 1996-12-28 2000-02-01 김영환 플래쉬 메모리 셀
KR100221619B1 (ko) 1996-12-28 1999-09-15 구본준 플래쉬 메모리 셀의 제조방법
US5986931A (en) 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
WO1998032433A1 (en) 1997-01-24 1998-07-30 Medlogic Global Corporation Conformable structures
US5889704A (en) 1997-02-26 1999-03-30 Lucent Technologies Inc. Load and leave memory cell
JPH10242435A (ja) 1997-02-28 1998-09-11 Ricoh Co Ltd 半導体メモリ装置
FR2760887A1 (fr) 1997-03-12 1998-09-18 Mixed Silicon Structures Procede de memorisation electrique non volatile d'un bit, et dispositif de memoire correspondant
JPH10275484A (ja) 1997-03-31 1998-10-13 Hitachi Ltd 不揮発性半導体記憶装置
JP3920415B2 (ja) 1997-03-31 2007-05-30 三洋電機株式会社 不揮発性半導体メモリ装置
US5896315A (en) 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US6252799B1 (en) 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
US6835979B1 (en) 1997-04-11 2004-12-28 Altera Corporation Nonvolatle memory
JP3737276B2 (ja) 1997-04-25 2006-01-18 富士通株式会社 半導体記憶装置
US6252270B1 (en) 1997-04-28 2001-06-26 Agere Systems Guardian Corp. Increased cycle specification for floating-gate and method of manufacture thereof
JP3319975B2 (ja) 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置
KR100218275B1 (ko) 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5952691A (en) 1997-05-14 1999-09-14 Ricoh Company, Ltd. Non-volatile electrically alterable semiconductor memory device
US5812452A (en) 1997-06-30 1998-09-22 Winbond Memory Laboratory Electrically byte-selectable and byte-alterable memory arrays
US6420753B1 (en) 1997-06-30 2002-07-16 Winbond Memory Laboratory Electrically selectable and alterable memory cells
JPH1131394A (ja) 1997-07-09 1999-02-02 Mitsubishi Electric Corp 不揮発性半導体記憶装置の制御方法
DE19730116C2 (de) 1997-07-14 2001-12-06 Infineon Technologies Ag Halbleiterspeicher mit nicht-flüchtigen Zwei-Transistor-Speicherzellen
US5912840A (en) 1997-08-21 1999-06-15 Micron Technology Memory cell architecture utilizing a transistor having a dual access gate
US6104057A (en) 1997-08-25 2000-08-15 Ricoh Company, Ltd. Electrically alterable non-volatile semiconductor memory device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH1187658A (ja) 1997-09-05 1999-03-30 Mitsubishi Electric Corp メモリセルおよびそれを備える不揮発性半導体記憶装置
JPH1186579A (ja) 1997-09-09 1999-03-30 Rohm Co Ltd Ｅｅｐｒｏｍ装置
DE69832019T2 (de) 1997-09-09 2006-07-20 Interuniversitair Micro-Electronica Centrum Vzw Verfahren zur Löschung und Programmierung eines Speichers in Kleinspannungs-Anwendungen und Anwendungen mit geringer Leistung
US6134144A (en) 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US5981340A (en) 1997-09-29 1999-11-09 Motorola, Inc. Method of building an EPROM cell without drain disturb and reduced select gate resistance
US5986941A (en) 1997-10-09 1999-11-16 Bright Microelectronics, Inc. Programming current limiter for source-side injection EEPROM cells
FR2769747B1 (fr) 1997-10-15 2001-10-05 Sgs Thomson Microelectronics Perfectionnement aux memoires non volatiles programmables par effet dit "de porteurs chauds" et effacables par effet tunnel
US6211547B1 (en) 1997-11-24 2001-04-03 Winbond Electronics Corporation Semiconductor memory array with buried drain lines and processing methods therefor
DE19752848C2 (de) 1997-11-28 2003-12-24 Infineon Technologies Ag Elektrisch entkoppelter Feldeffekt-Transistor in Dreifach-Wanne und Verwendung desselben
JP3378879B2 (ja) 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
TW425660B (en) 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
US5953255A (en) 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
TW432719B (en) 1997-12-24 2001-05-01 United Microelectronics Corp Flash memory structure with split gate and source-side injection and its manufacturing
JP3159152B2 (ja) 1997-12-26 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ消去方法
JP3970402B2 (ja) 1998-01-12 2007-09-05 沖電気工業株式会社 不揮発性半導体記憶装置およびそのデ−タ読みだし方法
US5912844A (en) 1998-01-28 1999-06-15 Macronix International Co., Ltd. Method for flash EEPROM data writing
US6385689B1 (en) 1998-02-06 2002-05-07 Analog Devices, Inc. Memory and a data processor including a memory
DE59913841D1 (de) 1998-02-12 2006-10-26 Infineon Technologies Ag EEPROM und Verfahren zur Ansteuerung eines EEPROM
TW419812B (en) 1998-02-18 2001-01-21 Sanyo Electric Co Non-volatile semiconductor memory
JP3332152B2 (ja) 1998-02-18 2002-10-07 日本電気株式会社 不揮発性半導体記憶装置
JP3600054B2 (ja) 1998-02-24 2004-12-08 三洋電機株式会社 不揮発性半導体メモリ装置
TW412861B (en) 1998-02-27 2000-11-21 Sanyo Electric Co Non-volatile semiconductor memory
TW420806B (en) 1998-03-06 2001-02-01 Sanyo Electric Co Non-volatile semiconductor memory device
FR2776820B1 (fr) 1998-03-24 2000-05-26 Sgs Thomson Microelectronics Memoire a grille flottante electriquement effacable organisee en mots
US6171908B1 (en) 1998-03-25 2001-01-09 Winbond Electronics Corporation Method of fabricating self-aligned split gate flash memory cell
JPH11297860A (ja) 1998-03-26 1999-10-29 Newcore Technol Inc 半導体記憶装置
US6081451A (en) 1998-04-01 2000-06-27 National Semiconductor Corporation Memory device that utilizes single-poly EPROM cells with CMOS compatible programming voltages
US6055185A (en) 1998-04-01 2000-04-25 National Semiconductor Corporation Single-poly EPROM cell with CMOS compatible programming voltages
US6157574A (en) 1998-04-01 2000-12-05 National Semiconductor Corporation Erasable frohmann-bentchkowsky memory transistor that stores multiple bits of data
US6043530A (en) * 1998-04-15 2000-03-28 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US5862082A (en) 1998-04-16 1999-01-19 Xilinx, Inc. Two transistor flash EEprom cell and method of operating same
US6032248A (en) 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6125060A (en) 1998-05-05 2000-09-26 Chang; Ming-Bing Flash EEPROM device employing polysilicon sidewall spacer as an erase gate
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6057197A (en) 1998-05-20 2000-05-02 Mosel Vitelic, Inc. Isolation scheme to prevent field oxide edge from oxide loss
KR19990088517A (ko) 1998-05-22 1999-12-27 마 유에 예일 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법
US6005809A (en) 1998-06-19 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Program and erase method for a split gate flash EEPROM
US6026019A (en) 1998-06-19 2000-02-15 International Business Machines Corporation Two square NVRAM cell
US6185133B1 (en) 1998-06-26 2001-02-06 Amic Technology, Inc. Flash EPROM using junction hot hole injection for erase
US6232634B1 (en) 1998-07-29 2001-05-15 Motorola, Inc. Non-volatile memory cell and method for manufacturing same
IT1301880B1 (it) 1998-07-30 2000-07-07 St Microelectronics Srl Circuito elettronico di memoria e corrispondente metodo difabbricazione
US5943261A (en) 1998-08-07 1999-08-24 Winbond Electronics Corporation Method for programming a flash memory
TW446876B (en) 1998-08-27 2001-07-21 Sanyo Electric Co Non-volatile semiconductor memory
KR100276653B1 (ko) 1998-08-27 2001-01-15 윤종용 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US6005807A (en) 1998-09-16 1999-12-21 Winbond Electronics Corp. Method and apparatus for self-aligned memory cells and array using source side injection
KR100323869B1 (ko) 1998-09-28 2002-03-08 박종섭 플래쉬메모리셀의소거방법및회로
JP3344331B2 (ja) 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
FR2784783B1 (fr) 1998-10-16 2001-11-02 St Microelectronics Sa Cellule memoire a programmation unique
KR100297720B1 (ko) 1998-10-19 2001-08-07 윤종용 플래쉬메모리셀및그제조방법
TW449746B (en) 1998-10-23 2001-08-11 Kaitech Engineering Inc Semiconductor memory device and method of making same
US6214666B1 (en) 1998-12-18 2001-04-10 Vantis Corporation Method of forming a non-volatile memory device
US6282123B1 (en) 1998-12-21 2001-08-28 Lattice Semiconductor Corporation Method of fabricating, programming, and erasing a dual pocket two sided program/erase non-volatile memory cell
US5969992A (en) 1998-12-21 1999-10-19 Vantis Corporation EEPROM cell using P-well for tunneling across a channel
US6215701B1 (en) 1998-12-22 2001-04-10 Oki Semiconductor Nonvolatile memory cell structure for integration with semiconductor logic devices and method of using same
US6091638A (en) 1998-12-23 2000-07-18 United Microelectronics Corp. Method for programming, reading and erasing a flash memory
US6064595A (en) 1998-12-23 2000-05-16 Vantis Corporation Floating gate memory apparatus and method for selected programming thereof
US6157568A (en) 1998-12-23 2000-12-05 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in first polysilicon layer
US6021066A (en) 1999-01-04 2000-02-01 International Business Machines Corporation NVRAM array architecture utilizing common bitline and wordline
JP2007013207A (ja) 1999-01-07 2007-01-18 Matsushita Electric Ind Co Ltd 半導体発光素子
US6215700B1 (en) 1999-01-07 2001-04-10 Vantis Corporation PMOS avalanche programmed floating gate memory cell structure
US6168995B1 (en) 1999-01-12 2001-01-02 Lucent Technologies Inc. Method of fabricating a split gate memory cell
US6313500B1 (en) 1999-01-12 2001-11-06 Agere Systems Guardian Corp. Split gate memory cell
US6128220A (en) 1999-01-21 2000-10-03 Intel Corporation Apparatus for enabling EEPROM functionality using a flash memory device
US6294811B1 (en) 1999-02-05 2001-09-25 Vantis Corporation Two transistor EEPROM cell
EP1076916A1 (de) 1999-02-23 2001-02-21 Actrans System, Inc. Flash-speicherzelle mit selbst-justierten toren und herstellungsverfahren
JP3955409B2 (ja) 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
DE69932703T2 (de) 1999-04-21 2007-09-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
US6181607B1 (en) 1999-04-22 2001-01-30 Aplus Flash Technology, Inc. Reversed split-gate cell array
US6067252A (en) 1999-05-26 2000-05-23 Lattice Semiconductor Corporation Electrically erasable non-volatile memory cell with no static power dissipation
US6272050B1 (en) 1999-05-28 2001-08-07 Vlsi Technology, Inc. Method and apparatus for providing an embedded flash-EEPROM technology
EP1119875A1 (de) 1999-06-04 2001-08-01 Koninklijke Philips Electronics N.V. Halbleiterbauteil mit festwertspeicher
TW445649B (en) 1999-06-09 2001-07-11 Sanyo Electric Co Semiconductor memory and method for operating a semiconductor memory
US6555870B1 (en) 1999-06-29 2003-04-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for producing same
US6232180B1 (en) 1999-07-02 2001-05-15 Taiwan Semiconductor Manufacturing Corporation Split gate flash memory cell
US6295229B1 (en) 1999-07-08 2001-09-25 Motorola Inc. Semiconductor device and method of operating it
JP4012341B2 (ja) 1999-07-14 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置
US6901006B1 (en) 1999-07-14 2005-05-31 Hitachi, Ltd. Semiconductor integrated circuit device including first, second and third gates
JP2001028429A (ja) 1999-07-15 2001-01-30 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP5014543B2 (ja) 1999-07-29 2012-08-29 エヌエックスピー ビー ヴィ 半導体装置
WO2001011687A1 (en) 1999-08-06 2001-02-15 Vantis Corporation Gate isolated triple-well non-volatile cell
US6184554B1 (en) 1999-08-09 2001-02-06 Actrans System Inc. Memory cell with self-aligned floating gate and separate select gate, and fabrication process
US6288938B1 (en) 1999-08-19 2001-09-11 Azalea Microelectronics Corporation Flash memory architecture and method of operation
US6087695A (en) 1999-08-20 2000-07-11 Worldwide Semiconductor Mfg Source side injection flash EEPROM memory cell with dielectric pillar and operation
KR100308128B1 (ko) 1999-08-24 2001-11-01 김영환 비휘발성 메모리 소자 및 그의 제조 방법
DE19941684B4 (de) 1999-09-01 2004-08-26 Infineon Technologies Ag Halbleiterbauelement als Verzögerungselement
JP3971873B2 (ja) 1999-09-10 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
FR2798768B1 (fr) 1999-09-16 2001-12-14 St Microelectronics Sa Architecture d'une memoire non volatile electriquement programmable et effacable
US7012296B2 (en) 1999-09-17 2006-03-14 Renesas Technology Corp. Semiconductor integrated circuit
US6501684B1 (en) 1999-09-24 2002-12-31 Azalea Microelectronics Corporation Integrated circuit having an EEPROM and flash EPROM
US6307781B1 (en) 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
IT1309102B1 (it) 1999-10-12 2002-01-16 St Microelectronics Srl Memoria non volatile di tipo serial-flash, eprom, eeprom e flasheeprom in configurazione amg.
EP1096572B8 (de) 1999-10-25 2009-09-02 Imec Elektrisch programmierbares und löschbares Gerät und ein Verfahren zu seinem Betrieb
US6128219A (en) 1999-10-27 2000-10-03 Stmicroelectronics, S.R.L. Nonvolatile memory test structure and nonvolatile memory reliability test method
US6208559B1 (en) 1999-11-15 2001-03-27 Lattice Semiconductor Corporation Method of operating EEPROM memory cells having transistors with thin gate oxide and reduced disturb
JP2007224930A (ja) 1999-11-15 2007-09-06 Aura Tec:Kk 混合気製造噴射ノズル
US6222759B1 (en) 1999-12-09 2001-04-24 Winbond Electronics Corporation Method of determining coupling ratios in a split-gate flash device
JP3830704B2 (ja) 1999-12-10 2006-10-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法
US6798012B1 (en) 1999-12-10 2004-09-28 Yueh Yale Ma Dual-bit double-polysilicon source-side injection flash EEPROM cell
US6518122B1 (en) 1999-12-17 2003-02-11 Chartered Semiconductor Manufacturing Ltd. Low voltage programmable and erasable flash EEPROM
EP1163699A1 (de) 1999-12-21 2001-12-19 Koninklijke Philips Electronics N.V. Virtuell geerdete flash-speicherzellenanordnung mit geteiltem gate
JP2001176990A (ja) 1999-12-21 2001-06-29 Nec Corp 半導体装置とその製造方法
KR100387267B1 (ko) 1999-12-22 2003-06-11 주식회사 하이닉스반도체 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법
KR100383766B1 (ko) 1999-12-28 2003-05-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
US20030191876A1 (en) * 2000-02-03 2003-10-09 Fallon James J. Data storewidth accelerator
JP2001217327A (ja) 2000-02-03 2001-08-10 Denso Corp 不揮発性半導体記憶装置
DE10008002C2 (de) 2000-02-22 2003-04-10 X Fab Semiconductor Foundries Split-gate-Flash-Speicherelement, Anordnung von Split-gate-Flash-Speicherelementen und Methode zum Löschen derselben
US6642103B2 (en) 2000-03-08 2003-11-04 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
KR100360495B1 (ko) 2000-03-16 2002-11-13 삼성전자 주식회사 스플릿 게이트형 플래쉬 메모리
US6236595B1 (en) 2000-07-17 2001-05-22 Microchip Technology Incorporated Programming method for a memory cell
JP4117998B2 (ja) 2000-03-30 2008-07-16 シャープ株式会社 不揮発性半導体記憶装置、その読み出し、書き込み方法及び消去方法、その製造方法
JP3558580B2 (ja) 2000-04-11 2004-08-25 シャープ株式会社 セルアレイ、その動作方法及びその製造方法
US6400603B1 (en) 2000-05-03 2002-06-04 Advanced Technology Materials, Inc. Electronically-eraseable programmable read-only memory having reduced-page-size program and erase
US6950336B2 (en) 2000-05-03 2005-09-27 Emosyn America, Inc. Method and apparatus for emulating an electrically erasable programmable read only memory (EEPROM) using non-volatile floating gate memory cells
US6232185B1 (en) 2000-05-15 2001-05-15 Integrated Memory Technologies, Inc. Method of making a floating gate memory cell
KR100390889B1 (ko) 2000-05-25 2003-07-10 주식회사 하이닉스반도체 반도체장치의 비휘발성 메모리 소자 및 그 제조방법
US20020125537A1 (en) * 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
DE10028422C2 (de) 2000-06-06 2002-06-06 Infineon Technologies Ag Nichtflüchtige NOR-Zweitransistor-Halbleiterspeicherzelle sowie dazugehörige NOR-Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
US6414872B1 (en) 2000-06-21 2002-07-02 National Semiconductor Corporation Compact non-volatile memory device and memory array
US6504207B1 (en) 2000-06-30 2003-01-07 International Business Machines Corporation Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same
JP2002026154A (ja) 2000-07-11 2002-01-25 Sanyo Electric Co Ltd 半導体メモリおよび半導体装置
KR100348311B1 (ko) 2000-07-19 2002-08-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
FR2812753B1 (fr) 2000-08-03 2003-01-03 St Microelectronics Sa Point memoire non volatile
JP3686318B2 (ja) 2000-08-31 2005-08-24 松下電器産業株式会社 半導体記憶装置の製造方法
US6542412B2 (en) 2000-09-06 2003-04-01 Halo Lsi, Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
TW473840B (en) 2000-10-06 2002-01-21 Winbond Electronics Corp Manufacturing method of EEPROM with split-gate structure
JP2002118184A (ja) 2000-10-11 2002-04-19 Sony Corp 不揮発性半導体記憶装置の動作方法
JP2002133876A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 半導体記憶装置
US6606265B2 (en) 2000-10-30 2003-08-12 Virtual Silicon Technology, Inc. Common source EEPROM and flash memory
US6420232B1 (en) 2000-11-14 2002-07-16 Silicon-Based Technology Corp. Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
US6624029B2 (en) 2000-11-30 2003-09-23 Atmel Corporation Method of fabricating a self-aligned non-volatile memory cell
EP1215681B1 (de) 2000-12-05 2008-04-16 Halo Lsi Design and Device Technology Inc. Programmier- und Löschverfahren in Zwilling-MONOS-Zellenspeichern
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
JP3922341B2 (ja) 2001-01-11 2007-05-30 セイコーエプソン株式会社 不揮発性メモリトランジスタを有する半導体装置の製造方法
KR100379553B1 (ko) 2001-01-11 2003-04-10 주식회사 하이닉스반도체 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법
WO2002056316A1 (fr) 2001-01-12 2002-07-18 Hitachi, Ltd. Memoire remanente a semi-conducteur
TW477065B (en) 2001-01-30 2002-02-21 Ememory Technology Inc Manufacturing method of flash memory cell structure with dynamic-like write-in/erasing through channel and its operating method
US6493261B1 (en) 2001-01-31 2002-12-10 Advanced Micro Devices, Inc. Single bit array edges
US6344994B1 (en) 2001-01-31 2002-02-05 Advanced Micro Devices Data retention characteristics as a result of high temperature bake
KR100437470B1 (ko) 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
US6556481B1 (en) * 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
US6456533B1 (en) 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Higher program VT and faster programming rates based on improved erase methods
US6442074B1 (en) 2001-02-28 2002-08-27 Advanced Micro Devices, Inc. Tailored erase method using higher program VT and higher negative gate erase
US6307784B1 (en) 2001-02-28 2001-10-23 Advanced Micro Devices Negative gate erase
US6418062B1 (en) 2001-03-01 2002-07-09 Halo Lsi, Inc. Erasing methods by hot hole injection to carrier trap sites of a nonvolatile memory
US6459616B1 (en) 2001-03-05 2002-10-01 Microchip Technology Incorporated Split common source on EEPROM array
EP1246196B1 (de) 2001-03-15 2010-02-17 Halo, Inc. Doppelbit MONOS Speicherzellgebrauch für breite Programbandbreite
JP2002279787A (ja) 2001-03-16 2002-09-27 Hitachi Ltd 不揮発性半導体記憶装置
FR2822286A1 (fr) 2001-03-19 2002-09-20 St Microelectronics Sa Memoire eeprom programmable par mot comprenant des verrous de selection de colonne a double fonction
US6757196B1 (en) 2001-03-22 2004-06-29 Aplus Flash Technology, Inc. Two transistor flash memory cell for use in EEPROM arrays with a programmable logic device
FR2823900B1 (fr) 2001-04-20 2003-08-15 St Microelectronics Sa Memoire non volatile de type famos
WO2002086955A1 (en) 2001-04-23 2002-10-31 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
TW484213B (en) 2001-04-24 2002-04-21 Ememory Technology Inc Forming method and operation method of trench type separation gate nonvolatile flash memory cell structure
US20020168818A1 (en) 2001-05-14 2002-11-14 Albert Bergemont Method to manufacture a split gate P+ EEPROM memory cell
US6936887B2 (en) 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6563733B2 (en) 2001-05-24 2003-05-13 Winbond Electronics Corporation Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell
US6562681B2 (en) 2001-06-13 2003-05-13 Mosel Vitelic, Inc. Nonvolatile memories with floating gate spacers, and methods of fabrication
US6512701B1 (en) 2001-06-21 2003-01-28 Advanced Micro Devices, Inc. Erase method for dual bit virtual ground flash
US6528896B2 (en) 2001-06-21 2003-03-04 Samsung Electronics Co., Ltd. Scalable two transistor memory device
FR2826496A1 (fr) 2001-06-25 2002-12-27 St Microelectronics Sa Memoire eeprom protegee contre les effets d'un claquage de transistor d'acces
WO2003003473A1 (fr) 2001-06-28 2003-01-09 Hitachi, Ltd. Cellule memoire a semi-conducteurs non volatile, memoire a semi-conducteurs et procede pour produire une memoire a semi-conducteurs non volatile
KR100827920B1 (ko) 2001-07-03 2008-05-07 엔엑스피 비 브이 선택 트랜지스터 및 메모리 트랜지스터를 포함하는 메모리셀을 가지는 비휘발성 메모리를 포함하는 반도체 장치제조 방법
JP4262941B2 (ja) 2001-07-06 2009-05-13 ヘイロ エルエスアイ インコーポレイテッド アドレシング方法及び装置、記憶サイト読み出し方法及び装置、プログラミング方法及び装置、並びに、セル単位での消去方法及び装置
JP2003037249A (ja) 2001-07-23 2003-02-07 Hitachi Ltd 半導体集積回路装置
US6459615B1 (en) 2001-07-23 2002-10-01 Agere Systems Guardian Corp. Non-volatile memory cell array with shared erase device
JP2003046002A (ja) 2001-07-26 2003-02-14 Sony Corp 不揮発性半導体メモリ装置およびその動作方法
TW546840B (en) 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
WO2003015172A2 (en) 2001-08-06 2003-02-20 Koninklijke Philips Electronics N.V. Method of manufacturing a non-volatile memory
US6984558B2 (en) 2001-08-06 2006-01-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region
US6762092B2 (en) 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
KR100355662B1 (ko) 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법
JP2003068893A (ja) 2001-08-28 2003-03-07 Hitachi Ltd 不揮発性記憶素子及び半導体集積回路
JP2003086717A (ja) 2001-09-12 2003-03-20 Mitsubishi Electric Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法及び不揮発性半導体記憶装置の消去方法
US6743674B2 (en) 2001-09-18 2004-06-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby
US6925008B2 (en) 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US6766960B2 (en) 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6693830B1 (en) 2001-10-22 2004-02-17 Lattice Semiconductor Corp. Single-poly two-transistor EEPROM cell with differentially doped floating gate
KR100454117B1 (ko) 2001-10-22 2004-10-26 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
US6621115B2 (en) 2001-11-06 2003-09-16 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate
US6697281B2 (en) 2001-11-08 2004-02-24 Winbond Electronics Corporation Byte-selectable EEPROM array utilizing single split-gate transistor for non-volatile storage cell
US6515899B1 (en) 2001-11-09 2003-02-04 Lattice Semiconductor Corporation Non-volatile memory cell with enhanced cell drive current
US6512696B1 (en) 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
AU2002339620A1 (en) 2001-11-27 2003-06-10 Koninklijke Philips Electronics N.V. Semiconductor device having a byte-erasable eeprom memory
JP4027656B2 (ja) 2001-12-10 2007-12-26 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
US6800493B2 (en) 2001-12-20 2004-10-05 Macronix International Co., Ltd. Pre-erase manufacturing method
KR100426484B1 (ko) 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
JP2003255480A (ja) 2001-12-26 2003-09-10 Fuji Photo Film Co Ltd 照明装置
KR20030060139A (ko) 2002-01-07 2003-07-16 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법
US6882574B2 (en) 2002-01-25 2005-04-19 Ememory Technology Inc. Single poly UV-erasable programmable read only memory
US6636442B2 (en) 2002-01-29 2003-10-21 Lattice Semiconductor Corporation Non-volatile memory element having a cascoded transistor scheme to reduce oxide field stress
JP4132939B2 (ja) 2002-04-19 2008-08-13 株式会社リコー 多色画像形成装置及び多色画像形成方法
JP4027680B2 (ja) 2002-02-20 2007-12-26 東北リコー株式会社 記録装置
US6687154B2 (en) 2002-02-25 2004-02-03 Aplus Flash Technology, Inc. Highly-integrated flash memory and mask ROM array architecture
US6621736B1 (en) 2002-03-05 2003-09-16 National Semiconductor Corporation Method of programming a splity-gate flash memory cell with a positive inhibiting word line voltage
US6614694B1 (en) 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
KR100476889B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 플래쉬메모리의 워드라인디코더
US6901010B1 (en) 2002-04-08 2005-05-31 Advanced Micro Devices, Inc. Erase method for a dual bit memory cell
US6799256B2 (en) 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
US6687162B1 (en) 2002-04-19 2004-02-03 Winbond Electronics Corporation Dual reference cell for split-gate nonvolatile semiconductor memory
JP2003318287A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6528843B1 (en) 2002-05-03 2003-03-04 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having a single-side tip-shaped floating-gate structure and its contactless flash memory arrays
KR100471165B1 (ko) 2002-05-07 2005-03-08 삼성전자주식회사 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
JP3906177B2 (ja) 2002-05-10 2007-04-18 株式会社東芝 不揮発性半導体記憶装置
US6816412B2 (en) 2002-05-21 2004-11-09 Broadcom Corporation Non-volatile memory cell techniques
US6713811B2 (en) 2002-05-21 2004-03-30 Taiwan Semiconductor Manufacturing Company Split gate flash with strong source side injection and method of fabrication thereof
US6754101B2 (en) 2002-05-21 2004-06-22 Broadcom Corporation Refresh techniques for memory data retention
US20030218913A1 (en) 2002-05-24 2003-11-27 Le Binh Quang Stepped pre-erase voltages for mirrorbit erase
TW543195B (en) 2002-06-12 2003-07-21 Powerchip Semiconductor Corp Split-gate flash memory structure and method of manufacture
US6906376B1 (en) 2002-06-13 2005-06-14 A Plus Flash Technology, Inc. EEPROM cell structure and array architecture
AU2003263748A1 (en) 2002-06-21 2004-01-06 Micron Technology, Inc. Nrom memory cell, memory array, related devices and methods
US6996009B2 (en) 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US6853587B2 (en) 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US6791883B2 (en) 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory
EP1376698A1 (de) 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Elektrisch lösch- und programmierbare nicht flüchtige Speicherzelle
US20040000689A1 (en) 2002-06-28 2004-01-01 Erh-Kun Lai Dual-bit MONOS/SONOS memory structure with non-continuous floating gate
US6862223B1 (en) 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6717203B2 (en) 2002-07-10 2004-04-06 Altera Corporation Compact nonvolatile memory using substrate hot carrier injection
KR100476928B1 (ko) 2002-08-14 2005-03-16 삼성전자주식회사 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이
US6867099B2 (en) 2002-08-27 2005-03-15 Powerchip Semiconductor Corp. Spilt-gate flash memory structure and method of manufacture
JP4177329B2 (ja) 2002-08-29 2008-11-05 株式会社ルネサステクノロジ 半導体処理装置及びｉｃカード
US6903969B2 (en) 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
JP2004095893A (ja) 2002-08-30 2004-03-25 Nec Electronics Corp 半導体記憶装置及びその制御方法と製造方法
US6828623B1 (en) 2002-08-30 2004-12-07 Advanced Micro Devices, Inc. Floating gate memory device with homogeneous oxynitride tunneling dielectric
US6842372B1 (en) 2002-09-06 2005-01-11 Lattice Semiconductor Corporation EEPROM cell having a floating-gate transistor within a cell well and a process for fabricating the memory cell
KR100454132B1 (ko) 2002-09-09 2004-10-26 삼성전자주식회사 비휘발성 기억소자 및 그 형성방법
KR100446308B1 (ko) 2002-09-11 2004-09-01 삼성전자주식회사 선택 트랜지스터 구조와 ｓｏｎｏｓ 셀 구조를 갖는불휘발성 메모리 소자 및 그 제조 방법
US6760270B2 (en) 2002-09-30 2004-07-06 Motorola, Inc. Erase of a non-volatile memory
US6711063B1 (en) 2002-10-03 2004-03-23 Xilinx, Inc. EEPROM memory cell array architecture for substantially eliminating leakage current
US20040065937A1 (en) 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US6900098B1 (en) 2002-10-15 2005-05-31 Halo Lsi, Inc. Twin insulator charge storage device operation and its fabrication method
US7214579B2 (en) 2002-10-24 2007-05-08 Nxp Bv. Self-aligned 2-bit “double poly CMP” flash memory cell
KR20040037327A (ko) 2002-10-28 2004-05-07 삼성전자주식회사 비대칭적인 소오스 및 드레인 영역을 갖는 비휘발성메모리 장치 및 그 제조방법
US6828618B2 (en) 2002-10-30 2004-12-07 Freescale Semiconductor, Inc. Split-gate thin-film storage NVM cell
JP2004165182A (ja) 2002-11-08 2004-06-10 Ricoh Co Ltd 半導体装置
JP2004170606A (ja) 2002-11-19 2004-06-17 Canon Inc 再利用可能転写材及び画像形成方法
KR100475119B1 (ko) 2002-11-26 2005-03-10 삼성전자주식회사 Ｓｏｎｏｓ 셀이 채용된 ｎｏｒ 형 플래시 메모리 소자의동작 방법
JP3914869B2 (ja) 2002-12-20 2007-05-16 スパンション インク 不揮発性メモリ及びその書き換え方法
US6920067B2 (en) 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
JP4601287B2 (ja) 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6894339B2 (en) 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
KR100519793B1 (ko) 2003-01-06 2005-10-10 삼성전자주식회사 플래쉬 메모리 장치 및 이 장치의 프로그램 방법
US6842374B2 (en) 2003-01-06 2005-01-11 Ememory Technology Inc. Method for operating N-channel electrically erasable programmable logic device
US6819594B2 (en) 2003-01-06 2004-11-16 Ememory Technology Inc. Electrically erasable programmable logic device
US6867622B2 (en) 2003-01-07 2005-03-15 Xicor, Inc. Method and apparatus for dual conduction analog programming
JP2004214506A (ja) 2003-01-07 2004-07-29 Sony Corp 不揮発性半導体メモリ装置の動作方法
EP1437771A1 (de) 2003-01-09 2004-07-14 eMemory Technology Inc. Elektrisch löschbares und programmierbares Verfahren
KR100881201B1 (ko) 2003-01-09 2009-02-05 삼성전자주식회사 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법
EP1437772A1 (de) 2003-01-09 2004-07-14 eMemory Technology Inc. Bidirektionaler Fowler-Nordheim-Tunnel-FLASH-Speicher
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
KR100471188B1 (ko) 2003-01-24 2005-03-10 삼성전자주식회사 듀얼 게이트를 갖는 비휘발성 기억 소자 및 그 형성방법
US6710396B1 (en) 2003-01-24 2004-03-23 Silicon-Based Technology Corp. Self-aligned split-gate flash cell structure and its contactless flash memory arrays
TW573359B (en) 2003-01-28 2004-01-21 Powerchip Semiconductor Corp Flash memory cell structure and operating method thereof
US6744664B1 (en) 2003-01-30 2004-06-01 Silicon-Based Technology Corp. Dual-bit floating-gate flash cell structure and its contactless flash memory arrays
JP4489359B2 (ja) 2003-01-31 2010-06-23 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US20040152268A1 (en) 2003-02-05 2004-08-05 Taiwan Semiconductor Manufacturing Company Novel method of fabricating split gate flash memory cell without select gate-to-drain bridging
JP2004241558A (ja) 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US7429513B2 (en) 2003-02-26 2008-09-30 Nxp B.V. Method of manufacturing a semiconductor device
JP2004265508A (ja) 2003-02-28 2004-09-24 Seiko Epson Corp 不揮発性半導体記憶装置
KR100487560B1 (ko) 2003-03-10 2005-05-03 삼성전자주식회사 선택 트랜지스터를 갖는 이이피롬 및 그 제조방법
JP3941943B2 (ja) 2003-03-12 2007-07-11 力旺電子股▲ふん▼有限公司 Ｒｏｍ
US6962851B2 (en) 2003-03-19 2005-11-08 Promos Technologies, Inc. Nonvolatile memories and methods of fabrication
JP4093359B2 (ja) 2003-03-19 2008-06-04 力旺電子股▲ふん▼有限公司 電気的に消去可能なプログラマブルロジックデバイス
US6635533B1 (en) 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory
US6914825B2 (en) 2003-04-03 2005-07-05 Ememory Technology Inc. Semiconductor memory device having improved data retention
US6989562B2 (en) 2003-04-04 2006-01-24 Catalyst Semiconductor, Inc. Non-volatile memory integrated circuit
US6893921B2 (en) 2003-04-10 2005-05-17 Mosel Vitelic, Inc. Nonvolatile memories with a floating gate having an upward protrusion
JP2004319034A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp データプロセッサ
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
JP3884397B2 (ja) 2003-04-25 2007-02-21 株式会社東芝 不揮発性半導体記憶装置
US6998670B2 (en) 2003-04-25 2006-02-14 Atmel Corporation Twin EEPROM memory transistors with subsurface stepped floating gates
JP4223859B2 (ja) 2003-04-25 2009-02-12 株式会社東芝 不揮発性半導体記憶装置
JP2004342682A (ja) 2003-05-13 2004-12-02 Sharp Corp 半導体装置及びその製造方法、携帯電子機器、並びにｉｃカード
US6974739B2 (en) 2003-05-16 2005-12-13 Promos Technologies Inc. Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit
TWI220316B (en) 2003-05-22 2004-08-11 Powerchip Semiconductor Corp Flash memory cell, flash memory cell array and manufacturing method thereof
JP4278438B2 (ja) 2003-05-27 2009-06-17 三洋電機株式会社 不揮発性半導体記憶装置及びその制御方法
KR100553687B1 (ko) 2003-05-29 2006-02-24 삼성전자주식회사 축소가능한 2개의 트랜지스터 기억 소자 및 그 형성방법
KR20040107967A (ko) 2003-06-16 2004-12-23 삼성전자주식회사 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
US6721204B1 (en) * 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
US20040256657A1 (en) 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US6930348B2 (en) 2003-06-24 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dual bit split gate flash memory
JP2005020349A (ja) 2003-06-26 2005-01-20 Renesas Technology Corp 半導体集積回路および電子システム
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US7009244B2 (en) 2003-07-02 2006-03-07 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell with notched floating gate and graded source region
TW589720B (en) 2003-07-10 2004-06-01 Powerchip Semiconductor Corp Split gate flash memory and manufacturing method thereof
KR100555506B1 (ko) 2003-07-11 2006-03-03 삼성전자주식회사 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치
JP2005038504A (ja) 2003-07-14 2005-02-10 Sony Corp データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置
JP2005038909A (ja) 2003-07-15 2005-02-10 Fujio Masuoka 不揮発性メモリ素子の駆動方法、半導体記憶装置及びそれを備えてなる液晶表示装置
US20050012137A1 (en) 2003-07-18 2005-01-20 Amitay Levi Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing
US7057228B2 (en) 2003-07-21 2006-06-06 Taiwan Semiconductor Manufacturing Company Memory array with byte-alterable capability
DE60318837T2 (de) 2003-07-23 2009-01-22 Em Microelectronic-Marin S.A., Marin Nicht flüchtiges Speichermatrix mit Speicherzellen mit geteiltem Gate sowie Programmierverfahren zur Vermeidung von Störungen
US7169667B2 (en) 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US6951782B2 (en) 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US6816414B1 (en) 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same
JP2005056989A (ja) 2003-08-01 2005-03-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US6922363B2 (en) 2003-08-04 2005-07-26 Ememory Technology Inc. Method for operating a NOR-array memory module composed of P-type memory cells
US6873550B2 (en) 2003-08-07 2005-03-29 Micron Technology, Inc. Method for programming and erasing an NROM cell
US7085170B2 (en) 2003-08-07 2006-08-01 Micron Technology, Ind. Method for erasing an NROM cell
KR100559994B1 (ko) 2003-08-08 2006-03-13 동부아남반도체 주식회사 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
US6756632B1 (en) 2003-08-15 2004-06-29 Silicon Storage Technology, Inc. Integrated circuit with a reprogrammable nonvolatile switch for selectively connecting a source for a signal to a circuit
KR100505705B1 (ko) 2003-08-22 2005-08-03 삼성전자주식회사 플래쉬 메모리 셀의 안정적인 프로그래밍을 위한 프로그램전압 발생 회로 및 그 프로그래밍 방법
US6815758B1 (en) 2003-08-22 2004-11-09 Powerchip Semiconductor Corp. Flash memory cell
JP4256222B2 (ja) 2003-08-28 2009-04-22 株式会社東芝 不揮発性半導体記憶装置
KR100538075B1 (ko) 2003-09-01 2005-12-20 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US6977412B2 (en) 2003-09-05 2005-12-20 Micron Technology, Inc. Trench corner effect bidirectional flash memory cell
JP4314085B2 (ja) 2003-09-08 2009-08-12 パナソニック株式会社 不揮発性半導体記憶装置
KR100518595B1 (ko) 2003-09-09 2005-10-04 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US6831326B1 (en) 2003-09-12 2004-12-14 Taiwan Semiconductor Manufacturing Company Trapezoid floating gate to improve program and erase speed for split gate flash
US6958939B2 (en) 2003-09-15 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell having multi-program channels
KR20060076302A (ko) 2003-09-16 2006-07-04 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전기 장치 프로세싱 방법 및 전기 장치
JP4212444B2 (ja) 2003-09-22 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
KR100558001B1 (ko) 2003-09-23 2006-03-06 삼성전자주식회사 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들
JP2005101174A (ja) 2003-09-24 2005-04-14 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
JP2007507875A (ja) 2003-09-30 2007-03-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２−トランジスタメモリセル及びその製造方法
US6838342B1 (en) 2003-10-03 2005-01-04 Promos Technologies, Inc. Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
WO2005033949A1 (ja) 2003-10-03 2005-04-14 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置
US6830963B1 (en) 2003-10-09 2004-12-14 Micron Technology, Inc. Fully depleted silicon-on-insulator CMOS logic
JP2005116970A (ja) 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
US6930928B2 (en) 2003-10-10 2005-08-16 Macronix International Co., Ltd. Method of over-erase prevention in a non-volatile memory device and related structure
US6903407B1 (en) 2003-10-14 2005-06-07 Advanced Micro Devices, Inc. Non volatile charge trapping dielectric memory cell structure with gate hole injection erase
US7269658B2 (en) 2003-10-16 2007-09-11 Lucent Technologies Inc. Method and system for connecting calls through virtual media gateways
US7088623B2 (en) 2003-10-16 2006-08-08 United Microelectronics Corp. Non-volatile memory technology suitable for flash and byte operation application
KR100558004B1 (ko) 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
KR100591147B1 (ko) 2003-10-23 2006-06-19 동부일렉트로닉스 주식회사 플래쉬 메모리 및 그 제조 방법
US7419895B2 (en) 2003-10-23 2008-09-02 Micron Technology, Inc. NAND memory arrays
TWI239077B (en) 2003-10-23 2005-09-01 Powerchip Semiconductor Corp NAND flash memory cell row and method of forming the same
US7184315B2 (en) 2003-11-04 2007-02-27 Micron Technology, Inc. NROM flash memory with self-aligned structural charge separation
US7190623B2 (en) 2003-11-06 2007-03-13 Ememory Technologies Inc. Non-volatile memory cell and method of operating the same
US7262457B2 (en) 2004-01-05 2007-08-28 Ememory Technology Inc. Non-volatile memory cell
US7057931B2 (en) 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7570682B2 (en) 2003-11-13 2009-08-04 Osram Opto Semiconductors Gmbh VCSEL pumped in a monolithically optical manner and comprising a laterally applied edge emitter
US6905930B2 (en) 2003-11-14 2005-06-14 United Microelectronics Corp. Memory device and fabrication method thereof
US7202523B2 (en) 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US6894932B1 (en) 2003-11-18 2005-05-17 Advanced Micro Devices, Inc. Dual cell memory device having a top dielectric stack
US6977869B2 (en) 2003-11-21 2005-12-20 United Microelectronics Corp. Non-volatile memory and method of operation
US7075140B2 (en) 2003-11-26 2006-07-11 Gregorio Spadea Low voltage EEPROM memory arrays
JP2005166741A (ja) 2003-11-28 2005-06-23 Sharp Corp 半導体記憶素子の特性評価方法及びモデルパラメータ抽出方法
JP2005191542A (ja) 2003-12-01 2005-07-14 Renesas Technology Corp 半導体記憶装置
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
US7241654B2 (en) 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US7157769B2 (en) 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
JP4335659B2 (ja) 2003-12-19 2009-09-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7109532B1 (en) 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
KR100532488B1 (ko) 2003-12-30 2005-12-01 삼성전자주식회사 플래시 메모리 소자 및 그 제조 방법
CN100461424C (zh) 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体集成电路隧道氧化窗口区域设计的结构及方法
JP4485932B2 (ja) 2003-12-31 2010-06-23 東部エレクトロニクス株式会社 フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法
US20050145924A1 (en) 2004-01-07 2005-07-07 I-Sheng Liu Source/drain adjust implant
JP2005197624A (ja) 2004-01-09 2005-07-21 Genusion:Kk 不揮発性記憶装置
US7262096B2 (en) 2004-01-15 2007-08-28 Powerchip Semiconductor Corp. NAND flash memory cell row and manufacturing method thereof
US7102190B2 (en) * 2004-01-21 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell with a unique split programming channel and reading channel
JP2005209914A (ja) 2004-01-23 2005-08-04 Renesas Technology Corp 不揮発性半導体記憶装置
KR100663345B1 (ko) 2004-01-27 2007-01-02 삼성전자주식회사 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이
US20050170586A1 (en) 2004-01-29 2005-08-04 O2Ic, Inc., (A California Corporation) Method of manufacturing non-volatile DRAM
US7075127B2 (en) 2004-01-29 2006-07-11 Infineon Technologies Ag Single-poly 2-transistor based fuse element
US6878991B1 (en) 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
JP4254561B2 (ja) 2004-02-02 2009-04-15 株式会社デンソー 不揮発性半導体記憶装置
US6987298B2 (en) 2004-02-03 2006-01-17 Solide State System Co., Ltd. Circuit layout and structure for a non-volatile memory
US7061042B2 (en) 2004-02-03 2006-06-13 Solid State System Co., Ltd. Double-cell memory device
US6952366B2 (en) 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7221018B2 (en) 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US7126854B2 (en) 2004-02-17 2006-10-24 Promos Technologies Inc. Technique for programming floating-gate transistor used in circuitry as flash EPROM
JP2005236139A (ja) 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその駆動方法並びに不揮発性半導体記憶装置の製造方法
US7075146B2 (en) 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
US7072215B2 (en) 2004-02-24 2006-07-04 Taiwan Semiconductor Manufacturing Company Array structure of two-transistor cells with merged floating gates for byte erase and re-write if disturbed algorithm
US7072217B2 (en) 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
US7106629B2 (en) 2004-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate P-channel flash memory cell with programming by band-to-band hot electron method
US7078761B2 (en) 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
JP2005259898A (ja) 2004-03-10 2005-09-22 Toshiba Corp 不揮発性半導体記憶装置
JP4546117B2 (ja) 2004-03-10 2010-09-15 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7046552B2 (en) 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
JP2005268621A (ja) 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JP4282517B2 (ja) 2004-03-19 2009-06-24 株式会社東芝 不揮発性半導体記憶装置の製造方法
US7102191B2 (en) 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
JP2005277035A (ja) 2004-03-24 2005-10-06 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP4346482B2 (ja) 2004-03-25 2009-10-21 Ｎｅｃエレクトロニクス株式会社 不揮発性記憶装置及び不揮発性記憶装置の検証方法
GB2412468A (en) 2004-03-26 2005-09-28 Zarlink Semiconductor Ab Testing an EEPROM utilising an additional select transistor and test line
US7161844B2 (en) 2004-03-30 2007-01-09 Silicon Storage Technology, Inc. Method and apparatus for compensating for bitline leakage current
JP2005286185A (ja) 2004-03-30 2005-10-13 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
JP4601316B2 (ja) 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US20050219913A1 (en) 2004-04-06 2005-10-06 O2Ic, Inc. Non-volatile memory array
US7910429B2 (en) 2004-04-07 2011-03-22 Promos Technologies, Inc. Method of forming ONO-type sidewall with reduced bird's beak
JP2005302872A (ja) 2004-04-08 2005-10-27 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2005302850A (ja) 2004-04-08 2005-10-27 Renesas Technology Corp 半導体記憶装置
DE102004017768B3 (de) 2004-04-13 2005-10-27 Infineon Technologies Ag Elektrisch programmierbare Speicherzelle und Verfahren zum Programmieren und Auslesen einer solchen Speicherzelle
JP2005310285A (ja) 2004-04-22 2005-11-04 Toshiba Corp 半導体集積回路装置
US7020018B2 (en) * 2004-04-22 2006-03-28 Solid State System Co., Ltd. Nonvolatile memory device and method for fabricating the same
JP4469651B2 (ja) 2004-04-23 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP2005310314A (ja) 2004-04-23 2005-11-04 Toshiba Corp 不揮発性半導体記憶装置
US7133313B2 (en) 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
KR100546407B1 (ko) 2004-04-30 2006-01-26 삼성전자주식회사 Ｅｅｐｒｏｍ 셀 제조방법
US8111558B2 (en) 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
US7190603B2 (en) 2004-05-07 2007-03-13 Halo Lsi, Inc. Nonvolatile memory array organization and usage
TWI233691B (en) 2004-05-12 2005-06-01 Powerchip Semiconductor Corp Nonvolatile memory, nonvolatile memory array and manufacturing method thereof
US20050253184A1 (en) 2004-05-12 2005-11-17 Chih-Wei Hung Nonvolatile memory, nonvolatile memory array and manufacturing method thereof
US7144775B2 (en) 2004-05-18 2006-12-05 Atmel Corporation Low-voltage single-layer polysilicon eeprom memory cell
JP4664707B2 (ja) 2004-05-27 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7126188B2 (en) 2004-05-27 2006-10-24 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
JP2005346819A (ja) 2004-06-02 2005-12-15 Renesas Technology Corp 半導体装置
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
JP2005353646A (ja) 2004-06-08 2005-12-22 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US6934190B1 (en) 2004-06-09 2005-08-23 Advanced Micro Devices, Inc. Ramp source hot-hole programming for trap based non-volatile memory devices
JP4422556B2 (ja) 2004-06-10 2010-02-24 株式会社ルネサステクノロジ 不揮発性半導体記憶装置およびその書き込み方法
US7646641B2 (en) 2004-06-15 2010-01-12 Silicon Storage Technology, Inc. NAND flash memory with nitride charge storage gates and fabrication process
WO2005124874A1 (en) 2004-06-15 2005-12-29 Koninklijke Philips Electronics N.V. Non-volatile memory with erase gate on isolation zones
KR100564628B1 (ko) 2004-06-16 2006-03-28 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조방법
FR2871940B1 (fr) 2004-06-18 2007-06-15 St Microelectronics Rousset Transistor mos a grille flottante, a double grille de controle
US7139200B2 (en) 2004-06-23 2006-11-21 Macronix International Co., Ltd. Method of identifying logical information in a programming and erasing cell by on-side reading scheme
US7348236B2 (en) 2004-06-28 2008-03-25 Micron Technology, Inc. Formation of memory cells and select gates of NAND memory arrays
US20060007732A1 (en) 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
JP4103858B2 (ja) 2004-07-07 2008-06-18 いすゞ自動車株式会社 筒内噴射式内燃機関の燃料噴射・着火補助装置及び燃料噴射・着火補助方法
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
JP2006032489A (ja) 2004-07-13 2006-02-02 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US20060011967A1 (en) 2004-07-15 2006-01-19 Skymedi Corporation Split gate memory structure and manufacturing method thereof
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
DE102004035260B4 (de) 2004-07-21 2011-06-01 Pallmann Maschinenfabrik Gmbh & Co Kg Vorrichtung und Verfahren zum Herstellen von Presslingen, Pellets, Compounds, Composites, Agglomeraten, Granulaten und dergleichen
TWI235462B (en) 2004-07-21 2005-07-01 Powerchip Semiconductor Corp Nonvolatile memory and manufacturing method thereof
US20060017085A1 (en) 2004-07-26 2006-01-26 Prateep Tuntasood NAND flash memory with densely packed memory gates and fabrication process
DE102004063025B4 (de) 2004-07-27 2010-07-29 Hynix Semiconductor Inc., Icheon Speicherbauelement und Verfahren zur Herstellung desselben
US7259420B2 (en) 2004-07-28 2007-08-21 International Business Machines Corporation Multiple-gate device with floating back gate
JP2006048749A (ja) 2004-07-30 2006-02-16 Seiko Epson Corp 不揮発性記憶装置及び不揮発性記憶装置のデータ書き込み方法
TW200607080A (en) 2004-08-02 2006-02-16 Powerchip Semiconductor Corp Flash memory cell and fabricating method thereof
KR100640973B1 (ko) 2004-08-02 2006-11-02 동부일렉트로닉스 주식회사 플래시 메모리 소자의 프로그래밍/소거 방법
DE102004037549A1 (de) 2004-08-03 2006-03-16 Deutsche Telekom Ag Vorrichtung zur Erzeugung und Modulation eines hochfrequenten Signals
US7160775B2 (en) 2004-08-06 2007-01-09 Freescale Semiconductor, Inc. Method of discharging a semiconductor device
JP2006049772A (ja) 2004-08-09 2006-02-16 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP4758625B2 (ja) 2004-08-09 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2006054243A (ja) 2004-08-10 2006-02-23 Nec Electronics Corp 半導体記憶装置及びその製造方法
US7180125B2 (en) * 2004-08-16 2007-02-20 Chih-Hsin Wang P-channel electrically alterable non-volatile memory cell
US7276414B2 (en) 2004-08-18 2007-10-02 Micron Technology, Inc. NAND memory arrays and methods
JP2006060030A (ja) 2004-08-20 2006-03-02 Renesas Technology Corp 半導体記憶装置
JP2006066695A (ja) 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置およびその製造方法
US7145802B2 (en) 2004-08-31 2006-12-05 Skymedi Corporation Programming and manufacturing method for split gate memory cell
US7129536B2 (en) 2004-09-02 2006-10-31 Silicon Storage Technology, Inc. Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
JP2006080163A (ja) 2004-09-07 2006-03-23 Toshiba Corp 不揮発性半導体記憶装置
US20060073702A1 (en) 2004-09-21 2006-04-06 Skymedi Corporation Memory structure and manufacturing as well as programming method thereof
KR100598107B1 (ko) 2004-09-21 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성 방법
JP2006093707A (ja) 2004-09-22 2006-04-06 Samsung Electronics Co Ltd 半導体素子及びその製造方法
KR100621553B1 (ko) 2004-09-22 2006-09-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100598047B1 (ko) 2004-09-30 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4703162B2 (ja) 2004-10-14 2011-06-15 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
JP4398845B2 (ja) 2004-10-14 2010-01-13 株式会社東芝 不揮発性半導体記憶装置
JP4709523B2 (ja) 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
US7446371B2 (en) 2004-10-21 2008-11-04 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same
US7050344B1 (en) 2004-11-04 2006-05-23 Promos Technologies Inc. Failure test method for split gate flash memory
US7123518B2 (en) 2004-11-22 2006-10-17 United Microelectronics Crop. Memory device
US20060108628A1 (en) 2004-11-25 2006-05-25 Chih-Wei Hung Multi-level split-gate flash memory
US7087953B2 (en) * 2004-12-03 2006-08-08 Aplus Flash Technology, Inc. Unified non-volatile memory device and method for integrating NOR and NAND-type flash memory and EEPROM device on a single substrate
US20060131633A1 (en) 2004-12-21 2006-06-22 Micron Technology, Inc. Integrated two device non-volatile memory
DE102004061921B4 (de) 2004-12-22 2011-03-10 Texas Instruments Deutschland Gmbh Halbleiterspeichervorrichtung umfassend mehrere Single-Poly-EPROM-Vorrichtungen
JP5004431B2 (ja) 2005-03-30 2012-08-22 株式会社リコー 半導体装置
KR100779479B1 (ko) 2004-12-24 2007-11-26 가부시키가이샤 리코 반도체 장치
KR100955720B1 (ko) 2004-12-28 2010-05-03 스펜션 엘엘씨 반도체 장치
KR100577225B1 (ko) 2004-12-29 2006-05-26 동부일렉트로닉스 주식회사 이이피롬(ｅｅｐｒｏｍ), 이의 제조 방법 및 이의프로그램/소거 방법
KR100614644B1 (ko) 2004-12-30 2006-08-22 삼성전자주식회사 비휘발성 기억소자, 그 제조방법 및 동작 방법
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US20060198189A1 (en) 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US20090173697A1 (en) 2005-01-13 2009-07-09 Stephen Axtell Method and apparatus for the production and delivery of monochloramine into water streams
JP2006196650A (ja) 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法
JP4696561B2 (ja) 2005-01-14 2011-06-08 東京エレクトロン株式会社 気化装置及び処理装置
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
TWI263308B (en) 2005-01-28 2006-10-01 Powerchip Semiconductor Corp Method of fabricating non-volatile memory
TWI257150B (en) 2005-02-03 2006-06-21 Powerchip Semiconductor Corp Non-volatile memory and fabricating method and operating method thereof
JP4902196B2 (ja) 2005-02-09 2012-03-21 シャープ株式会社 不揮発性半導体記憶装置
WO2006085373A1 (ja) 2005-02-10 2006-08-17 Renesas Technology Corp. 不揮発性半導体メモリ及び半導体装置
TWI258201B (en) 2005-02-16 2006-07-11 Powerchip Semiconductor Corp Method for manufacturing semiconductor device and plug
JP2005184028A (ja) 2005-02-18 2005-07-07 Renesas Technology Corp 不揮発性記憶素子
JP2005184029A (ja) 2005-02-18 2005-07-07 Renesas Technology Corp 不揮発性記憶素子及び半導体集積回路装置
TWI282618B (en) * 2005-02-23 2007-06-11 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7167398B1 (en) 2005-02-23 2007-01-23 Spansion L.L.C. System and method for erasing a memory cell
TWI295501B (en) 2005-02-24 2008-04-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method thereof
US7161822B2 (en) 2005-02-28 2007-01-09 Freescale Semiconductor, Inc. Compact non-volatile memory array with reduced disturb
US7541638B2 (en) 2005-02-28 2009-06-02 Skymedi Corporation Symmetrical and self-aligned non-volatile memory structure
US20060197144A1 (en) 2005-03-01 2006-09-07 Mammen Thomas Nitride storage cells with and without select gate
KR20060097884A (ko) 2005-03-07 2006-09-18 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법
KR100646085B1 (ko) 2005-03-08 2006-11-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법
KR100645063B1 (ko) 2005-03-14 2006-11-10 삼성전자주식회사 비휘발성 기억장치 및 그 제조방법
TWI259585B (en) 2005-03-21 2006-08-01 Powerchip Semiconductor Corp Split gate flash memory and manufacturing method thereof
TWI282554B (en) 2005-03-23 2007-06-11 Powerchip Semiconductor Corp Method for operation P-channel memory
US7113431B1 (en) 2005-03-29 2006-09-26 Spansion Llc Quad bit using hot-hole erase for CBD control
US7102188B1 (en) 2005-04-05 2006-09-05 Ami Semiconductor, Inc. High reliability electrically erasable and programmable read-only memory (EEPROM)
ITMI20050608A1 (it) 2005-04-11 2006-10-12 St Microelectronics Srl Dispositivo elettronico di memoria non volatile a struttura cnand integrato monoliticamente su semiconduttore
US7339826B2 (en) 2005-04-11 2008-03-04 Saifun Semiconductors Ltd. Threshold voltage shift in NROM cells
US7091551B1 (en) 2005-04-13 2006-08-15 International Business Machines Corporation Four-bit FinFET NVRAM memory device
CN1855497A (zh) 2005-04-18 2006-11-01 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
TWI260073B (en) 2005-04-21 2006-08-11 Macronix Int Co Ltd Non-volatile memory and fabricating method thereof and operation thereof
US7238569B2 (en) 2005-04-25 2007-07-03 Spansion Llc Formation method of an array source line in NAND flash memory
JP2006310562A (ja) 2005-04-28 2006-11-09 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP4836487B2 (ja) 2005-04-28 2011-12-14 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4619190B2 (ja) 2005-04-28 2011-01-26 ルネサスエレクトロニクス株式会社 プログラム可能な不揮発性メモリ
US7272040B2 (en) 2005-04-29 2007-09-18 Infineon Technologies Ag Multi-bit virtual-ground NAND memory device
JP4679964B2 (ja) 2005-05-17 2011-05-11 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
EP1727152B1 (de) 2005-05-18 2008-12-24 STMicroelectronics SA EEPROM-Speicherarchitektur
US7247907B2 (en) 2005-05-20 2007-07-24 Silicon Storage Technology, Inc. Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
US7242051B2 (en) 2005-05-20 2007-07-10 Silicon Storage Technology, Inc. Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
JP4892199B2 (ja) 2005-06-06 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
US7301219B2 (en) 2005-06-06 2007-11-27 Macronix International Co., Ltd. Electrically erasable programmable read only memory (EEPROM) cell and method for making the same
US7218554B2 (en) 2005-06-08 2007-05-15 Macronix International Co., Ltd. Method of refreshing charge-trapping non-volatile memory using band-to-band tunneling hot hole (BTBTHH) injection
US7205601B2 (en) 2005-06-09 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET split gate EEPROM structure and method of its fabrication
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
JP5123491B2 (ja) 2005-06-10 2013-01-23 日本碍子株式会社 積層型圧電／電歪素子
US7368789B1 (en) 2005-06-13 2008-05-06 Actel Corporation Non-volatile programmable memory cell and array for programmable logic array
US20060284240A1 (en) 2005-06-15 2006-12-21 Tsung-Min Hsieh Structure of a non-volatile memory device and operation method
US7193283B2 (en) 2005-06-20 2007-03-20 Magnachip Semiconductor Ltd. Flash cell using a piezoelectric effect
JP2007003024A (ja) 2005-06-21 2007-01-11 Hitachi Constr Mach Co Ltd 鉛弾回収システム
JP2007005448A (ja) 2005-06-22 2007-01-11 Nec Electronics Corp 不揮発性半導体記憶装置
TWI277204B (en) 2005-06-27 2007-03-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7157345B1 (en) 2005-06-29 2007-01-02 Freescale Semiconductor, Inc. Source side injection storage device and method therefor
US7132329B1 (en) 2005-06-29 2006-11-07 Freescale Semiconductor, Inc. Source side injection storage device with spacer gates and method therefor
JP4693520B2 (ja) 2005-06-29 2011-06-01 株式会社東芝 半導体集積回路装置
US7378314B2 (en) 2005-06-29 2008-05-27 Freescale Semiconductor, Inc. Source side injection storage device with control gates adjacent to shared source/drain and method therefor
US7184317B2 (en) 2005-06-30 2007-02-27 Infineon Technologies Ag Method for programming multi-bit charge-trapping memory cell arrays
JP4790335B2 (ja) 2005-07-07 2011-10-12 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2007026519A (ja) 2005-07-14 2007-02-01 Toshiba Corp 半導体装置
JP2007027430A (ja) 2005-07-15 2007-02-01 Toshiba Corp 不揮発性半導体メモリ
US7250340B2 (en) 2005-07-25 2007-07-31 Freescale Semiconductor, Inc. Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench
US7314798B2 (en) 2005-07-25 2008-01-01 Freescale Semiconductor, Inc. Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7211487B2 (en) 2005-07-25 2007-05-01 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7394686B2 (en) 2005-07-25 2008-07-01 Freescale Semiconductor, Inc. Programmable structure including discontinuous storage elements and spacer control gates in a trench
US7226840B2 (en) 2005-07-25 2007-06-05 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7205608B2 (en) 2005-07-25 2007-04-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7285819B2 (en) 2005-07-25 2007-10-23 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7211858B2 (en) 2005-07-25 2007-05-01 Freescale Semiconductor, Inc. Split gate storage device including a horizontal first gate and a vertical second gate in a trench
US7582929B2 (en) 2005-07-25 2009-09-01 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements
US7619275B2 (en) 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
KR100706791B1 (ko) 2005-07-29 2007-04-12 삼성전자주식회사 비휘발성 기억 장치, 그 형성 방법 및 동작 방법
JP2007043147A (ja) 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP4609227B2 (ja) 2005-07-29 2011-01-12 日産自動車株式会社 内燃機関
US7266014B2 (en) 2005-08-01 2007-09-04 Macronix International Co., Ltd Method of operating non-volatile memory device
US7612411B2 (en) 2005-08-03 2009-11-03 Walker Andrew J Dual-gate device and method
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
KR100653718B1 (ko) 2005-08-09 2006-12-05 삼성전자주식회사 반도체소자의 소거 방법들
JP4769045B2 (ja) 2005-08-10 2011-09-07 積水化学工業株式会社 繊維強化樹脂成形品の真空注入成形方法
JP2007049919A (ja) 2005-08-17 2007-03-01 Matsuzaki Shoten:Kk 多数穴開きこんにゃく並びにこんにゃく押出しヘッド及びこんにゃく射出成形機
US7342833B2 (en) 2005-08-23 2008-03-11 Freescale Semiconductor, Inc. Nonvolatile memory cell programming
TWI260769B (en) 2005-08-23 2006-08-21 Ememory Technology Inc Non-volatile memory and operating method thereof
JP4772429B2 (ja) 2005-08-29 2011-09-14 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7236398B1 (en) 2005-08-31 2007-06-26 Altera Corporation Structure of a split-gate memory cell
JP2007073578A (ja) 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4912647B2 (ja) 2005-09-08 2012-04-11 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
JP4917780B2 (ja) 2005-09-08 2012-04-18 住友化学株式会社 露光装置
KR100652433B1 (ko) 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
US7301818B2 (en) 2005-09-12 2007-11-27 Macronix International Co., Ltd. Hole annealing methods of non-volatile memory cells
KR100610336B1 (ko) 2005-09-12 2006-08-09 김형준 키패드 백라이트용 도광판 및 그 제조 방법
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
KR100683389B1 (ko) 2005-09-20 2007-02-15 동부일렉트로닉스 주식회사 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
US7245535B2 (en) 2005-09-21 2007-07-17 Actel Corporation Non-volatile programmable memory cell for programmable logic array
JP4889268B2 (ja) 2005-09-22 2012-03-07 ルネサスエレクトロニクス株式会社 Ｅｅｐｒｏｍとｅｅｐｒｏｍの駆動方法
US7567458B2 (en) 2005-09-26 2009-07-28 Silicon Storage Technology, Inc. Flash memory array having control/decode circuitry for disabling top gates of defective memory cells
CN100442524C (zh) 2005-09-28 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于嵌入式eeprom中的一次可编程存储器器件的结构与方法
US7358559B2 (en) 2005-09-29 2008-04-15 Silicon Storage Technology, Inc. Bi-directional read/program non-volatile floating gate memory array, and method of formation
US7704878B2 (en) 2005-10-03 2010-04-27 Advanced Micro Devices, Inc, Contact spacer formation using atomic layer deposition
JP4474349B2 (ja) 2005-10-05 2010-06-02 日立Ｇｅニュークリア・エナジー株式会社 異物捕獲設備を内蔵した原子炉格納容器
US7321145B2 (en) 2005-10-13 2008-01-22 Macronix International Co., Ltd. Method and apparatus for operating nonvolatile memory cells with modified band structure
JP2007115773A (ja) 2005-10-18 2007-05-10 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP4883982B2 (ja) 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
TWI284415B (en) 2005-10-26 2007-07-21 Promos Technologies Inc Split gate flash memory cell and fabrication method thereof
US7345915B2 (en) 2005-10-31 2008-03-18 Hewlett-Packard Development Company, L.P. Modified-layer EPROM cell
JP4716852B2 (ja) 2005-11-07 2011-07-06 シャープ株式会社 メモリセルへの書き込み方法
JP2007133927A (ja) 2005-11-08 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法
TWI266389B (en) 2005-11-11 2006-11-11 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
TWI311796B (en) 2005-11-17 2009-07-01 Ememory Technology Inc Semiconductor device and manufacturing method thereof
US20070120173A1 (en) 2005-11-28 2007-05-31 Bohumil Lojek Non-volatile memory cell with high current output line
JP4764151B2 (ja) 2005-12-01 2011-08-31 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2007157854A (ja) 2005-12-01 2007-06-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7242622B2 (en) 2005-12-06 2007-07-10 Macronix International Co., Ltd. Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
JP2007154829A (ja) 2005-12-07 2007-06-21 Diamond Electric Mfg Co Ltd イオン電流検出装置を備える多点点火装置
NO325857B1 (no) 2005-12-12 2008-08-04 Shore Tec Consult As Fremgangsmåte og apparat for separasjon og injeksjon av vann fra en vann- og hydrokarbonholdig utstrømning nede i en produksjonsbrønn
US7304890B2 (en) 2005-12-13 2007-12-04 Atmel Corporation Double byte select high voltage line for EEPROM memory block
TWI275095B (en) 2005-12-13 2007-03-01 Powerchip Semiconductor Corp Erasing method of non-volatile memory
JP2007165543A (ja) 2005-12-13 2007-06-28 Toshiba Corp 半導体記憶装置の製造方法
TWI281753B (en) 2005-12-13 2007-05-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
JP4618118B2 (ja) 2005-12-14 2011-01-26 沖電気工業株式会社 受動モード同期半導体レーザ及び光クロック信号抽出装置
JP2007170183A (ja) 2005-12-19 2007-07-05 Nikki Co Ltd 電磁式燃料噴射弁
US20070140008A1 (en) 2005-12-21 2007-06-21 Microchip Technology Incorporated Independently programmable memory segments within an NMOS electrically erasable programmable read only memory array achieved by P-well separation and method therefor
JP4855773B2 (ja) 2005-12-26 2012-01-18 株式会社東芝 半導体記憶装置及びそのデータ読み出し方法
JP2007180131A (ja) 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 有機ｆｅｔおよびその製造方法
KR100660284B1 (ko) 2005-12-28 2006-12-20 동부일렉트로닉스 주식회사 스플리트 게이트 구조를 가지는 비휘발성 기억 소자 및 그제조 방법
US7443726B2 (en) 2005-12-29 2008-10-28 Sandisk Corporation Systems for alternate row-based reading and writing for non-volatile memory
US7349260B2 (en) 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
US20070158733A1 (en) 2006-01-09 2007-07-12 Yield Microelectronics Corp. High-speed low-voltage programming and self-convergent high-speed low-voltage erasing schemes for EEPROM
US20070158734A1 (en) 2006-01-09 2007-07-12 Freescale Semiconductor, Inc. Electronic device with a multi-gated electrode structure and a process for forming the electronic device
JP2007184466A (ja) 2006-01-10 2007-07-19 Renesas Technology Corp 半導体装置およびその製造方法
US20070166971A1 (en) 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
JP2007194511A (ja) * 2006-01-23 2007-08-02 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US7544980B2 (en) 2006-01-27 2009-06-09 Freescale Semiconductor, Inc. Split gate memory cell in a FinFET
KR100688586B1 (ko) 2006-01-27 2007-03-02 삼성전자주식회사 로칼 차지 트랩층을 갖는 비휘발성 메모리소자 및 그의구동방법
EP1814121A1 (de) 2006-01-31 2007-08-01 STMicroelectronics S.r.l. Nichtflüchtige EEPROM Speicheranordnung
JP2007213703A (ja) 2006-02-09 2007-08-23 Nec Electronics Corp 半導体記憶装置
JP2007220347A (ja) 2006-02-14 2007-08-30 Citizen Electronics Co Ltd 可変プリズム導光板
JP2007216100A (ja) 2006-02-14 2007-08-30 Tokai Univ ガス中の二酸化炭素の乾式固定化除去方法
JP2007220162A (ja) 2006-02-14 2007-08-30 Nec Electronics Corp 半導体記憶装置
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7655970B2 (en) 2006-02-22 2010-02-02 Macronix International Co., Ltd. Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
US7365387B2 (en) 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead
JP2007224820A (ja) 2006-02-23 2007-09-06 Mitsubishi Heavy Ind Ltd タービン設備及び排熱回収ボイラ装置及び水処理方法
US20070200164A1 (en) 2006-02-27 2007-08-30 Macronix International Co., Ltd. Single poly embedded memory structure and methods for operating the same
JP2007230431A (ja) 2006-03-02 2007-09-13 Denso Corp 車両の駆動制御装置
JP4897389B2 (ja) 2006-03-08 2012-03-14 小野産業株式会社 エアバッグカバーおよびその製造方法
JP5336695B2 (ja) 2006-03-09 2013-11-06 積水化学工業株式会社 繊維強化樹脂成形品の真空注入成形方法
US7952937B2 (en) 2006-03-16 2011-05-31 Freescale Semiconductor, Inc. Wordline driver for a non-volatile memory device, a non-volatile memory device and method
JP2007250854A (ja) 2006-03-16 2007-09-27 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP4692345B2 (ja) 2006-03-20 2011-06-01 株式会社デンソー レーザ加工装置およびレーザ加工方法
JP4662476B2 (ja) 2006-03-22 2011-03-30 株式会社ミツバ 車両用燈体
US20070221983A1 (en) 2006-03-24 2007-09-27 Bohumil Lojek Dual gate memory with fast erase
TWI288462B (en) 2006-03-24 2007-10-11 Powerchip Semiconductor Corp One time programmable memory and the manufacturing method thereof
JP2007258568A (ja) 2006-03-24 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
JP2007254022A (ja) 2006-03-27 2007-10-04 Hayakawa Valve Seisakusho:Kk ウォーターディスペンサー
JP4675810B2 (ja) 2006-03-28 2011-04-27 三菱電機株式会社 空気調和装置
JP2007261926A (ja) 2006-03-30 2007-10-11 Osaka Gas Co Ltd 燃料電池用の改質装置用バーナ
US7547944B2 (en) 2006-03-30 2009-06-16 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory (EEPROM) cell array
US7592224B2 (en) 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
JP5138898B2 (ja) 2006-03-31 2013-02-06 国立大学法人京都大学 ２次元フォトニック結晶面発光レーザ光源
JP5191633B2 (ja) 2006-04-04 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100735534B1 (ko) 2006-04-04 2007-07-04 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
JP4187753B2 (ja) 2006-04-10 2008-11-26 株式会社リコー 不揮発性メモリ
US7450418B2 (en) 2006-04-12 2008-11-11 Ememory Technology Inc. Non-volatile memory and operating method thereof
US7446370B2 (en) 2006-04-20 2008-11-04 Powerchip Semiconductor Corp. Non-volatile memory
US20070247915A1 (en) 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7433231B2 (en) 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
US7598561B2 (en) 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
US7759721B2 (en) 2006-05-17 2010-07-20 Macronix International Co., Ltd. Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
JP5076361B2 (ja) 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
DE102006024121B4 (de) 2006-05-22 2011-02-24 Telefunken Semiconductors Gmbh & Co. Kg Nichtflüchtige Speicherzelle einer in einem Halbleiterplättchen integrierten Schaltung, Verfahren zu deren Herstellung und Verwendung einer nichtflüchtigen Speicherzelle
US7554840B2 (en) 2006-05-22 2009-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US7414889B2 (en) 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
TWM302746U (en) 2006-05-23 2006-12-11 Pixart Imaging Inc Optical module and computer input device with improved capability of optical identification
JP4786433B2 (ja) 2006-06-16 2011-10-05 Ｎｅｘｔ Ｉ＆Ｄ株式会社 液滴射出装置
JP2007335718A (ja) 2006-06-16 2007-12-27 Toppan Printing Co Ltd 不揮発性メモリ及びその製造方法
JP2008003201A (ja) 2006-06-21 2008-01-10 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US20070296034A1 (en) 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device
US20070297224A1 (en) 2006-06-27 2007-12-27 Ya-Chin King MOS based nonvolatile memory cell and method of operating the same
JP2008008163A (ja) 2006-06-27 2008-01-17 Denso Corp 燃料噴射弁
JP5019198B2 (ja) 2006-06-29 2012-09-05 株式会社東芝 半導体記憶装置
KR100746292B1 (ko) 2006-07-04 2007-08-03 삼성전자주식회사 비휘발성 메모리 장치
JP2008012873A (ja) 2006-07-10 2008-01-24 Fujinon Sano Kk 射出成形用金型装置
US20080019162A1 (en) 2006-07-21 2008-01-24 Taku Ogura Non-volatile semiconductor storage device
KR100787942B1 (ko) 2006-07-24 2007-12-24 삼성전자주식회사 선택 라인을 공유하는 엑스아이피 플래시 메모리 장치
JP4856488B2 (ja) 2006-07-27 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置
KR101320519B1 (ko) 2006-07-27 2013-10-23 삼성전자주식회사 패스 트랜지스터를 갖는 비휘발성 메모리 소자 및 그 동작방법
US20080124912A1 (en) 2006-08-01 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor methods
US20080035981A1 (en) 2006-08-08 2008-02-14 Ko-Hsing Chang One time programmable memory and the manufacturing method thereof
JP4891696B2 (ja) 2006-08-10 2012-03-07 東洋機械金属株式会社 射出成形機
KR100805838B1 (ko) 2006-08-10 2008-02-21 삼성전자주식회사 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법
US20080042185A1 (en) 2006-08-15 2008-02-21 Atmel Corporation Eeprom memory array having 5f2 cells
US7518912B2 (en) 2006-08-25 2009-04-14 Powerchip Semiconductor Corp. Multi-level non-volatile memory
JP2008060466A (ja) 2006-09-01 2008-03-13 Denso Corp 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法
US7528436B2 (en) 2006-09-05 2009-05-05 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory
US7696044B2 (en) 2006-09-19 2010-04-13 Sandisk Corporation Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US7495960B2 (en) 2006-09-20 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Program methods for split-gate memory
JP4965948B2 (ja) 2006-09-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2007038684A (ja) 2006-09-21 2007-02-15 Oshima Denki Seisakusho:Kk 燈体の製造方法
US8294197B2 (en) 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
JP2008103675A (ja) 2006-09-22 2008-05-01 Toshiba Corp 半導体集積回路
KR100851546B1 (ko) 2006-09-22 2008-08-11 삼성전자주식회사 비휘발성 기억 장치 및 그 동작 방법
US20080125712A1 (en) 2006-09-26 2008-05-29 Alcon Manufacturing, Ltd. Ophthalmic injection system
US7440311B2 (en) 2006-09-28 2008-10-21 Novelics, Llc Single-poly non-volatile memory cell
JP2008085196A (ja) 2006-09-28 2008-04-10 Oki Electric Ind Co Ltd 半導体不揮発性メモリ、データ書き込み方法、半導体不揮発性メモリの製造方法、及びデータ書き込みプログラム
US7505325B2 (en) 2006-09-28 2009-03-17 Chingis Technology Corporation Low voltage low capacitance flash memory array
WO2008041306A1 (fr) 2006-09-29 2008-04-10 Fujitsu Microelectronics Limited Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé
KR100764060B1 (ko) 2006-09-29 2007-10-09 삼성전자주식회사 불휘발성 메모리 장치 및 시스템 그리고 그것을 위한메모리 셀 어레이 구조
WO2008041303A1 (fr) 2006-09-29 2008-04-10 Fujitsu Limited Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé
JP2008098240A (ja) 2006-10-06 2008-04-24 Toshiba Corp 半導体装置およびその製造方法
JP2008093331A (ja) 2006-10-16 2008-04-24 Shimadzu Corp 針無注射器
JP4783257B2 (ja) 2006-10-19 2011-09-28 スタンレー電気株式会社 半導体発光素子を光源とする車両前照灯用の投影レンズ
JP5014734B2 (ja) 2006-10-25 2012-08-29 三菱電機株式会社 半導体装置の製造方法
JP2008111243A (ja) 2006-10-30 2008-05-15 Aisin Seiki Co Ltd 温水洗浄便座装置
JP2008111244A (ja) 2006-10-30 2008-05-15 Aisin Seiki Co Ltd 温水洗浄便座装置
US8138524B2 (en) 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
JP2010508768A (ja) 2006-11-01 2010-03-18 ガンボ・ロジック・インコーポレーテッド プログラマブル・ロジック用電荷捕獲不揮発性スイッチ・コネクタ
US7495958B2 (en) 2006-11-06 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Program and erase methods and structures for byte-alterable flash memory
JP2008118040A (ja) 2006-11-07 2008-05-22 Sharp Corp 不揮発性半導体記憶装置及びその製造方法とこれを用いた情報の書き込み方法
JP2008118074A (ja) 2006-11-08 2008-05-22 Seiko Epson Corp レーザ光源装置及びそのレーザ光源装置を備えた画像表示装置
US7993264B2 (en) 2006-11-09 2011-08-09 Ams Research Corporation Orientation adapter for injection tube in flexible endoscope
KR100823164B1 (ko) 2006-11-15 2008-04-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
JP4863478B2 (ja) 2006-11-21 2012-01-25 株式会社ミツバ 燈体成形用の金型
KR20080048313A (ko) 2006-11-28 2008-06-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100823165B1 (ko) 2006-11-29 2008-04-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
JP4974658B2 (ja) 2006-11-30 2012-07-11 三菱電機株式会社 空気調和装置
JP5044201B2 (ja) 2006-11-30 2012-10-10 オンセミコンダクター・トレーディング・リミテッド 半導体記憶装置
JP4812606B2 (ja) 2006-11-30 2011-11-09 三菱電機株式会社 空気調和装置
JP2008138069A (ja) 2006-12-01 2008-06-19 Kyokado Eng Co Ltd 土または建造物躯体の処理方法
JPWO2008069325A1 (ja) 2006-12-07 2010-03-25 日本電気株式会社 半導体記憶装置および半導体装置
KR100881185B1 (ko) 2006-12-20 2009-02-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
US7635627B2 (en) 2006-12-20 2009-12-22 Spansion Llc Methods for fabricating a memory device including a dual bit memory cell
US7539054B2 (en) 2006-12-22 2009-05-26 Cypress Semiconductor Corp. Method and apparatus to program and erase a non-volatile static random access memory from the bit lines
KR100861749B1 (ko) 2006-12-22 2008-10-09 최웅림 2ｔ ｎｏｒ형 비휘발성 메모리 셀 어레이, 2ｔ ｎｏｒ형비휘발성 메모리의 데이터 처리방법
KR101169397B1 (ko) 2007-01-05 2012-07-30 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 제조 방법
WO2008085933A1 (en) 2007-01-08 2008-07-17 Plextronics, Inc. Quantum dot photovoltaic device
JP4869088B2 (ja) 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
US7557008B2 (en) 2007-01-23 2009-07-07 Freescale Semiconductor, Inc. Method of making a non-volatile memory device
KR101314328B1 (ko) 2007-01-24 2013-10-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
WO2008093640A1 (ja) 2007-01-29 2008-08-07 Rohm Co., Ltd. Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
US7479429B2 (en) 2007-01-31 2009-01-20 Freescale Semiconductor, Inc. Split game memory cell method
US7450424B2 (en) 2007-01-31 2008-11-11 Skymedi Corporation Method for reading a memory array with a non-volatile memory structure
US7811886B2 (en) 2007-02-06 2010-10-12 Freescale Semiconductor, Inc. Split-gate thin film storage NVM cell with reduced load-up/trap-up effects
JP2008215697A (ja) 2007-03-02 2008-09-18 Mitsubishi Electric Corp 空気調和装置
US7928499B2 (en) 2007-03-07 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of flash memory cells
US8803217B2 (en) 2007-03-13 2014-08-12 Freescale Semiconductor, Inc. Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode
WO2008126177A1 (ja) 2007-03-14 2008-10-23 Fujitsu Microelectronics Limited 不揮発性半導体記憶装置及びその製造方法
JP5103968B2 (ja) 2007-03-20 2012-12-19 日新イオン機器株式会社 イオンビームの進行角修正方法およびイオン注入装置
JP2008231997A (ja) 2007-03-20 2008-10-02 Mitsui Eng & Shipbuild Co Ltd 内燃機関の燃料循環システム
JP4501950B2 (ja) 2007-03-27 2010-07-14 日産自動車株式会社 内燃機関の燃焼制御装置
JP2008244093A (ja) 2007-03-27 2008-10-09 Elpida Memory Inc 半導体装置の製造方法
JP2008251825A (ja) 2007-03-30 2008-10-16 Nec Electronics Corp 半導体記憶装置の製造方法
JP4675927B2 (ja) 2007-03-30 2011-04-27 三菱電機株式会社 空気調和装置
JP2008262005A (ja) 2007-04-11 2008-10-30 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
JP2008267164A (ja) 2007-04-16 2008-11-06 Denso Corp 燃料噴射装置
JP4976189B2 (ja) 2007-04-18 2012-07-18 勇 溝淵 グラウト剤の注入具
US7889553B2 (en) 2007-04-24 2011-02-15 Novelics, Llc. Single-poly non-volatile memory cell
US7903465B2 (en) 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US7595237B2 (en) 2007-04-27 2009-09-29 Chartered Semiconductor Manufacturing, Ltd. Non-volatile memory cell with a hybrid access transistor
US7492636B2 (en) 2007-04-27 2009-02-17 Macronix International Co., Ltd. Methods for conducting double-side-biasing operations of NAND memory arrays
US7486567B2 (en) 2007-04-30 2009-02-03 Macronix International Co., Ltd Method for high speed programming of a charge trapping memory with an enhanced charge trapping site
TWI349335B (en) 2007-05-02 2011-09-21 Eon Silicon Solution Inc Single-poly non-volatile memory
KR100889861B1 (ko) 2007-05-09 2009-03-24 광주과학기술원 자체 잠김을 이용한 파장분할다중 방식의 수동형 광통신시스템, 이에 사용되는 중앙 기지국 및 데이터 전송 방법
US7691755B2 (en) 2007-05-15 2010-04-06 Applied Materials, Inc. Plasma immersion ion implantation with highly uniform chamber seasoning process for a toroidal source reactor
US7544992B2 (en) 2007-05-16 2009-06-09 United Microelectronics Corp. Illuminating efficiency-increasable and light-erasable embedded memory structure
JP5064113B2 (ja) 2007-05-18 2012-10-31 株式会社ミツバ 燈体における成膜方法および成膜装置
JP5149539B2 (ja) 2007-05-21 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4343972B2 (ja) 2007-05-21 2009-10-14 株式会社ケイエステック ミスト噴射装置
JP2008297590A (ja) 2007-05-31 2008-12-11 Jfe Steel Kk 溶銑予備処理法
US7528047B2 (en) 2007-06-07 2009-05-05 Freescale Semiconductor, Inc. Self-aligned split gate memory cell and method of forming
US7704830B2 (en) 2007-06-07 2010-04-27 Freescale Semiconductor, Inc. Split gate memory cell using sidewall spacers
JP5130571B2 (ja) 2007-06-19 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4993096B2 (ja) 2007-06-22 2012-08-08 ミネベア株式会社 面状照明装置及びその透明樹脂基板と、透明樹脂基板の射出成形方法
JP4568304B2 (ja) 2007-06-22 2010-10-27 株式会社東芝 半導体装置の製造方法
KR20080113966A (ko) 2007-06-26 2008-12-31 삼성전자주식회사 비휘발성 기억 장치 및 그 제조 방법
JP2009010011A (ja) 2007-06-26 2009-01-15 Toshiba Corp 半導体装置およびその製造方法
JP2009010110A (ja) 2007-06-27 2009-01-15 Nec Electronics Corp 不揮発性メモリ及びその製造方法
US7554846B2 (en) 2007-06-28 2009-06-30 Micron Technology, Inc. Select gate transistors and methods of operating the same
JP4953946B2 (ja) 2007-07-03 2012-06-13 日精樹脂工業株式会社 射出成形機の油圧駆動方法及び装置
KR20090004155A (ko) 2007-07-06 2009-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7723774B2 (en) 2007-07-10 2010-05-25 Silicon Storage Technology, Inc. Non-diffusion junction split-gate nonvolatile memory cells and arrays, methods of programming, erasing, and reading thereof, and methods of manufacture
JP5234485B2 (ja) 2007-07-10 2013-07-10 トヨタ自動車株式会社 燃料電池システム
US7968934B2 (en) 2007-07-11 2011-06-28 Infineon Technologies Ag Memory device including a gate control layer
JP5184831B2 (ja) 2007-07-13 2013-04-17 ルネサスエレクトロニクス株式会社 フィン型トランジスタの形成方法
US20090020244A1 (en) 2007-07-16 2009-01-22 Andritz Inc. Impregnation vessel with convergence side relief and method for heat injection at convergence
US7723707B2 (en) 2007-07-23 2010-05-25 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma injection
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7515478B2 (en) 2007-08-20 2009-04-07 Nantronics Semiconductor, Inc. CMOS logic compatible non-volatile memory cell structure, operation, and array configuration
US20090052259A1 (en) 2007-08-24 2009-02-26 Renesas Technology Corp. Non-volatile semiconductor memory device
KR101287447B1 (ko) 2007-08-28 2013-07-19 삼성전자주식회사 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의데이터 읽기 방법
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2009064826A (ja) 2007-09-04 2009-03-26 Tdk Corp スピントランジスタ及びその製造方法
JP2009062904A (ja) 2007-09-07 2009-03-26 Nikki Co Ltd インジェクタ
US7894263B2 (en) 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
ES2350621T3 (es) 2007-09-28 2011-01-25 Research In Motion Limited Un método y un aparato para maximizar el flash sostenible de un dispositivo electrónico portátil de mano.
JP5164520B2 (ja) 2007-10-19 2013-03-21 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ及びデータプログラム／消去方法
US20090109720A1 (en) 2007-10-25 2009-04-30 Bohumil Lojek Memory Structure
US7700993B2 (en) 2007-11-05 2010-04-20 International Business Machines Corporation CMOS EPROM and EEPROM devices and programmable CMOS inverters
JP5503843B2 (ja) 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963476A (en) * 1996-09-05 1999-10-05 Macronix International Co., Ltd. Fowler-Nordheim (F-N) tunneling for pre-programming in a floating gate memory device
US5978276A (en) * 1997-04-11 1999-11-02 Programmable Silicon Solutions Electrically erasable nonvolatile memory
US6291297B1 (en) * 1999-03-24 2001-09-18 Actrans System Inc. Flash memory cell with self-aligned gates and fabrication process
US20020057600A1 (en) * 2000-11-13 2002-05-16 Koji Sakui Semiconductor memory device and method of operating the same
US20050224858A1 (en) * 2004-04-02 2005-10-13 Chih-Wei Hung [non-volatile memory structure and manufacturing method thereof]

Also Published As

Publication number Publication date
US8320191B2 (en) 2012-11-27
US20130033934A1 (en) 2013-02-07
US20090059678A1 (en) 2009-03-05
CN101388247A (zh) 2009-03-18
US9030877B2 (en) 2015-05-12
CN101388247B (zh) 2012-12-05
DE102008044997A1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
DE102008044997B4 (de) Speicherzellenanordnung, Verfahren zum Steuern einer Speicherzelle, Speicherarray, Verfahren zum Betreiben eines Speicherarrays und elektronische Vorrichtung
DE4311358C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
DE112017004208T5 (de) 3d-nand mit teilblocklöschen
DE69631938T2 (de) Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung
US20040165459A1 (en) Array architecture and process flow of nonvolatile memory devices for mass storage applications
DE102008021396B4 (de) Speicherzelle, Speicherzellenarray und Verfahren zum Herstellen einer Speicherzelle
DE102005045863A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE112019000157T5 (de) Speichervorrichtung mit von nand-ketten getrennten bitleitungen zur schnellen programmierung
DE112018003426T5 (de) Reduzieren der lesestörung der art durch injektion heisser elektronen in 3d-speichervorrichtung mit verbundenen sourceendauswahlgates
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE102004055929B4 (de) Nichtflüchtige Speicherzellen-Anordnung
DE102006054967B4 (de) Nichtflüchtiges Speicherbauelement
DE102022102591A1 (de) Systeme und verfahren zum einstellen der schwellenspannungsverteilung aufgrund von halbkreis-sgd
DE112005001008T5 (de) Verfahren und Vorrichtung zum Wortleitungsschutz in Flash-Speichereinrichtungen
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
DE102006033395A1 (de) Integriertes Schaltungsbauelement mit byteweise löschbarem EEPROM-Speicherfeld
DE102021106907A1 (de) Lochvorladeschema mit gate-induzierter drain-leckstromerzeugung
DE69635842T2 (de) Speicherredundanzschaltung, die einzelne polysilizium-schwebegattertransistoren als redundanzelemente verwendet
EP1374308B1 (de) Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben
DE69932703T2 (de) Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
EP1259964B1 (de) Nichtflüchtige nor-zweitransistor-halbleiterspeicherzelle sowie dazugehörige nor-halbleiterspeichereinrichtung und verfahren zu deren herstellung
US20080093643A1 (en) Non-volatile memory device and fabrication method
DE102022102624A1 (de) Speichereinrichtung und verfahren zum betrieb unter verwendung des programmierens mit dreifacher kette während des löschens
DE102022112833A1 (de) Wartung des halbkreis-drain-side-select-gate durch selektives halbkreis-dummy-wortleitungsprogramm
DE102022113175A1 (de) Sekundäre kreuzkopplungswirkung in speichervorrichtung mit halbkreis-drain-side-select-gate und gegenmassnahme

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115170

R020 Patent grant now final
R082 Change of representative
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115170

Ipc: H10B0041000000