DE102008048628B4 - Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses - Google Patents

Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses Download PDF

Info

Publication number
DE102008048628B4
DE102008048628B4 DE102008048628.0A DE102008048628A DE102008048628B4 DE 102008048628 B4 DE102008048628 B4 DE 102008048628B4 DE 102008048628 A DE102008048628 A DE 102008048628A DE 102008048628 B4 DE102008048628 B4 DE 102008048628B4
Authority
DE
Germany
Prior art keywords
mcp
housing
chip
retrofit
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008048628.0A
Other languages
English (en)
Other versions
DE102008048628A1 (de
Inventor
Octavian Beldiman
Lee Collins
Wayne Ellis
Klaus Hummler
Oliver Kiehl
Jung Pill Kim
Jong-Hoon Oh
Josef Schnell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102008048628A1 publication Critical patent/DE102008048628A1/de
Application granted granted Critical
Publication of DE102008048628B4 publication Critical patent/DE102008048628B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

System mit einem Mehrchipgehäuse (MCP) (102), das eine Mehrzahl von Chips (104), ein unteres Gehäusesubstrat (108) zum Bilden einer Schnittstelle mit einer gedruckten Schaltungsplatine (PCB) (306) und ein oberes Gehäusesubstrat (106) aufweist, das als eine Schnittstelle zwischen dem MCP (102) und einem Nachrüstgehäuse (108) dient; und einem Nachrüstgehäuse (108), das an dem oberen Gehäusesubstrat (106) des Mehrchipgehäuses (102) angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern, und eine Erfassungsschaltung (110) zum Erfassen des Vorhandenseins eines Nachrüstgehäuses (108), das an dem oberen Gehäusesubstrat (106) des Mehrchipgehäuses (102) angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern.

Description

  • Mehrchipgehäuse (MCPs; MCP = Multi-Chip Package) sind einzelne Halbleitergehäuse, hergestellt aus Kunststoff oder Keramik, die zwei oder mehr Chips bzw. Halbleiterchips umfassen, die intern mit Drahtbonden verbunden sind. MCPs ermöglichen, dass mehrere Vorrichtungen bzw. Bauelemente in ein einziges, kompakteres Gehäuse mit der gleichen Standfläche auf einer gedruckten Schaltungsplatine (PCB; PCB = Printed Circuit Board) wie eine Einzelchipvorrichtung integriert werden können. MCPs kontaktieren die PCB typischerweise mit Anschlussstiften, wie beispielsweise Lötmittelkugeln oder einer anderen Art von leitfähigen Elementen.
  • Die US 2006/0 220 209 A1 und die US 2004/0 145 039 A1 offenbaren jeweils System mit einem Mehrchipgehäuse und einem Nachrüstgehäuse, das an einem oberen Gehäusesubstrat des Mehrchipgehäuses angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern. Die US 6 734 539 B2 offenbart ein System, bei dem als Nachrüstgehäuse ein Logik/Controller Chip vorgesehen ist, der einzelne der Chips in einem Mehrchipgehäuse auswählt. Aus der US 2005/0 082 664 A1 Mehrchipgehäuse mit einer Erfassungsschaltung bekannt.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein System, ein Mehrchipgehäuse und ein Verfahren mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein System gemäß Anspruch 1, ein Mehrchipgehäuse gemäß Anspruch 8 und ein Verfahren gemäß Anspruch 14 gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen angeben.
  • Ein Ausführungsbeispiel sieht ein Mehrchipgehäuse und ein Nachrüstgehäuse vor, wobei das Nachrüstgehäuse an dem Mehrchipgehäuse angebracht ist. Das Mehrchipgehäuse umfasst im Allgemeinen eine Mehrzahl von Chips bzw. Halbleiterchips, ein oberes und ein unteres Substratgehäuse und eine Schaltungsanordnung, die das Vorhandensein einer Vorrichtung erfassen kann, die an dem oberen Gehäusesubstrat angebracht ist. Wenn das Nachrüstgehäuse einmal angebracht ist, kann das Nachrüstgehäuse das MCP automatisch benachrichtigen, dass eine Erweiterung, Hochrüstung oder Ersetzung einer Funktionalität wirksam ist, wobei so ermöglicht wird, dass das MCP das Nachrüstgehäuse aufnehmen kann.
  • Ein Ausführungsbeispiel sieht ein System vor, dass im Allgemeinen ein Mehrchipgehäuse (MCP) und ein Nachrüstgehäuse umfasst. Das MCP weist eine Mehrzahl von Chips, ein unteres Gehäusesubstrat zum Bilden einer Schnittstelle mit einer gedruckten Schaltungsplatine (PCB) und ein oberes Gehäusesubstrat auf, das als eine Schnittstelle zwischen dem MCP und einem Nachrüstgehäuse dient. Das Nachrüstgehäuse ist an dem oberen Gehäusesubstrat des Mehrchipgehäuses angebracht, um eine Funktionalität des Mehrchipgehäuses zu ändern.
  • Ein Ausführungsbeispiel sieht ein Mehrchipgehäuse (MCP) vor. Das MCP umfasst im Allgemeinen eine Mehrzahl von Chips, ein unteres Gehäusesubstrat zum Bilden einer Schnittstelle mit einer gedruckten Scheidungsplatine (PCB), ein oberes Gehäusesubstrat, das als eine Schnittstelle zwischen dem MCP und einem Nachrüstgehäuse dient, und eine Erfassungsschaltung zum Erfassen des Vorhandenseins eines Nachrüstgehäuses, das an dem oberen Gehäusesubstrat des Mehrchipgehäuses angebracht ist, um eine Funktionalität des Mehrchipgehäuses zu ändern.
  • Damit die oben angegebenen Merkmale der vorliegenden Erfindung im einzelnen ersichtlich werden können, kann eine speziellere Beschreibung der Erfindung, die oben kurz zusammengefasst ist, durch Bezugnahme auf Ausführungsbeispiele, von denen einige in den beigefügten Zeichnungen dargestellt sind, erhalten werden. Es ist jedoch zu beachten, dass die beigefügten Zeichnungen lediglich typische Ausführungsbeispiele dieser Erfindung darstellen und deshalb nicht als den Schutzbereich derselben einschränkend betrachtet werden sollen, da die Erfindung andere gleichermaßen wirksame Ausführungsbeispiele zulassen kann.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Ausführungsbeispiel eines Mehrchipgehäuses (MCP), das entworfen ist, um ein Nachrüstgehäuse anzunehmen, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 das MCP von 1 mit einem hinzugefügten Nachrüstgehäuse;
  • 3 ein Flussdiagramm exemplarischer Vorgänge zum Modifizieren eines Betriebs eines MCP über ein Nachrüstgehäuse gemäß Ausführungsbeispielen der vorliegenden Erfindung;
  • 4 und 5 ein Hochrüsten eines MCP über ein Nachrüstgehäuse; und
  • 6 und 7 ein Erweitern eines MCP über ein Nachrüstgehäuse.
  • Ausführungsbeispiele der Erfindung sehen im Allgemeinen Techniken vor, die ein Erweitern (z. B. neue Logik oder neuer Speicher), Hochrüsten (z. B. Erhöhen einer Speicherdichte) oder Reparieren (z. B. Ersetzen eines ausgefallenen Chips), eines Mehrchipgehäuses (MCP) durch ein Anbringen bzw. Anschließen eines Nachrüstgehäuses ermöglichen.
  • 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Mehrchipgehäuses 102 (MCP) darstellt, das eine Mehrzahl von Chips bzw. Halbleiterchips 104, ein oberes und ein unteres Gehäusesubstrat 106, 108 umfasst. Eine Erfassungsschaltungsanordnung 110 spricht auf das Vorhandensein einer Vorrichtung an, die an dem oberen Gehäusesubstrat 106 angebracht ist, und kann die MCP-Funktionalität ändern, wie es unten detaillierter beschrieben wird.
  • Jeder Chip 104 in dem MCP 102 kann eine von einer Vielfalt von Vorrichtungen unterschiedlicher Funktionsart sein, einschließlich Speichervorrichtungen und/oder Prozessoren. Jede Speichervorrichtung kann ein DRAM (Dynamic Random Access Memory = Dynamischer Direktzugriffsspeicher), FLASH oder irgendein anderer flüchtiger oder nichtflüchtiger Speicher sein. Zusätzlich müssen die Speichervorrichtungen nicht von der gleichen Art sein. Bei einem Ausführungsbeispiel kann ferner einer oder können mehrere der Chips 104 für eine zusätzliche oder erweiterte Funktionalität reserviert sein, die bei der Anbringung eines Nachrüstgehäuses an dem oberen Gehäusesubstrat 106 des MCP 102 genutzt werden kann. Bei einem weiteren Ausführungsbeispiel kann das Nachrüstgehäuse auch verwendet werden, um das MCP 102 hochzurüsten oder zu reparieren. Das Nachrüstgehäuse kann an das MCP 102 durch eine Vielfalt unterschiedlicher Verfahren angebracht werden, einschließlich Löten, Sockeln und dergleichen.
  • 2 stellt das MCP von 1 mit einem hinzugefügten Nachrüstgehäuse 108 dar, um die MCP-Funktionalität in gewisser Weise zu modifizieren. Eine Vielfalt unterschiedlicher Beispiele einer modifizierten Funktionalität (Erweiterung, Hochrüsten und Reparatur) wird in 3–5 unten erörtert.
  • Ungeachtet der Art einer Funktionsmodifikation kann die Modifikation über ein Erfassen-bei-Vorhandensein-Verfahren aktiviert werden, wie es in 2 dargestellt ist. Auf eine Anbringung des Nachrüstgehäuses 108 an dem MCP 102 hin kann das Nachrüstgehäuse 108 eine Leistung über einen Leistungsanschlussstift 302 (VDD-Anschlussstift) erfassen. Der VDD-Anschlussstift 302 ist durch einen Anschlussstift 304 getrieben, der über das untere Gehäusesubstrat 108 des MCP 102 mit einer PCB 306 verbunden ist. Leistung wird durch das MCP 102 geleitet und über das obere Gehäusesubstrat 106 des MCP 102 mit dem Nachrüstgehäuse 108 verbunden.
  • Wenn einmal eine Leistung erfasst ist, kann das Nachrüstgehäuse 108 automatisch ein Steuersignal 308 an das MCP 102 über das obere Gehäusesubstrat 106 senden, wobei angegeben wird, dass eine Erweiterung, Hochrüstung oder Ersetzung einer Funktionalität in Kraft ist. Die Erfassungsschaltungsanordnung 110, die an dem MCP 102 positioniert ist, kann auf das Steuersignal 308 ansprechen, das durch das Nachrüstgehäuse 108 getrieben ist, wobei ermöglicht wird, dass das MCP 102 das Nachrüstgehäuse 108 aufnehmen kann. Bei einem Ausführungsbeispiel kann die Erfassungsschaltungsanordnung 110 alternativ auf ein Steuersignal ansprechen, das durch einen Anschlussstift getrieben ist, der mit dem unteren Gehäusesubstrat 108 des MCP 102 verbunden ist, ähnlich dem oben mit Bezug auf den VDD-Anschlussstift 302 beschriebenen Verfahren.
  • Abhängig von dem speziellen Ausführungsbeispiel kann das Nachrüstgehäuse einfach eine Angabe liefern, um eine Funktionalität des MCP zu ändern (z. B. Erzeugen von Signalen, wenn vorhanden). Alternativ oder zusätzlich kann das Nachrüstgehäuse auch eine Vielfalt unterschiedlicher Arten von Vorrichtungen umfassen, um eine Funktionalität des MCP zu ändern (oder zu verbessern). Beispielsweise kann die Nachrüstvorrichtung eine Speicherkapazität des MCP dadurch erhöhen, dass eine Speichervorrichtung eingeschlossen wird, die die gleiche wie die Speichervorrichtungen des MCP oder unterschiedlich zu denselben ist. Falls beispielsweise das MCP einen DRAM-Chip aufweist, kann die Nachrüstvorrichtung die Speicherkapazität (innerhalb der gleichen Standfläche) mit einem oder mehreren DRAM-Chips erweitern. Als ein weiteres Beispiel kann das Nachrüstgehäuse eine unterschiedliche Art eines Speichers hinzufügen, wobei beispielsweise eine nichtflüchtige Speicherung bereitgestellt wird, um eine flüchtige Speicherung des MCP zu ergänzen.
  • 3 zeigt, wie eine MCP-Funktionalität auf eine Vielfalt unterschiedlicher Arten modifiziert werden kann, wenn ein Nachrüstgehäuse an einem MCP angebracht ist. Die Vorgänge können über Erfassen-bei-Vorhandensein aktiviert werden, wie es oben mit Bezug auf 2 erörtert wurde.
  • Ein Vorgang ermöglicht, dass ein Nachrüstgehäuse verwendet wird, um eine Funktionalität des MCP zu erweitern (202). Ein Beispiel kann ein Hinzufügen und Unterstützen (204) einer neuen Art eines Speichers sein, der vorhergehend nicht dem MCP zugeordnet war. Bei einem Ausführungsbeispiel kann das MCP beispielsweise eine Mehrzahl von DRAM und einen reservierten Chip mit einer Schnittstelle zu einer anderen Speicherart aufweisen. Der reservierte Chip kann unbenutzt bleiben, bis ein Nachrüstgehäuse, das einen Speicher umfasst, der mit der Speicherschnittstelle an dem reservierten Chip kompatibel ist, an dem MCP angebracht wird.
  • Wenn das Nachrüstgehäuse einmal angebracht ist, kann der Speicher, der an dem Nachrüstgehäuse positioniert ist, durch Aktivieren des reservierten Chips in dem MCP genutzt werden, der die Speicherschnittstelle umfasst (206). Nachdem das Nachrüstgehäuse angebracht ist und die Schnittstelle aktiviert ist, kann dann eine Steuerung, die mit dem MCP kommuniziert, über die hinzugefügte Funktionalität benachrichtigt werden (208). Bei einem Ausführungsbeispiel kann die Steuerung durch Ändern von Jumper-Einstellungen an einer gedruckten Schaltungsplatine benachrichtigt werden (210). Bei einem anderen Ausführungsbeispiel kann die Steuerung über ein Statussignal, das durch den MCP gesendet wird, benachrichtigt werden (212).
  • Ein anderer Vorgang ermöglicht, dass das Nachrüstgehäuse verwendet wird, um die Funktionalität in dem MCP hochzurüsten (214). Ein Beispiel kann ein Hinzufügen von mehr Dichte zu dem bereits bestehenden Speicher, der in dem MCP positioniert ist, sein (216). Falls beispielsweise das MCP eine Mehrzahl von DRAM umfasst, kann ein zusätzlicher DRAM über das Nachrüstgehäuse hinzugefügt werden. Auf den zusätzlichen DRAM an dem Nachrüstgehäuse kann über zusätzliche Adress- und Chipauswahlanschlussstifte zugegriffen werden, die über das obere Gehäusesubstrat zwischen das MCP und das Nachrüstgehäuse geschaltet sind. Ein möglicher Nebeneffekt eines Hinzufügens des zusätzlichen Gehäuses kann jedoch in einer stärkeren Buslast liegen. Deshalb muss eventuell die Treiberstärke zu dem MCP und dem Nachrüstgehäuse erhöht werden (218).
  • Noch ein anderer Vorgang ermöglicht, dass das Nachrüstgehäuse verwendet wird, um eine Funktionalität an dem MCP zu ersetzen/reparieren (220). Beispielsweise kann das Nachrüstgehäuse eine redundante Logik umfassen, die für einige oder alle der Logik an dem MCP identisch ist (222), oder kann verwendet werden, um eine redundante Logik zu aktivieren, die an dem MCP positioniert ist. In dem Fall, dass das MCP oder einer oder mehrere Chips an dem MCP nicht mehr funktionsfähig sind, kann deshalb die redundante Logik an dem Nachrüstgehäuse an dem MCP angebracht werden und kann als ein Ersatz verwendet werden (oder die Nachrüstlogik kann eine redundante Logik in dem MCP aktivieren).
  • Bei einem Ausführungsbeispiel kann diese Funktionalität durch ein einfaches Abtrennen der Leistung zu dem gesamten MCP (224) oder zu einem oder mehreren Chips in dem MCP, abhängig von dem Ausfallpegel, erreicht werden. Bei einem anderen Ausführungsbeispiel kann alternativ das MCP in einen Tiefabschaltmodus (deep power down mode) versetzt werden 226, bei dem eine Auswahlschaltungsanordnung innerhalb des MCP deaktiviert ist, wobei so ein Leistungsverbrauch minimiert wird, doch immer noch eine Erholung des MCP ermöglicht ist, falls nötig.
  • Andere Vorgänge (228) können einfach ein Sperren einer ausgefallenen Logik über eine Anbringung eines Nachrüstgehäuses (230) umfassen, beispielsweise ohne dieselbe mit einer redundanten Logik zu ersetzen. Andere Vorgänge können auch verschiedene andere Aspekte des MCP umfassen, wie beispielsweise ein Neuabbilden von Speichersegmenten auf einen unterschiedlichen Adressraum oder ein Verändern einer oder mehrerer Arten von Betriebsparametern.
  • 4 und 5 stellen ein Hochrüsten der Funktionalität eines MCP über das Nachrüstgehäuse dar. Genauer gesagt stellt 4A ein MCP 102 dar, das eine Mehrzahl von DRAM 104 und ein oberes und ein unteres Gehäusesubstrat 106, 108 verwendet. Ohne ein an dem MCP 102 angebrachtes Nachrüstgehäuse ist die Menge an DRAM, auf den durch eine Steuerung zugegriffen werden kann, auf die Menge des DRAM 104 begrenzt, der an dem MCP 102 positioniert ist. Wie es jedoch in 5 dargestellt ist, kann ein Nachrüstgehäuse 108, das mehr DRAM umfasst, über das obere Gehäusesubstrat 106 mit dem MOP 102 verbunden werden, wobei so ermöglicht wird, dass eine Steuerung auf mehr DRAM zugreifen kann. Wie zuvor dargelegt, kann auf den zusätzlichen DRAM an dem Nachrüstgehäuse über zusätzliche Adress- und Chipauswahlanschlussstifte zugegriffen werden, die über das obere Gehäusesubstrat zwischen das MOP und das Nachrüstgehäuse geschaltet sind.
  • 6 und 7 stellen ein Erweitern der Funktionalität eines MOP 102 dar, wenn ein Nachrüstgehäuse angebracht ist. Genauer gesagt stellt 6 ein MCP 102 dar, das eine Mehrzahl von DRAM 104, ein oberes und ein unteres Gehäusesubstrat 106, 108 und einen reservierten Chip 112 verwendet, der eine FLASH-Schnittstelle umfasst. Ohne ein an dem MOP 102 angebrachtes Nachrüstgehäuse bleibt der reservierte Chip 112 inaktiv.
  • Wie es jedoch in 7 dargestellt ist, wird auf eine Anbringung eines Nachrüstgehäuses 108, das einen FLASH-Speicher umfasst, der reservierte Chip 112 in dem MOP 102 aktiviert und ist bereit, mit dem Nachrüstgehäuse 108 zu kommunizieren. Bei einem anderen Ausführungsbeispiel kann das MOP die Mehrzahl von DRAM und den FLASH-Speicher umfassen, wobei der FLASH-Speicher an dem reservierten Chip positioniert ist und auf eine Anbringung des Nachrüstgehäuses hin aktiviert wird und adressierbar ist.

Claims (20)

  1. System mit einem Mehrchipgehäuse (MCP) (102), das eine Mehrzahl von Chips (104), ein unteres Gehäusesubstrat (108) zum Bilden einer Schnittstelle mit einer gedruckten Schaltungsplatine (PCB) (306) und ein oberes Gehäusesubstrat (106) aufweist, das als eine Schnittstelle zwischen dem MCP (102) und einem Nachrüstgehäuse (108) dient; und einem Nachrüstgehäuse (108), das an dem oberen Gehäusesubstrat (106) des Mehrchipgehäuses (102) angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern, und eine Erfassungsschaltung (110) zum Erfassen des Vorhandenseins eines Nachrüstgehäuses (108), das an dem oberen Gehäusesubstrat (106) des Mehrchipgehäuses (102) angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern.
  2. System gemäß Anspruch 1, bei dem das Mehrchipgehäuse (102) einen Chip umfasst, der für eine neue Funktionalität reserviert ist und auf eine Anbringung des Nachrüstgehäuses (108) hin aktiviert wird.
  3. System gemäß Anspruch 1 oder 2, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) eine Mehrzahl von Dynamisch-Direktzugriffsspeicher-Vorrichtungen (DRAM-Vorrichtungen) aufweist.
  4. System gemäß Anspruch 3, bei dem das Nachrüstgehäuse (108) zumindest eine DRAM-Speichervorrichtung aufweist, derart, dass die Kombination des Nachrüstgehäuses (108) und des MCP (102) eine größere Speicherkapazität als das MCP (102) allein aufweist.
  5. System gemäß einem der Ansprüche 1 bis 4, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) zumindest eine nichtflüchtige Speichervorrichtung aufweist.
  6. System gemäß einem der Ansprüche 1 bis 5, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) zumindest eine flüchtige Speichervorrichtung und zumindest eine nichtflüchtige Speichervorrichtung aufweist.
  7. System gemäß einem der Ansprüche 1 bis 6, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) zumindest einen Prozessor und zumindest eine Speichervorrichtung aufweist.
  8. Mehrchipgehäuse (MCP) (102), das folgende Merkmale aufweist: eine Mehrzahl von Chips (104); ein unteres Gehäusesubstrat (108) zum Bilden einer Schnittstelle mit einer gedruckten Schaltungsplatine (PCB) (306); ein oberes Gehäusesubstrat (106), das als eine Schnittstelle zwischen dem MCP (102) und einem Nachrüstgehäuse (108) dient; und eine Erfassungsschaltung (110) zum Erfassen des Vorhandenseins eines Nachrüstgehäuses (108), das an dem oberen Gehäusesubstrat (106) des Mehrchipgehäuses (102) angebracht ist, um eine Funktionalität des Mehrchipgehäuses (102) zu ändern.
  9. MCP (102) gemäß Anspruch 8, bei dem die Mehrzahl von Chips (104) zumindest einen Chip aufweist, der für eine neue Funktionalität reserviert ist und auf eine Anbringung des Nachrüstgehäuses (108) hin aktiviert wird.
  10. MCP (102) gemäß Anspruch 9, bei dem der Chip, der für eine neue Funktionalität reserviert ist, eine Speicherschnittstelle aufweist.
  11. MCP (102) gemäß Anspruch 10, bei dem: die Mehrzahl von Chips (104) des MCP (102) eine Mehrzahl von Dynamisch-Direktzugriff-Speichervorrichtungen (DRAM-Vorrichtungen) aufweist; und die Speicherschnittstelle eine Speicherschnittstelle für eine nichtflüchtige Speichervorrichtung in dem Nachrüstgehäuse (108) aufweist.
  12. MCP (102) gemäß einem der Ansprüche 8 bis 11, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) zumindest eine flüchtige Speichervorrichtung und zumindest eine nichtflüchtige Speichervorrichtung aufweist.
  13. MCP (102) gemäß einem der Ansprüche 8 bis 12, bei dem die Mehrzahl von Chips (104) des Mehrchipgehäuses (102) zumindest einen Prozessor und zumindest eine Speichervorrichtung aufweist.
  14. Verfahren, das folgende Schritte aufweist: Erfassen der Anbringung eines Nachrüstgehäuses (108) an einem oberen Gehäusesubstrat (106) eines Mehrchipgehäuses (MCP) (102); und Ändern einer Funktionalität des MCP (102) ansprechend auf das Erfassen der Anbringung des Nachrüstgehäuses (108).
  15. Verfahren gemäß Anspruch 14, bei dem das Ändern der Funktionalität des MCP (102) ein Deaktivieren eines oder mehrerer Chips des MCP (102) aufweist.
  16. Verfahren gemäß Anspruch 15, bei dem das Ändern der Funktionalität des MCP (102) ferner ein Deaktivieren einer Funktionalität einer Vorrichtung an dem Nachrüstgehäuse (108) aufweist, um die Funktionalität des einen oder der mehreren Chips des MCP (102) zu sperren.
  17. Verfahren gemäß Anspruch 16, bei dem zum Sperren des einen oder der mehreren Chips der eine oder die mehreren Chips in einen Tiefabschaltungsmoduszustand versetzt werden.
  18. Verfahren gemäß einem der Ansprüche 14 bis 17, das ferner folgenden Schritt aufweist: Kommunizieren mit einer Steuerung, um darüber zu informieren, dass eine neue Funktionalität verfügbar ist.
  19. Verfahren gemäß Anspruch 18, bei dem das Kommunizieren mit der Steuerung durch ein Verändern von Jumper-Einstellungen an einer PCB (306) erzielt wird.
  20. Verfahren gemäß Anspruch 18, bei dem das Kommunizieren mit der Steuerung durch ein Aktivieren eines Statussignals von dem Nachrüstgehäuse (108) an die Steuerung erzielt wird.
DE102008048628.0A 2007-09-25 2008-09-24 Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses Expired - Fee Related DE102008048628B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/860,985 2007-09-25
US11/860,985 US7944047B2 (en) 2007-09-25 2007-09-25 Method and structure of expanding, upgrading, or fixing multi-chip package

Publications (2)

Publication Number Publication Date
DE102008048628A1 DE102008048628A1 (de) 2009-04-16
DE102008048628B4 true DE102008048628B4 (de) 2015-07-09

Family

ID=40435694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008048628.0A Expired - Fee Related DE102008048628B4 (de) 2007-09-25 2008-09-24 Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses

Country Status (3)

Country Link
US (1) US7944047B2 (de)
CN (1) CN101399257A (de)
DE (1) DE102008048628B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8869007B2 (en) 2012-06-14 2014-10-21 International Business Machines Corporation Three dimensional (3D) memory device sparing
US8874979B2 (en) 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
EP3000125A4 (de) 2013-05-22 2017-02-08 Transient Electronics, Inc. Kontrollierte umwandlung von nicht-transienter elektronik
CN111741601B (zh) * 2020-07-09 2021-07-30 复旦大学 一种通用的可配置的有源基板电路结构
US20220076816A1 (en) * 2020-09-04 2022-03-10 Micron Technology, Inc. Wearable monitor with memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US20040145039A1 (en) * 2003-01-23 2004-07-29 St Assembly Test Services Ltd. Stacked semiconductor packages and method for the fabrication thereof
US20050082664A1 (en) * 2003-10-16 2005-04-21 Elpida Memory, Inc. Stacked semiconductor device and semiconductor chip control method
US20060220209A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539497B2 (en) * 1987-06-02 2003-03-25 Texas Instruments Incorporated IC with selectively applied functional and test clocks
US5535331A (en) * 1987-09-04 1996-07-09 Texas Instruments Incorporated Processor condition sensing circuits, systems and methods
US6547364B2 (en) * 1997-07-12 2003-04-15 Silverbrook Research Pty Ltd Printing cartridge with an integrated circuit device
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
JP2003006041A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
US11275405B2 (en) * 2005-03-04 2022-03-15 Apple Inc. Multi-functional hand-held device
US7423458B2 (en) * 2006-03-08 2008-09-09 Analog Devices, Inc. Multiple sampling sample and hold architectures
US8050657B2 (en) * 2006-03-28 2011-11-01 Texas Instruments Incorporated Tamper resistant circuitry and portable electronic devices
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US20040145039A1 (en) * 2003-01-23 2004-07-29 St Assembly Test Services Ltd. Stacked semiconductor packages and method for the fabrication thereof
US20050082664A1 (en) * 2003-10-16 2005-04-21 Elpida Memory, Inc. Stacked semiconductor device and semiconductor chip control method
US20060220209A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides

Also Published As

Publication number Publication date
DE102008048628A1 (de) 2009-04-16
CN101399257A (zh) 2009-04-01
US7944047B2 (en) 2011-05-17
US20090079055A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE102008048628B4 (de) Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses
DE3047186C2 (de) Halbleiterplättchen mit redundanten Elementen
DE102008015990B4 (de) Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem
DE69233297T2 (de) Packung für elektronische Schaltung
DE102006008877A1 (de) Halbleiterspeicherbauelement und Herstellungsverfahren
DE10330593B4 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE10321913A1 (de) System-in-package-Halbleitervorrichtung
DE19645745B4 (de) Dynamischer Schreib-/Lesespeicher
DE112012005617T5 (de) Speicherung von Daten in Speichermodulpuffern
DE102015111191B4 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält; Verfahren zur Herstellung derselben
DE102007021307A1 (de) Speichermodul und Verfahren zur Herstellung und zur Verwendung
DE102005015595A1 (de) Mehrchipgehäuse mit Taktfrequenzeinstellung
DE102006036541A1 (de) Unterschiedliche Chipleistungsfähigkeit innerhalb eines Mehrchipgehäuses
DE102008048845A1 (de) Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE19819570C2 (de) Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
DE102006053387A1 (de) Speichervorrichtung, die Testergebnisse an mehrere Ausgangsanschlussflächen liefert
DE102008016904A1 (de) Konfigurierbarer Speicherdatenpfad
DE112005003671B4 (de) Baugruppe mit einem Mikroprozessor und einem Cache der Ebene L4 und Verfahren zur Herstellung der Baugruppe und System aufweisend die Baugruppe
EP0898283A2 (de) Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
DE102008050057B4 (de) Speicherbaustein mit mehreren Speicherchips
DE102007007566B4 (de) Halbleiter-Bauelement-System, Speichermodul und Verfahren zum Betreiben eines Halbleiter-Bauelement-Systems
DE19513287A1 (de) Halbleiterspeichereinrichtung mit verbesserter Redundanzschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025065000

Ipc: H01L0025100000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025065000

Ipc: H01L0025100000

Effective date: 20150323

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee