-
Die
vorliegende Erfindung betrifft eine integrierte Schaltung und ein
Verfahren zum Betrieb einer integrierten Schaltung.
-
Mit
fortschreitender Entwicklung auf dem Gebiet von integrierten Schaltungen
steigt die Betriebsfrequenz, mit der eine integrierte Schaltung
betrieben wird, im allgemeinen ständig an. Mit immer höher werdenden
Betriebsfrequenzen von integrierten Schaltungen wird es meist immer
schwieriger, diese integrierten Schaltungen auf ihre Funktionsfähigkeit
hin zu testen. Dabei ist es für
den Erhalt eines weitgehend aussagekräftigen Testergebnisses wichtig,
daß die
integrierte Schaltung auch bei ihrer Betriebsfrequenz, die sie im
Normalbetrieb aufweist, getestet wird.
-
Erfahrungsgemäß ist es
im allgemeinen ein bedeutendes Problem, zum Test von integrierten Schaltungen
mit einer hohen Betriebsfrequenz entsprechende Testgeräte bereitzustellen,
die Eingangstaktsignale einer zu testenden integrierten Schaltung
mit einer Frequenz zur Verfügung
stellen können,
die der Betriebsfrequenz der integrierten Schaltung im Normalbetrieb
entspricht. Weiterhin sollen die Eingangstaktsignale eine genügend hohe
Genauigkeit aufweisen.
-
Der
vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte
Schaltung bereitzustellen, mit der es insbesondere in einem Testbetrieb
ermöglicht
ist, die Schaltung in einem vollen Frequenzbereich zu betreiben
unter Bereitstellung eines Steuertakts zur Einspeisung in die integrierte
Schaltung, wobei der Steuertakt eine niedrigere Frequenz als die maximale
Frequenz des Frequenzbereichs aufweist.
-
Weiterhin
ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betrieb
einer derartigen integrierten Schaltung zur Verfügung zu stellen.
-
Die
Aufgabe betreffend die integrierte Schaltung wird gelöst durch
eine integrierte Schaltung gemäß Patentanspruch
1. Die Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren gemäß Patentanspruch
8.
-
Die
erfindungsgemäße integrierte
Schaltung, die einen Anschluß für einen
von extern anlegbaren Steuertakt aufweist, weist weiterhin eine
Verarbeitungsschaltung mit einem ersten und zweiten Eingang auf.
Diese sind mit dem Anschluß für den Steuertakt
verbunden zum Empfang wenigstens eines ersten und zweiten Taktsignals,
die jeweils aus dem Steuertakt abgeleitet und zueinander phasenverschoben
sind. Ein Ausgang der Verarbeitungsschaltung dient zur Ausgabe eines
aus dem ersten und zweiten Taktsignal generierten dritten Taktsignals. Dieses
dient zur Steuerung des Betriebs der Schaltung und weist eine gegenüber der
Frequenz des Steuertakts höhere
Frequenz auf.
-
Die
Erfindung schafft für
sogenannte High-Performance Bausteine, deren Betriebsfrequenz im
Normalbetrieb über
einer maximalen Frequenz eines für
einen Testbetrieb verwendeten Testgeräts liegt, eine Möglichkeit,
daß solche
Bausteine in ihrem vollen Frequenzbereich getestet werden können. Im
allgemeinen sind Testgeräte
mit einem hohen Frequenzbereich sehr teuer und weisen oft eine lange
Lieferzeit auf, die einen entscheidenden Verzögerungsfaktor beim Vermarkten
eines neuen Produktes darstellen kann. Die Erfindung schafft somit
eine Möglichkeit,
für den
Test eines neuentwickelten High-Performance
Bausteins ohne die Anschaffung eines neuen Testgeräts auszukommen
und damit Kosten zu sparen. Außerdem
besteht die Möglichkeit,
daß das
Produkt früher
auf den Markt kommen kann.
-
Die
Erfindung ist prinzipiell für
alle integrierten Schaltungen anwendbar, die einen Anschluß zur Einspeisung
eines externen Steuertakts zur Steuerung eines Betriebs der integrierten
Schaltung aufweisen. Bevorzugt kann die Erfindung in sämtlichen DRAM-Speicherschaltungen,
insbesondere mit differentiellen Steuertakt-Eingängen verwendet werden. Vorzugsweise
werden das erste und zweite Taktsignal zur Einspeisung in die Verarbeitungsschaltung aus
jeweils einem Taktsignal an differentiellen Steuertakt-Eingängen generiert.
Es ist jedoch prinzipiell auch möglich,
das erste und/oder zweite Taktsignal unter Zwischenschaltung entsprechender
Umformerschaltungen aus nur einem Taktsignal eines Steuertakts zu
erzeugen.
-
Zum
Betrieb der integrierten Schaltung wird in einem ersten Betrieb,
einem Normalbetrieb der integrierten Schaltung, an den Anschluß für den Steuertakt
ein erster Steuertakt mit einer ersten Frequenz angelegt und die
integrierte Schaltung vom ersten Steuertakt gesteuert. In einem
zweiten Betrieb, einem Testbetrieb der integrierten Schaltung, wird
an den Anschluß für den Steuertakt
ein zweiter Steuertakt mit einer zweiten Frequenz angelegt, die
gegenüber
der ersten Frequenz des ersten Steuertakts im Normalbetrieb reduziert
ist. Im zweiten Betrieb wird die integrierte Schaltung von dem durch
die Verarbeitungsschaltung erzeugten dritten Taktsignal gesteuert.
Da die Frequenz des dritten Taktsignals gegenüber der Frequenz des zweiten
Steuertakts erhöht
ist, kann trotz Einspeisung eines Steuertakts durch das Testgerät mit niedrigerer
Frequenz die Schaltung in ihrem vollen Frequenzbereich betrieben
werden.
-
Die
Verarbeitungsschaltung ist im Normalbetrieb der integrierten Schaltung
deaktiviert. Im Normalbetrieb wird die integrierte Schaltung vom
Steuertakt gesteuert.
-
Im
Testbetrieb ist die Verarbeitungsschaltung aktiviert, wobei in dieser
Betriebsart die Schaltung vom dritten Taktsignal gesteuert ist.
-
In
einer Weiterbildung der Erfindung weist die Verarbeitungsschaltung
eine Verknüpfungsschaltung
zur logischen Verknüpfung
des ersten und zweiten Taktsignals auf.
-
In
einer Ausführungsform
der erfindungsgemäßen integrierten
Schaltung empfängt
der Anschluß für den Steuertakt
im ersten Betrieb der Schaltung einen differentiellen Steuertakt.
In einem zweiten Betrieb der Schaltung empfängt der Anschluß für den Steuertakt
einen Steuertakt mit zwei zueinander nicht invertierten Steuertaktsignalen
zur Einspeisung am ersten und zweiten Eingang der Verarbeitungsschaltung.
Insbesondere empfangen der erste und zweite Eingang der Verarbeitungsschaltung
in diesem Betrieb jeweils Taktsignale, die zueinander um etwa 90° oder um
etwa ein Viertel einer Zykluszeit des Steuertakts phasenverschoben
sind.
-
Weitere
vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
-
Die
Erfindung wird im folgenden anhand der in der Zeichnung dargestellten
Figuren näher
erläutert.
Es zeigen:
-
1 ein Signaldiagramm eines
Taktsignals mit zugehöriger
Setup-Zeit und Hold-Zeit,
-
2 ein Signaldiagramm eines
differentiellen Steuertakts in einem Normalbetrieb einer integrierten
Schaltung,
-
3 ein Signaldiagramm eines
zweiten Steuertakts in einem Testbetrieb einer integrierten Schaltung,
-
4 eine Ausführungsform
einer erfindungsgemäßen integrierten
Schaltung,
-
5 ein zur Schaltung gemäß 4 zugehöriges Signaldiagramm.
-
In 1 ist zur näheren Erklärung der
Erfindung ein Signaldiagramm gezeigt, das ein Verhältnis eines
Taktsignals Clock zu Adressen beziehungsweise Kommandos illustriert,
die in eine integrierte Schaltung eingelesen oder aus der Schaltung
ausgelesen werden. Das Taktsignal Clock weist im Unterschied zu
Adreß-
oder Kommandosignalen, die üblicherweise
nur mit der steigenden Taktflanke ausgewertet werden, zwei kritische
Flanken pro Zyklus auf. Unter kritischer Flanke ist hier ein Signalübergang von "low" nach "high" oder umgekehrt zu
verstehen, der hinsichtlich seines Zeitpunktes einer gewissen Genauigkeit
unterworfen ist. Im Unterschied zu den Taktflanken ist für die Adreß- und Kommandosignale der
Schaltung im allgemeinen nur wichtig, daß sie in einem Bereich um die
steigende Taktflanke herum (sogenannte Setup-Zeit und Hold-Zeit) den richtigen Wert
annehmen. Bei hochfrequenten Schaltungen, insbesondere Speicherchips
des sogenannten DDR, DDR2 beziehungsweise ADT-Standards, liegt das Taktsignal üblicherweise
in differentieller Form vor. Bislang ist es im allgemeinen nur auf
wenigen sehr teuren Testgeräten
möglich,
ein hochfrequentes Taktsignal mit ausreichender Flankengenauigkeit
bereitzustellen.
-
In 2 ist ein Signaldiagramm
eines differentiellen Steuertakts CLK1 mit zwei zueinander invertierten
Taktsignalen CLK und CLK# gezeigt. Ein derartiger Steuertakt wird
beispielsweise in einem Normalbetrieb einer integrierten Schaltung
mit differentiellem Takteingang eingespeist. Ein typischer Frequenzwert
für ein
derartiges differentielles Taktsignal liegt insbesondere für High-Performance DRAMs
wie etwa einem 128M SGRAM in einem Bereich von 300 MHz bis zu 500
MHz. Bei üblichen Testgeräten ist
es im allgemeinen problematisch, einen Steuertakt in einem derartigen
Frequenzbereich mit einer genügenden
Flankengenauigkeit zu liefern. Ein typischer maximaler Frequenzwert
für übliche Testgeräte liegt
bei etwa 200 MHz. Bisher war es im allgemeinen notwendig, beim Übergang
zu einem höheren
Frequenzbereich entweder ein neues Testgerät anzuschaffen, was eine hohe
Neuinvestition mit sich bringt, oder es wurde darauf verzichtet,
die zu testende Schaltung bei einer Frequenz zu testen, die ihrer
maximalen Betriebsfrequenz entspricht. Dies kann zu unerkannten
Qualitätsproblemen
führen.
-
In 3 ist ein Signaldiagramm
eines Steuertakts dargestellt, wie er erfindungsgemäß insbesondere
in einem Testbetrieb einer integrierten Schaltung in diese eingespeist
wird. Dazu wird von einem Testgerät ein Steuertakt CLK2 mit zwei
Taktsignalen CLK und CLK# bereitgestellt, wobei die beiden Taktsignale
im Gegensatz zu einem Normalbetrieb der integrierten Schaltung nicht
zueinander invertiert sind, sondern zueinander um etwa 90 Grad oder
um etwa ein Viertel der Zykluszeit des Steuertakts phasenverschoben
sind. Dabei weisen die vom Testgerät bereitgestellten Taktsignale
des Steuertakts CLK2 eine Frequenz auf, die vom Testgerät gerade
noch erzeugt werden kann, so daß die
Taktsignale eine ausreichende Flankengenauigkeit aufweisen. Die
Taktsignale des Steuertakts CLK1 aus 2 weisen
beispielsweise eine Frequenz von 300 bis 500 MHz, die Taktsignale
des Steuertakts CLK2 beispielsweise eine Frequenz von 200 MHz auf.
Die beiden Taktsignale des Steuertakts CLK2 gemäß 3, die relativ niederfrequent sind, können vom
Testgerät mit
ausreichender Genauigkeit generiert und in die integrierte Schaltung
eingespeist werden. Die Signale werden anschließend in der integrierten Schaltung weiterverarbeitet.
-
In 4 ist eine Ausführungsform
einer erfindungsgemäßen integrierten
Schaltung dargestellt. An einem Anschluß 14 einer differentiellen
Empfängerschaltung 4 liegen
von extern eingespeiste Taktsignale CLK und CLK# an. Ein erster
Eingang 11 und zweiter Eingang 12 einer Verarbeitungsschaltung 1 sind über jeweilige
Empfängerschaltungen 2 und 3 mit
dem Anschluß 14 verbunden.
An den Eingängen 11 und 12 empfängt die
Verarbeitungsschaltung 1 jeweils ein Taktsignal CLK und
CLK90, die jeweils aus den Taktsignalen CLK, CLK# des eingespeisten Steuertakts
abgeleitet sind. Die Signale CLK und CLK90 sind zueinander um etwa
90° phasenverschoben.
Die Verarbeitungsschaltung 1 generiert an einem Ausgang 13 ein
weiteres Taktsignal CLK3, das gegenüber den Taktsignalen CLK, CLK#
des eingespeisten Steuertakts eine höhere Frequenz aufweist. Die
Verarbeitungsschaltung 1 enthält im vorliegenden Ausführungsbeispiel
eine logische Verknüpfungsschaltung,
die als XOR- oder
XNOR-Gatter (Exklusiv-Oder-Gatter) ausgeführt ist.
-
Wie
weiter in 4 dargestellt,
ist eine Multiplex-Schaltung 5 mit
dem Ausgang 13 der Verarbeitungsschaltung 1 verbunden.
Weiterhin ist ein Eingang der Multiplex-Schaltung 5 mit
dem Ausgang der differentiellen Empfängerschaltung 4 verbunden,
die an ihrem Ausgang ein einfaches Taktsignal zur Verfügung stellt.
Die Multiplex-Schaltung 5 ist von einem Betriebsartensignal
TM steuerbar. Durch das Betriebsartensignal TM wird die Verarbeitungsschaltung 1 im
Normalbetrieb deaktiviert, das heißt, an der Multiplex-Schaltung 5 ist
das von der differentiellen Empfängerschaltung 4 erzeugte
Taktsignal zur Steuerung des Betriebs der integrierten Schaltung
freigeschaltet. Die integrierte Schaltung befindet sich demnach im
Normalbetrieb, wobei an den Anschluß 14 ein Steuertakt
CLK1 mit den Taktsignalen CLK und CLK# gemäß 2 angelegt wird, die die normale Betriebsfrequenz
der Schaltung, beispielsweise 300 bis 500 MHz, aufweisen. Die differentielle
Empfängerschaltung 4 erzeugt
aus den differentiellen Taktsignalen ein einfaches Taktsignal, das
als Taktsignal CLKint den Betrieb der Schaltung steuert.
-
In
einem Testbetrieb der Schaltung gemäß 4 ist die Verarbeitungsschaltung 1,
gesteuert durch das Betriebsartensignal TM, aktiviert. Das heißt, der
Ausgang 13 der Verarbeitungsschaltung 1 ist an
der Multiplex-Schaltung 5 freigeschaltet. An dem Anschluß 14 werden
Taktsignale CLK, CLK# des Steuertakts CLK2 gemäß 3 von einem Testgerät angelegt. An den Ausgängen der
Empfängerschaltungen 2 und 3 entstehen
die Taktsignale CLK, CLK90 gemäß 5.
-
Die
Taktsignale CLK und CLK90 werden dem XOR-Gatter in der Verarbeitungsschaltung 1 als
Eingangssignale zugeführt.
Am Ausgang der Verarbeitungsschaltung 1 wird ein Taktsignal
CLK3 mit einer gegenüber
den Taktsignalen CLK und CLK90 höheren
Frequenz erzeugt. Dieser Zusammenhang ist im Signaldiagramm nach 5 gezeigt. Die darin eingezeichnete
Zeit d entspricht etwa einem Viertel der Zykluszeit der Taktsignale
CLK, CLK90. Das resultierende Taktsignal CLK3 mit doppelter Frequenz
gegenüber
den Taktsignalen CLK, CLK90 wird als Taktsignal CLKint ins Innere
der Schaltung getrieben.
-
In
einer Weiterentwicklung der Erfindung werden durch das Betriebsartensignal
TM die jeweils gerade für
den augenblicklichen Betrieb nicht benötigten Empfängerschaltungen (Empfängerschaltungen 2 und 3 im
Normalbetrieb, Empfängerschaltung 4 im
Testbetrieb) von einer Stromversorgung abgeschaltet, um somit den
Stromverbrauch des Gesamtsystems zu reduzieren.
-
In
einem weiteren Ausführungsbeispiel
der Erfindung kann auf die beiden Empfängerschaltungen 2 und 3 verzichtet
werden und damit Chipfläche eingespart
werden. Es muß dabei
jedoch sichergestellt sein, daß ein
angeschlossenes Testgerät
die phasenverschobenen Taktsignale CLK, CLK# mit dem vollen internen
Spannungshub anliefert und dabei noch genügend steile Flanken garantiert.
Dies ist erforderlich, um am Ausgang der Verarbeitungsschaltung 1 ein
ordnungsgemäßes Taktsignal
CLK3 zu generieren.
-
- 1
- Verarbeitungsschaltung
- 2,
3
- Empfängerschaltung
- 4
- differentielle
Empfängerschaltung
- 5
- Multiplex-Schaltung
- 11,
12
- Eingang
- 13
- Ausgang
- 14
- Anschluß
- CLK,
CLK#, CLK90
- Taktsignal
- CLK1,
CLK2
- Steuertakt
- CLK3
- Taktsignal
- CLKint
- Taktsignal
- TM
- Betriebsartensignal
- d
- Zeit
- Clock
- Taktsignal