DE102009018773A1 - Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium - Google Patents

Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium Download PDF

Info

Publication number
DE102009018773A1
DE102009018773A1 DE102009018773A DE102009018773A DE102009018773A1 DE 102009018773 A1 DE102009018773 A1 DE 102009018773A1 DE 102009018773 A DE102009018773 A DE 102009018773A DE 102009018773 A DE102009018773 A DE 102009018773A DE 102009018773 A1 DE102009018773 A1 DE 102009018773A1
Authority
DE
Germany
Prior art keywords
semiconductor
etching
semiconductor substrate
porous layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009018773A
Other languages
German (de)
Inventor
Barbara Terheiden
Enrique Garralaga Rojas
Jan Hensen
Heiko Dr. Plagwitz
Carsten Dr. Hampe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut fuer Solarenergieforschung GmbH
Original Assignee
Institut fuer Solarenergieforschung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Solarenergieforschung GmbH filed Critical Institut fuer Solarenergieforschung GmbH
Priority to DE102009018773A priority Critical patent/DE102009018773A1/en
Priority to PCT/EP2010/055551 priority patent/WO2010122168A2/en
Publication of DE102009018773A1 publication Critical patent/DE102009018773A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Es wird ein Verfahren zum Herstellen einer Solarzelle auf Basis einer Halbleiterdünnschicht (5) aus Germanium oder einem direkten Halbleiter vorgeschlagen. Das Verfahren weist auf: Bereitstellen eines Halbleitersubstrates (1) aus Germanium oder einem direkten Halbleiter; Ausbilden einer porösen Schicht (3) an einer Oberfläche des Halbleitersubstrates (1); Abscheiden einer Halbleiterdünnschicht (5) auf der porösen Schicht (3); und Abtrennen der Halbleiterdünnschicht (5) von dem Halbleitersubstrat (1), wobei die poröse Schicht (3) als Sollbruchstelle dient. Die poröse Schicht (3) wird dabei durch stromloses chemisches Ätzen des Halbleitersubstrates (1) ausgebildet. Durch den Verzicht auf herkömmlich verwendetes anodisches Ätzen und den Ersatz durch stromloses chemisches Ätzen kann der Herstellungsprozess erheblich vereinfacht werden.A method for producing a solar cell based on a semiconductor thin film (5) of germanium or a direct semiconductor is proposed. The method comprises: providing a semiconductor substrate (1) of germanium or a direct semiconductor; Forming a porous layer (3) on a surface of the semiconductor substrate (1); Depositing a semiconductor thin film (5) on the porous layer (3); and separating the semiconductor thin film (5) from the semiconductor substrate (1), wherein the porous film (3) serves as a predetermined breaking point. The porous layer (3) is formed by electroless chemical etching of the semiconductor substrate (1). By eliminating conventionally used anodic etching and replacement by electroless chemical etching, the manufacturing process can be significantly simplified.

Description

GEBIET DER ERFINDUNGFIELD OF THE INVENTION

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht, wobei die Halbleiterdünnschicht mit einem Material mit einem direkten Halbleiter wie z. B. Galliumarsenid (GaAs) oder mit Germanium (Ge) ausgebildet ist. Insbesondere betrifft die Erfindung ein Herstellungsverfahren für eine Dünnschichtsolarzelle mit einem Schichttransferprozess, mit Hilfe dessen eine dünne Halbleiterschicht aus Germanium oder einem direkten Halbleitermaterial von einem Halbleitersubstrat abgelöst werden kann.The The invention relates to a method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film, wherein the semiconductor thin film is coated with a material a direct semiconductor such. As gallium arsenide (GaAs) or with Germanium (Ge) is formed. In particular, the invention relates a manufacturing method for a thin-film solar cell with a layer transfer process, with the help of which a thin Semiconductor layer of germanium or a direct semiconductor material can be detached from a semiconductor substrate.

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Spezielle, beispielsweise für den Einsatz im Weltraum konzipierte, hocheffiziente Solarzellen werden derzeit meist auf der Basis von Verbindungshalbleitern wie zum Beispiel Galliumarsenid (GaAs) gefertigt. Dabei wird in der Regel eine Verbindungshalbleiter-Dünnschicht auf einem Substrat abgeschieden. Aufgrund einer guten Übereinstimmung hinsichtlich der Gitterkonstanten wird als Substrat heutzutage meist ein Germanium- oder GaAs-Wafer verwendet. Außerdem kann eine zusätzliche, an der fertigen Solarzelle verbleibende Halbleiterschicht aus Germanium oder einem direkten Halbleiter zur Stromgeneration der Solarzelle beitragen, indem z. B. eine hetero-pn-Junction gebildet wird.Specific, For example, designed for use in space, Highly efficient solar cells are currently mostly based on Compound semiconductors such as gallium arsenide (GaAs) made. As a rule, a compound semiconductor thin layer is used deposited on a substrate. Because of a good match Regarding the lattice constants is used as a substrate nowadays mostly used a germanium or GaAs wafer. In addition, can an additional, remaining on the finished solar cell Semiconductor layer of germanium or a direct semiconductor for Contribute generation of electricity of the solar cell by z. B. a hetero-pn junction is formed.

Zur Reduzierung der Kosten einer Weltraummission sollten die hierbei verwendeten Solarzellen möglichst leicht sein. Deshalb wird bisher der Wafer, der als Trägersubstrat für die Weltraum-Solarzelle dient und auf dem die einzelnen Schichten einer Multi- oder Single-Junction-Solarzelle aufgebracht sind, nach dem Ausbilden der eigentlichen Dünnschicht-Solarzelle weitestgehend entfernt. Dies kann chemisch, beispielsweise durch Wegätzen des Substrats, oder mechanisch, beispielsweise durch Wegschleifen oder Wegpolieren des Substrats, erfolgen. Hierbei wird der ursprünglich als Trägersubstrat dienende Wafer also geopfert.to The cost of a space mission should be reduced used solar cells should be as light as possible. Therefore So far, the wafer, which is used as a carrier substrate for the space solar cell serves and on which the individual layers a multi-junction or single-junction solar cell are applied, according to the formation of the actual thin-film solar cell as far as possible away. This can be done chemically, for example by etching away of the substrate, or mechanically, for example by grinding away or polishing off the substrate. This is the original Thus, wafers serving as a carrier substrate are sacrificed.

Einerseits ist für das Entfernen des Trägersubstrates zusätzlicher Arbeitsaufwand zum Ätzen bzw. Schleifen notwendig. Andererseits bedeutet das nachträgliche Opfern des Wafers einen für die spätere Funktion der Solarzelle nutzlosen Kostenaufwand. Der Wafer wird lediglich während der Fertigung der Solarzelle benötigt. Anschließend wird der beispielsweise ca. 150 μm dicke Germanium-Wafer jedoch aufwändig entfernt. Es entstehen somit Kosten sowohl für den Wafer wie auch für das anschließende Entfernen des Wafers.On the one hand is additional for removing the carrier substrate Work required for etching or grinding. on the other hand the subsequent sacrifice of the wafer means one for the subsequent function of the solar cell useless expense. Of the Wafer becomes only during the production of the solar cell needed. Subsequently, the example However, about 150 microns thick germanium wafer consuming away. There are thus costs for both the wafer as well as for the subsequent removal of the wafer.

Im Stand der Technik sind Verfahren bekannt, mit Hilfe derer dünne Halbleiterschichten, die als Substrat für ein Halbleiterbauelement dienen können, von einem Substrat abgelöst werden können. Z. B. kann vor dem Abscheiden der das Halbleiterbauelement bildenden Halbleiterschichten eine leicht ätzbare Zwischenschicht abgeschieden werden. Nachdem die das Halbleiterbauelement bildenden Halbleiterschichten abgeschieden wurden, kann diese Zwischenschicht in einem Ätzschritt aufgelöst werden und so das Bauelement von dem Substrat getrennt werden. Durch Verwenden einer Zwischenschicht aus Aluminiumarsenid (AlAs) konnten auf diese Weise Heterojunction-Solarzellen von einem GaAs-Trägersubstrat getrennt werden.in the State of the art methods are known by means of which thin Semiconductor layers serving as a substrate for a semiconductor device can be detached from a substrate can. For example, before deposition of the semiconductor device forming semiconductor layers an easily etchable intermediate layer be deposited. After they form the semiconductor device Semiconductor layers were deposited, this intermediate layer be dissolved in an etching step and so that Component to be separated from the substrate. By using a Intermediate layer of aluminum arsenide (AlAs) could in this way Heterojunction solar cells from a GaAs carrier substrate be separated.

Im Stand der Technik sind ferner Verfahren zum Herstellen von Solarzellen auf Basis von kristallinem Silizium bekannt, bei denen auf einem Siliziumsubstrat zunächst eine poröse Siliziumschicht erzeugt wird und anschließend über der porösen Siliziumschicht eine weitere Schicht aus Silizium abgeschieden wird, beispielsweise epitaktisch. Diese weitere Schicht kann anschließend von dem Siliziumsubstrat abgetrennt werden, wobei die zuvor erzeugte poröse Schicht als Sollbruchstelle dient.in the State of the art are furthermore methods for producing solar cells known on the basis of crystalline silicon, where on one Silicon substrate first a porous silicon layer is generated and then over the porous Silicon layer is deposited another layer of silicon, for example epitaxially. This additional layer can subsequently are separated from the silicon substrate, the previously produced porous layer serves as a predetermined breaking point.

Die abgetrennte weitere Schicht kann beispielsweise mit einer Dicke von wenigen Mikrometern ausgebildet werden und anschließend als Dünnschichtsubstrat für eine Solarzelle dienen, wobei in den nachfolgenden Schritten wesentliche Komponenten der Solarzelle, wie zum Beispiel deren Emitter und/oder deren Kontaktmetallisierung, ausgebildet werden können.The separated further layer may, for example, with a thickness be formed by a few microns and then serve as a thin-film substrate for a solar cell, wherein in the subsequent steps essential components of Solar cell, such as its emitter and / or its contact metallization, can be trained.

Ein solches sogenanntes Schichttransferverfahren ist beispielsweise in einem Artikel von R. Brendel in Solar Energy, 77, 2004, 969–982 sowie in DE 197 30 975 A1 bzw. US 6 645 833 beschrieben. Es nutzt die Tatsache, dass die auf die poröse Schicht aufgebrachte Silizium-Dünnschicht vorzugsweise mit der gleichen Kristallstruktur aufwächst, wie das darunter angrenzende Siliziumsubstrat. Wenn als Siliziumsubstrat beispielsweise ein qualitativ hochwertiger einkristalliner Wafer verwendet wird, können auf diese Weise qualitativ hochwertige Silizium-Dünnschichten erzeugt werden, die dann als Substrate für Solarzellen mit hohem Wirkungsgradpotential verwendet werden können. Das Siliziumsubstrat wird dabei abgesehen von geringfügigen Verlusten durch das Erzeugen der porösen Schicht kaum verbraucht und kann mehrfach wiederverwendet werden.Such a so-called layer transfer method is for example in an article of R. Brendel in Solar Energy, 77, 2004, 969-982 as in DE 197 30 975 A1 respectively. US Pat. No. 6,645,833 described. It takes advantage of the fact that the silicon thin film deposited on the porous layer preferably grows with the same crystal structure as the underlying silicon substrate. For example, when a high-quality single-crystalline wafer is used as the silicon substrate, high-quality silicon thin films which can be used as substrates for high-efficiency solar cells can be produced. The silicon substrate is scarcely consumed except for slight losses by the generation of the porous layer and can be reused several times.

Herkömmlicherweise wird die poröse Schicht durch anodisches Ätzen erzeugt. Dabei wird das Siliziumsubstrat an seiner Rückseite mit einer Elektrode kontaktiert. Die Vorderseite des Siliziumsubstrats wird in Kontakt mit einer Ätzlösung gebracht, die üblicherweise Flusssäure (HF) enthält. Die Ätzlösung kann mit einer weiteren Elektrode, beispielsweise einer Platinelektrode, elektrisch kontaktiert werden. Durch Anlegen einer elektrischen Spannung an die beiden Elektroden kann ein elektrischer Strom durch die Ätzlösung und das Siliziumsubstrat bewirkt werden, durch den die Oberfläche des Siliziumsubstrats aufoxidiert wird, wobei das entstandene Siliziumoxid sogleich von der HF-haltigen Ätzlösung weggeätzt wird. Auf diese Weise kann eine poröse Siliziumschicht an der Oberfläche des Siliziumsubstrats erzeugt werden.Conventionally, the porous layer is formed by anodic etching. In this case, the silicon substrate is contacted on its rear side with an electrode. The front side of the silicon substrate is brought into contact with an etching solution, the üb Certainly hydrofluoric acid (HF) contains. The etching solution can be electrically contacted with another electrode, for example a platinum electrode. By applying an electrical voltage to the two electrodes, an electric current through the etching solution and the silicon substrate can be effected, by which the surface of the silicon substrate is oxidized, wherein the resulting silicon oxide is immediately etched away from the HF-containing etching solution. In this way, a porous silicon layer can be formed on the surface of the silicon substrate.

Die Ätzrate und damit die Struktur bzw. Porosität der porösen Schicht kann dabei neben anderen Faktoren wie der Substratdotierung und der Zusammensetzung bzw. Temperatur der Ätzlösung durch die Wahl der Stromstärke beeinflusst werden. Bei kleinen Stromstärken bilden sich kleine Poren und es entsteht somit eine geringe Porosität, bei größeren Stromstärken entwickeln sich größere Poren und somit eine größere Porosität. Aufgrund der Bildung von Raumladungszonen an der Oberfläche des Siliziumsubstrats schreitet dabei der Ätzvorgang stets in Richtung des Inneren des Siliziumsubstrats voran. Mit anderen Worten kann dadurch, dass das Siliziumsubstrat zunächst bei kleinen Stromstärken, beispielsweise weniger als 100 mA/cm2 für beispielsweise 100 Sekunden geätzt wird und anschließend bei größeren Stromstärken, beispielsweise mehr als 200 mA/cm2 für 5 Sekunden geätzt wird, eine poröse Doppelschichtstruktur erzeugt werden, bei der die Poren an der Oberfläche des Siliziumsubstrats kleiner sind als in einer darunter liegenden Schicht. Die kleinporige oberflächennahe Schicht kann sich sogar aufgrund von Umordnungsprozessen während eines Hochtemperaturschrittes an der Oberfläche ganz schließen, so dass keinerlei Poren mehr an der Oberfläche erkennbar sind.The etch rate and thus the structure or porosity of the porous layer can be influenced by the choice of the current strength, among other factors such as the substrate doping and the composition or temperature of the etching solution. At low currents, small pores are formed, resulting in low porosity. At higher currents, larger pores develop and thus greater porosity. In this case, due to the formation of space charge regions on the surface of the silicon substrate, the etching process always progresses toward the inside of the silicon substrate. In other words, the fact that the silicon substrate is first etched at low current levels, for example less than 100 mA / cm 2 for example 100 seconds and then etched at higher currents, for example more than 200 mA / cm 2 for 5 seconds, a porous Double layer structure can be produced in which the pores on the surface of the silicon substrate are smaller than in an underlying layer. The small-pored, near-surface layer can even close completely due to shuffling processes during a high-temperature step at the surface, so that no pores are any longer recognizable on the surface.

Eine solche poröse Doppelschichtstruktur kann dahingehend vorteilhaft sein, dass auf der oberflächennahen Schicht mit geringer bzw. fehlender Porosität nachfolgend in einfacher Weise eine homogene, durchgängige Siliziumdünnschicht abgeschieden werden kann und die darunter liegende Schicht mit hoher Porosität beim späteren Abtrennen dieser Siliziumdünnschicht als Sollbruchstelle dienen kann.A Such a porous double layer structure may be advantageous be that on the near-surface layer with less or missing porosity below in a simple manner a homogeneous, continuous silicon thin film can be deposited and the underlying layer with high Porosity during later separation of this silicon thin film can serve as a breaking point.

Dieser seit langem bekannte Prozessschritt des anodischen Ätzens zur Erzeugung der porösen Schicht erfordert jedoch, dass jedes Siliziumsubstrat sowie die verwendete Ätzlösung durch Elektroden elektrisch kontaktiert werden müssen. Die großtechnische Umsetzung der Herstellung von Solarzellen unter Verwendung des Schichttransferprozesses war somit bisher mit erheblichem Aufwand verbunden.This long known process step of anodic etching however, to produce the porous layer requires each silicon substrate as well as the etching solution used must be contacted by electrodes electrically. The large-scale implementation of the production of solar cells under Use of the layer transfer process has thus far been considerable Effort connected.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Es kann daher ein Bedarf an einem Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht unter Verwendung eines Schichttransferverfahrens bestehen, bei dem der Prozessierungsaufwand im Vergleich zu herkömmlichen Verfahren verringert ist. Insbesondere kann ein Bedarf an einem Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, bestehen, bei dem sich eine dünne Schicht aus Germanium oder einem direkten Halbleitermaterial von einem Halbleitersubstrat aus Germanium oder einem direkten Halbleitermaterial ablösen lässt und anschließend als Substrat für ein Halbleiterbauelement auf Basis der Halbleiterdünnschicht dienen kann.It Therefore, there may be a need for a method of manufacturing a semiconductor device, in particular a solar cell based on a semiconductor thin film using a layer transfer method in which the processing overhead compared to conventional Procedure is reduced. In particular, a need for a Method for producing a semiconductor component, in particular a solar cell, consisting of a thin layer germanium or a direct semiconductor material from a semiconductor substrate from germanium or a direct semiconductor material leaves and then as a substrate for a semiconductor device based on the semiconductor thin film can serve.

Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht aus einem direkten Halbleitermaterial oder mit Germanium vorgeschlagen. Das Verfahren weist dabei zumindest die nachfolgenden Prozessschritte auf: Bereitstellen eines Halbleitersubstrats aus einem direkten Halbleitermaterial oder aus Germanium; Ausbilden einer porösen Schicht an einer Oberfläche des Halbleitersubstrats; Abscheiden einer Halbleiterdünnschicht auf der porösen Schicht; und Abtrennen der Halbleiterdünnschicht von dem Halbleitersubstrat, wobei die poröse Schicht als Sollbruchstelle dient. Im Gegensatz zu herkömmlichen Schichttransferverfahren wird dabei die poröse Schicht durch stromloses chemisches Ätzen des Halbleitersubstrats ausgebildet.According to one Aspect of the present invention is a method for manufacturing a semiconductor component, in particular a solar cell, on Base of a semiconductor thin film of a direct semiconductor material or proposed with germanium. The method has at least the subsequent process steps: providing a semiconductor substrate from a direct semiconductor material or from germanium; Form a porous layer on a surface of the A semiconductor substrate; Depositing a semiconductor thin film on the porous layer; and separating the semiconductor thin film from the semiconductor substrate, wherein the porous layer as Predetermined breaking point is used. In contrast to conventional layer transfer methods In this case, the porous layer is formed by electroless chemical etching formed of the semiconductor substrate.

Die vorliegende Erfindung kann als auf der folgenden Erkenntnis beruhend angesehen werden:
Bisherige Schichttransferverfahren zur Bildung von Halbleiterdünnschichten als Substrat z. B. für Solarzellen wurden meist unter Verwendung von anodischem Ätzen zur Bildung der porösen Schicht durchgeführt. Außerdem wurden solche Schichttransferverfahren lediglich mit Siliziumsubstraten erfolgreich durchgeführt.The present invention can be considered to be based on the following finding:
Previous layer transfer method for forming semiconductor thin films as a substrate z. As for solar cells were usually carried out using anodic etching to form the porous layer. In addition, such layer transfer methods have been successfully performed only with silicon substrates.

Man war dabei davon ausgegangen, dass nur aufgrund der durch das anodische Ätzen erzeugbaren Doppelschichtstruktur mit geringer Porosität an der Oberfläche und größerer Porosität in darunter liegenden Schichtbereichen eine qualitativ hochwertige Siliziumdünnschicht über der porösen Schicht erzeugt und anschließend von dem Siliziumsubstrat abgetrennt werden könnte. Man war ferner dabei bisher davon ausgegangen, dass durch stromloses chemisches Ätzen weder eine solche Doppelschichtstruktur noch eine andere poröse Siliziumschicht erzeugbar wäre, die für eine nachfolgende Abscheidung und Abtrennung einer Siliziumdünnschicht auf dieser porösen Schicht geeignet wäre. Außerdem wurde davon ausgegangen, dass sich die für das Porosifizieren von Silizium etablierten Verfahren nicht einfach auf andere Halbleitermaterialien übertragen lassen.It was considered that only because of the double layer structure with low porosity at the surface and greater porosity in underlying layer regions, which could be generated by the anodic etching, could a high-quality silicon thin film be produced over the porous layer and subsequently be separated from the silicon substrate. It has also been assumed that by electroless chemical etching neither such a double layer structure nor another porous silicon layer could be produced, which would be suitable for a subsequent deposition and separation of a thin silicon layer on this porous layer. In addition, it was assumed that the methods established for the porosification of silicon can not simply be transferred to other semiconductor materials.

Diese lange gehegten Vorurteile wurden unter anderem dadurch gestützt, dass angenommen wurde, dass die durch stromloses chemisches Ätzen erzeugte poröse Halbleiterschicht an ihrer Oberfläche stets wesentlich größere Poren haben würde als in darunter liegenden Bereichen. Es wurde daher angenommen, dass entweder die Größe der durch das chemische Ätzen erzeugten Poren an der Oberfläche des Halbleitersubstrats so klein gewählt werden müsste, dass darauf noch eine Halbleiterdünnschicht geeignet hoher Qualität abgeschieden werden könnte, wobei dann jedoch ein nachträgliches Abtrennen dieser Halbleiterdünnschicht von dem darunter liegenden Halbleitersubstrat als schwierig bzw. unmöglich angesehen wurde, oder dass andererseits das chemische Ätzen so durchgeführt werden müsste, dass die Porengröße groß genug ist für ein nachträgliches Abtrennen der Halbleiterdünnschicht, dass dann aber aufgrund der großen Porengröße an der Oberfläche des Halbleitersubstrats die darauf abgeschiedene Halbleiterdünnschicht keine ausreichend hohe Qualität haben könne.These long-held prejudices were supported, inter alia, by that was believed to be generated by electroless chemical etching porous semiconductor layer on its surface always would have much larger pores than in underlying areas. It was therefore assumed that either the size of the chemical etching generated pores on the surface of the semiconductor substrate so small that would have to be chosen a semiconductor thin film of suitable high quality could be deposited, but then an afterthought Separating this semiconductor thin film from the underneath lying semiconductor substrate as difficult or impossible on the other hand, or that chemical etching should be done so that the pore size is big enough for an afterthought Separating the semiconductor thin film, but then due the large pore size at the surface of the semiconductor substrate, the semiconductor thin film deposited thereon can not have sufficiently high quality.

Die Erfinder der vorliegenden Erfindung haben diese lange gehegten Vorurteile überwunden und erkannt, dass bei geeigneter Prozessführung das stromlose chemische Ätzen eines Halbleitersubstrats, insbesondere eines Halbleitersubstrates aus Germanium oder einem direkten Halbleitermaterial, durchaus im Rahmen eines Schichttransferprozesses dazu verwendet werden kann, um die hierbei nötige poröse Schicht auszubilden.The Inventors of the present invention have overcome these long-held prejudices and recognized that with suitable process control, the electroless chemical etching of a semiconductor substrate, in particular a semiconductor substrate made of germanium or a direct semiconductor material, certainly can be used as part of a layer transfer process to form the necessary porous layer.

Durch das Ersetzen des herkömmlich verwendeten anodischen Ätzens durch ein stromloses chemisches Ätzen des Halbleitersubstrats zur Erzeugung der porösen Schicht kann auf die elektrische Kontaktierung des Halbleitersubstrats und der Ätzlösung verzichtet werden und somit die Prozessierung zur Herstellung der Solarzelle wesentlich vereinfacht werden, so dass sie auch für den großtechnischen Einsatz umgesetzt werden kann. Außerdem können aufgrund der dieser Anmeldung zugrundeliegenden Erkenntnis, dass neben Silizium auch andere Halbleitermaterialien wie direkte Halbleiter oder Germanium durch stromloses chemisches Ätzen porösifiziert werden können, Schichttransferverfahren in einfacher Weise auch bei der Herstellung von Halbleiterbauelementen auf Basis solcher Halbleitermaterialien eingesetzt werden.By replacing the conventionally used anodic etching by an electroless chemical etching of the semiconductor substrate for producing the porous layer may be based on the electrical contact of the semiconductor substrate and the etching solution omitted and thus the processing for the production of the solar cell be greatly simplified, so that they too for the large-scale use can be implemented. Furthermore may, on the basis of the finding underlying this application, that in addition to silicon, other semiconductor materials such as direct Semiconductor or germanium by electroless chemical etching can be porosified, layer transfer method in a simple manner also in the manufacture of semiconductor devices be used on the basis of such semiconductor materials.

Mögliche Merkmale und Vorteile von Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens werden im Anschluss detaillierter beschrieben.Possible Features and advantages of embodiments of the invention Manufacturing method will be described in more detail below.

Das im Rahmen des erfindungsgemäßen Herstellungsverfahrens bereitgestellte Halbleitersubstrat kann eine beliebige Struktur und Geometrie aufweisen. Vorzugsweise wird als Halbleitersubstrat ein Wafer hoher Qualität, beispielsweise aus einkristallinem Material, aus Germanium oder einem direkten Halbleiter wie z. B. GaAs verwendet.The in the context of the manufacturing method according to the invention provided semiconductor substrate may have any structure and geometry. Preferably, as a semiconductor substrate a wafer of high quality, for example monocrystalline Material of germanium or a direct semiconductor such. B. GaAs used.

Das zum Ausbilden der porösen Schicht an der Oberfläche des Halbleitersubstrats verwendete stromlose chemische Ätzen kann sich dadurch auszeichnen, dass das Halbleitersubstrat nicht in irgendeiner Weise elektrisch kontaktiert zu werden braucht. Stattdessen kann das Halbleitersubstrat in einem beliebigen, vorzugsweise elektrisch nicht-leitfähigen Halter gehalten werden, während es einer Ätzlösung ausgesetzt wird. Während des Ätzens fließt insbesondere durch das Halbleitersubstrat kein elektrischer Strom. Mit anderen Worten können die zum Ätzen verwendete Ätzlösung und das Halbleitersubstrat auf dem gleichen elektrischen Potential liegen.The for forming the porous layer on the surface of the semiconductor substrate used electroless chemical etching may be characterized in that the semiconductor substrate is not needs to be electrically contacted in any way. Instead For example, the semiconductor substrate may be in any, preferably electrically non-conductive holders are held while it is exposed to an etching solution. While the etching flows in particular through the semiconductor substrate no electric current. In other words, they can be used for etching used etching solution and the semiconductor substrate to be at the same electrical potential.

Die auf der porösen Schicht abgeschiedene Halbleiterdünnschicht kann mittels verschiedener Epitaxieverfahren erzeugt werden. Beispielsweise kann die Schicht durch chemische Gasphasenabscheidung (CVD – Chemical Vapour Deposition), physikalische Gasphasenabscheidung (PVD – Physical Vapour Deposition) oder Flüssigphasenepitaxie (LPE – Liquid Phase Epitaxy) abgeschieden werden. Die Halbleiterdünnschicht kann mit einer Dicke von etwa hundert Nanometern bis hin zu über hundert Mikrometern, beispielsweise zwischen 500 nm und 100 μm, vorzugsweise zwischen 2 μm und 30 μm, abgeschieden werden.The on the porous layer deposited semiconductor thin film can be generated by various epitaxy methods. For example, can the layer by chemical vapor deposition (CVD - Chemical Vapor Deposition), Physical Vapor Deposition (PVD - Physical Vapor Deposition) or liquid phase epitaxy (LPE - Liquid Phase epitaxy) are deposited. The semiconductor thin film can be up to over a thickness of about a hundred nanometers one hundred micrometers, for example between 500 nm and 100 μm, preferably between 2 microns and 30 microns, deposited become.

Um die Halbleiterdünnschicht von dem Halbleitersubstrat abzutrennen, kann beispielsweise eine mechanische Kraft auf die Halbleiterdünnschicht ausgeübt werden. Beispielsweise kann die Halbleiterdünnschicht an ein Trägersubstrat, beispielsweise aus Glas, angehaftet werden. Zu diesem Zweck kann ein Verfahren, wie es beispielsweise bei der Modulverkapselung eingesetzt wird, oder ein Sol-Gel-Verfahren verwendet werden. Mit Hilfe des Trägersubstrats kann dann die Halbleiterdünnschicht von dem Halbleitersubstrat abgehoben werden, wobei die zuvor erzeugte poröse Schicht insbesondere in den Bereichen mit der höchsten Porosität als Sollbruchstelle dient, entlang der sich der Abtrennvorgang vollzieht.Around separate the semiconductor thin film from the semiconductor substrate, For example, a mechanical force is applied to the semiconductor thin film become. For example, the semiconductor thin film on a carrier substrate, for example made of glass, adhered become. For this purpose, a procedure such as used in the module encapsulation, or a sol-gel method be used. With the help of the carrier substrate can then the semiconductor thin film lifted from the semiconductor substrate in particular, wherein the previously produced porous layer in the areas with the highest porosity as Predetermined breaking point is used, along which the separation process takes place.

Bereits vor dem Abtrennen der Halbleiterdünnschicht oder alternativ nach dem Abtrennen können an der Halbleiterdünnschicht weitere Prozessschritte durchgeführt werden, um Komponenten, die für die Funktion als Halbleiterbauelement, insbesondere als Solarzelle, notwendig oder hilfreich sein können, auszubilden. Beispielsweise können in der Halbleiterdünnschicht dotierte Bereiche erzeugt werden, die einen Emitter oder ein BSF (Back Surface Field) bilden. Die dotierten Bereiche können beispielsweise durch Eindiffundieren von Dotanden erzeugt werden. Alternativ können dotierte Bereiche durch epitaktisches Aufbringen dotierter Halbleiterschichten erzeugt werden, so dass sich Heterostrukturen ausbilden, bei denen z. B. der Emitter durch eine Schicht aus amorphem Germanium- oder direkten Halbleitermaterial, dotiert und/oder intrinsisch, gebildet sein kann. Ferner können elektrische Kontakte beispielsweise in Form von Metallisierungen oder durch transparente leitfähige Oxide (TCO – Transparent Conductive Oxides) an den Oberflächen der Halbleiterdünnschicht gebildet werden. Außerdem können Dielektrikumschichten an der Oberfläche gebildet werden, die als Oberflächenpassivierung, Antireflexschicht oder Rückseitenspiegel dienen könnten.Already before the separation of the semiconductor thin layer or alternatively after the separation, further process steps can be carried out on the semiconductor thin layer in order to form components which may be necessary or helpful for the function as a semiconductor component, in particular as a solar cell. For example, regions doped in the semiconductor thin film can be produced those that form an emitter or a BSF (Back Surface Field). The doped regions can be produced, for example, by diffusion of dopants. Alternatively, doped regions can be produced by epitaxially depositing doped semiconductor layers, so that heterostructures form, in which z. B. the emitter may be formed by a layer of amorphous germanium or direct semiconductor material, doped and / or intrinsic. Furthermore, electrical contacts can be formed, for example, in the form of metallizations or by transparent conductive oxides (TCO) on the surfaces of the semiconductor thin film. In addition, dielectric layers may be formed on the surface which could serve as a surface passivation, antireflective layer or back mirror.

Gemäß einer Ausführungsform der vorliegenden Erfindung wird das stromlose chemische Ätzen in einer flüssigen Ätzlösung durchgeführt, die ein Oxidationsmittel zum teilweisen Aufoxidieren der Oberfläche des Halbleitersubstrats und ein Ätzmittel zum Abätzen des oxidierten Halbleitermaterials aufweist. Mit Hilfe einer solchen flüssigen Ätzlösung lässt sich ein schneller, homogener und industriell einfach durchzuführender Ätzvorgang realisieren. Als Oxidationsmittel kann dabei jeder Stoff dienen, der dazu geeignet ist, Germanium- oder direktes Halbleitermaterial aufzuoxidieren. Beispielsweise kann Salpetersäure (HNO3) als Oxidationsmittel verwendet werden. Alternativ kann auch Phosphorsäure (H3PO4), Schwefelsäure (H2SO4), Natriumnitrit (NaNO2), Chromtrioxid (CrO3), Kaliumdichromat (K2Cr2O7), Kaliumbromat (KBrO3), Kaliumpermanganat (KMnO4), Eisen der Oxidationsstufe drei (Fe(III)), Mangan in der Oxidationstufe sieben (Mn(VII)) oder Wasserstoffperoxid (H2O2) verwendet werden.According to an embodiment of the present invention, the electroless chemical etching is performed in a liquid etching solution having an oxidizing agent for partially oxidizing the surface of the semiconductor substrate and an etchant for etching the oxidized semiconductor material. With the aid of such a liquid etching solution, a faster, more homogeneous and industrially easy to perform etching can be realized. The oxidizing agent may be any substance which is suitable for oxidizing germanium or direct semiconductor material. For example, nitric acid (HNO 3 ) can be used as the oxidizing agent. Alternatively, phosphoric acid (H 3 PO 4 ), sulfuric acid (H 2 SO 4 ), sodium nitrite (NaNO 2 ), chromium trioxide (CrO 3 ), potassium dichromate (K 2 Cr 2 O 7 ), potassium bromate (KBrO 3 ), potassium permanganate (KMnO 4 ) , iron of oxidation state three (Fe (III)), manganese in oxidation state seven (Mn (VII)) or hydrogen peroxide (H 2 O 2 ).

Als Ätzmittel können beliebige Stoffe dienen, die oxidiertes Germanium oder direktes Halbleitermaterial angreifen und zumindest teilweise abätzen. Beispielsweise kann Flusssäure (HF) oder Tetrafluorborsäure (HBF4) als Ätzmittel verwendet werden. Alternativ kann auch Chlorwasserstoffsäure (HCl) verwendet werden. Zusätzlich kann die Ätzlösung Wasser enthalten, um die Konzentration der Oxidations- und Ätzmittel und damit die Ätzgeschwindigkeit zu beeinflussen.As etchant can serve any substances that attack oxidized germanium or direct semiconductor material and at least partially etch. For example, hydrofluoric acid (HF) or tetrafluoroboric acid (HBF 4 ) can be used as an etchant. Alternatively, hydrochloric acid (HCl) may also be used. In addition, the etching solution may contain water to affect the concentration of the oxidizing and etching agents and thus the etching rate.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Halbleitersubstrat während des Ätzens relativ zur Ätzlösung bzw. umgekehrt die Ätzlösung relativ zu dem Substrat bewegt. Dies kann dadurch geschehen, dass das Halbleitersubstrat innerhalb der Ätzlösung bewegt wird, zum Beispiel translatorisch oder rotatorisch. Alternativ kann auch die Ätzlösung in Bezug auf das Halbleitersubstrat bewegt werden, das heißt, es kann eine Strömung innerhalb der Ätzlösung bewirkt werden. Die Relativbewegung von Halbleitersubstrat und Ätzlösung kann dazu führen, dass Gasbläschen, die sich während des Ätzvorgangs bilden können, beispielsweise gasförmiger Wasserstoff (H2), von der Oberfläche des Halbleitersubstrats weggespült werden und somit Inhomogenitäten beim Ätzen vermieden werden können.According to a further embodiment of the present invention, the semiconductor substrate is moved relative to the etching solution during the etching or, conversely, the etching solution is moved relative to the substrate. This can be done by moving the semiconductor substrate within the etching solution, for example translationally or rotationally. Alternatively, the etching solution may also be moved with respect to the semiconductor substrate, that is, a flow may be effected within the etching solution. The relative movement of semiconductor substrate and etching solution can lead to gas bubbles which can form during the etching process, for example gaseous hydrogen (H 2 ), being flushed away from the surface of the semiconductor substrate and thus inhomogeneities in the etching can be avoided.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Halbleitersubstrat während des Ätzens in der Ätzlösung in vertikal geneigter Stellung rotiert. Auf diese Weise kann in technisch einfach zu realisierender Art die Relativbewegung zwischen dem Halbleitersubstrat und der Ätzlösung bewirkt werden und entstehende Gasbläschen können entlang der Oberfläche des geneigten Halbleitersubstrats entweichen.According to one another embodiment of the present invention the semiconductor substrate during the etching in the etching solution rotated in vertically inclined position. This way, in technically easy to implement the relative movement between causes the semiconductor substrate and the etching solution be and resulting gas bubbles can along escape the surface of the inclined semiconductor substrate.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird der Ätzlösung ein Benetzungsmittel beigefügt. Dieses Benetzungsmittel kann bewirken, dass die eigentlichen ätzenden Substanzen der Ätzlösung die Oberfläche des Halbleitersubstrats während des Ätzvorgangs gleichmäßig benetzen können. Außerdem können sich Gasbläschen aufgrund des Benetzungsmittels einfach von der Oberfläche des Halbleitersubstrats lösen. Als Benetzungsmittel kann beispielsweise Essigsäure (C2H4O2), Ethanol (C2H6O) und/oder Methanol (CH4O) verwendet werden.According to another embodiment of the present invention, a wetting agent is added to the etching solution. This wetting agent may cause the actual etching substances of the etching solution to be able to uniformly wet the surface of the semiconductor substrate during the etching process. In addition, due to the wetting agent, gas bubbles can easily detach from the surface of the semiconductor substrate. As the wetting agent, for example, acetic acid (C 2 H 4 O 2 ), ethanol (C 2 H 6 O) and / or methanol (CH 4 O) can be used.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Temperatur der Ätzlösung während des stromlosen Ätzens gezielt variiert. Dabei kann ausgenutzt werden, dass eine Ätzgeschwindigkeit und damit eine Größe der an der Oberfläche des Halbleitersubstrates geätzten Poren von der Temperatur der Ätzlösung abhängen kann. Beispielsweise kann anfangs mit einer geringeren Temperatur der Ätzlösung, z. B. weniger als 18°C geätzt werden und so kleine Poren in der Nähe der Oberfläche des Halbleitersubstrates erzeugt werden, wohingegen im weiteren Verlauf des Ätzvorganges die Temperatur der Ätzlösung erhöht werden kann, z. B. auf 20°C, um tiefer im Inneren des Halbleitersubstrates, d. h. entfernter von dessen Oberfläche, größere Poren zu erzeugen. Auf diese Weise kann eine gewünschte Doppelschichtstruktur für die poröse Schicht erhalten werden.According to one another embodiment of the present invention a temperature of the etching solution during the electroless etching varies selectively. It can be exploited be that an etching speed and therefore a size the etched on the surface of the semiconductor substrate Suspend pores from the temperature of the etching solution can. For example, initially with a lower temperature the etching solution, for. B. less than 18 ° C. be etched and so small pores in the vicinity the surface of the semiconductor substrate are generated, whereas in the further course of the etching process, the temperature of the etching solution can be increased, for. B. to 20 ° C to lower inside the semiconductor substrate, d. H. more distant from it Surface to produce larger pores. In this way, a desired double layer structure for the porous layer.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die Zusammensetzung der Ätzlösung während des stromlosen Ätzens gezielt variiert. Dabei kann ausgenutzt werden, dass eine Ätzgeschwindigkeit und damit eine Größe der an der Oberfläche des Halbleitersubstrates geätzten Poren von der Zusammensetzung, d. h. den chemischen Bestandteilen sowie der Konzentration der Ätzlösung abhängen kann. Es kann beispielsweise eine Ätzlösung aus einem Gemisch mit Salpetersäure, Flusssäure und Wasser verwendet werden. Beispielsweise kann anfangs mit einer weniger stark ätzenden, niedrigkonzentrierten der Ätzlösung mit Salpetersäure (HNO3), z. B. weniger als 10 vol.-% HNO3, geätzt werden und so kleine Poren in der Nähe der Oberfläche des Halbleitersubstrates erzeugt werden, wohingegen im weiteren Verlauf des Ätzvorganges die Konzentration der Ätzlösung erhöht werden kann, z. B. auf 10 vol.-% oder mehr, um tiefer im Inneren des Halbleitersubstrates, d. h. entfernter von dessen Oberfläche, größere Poren zu erzeugen. Alternativ kann anfangs mit einer weniger stark ätzenden, niedrigkonzentrierten der Ätzlösung mit Flußsäure (HF), z. B. weniger als 50 vol.-% HF geätzt werden und so kleine Poren in der Nähe der Oberfläche des Halbleitersubstrates erzeugt werden, wohingegen im weiteren Verlauf des Ätzvorganges die Konzentration der Ätzlösung erhöht werden kann, z. B. auf 50 vol.-% oder mehr, um tiefer im Inneren des Halbleitersubstrates, d. h. entfernter von dessen Oberfläche, größere Poren zu erzeugen. Auf diese Weise kann eine gewünschte Doppelschichtstruktur für die poröse Schicht erhalten werden.According to another embodiment of the present invention, the composition of the etching solution is selectively varied during the electroless etching. In this case, it can be exploited that an etching rate and thus a size of the pores etched on the surface of the semiconductor substrate can depend on the composition, ie the chemical constituents and the concentration of the etching solution. It can, for example an etching solution of a mixture with nitric acid, hydrofluoric acid and water can be used. For example, initially with a less strong etching, low concentration of the etching solution with nitric acid (HNO 3 ), z. B. less than 10 vol .-% HNO 3 , are etched and so small pores are generated in the vicinity of the surface of the semiconductor substrate, whereas in the course of the etching process, the concentration of the etching solution can be increased, for. To 10 vol.% Or more so as to produce larger pores deeper inside the semiconductor substrate, ie, farther from its surface. Alternatively, initially with a less strong etching, low concentration of the etching solution with hydrofluoric acid (HF), z. B. less than 50 vol .-% HF are etched and so small pores are generated in the vicinity of the surface of the semiconductor substrate, whereas in the course of the etching process, the concentration of the etching solution can be increased, for. B. to 50 vol .-% or more to deeper inside the semiconductor substrate, ie, more distant from the surface to produce larger pores. In this way, a desired double layer structure for the porous layer can be obtained.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die poröse Schicht mit einer Dicke von mindestens 0,01 μm, vorzugsweise mindestens 0,4 μm, stärker bevorzugt mindestens 0,5 μm ausgebildet. Von den Erfindern durchgeführte Versuche haben ergeben, dass poröse Schichten mit einer zu geringen Schichtdicke nicht ausreichend als Sollbruchstelle dienen können. Da die poröse Schicht transparente Eigenschaften ähnlich einer dielektrischen Schicht aufweist, ändert sich aufgrund von Interferenzeffekten der von der porösen Schicht bewirkte Farbeindruck. Während des Ätzvorgangs wird die poröse Schicht zunehmend dicker und diese sich verändernde Schichtdicke kann aufgrund der damit einhergehenden Farbumschläge beobachtet und quantitativ analysiert werden. Nachdem die gewünschte Anzahl von Farbumschlägen beobachtet wurde, kann davon ausgegangen werden, dass die poröse Schicht die entsprechend gewünschte Dicke aufweist und der Ätzvorgang zur Erzeugung der porösen Schicht kann unterbrochen werden.According to one another embodiment of the present invention the porous layer having a thickness of at least 0.01 μm, preferably at least 0.4 μm, more preferably at least 0.5 microns formed. Experiments performed by the inventors have revealed that porous layers with too little Layer thickness can not serve sufficiently as a predetermined breaking point. Because the porous layer similar to transparent properties a dielectric layer changes due to Interference effects caused by the porous layer Color impression. During the etching process is the porous layer increasingly thicker and this changing Layer thickness may be due to the associated color changes observed and analyzed quantitatively. After the desired Number of color changes has been observed be assumed that the porous layer corresponding to has desired thickness and the etching process for Generation of the porous layer can be interrupted.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die poröse Schicht mit einer Porosität von zwischen 10% und 80%, vorzugsweise zwischen 30% und 50% ausgebildet. Versuche haben ergeben, dass die poröse Schicht bei einer zu geringen Porosität schlecht als Sollbruchstelle beim anschließenden Abtrennvorgang dienen kann. Bei einer zu hohen Porosität können Probleme beim Ausbilden der Halbleiterdünnschicht auf der porösen Schicht auftreten, da sich das epitaktisch abgeschiedene Halbleitermaterial aufgrund eventuell zu großer Poren oder Krater innerhalb der porösen Schicht nicht mehr zu einer geschlossenen Halbleiterdünnschicht schließen kann.According to one another embodiment of the present invention the porous layer with a porosity of between 10% and 80%, preferably formed between 30% and 50%. Have attempts show that the porous layer at too low Porosity poor as predetermined breaking point in the subsequent Can serve separation. If the porosity is too high may have problems in forming the semiconductor thin film occur on the porous layer, as the epitaxially deposited semiconductor material due to possibly too large pores or craters within the porous layer no longer close a closed semiconductor thin film can.

Die Porosität soll hierbei als prozentualer Volumenanteil von Hohlräumen innerhalb der porösen Schicht definiert sein. Es soll sich um einen über die Gesamtdicke der porösen Schicht gemittelten Wert handeln, wobei die lokale Porosität entlang der Dicke der porösen Schicht variieren kann.The Porosity is hereby meant as a percentage volume fraction of Cavities defined within the porous layer be. It should be about the total thickness of the porous one Layer average value, with local porosity along the thickness of the porous layer can vary.

Vorzugsweise werden Einflussparameter während des Ätzens derart gewählt, dass die poröse Schicht als mikroporöse oder mesoporöse Schicht ausgebildet wird. Unter eine mikroporösen Schicht wird dabei nach IUPAC (International Union of Pure and Applied Chemistry) eine Schicht mit einer durchschnittlichen Porengröße von weniger als 10 nm verstanden. Bei einer mesoporösen Schicht ist die Porengröße zwischen 10 und 50 nm. Solche im Vergleich zu makroporösen Schichten kleinporigen porösen Schichten können für den Einsatz bei Schichttransferprozessen vorteilhaft sein. Einflussparameter, die auf die Art und Geschwindigkeit des Ätzvorgangs und die dabei entstehenden Poren Einfluss haben können, sind unter anderem der durch die Temperatur, die Konzentration der Ätzlösung sowie die Dotierungskonzentration des Substrates an der zu ätzenden Oberfläche.Preferably become influence parameters during the etching in such a way chosen that the porous layer as microporous or mesoporous layer is formed. Under a microporous Layer is according to IUPAC (International Union of Pure and Applied Chemistry) a layer with an average pore size less than 10 nm. In a mesoporous Layer is the pore size between 10 and 50 nm. Such small pores compared to macroporous layers porous layers can be used for be advantageous in layer transfer processes. Influencing parameters, which depends on the type and speed of the etching process and the resulting pores may have influence among other things by the temperature, the concentration of the etching solution and the doping concentration of the substrate to be etched Surface.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung weist das bereitgestellte Halbleitersubstrat einen spezifischen Widerstand von weniger als 100 mΩcm (Milliohm-Zentimeter), vorzugsweise weniger als 35 mΩcm und stärker bevorzugt weniger als 15 mΩcm auf.According to one further embodiment of the present invention the provided semiconductor substrate has a resistivity less than 100 milliohm centimeters (milliohm centimeters), preferably less than 35 mΩcm, and more preferably less than 15 mΩcm.

Es wurde beobachtet, dass abhängig von der Dotandenkonzentration des zugrunde liegenden Halbleitersubstrates nach dem Ätzen eine dickere oder dünnere bzw. gar keine kompakte quasi ungeätzte Schicht an der Oberfläche der porösen Schicht verbleiben kann. Durch diese quasi ungeätzte Schicht können vertikale, wenige Nanometer dicke Poren ähnlich wie Kanäle verlaufen, wobei diese Kanäle lateral im Vergleich mit dem Durchmesser der Kanäle weit voneinander beabstandet sind. Ätzlösung kann das Halbleitersubstrat an der Oberfläche aufgrund von Raumladungszonen kaum angreifen, sie kann aber lokal durch die Kanäle hindurch tiefer ins Innere des Substrates gelangen und dort, unterhalb der Raumladungszonen, die poröse Schicht einätzen.It was observed to be dependent on the dopant concentration the underlying semiconductor substrate after etching a thicker or thinner or no compact quasi unetched layer on the surface of the porous Layer can remain. Through this quasi-unetched layer can be similar to vertical, few nanometers thick pores how channels run, these channels being lateral in comparison with the diameter of the channels far from each other are spaced. Etching solution may be the semiconductor substrate on the surface due to space charge zones hardly attack them but can go deeper into the interior through the channels of the substrate and there, below the space charge zones, insert the porous layer.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird nach dem Ausbilden der porösen Schicht zusätzlich ein Hochtemperaturschritt bei Temperaturen oberhalb von 550°C, vorzugsweise oberhalb von 700°C und stärker bevorzugt oberhalb 800°C durchgeführt für Halbleitersubstrate aus direkten Halbleitermaterialien und oberhalb von 400°C, vorzugsweise oberhalb von 450°C und stärker bevorzugt oberhalb 550°C durchgeführt für direkten Germanium. Der Hochtemperaturschritt wird auch als „Annealing” bezeichnet.In accordance with another embodiment of the present invention, after forming the porous layer, a high temperature step is additionally performed at temperatures above 550 ° C, preferably above 700 ° C and more preferably above 800 ° C for semiconductor substrates of direct semiconductor materials and above 400 ° C , preferably above 450 ° C and more preferably above 550 ° C for direct germanium. The high temperature step is also referred to as "annealing".

Ein solcher Hochtemperaturschritt kann über eine Zeitdauer von beispielsweise 0,1 bis 120 Minuten durchgeführt werden. Mit anderen Worten kann das Substrat mit der darauf ausgebildeten porösen Schicht in einem separaten Annealing-Schritt für eine bestimmte Zeitdauer, beispielsweise etwa 30 Minuten, auf einer hohen Temperatur oberhalb von 500°C für Germanium und 700°C für direkten Halbleitermaterilien gehalten werden, beispielsweise in einer Wasserstoff- oder Argon-haltigen Atmosphäre, und erst anschließend wird in einem weiteren Prozessschritt bei noch höheren Temperaturen die Dünnschicht epitaktisch abgeschieden. Alternativ kann die Temperatur vor dem epitaktischen Abscheiden der Dünnschicht gezielt langsam erhöht werden und die Gasatmosphäre entsprechend gewählt werden, so dass sich bei dem Prozessschritt des Erzeugens der Dünnschicht mit dem Erhöhen der Temperatur bis auf die Abscheidetemperatur von beispielsweise 700°C für Germanium und 850°C für direkten Halbleitermaterialien ein entsprechender Hochtemperaturschritt automatisch mit ergibt. Es wurde beobachtet, dass es während eines solchen Hochtemperaturschritts zu einer Umformung der Struktur der porösen Schicht kommen kann. Um eine optimale Oberflächenenergie zu erreichen, können die während des Ätzens erzeugten Poren dazu neigen, sich an der Oberfläche der porösen Schicht zu schließen. Auf diese Weise kann die poröse Schicht an ihrer Oberfläche eine geschlossene Deckschicht ausbilden, die als ideale Startschicht für die später abzuscheidende Halbleiterdünnschicht dienen kann.One such a high temperature step may take over a period of time be carried out for example 0.1 to 120 minutes. In other words, the substrate with the formed thereon porous layer in a separate annealing step for a certain period of time, for example about 30 minutes, on one high temperature above 500 ° C for germanium and held at 700 ° C for direct semiconductor materials be, for example in a hydrogen or argon-containing Atmosphere, and only then becomes one further process step at even higher temperatures the Thin film epitaxially deposited. Alternatively, the temperature targeted before the epitaxial deposition of the thin film be increased slowly and the gas atmosphere accordingly be chosen so that in the process step of Producing the thin film with increasing the Temperature up to the deposition temperature of for example 700 ° C for Germanium and 850 ° C for direct semiconductor materials a corresponding high-temperature step results automatically. It was observed that during such a high temperature step come to a reshaping of the structure of the porous layer can. To achieve optimal surface energy, can the generated during the etching Pores tend to stick to the surface of the porous one Close the shift. In this way, the porous Layer on its surface a closed cover layer train as the ideal starting layer for the later can serve to be deposited semiconductor thin film.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Halbleitersubstrat nach dem Ausbilden der porösen Schicht und vor dem Abscheiden der Halbleiterdünnschicht in nicht-ätzender Flüssigkeit gespült. Als nicht-ätzende Flüssigkeit kann hierfür Wasser (H2O), vorzugsweise in hochreiner, de-ionisierter Form, verwendet werden. Durch das Spülen des Halbleitersubstrats, nachdem dieses aus der Ätzlösung entfernt wurde, kann verbleibende Ätzlösung von der Oberfläche des Halbleitersubstrats entfernt werden und somit der Ätzvorgang an der Oberfläche des Halbleitersubstrats abgebrochen werden.According to another embodiment of the present invention, after forming the porous layer and before depositing the semiconductor thin film, the semiconductor substrate is rinsed in non-caustic liquid. As a non-corrosive liquid for this purpose, water (H 2 O), preferably in highly pure, de-ionized form, can be used. By rinsing the semiconductor substrate after it has been removed from the etching solution, remaining etching solution can be removed from the surface of the semiconductor substrate and thus the etching process on the surface of the semiconductor substrate can be stopped.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird das Halbleitersubstrat während des Spülens stationär gehalten. Mit anderen Worten soll keine Relativbewegung zwischen dem Halbleitersubstrat und der zum Spülen verwendeten Flüssigkeit auftreten. Es wurde beobachtet, dass dadurch erreicht werden kann, dass zwar überschüssige Ätzlösung von der Oberfläche der porösen Schicht weggespült wird, Reste der Ätzlösung jedoch tiefer im Inneren in der porösen Schicht verbleiben und dort eine gewisse Zeit lang weiter ätzen können. Dadurch kann erreicht werden, dass die Porengröße bzw. die Porosität tiefer im Innern der porösen Schicht größer ist als an deren Oberfläche. Vorteilhafterweise kann eine ähnliche Doppelschichtstruktur erreicht werden, wie dies früher mit Hilfe des anodischen Ätzens erreicht werden konnte. Die hohe Porosität im Innern der porösen Schicht unterstützt den Vorgang des Abtrennens der Halbleiterdünnschicht, wohingegen aufgrund der niedrigen Porosität an der Oberfläche der porösen Schicht die Bildung einer qualitativ hochwertigen Halbleiterdünnschicht unterstützt werden kann.According to one another embodiment of the present invention the semiconductor substrate stationary during rinsing held. In other words, no relative movement between the Semiconductor substrate and the liquid used for rinsing occur. It has been observed that this can be achieved that while excess etching solution washed away from the surface of the porous layer However, remains of the etching solution, however, deeper inside remain in the porous layer and there a certain Continue to etch for a while. This can be achieved be that the pore size or the porosity deeper inside the porous layer larger is as at the surface. Advantageously, a similar Double layer structure can be achieved, as was the case earlier could be achieved with the help of anodic etching. The high porosity in the interior of the porous layer supports the process of separating the semiconductor thin film, whereas due to the low porosity on the surface the porous layer is the formation of a high quality Semiconductor thin film can be supported.

Es wird angemerkt, dass die Ausführungsformen, Merkmale und Vorteile der Erfindung teilweise in Bezug auf das erfindungsgemäße Herstellungsverfahren für ein Halbleiterbauelement, beispielsweise eine Solarzelle, und teilweise in Bezug auf mit Hilfe eines solchen Verfahrens herstellbare Halbleiterbauelemente bzw. Solarzellen beschrieben wurden. Ein Fachmann wird jedoch erkennen, dass, sofern dies nicht anders angegeben ist, die Ausführungsformen und Merkmale der Erfindung auch jeweils analog auf das Halbleiterbauelement/die Solarzelle bzw. das erfindungsgemäße Herstellungsverfahren übertragen werden können und umgekehrt. Insbesondere können die Merkmale der verschiedenen Ausführungsformen auch in beliebiger Weise untereinander kombiniert werden.It It is noted that the embodiments, features and Advantages of the invention in part with respect to the inventive Manufacturing method for a semiconductor device, for example a solar cell, and partly in terms of using such a solar cell Method manufacturable semiconductor devices or solar cells described were. However, a person skilled in the art will recognize that, if not otherwise stated, the embodiments and features The invention also in each case analogously to the semiconductor device / the Solar cell or transfer the inventive production process can be and vice versa. In particular, you can the features of the various embodiments also in arbitrarily combined with each other.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden dem Fachmann aus der nachfolgenden Beschreibung von beispielhaften Ausführungsformen, die jedoch nicht als die Erfindung beschränkend auszulegen ist, und unter Bezugnahme auf die begleitende Zeichnung ersichtlich.Further Features and advantages of the present invention will become apparent to those skilled in the art from the following description of exemplary embodiments, but not construed as limiting the invention is, and with reference to the accompanying drawings apparent.

1 zeigt eine Halbleiterdünnschicht, die auf einem Halbleitersubstrat abgeschieden wurde, gemäß einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens. 1 shows a semiconductor thin film deposited on a semiconductor substrate according to an embodiment of the manufacturing method of the present invention.

Die Zeichnung ist lediglich schematisch und nicht maßstabsgetreu.The Drawing is merely schematic and not to scale.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF PREFERRED EMBODIMENTS

Nachfolgend wird anhand der in 1 dargestellten Halbleiterchichtstruktur ein Grundprinzip sowie spezielle Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens beschrieben.The following is based on the in 1 illustrated semiconductor layer structure described a basic principle and specific embodiments of the manufacturing method according to the invention.

Auf einem als Halbleitersubstrat 1 dienenden einkristallinen Germanium- oder direkten Halbleiterwafer wird durch stromloses chemisches Ätzen eine poröse Schicht 3 erzeugt. Nachdem beispielsweise durch Beobachten der von der porösen Schicht 3 bewirkten Farbumschläge aufgrund der sich während des Ätzens ändernden Schichtdicke eine poröse Schicht 3 mit einer gewünschten Gesamtschichtdicke von beispielsweise 1 μm erzeugt wurde, wird das Substrat aus einer als Ätzlösung dienenden HF/HNO3/H2O-Lösung herausgenommen. Verbleibende Ätzlösung wird durch Einbringen in ein Spülbad aus de-ionisiertem, reinem Wasser, abgewaschen, wobei Reste der Ätzlösung innerhalb der Poren verbleiben können und dort weiter ätzen können. Nach einem Trockenvorgang, bei dem auch die Reste der Ätzlösung aus den Poren verdampft wurden, wird das Halbleitersubstrat 1 zusammen mit der darauf befindlichen porösen Schicht 3 einem Hochtemperaturschritt bei ca. 600°C für Germanium und 850°C für direkte Halbleitermaterialien für einige Minuten unterzogen. Dabei formt sich die poröse Schicht 3 teilweise um und bildet vorzugsweise an ihrer nach außen gerichteten Oberfläche eine geschlossene Halbleiterschicht, die als Startschicht für eine anschließend abzuscheidende Halbleiterdünnschicht 5 dienen kann.On one as a semiconductor substrate 1 monocrystalline germanium or direct semiconductor wafer becomes by electroless chemical etching a porous layer 3 generated. After, for example, by observing the of the porous layer 3 caused color changes due to the changing during the etching layer thickness, a porous layer 3 was produced with a desired total layer thickness of, for example, 1 micron, the substrate is taken out of serving as an etching HF / HNO 3 / H 2 O solution. Residual etching solution is washed off by introducing it into a rinsing bath of de-ionized, pure water, wherein residues of the etching solution can remain within the pores and can etch there further. After a drying process in which the remainder of the etching solution has also been evaporated from the pores, the semiconductor substrate becomes 1 together with the porous layer thereon 3 subjected to a high temperature step at about 600 ° C for germanium and 850 ° C for direct semiconductor materials for a few minutes. This forms the porous layer 3 partially around and preferably forms on its outwardly facing surface a closed semiconductor layer, which serves as a starting layer for a subsequently deposited semiconductor thin film 5 can serve.

In einer geeigneten Lösung chemisch geätzte Halbleiterscheiben zeigen eine 0,1 μm bis 2 μm dicke poröse Schicht, die es in Kombination mit einem geeigneten Epitaxieprozess erlaubt, eine monokristalline geschlossene Halbleiterdünnschicht aus Germanium oder einem direkten Halbleiter auf Flächen von mindestens 4''-Substraten abzulösen.In a suitable solution chemically etched semiconductor wafers show a 0.1 microns to 2 microns thick porous Layer it in combination with a suitable epitaxy process allows a monocrystalline closed semiconductor thin film from germanium or a direct semiconductor on surfaces of at least 4 '' - substrates to replace.

In Abhängigkeit von der Dotierkonzentration ist auf der Oberfläche der porösen Halbleiterschicht eine dickere oder dünnere oder keine kompakte ungeätzte Halbleiterschicht erkennbar. Beispielsweise kann sich unter einer ca. 50 nm dicken kompakten Schicht an der Oberfläche eine poröse Schicht befinden. Die poröse Schicht kann ca. 1,5 μm dick sein und eine höhere Porosität besitzen als die oberflächennahe Schicht. Porositätsmessungen mittels Wiegen ergaben an Beispielen eine Porosität von 20%. Dieser Wert ist als Mittelwert für beide Schichten zu sehen. Beobachtungen an Beispielen haben ergeben, dass die oberflächennahe Schicht vertikale, wenige Nanometer große Poren besitzt, durch die die Ätzlösung in die unteren Schichten gelangt. Die oberflächennahe Schicht kann sich also strukturell von der unterliegenden porösen Schicht unterscheiden. Auch wenn die Probe nicht rotiert, sondern nur in die Lösung getaucht wird, kann sich die beschriebene oberflächennahe Schicht ausbilden.In Dependence on the doping concentration is on the surface the porous semiconductor layer is a thicker or thinner or no compact unetched semiconductor layer recognizable. For example, under a 50 nm thick compact layer on the surface are a porous layer. The porous layer may be about 1.5 microns thick and have a higher porosity than the near-surface Layer. Porosity measurements by weighing showed Examples a porosity of 20%. This value is as See average for both layers. observations Examples have shown that the near-surface layer vertical, few nanometers large pores, through which passes the etching solution into the lower layers. The near-surface layer can therefore be structurally differ from the underlying porous layer. Also if the sample does not rotate, but only in the solution is dipped, the described near-surface Train shift.

Ein weiterer Effekt hat sich gezeigt, wenn die Probe anstatt der Spülung mit der Brause aus de-ionisiertem Wasser einfach in ein mit de-ionisiertem Wasser gefülltes Spülglas gestellt wird. Nach einigen Minuten bis Stunden werden an der Oberfläche haftende Bläschen sichtbar. Vermutlich schreitet der Ätzprozess fort, da sich noch Ätzlösung in der porösen Schicht befindet. Die Porosität der unteren Schicht scheint direkt unter der oberflächennahen Schicht lokal stark erhöht. Messungen ergaben eine erhöhte mittlere Porosität von 27% nach Lagerung in DI-Wasser. Die lokale Porosität direkt unter der oberflächennahen Schicht ist vermutlich weitaus höher. Dafür spricht die Beobachtung, dass sich nach über vier Tagen Lagerung in de-ionisiertem Wasser die dünne oberflächennahe Schicht teilweise ablöst.One Another effect has been shown when the sample instead of the rinse with the shower of de-ionised water simply in one with de-ionised water filled rinsing glass is placed. After a few minutes until hours become surface sticking bubbles visible, noticeable. Presumably, the etching process proceeds because still etching solution in the porous layer located. The porosity of the lower layer seems direct locally strongly increased under the near-surface layer. Measurements showed an increased mean porosity of 27% after storage in DI water. The local porosity just below the near-surface layer is probably much higher. This is supported by the observation that after over four days of storage in de-ionized Water the thin shallow layer partially replaces.

Nachfolgend werden zwei konkrete Ausführungsbeispiele beschrieben.following Two concrete embodiments will be described.

Beispiel 1example 1

Ein stark dotierter p-Typ-Germanium-Wafer mit einer Größe von 4 Inch (ca. 10 cm) und mit einem spezifischen Widerstand von weniger als 15 mΩcm wird in einer Lösung von HF:HNO3:H2O:Essigsäure geätzt. Zum Vergleich wird ein auch schwächer dotierter p-Typ-Germanium-Wafer mit einem spezifischen Widerstand von zwischen 20 und 35 mΩcm in einer entsprechenden Lösung. Während des Ätzvorgangs wird der Wafer in geneigter Position mit 40–80 Umdrehungen pro Minute rotiert, es kann aber ebenso die Ätzlösung über den Wafer bewegt werden. Interferenzen auf der porösen Oberfläche in Abhängigkeit der Dicke der porösen Schicht und der Porosität erzeugen einen Farbeindruck. Die Schichtdicke und die Porosität können, unter Berücksichtigung des Brechungsindex, durch die Anzahl der Farbumschlage oder die Ätzdauer bestimmt werden. Typische Werte sind hier einige wenige, beispielsweise weniger als 10, Farbumschläge und Ätzdauern von 15–25 Minuten. Die resultierende Porosität liegt zwischen 30% und 60% für -den stärker dotierten Wafer. Die Porosität des schwacher dotierten Wafers liegt darunter. Die Dicke der kompakten Schicht ist durch die Dotierkonzentration der Substratwafer einstellbar, je höher die Dotierung desto geringer die Dicke der kompakten Schicht.A heavily doped p-type germanium wafer having a size of 4 inches (about 10 cm) and a resistivity of less than 15 mΩcm is etched in a solution of HF: HNO 3 : H 2 O: acetic acid. For comparison, a weaker doped p-type germanium wafer with a resistivity of between 20 and 35 mΩcm in a corresponding solution. During the etching process, the wafer is rotated in an inclined position at 40-80 revolutions per minute, but it is also possible to move the etching solution over the wafer. Interferences on the porous surface depending on the thickness of the porous layer and the porosity produce a color impression. The layer thickness and the porosity, taking into account the refractive index, can be determined by the number of color changes or the etching time. Typical values here are a few, for example less than 10, color changes and etches of 15-25 minutes. The resulting porosity is between 30% and 60% for the more heavily doped wafer. The porosity of the weakly doped wafer is below. The thickness of the compact layer is adjustable by the doping concentration of the substrate wafer, the higher the doping, the lower the thickness of the compact layer.

Beispiel 2Example 2

Ein p-Typ-Germanium-Wafer von zwischen 10–20 mΩcm und ein p-Typ-Galliumarsenid-Wafer mit einem spezifischen Wiederstand unter 10 mΩcm werden in einer Lösung von HF:HNO3:H2O:Essigsäure geätzt. Während des Ätzvorgangs werden die Wafer in geneigter Position mit 40–80 Umdrehungen pro Minute rotiert, es kann aber ebenso die Ätzlösung über die Wafer bewegt werden. Interferenzen auf der porösen Oberfläche in Abhängigkeit der Dicke der porösen Schicht und der Porosität erzeugen einen Farbeindruck. Typische Werte sind hier Ätzdauern von 15–25 Minuten. Die resultierende Porosität liegt bei nur 20%–50% für Germanium und 10%–40% bei Galliumarsenid. Die Dicke der kompakten Schicht ist durch die Dotierkonzentration der Substratwafer einstellbar, je höher die Dotierung desto geringer die Dicke der kompakten Schicht. Legt man nun den geätzten Wafer in ein Wasserbad so erhöht sich die Porosität unter der kompakten Schicht. Somit könnte durch entsprechend langes Lagern der geätzten Probe im Wasser ein Ablösen der kompakten Schicht und eventuell einer darauf aufgebrachten Schicht erzielt werden.A p-type germanium wafer of between 10-20 mΩcm and a p-type gallium arsenide wafer having a resistivity below 10 mΩcm are etched in a solution of HF: HNO 3 : H 2 O: acetic acid. During the etching process, the wafers are rotated in an inclined position at 40-80 revolutions per minute, but it is also possible to move the etching solution over the wafers. Interferences on the porous surface depending on the thickness of the porous layer and the porosity produce a color impression. Typical values here are etching times of 15-25 minutes. The resulting porosity is only 20% -50% for germanium and 10% -40% for gallium arsenide. The thickness of the compact layer is determined by the doping concentration of the substrate wafer adjustable, the higher the doping, the lower the thickness of the compact layer. If one then places the etched wafer in a water bath, the porosity under the compact layer increases. Thus, by adequately storing the etched sample in the water, peeling of the compact layer and possibly a layer applied thereto could be achieved.

Abschließend wird darauf hingewiesen, dass die Begriffe „umfassen”, „aufweisen” etc. das Vorhandensein weiterer Elemente nicht ausschließen. Der Begriff „ein” schließt auch das Vorhandensein einer Mehrzahl von Gegenständen nicht aus. Die Bezugszeichen in den Ansprüchen dienen lediglich der besseren Lesbarkeit und sollen den Schutzbereich der Ansprüche in keiner Weise einschränken.Finally It is pointed out that the terms "include", "comprise" etc. do not rule out the presence of other elements. The term "a" also includes the presence a plurality of objects are not enough. The reference numerals in the claims are only for better readability and are not intended to limit the scope of the claims in any way limit.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - DE 19730975 A1 [0008] DE 19730975 A1 [0008]
  • - US 6645833 [0008] - US 6645833 [0008]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • - R. Brendel in Solar Energy, 77, 2004, 969–982 [0008] R. Brendel in Solar Energy, 77, 2004, 969-982 [0008]

Claims (13)

Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht (5), wobei das Verfahren aufweist: Bereitstellen eines Halbleitersubstrats (1) aus einem direkten Halbleitermaterial oder aus Germanium; Ausbilden einer porösen Schicht (3) an einer Oberfläche des Halbleitersubstrates (1); Abscheiden einer Halbleiterdünnschicht (5) auf der porösen Schicht (3); und Abtrennen der Halbleiterdünnschicht (5) von dem Halbleitersubstrat (1), wobei die poröse Schicht (3) als Sollbruchstelle dient, dadurch gekennzeichnet, dass die poröse Schicht (3) durch stromloses chemisches Ätzen des Halbleitersubstrates (1) ausgebildet wird.Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film ( 5 ), the method comprising: providing a semiconductor substrate ( 1 ) of a direct semiconductor material or of germanium; Forming a porous layer ( 3 ) on a surface of the semiconductor substrate ( 1 ); Depositing a semiconductor thin film ( 5 ) on the porous layer ( 3 ); and separating the semiconductor thin film ( 5 ) of the semiconductor substrate ( 1 ), wherein the porous layer ( 3 ) serves as a predetermined breaking point, characterized in that the porous layer ( 3 ) by electroless chemical etching of the semiconductor substrate ( 1 ) is formed. Verfahren nach Anspruch 1, wobei das stromlose chemische Ätzen in einer flüssigen Ätzlösung durchgeführt wird, die ein Oxidationsmittel zum teilweisen Aufoxidieren der Oberfläche des Halbleitersubstrates und ein Ätzmittel zum Abätzen des oxidierten Halbleitermaterials aufweist.The method of claim 1, wherein the electroless chemical etching carried out in a liquid etching solution which is an oxidizing agent for partially oxidizing the surface of the semiconductor substrate and an etchant for etching of the oxidized semiconductor material. Verfahren nach Anspruch 2, wobei das Halbleitersubstrat und die Ätzlösung während des Ätzens relativ zu einander bewegt werden.The method of claim 2, wherein the semiconductor substrate and the etching solution during the etching relative to be moved to each other. Verfahren nach Anspruch 3, wobei das Halbleitersubstrat während des Ätzens in der Ätzlösung in vertikal geneigter Stellung rotiert wird.The method of claim 3, wherein the semiconductor substrate during the etching in the etching solution is rotated in a vertically inclined position. Verfahren nach einem der Ansprüche 2 bis 4, wobei der Ätzlösung ein Benetzungsmittel beigefügt ist.Method according to one of claims 2 to 4, wherein the etching solution is added to a wetting agent. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine Temperatur der Ätzlösung während des stromlosen Ätzens gezielt variiert wird.Method according to one of claims 1 to 5, wherein a temperature of the etching solution during the electroless etching is selectively varied. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine Zusammensetzung der Ätzlösung während des stromlosen Ätzens gezielt variiert wird.Method according to one of claims 1 to 6, wherein a composition of the etching solution during the electroless etching is selectively varied. Verfahren nach einem der Ansprüche 1 bis 7, wobei die poröse Schicht mit einer Dicke von mindestens 0,05 μm, vorzugsweise mindestens 0,4 μm ausgebildet wird.Method according to one of claims 1 to 7, wherein the porous layer having a thickness of at least 0.05 microns, preferably at least 0.4 microns formed becomes. Verfahren nach einem der Ansprüche 1 bis 8, wobei die poröse Schicht mit einer Porosität von zwischen 10% und 80%, vorzugsweise zwischen 30% und 50% ausgebildet wird.Method according to one of claims 1 to 8, wherein the porous layer having a porosity of between 10% and 80%, preferably between 30% and 50% becomes. Verfahren nach einem der Ansprüche 1 bis 9, wobei das bereitgestellte Halbleitersubstrat einen spezifischen Widerstand von weniger als 100 Milliohm-Zentimeter aufweist.Method according to one of claims 1 to 9, wherein the provided semiconductor substrate has a specific Resistance of less than 100 milliohm centimeters. Verfahren nach einem der Ansprüche 1 bis 10, wobei nach dem Ausbilden der porösen Schicht zusätzlich ein Hochtemperaturschritt bei Temperaturen oberhalb von 400°C, vorzugsweise oberhalb von 450°C und stärker bevorzugt oberhalb von 550°C durchgeführt wird.Method according to one of claims 1 to 10, wherein after forming the porous layer in addition a high-temperature step at temperatures above 400 ° C, preferably above 450 ° C and more preferably above 550 ° C is performed. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Halbleitersubstrat nach dem Ausbilden der porösen Schicht und vor dem Abscheiden der Halbleiterdünnschicht in nicht-ätzender Flüssigkeit gespült wird.Method according to one of claims 1 to 11, wherein the semiconductor substrate after forming the porous Layer and before the deposition of the semiconductor thin film rinsed in non-corrosive liquid becomes. Verfahren nach Anspruch 12, wobei das Halbleitersubstrat während des Spülens stationär gehalten wird.The method of claim 12, wherein the semiconductor substrate kept stationary during rinsing becomes.
DE102009018773A 2009-04-24 2009-04-24 Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium Ceased DE102009018773A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009018773A DE102009018773A1 (en) 2009-04-24 2009-04-24 Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium
PCT/EP2010/055551 WO2010122168A2 (en) 2009-04-24 2010-04-26 Method for producing a semiconductor element, in particular a solar cell, based on a semiconductor thin layer having a direct semiconductor or germanium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009018773A DE102009018773A1 (en) 2009-04-24 2009-04-24 Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium

Publications (1)

Publication Number Publication Date
DE102009018773A1 true DE102009018773A1 (en) 2010-10-28

Family

ID=42779716

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009018773A Ceased DE102009018773A1 (en) 2009-04-24 2009-04-24 Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium

Country Status (2)

Country Link
DE (1) DE102009018773A1 (en)
WO (1) WO2010122168A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002649A1 (en) * 2011-01-13 2012-07-19 Martin-Luther-Universität Halle-Wittenberg Optoelectronic semiconductor component e.g. photovoltaic cell, for converting incoming optical radiation into electrical energy, has substrate provided with sides and pores, and material arranged in pores

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730975A1 (en) 1997-06-30 1999-01-07 Max Planck Gesellschaft Porous material especially single crystal silicon layer production
WO2000045426A1 (en) * 1999-01-27 2000-08-03 Interuniversitaire Microelektronicacentrum Vzw Method for fabricating thin film semiconductor devices
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622363B2 (en) * 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730975A1 (en) 1997-06-30 1999-01-07 Max Planck Gesellschaft Porous material especially single crystal silicon layer production
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
WO2000045426A1 (en) * 1999-01-27 2000-08-03 Interuniversitaire Microelektronicacentrum Vzw Method for fabricating thin film semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Brendel, R.: Thin-film crystalline silicon mini-modules using porous Si for layer transfer. In: Solar Energy, Vol. 77, 2004, No. 6, S. 969-982.-ISSN 0038-092X *
R. Brendel in Solar Energy, 77, 2004, 969-982

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002649A1 (en) * 2011-01-13 2012-07-19 Martin-Luther-Universität Halle-Wittenberg Optoelectronic semiconductor component e.g. photovoltaic cell, for converting incoming optical radiation into electrical energy, has substrate provided with sides and pores, and material arranged in pores

Also Published As

Publication number Publication date
WO2010122168A3 (en) 2011-11-10
WO2010122168A2 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
DE102015120879A1 (en) Process for producing a silicon-based porous electrode for a battery, in particular a lithium-ion battery
DE102012102745A1 (en) Process for producing a solar cell and solar cell
EP2491577B1 (en) Method for forming a dopant profile
DE102011102594A1 (en) Structured monocrystal
DE102008048498A1 (en) Method for producing a semiconductor component, in particular a solar cell, based on a thin silicon layer
DE112015005529T5 (en) Method for producing a substrate for a solar cell and substrate for a solar cell
EP2823505B1 (en) Method for producing a doped region in a semiconductor layer
DE102009018773A1 (en) Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor or with germanium
DE112017004982B4 (en) Solar cells with differentiated p-type and n-type region architectures
DE102009004560B3 (en) Method for producing a semiconductor component, in particular a solar cell, based on a germanium thin film
DE102018251777A1 (en) Chemical polishing of solar cell surfaces and resulting structures
DE102010020557A1 (en) Method for producing a single-contact solar cell from a silicon semiconductor substrate
DE102009004559A1 (en) Method for producing a semiconductor component, in particular a solar cell, based on a semiconductor thin film with a direct semiconductor material
WO2013027123A1 (en) Method for producing periodic crystalline silicon nanostructures
EP0993029A2 (en) Process for the fabrication of crystalline semiconductor layers
DE102004011394B3 (en) Rapidly growing pores are formed in n-type silicon by applying seeds, etching using a weakly oxidising electrolyte, and primary seed nucleation
WO2022218905A1 (en) Method of preparing a germanium substrate and germanium substrate structure for epitaxial growth of a germanium layer
WO2006131177A2 (en) Method for producing seed layers for depositing semiconductor material
WO2011141142A1 (en) Semiconductor component comprising defect-rich layer for optimally contacting emitters, and method for the production thereof
DE102016222175A1 (en) Method for applying carrier-selective contacts to solar cells
DE102009053262A1 (en) A method for forming thin semiconductor layer substrates and method for producing a semiconductor device, in particular a solar cell, with such a semiconductor layer substrate
DE102011051606B4 (en) Method for forming a dopant profile
DE10347401B4 (en) Photovoltaic solar cell with metallic nanoemitters and method of manufacture
DE102010037321A1 (en) Formation of doped surface of plate-shaped wafer or semiconductor device involves applying phosphorus dopant source, forming primary doped surface, removing dopant source and crystallized precipitate, and forming secondary doped surface
DE19802131A1 (en) Production of a monocrystalline layer for semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130405

R082 Change of representative

Representative=s name: QIP PATENTANWAELTE, DR. KUEHN & PARTNER MBB, DE