DE102009033313A1 - Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern - Google Patents

Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern Download PDF

Info

Publication number
DE102009033313A1
DE102009033313A1 DE102009033313A DE102009033313A DE102009033313A1 DE 102009033313 A1 DE102009033313 A1 DE 102009033313A1 DE 102009033313 A DE102009033313 A DE 102009033313A DE 102009033313 A DE102009033313 A DE 102009033313A DE 102009033313 A1 DE102009033313 A1 DE 102009033313A1
Authority
DE
Germany
Prior art keywords
mesa
doping
net concentration
semiconductor layer
gradient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009033313A
Other languages
English (en)
Inventor
Joseph A. Yedinak
Mark L. Rinehimer
Thomas E. Grebs
John L. Benjamin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE102009033313A1 publication Critical patent/DE102009033313A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Abstract

Es werden Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen offenbart. Eine beispielhafte Ausführungsform umfasst eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten Fläche, einer zweiten Fläche und einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts der Halbleiterschicht. Der Abschnitt mit Gradient ist benachbart zu der Oberfläche der Halbleiterschicht angeordnet, und der Wert der Nettokonzentration der Dotierung mit Gradient darin verringert sich mit der Distanz zu der Oberfläche der Halbleiterschicht. Die beispielhafte Vorrichtung umfasst auch eine Elektrode, die an der ersten Fläche der Halbleiterschicht und benachbart zu dem Abschnitt mit Gradient angeordnet ist.

Description

  • HINTERGRUND
  • Der vorliegende Gegenstand bezieht sich allgemein auf die Halbleitertechnologie und insbesondere auf Leistungshalbleitervorrichtungen und Verfahren zum Herstellen dieser.
  • Elektroden-Halbleiter-Gleichrichter umfassen eine breite Spanne von Halbleitervorrichtungen, die eine leitende Elektrodenschicht aufweisen, die eine Halbleiterschicht kontaktiert, um einen elektrischen Übergang zwischen den beiden Materialien auszubilden, der eine asymmetrische Strom-Spannungs-Eigenschaft aufweist. Eine typische asymmetrische Strom-Spannungs-Eigenschaft weist einen größeren Betrag an Stromleitung für eine Spannungsausrichtung (z. B. ”in Durchlassrichtung vorgespannte” Spannung) auf als für eine andere Spannungsausrichtung (z. B. ”in Sperrrichtung vorgespannte” Spannung). Ein Beispiel eines Elektroden-Halbleiter-Gleichrichters ist eine Schottky-Diode. Es existieren auch andere Typen von Elektroden-Halbleiter-Gleichrichtern.
  • ZUSAMMENFASSUNG
  • Als Teil des Herstellens des vorliegenden Gegenstands fanden die Anmelder heraus, dass die elektrischen Eigenschaften von Elektroden-Halbleiter-Gleichrichtern über dem Halbleiter-Wafer und zwischen Losen von Halbleiter-Wafern stark abweichen können, wenn bestimmte Elektrodenmaterialien verwendet werden. Die Anmelder fanden auch heraus, dass diese großen Abweichungen auf die relativ große Oberflächenrauhigkeit zurückzuführen sind, die durch die Elektrodenausbildungsprozesse verursacht wird.
  • Die Anmelder fanden heraus, dass die obigen Abweichungen der elektrischen Eigenschaften erheblich reduziert werden können, indem die Nettokonzentration der Dotierung in dem Halbleitermaterial benachbart zu der Elektrode (z. B. in der Nähe dieser oder nahe bei dieser, jedoch nicht notwendigerweise diese berührend) mit einem Gradienten versehen wird, so dass sich der Konzentrationswert mit der Distanz zu der Elektrode verringert. Bei einer typischen Ausführungsform kann das Gebiet mit Gradient innerhalb eines halben Mikrometers von der Elektrode angeordnet sein. Bei einer typischen Ausführungsform, bei der benachbart zu der Elektrode ein Abschirmungsgraben angeordnet ist, kann das Gebiet mit Gradient innerhalb einer Distanz zu der Elektrode angeordnet sein, wobei die Distanz die größere von einem halben Mikrometer und der Hälfte der Tiefe des Abschirmungsgrabens ist. Bei Schottky-Dioden-Ausführungsformen gemäß der vorliegenden Erfindung ist die Nettokonzentration der Dotierung in dem Halbleitermaterial benachbart zu der Elektrode ausreichend gering, um die Ausbildung eines ohmschen Kontakts zu verhindern.
  • Eine beispielhafte Ausführungsform bezieht sich auf eine Halbleitervorrichtung, die breit umfasst: eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten Fläche, einer zweiten Fläche und einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts der Halbleiterschicht, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der Oberfläche der Halbleiterschicht verringert; und eine Elektrode, die an der ersten Fläche der Halbleiterschicht und benachbart zu dem Abschnitt der Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp angeordnet ist.
  • Bei einer weiteren beispielhaften Ausführungsform der vorherigen beispielhaften Ausführungsform befindet sich der Abschnitt der Nettokonzentration der Dotierung mit Gradient innerhalb eines halben Mikrometers von der Oberfläche der Halbleiterschicht oder innerhalb der Hälfte der Höhe der Mesa (wenn eine Mesa vorhanden ist) oder innerhalb des größeren dieser beiden Werte.
  • Eine weitere beispielhafte Ausführungsform richtet sich auf das Ausbilden einer Halbleitervorrichtung, das breit umfasst, dass ein Mesa-Gebiet eines Halbleitermaterials mit einer Oberfläche und ein Abschnitt einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp benachbart zu der Oberfläche ausgebildet werden, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient darin mit der Distanz zu der Oberfläche des Mesa-Gebiets verringert; und eine Kontaktelektrode an der Oberfläche des Mesa-Gebiets ausgebildet wird.
  • Bei einer weiteren beispielhaften Ausführungsform der vorherigen beispielhaften Ausführungsform befindet sich der Abschnitt der Nettokonzentration der Dotierung mit Gradient innerhalb eines halben Mikrometers von der Oberfläche der Halbleiterschicht oder innerhalb der Hälfte der Höhe der Mesa oder innerhalb des größeren dieser beiden Werte.
  • Weitere beispielhafte Ausführungsformen richten sich auf Grabenabschirmungsvorrichtungen und Verfahren zum Herstellen solcher Vorrichtungen. Eine beispielhafte Ausführungsform solch einer Vorrichtung umfasst: eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten Fläche, einer zweiten Fläche und einem Mesa-Gebiet, wobei das Mesa-Gebiet eine Oberfläche benachbart zu der ersten Fläche der Schicht und eine Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines ersten Abschnitts des Mesa-Gebiets aufweist, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der Oberfläche des Mesa-Gebiets verringert; eine Grabenelektrode, die sich in der Halbleiterschicht und benachbart zu dem Mesa-Gebiet erstreckt, wobei der Graben eine darin angeordnete elektrisch isolierte Elektrode aufweist und sich von der ersten Fläche der Halbleiterschicht in Richtung der zweiten Fläche der Halbleiterschicht zu einer ersten Tiefe unter der ersten Fläche der Schicht hin erstreckt; eine zweite Elektrode, die an der Oberfläche des Mesa-Gebiets angeordnet ist; eine dritte Elektrode, die elektrisch mit der Halbleiterschicht gekoppelt ist; und wobei der erste Abschnitt innerhalb einer ersten Distanz zu der Oberfläche der Halbleiterschicht angeordnet ist, wobei die erste Distanz die größere von einem halben Mikrometer und der Hälfte der ersten Tiefe ist. Die zweite Elektrode kann einen Schottky-Kontakt und/oder einen Silizidkontakt umfassen.
  • Eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Grabenabschirmungsvorrichtung umfasst, dass ein Gebiet einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts einer Halbleiterschicht ausgebildet wird, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der ersten Fläche der Halbleiterschicht verringert; eine oder mehrere elektrisch isolierte Grabenelektroden in der Halbleiterschicht an der ersten Fläche hiervon ausgebildet werden, um ein Mesa-Gebiet in der Halbleiterschicht an der ersten Fläche hiervon zu definieren, wobei das Mesa-Gebiet eine Oberfläche an der ersten Fläche der Halbleiterschicht aufweist; und eine Kontaktelektrode an der Oberfläche mindestens einer Mesa ausgebildet wird.
  • Diese und andere Ausführungsformen werden in der detaillierten Beschreibung in Bezug auf die Figuren ausführlich beschrieben.
  • Verschiedene Aspekte der hierin offenbarten beispielhaften Ausführungsformen können allein oder in Kombination verwendet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Darstellung eines Querschnittsmikroskopbilds eines Abtastelektronenmikroskops (SEM) einer Vergleichs-Grabenabschirmungs-Schottky-Diode.
  • 2 zeigt einen Querschnitt einer beispielhaften Grabenabschirmungs-Schottky-Dioden-Vorrichtung gemäß dem vorliegenden Gegenstand.
  • 3 zeigt einen Graph der Profile einer Nettokonzentration der n-Dotierung und der Profile eines elektrischen Felds für eine Vergleichsvorrichtung und zwei beispielhafte Realisierungen einer beispielhaften Vorrichtung gemäß dem vorliegenden Gegenstand, wobei eine erste Halbleitermenge durch einen Kontaktausbildungsprozess eingenommen wird.
  • 4 zeigt einen Graph der Profile einer Nettokonzentration der n-Dotierung und der Profile eines elektrischen Felds für eine Vergleichsvorrichtung und zwei beispielhafte Realisierungen einer beispielhaften Vorrichtung gemäß dem vorliegenden Gegenstand, wobei eine zwei te Halbleitermenge durch einen Kontaktausbildungsprozess eingenommen wird.
  • 5 ist ein Graph eines Sperrspannungsleckstroms bei einer Temperatur von 25°C für eine Vergleichsvorrichtung und zwei beispielhafte Realisierungen einer beispielhaften Vorrichtung gemäß dem vorliegenden Gegenstand, dargestellt als Funktion der durch einen Kontaktausbildungsprozess eingenommenen Halbleitermenge.
  • 6 ist ein Graph eines Sperrspannungsleckstroms bei einer Temperatur von 200°C für eine Vergleichsvorrichtung und zwei beispielhafte Realisierungen einer beispielhaften Vorrichtung gemäß dem vorliegenden Gegenstand, dargestellt als Funktion der durch einen Kontaktausbildungsprozess eingenommenen Halbleitermenge.
  • 7 ist ein Graph einer Durchlassspannung bei einer hohen Stromdichte und einer Temperatur von 25°C für eine Vergleichsvorrichtung und zwei beispielhafte Realisierungen einer beispielhaften Vorrichtung gemäß dem vorliegenden Gegenstand, dargestellt als Funktion der durch einen Kontaktausbildungsprozess eingenommenen Halbleitermenge.
  • 8 zeigt einen Graph des Profils einer Nettokonzentration der n-Dotierung für eine dritte beispielhafte Realisierung einer beispielhaften Vorrichtung gemäß dem vor liegenden Gegenstand, wobei eine erste Halbleitermenge durch einen Kontaktausbildungsprozess eingenommen wird.
  • 9 zeigt ein Flussdiagramm eines beispielhaften Verfahrens gemäß dem vorliegenden Gegenstand.
  • 10 zeigt ein Flussdiagramm eines weiteren beispielhaften Verfahrens gemäß dem vorliegenden Gegenstand.
  • DETAILLIERTE BESCHREIBUNG
  • Die Techniken gemäß dem vorliegenden Gegenstand werden hierin nachfolgend in Bezug auf die begleitenden Zeichnungen, in denen beispielhafte Ausführungsformen des vorliegenden Gegenstands gezeigt sind, ausführlicher beschrieben. Der vorliegende Gegenstand kann jedoch auf verschiedene Arten ausgeführt sein und sollte nicht als Einschränkung für die hierin ausgeführten Ausführungsformen betrachtet werden. Vielmehr werden diese Ausführungsformen so bereitgestellt, dass diese Offenbarung vollständig und komplett ist und den Schutzumfang des vorliegenden Gegenstands einem Fachmann vollständig vermittelt. In den Zeichnungen können die Dicken von Schichten und Gebieten zu Klarheitszwecken übertrieben sein. In der Beschreibung werden die gleichen Bezugszeichen verwendet, um die gleichen Elemente zu bezeichnen.
  • Es ist zu verstehen, dass, wenn ein Element, wie beispielsweise eine Schicht, ein Gebiet, eine Elektrode etc., als ”über”, ”an”, ”verbunden mit”, ”gekoppelt mit”, ”elektrisch gekoppelt mit” etc. einem anderen Element bezeichnet ist, es sich direkt über oder an dem anderen Element befinden oder direkt mit diesem verbunden oder gekoppelt sein kann, oder Zwi schenelemente vorhanden sein können. Im Gegensatz dazu sind keine Zwischenelemente vorhanden, wenn ein Element als ”direkt an”, ”direkt verbunden mit”, ”direkt gekoppelt mit”, ”direkt elektrisch verbunden mit”, etc. einem anderen Element bezeichnet ist. Es sei angemerkt, dass die Ansprüche der Anmeldung geändert sein können, um beispielhafte Beziehungen, die in der Beschreibung beschrieben oder in den Figuren gezeigt sind, wiederzugeben, wobei die Unterstützung dieser durch die ursprüngliche Anmeldung bereitgestellt ist. Räumlich relative Begriffe, wie beispielsweise ”über”, ”unter”, ”oberhalb”, ”unterhalb”, ”obere(r/s)”, ”untere(r/s)”, ”vorne”, ”hinten”, ”rechts”, ”links” und dergleichen können hierin zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element/anderen Elementen oder einem anderen Merkmal/anderen Merkmalen wie in den Figuren dargestellt zu beschreiben. Es ist zu verstehen, dass die räumlich relativen Begriffe zusätzlich zu der in den Figuren gezeigten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, wären Elemente, die als ”unter” oder ”unterhalb” anderer Elemente oder Merkmale beschrieben sind, dann ”über” oder ”oberhalb” der anderen Elemente oder Merkmale ausgerichtet. Somit kann der beispielhafte Begriff ”oberhalb” sowohl eine Ausrichtung oberhalb als auch unterhalb umfassen.
  • Die hierin verwendeten Begriffe dienen Erläuterungszwecken und sollten nicht als die Bedeutung oder den Schutzumfang des vorliegenden Gegenstands einschränkend betrachtet werden. Wie in dieser Beschreibung verwendet, kann eine Singularform, wenn hinsichtlich des Kontexts nicht eindeutig ein bestimmter Fall angegeben ist, eine Pluralform umfassen. Auch definieren die Ausdrücke ”umfassen” und/oder ”umfassend”, die in dieser Beschreibung verwendet werden, weder die erwähnten Formen, Anzahlen, Schritte, Aktionen, Operationen, Mitglieder, Elemente und/oder Gruppen dieser, noch schließen sie das Vorhandensein oder den Zusatz einer oder mehrerer anderer Formen, Anzahlen, Schritte, Operationen, Mitglieder, Elemente und/oder Gruppen dieser oder einen Zusatz dieser aus. Der hierin verwendete Ausdruck ”und/oder” umfasst beliebige und alle Kombinationen eines oder mehrerer der zugehörigen aufgelisteten Elemente. Wie hierin verwendet, werden Ordnungsbegriffe, wie beispielsweise ”erste(r/s)”, ”zweite(r/s)” etc. verwendet, um verschiedene Elemente zu beschreiben und ein Element von einem anderen Element zu unterscheiden. Es ist zu verstehen, dass die Elemente nicht durch diese Ordnungsbegriffe definiert sind. Somit kann sich ein erstes Element, das beschrieben wird, auch auf ein zweites Element beziehen, ohne von dem Schutzumfang des vorliegenden Gegenstands abzuweichen.
  • Wie es in der Halbleitertechnik bekannt ist, gibt es n-leitende Dotiermittel (z. B. Arsen, Phosphor), die in ein Halbleitergebiet implantiert, diffundiert oder aufgewachsen werden können, um es n-leitend zu machen, und gibt es p-leitende Dotiermittel (z. B. Bor), die in ein Halbleitergebiet implantiert, diffundiert oder aufgewachsen werden können, um das Gebiet p-leitend zu machen. Bei vielen Vorrichtungsherstellungsprozessen ist es üblich, ein n-leitendes Dotiermittel in ein existierendes p-leitendes Gebiet zu implantieren oder zu diffundieren, um ein Subgebiet herzustellen, das n-leitend ist. In diesem n-leitenden Subgebiet übersteigt die Konzentration des n-leitenden Dotiermittels die Konzentration des p-leitenden Dotiermittels. In diesem Subgebiet gibt es eine ”Netto”-Konzentration der n-Dotierung, die gleich der Konzentration des eingeführten n-leitenden Dotiermittels minus der Konzentration des existierenden p-leitenden Dotiermittels ist. Ein wesentlicher Teil der elektrischen Eigenschaften des n-leitenden Subgebiets steht mit der Nettokonzentration der n-Dotierung (anstatt der Konzentration des eingeführten n-leitenden Dotiermittels) in Beziehung, und aus diesem Grund wird in der Halbleitertechnik zwischen Nettokonzentration und eingeführter Konzentration unterschieden. Andere Gebiete einer Vorrichtung können mit einem einzelnen Typ von Dotiermittel, das während der Ausbildung in die Gebiete eingeführt wird, ausgebildet werden, wobei die ”Netto”-Dotierungskonzentration in diesem Fall gleich der Konzentration der eingeführten Dotierung ist. Brutto- und Nettodotierungskonzentrationen können hierin mit Einheiten von Brutto- oder Netto-Dotiermittelatomen pro Kubikzentimeter spezifiziert werden, die hierin beide mit cm–3 abgekürzt sind.
  • 1 zeigt eine Darstellung eines Querschnittsmikroskopbilds eines Abtastelektronenmikroskops (SEM) einer Vergleichs-Grabenabschirmungs-Schottky-Diode 1. Die Halbleitervorrichtung 1 umfasst ein n+-dotiertes Netto-Substrat 5, eine an dem Substrat 5 angeordnete n-leitende Halbleiterschicht 10, mehrere elektrisch isolierte Grabenelektroden bzw. Trench-Elektroden 30, die an der Oberfläche der Halbleiterschicht 10 angeordnet sind, und mehrere Halbleiter-Mesa-Gebiete 20, die zwischen den Grabenelektroden 30 angeordnet sind. Eine Grabenelektrode 30 kann eine mittlere leitende Polysiliziumelektrode 32 und eine äußere elektrisch isolierende Oxidschicht 34 umfassen. Die Vorrichtung 1 umfasst ferner eine an den Oberflächen der Polysiliziumelektroden 32 und Mesas 20 ausgebildete Nickelsilizidschicht 40, eine über der Nickelsilizidschicht 40 ausgebildete Metallschicht 45 und eine an der Rückseite eines Substrats 105 ausgebildete Metallelektrodenschicht 60. Die Nickelsilizidschicht 40 kann durch Abscheiden einer Schicht von elementarem Nickel an den Flächen der Mesas 20 und der Polysiliziumelektroden 32, und danach Erwärmen der Fläche des Substrats auf eine hohe Temperatur, um eine Nickelsilizidschicht auszubilden, ausgebildet werden. Während dieses Ausbildungsprozesses werden obere Abschnitte des Siliziums und Polysiliziums eingenommen. Typischerweise werden 0,05 Mikrometer bis 0,25 Mikrometer Silizium eingenommen. Das Nickelsilizid stellt eine geringe Durchlassspannung für die Vorrichtung bereit, wobei die Erfinder jedoch herausfanden, dass seine Ausbildung die Flächen der Mesas 20 und der Polysiliziumelektroden 32 anraut, wie es in 1 gezeigt ist. Vor dem Abscheiden des elementaren Nickels an den Flächen der Mesas 20 und der Elektroden 32 wird eine geringe Menge von p-leitendem Dotiermittel (z. B. Bor) an den Oberflächen der Mesas 20 implantiert, um die Nettokonzentration der n-Dotierung an der Oberfläche der Mesa zu reduzieren, was sicherstellt, dass das Nickelsilizid keinen ohmschen Kontakt mit der Mesa ausbildet. Die Implantationsenergie ist gering, nämlich kleiner oder gleich 40 KeV.
  • Als Teil des Herstellens des vorliegenden Gegenstands fanden die Erfinder heraus, dass die Ausbildung der Nickelsilizidschicht 40 zu einer relativ großen Abweichung bei den elektrischen Eigenschaften der an einem Wafer hergestellten Vorrichtungen und der hergestellten Vorrichtungen von verschiedenen Wafern, die durch die gleiche Prozesssequenz hergestellt werden, führt. Derzeit glaubt man, dass diese großen Abweichungen auf die relativ große Oberflächenrauhigkeit zurückzuführen sind, die durch den Nickelsilizidausbildungsprozess verursacht wird. Als erfindungsgemäßen Aspekt der vorliegenden Anmeldung fanden die Erfinder heraus, dass die obigen Abweichungen der elektrischen Eigenschaften erheblich reduziert werden können, indem die Nettokonzentration der Dotierung in einem Abschnitt der Mesa mit einem Gradient versehen wird, so dass sich ihr Wert mit der Distanz zu der Oberfläche der Mesa, gemessen entlang der Mittellinie des Mesa-Gebiets, verringert. Bei einer typischen Ausführungsform kann sich der Abschnitt mit Gradient in der oberen Hälfte der Mesa der fertig hergestellten Vorrichtung befinden und kann er sich innerhalb des obersten halben Mikrometers der Mesa der fertig hergestellten Vorrichtung befinden, insbesondere bei Vorrichtungen mit Mesas, die kürzer als ein Mikrometer oder zwei Mikrometer sind. Insbesondere bei Vorrichtungen mit Mesas, die kürzer als ein Mikrometer oder zwei Mikrometer sind, kann sich das Gebiet mit Gradient in dem obersten Viertelmikrometer der Mesa der fertig hergestellten Vorrichtung befinden. Im Allgemeinen befindet sich der Abschnitt einer Nettokonzentration der Dotierung mit Gradient innerhalb eines halben Mikrometers von der Oberfläche der Halbleiterschicht oder innerhalb der Hälfte der Höhe der Mesa, je nachdem, was größer ist. Bei Schottky-Dioden-Ausführungsformen gemäß dem vorliegenden Gegenstand ist die Nettokonzentration der Dotierung an der Oberfläche der Mesa ausreichend gering, um die Ausbildung eines ohmschen Kontakts zu verhindern. Im Gegensatz dazu weist die Vergleichsvorrichtung entlang der Mittellinie des Mesa-Gebiets eine Nettokonzentration der Dotierung auf, die sich mit der Distanz zu der Oberfläche des Mesa-Gebiets erhöht.
  • 2 zeigt einen Querschnitt einer beispielhaften Grabenabschirmungs-Schottky-Dioden-Vorrichtung 100 gemäß dem vorliegenden Gegenstand. Die Halbleitervorrichtung 100 umfasst ein n+-dotiertes Nettosubstrat 105, eine an dem Substrat 105 angeordnete n-leitende Nettohalbleiterschicht 110, mehrere elektrisch isolierte Grabenelektroden 130, die in der Halbleiterschicht 110 an der Oberfläche dieser angeordnet sind, und mehrere Halbleiter-Mesa-Gebiete 120, die zwischen den Grabenelektroden 130 angeordnet sind. Wie es aus der Figur zu erkennen ist, ist die Tiefe der Grabenelektroden 130 gleich der Höhe der Mesa-Gebiete 120. Die Schicht 110 wird typischerweise durch Aufwachsen von n-leitendem Dotiermittel ohne Vorhandensein eines p-leitenden Dotiermittels hergestellt, in welchem Fall die ”Netto”-Konzentration der n-Dotierung und die eingeführte n-Dotierung den gleichen Wert aufweisen können. Eine Grabenelektrode 130 kann eine mittlere leitende Elektrode 132 und eine äußere elektrisch isolierende Oxidschicht 134 umfassen. Die mittlere leitende Elektrode 132 kann Metall und/oder dotiertes Polysilizium umfassen. Die äußere isolierende Schicht 134 kann ein Oxid, wie beispielsweise Siliziumdioxid, umfassen. Ein Mesa-Gebiet 120 weist eine Oberfläche benachbart zu der Oberfläche der Schicht 110, eine Breite WM, gemessen an einer Stelle des halben Wegs entlang den Seitenwänden des Mesa-Gebiets (z. B. in der Mitte der Mesa), und ein Profil einer Nettokonzentration der n-Dotierung entlang der Mittellinie der Mesa auf, das sich mit der Distanz zu der Oberfläche des Mesa-Gebiets ändert. Die Vorrichtung 100 umfasst ferner ein Gebiet 150 mit einer Nettokonzentration der n-Dotierung mit Gradient benachbart zu der Oberfläche eines Mesa-Gebiets 120. In dem Gebiet 150 mit Gradient verringert sich der Wert der Nettokonzentration der n-Dotierung mit der Distanz zu der Oberfläche des Mesa-Gebiets. Das heißt, an oder in der Nähe der Oberfläche beginnt die Nettokonzentration der n-Dotierung mit einem ersten Wert und verringert sich von diesem ersten Wert bei einer Bewegung in das Zentrum des Mesa-Gebiets zu dem Boden des Mesa-Gebiets hin entlang der Mittellinie des Mesa-Gebiets. Für Vorrichtungen mit Mesa-Höhen von einem oder zwei Mikrometern kann sich die Nettokonzentration der n-Dotierung dann bei einer Distanz von 0,125 Mikrometer bis 0,5 Mikrometer zu der Oberfläche des Mesa-Gebiets 120 bei einem zweiten Wert einpendeln, wie in der ausgebildeten Vorrichtung gemessen. Bei Vorrichtungen mit Mesa-Höhen (Grabentiefen) von mehr als einem Mikrometer kann die Stelle, an der sich die Nettokonzentration der n-Dotierung auf den zweiten Wert einpendelt, bei einer Distanz von bis zu der Hälfte des Werts der Mesa-Höhe (Grabentiefe) liegen. Die Nettokonzentration der n-Dotierung kann sich dann von dieser Stelle mit einer weiteren Distanz in das Mesa-Gebiet erhöhen (z. B. bei einer Bewegung weiter in das Mesa-Gebiet zu dem Boden des Mesa-Gebiets hin). Die Erhöhung der Nettokonzentration der n-Dotierung liefert den Vorteil des Verringerns des Ein-Widerstands der Vorrichtung.
  • Bei einer beispielhaften Realisierung kann die Halbleiterschicht 110 eine Dicke von 4,25 μm (Mikrometer) aufweisen, kann die Grabenelektrode 130 eine Tiefe von 1,1 μm aufweisen, kann die Isolierschicht 134 Siliziumdioxid mit einer Dicke von 400 Angström umfassen und kann das Mesa-Gebiet 120 eine Breite in dem Bereich von 0,2 μm bis 0,6 μm aufweisen, wobei seine Seitenwände unter einem Winkel von etwa 89 Grad in Bezug auf die Bodenfläche der Schicht 110 geneigt sind. Bei typischen Realisierungen liegt die Mesa-Breite in dem Bereich von 0,2 μm bis 0,4 μm und vorzugsweise in dem Bereich von 0,25 μm bis 0,35 μm. Das Substrat 105 kann eine Nettokonzentration der n-Dotierung von 5 × 1018 cm–3 bis 1 × 1020 cm–3 aufweisen. Die maximale Nettokonzentration der n-Dotierung in dem Mesa-Gebiet 120 kann einen Wert in dem Bereich von 4 × 1015 cm–3 bis 2 × 1017 cm–3 aufweisen und bei typischen Realisierungen einen Wert in dem Bereich von 8 × 1015 cm–3 bis 8 × 1016 cm–3 aufweisen. Die maximale Nettokonzentration der n-Dotierung in dem Abschnitt 150 mit Gradient kann diese gleichen Bereiche aufweisen. Die Nettokonzentration der n-Dotierung an der Oberfläche des Mesa-Gebiets 120 ist im Allgemeinen geringer als ungefähr 1 × 1017 cm–3, wenn die Mesa einen Siliziumhalbleiter umfasst, um die Ausbildung eines Schottky-Kontakts (z. B. nicht ohmscher Kontakt) sicherzustellen, und ist vorzugsweise kleiner oder gleich 4 × 1016 cm–3.
  • Die Vorrichtung 100 umfasst ferner eine Nickelsilizidschicht 140, die an den Oberflächen der Elektroden 132 und Mesas 120 ausgebildet ist, eine Verbindungsmetallschicht 145, die über der Nickelsilizidschicht 140 ausgebildet ist, und eine Bodenmetallelektrodenschicht 160, die mit dem Substrat 105 und der n-leitenden Schicht 110 elektrisch gekoppelt ist. Die Nickelsilizidschicht 140 stellt Schottky-Kontaktelektroden bereit, die an den Oberflächen der Mesagebiete 120 angeordnet sind, und die Metallschicht 145 verbindet diese Elektroden mit den Elektroden 132. Die Ni ckelsilizidschicht 140 kann durch Abscheiden einer Schicht von elementarem Nickel an den Flächen der Mesas 120 und der Polysiliziumelektroden 132 und danach Erwärmen der Fläche des Substrats auf eine hohe Temperatur, um eine Nickelsilizidschicht auszubilden, ausgebildet werden. Während dieses Ausbildungsprozesses werden obere Abschnitte des Siliziums und Polysiliziums (bei Verwendung für die Kontakte 132) eingenommen. Typischerweise werden 0,05 Mikrometer bis 0,25 Mikrometer Silizium eingenommen. Wenn die Elektroden 132 Polysilizium umfassen, ist die Dotierungskonzentration des Polysiliziums ausreichend hoch, so dass die Siliziumschicht leitende Kontakte mit den Elektroden 132 ausbildet. (Wenn die Elektroden 132 Metall umfassen, bildet die abgeschiedene Nickelschicht einen elektrischen Kontakt mit dem Metall aus und bildet sie kein Silizid aus.)
  • Als eine Option kann die Vorrichtung 100 ferner mehrere Gebiete 170 mit gesteigerter Dotierung umfassen, die in der Nähe der Bodenwände der Elektroden 130 angeordnet sind, wie es ausführlicher in der ebenfalls anhängigen US-Patentanmeldung des Anmelders mit der Seriennummer 12/368,210 beschrieben ist, die am 9. Februar 2009 eingereicht wurde, deren Titel ”Semiconductor Devices With Stable And Controlled Avalanche Characteristics and Methods of Fabricating The Same” lautet und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig eingeschlossen ist. Die Gebiete 170 mit gesteigerter Dotierung können Nettospitzenwertkonzentrationen der n-Dotierung aufweisen, die um mindestens 50% höher oder 2 × 1016 cm–3 größer sind als die Nettokonzentrationen der n-Dotierung der Halbleiterschicht 110 und die maximale Nettokonzentration der n-Dotierung des Mesa-Gebiets 120, und weisen typischerweise Nettospitzenwertkonzentrationen der n-Dotierung auf, die 2 bis 5 mal höher sind. Die Gebiete 170 können leicht durch Ionenimplantation eines n-leitenden Dotiermittels in die Bodenwände der Gräben 130, bevor die Elektroden ausgebildet werden, ausgebildet werden, wonach das Ausheilen der Implantation folgt. Die Ausheilungsbehandlung kann bewirken, dass das Dotiermittel zu der Mittellinie der Mesa hin migriert, wie durch die gestrichelten Linien 170' in der Figur angegeben. Eine typische Implantationsdosis kann von 5 × 1012 cm–2 (Dotiermittelatome pro Quadratzentimeter an implantierter Oberfläche) bis 2 × 1013 cm–2 reichen und kann eine Implantationsenergie und Ausheilungsbehandlung aufweisen, die die Implantation 0,1 Mikrometer bis 2 Mikrometer in die Halbleiterschicht 110 diffundiert. Wie es in der oben erwähnten ebenfalls anhängigen US-Patentanmeldung des Anmelders ausführlicher erklärt ist, wirken die Gebiete 170 mit gesteigerter Dotierung, um die Lawinengebiete an Stellen unter dem Mesa-Gebiet 120 anzubinden, wodurch verhindert wird, dass sich die Durchbruchspannung erhöht, wenn die Vorrichtung wiederholt Durchbruchbedingungen ausgesetzt wird.
  • 3 zeigt einen Graph der Nettokonzentration der n-Dotierung für die in 1 gezeigte Vergleichsvorrichtung (punktierte Linie), eine erste beispielhafte Realisierung der Vorrichtung 100, bei der das Gebiet 150 mit Gradient außerhalb von etwa 0,25 Mikrometer von der Oberfläche der Mesa 120 liegt (durchgehende Linie), und eine zweite beispielhafte Realisierung der Vorrichtung 100, bei der das Gebiet 150 mit Gradient innerhalb von etwa 0,5 Mikrometer von der Oberfläche der Mesa 120 liegt (gestrichelte Linie). Für eine Einheitlichkeit umfassen alle drei in 3 gezeigten Vorrichtungsrealisierungen Gebiete 170' mit gesteigerter Dotierung und Mesa-Höhen (Grabentiefen) von etwa 1,1 Mikrometer. Die X-Achse ist die Distanz in die Vorrichtungsfläche, gemessen an der Oberseite der Metallschichten 45 und 145, und die linke Y-Achse ist die Nettokonzentration der n-Dotierung. Bei allen in 3 gezeigten Vorrichtungsrealisierungen wurde in dem Nickelsilizidausbildungsprozess ein Mittelwert von 0,065 Mikrometer des Mesa-Siliziums an der Oberfläche einge nommen. Die Oberseiten der Mesas 20 und 120 sind im Mittel bei 0,2 Mikrometer an der X-Achse angeordnet, und die Böden der Mesas sind im Mittel bei 1,3 Mikrometer an der X-Achse angeordnet. Die Vergleichsvorrichtung weist an der Oberseite der Mesa 20 eine Nettokonzentration der n-Dotierung von 1 × 1015 cm–3 auf, und diese wächst in dem Mesa-Gebiet monoton auf einen Plateauwert von 4 × 1016 cm–3 in der Mitte der Mesa an und verbleibt bis zu dem Boden der Mesa bei 1,3 Mikrometer bei oder über diesem Niveau. Der geringere Wert an der Oberseite der Mesa in der Vergleichsvorrichtung wird durch die flache p-leitende Implantation verursacht, die einen Teil des N-leitenden Dotiermittels der Schicht 10 kompensiert. Im Gegensatz dazu weisen beide Realisierungen der Vorrichtung 100 höhere Nettokonzentrationen der N-Dotierung von etwa 1,17 × 1016 cm–3 (durchgehende Linie) und 3,3 × 1016 cm–3 (gestrichelte Linie) an den Oberseiten der Mesas 120 auf, und diese verringern sich monoton zu Tiefpunktwerten von etwa 5,2 × 1015 cm–3 bei 0,45 Mikrometer an der X-Achse bzw. etwa 4,2 × 1015 cm–3 bei 0,6 Mikrometer an der X-Achse. Von diesen Tiefpunkten erhöht sich die Nettokonzentration der N-Dotierung der beiden Realisierungen der Vorrichtung 100 in der Nähe des Bodens der Mesa (X-Achsenwert von etwa 1,2 Mikrometer) monoton auf einen Wert von 4 × 1016 cm–3. Die Profile der Nettokonzentration der n-Dotierung zeigen für alle drei Vorrichtungsrealisierungen eine Erhöhung auf etwa 8 × 1016 cm–3 in dem Bereich von etwa 1,2 Mikrometer bis 1,7 Mikrometer aufgrund der Gebiete 170' mit gesteigerter Dotierung.
  • Wie es in 3 auch gezeigt ist, unterliegen die Profile der Profile des elektrischen Felds in den drei Vorrichtungsrealisierungen einer Sperrspannung von 18 Volt. Alle drei Profile weisen einen Spitzenwert von 3,2 × 1015 V/cm in der Nähe des Bodens des Grabens auf (1,3 Mikrometer an der X-Achse). Bei der Vergleichsvorrichtung 1 (punktierte Linie) liegt das elektrische Feld in dem mittleren und oberen Abschnitt des Mesa- Gebiets 20 bei einem relativ flachen Wert von 0,4 × 105 V/cm. Bei beiden beispielhaften Realisierungen der Vorrichtung 100 weisen die Profile des elektrischen Felds in dem mittleren und oberen Abschnitt der Mesa-Gebiete 120 parabelförmige Formen auf und weisen Werte unterhalb des Werts von 0,4 × 1015 V/cm der Vergleichsvorrichtung 1 auf, außer für das Profil des elektrischen Felds in der Nähe der Oberfläche der Mesa für die zweite Realisierung der Vorrichtung 100, das an der Oberfläche der Mesa auf einen Wert von 0,7 × 105 V/cm ansteigt. Der Sperrspannungsleckstrom einer Vorrichtung steht annäherungsweise mit dem Wert des elektrischen Felds an der Oberfläche der Mesa in Beziehung. Da die Vorrichtung 1 und die erste Realisierung der Vorrichtung 100 an der Oberfläche ungefähr das gleiche elektrische Feld aufweisen, würde man dementsprechend erwarten, dass die Vorrichtungen ähnliche Leckstromwerte aufweisen, was der Fall ist. Da die zweite Realisierung der Vorrichtung 100 an der Oberfläche der Mesa ein höheres elektrisches Feld aufweist, würde man erwarten, dass sie einen höheren Leckstromwert aufweist, was der Fall ist.
  • 5 und 6 sind Graphen des Sperrspannungsleckstroms (Ir) bei einer Sperrspannung von 18 V für die drei Vorrichtungsrealisierungen bei Temperaturen von 25°C bzw. 200°C, dargestellt als Funktion der Menge an durch den Nickelsilizidausbildungsprozess eingenommenem Silizium. Bei den in 3 gezeigten Vorrichtungen, bei denen durch den Silizidprozess 0,065 Mikrometer Silizium eingenommen wurden, weisen die erste Realisierung der Vorrichtung 100 (durchgehende Linie) und die Vergleichsvorrichtung 1 (punktierte Linie) bei beiden Temperaturen im Wesentlichen den gleichen Leckstrom auf, während die zweite Realisierung der Vorrichtung 100 (gestrichelte Linie) einen höheren Leckstrom aufweist (siehe die linken Enden der Graphen in 5 und 6). Wenn die Menge an eingenommenem Silizium anwächst, gibt es bei dem Leckstrom der Ver gleichsvorrichtung 1 eine erhebliche Änderung, bei der ersten und zweiten Realisierung der Vorrichtung 100 jedoch eine relativ geringe Änderung. Dies ist darin ein erheblicher Vorteil, dass die an dem gleichen Wafer hergestellten Vorrichtungen eine größere Einheitlichkeit ihrer elektrischen Eigenschaften aufweisen können, und Vorrichtungen, die unter Verwendung des gleichen Herstellungsprozesses an verschiedenen Wafern hergestellt werden, auch eine größere Einheitlichkeit ihrer elektrischen Eigenschaften aufweisen können, trotz Abweichungen der Menge an während des Silizidprozesses eingenommenem Silizium.
  • 4 zeigt die Nettokonzentrationen der n-Dotierung und die elektrischen Felder für die drei Vorrichtungsrealisierungen in dem Fall, dass ein Mittelwert von 0,215 Mikrometer des Mesa-Siliziums an der Oberfläche in dem Nickelsilizidausbildungsprozess eingenommen wurde. (Dieser Fall entspricht den Datenpunkten an den rechten Enden der Graphen in 5 und 6.) Wie es in 4 zu sehen ist, hat sich der Wert des elektrischen Felds an der Mesa-Oberfläche für die Vorrichtung 1 verdoppelt, während der gleiche Wert des elektrischen Felds für die erste Realisierung der Vorrichtung 100 geringfügig angestiegen ist und sich für die zweite Realisierung der Vorrichtung 100 um einen mäßigen Betrag verringert hat. Ohne den Betrieb der erfindungsgemäßen Aspekte auf irgendeine bestimmte Erklärung einzuschränken, glaubt man, dass zwei Haupteffekte auftreten, die das elektrische Feld und den Leckstrom in den Realisierungen der Vorrichtung 100 verringern. Hinsichtlich eines ersten Effekts glaubt man, dass die Nettokonzentration der n-Dotierung mit Gradient des Gebiets 150 der Vorrichtung 100 eine integrierte Hemmkomponente für das elektrische Feld erzeugt, die beim Reduzieren des Leckstroms von Vorteil ist. Da während des Silizidprozesses jedoch entlang dem Silizium eine erhebliche Menge an Dotiermittel eingenommen wird, kann die Hemmkomponente reduziert werden, wenn die Menge an in dem Sili zidprozess eingenommenem Silizium ansteigt. Hinsichtlich eines zweiten Effekts glaubt man auch, dass sich das elektrische Feld an der Mesa-Oberfläche verringert, wenn sich die Gesamtnettokonzentration der n-Dotierung in dem oberen Abschnitt der Mesa verringert, wodurch das elektrische Feld in der Mesa und der Leckstrom reduziert werden. Der Grund hierfür ist, dass sich unter Sperrspannungsbedingungen aufgrund der Aktion der Grabenelektroden 130 ein Verarmungsgebiet in der Mesa ausbildet, und das Verringern der Gesamtnettokonzentration der Dotierung in dem oberen Abschnitt der Mesa wirkt, um das Verarmungsgebiet tiefer in die Halbleiterschicht 110 zu drängen, wodurch der Umfang an Potential und elektrischem Feld, der die Oberseite der Mesa erreichen kann, reduziert wird. Dementsprechend verringert der in dem Gebiet 150 der Vorrichtung 100 vorhandene negative Gradient die Nettokonzentration der n-Dotierung an der Oberfläche, wenn mehr Silizium und Dotiermittel in dem Silizidprozess eingenommen werden, was wiederum die Gesamtnettokonzentration der Dotierung in dem oberen Abschnitt der Mesa verringert, da in dem Silizidprozess mehr Silizium und Dotiermittel eingenommen werden, was wiederum das elektrische Feld und den Leckstrom verringert. Diese beiden Effekte werden nachstehend für alle drei Vorrichtungen, die in 3 und 4 gezeigt sind, ausführlicher untersucht.
  • Wenn man 3 und 4 für die erste Realisierung der Vorrichtung 100 vergleicht (durchgehende Linien), verringert sich die Nettokonzentration der n-Dotierung an der Mesa-Oberfläche in 4 im Vergleich zu 3 geringfügig, was gemäß dem oben beschriebenen zweiten Effekt tendenziell den Leckstrom für 4 reduziert, da die Gesamtnettokonzentration der Dotierung in dem oberen Abschnitt der Mesa reduziert ist. Andererseits verringert sich der Gradient der Konzentration ebenfalls geringfügig, was gemäß dem oben beschriebenen ersten Effekt tendenziell den Leckstrom für 4 erhöht, da die vorteilhafte Hemmkomponente des elektri schen Felds reduziert wird. Man glaubt, dass die Ausgleichsaktion dieser beiden Effekte erklärt, warm die erste Realisierung der Vorrichtung 100 in 5 und 6 geringe und einheitliche Werte des Leckstroms aufweist. Wenn der gleiche Vergleich für die zweite Realisierung der Vorrichtung 100 (gestrichelte Linien) durchgeführt wird, verringert sich die Nettokonzentration der n-Dotierung an der Mesa-Oberfläche für 4 im Vergleich zu 3 geringfügig, was gemäß dem oben beschriebenen zweiten Effekt für 4 tendenziell den Leckstrom reduziert, und der Gradient der Konzentration erhöht sich ebenfalls geringfügig, was gemäß dem oben beschriebenen ersten Effekt auch tendenziell den Leckstrom für 4 verringert, da die vorteilhafte Hemmkomponente des elektrischen Felds erhöht wird. Man glaubt, dass diese Effekte in Kooperation stehen, um zu bewirken, dass sich der in 5 und 6 gezeigte Leckstrom für die zweite Realisierung der Vorrichtung 100 mäßig verringert, wenn sich die Menge an eingenommenem Silizium erhöht. Schließlich steigen sowohl die Nettokonzentration der n-Dotierung als auch das elektrische Feld an der Mesa-Oberfläche in 4 im Vergleich zu 3 stark an, wenn man 3 und 4 für die Vergleichsvorrichtung 1 (punktierte Linien) vergleicht, was den Leckstrom für die Vorrichtung 1 in 5 und 6 tendenziell erhöht. Genauer gesagt weist die Vorrichtung 1 keine Hemmkomponente für das elektrische Feld auf, da der Dotierungsgradient in der entgegengesetzten Richtung vorliegt (oben beschriebener erster Effekt), und die Gesamtnettokonzentration der Dotierung in dem oberen Abschnitt der Mesa ist erhöht, da die Menge an in dem Silizidprozess eingenommenem Silizium und Dotiermittel erhöht ist, wodurch der Leckstrom und das elektrische Feld in der Mesa gemäß dem oben beschriebenen zweiten Effekt erhöht werden.
  • 7 zeigt die Durchlassspannung der drei Vorrichtungsrealisierungen als Funktion von eingenommenem Silizium. Wie es in der Figur zu sehen ist, weisen beide Realisierungen der Vorrichtung 100 eine geringere Abweichung der Durchlassspannung auf als die Vorrichtung 1. Man glaubt, dass dies von der Tatsache herrührt, dass die erste und zweite Realisierung der Vorrichtung 100 eine geringere Abweichung der Nettokonzentration der n-Dotierung als Funktion an eingenommenem Silizium im Vergleich zu der Vorrichtung 1 aufweisen.
  • Das Gebiet 150 kann durch eine Anzahl von Prozessen ausgebildet werden. Bei einem Prozess wird ein Gegendotiermittel tief in die Oberseiten der Mesas 120 implantiert, so dass der Spitzenwert des implantierten Gegendotiermittels 0,15 Mikrometer bis 0,5 Mikrometer (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) unterhalb des mittleren Höhenniveaus der Mesa-Oberfläche in der vollständig ausgebildeten Vorrichtung, und stärker bevorzugt 0,2 Mikrometer bis 0,4 Mikrometer (oder 40% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) unterhalb des mittleren Höhenniveaus der Mesa-Oberfläche liegt. Wenn als Gegendotiermittel Bor verwendet wird, kann die Implantationsenergie größer oder gleich 70 KeV und kleiner oder gleich 300 KeV sein. Bei typischen Realisierungen mit Mesa-Höhen in dem Bereich von 1 bis 2 Mikrometer weist die Borimplantation eine Energie auf, die in dem Bereich von 80 KeV bis 160 KeV, und typischerweise in dem Bereich zwischen 100 KeV und 140 KeV liegt. Die Implantationsenergie kann in Anbetracht der Menge der erwarteten Einnahme von Silizium durch den Schottky-Kontaktausbildungsprozess ausgewählt werden, wobei ein Ziel ist, den Spitzenwert der Implantation zwischen einem Achtel eines Mikrometers und der Hälfte eines Mikrometers (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) unter das mittlere Niveau des Schottky-Kontakts in der so ausgebildeten Vorrichtung und stärker bevorzugt zwischen einem Achtel eines Mikrometers und drei Achteln eines Mikrometers (oder 40% der Mesa-Höhe, wenn die Mesa- Höhe größer als ein Mikrometer ist) unter das mittlere Niveau des Schottky-Kontakts in der so ausgebildeten Vorrichtung zu bringen. Die Implantationsdosis kann in Anbetracht der nachfolgenden thermischen Belastungen, denen die Vorrichtung während der nachfolgenden Herstellungsschritte ausgesetzt wird, ausgewählt werden, um ein Verhältnis von zwei oder mehr zwischen der Nettokonzentration des n-leitenden Dotiermittels an der Mesa-Oberfläche und der Nettokonzentration des n-leitenden Dotiermittels an dem Tiefpunkt bereitzustellen. Dieses Verhältnis kann vier oder mehr betragen und bis zu Werten von 10 oder mehr reichen. Die Spitzenwerte der Implantationen entsprechen den Tiefpunkten der Nettokonzentration der n-Dotierung in den Gebieten 150. Als Beispiele können die in 3 und 4 für die erste Realisierung der Vorrichtung 100 (durchgehende Linien) gezeigten Dotierungsprofile durch eine Borimplantation mit einer Implantationsenergie von 120 KeV und einer Dosis von 2,8 × 1012 Atome/cm2 erfolgen und können sie für die zweite Realisierung der Vorrichtung 100 (gestrichelte Linien) durch eine Borimplantation mit einer Implantationsenergie von 160 KeV und einer Dosis von 2,9 × 1012 Atome/cm2 erfolgen. Als ein weiteres Beispiel des Ausbildens des Gebiets 150 kann die Schicht 110 epitaktisch aufgewachsen werden, wobei n-leitendes Dotiermittel selektiv umfasst ist, um das Profil der Nettokonzentration der n-Dotierung mit Gradient des Gebiets 150 bereitzustellen. Als weiteres Beispiel für das Ausbilden des Gebiets 150 kann eine schwach n-dotierte Schicht 110 mit einem flachen n-leitenden Dotiermittel implantiert werden.
  • Es sei angemerkt, dass bei einer Realisierung der Vorrichtung 100 eine flache p-leitende Implantation bereitgestellt werden kann, um die Nettokonzentration der n-Dotierung an der Oberfläche der Mesa zu verringern, um die Durchlassspannungseigenschaften der Vorrichtung anzupassen, und um einen Schottky-Kontakt sicherzustellen. Dies ist durch eine dritte Realisierung der Vorrichtung 100, deren Dotierungsprofil in 8 gezeigt ist, für einen Wert von 0,065 Mikrometer an durch den Silizidprozess eingenommenem Silizium dargestellt. Wie es durch das Profil gezeigt ist, gibt es einen Abschnitt des Mesa-Gebiets zwischen der Elektrodenschicht 140 und dem Gebiet 150, in dem die Nettokonzentration der n-Dotierung mit der Distanz zu der Elektrodenschicht 140 ansteigt. Somit steigt, da durch den Silizidprozess mehr Silizium eingenommen wird, die Gesamtnettokonzentration der Dotierung in der gesamten Mesa leicht an und verringert sie sich dann, wenn das eingenommene Silizium in das Gebiet 150 gelangt, was zu einer geringfügig größeren Abweichung der Leckstromeigenschaften im Vergleich zu der ersten und zweiten Realisierung führt, die im Vergleich zu der Vergleichsvorrichtung jedoch trotzdem im Wesentlichen gleichmäßig ist.
  • Während die Vorrichtung 100 mit der Verwendung von Nickelsilizid dargestellt wurde, sei angemerkt, dass die Vorrichtung 100 und der vorliegende Gegenstand mit anderen Silizid- oder Metallsystemen ausgeführt werden können und ähnliche Vorteile reduzierter Abweichungen der elektrischen Eigenschaften bereitstellen. Während die Vorrichtung 100 als n-Kanalvorrichtung mit n-leitendem Substrat 105, n-leitender Halbleiterschicht 110, Nettokonzentration der n-Dotierung in den Mesas 120 und Gebieten 150 und Gebieten 170 mit gesteigerter n-Dotierung dargestellt wurde, sei angemerkt, dass die Vorrichtung als p-Kanalvorrichtung mit einem gleitenden Substrat 105, einer p-leitenden Halbleiterschicht 110, einer Nettokonzentration der p-Dotierung in den Mesas 120 und Gebieten 150 und Gebieten 170 mit gesteigerter p-Dotierung aufgebaut sein kann. Dementsprechend umfassen die Ansprüche diese möglichen Kanalkonstruktionen durch aufführen, dass diese Elemente ”den ersten Leitfähigkeitstyp” aufweisen. Wenn in einer p-Kanalrealisierung der Vorrichtung 100 eine Dotiermittelimplantation verwendet wird, um das Gebiet 150 auszubilden, kann ein n-leitendes Dotiermittel, wie beispielsweise Phosphor oder Arsen, implantiert werden.
  • Nachstehend werden beispielhafte Verfahren zum Herstellen der Vorrichtung 100 beschrieben. In 9 ist ein erstes Verfahren durch ein Flussdiagramm 200 dargestellt. Wie es in Block 202 gezeigt ist, kann das Verfahren umfassen, dass eine oder mehrere elektrisch isolierte Grabenelektroden in einer Halbleiterschicht an einer ersten Fläche dieser ausgebildet werden, um eine oder mehrere Mesas in der Halbleiterschicht an der ersten Fläche dieser zu definieren. Eine Mesa weist eine Oberfläche an der ersten Fläche der Halbleiterschicht auf. Beispielhafte Prozesse zum Ausbilden der Grabenelektroden werden nachstehend ausführlicher beschrieben. Wie es in Block 204 gezeigt ist, kann das erste allgemeine beispielhafte Verfahren ferner das Ausbilden eines Gebiets einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts einer Mesa umfassen, wobei das Gebiet innerhalb eines halben Mikrometers (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) von der Mesa-Oberfläche angeordnet wird, und sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der Mesa-Oberfläche verringert. Wenn die Schicht 110 eine mäßige Dotierung vom ersten Leitfähigkeitstyp umfasst, kann das Gebiet mit Gradient durch Ionenimplantation eines kompensierenden Dotiermittels (ein Dotiermittel vom zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp) in die Oberseiten der Mesas mit einer Spitzenwertimplantationstiefe, die zwischen 0,125 Mikrometer und 0,5 Mikrometer (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) unter dem mittleren Höhenniveau der Oberseiten der Mesas in den vollständig ausgebildeten Vorrichtungen liegt, ausgebildet werden. Die Implantation kann mit einer thermischen Behandlung ausgeheilt werden. Die Oberseiten der Grabenelektroden müssen für die Implantation nicht maskiert werden, können jedoch maskiert werden, wenn dies gewünscht ist. Die Dosierung der Implantation wird derart ausgewählt, dass die oben beschriebene Anordnung von Dotierungsprofilen mit Gradient bereitgestellt wird, wobei die Temperaturbelastung der Ausheilungsbehandlung und jegliche nachfolgenden Belastungen erhöhter Verarbeitungstemperaturen berücksichtigt werden. In der Halbleitertechnikpraxis ist es üblich, Computersimulationsprogramme zu verwenden, um für die Diffusion von Implantationen während Ausheilungs- und anderen Verarbeitungsaktionen ein Modell zu erstellen, um ihre Profile in der letztlich ausgebildeten Vorrichtung abzuschätzen. Fachleute sind dazu in der Lage, solch ein Simulationsprogramm zu verwenden, um eine Implantationsenergie und eine Implantationsdosis auszuwählen, die ein gewünschtes Endprofil für die Implantation bereitstellen. Beim Implantieren von Bor als Dotiermittel vom zweiten Leitfähigkeitstyp liegt die Implantationsenergie typischerweise über 70 KeV und unter 300 KeV und liegt sie oftmals in dem Bereich von 80 KeV bis 160 KeV und liegt sie typischerweise in dem Bereich zwischen 100 KeV und 140 KeV. Wenn die Schicht 110 eine mäßige Dotierung vom ersten Leitfähigkeitstyp umfasst (wie beispielsweise 5 × 1015 cm–3 oder kleiner), kann das Gebiet mit Gradient durch Implantieren einer zusätzlichen Dotierung vom ersten Leitfähigkeitstyp an der Fläche der Halbleiterschicht mit einer oder mehreren Implantationen mit geringer Energie ausgebildet werden (flache Implantationen von weniger als 40 KeV und typischerweise weniger als 20 KeV), worauf ein Ausheilen oder eine äquivalente Wärmebehandlung folgt. Wie es in Block 206 gezeigt ist, umfasst das erste allgemeine Verfahren ferner das Ausbilden einer Kontaktelektrode an der Oberfläche mindestens einer Mesa. Die Kontaktelektrode kann eine Schottky-Kontaktelektrode umfassen und kann ferner ein Metalisilizid, wie beispielsweise Nickelsilizid, umfassen. Nachstehend wird ein beispielhafter Prozess zum Ausbilden einer Nickelsilizidkontaktelektrode beschrieben.
  • Ein zweites Verfahren zum Herstellen der Vorrichtung 100 ist durch ein Flussdiagramm 220 dargestellt, das in 10 gezeigt ist. Wie es in Block 222 gezeigt ist, kann das Verfahren das Ausbilden eines Gebiets einer Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts einer Halbleiterschicht umfassen, wobei das Gebiet innerhalb eines halben Mikrometers von einer ersten Fläche der Halbleiterschicht (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) angeordnet ist, und wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der ersten Fläche der Halbleiterschicht verringert. Das Gebiet kann durch eine Anzahl von Techniken ausgebildet werden, die (1) eine der oben beschriebenen Implantationen, die in dem ersten allgemeinen Verfahren verwendet werden können, umfassen, und (2) umfassen, dass die Menge an umfasstem Dotiermittel während eines Epitaxieaufwachsens der Halbleiterschicht verändert wird, um unter Berücksichtigung der nachfolgenden thermischen Behandlungen ein gewünschtes Nettoprofil der Dotierung zu erreichen. Wie es in Block 224 gezeigt ist, umfasst das zweite allgemeine Verfahren ferner, dass eine oder mehrere elektrisch isolierte Grabenelektroden in der Halbleiterschicht an der ersten Fläche der Schicht ausgebildet werden, um ein oder mehrere Mesa-Gebiete in der Halbleiterschicht an der ersten Fläche der Schicht zu definieren, wobei ein Mesa-Gebiet eine Oberfläche an der ersten Fläche der Halbleiterschicht aufweist. Beispielhafte Prozesse zum Ausbilden der Grabenelektroden werden nachstehend ausführlicher beschrieben. Wie es in Block 226 gezeigt ist, umfasst das zweite allgemeine Verfahren ferner, dass eine Kontaktelektrode an der Oberfläche eines Mesa-Gebiets ausgebildet wird. Die Kontaktelektrode kann eine Schottky-Kontaktelektrode umfassen und kann ferner ein Metallsilizid, wie beispielsweise Nickelsilizid, umfassen. Ein beispielhafter Prozess zum Ausbilden einer Nickelsilizidkontaktelektrode ist nachstehend beschrieben.
  • Die obigen Verfahren sind durch das folgende Verfahren umfasst, das umfasst, dass ein Mesa-Gebiet eines Halbleitermaterials mit einer Oberfläche und einem Abschnitt einer Nettokonzentration der Dotierung mit Gradient mit erster Leitfähigkeit benachbart zu der Oberfläche ausgebildet wird, wobei sich der Abschnitt innerhalb eines halben Mikrometers (oder 50% der Mesa-Höhe, wenn die Mesa-Höhe größer als ein Mikrometer ist) zu der Oberfläche des Mesa-Gebiets befindet und sich der Wert der Nettokonzentration der Dotierung mit Gradient darin mit der Distanz zu der Oberfläche des Mesa-Gebiets verringert; und eine Kontaktelektrode an der Oberfläche mindestens einer Mesa ausgebildet wird.
  • Nachstehend werden beispielhafte Grabenelektrodenausbildungsprozesse beschrieben. In jedem des ersten und zweiten allgemeinen Verfahrens können die eine oder mehreren Grabenelektroden durch Abscheiden einer Ätzmaske über der Halbleiterschicht, um die Mesa-Stellen zu schützen, und dann Durchführen eines Prozesses eines anisotropen Ätzens durch die Ätzmaske, ausgebildet werden. Der Prozess eines anisotropen Ätzens kann einen Plasmaätzprozess umfassen. Fluorbasierte Plasmaätzmittel können verwendet werden, um abgerundete Bodenflächen für die Gräben bereitzustellen. Solche fluorbasierten Plasmaätzmittel umfassen: SF6 (Schwefelhexafluorid), SF6 plus ein Inertgas (z. B. ein Edelgas), SF6 plus Sauerstoff und ein oder mehrere Inertgase (z. B. He und Ar), und SF6 plus Bromwasserstoff (HBr) und ein oder mehrere Inertgase (z. B. He und Ar). Zusätzlich können andere fluorbasierte Ätzmittel, wie beispielsweise C2F6, C4F8, NF3 etc., zusammen mit den oben beschriebenen Inertgasen (O2, HBr, etc.) verwendet werden. Das Fluor ätzt das Siliziumsubstrat, während Sauerstoff und HBr an den Grabenseitenwänden Nebenprodukte ausbilden, die das Ätzen der Seitenwände minimieren. Beispielhafte Ätzprozesse sind in dem US-Patent Nr. 6,680,232 von Grebs et al. zu finden, dessen Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist und das an den Rechtsinhaber der vorliegenden Erfindung übertragen ist.
  • Wenn ein Plasmalitzen verwendet wird, kann ein weiches Reinigungsätzen der Seiten- und Bodenwände des Grabens folgen, das jegliche Kristallschäden entfernen kann, die durch den Plasmaätzprozess verursacht werden. Die vorherige Ätzmaske kann an ihrer Stelle verbleiben, und es kann jedes bekannte chemische Ätzmittel für Silizium verwendet werden (es kann ein isotropes wasserhaltiges chemisches Ätzmittel verwendet werden). Als ein Beispiel kann ein weiches Plasmaätzen (z. B. CF4 stromabwärts Mikrowellenplasma) verwendet werden, um etwa 300 Angström an Material zu entfernen, worauf ein Reinigen mit einem herkömmlichen H2SO4/H2O2-Ätzen folgt, gefolgt von einem RCA SC-1-Standardreinigungsätzen. Das weiche Plasmaätzen ist isotroper und weniger energetisch als das vorherige anisotrope Ätzen und ist vorzugsweise mehr isotrop als anisotrop. Als Alternative zu dieser Aktion eines weichen Reinigungsätzens oder zusätzlich dazu kann eine Opfersiliziumdioxidschicht von etwa 400 Angström durch herkömmliche Oxidation bei einer Temperatur von 1100°C oder höher aufgewachsen werden, und danach durch ein geeignetes Ätzmittel entfernt werden (z. B. kann ein isotropes wasserhaltiges chemisches Ätzmittel, wie beispielsweise ein gepuffertes Oxidätzmittel, verwendet werden). Das Opferoxid bindet auch freie Siliziumvalenzen an den Grabenseitenwänden, die durch die vorherigen Plasmaätzprozesse verursacht werden, und verbessert auch die Qualität der Grabendielektrikumschichten, die später ausgebildet werden. Es kann ein zweites Opferoxid aufgewachsen und entfernt werden, um ein weiteres Abrunden der Bodenflächen der Gräben und der oberen Ränder der Mesas bereitzustel len. Nachdem das eine oder die mehreren Opferoxide aufgewachsen und entfernt wurden, können die Oberfläche des Substrats und die Gräben mit einem herkömmlichen H2SO4/H2O2-Ätzen gereinigt werden, gefolgt von einem RCA SC-1-Standardreinigungsätzen.
  • Als eine optionale Aktion kann ein Dotiermittel vom ersten Leitfähigkeitstyp in die Bodenwände der Gräben ionenimplantiert werden, um die startende Dotierung für Gebiete 170 mit gesteigerter Dotierung bereitzustellen, wenn diese Gebiete in der Vorrichtung 100 verwendet werden. Als das implantierte Dotiermittel kann Arsen (As) verwendet werden, und die vorherige Ätzmaske kann an ihrer Stelle verbleiben, um zu verhindern, dass das Dotiermittel an den Oberflächen der Mesas implantiert wird. Es wird ein Wärmebehandlungsprozess durchgeführt, um die Implantation in die Halbleiterschicht 110 zu diffundieren, um das Dotiermittel zu aktivieren und die Gebiete 170 mit gesteigerter Dotierung bereitzustellen. Diese Implantation kann vor dem Aufwachsen der oben beschriebenen Opferoxidschicht stattfinden, und die thermische Belastung, die beim Aufwachsen des Opferoxids und anderen nachfolgenden Verarbeitungsaktionen auftritt, kann verwendet werden, um die Implantation für die Gebiete 170 mit gesteigerter Dotierung zu diffundieren und zu aktivieren. Als ein anderer Ansatz kann die Implantation für die Gebiete 170 nach dem Aufwachsen der Opferoxidschicht durchgeführt werden und durch das Opferoxid implantiert werden. Dieser Ansatz ermöglicht, dass das Opferoxid dabei hilft, die Seitenwände der Mesa vor dem Aufnehmen der Implantation zu schützen. Die bei nachfolgenden Verarbeitungsaktionen verwendete thermische Belastung kann verwendet werden, um die Implantation für Gebiete 170 mit gesteigerter Dotierung zu diffundieren und zu aktivieren.
  • Als Nächstes können die Dielektrikumschichten 134 der Grabenelektroden 130 ausgebildet werden. Diese Aktion kann ein Aufwachsen einer dünnen Oxidschicht an den Grabenseitenwänden bei einer hohen Temperatur von 1100°C oder mehr in einer trockenen Sauerstoffumgebung (kein Wasserdampf) umfassen, die mit einem Inertgas verdünnt ist. Die Oxidschicht kann bis zu einer Dicke in dem Bereich von etwa 400 Angström bis 600 Angström aufgewachsen werden. Da die Mesa-Oberseiten während des Aufwachsprozesses freigelegt sind, wird diese Oxidschicht auch über den Mesa-Oberseiten ausgebildet. Bei einer typischen Realisierung liegt die Aufwachstemperatur in dem Bereich von 1125°C bis 1200°C, wobei ein Wert von etwa 1175°C (±10°C) bevorzugt ist, und umfasst die Umgebung 50% Sauerstoff und 50% Argon (z. B. eine Strömungsrate von 10 Liter pro Minute für Sauerstoff und eine Strömungsrate von 10 Liter pro Minute für Argon). Die kombinierte Verwendung der hohen Aufwachstemperatur und der verdünnten trockenen Sauerstoffumgebung zum Aufwachsen der Abschirmoxidschicht ist in der Leistungshalbleitertechnik ungewöhnlich, es wurde jedoch herausgefunden, dass die Kombination weniger Pinhole-Defekte in der Schicht liefert, was zu einer verbesserten Oxidqualität, höheren Qbd-Werten (Ladung für Durchbruch) und einer besseren Dickeneinheitlichkeit führt. Der Sauerstoff kann derart verdünnt werden, dass er 10 Vol.-% bis 75 Vol.-% der gasförmigen Aufwachsumgebung und stärker bevorzugt 25 Vol.-% bis 60 Vol.-% der gasförmigen Aufwachsumgebung bildet.
  • Die Grabenelektroden 132 können durch Abscheiden einer Schicht von Polysiliziummaterial über der zuvor ausgebildeten dünnen Oxidschicht ausgebildet werden, die wiederum über der Oberfläche des Substrats (Mesa-Oberseiten) und den Seitenwänden der Gräben ausgebildet wurde. Die Abscheidung kann durch eine herkömmliche in der Technik bekannte Polysiliziumabscheidungseinrichtung erfolgen. Um die Grabenbereiche bei einer Grabenbreite von etwa 0,5 Mikrometer und einer Grabentiefe von 1,1 Mikrometer mit Polysiliziummaterial zu füllen, kann das Polysiliziummaterial bis zu einer Dicke von 5000 Angström (0,5 Mikrometer), gemessen an der Oberfläche des Substrats, bei einer Temperatur von 560°C abgeschieden werden. Diese Menge an Material reicht aus, um die Seitenwände der Gräben zu beschichten und sie zu füllen. Allgemein sollte das Polysilizium (oder ein anderes Abschirmmaterial), um zu verhindern, dass Voids in der Abschirmelektrode auftreten, mit einer Dicke abgeschieden werden, die von der Hälfte der Breite des Grabens, der gefüllt wird, bis zu zweimal der Breite reicht. Typischerweise ist die abgeschiedene Dicke gleich der Breite des Grabens. Das Polysilizium kann in dotierter Form oder nicht dotierter Form abgeschieden werden. Wenn es in dotierter Form abgeschieden wird, wird es vorzugsweise in situ während der Abscheidung dotiert und weist es ein Dotierungsniveau von 1 × 1018 Dotiermittelatomen pro Kubikzentimeter (cm–3) oder größer, und stärker bevorzugt ein Dotierungsniveau von 5 × 1018 cm–3 oder größer auf. Eine in situ-Dotierung kann durch Einführen eines Dotiermittel enthaltenden Gases (z. B. Phosphin für n-Typ und Diboran oder Bortrifluorid für p-Typ) zusammen mit den Gasen, die zum Ausbilden des Polysiliziums verwendet werden (z. B. Silan und Ammoniak), erreicht werden. Bei einer Abscheidung in nicht dotierter Form kann das Polysilizium während einer nachfolgenden Ausheilungsstufe (nachstehend beschrieben) in einer Dampfphase einem Dotiermittelgas ausgesetzt werden, oder kann es vor dem Ausheilen mit einem Dotiermittel mit einer Dosis von 5 × 1015 Dotiermittelatomen pro Quadratzentimeter (cm–2) mit einer Implantationsenergie von 30 KeV implantiert werden. Die Dotiermitteldosis kann in dem Bereich von 5 × 1014 cm–2 bis 5 × 1016 cm–2 liegen. Eine einheitlichere Dotiermittelverteilung kann durch Implantieren der Dosis mit zwei oder mehr Implantationsenergien erhalten werden. Beispielsweise können eine erste Implantation mit einer Dosis von 2,5 × 1015 cm–2 bei 120 KeV und eine zweite Implantation mit einer Dosis von 2,5 × 1015 cm–2 bei 30 KeV verwendet werden.
  • Das Dotiermittel für das Polysilizium kann n-leitend oder p-leitend sein. In der Technik wird herkömmlich ein n-leitendes Dotiermittel verwendet, und ein p-leitendes Dotiermittel wird in der Technik nicht verwendet. Die Erfinder fanden jedoch heraus, dass eine p-leitende Dotierung für die Abschirmelektroden einen besseren Austrittsarbeitswert für das Material bereitstellen kann, was wiederum eine bessere Abschirmung der Mesas 120 (gezeigt in 2) bereitstellt.
  • Nachdem das Polysilizium abgeschieden und optional implantiert wurde, kann es mit einer Temperatur von 800°C oder höher für eine ausreichende Zeitdauer ausgeheilt werden, um die Polysiliziumkörner zu verdichten und die implantierte Dotierung (falls verwendet) weiter zu verteilen. Es kann eine Ausheilungstemperatur von 950°C verwendet werden. Wenn das Polysilizium während des Ausheilens in einer Dampfphase dotiert werden soll, kann die Ausheilungstemperatur auf 1000°C oder mehr erhöht werden. Jegliches Oxid, das sich während des Ausheilungsprozesses über dem Polysilizium ausbildet, kann entfernt werden, indem es kurz einem BOE (buffered Oxide etch) ausgesetzt wird, und das Substrat kann mit einem herkömmlichen H2SO4/H2O2-Ätzen gereinigt werden, worauf ein RCA SC-1-Standardreinigungsätzen folgt. An dieser Stelle liegt eine Schicht von Polysilizium auf der dünnen Oxidschicht, die sich an den Mesa-Oberseiten befindet. Dann kann ein herkömmliches Polysiliziumätzen durchgeführt werden, um das Polysilizium zurückzuätzen, das an den Oberseiten der Mesas verblieben ist, wobei die zuvor ausgebildete dünne Oxidschicht als Ätzstopp wirkt. Dies ätzt den oberen Abschnitt der Polysiliziumschicht über sowohl den Mesas als auch den Gräben weg. Das Polysiliziumätzen kann etwas langer andauern, um ein leichtes Zurückät zen des Polysiliziums in den Gräben bereitzustellen, so dass das obere Niveau der Abschirmelektroden unter den Oberseiten der Mesas liegt. Nach dem Polysiliziumätzen kann das Substrat mit einem herkömmlichen H2SO4/H2O2-Ätzen gereinigt werden, worauf ein RCA SC-1-Standardreinigungsätzen folgt.
  • Nachstehend wird ein beispielhafter Nickelsilizidausbildungsprozess beschrieben. Ein beispielhafter Nickelsilizidausbildungsprozess kann umfassen, dass die Oberseiten der Mesas und der Abschirmelektroden für eine kurze Zeitdauer einem fluorwasserstoffsaueren Ätzmittel (HF-Ätzmittel) ausgesetzt werden, um jegliches Oxid zu entfernen, das ausgebildet wurde, etwa 1000 Angström Nickel (Ni) an der Fläche des Substrats verdampft werden, ein erstes Ausheilen der Nickelschicht bei einer Temperatur in dem Bereich von 250°C bis 400°C für etwa fünf Minuten durchgeführt wird, und ein zweites Ausheilen bei einer Temperatur in dem Bereich von 400°C bis 700°C für etwa fünf Minuten durchgeführt wird. Der erste Ausheilungsprozess wandelt einen wesentlichen Teil der Nickelschicht in Ni2Si um, und der zweite Ausheilungsprozess wandelt das Ni2Si in NiSi um. Bei einer Realisierung liegt die erste Ausheilungstemperatur bei etwa 350°C (±10°C), und liegt die zweite Ausheilungstemperatur bei etwa 500°C (±25°C). Der Ausheilungsprozess wandelt etwa 1000 Angström der Oberseiten der Mesas von Silizium in Nickelsilizid um und bildet Schottky-Barrieren an den Oberflächen der Mesas aus. Der Ausheilungsprozess wandelt auch einen Teil der Oberseiten der Polysiliziumabschirmelektroden um und bildet aufgrund des hohen Dotierungsniveaus in den Abschirmelektroden leitende Kontakte mit den Abschirmelektroden aus.
  • Es ist zu verstehen, dass, wenn die Ausführung einer Aktion irgendeines der oben offenbarten und hierin beanspruchten Verfahren nicht auf dem Abschluss einer anderen Aktion basiert, die Aktionen in einer beliebigen Zeitsequenz (z. B. zeitlichen Reihenfolge) in Bezug auf einander ausgeführt werden können, was eine gleichzeitige Ausführung und eine verschachtelte Ausführung verschiedener Aktionen umfasst. (Eine verschachtelte Ausführung kann beispielsweise auftreten, wenn Teile von zwei oder mehr Aktionen auf eine gemischte Weise ausgeführt werden.) Dementsprechend sei angemerkt, dass, während die Verfahrensansprüche der vorliegenden Anmeldung Sätze von Aktionen ausführen, die Verfahrensansprüche nicht notwendigerweise auf die in der Anspruchssprache aufgeführte Reihenfolge der Aktionen beschränkt sind, sondern stattdessen alle obigen möglichen Abwicklungen abdecken, einschließlich einer gleichzeitigen und verschachtelten Ausführung von Aktionen und anderer möglicher Abwicklungen, die oben nicht explizit beschrieben sind, wenn es nicht anderweitig durch die Anspruchssprache angegeben ist (wie beispielsweise durch explizites Angeben, dass eine Aktion einer anderen Aktion vorausgeht oder nachfolgt).
  • Eine Angabe von ”ein(e)” und ”der/die/das” soll ein(e) oder mehrere bedeuten, wenn dies nicht ausdrücklich gegenteilig angegeben ist.
  • Die Begriffe und Ausdrücke, die hierin verwendet wurden, werden als Begriffe der Beschreibung und nicht der Einschränkung verwendet, und es besteht bei der Verwendung solcher Begriffe und Ausdrücke nicht die Absicht, Äquivalente der gezeigten und beschriebenen Merkmale auszuschließen, da zu erkennen ist, dass innerhalb des Umfangs der Ansprüche verschiedene Abwandlungen möglich sind.
  • Während die verschiedenen Ausführungsformen zumeist im Kontext von N-Kanal-Grabenabschirmungsvorrichtungen beschrieben sind, können die Ausführungsformen gemäß dem vorliegenden Gegenstand als P-Kanal-Grabenabschirmungsvorrichtungen realisiert sein, wobei die Leitfähig keitstypen der Schichten und Gebiete umgekehrt werden. Ferner können, während die Ausführungsformen unter Verwendung von Schottky-Barrierengleichrichtern gezeigt wurden, Ausführungsformen gemäß dem vorliegenden Gegenstand mit MOSFET-Aufbauten, IGBT-Aufbauten, BJT-Aufbauten, synchronen Gleichrichtern mit abgeschirmtem Gate (z. B. MOSFET mit abgeschirmtem Gate und Schottky, die integriert sind) und Superjunction-Abwandlungen der hierin beschriebenen Vorrichtungen (z. B. Vorrichtungen mit Spalten von Silizium mit abwechselndem Leitfähigkeitstyp) realisiert sein.
  • Ferner können ein oder mehrere Merkmale einer oder mehrerer Ausführungsformen mit einem oder mehreren Merkmalen anderer Ausführungsformen kombiniert werden, ohne von dem Schutzumfang des vorliegenden Gegenstands abzuweichen.
  • Während der vorliegende Gegenstand insbesondere in Bezug auf die gezeigten Ausführungsformen beschrieben wurde, sei angemerkt, dass verschiedene Änderungen, Abwandlungen, Anpassungen und äquivalente Anordnungen auf der Grundlage der vorliegenden Offenbarung vorgenommen werden können (z. B. können verschiedene Änderungen durchgeführt werden und können Äquivalente für eine Anpassung an bestimmte Situationen für Elemente hiervon eingesetzt werden), und dass diese als innerhalb des Schutzumfangs des vorliegenden Gegenstands und der beigefügten Ansprüche liegend zu betrachten sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6680232 [0045]

Claims (22)

  1. Halbleitervorrichtung, umfassend: eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer ersten Fläche, einer zweiten Fläche und einem Mesa-Gebiet, wobei das Mesa-Gebiet eine Oberfläche benachbart zu der ersten Fläche der Schicht und eine Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines ersten Abschnitts des Mesa-Gebiets aufweist, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der Oberfläche des Mesa-Gebiets verringert; eine Grabenelektrode, die sich in der Halbleiterschicht und benachbart zu dem Mesa-Gebiet erstreckt, wobei der Graben eine darin angeordnete elektrisch isolierte Elektrode aufweist und sich von der ersten Fläche der Halbleiterschicht in Richtung der zweiten Fläche der Halbleiterschicht bis zu einer ersten Tiefe unter der ersten Fläche der Schicht erstreckt; eine zweite Elektrode, die an der Oberfläche des Mesa-Gebiets angeordnet ist; und eine dritte Elektrode, die elektrisch mit der Halbleiterschicht gekoppelt ist; und wobei der erste Abschnitt des Mesa-Gebiets innerhalb einer ersten Distanz zu der Oberfläche der Halbleiterschicht angeordnet ist, wobei die erste Distanz die größere von einem halben Mikrometer und der Hälfte der ersten Tiefe ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt der Nettokonzentration der Dotierung mit Gradient innerhalb von drei Achteln eines Mikrometers von der Oberfläche der Halbleiterschicht angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt der Nettokonzentration der Dotierung mit Gradient innerhalb eines Viertelmikrometers von der Oberfläche der Halbleiterschicht angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt der Nettokonzentration der Dotierung mit Gradient eine maximale Nettokonzentration der Dotierung aufweist, die kleiner oder gleich 8 × 1016 cm–3 ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt der Nettokonzentration der Dotierung mit Gradient eine maximale Nettokonzentration der Dotierung aufweist, die kleiner oder gleich 4 × 1016 cm–3 ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die maximale Nettokonzentration der Dotierung vom ersten Leitfähigkeitstyp in dem Mesa-Gebiet kleiner oder gleich 2 × 1017 cm–3 ist.
  7. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt einen Maximalwert der Nettokonzentration der Dotierung, einen Minimalwert der Nettokonzentration der Dotierung und ein Verhältnis von Maximalwert zu Minimalwert aufweist, und wobei das Verhältnis größer oder gleich Zwei ist.
  8. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abschnitt einen Maximalwert der Nettokonzentration der Dotierung, einen Minimalwert der Nettokonzentration der Dotierung und ein Verhältnis von Maximalwert zu Minimalwert aufweist, und wobei das Verhältnis größer oder gleich Vier ist.
  9. Halbleitervorrichtung nach Anspruch 1, wobei das Mesa-Gebiet ferner eine Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines zweiten Abschnitts des Mesa-Gebiets umfasst, wobei der zweite Abschnitt unter dem ersten Abschnitt angeordnet ist, wobei der Wert der Nettokonzentration der Dotierung mit Gradient in dem zweiten Abschnitt mit der Distanz zu der Oberfläche des Mesa-Gebiets ansteigt.
  10. Halbleitervorrichtung nach Anspruch 1, wobei die Grabenelektrode mindestens eine Seitenwand und eine Bodenwand aufweist; wobei das Mesa-Gebiet einen Maximalwert der Nettokonzentration der Dotierung vom ersten Leitfähigkeitstyp aufweist; und wobei die Halbleitervorrichtung ferner ein Gebiet mit gesteigerter Dotierung, das in der Halbleiterschicht angeordnet ist, mit einer Nettokonzentration der Dotierung vom ersten Leitfähigkeitstyp, die größer als der Minimalwert der Nettokonzentration der Dotierung des Mesa-Gebiets ist, umfasst, wobei das Gebiet mit gesteigerter Dotierung benachbart zu einer Bodenwand des elektrisch isolierten Leiters angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die zweite Nettokonzentration der Dotierung um mindestens einen Betrag von 2 × 1016 cm–3 größer als das erste Nettodotierungsniveau ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei der erste Leitfähigkeitstyp n-leitend ist.
  13. Halbleitervorrichtung nach Anspruch 1, wobei das Mesa-Gebiet ferner eine Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines zweiten Abschnitts des Mesa-Gebiets umfasst, wobei der zweite Abschnitt zwischen der zweiten Elektrode und dem ersten Abschnitt des Mesa-Gebiets angeordnet ist, wobei der Wert der Nettokonzentration der Dotierung mit Gradient des zweiten Abschnitts mit der Distanz zu der Oberfläche des Mesa-Gebiets ansteigt.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst, dass ein Mesa-Gebiet eines Halbleitermaterials mit einer Oberfläche und einem Abschnitt einer Nettokonzentration der Dotierung mit Gradient mit erster Leitfähigkeit innerhalb eines ersten Abschnitts des Mesa-Gebiets ausgebildet wird, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient darin mit der Distanz zu der Oberfläche des Mesa-Gebiets verringert; und eine Kontaktelektrode an der Oberfläche des Mesa-Gebiets ausgebildet wird.
  15. Verfahren nach Anspruch 14, wobei der erste Abschnitt innerhalb einer ersten Distanz zu der Oberfläche der Halbleiterschicht angeordnet ist, wobei die erste Distanz die größere von einem halben Mikrometer und der Hälfte der Höhe der Mesa ist.
  16. Verfahren nach Anspruch 14, wobei das Ausbilden des Mesa-Gebiets umfasst, dass ein Gebiet der Nettokonzentration der Dotierung mit Gradient vom ersten Leitfähigkeitstyp innerhalb eines Abschnitts einer Halbleiterschicht ausgebildet wird, wobei sich der Wert der Nettokonzentration der Dotierung mit Gradient mit der Distanz zu der ersten Fläche der Halbleiterschicht verringert; und eine oder mehrere elektrisch isolierte Grabenelektroden in der Halbleiterschicht an der ersten Fläche hiervon ausgebildet werden, um das Mesa-Gebiet zu definieren, wobei die Oberfläche des Mesa-Gebiets an der ersten Fläche der Halbleiterschicht angeordnet ist.
  17. Verfahren nach Anspruch 14, wobei das Ausbilden des Mesa-Gebiets umfasst, dass eine oder mehrere elektrisch isolierte Grabenelektroden in einer Halbleiterschicht an einer ersten Fläche hiervon ausgebildet werden, um das Mesa-Gebiet in der Halbleiterschicht an der ersten Fläche hiervon zu definieren, wobei das Mesa-Gebiet eine Oberfläche an der ersten Fläche der Halbleiterschicht aufweist; und der Abschnitt der Nettokonzentration der Dotierung mit Gradient mit erster Leitfähigkeit in dem Mesa-Gebiet ausgebildet wird.
  18. Verfahren nach Anspruch 14, wobei das Ausbilden des Mesa-Gebiets umfasst, dass ein Dotiermittel vom zweiten Leitfähigkeitstyp mit einer Energie von mindestens 70 KeV implantiert wird.
  19. Verfahren nach Anspruch 14, wobei das Ausbilden des Mesa-Gebiets umfasst, dass ein Dotiermittel vom zweiten Leitfähigkeitstyp mit einer Energie von mindestens 100 KeV implantiert wird.
  20. Verfahren nach Anspruch 14, wobei das Ausbilden des Mesa-Gebiets umfasst, dass ein Dotiermittel vom ersten Leitfähigkeitstyp mit einer Energie von 40 KeV oder weniger implantiert wird.
  21. Verfahren nach Anspruch 14, wobei das Ausbilden der Kontaktelektrode umfasst, dass eine Silizidschicht ausgebildet wird.
  22. Verfahren nach Anspruch 14, wobei das Ausbilden der Kontaktelektrode umfasst, dass ein Schottky-Kontakt ausgebildet wird.
DE102009033313A 2009-06-12 2009-07-15 Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern Withdrawn DE102009033313A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/484,096 US8049276B2 (en) 2009-06-12 2009-06-12 Reduced process sensitivity of electrode-semiconductor rectifiers
US12/484,096 2009-06-12

Publications (1)

Publication Number Publication Date
DE102009033313A1 true DE102009033313A1 (de) 2010-12-16

Family

ID=43069941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009033313A Withdrawn DE102009033313A1 (de) 2009-06-12 2009-07-15 Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern

Country Status (6)

Country Link
US (2) US8049276B2 (de)
KR (1) KR101682082B1 (de)
CN (1) CN101924127B (de)
AT (1) AT508282A2 (de)
DE (1) DE102009033313A1 (de)
TW (1) TW201044596A (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半p-n接面蕭基二極體結構及其製作方法
US9577079B2 (en) 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
JP5726005B2 (ja) * 2010-08-02 2015-05-27 アイメックImec Cmos撮像装置アレイの製造方法
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8575685B2 (en) * 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US10032878B2 (en) * 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
CN103681315B (zh) * 2012-09-18 2016-08-10 中芯国际集成电路制造(上海)有限公司 埋层的形成方法
US8981381B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US8981528B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
JP6036765B2 (ja) * 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN109427909A (zh) * 2017-08-25 2019-03-05 帅群微电子股份有限公司 半导体元件与其制造方法
KR101960077B1 (ko) * 2017-08-30 2019-03-21 파워큐브세미(주) 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
US10340384B2 (en) 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
CN111081754A (zh) * 2018-10-19 2020-04-28 宁波比亚迪半导体有限公司 沟槽型mos结构肖特基二极管及其制备方法
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法
CN113394294A (zh) * 2021-06-09 2021-09-14 武汉新芯集成电路制造有限公司 半导体装置及形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964084A (en) * 1974-06-12 1976-06-15 Bell Telephone Laboratories, Incorporated Schottky barrier diode contacts
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−mosfet
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
FR2581252B1 (fr) 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
EP0272143B1 (de) 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine-Ätzverfahren für Silizium
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01227468A (ja) 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
US4942445A (en) 1988-07-05 1990-07-17 General Electric Company Lateral depletion mode tyristor
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4876579A (en) 1989-01-26 1989-10-24 Harris Corporation Low top gate resistance JFET structure
US4954854A (en) 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5119153A (en) 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US4994883A (en) 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
KR950006483B1 (ko) 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
IT1254799B (it) 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
JPH0637269A (ja) 1992-07-17 1994-02-10 Mitsubishi Electric Corp 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3417013B2 (ja) 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5424563A (en) 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3125567B2 (ja) 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
JPH07326663A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離方法
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5665996A (en) 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチmisfetおよびその製造方法
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5856692A (en) 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5920108A (en) 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
US5777362A (en) 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US5602046A (en) 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5973368A (en) 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5807783A (en) 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US5998822A (en) 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6110763A (en) 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
EP0892435A1 (de) 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrierter Halbleitertransistor mit Stromüberwachung
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
JP4189610B2 (ja) 1998-05-08 2008-12-03 ソニー株式会社 光電変換素子およびその製造方法
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
JP2000056281A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
US6316280B1 (en) 1998-09-07 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor devices separated from a wafer
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6677626B1 (en) 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6208185B1 (en) 1999-03-25 2001-03-27 Wisconsin Alumni Research Corporation High performance active gate drive for IGBTs
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6492663B1 (en) 1999-05-20 2002-12-10 Richard A. Blanchard Universal source geometry for MOS-gated power devices
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6252277B1 (en) 1999-09-09 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Embedded polysilicon gate MOSFET
US6437419B1 (en) 1999-11-29 2002-08-20 Fairchild Semiconductor Corporation Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
WO2001059842A1 (en) 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
US6392290B1 (en) 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2003533889A (ja) 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
JP4963750B2 (ja) 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
WO2002061845A1 (en) 2001-02-01 2002-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
KR100485556B1 (ko) 2001-02-02 2005-04-27 미쓰비시덴키 가부시키가이샤 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법
WO2002069394A1 (en) 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6831329B2 (en) 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
US6798019B2 (en) 2002-01-18 2004-09-28 Fairchild Semiconductor Corporation IGBT with channel resistors
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6653161B1 (en) 2002-05-16 2003-11-25 Intel Corporation Method and apparatus for forming a capacitive structure including single crystal silicon
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
WO2004032244A1 (ja) 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2005020275A2 (ja) 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
WO2005060676A2 (en) 2003-12-19 2005-07-07 Third Dimension (3D) Semiconductor, Inc. A method for manufacturing a superjunction device with wide mesas
JP4699692B2 (ja) 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7952139B2 (en) * 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
KR20120127677A (ko) 2005-04-06 2012-11-22 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
WO2006127914A2 (en) 2005-05-26 2006-11-30 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7768064B2 (en) 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow

Also Published As

Publication number Publication date
CN101924127B (zh) 2015-07-29
US20120037982A1 (en) 2012-02-16
CN101924127A (zh) 2010-12-22
AT508282A2 (de) 2010-12-15
TW201044596A (en) 2010-12-16
US8049276B2 (en) 2011-11-01
KR101682082B1 (ko) 2016-12-02
KR20100133868A (ko) 2010-12-22
US20100314707A1 (en) 2010-12-16
US8492837B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102016226235A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
DE102008002647A1 (de) Rauschreduktion in einem Halbleiterbauelement unter Verwendung von Gegendotierung
DE112010000455T5 (de) Strukturen und Verfahren zum Verbessern von Grabenabschirmungshalbleitervorrichtungen und Schottky-Barrierengleichrichtervorrichtungen
DE19843959A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014113130A1 (de) Halbleitervorrichtung, Sperrschicht-Feldeffekttransistor und vertikaler Feldeffekttransistor
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102015105718A1 (de) Halbleiterdiode
DE102007026745B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102015118616B3 (de) Latchup-fester Transistor

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee