DE102016105255A1 - Generation of isolation trenches of different depths in a semiconductor substrate - Google Patents

Generation of isolation trenches of different depths in a semiconductor substrate Download PDF

Info

Publication number
DE102016105255A1
DE102016105255A1 DE102016105255.8A DE102016105255A DE102016105255A1 DE 102016105255 A1 DE102016105255 A1 DE 102016105255A1 DE 102016105255 A DE102016105255 A DE 102016105255A DE 102016105255 A1 DE102016105255 A1 DE 102016105255A1
Authority
DE
Germany
Prior art keywords
trench
opening
depth
layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016105255.8A
Other languages
German (de)
Other versions
DE102016105255B4 (en
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102016105255.8A priority Critical patent/DE102016105255B4/en
Publication of DE102016105255A1 publication Critical patent/DE102016105255A1/en
Application granted granted Critical
Publication of DE102016105255B4 publication Critical patent/DE102016105255B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

Die Erfindung steht vor der technischen Problematik, Gräben 60, 62 mit unterschiedlicher Tiefe t60, t62 kostengünstig und dennoch präzise zu erzeugen, insbesondere Lackreste in den Gräben 60, 62 zu vermeiden. Vorgeschlagen wird dazu ein Verfahren zur Erzeugung der Gräben in einem Halbleitersubstrat 10, 74, 70. Das Verfahren umfasst das Bilden einer ersten Öffnung 22 mit einer ersten Tiefe in einer Hartmaskenschicht 12, 14, wobei die erste Öffnung 22 laterale Abmessungen und Lage eines ersten Grabens 60 festlegt. Umfasst ist auch das Bilden einer zweiten Öffnung 32 mit einer zweiten Tiefe in der gleichen Hartmaskenschicht 12, 14, wobei die zweite Tiefe kleiner ist als die erste Tiefe und die zweite Öffnung 32 laterale Abmessungen und Lage eines zweiten Grabens 62 festlegt. Zumindest ein Abschnitt 40 des ersten Grabens 60 mit einer ersten Grabentiefe wird unter Verwendung von Maskenmaterial in der zweiten Öffnung 32 als Stoppmaterial erzeugt. Der zweite Graben 62 wird mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe t60 größer ist als die zweite Grabentiefe t62.The invention faces the technical problem of producing trenches 60, 62 with different depths t60, t62 in a cost-effective and nevertheless precise manner, in particular to avoid lacquer residues in the trenches 60, 62. Proposed is a method of forming the trenches in a semiconductor substrate 10, 74, 70. The method includes forming a first opening 22 having a first depth in a hardmask layer 12, 14, the first opening 22 having lateral dimensions and location of a first trench 60 determines. Also included is forming a second opening 32 having a second depth in the same hardmask layer 12, 14, the second depth being less than the first depth and the second opening 32 defining lateral dimensions and location of a second trench 62. At least a portion 40 of the first trench 60 having a first trench depth is created using mask material in the second opening 32 as a stop material. The second trench 62 is created at a second trench depth after removal of the mask material in the second opening, wherein the first trench depth t60 is greater than the second trench depth t62.

Description

Die Erfindung betrifft allgemein die Herstellung mikro-technischer Bauelemente, insbesondere mikro-elektronische, mikro-optische oder mikro-mechanische Strukturen, und betrifft die Herstellung von Gräben in einem Halbleitersubstrat, die beispielsweise zur Isolation von unterschiedlichen Bauteilgebieten und/oder zur Kontaktierung unterschiedlicher Ebenen der Bauteile verwendet werden. The invention generally relates to the production of micro-technical components, in particular micro-electronic, micro-optical or micro-mechanical structures, and relates to the production of trenches in a semiconductor substrate, for example, for the isolation of different device areas and / or for contacting different levels of Components are used.

Ein Aspekt bei der Herstellung von auf Halbleiter basierenden Bauelementen ist die Erzeugung von Gräben, beispielsweise von Isolationsgräben, mit unterschiedlicher Tiefe in einem geeigneten Halbleitersubstrat. Mindestens einer der Isolationsgräben hat dabei eine Tiefe von mehr als einigen Mikrometern bis zu etlichen zehn Mikrometern (DTI: Deep Trench Isolation) im Gegensatz zu flachen Isolationsgräben mit Tiefen von wenigen hundert Nanometern (STI: Shallow Trench Isolation). One aspect in the fabrication of semiconductor-based devices is the creation of trenches, for example, trenches of varying depth in a suitable semiconductor substrate. At least one of the isolation trenches has a depth of more than a few microns to tens of microns (DTI: Deep Trench Isolation) in contrast to shallow isolation trenches with depths of a few hundred nanometers (STI: Shallow Trench Isolation).

In vielen Anwendungen werden sowohl tiefe als auch flache Isolationsgräben kombiniert, um eine gewünschte laterale Abgrenzung und Isolation von Bauteilgebieten in und auf einem gemeinsamen Substrat zu erreichen. In anderen Anwendungen, in denen ein SOI-Substrat bzw. ein Silizium bzw. Halbleiter-auf-Isolator-Substrat verwendet wird, d.h., in der Regel ein Halbleitersubstrat, das von einem darüber liegenden Halbleitersubstrat durch eine vergrabene isolierende Schicht getrennt ist, um die damit einhergehenden Vorteile für entsprechende Bauelemente auszunutzen, zB. reduzierte parasitäre Kapazität, und dergleichen, dient ein sehr tiefer Isolationsgraben zur Kontaktierung des Trägersubstrats der SOI-Anordnung. Ein weiterer, weniger tiefer Isolationsgraben in dem oberen Halbleitersubstrat, das zur Herstellung der eigentlichen Halbleiterbauelemente verwendet wird, dient zur horizontalen elektrischen Isolation. In wieder anderen Anwendungen dient der tiefe Isolationsgraben, der sich bis zu der vergrabene isolierenden Schicht erstreckt, in einem SOI-Substrat zur horizontalen Isolation und wird mit einem flachen Isolationsgraben kombiniert, der beispielsweise der lateralen Abgrenzung und Isolation der Halbleiter Bauelemente, zB. der Transistoren, und dergleichen, dient. In many applications, both deep and shallow isolation trenches are combined to achieve desired lateral confinement and isolation of device regions in and on a common substrate. In other applications, where an SOI substrate or a silicon-on-insulator substrate is used, that is, usually a semiconductor substrate, which is separated from an overlying semiconductor substrate by a buried insulating layer to the exploiting the associated advantages for corresponding components, eg. reduced parasitic capacitance, and the like, serves a very deep isolation trench for contacting the carrier substrate of the SOI device. Another, less deep isolation trench in the upper semiconductor substrate, which is used for the production of the actual semiconductor devices, is used for horizontal electrical isolation. In yet other applications, the deep trench, which extends to the buried insulating layer, is used in an SOI substrate for horizontal isolation and is combined with a shallow trench isolation, for example, the lateral delimitation and isolation of the semiconductor devices, eg. of the transistors, and the like.

Für die Herstellung von Gräben mit unterschiedlicher Tiefe in einem Halbleitersubstrat, zB. einem Halbleitersubstrat ohne vergrabene isolierende Schicht oder in einem SOI-Substrat, werden diverse Strategien angewendet, die zwar einerseits zum Ziel haben, die entsprechenden Gräben mit gewünschter Präzision herzustellen, andererseits es aber auch nach Möglichkeit erlauben, die dazu erforderlichen Prozessschritte mit akzeptabler Kosteneffizienz auszuführen. For the production of trenches with different depths in a semiconductor substrate, eg. a semiconductor substrate without a buried insulating layer or in an SOI substrate, various strategies are applied, which on the one hand have the goal to produce the corresponding trenches with the desired precision, but on the other hand, if possible, to carry out the required process steps with acceptable cost efficiency.

Eine einfache Methode, unterschiedlich tiefe Isolationsgräben in SOI-Scheiben zu erzeugen, wird in EP 2 669 939 A1 beschrieben. Dieses Verfahren umfasst das Erzeugen einer ersten Fotomaske, das Ätzen der ersten Gräben und Verfüllen der ersten Isolationsgräben. Danach wird eine zweite Fotomaske erzeugt, die zweiten Gräben werden geätzt und verfüllt. Durch die getrennten Ätzschritte für die ersten und zweiten Gräben können unterschiedliche Tiefen geätzt werden. Dabei werden aber alle nötigen Prozessschritte doppelt verwendet und der Prozess wird sehr kostenintensiv. Insbesondere für tiefe Isolationsgräben mit Tiefen von mehreren zehn Mikrometern sind die Ätzzeiten sehr lang und damit teuer. Um die Tiefen von mehreren zehn Mikrometern ätzen zu können, ist eine gewisse Mindestbreite der Gräben nötig. Damit wird aber auch sehr viel Material für die Verfüllung der Gräben benötigt, dies bedeutet sehr lange Abscheidezeiten für das Verfüllmaterial. An easy way to create different depths of isolation trenches in SOI slices is in EP 2 669 939 A1 described. This method includes generating a first photomask, etching the first trenches, and filling the first isolation trenches. Thereafter, a second photomask is generated, the second trenches are etched and filled. Due to the separate etching steps for the first and second trenches, different depths can be etched. However, all necessary process steps are used twice and the process becomes very costly. Especially for deep isolation trenches with depths of several tens of micrometers, the etching times are very long and therefore expensive. In order to be able to etch the depths of several tens of micrometers, a certain minimum width of the trenches is necessary. However, this also requires a great deal of material for the backfilling of the trenches, which means very long separation times for the filling material.

Eine prinzipiell ähnliche Methode wird in CN 158 146 A beschrieben. Unterschiedlich tiefe Gräben in der Zelle und der Peripherie von Speicherbauelementen werden dort durch zweimaligen Fotolithographie- und Ätzprozess erzeugt. A basically similar method is used in CN 158 146 A described. Different deep trenches in the cell and the periphery of memory devices are produced there by a two-time photolithography and etching process.

In ähnlicher Weise werden auch in US 2007 054464 A1 ein zweimaliger Fotolithographieschritt und ein zweimaliges Ätzen beschrieben. CN 103 400 796 A verwendet einen ersten Fotolithographie- und Ätzprozess für die Erzeugung primärer Gräben, ein weiterer Fotolithographieprozess deckt einige der primären Gräben ab, die offenen primären Gräben werden zu sekundären, tieferen Graben geätzt. Eine ähnliche Methode wird auch in KR 2003 0002363 A beschrieben. Similarly, in US 2007 054464 A1 a two-fold photolithography step and a two-time etching. CN 103 400 796 A uses a first photolithography and etching process to create primary trenches, another photolithography process covers some of the primary trenches, and the open primary trenches are etched into secondary, deeper trenches. A similar method is also used in KR 2003 0002363 A described.

DE 103 17 748 B4 , US 5,8175,68 A , US 6,720,217 oder US 7,3148,26 B2 verwenden unterschiedliche Breiten der Gräben. Durch die unterschiedliche Breite der Gräben kommt es zu unterschiedlichen Ätzraten beim Ätzen im Silizium und es entstehen Gräben mit unterschiedlicher Tiefe. In schmalen Gräben kann es zu einer Verarmung von Ätzspezies kommen und damit zu einer Verringerung der Ätzraten. Eine genaue Prozesssteuerung ist jedoch mit einer solchen Methode sehr schwierig, ebenso ist es äußerst schwierig, möglichst sehr unterschiedliche Tiefen, also z.B. 400nm flache Isolationsgräben (STI, Shallow Trench Isolation) neben 50µm tiefen Isolationsgräben (DTI, Deep Trench Isolation), zu erzeugen. DE 103 17 748 B4 . US 5,8175,68 A . US 6,720,217 or US 7,314,226 B2 use different widths of the trenches. Due to the different width of the trenches, different etching rates occur during etching in the silicon and trenches with different depths are formed. Narrow trenches can lead to a depletion of etching species and thus to a reduction in etching rates. However, accurate process control is very difficult with such a method, as it is extremely difficult to very different depths, eg 400nm shallow isolation trenches (STI, shallow trench isolation) in addition to 50μm deep isolation trenches (DTI, deep trench isolation) to produce.

Eine vergleichbare Limitierung besteht für die Methode, die in US 5,814,547 A beschrieben ist. Auch hier werden unterschiedliche Breiten der Gräben ausgenutzt, um unterschiedliche Tiefen zu erzeugen. Eine schmale Grabenöffnung führt zu flacheren Gräben wegen Aufladung ("microloading") beim plasma-basierten anisotropen Ätzen und die daraus resultierende geänderte Ätzrate führt zu einer geringen Endtiefe der schmalen Gräben. A similar limitation exists for the method used in US 5,814,547 A is described. Again, different widths of the trenches are exploited to produce different depths. A narrow trench opening results in shallower trenches for microloading in plasma-based anisotropic etching and the resulting the resulting modified etching rate leads to a small final depth of the narrow trenches.

KR 2004 0082219A zeigt eine Hartmaske, bestehend aus einer Oxid- und einer Nitridschicht, zunächst großflächig abgeschieden. Mit einer ersten Fotomaske werden erste Gräben in der Hartmaske und im Silizium geätzt, mittels einer zweiten Fotomaske wird zunächst die Hartmaske über den zweiten Gräben geätzt, danach wird der Lack entfernt und anschießend werden beide Sorten Gräben geätzt. Während die zweiten Gräben geätzt werden, werden die ersten Gräben dabei weiter vertieft. Die Methode funktioniert allerdings nur bei flachen ersten Gräben, ansonsten bleiben Lackreste in tiefen Gräben enthalten, die als Verunreinigung zu massiven Problemen in nachfolgenden Prozessschritten führen, wie dies auch als Problem in JP 2 072 470 C ausführlich dargelegt ist. KR 2004 0082219A shows a hard mask, consisting of an oxide and a nitride layer, initially deposited over a large area. First trenches in the hard mask and in the silicon are etched with a first photomask, the hard mask over the second trenches is first etched by means of a second photomask, then the varnish is removed and subsequently both types of trenches are etched. As the second trenches are etched, the first trenches continue to deepen. However, the method works only for shallow first trenches, otherwise paint residues remain in deep trenches, which lead to contamination as massive problems in subsequent process steps, as well as a problem in JP 2 072 470 C is set out in detail.

US 2015 132919 A1 zeigt eine physikalische Fotomaske, d.h. das Retikel, das zur Belichtung des Fotolackes eingesetzt wird, mit unterschiedlicher Transparenz verwendet. Bei der Belichtung des Fotolackes werden erste Fotolacköffnungen komplett belichtet und frei entwickelt, zweite Bereiche werden nur teilbelichtet und teilentwickelt. D.h., in diesen Öffnungen bleibt ein Rest Fotolack bestehen. Beim Ätzen der Gräben wird unter den ersten Fotolacköffnungen ein Graben im Silizium geätzt, während in den zweiten Fotolacköffnungen noch Fotolack geätzt wird. Erst wenn in den zweiten Grabenbereichen der Lack komplett geätzt wurde, erfolgt dort ein Ätzen im Silizium. Der in diesem, zunächst von dem restlichen Fotolackmaterial noch abgedeckten Bereich geätzte Graben wird damit weniger tief als der erste Graben. Für eine genaue Tiefenkontrolle müssen allerdings sowohl die Dicke der Restlackschicht als auch die Ätzrate der Restlackschicht und des Siliziums genau gesteuert werden, wozu insbesondere bei der Massenfertigung ein hoher Aufwand bei der Prozesssteuerung einhergeht. US 2015 132919 A1 shows a physical photomask, ie the reticle used to expose the photoresist used with different transparency. When the photoresist is exposed, the first photoresist openings are completely exposed and freely developed, while the second areas are only partially exposed and partly developed. That is, a residual photoresist remains in these openings. During the etching of the trenches, a trench in the silicon is etched under the first photoresist openings while photoresist is etched in the second photoresist openings. Only when the paint has been completely etched in the second trench areas, there is an etching in the silicon. The trench etched in this area, which is initially covered by the remaining photoresist material, thus becomes less deep than the first trench. For a precise depth control, however, both the thickness of the residual lacquer layer and the etching rate of the residual lacquer layer and of the silicon must be precisely controlled, for which a high outlay in process control is involved, in particular in mass production.

Eine ähnliche Methode wird in US 6,932,916 beschrieben. Über den flacheren Gräben wird zunächst eine zusätzliche Schicht mit einer kleinen Ätzrate erzeugt. Mittels einer Fotomaske werden beide Sorten der Gräben gleichzeitig geätzt, aufgrund der zusätzlichen Schicht oberhalb der flachen Gräben erfolgt der Ätzangriff im Silizium später und die Gräben werden flacher geätzt. Auch bei dieser Methode ist eine genaue Kontrolle der Ätztiefe sehr aufwendig, Ätzrate und Dicke der zusätzlichen Schicht müssten für eine genaue Tiefenkontrolle konstant gehalten werden. A similar method is used in US 6,932,916 described. Over the shallower trenches, an additional layer with a small etch rate is first generated. By means of a photomask, both types of trenches are etched simultaneously, because of the additional layer above the shallow trenches, the etching attack in the silicon takes place later and the trenches are etched flat. Even with this method, a precise control of the etching depth is very expensive, etch rate and thickness of the additional layer would have to be kept constant for accurate depth control.

Ein ähnliches Prinzip, die flacheren Gräben durch einen verzögerten Ätzbeginn zu erzeugen, wird in US 8,652,931 B1 beschrieben. Zunächst wird dazu eine Isolatorschicht mit unterschiedlicher Dicke erzeugt. Dazu werden auf der Scheibe großflächig eine Pad- Oxidschicht, eine Maskier-Nitridschicht sowie eine Polysiliziumschicht erzeugt. Im Bereich der späteren tieferen Gräben wird das Polysilizium stark dotiert, wodurch in diesem Bereich eine weitere CVD- (chemische Dampfabscheidung) Schicht mit geringerer Dicke auf als auf undotiertem oder wenig dotiertem Polysilizium aufwächst. Beim Ätzen der Gräben sind zunächst unterschiedlich dicke Isolatorschichten zu Ätzen. Unter dünnerem Oxid entstehen tiefere Gräben als unter dickerem Oxid. Eine Kontrolle der Ätztiefe bzw. die Erzeugung von sehr unterschiedlichen Tiefen ist auch bei dieser Methode sehr schwierig. Typische Ätzraten-Selektivitäten liegen bei 50, d.h., die Ätzrate in Silizium ist um den Faktor 50 höher als die Ätzrate in Oxid. 20nm Oxiddickenschwankung bedeuten damit eine Schwankung der Grabentiefe von 1µm, so dass eine extrem genau gesteuerte Dicke der Oxidschicht erforderlich ist. Ferner ist die Differenz der beiden Oxiddicken limitiert und damit ist auch die Differenz der Grabentiefen limitiert. A similar principle of producing the shallower trenches by a delayed etch start is discussed in US Pat US 8,652,931 B1 described. First, an insulator layer of different thickness is produced for this purpose. For this purpose, a pad oxide layer, a masking nitride layer and a polysilicon layer are produced over a large area on the pane. In the area of the later deeper trenches, the polysilicon is heavily doped, as a result of which a further CVD (chemical vapor deposition) layer with a smaller thickness grows up in this area than on undoped or slightly doped polysilicon. When etching the trenches, insulator layers of different thicknesses are first to be etched. Thinner oxide results in deeper trenches than under thicker oxide. A control of the etching depth or the generation of very different depths is very difficult even with this method. Typical etch rate selectivities are 50, ie, the etch rate in silicon is 50 times higher than the etch rate in oxide. 20nm Oxiddickenschwankung thus mean a variation of the trench depth of 1 micron, so that an extremely precisely controlled thickness of the oxide layer is required. Furthermore, the difference of the two oxide thicknesses is limited and thus the difference of the trench depths is limited.

KR 2004 0059284 A erzeugt über späteren flachen Gräben eine Schichtkombination Oxid + Nitrid + Oxid, über späteren tiefen Gräben nur Oxid + Nitrid. Bei gleichzeitigem Ätzen mittels einer Fotomaske erfolgt bereits ein Ätzen im Silizium der späteren tiefen Gräben, während oberhalb der flachen Gräben noch Dielektrikum geätzt wird. Auch bei dieser Methode werden für eine genaue Tiefenkontrolle konstante Schichtdicken und Ätzraten benötigt. KR 2004 0059284 A creates a layer combination of oxide + nitride + oxide over later shallow trenches, over later deep trenches only oxide + nitride. With simultaneous etching by means of a photomask etching already takes place in the silicon of the later deep trenches, while dielectric is etched above the shallow trenches. Even with this method, constant layer thicknesses and etching rates are required for accurate depth control.

Eine weitere Methode ist in US 2015 170957 beschrieben. Durch eine Ionenimplantation von elektrisch neutralen Spezies wird ein Ätzstopp in das Substrat eingebracht, ein zweimaliges Implantieren in unterschiedliche Tiefen erzeugt Ätzstoppschichten in unterschiedlichen Tiefen. Beim gleichzeitigen Ätzen der Gräben stoppt die Ätzung in unterschiedlichen Tiefen. Eine Limitierung der Tiefe ergibt sich jedoch durch die maximale Eindringtiefe der implantierten Spezies. Ferner werden in dieser Methode insgesamt drei Fotolithographieschritte und drei Masken benötigt, so dass insbesondere die aufwendigen Lithographieschritte zu hohen Kosten beitragen. Another method is in US 2015 170957 described. By an ion implantation of electrically neutral species, an etch stop is introduced into the substrate, a two-time implantation into different depths produces etch stop layers at different depths. During simultaneous etching of the trenches, the etching stops at different depths. However, a limitation of the depth results from the maximum penetration depth of the implanted species. Furthermore, a total of three photolithography steps and three masks are required in this method, so that in particular the expensive lithography steps contribute to high costs.

Mit Blick auf den Stand der Technik steht die Erfindung vor der technischen Problematik, Gräben mit unterschiedlicher Tiefe kostengünstig und dennoch präzise zu erzeugen, insbesondere Lackreste zu vermeiden. In view of the state of the art, the invention faces the technical problem of producing trenches with different depths inexpensively and nevertheless precisely, in particular to avoid paint residues.

Gelöst wird das Problem mit Anspruch 1 oder Anspruch 20. The problem is solved by claim 1 or claim 20.

Erfindungsgemäß erzeugt das Verfahren Gräben in einem Halbleitersubstrat, wobei eine erste Öffnung mit einer ersten Tiefe in einer Hartmaskenschicht gebildet wird und die erste Öffnung laterale Abmessungen und Lage eines ersten Grabens festlegt. Ferner wird eine zweite Öffnung mit einer zweiten Tiefe in der Hartmaskenschicht gebildet, wobei die zweite Öffnung laterale Abmessungen und Lage eines zweiten Grabens festlegt und die zweite Tiefe kleiner ist als die erste Tiefe. Es wird zumindest ein Teil (ein Abschnitt) des ersten Grabens mit einer ersten Grabentiefe unter Verwendung von Maskenmaterial in der zweiten Öffnung als Stoppmaterial erzeugt. Es wird der zweite Graben mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe größer ist als die zweite Grabentiefe. According to the invention, the method produces trenches in a semiconductor substrate, wherein a first opening with a first depth is formed in a hard mask layer, and the first opening has lateral dimensions and position of a first trench sets. Further, a second opening having a second depth is formed in the hardmask layer, wherein the second opening defines lateral dimensions and location of a second trench and the second depth is smaller than the first depth. At least a part (a portion) of the first trench having a first trench depth is formed using mask material in the second opening as stop material. The second trench is created at a second trench depth after removal of the mask material in the second opening, wherein the first trench depth is greater than the second trench depth.

Erfindungsgemäß wird in dem gesamten Verfahren zur Erzeugung der Gräben mit unterschiedlicher Tiefe eine Hartmaske verwendet, die generell eine hohe Ätzselektivität bei diversen anzuwendenden Ätzverfahren erreicht, ohne dass jedoch die dazu nötigen Schichtdicken der Hartmaske übermäßig groß sind. D.h., bei der Strukturierung der Hartmaske zur Bildung der ersten Öffnung und der zweiten Öffnung entsprechend mit der ersten Tiefe und der zweiten Tiefe sind lediglich Abmessungen bezüglich der Dicke der Hartmaske von höchstens wenigen 0,1µm beteiligt, so dass beispielsweise Lithographieprozesse, die zur Strukturierung der Hartmaske verwendet werden können, zuverlässig insbesondere im Hinblick auf die Entfernung von Lackresten aus bestehenden Öffnungen in der Hartmaske durchgeführt werden können. According to the invention, a hard mask is used in the entire method for producing the trenches with different depths, which generally achieves a high etch selectivity in various etching methods to be used, without, however, the layer thicknesses of the hard mask required being excessively large. That is, in the patterning of the hard mask for forming the first opening and the second opening corresponding to the first depth and the second depth are only involved dimensions with respect to the thickness of the hard mask of at most a few 0.1 microns, so that, for example, lithographic processes that are used to structure the Hard mask can be used reliably, especially with regard to the removal of paint residue from existing openings in the hard mask can be performed.

Das erfindungsgemäße Verfahren ermöglicht also die Erzeugung des ersten und des zweiten Grabens auch mit sehr unterschiedlichen Tiefen auf der Grundlage eines Maskenmaterials mit hoher Ätzselektivität, ohne dass bei der Strukturierung der Hartmaske die Gefahr besteht, dass unerwünschte Materialrückstände, beispielsweise in Form von Lackmaterial, die entsprechenden Ätzvorgänge nachteilig beeinflussen. The method according to the invention therefore makes it possible to produce the first and second trenches even with very different depths on the basis of a mask material with high etch selectivity, without the risk of unwanted material residues, for example in the form of paint material, corresponding to the structuring of the hard mask Etch operations adversely affect.

Eine Hartmaske ist dabei als eine Materialschicht oder mehrere Materialschichten zu verstehen, die im Vergleich zu Polymermaterialien, zB. Photolack, eine hohe Beständigkeit, beispielsweise Temperaturbeständigkeit, oder dergleichen aufweisen und insbesondere eine hohe Ätzwiderstandsfähigkeit für typischerweise verwendete Ätzrezepte zeigen, die zum Materialabtrag von Halbleitermaterialien, zB. Silizium, Silizium-Kohlenstoff, oder dergleichen, angewendet werden. Zu typischen Materialien einer Hartmaske gehören unter anderem Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, amorpher Kohlenstoff, oder dergleichen. A hard mask is to be understood as a layer of material or multiple layers of material compared to polymer materials, eg. Photoresist, have a high resistance, such as temperature resistance, or the like, and in particular a high etching resistance for typically used Ätzrezepte show, the material removal of semiconductor materials, eg. Silicon, silicon carbon, or the like. Typical hardmask materials include, but are not limited to, silicon dioxide, silicon nitride, silicon oxynitride, amorphous carbon, or the like.

Tiefen der Gräben zu Dicken der Hartmaskenschicht sind in den Ansprüchen 17 bis 19 mit Bereichen angegeben und auch mit Verhältnissen zueinander. Die Tiefe ist bevorzugt 50 bis 100 mal tiefer als die Hartmaske stark/dick ist. Depths of the trenches to thicknesses of the hard mask layer are given in claims 17 to 19 with areas and also with ratios to each other. The depth is preferably 50 to 100 times lower than the hard mask is thick.

Die ausschließliche Verwendung der Hartmaskenschicht zur Strukturierung der Gräben mit unterschiedlicher Tiefe erlaubt somit eine sehr präzise Steuerung der jeweiligen Ätzprozesse und damit auch der ersten und zweiten Grabentiefe, ohne dass dazu aufwändige Steuerungsstrategien und Mechanismen erforderlich sind. Insbesondere gelingt es aufgrund des erfindungsgemäßen Verfahrens Gräben, beispielsweise Isolationsgräben, mit sehr unterschiedlichen Tiefen herzustellen, beispielsweise Gräben von einigen 100 nm in Verbindung mit Gräben, die eine Tiefe von einigen 10 µm besitzen. Es können also sehr unterschiedliche Grabentiefen realisiert werden, wobei jedoch die Hartmaskenschicht eine ausreichende Mindestdicke aufweisen muss, insbesondere während der Erzeugung zumindest eines Teils des ersten Grabens, um dem Ätzangriff entsprechend zu widerstehen. The exclusive use of the hard mask layer for structuring the trenches with different depth thus allows a very precise control of the respective etching processes and thus also the first and second trench depth, without the need for elaborate control strategies and mechanisms. In particular, it is possible due to the inventive method trenches, for example, isolation trenches to produce with very different depths, for example, trenches of some 100 nm in conjunction with trenches that have a depth of several 10 microns. Thus, very different trench depths can be realized, but the hard mask layer must have a sufficient minimum thickness, in particular during the production of at least a portion of the first trench, in order to correspondingly withstand the etching attack.

Schwankungen der Dicke der Hartmaskenschicht werden aber nicht in die Grabentiefen übertragen. Ein weiterer Vorteil besteht darin, dass für beide Gräben nur ein gemeinsamer Verfüll- und Planarisierungsprozess benötigt wird, sofern eine weitere Bearbeitung in Form der Erzeugung einer oder mehrerer weiterer Schichten in den Gräben erforderlich ist. However, fluctuations in the thickness of the hard mask layer are not transferred to the trench depths. A further advantage is that only one common filling and planarization process is required for both trenches, if further processing in the form of the production of one or more further layers in the trenches is required.

Das erfindungsgemäße Verfahren ist vielseitig einsetzbar, beispielsweise in SOI-Technologien, zur Herstellung von Gräben und Durchkontaktierungen zu SOI-Trägersubstraten, aber auch für HV-CMOS-Bauelemente mit unterschiedlichen STI-Tiefen für Isolation und Drain-Erweiterungsgebiete. Bei der SOI-Technologie wird generell eine Kostensenkung bei der Herstellung der Gräben und der Kontakte zu dem Trägersubstrat erreicht. The method according to the invention can be used in a variety of ways, for example in SOI technologies, for the production of trenches and plated-through holes to SOI carrier substrates, but also for HV-CMOS components with different STI depths for insulation and drain extension regions. In SOI technology, a cost reduction in the manufacture of the trenches and the contacts to the carrier substrate is generally achieved.

Bei Anwendung auf CMOS-Hochvolttransistoren kann z.B. ein tieferes aber dafür schmäleres STI-Gebiet im Drain-Erweiterungsgebiet verwirklicht werden. Es wird hier also ein tieferer, aber schmälerer Graben gebildet, so dass eine kleinere Fläche belegt wird. Diese Flächenreduzierung von HV-Transistoren führt zu einer Verbesserung der Transistoreigenschaften bei gleichem Flächenverbrauch oder zu einer Größenreduzierung des Transistors bei vorgegebenen Transistoreigenschaften. When applied to CMOS high-voltage transistors, e.g. a deeper but narrower STI area will be realized in the drain extension area. So a deeper, but narrower ditch is formed here, so that a smaller area is occupied. This reduction in area of HV transistors leads to an improvement of the transistor properties with the same area consumption or to a size reduction of the transistor given transistor properties.

In einer weiteren Ausführungsform wird die Hartmaskenschicht durch Erzeugen einer ersten Teilschicht aus einem ersten Material und einer zweiten Teilschicht aus einem zweiten Material über der ersten Teilschicht hergestellt, wobei das erste und das zweite Material sich in ihrer Zusammensetzung unterscheiden. Durch das Vorsehen der ersten Teilschicht und der zweiten Teilschicht ergeben sich grundsätzlich unterschiedliche Eigenschaften bei der Ausführung von Ätzverfahren, so dass einerseits die Hartmaskenschicht selbst effizient strukturiert werden kann und andererseits Teile der Hartmaskenschicht, zB. die erste Teilschicht, ebenfalls effizient als Stoppmaterial bei der Erzeugung des ersten und/oder des zweiten Grabens dienen können. In another embodiment, the hard mask layer is formed by forming a first sub-layer of a first material and a second sub-layer of a second material over the first sub-layer, the first and second materials differing in composition. By providing the first partial layer and the second partial layer, fundamentally different properties result during the execution of etching processes, so that on the one hand the hard mask layer itself can be structured efficiently and on the other hand parts of the Hard mask layer, eg. the first sub-layer can also serve efficiently as a stop material in the production of the first and / or the second trench.

In einer weiteren Ausführungsform erfolgt bei der Erzeugung des zweiten Grabens eine Vertiefung des ersten Grabens. Auf diese Weise kann die Ausführung eines entsprechenden Ätzprozesses gleichzeitig für die Strukturierung des zweiten Grabens und die Einstellung der gewünschten Tiefe des ersten Grabens ausgenutzt werden. In a further embodiment, a depression of the first trench takes place during the generation of the second trench. In this way, the execution of a corresponding etching process can be utilized simultaneously for the structuring of the second trench and the setting of the desired depth of the first trench.

In einer weiteren anschaulichen Ausführungsform wird die erste Öffnung durch die zweite Teilschicht hindurch und zumindest in einem Teil der ersten Teilschicht gebildet, wobei die zweite Öffnung unter Verwendung der ersten Teilschicht als eine Stoppschicht gebildet wird. In dieser Variante wird die Verwendung zweier unterschiedlicher Materialien für die Hartmaskenschicht genutzt, um eine effiziente Strukturierung der Hartmaskenschicht zu ermöglichen. D.h., die verbleibende Menge an Material der Hartmaskenschicht in der zweiten Öffnung kann in sehr präziser Weise festgelegt werden, so dass bei einer relativ geringen Ausgangsdicke dennoch gewährleistet ist, dass die Menge des verbleibenden Materials in der zweiten Öffnung ausreichend ist, um die weitere Strukturierung des ersten und des zweiten Grabens zuverlässig auszuführen. Beispielsweise können gut bewährte Hartmaskenmaterialien, zB. Siliziumdioxid und Siliziumnitrid als erste und zweite Teilschicht verwendet werden, die zueinander und auch zu entsprechenden Halbleitermaterialien, zB. Silizium, eine bekannte und hohe Ätzselektivität besitzen. In another illustrative embodiment, the first opening is formed through the second sub-layer and at least in a portion of the first sub-layer, wherein the second opening is formed using the first sub-layer as a stop layer. In this variant, the use of two different materials for the hard mask layer is used to allow an efficient structuring of the hard mask layer. That is, the remaining amount of material of the hard mask layer in the second opening can be set in a very precise manner, so that at a relatively low initial thickness is still ensured that the amount of remaining material in the second opening is sufficient to further structuring the reliably perform first and second trench. For example, well-proven hard mask materials, eg. Silicon dioxide and silicon nitride can be used as the first and second sub-layer, which to each other and to corresponding semiconductor materials, eg. Silicon, have a known and high Ätzselektivität.

In einer anschaulichen Ausführungsform umfasst das Erzeugen des ersten und zweiten Grabens das Abtragen von Material des Halbleitersubstrats unter der ersten Öffnung unter Verwendung der ersten Teilschicht als Stoppmaterial in der zweiten Öffnung. Dadurch wird, wie bereits erwähnt, die hohe Ätzselektivität des Hartmaskenmaterials der ersten Teilschicht vorteilhaft ausgenutzt, um zumindest einen ersten Teil des ersten Grabens bis zu einer gewünschten Tiefe zu erzeugen, ohne dass damit unter dem Bereich der zweiten Öffnung die Gefahr besteht, dass bereits ein Abtrag des Materials des Halbleitersubstrats erfolgt. In one illustrative embodiment, generating the first and second trenches includes ablating material of the semiconductor substrate below the first opening using the first sublayer as the stop material in the second opening. As a result, as already mentioned, the high etch selectivity of the hard mask material of the first sublayer is advantageously utilized to produce at least a first part of the first trench to a desired depth, without the danger of already being under the region of the second opening Removal of the material of the semiconductor substrate takes place.

In einer weiteren vorteilhaften Ausführungsform umfasst das Erzeugen des ersten und zweiten Grabens ferner: Entfernen von restlichem Material der ersten Teilschicht in der zweiten Öffnung zur Freilegung der Oberfläche des Halbleitersubstrats in der zweiten Öffnung und Abtragen von Material des Halbleitersubstrats zumindest unter der zweiten Öffnung. Somit kann durch die Entfernung des restlichen Materials der Hartmaskenschicht in der zweiten Öffnung ein genau definierter Prozess zur Erzeugung des zweiten Grabens festgelegt werden, da eine Abtragung des Materials des Halbleitersubstrats unter der zweiten Öffnung erst nach der Entfernung des Rests des Maskenmaterials erfolgt. In a further advantageous embodiment, generating the first and second trenches further comprises removing residual material of the first sub-layer in the second opening to expose the surface of the semiconductor substrate in the second opening and ablating material of the semiconductor substrate at least below the second opening. Thus, by removing the remaining material of the hardmask layer in the second opening, a well-defined process for creating the second trench can be determined, since erosion of the material of the semiconductor substrate under the second opening occurs only after removal of the remainder of the mask material.

In einer anschaulichen Ausführungsform ist eine vergrabene dielektrische Schicht in dem Halbleitersubstrat an einer vorbestimmten Schichttiefe vorgesehen und der erste Graben wird so erzeugt, dass die erste Grabentiefe größer ist als die Schichttiefe (Anspruch 7). Die vergrabene dielektrische Schicht dient beispielsweise als eine vergrabene Isolationsschicht, mit der zumindest lokal eine SOI-Anordnung hergestellt wird. Durch die Erzeugung des ersten Grabens mit einer Grabentiefe, die größer ist als die Schichttiefe der vergrabenen Isolationsschicht wird die Möglichkeit geschaffen, in das Trägersubstrat der möglicherweise nur lokalen SOI-Anordnung vorzustoßen, um dort beispielsweise eine laterale Isolation, einen Kontakt oder dergleichen zu schaffen. In one illustrative embodiment, a buried dielectric layer is provided in the semiconductor substrate at a predetermined layer depth, and the first trench is formed so that the first trench depth is greater than the layer depth (claim 7). The buried dielectric layer serves, for example, as a buried insulating layer with which at least locally an SOI arrangement is produced. By creating the first trench with a trench depth which is greater than the layer depth of the buried insulating layer, the possibility is created of advancing into the carrier substrate of possibly only local SOI arrangement, in order there to provide lateral isolation, contact or the like, for example.

In einer weiteren Variante wird dabei der zweite Graben so erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt. Auf diese Weise kann die oft in SOI-Anordnungen gewünschte vollständige Isolation gewisser Bauteilgebiete auf der Grundlage des zweiten Grabens erreicht werden, während der erste Graben, der durch die vergrabene Isolationsschicht hindurch ausgebildet ist, die Möglichkeit einer Durchkontaktierung zu dem entsprechenden Halbleitersubstrat bietet. In a further variant, the second trench is generated so that it extends to the buried dielectric layer. In this way, the complete isolation of certain device regions based on the second trench, which is often desired in SOI devices, can be achieved while the first trench formed through the buried isolation layer offers the possibility of via-connection to the corresponding semiconductor substrate.

In einer vorteilhaften Weiterbildung werden die vergrabene dielektrische Schicht unter der ersten Öffnung und Material in der zweiten Öffnung zur Freilegung des Halbleitersubstrats in der zweiten Öffnung in einem gemeinsamen Maskenätzprozess abgetragen. D.h., der erste Graben wird unter Anwendung der Hartmaskenschicht und insbesondere unter Anwendung des restlichen Materials in der zweiten Öffnung als Stoppmaterialien so weit erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt. Diese Schicht kann dabei als eine Ätzstoppschicht dienen, so dass eine präzise Steuerung des gesamten Ätzvorgangs für den ersten Graben gewährleistet ist. Zur Öffnung der dielektrischen Schicht sowie zur Freilegung des Halbleitersubstrats in der zweiten Öffnung kann dann ein gemeinsamer Ätzprozess angewendet werden, so dass sich ein Ressourcen sparender Strukturierungsprozess ergibt und ferner ein genau definierter Startpunkt für die Strukturierung des zweiten Grabens und des restlichen Teils des ersten Grabens gegeben ist. In an advantageous development, the buried dielectric layer under the first opening and material in the second opening for exposing the semiconductor substrate in the second opening are removed in a common mask etching process. That is, the first trench is formed by using the hard mask layer, and particularly using the remaining material in the second opening as stop materials, to extend to the buried dielectric layer. This layer can serve as an etch stop layer, so that a precise control of the entire etching process for the first trench is ensured. For the opening of the dielectric layer and for exposing the semiconductor substrate in the second opening then a common etching process can be applied, so that there is a resource-saving structuring process and further given a well-defined starting point for the structuring of the second trench and the remaining part of the first trench is.

In anderen vorteilhaften Ausführungsformen kann die Entfernung des restlichen Maskenmaterials in der zweiten Öffnung bereits erfolgen, bevor der erste Graben die vergrabene dielektrische Schicht erreicht hat. Auf diese Weise kann bei einem weiteren Ätzen der zweite Graben mit einer gewünschten Tiefe hergestellt werden, die im Wesentlichen nicht von der Strukturierung des ersten Grabens abhängt, da dieser Ätzvorgang zuverlässig an der vergrabenen dielektrischen Schicht angehalten wird. In other advantageous embodiments, the removal of the remaining mask material in the second opening may already be done before the first trench has reached the buried dielectric layer. In this way, in a further etching of the second trench with a desired Depth can be produced, which does not depend substantially on the structuring of the first trench, since this etching is reliably stopped at the buried dielectric layer.

In einer vorteilhaften Ausführungsform erfolgen die Erzeugung des zweiten Grabens mit der zweiten Grabentiefe und die Einstellung der ersten Grabentiefe in einem gemeinsamen Grabenätzprozess. D.h., der erste und der zweite Graben können mit einer genau definierten Tiefe unter Anwendung einer minimalen Anzahl an Grabenätzprozessen hergestellt werden. In an advantageous embodiment, the generation of the second trench with the second trench depth and the setting of the first trench depth occur in a common trench etching process. That is, the first and second trenches can be made with a well-defined depth using a minimum number of trench etch processes.

In einer weiteren anschaulichen Ausführungsform ist eine vergrabene dielektrische Schicht in dem Halbleitersubstrat an einer vorbestimmten Schichttiefe vorgesehen und der erste Graben wird so erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt und an oder in der vergrabenen dielektrischen Schicht endet. In dieser Weiterbildung ist somit die Tiefe des ersten Grabens durch die Schichttiefe der vergrabenen dielektrischen Schicht festgelegt, so dass eine sehr genau definierte Strukturierung des ersten Grabens gewährleistet ist. Eine derartige Konfiguration ist beispielsweise in einer SOI-Anordnung vorteilhaft, wenn eine vollständige Isolation eines von dem ersten Graben umschlossenen Bauteilgebiets erforderlich ist. In another illustrative embodiment, a buried dielectric layer is provided in the semiconductor substrate at a predetermined layer depth, and the first trench is formed to extend to the buried dielectric layer and terminate at or in the buried dielectric layer. In this development, the depth of the first trench is thus determined by the layer depth of the buried dielectric layer, so that a very well-defined structuring of the first trench is ensured. Such a configuration is advantageous, for example, in an SOI arrangement when complete isolation of a device area enclosed by the first trench is required.

Vorteilhafterweise wird dabei der zweite Graben so erzeugt, dass die zweite Grabentiefe kleiner als die vorbestimmte Schichttiefe ist. Auf diese Weise kann beispielsweise eine relativ flache Isolation durch den zweiten Graben verwirklicht werden, wie dies beispielsweise für flache Grabenisolationen (STI) erforderlich sein kann. Advantageously, while the second trench is generated so that the second trench depth is smaller than the predetermined layer depth. In this way, for example, a relatively flat insulation can be realized by the second trench, as may be required for example for shallow trench isolation (STI).

In einer anschaulichen Weiterbildung umfasst dabei das Erzeugen des ersten und zweiten Grabens: Ausführen einer ersten Grabenätzung unter der ersten Öffnung unter Verwendung von Material der Hartmaskenschicht als Stoppmaterial in der zweiten Öffnung, bis eine erste vorläufige Grabentiefe ohne Freilegung des vergrabenen dielektrischen Materials unter der ersten Öffnung erreicht ist, Entfernen des Stoppmaterials in der zweiten Öffnung und Ausführen einer zweiten Grabenätzung bis die erste und zweite Grabentiefe erreicht sind. Durch die Strukturierung des zweiten Grabens zeitgleich mit einem abschließenden Teil des ersten Grabens ergibt sich eine reduzierte Gesamtverarbeitungszeit, was sich wiederum günstig auf die gesamten Herstellungskosten eines entsprechenden Bauelements auswirkt. In one illustrative embodiment, generating the first and second trenches comprises performing a first trench etch under the first opening using material of the hardmask layer as the stop material in the second opening until a first preliminary trench depth without exposing the buried dielectric material below the first opening is reached, removing the stop material in the second opening and performing a second trench etching until the first and second trench depth are reached. By structuring the second trench simultaneously with a final part of the first trench results in a reduced total processing time, which in turn has a favorable effect on the total cost of a corresponding component.

In einer weiteren vorteilhaften Ausführungsform umfasst das Erzeugung des ersten und zweiten Grabens: Ausführen einer ersten Grabenätzung unter der ersten Öffnung bis zu der vergrabenen dielektrischen Schicht unter Verwendung von Material der Hartmaskenschicht in der zweiten Öffnung als Stoppmaterial, Entfernen des Stoppmaterials in der zweiten Öffnung, und Ausführen einer zweiten Grabenätzung unter der zweiten Öffnung, bis die zweite Grabentiefe erreicht ist. In dieser Variante werden der erste und der zweite Graben unabhängig voneinander strukturiert, so dass sich insbesondere die Tiefe des zweiten Grabens in beliebiger Weise einstellen lässt, ohne durch die Strukturierung des ersten Grabens beeinflusst zu sein. In a further advantageous embodiment, the formation of the first and second trenches comprises: performing a first trench etch under the first opening to the buried dielectric layer using material of the hardmask layer in the second opening as the stop material, removing the stop material in the second opening, and Perform a second trench etch under the second opening until the second trench depth is reached. In this variant, the first and the second trench are structured independently of each other, so that in particular the depth of the second trench can be set in any desired manner, without being influenced by the structuring of the first trench.

Die Tiefe des zweiten Grabens ist andererseits präzise durch die Lage der vergrabenen dielektrischen Schicht festgelegt, die vorteilhaft als eine Ätzstoppschicht verwendet werden kann. On the other hand, the depth of the second trench is precisely determined by the location of the buried dielectric layer, which can be advantageously used as an etch stop layer.

In einer weiteren vorteilhaften Ausführungsform umfasst das Bilden der ersten und zweiten Öffnung: Bilden einer ersten Lackmaske mit einer ersten Lackmaskenöffnung, Bilden der ersten Öffnung mittels der ersten Lackmaskenöffnung, Bilden einer zweiten Lackmaske mit einer zweiten Lackmaskenöffnung und Bilden der zweiten Öffnung mittels der zweiten Lackmaskenöffnung. In a further advantageous embodiment, forming the first and second openings comprises forming a first resist mask with a first resist mask opening, forming the first opening by means of the first resist opening, forming a second resist mask with a second resist opening, and forming the second opening by means of the second resist opening.

Wie bereits zuvor erwähnt ist, kann durch die Verwendung eines Hartmaskenmaterials eine sehr zuverlässige Strukturierung der für die Erzeugung des ersten und zweiten Grabens verwendeten Hartmaske durch Photolithographie auf der Grundlage von Lackmaterial gewährleistet werden, ohne dass eine negative Auswirkung von Lackresten auf die Strukturierung des ersten und des zweiten Grabens erfolgt. As already mentioned above, the use of a hard mask material can ensure a very reliable structuring of the hard mask used for the production of the first and second trench by photolithography based on varnish material, without a negative effect of varnish residues on the structuring of the first and second trench of the second trench.

In weiteren Varianten des erfindungsgemäßen Verfahrens werden Seitenwände des ersten und des zweiten Grabens mit einem dielektrischen Material ausgekleidet. Durch die gemeinsame Herstellung von Gräben mit unterschiedlicher Tiefe können also auch weitere Verarbeitungsprozesse, zB. die Erzeugung eines dielektrischen Materials an den Seitenwänden, und dergleichen, in einer gemeinsamen Prozessabfolge durchgeführt werden, so dass sich auch daraus eine Einsparung von Ressourcen im Vergleich zu herkömmlichen Techniken ergibt. In further variants of the method according to the invention, side walls of the first and second trenches are lined with a dielectric material. The joint production of trenches with different depths so also other processing processes, eg. the generation of a dielectric material on the sidewalls, and the like, may be performed in a common process sequence, thus also resulting in a saving of resources compared to conventional techniques.

Ansprüche 17 bis 19 sind hier durch Bezugnahme einbezogen und umschreiben Dicken der Hartmaske oder Tiefen der Gräben, zumindest des tieferen (ersten) Grabens. Claims 17 to 19 are incorporated herein by reference and describe thicknesses of the hardmask or depths of the trenches, at least the lower (first) trench.

Die Hartmaskenschicht kann dünner als 500nm und dicker als 80nm sein (Anspruch 17). Hierzu greift auch die zweite Erfindung ein, vgl. Anspruch 20. Das Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat enthält hierbei ein Bilden einer ersten Öffnung mit einer ersten Tiefe in einer weniger als 500nm starken Hartmaskenschicht, um eine laterale Abmessung und eine Lage eines ersten Grabens festzulegen (Anspruch 20). Umfasst ist dabei weiter ein Bilden einer zweiten Öffnung mit einer zweiten Tiefe in der weniger als 500nm starken Hartmaskenschicht, wobei die zweite Tiefe kleiner ist als die erste Tiefe. Mit der zweiten Öffnung werden eine laterale Abmessung und eine Lage eines zweiten Grabens festgelegt. Zumindest ein Tiefenabschnitt des ersten Grabens wird erzeugt und der zweite Grabens wird mit einer zweiten Grabentiefe nach Entfernung von Maskenmaterial in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe größer als die zweite Grabentiefe ist und beide Grabentiefen größer sind als die Stärke der Hartmaskenschicht außerhalb der ersten und zweiten Öffnung, wobei die Hartmaskenschicht dünner als 500nm und dicker als 80nm ist. The hard mask layer may be thinner than 500 nm and thicker than 80 nm (claim 17). For this purpose, the second invention also intervenes, cf. Claim 20. The method for creating trenches in a semiconductor substrate in this case comprises forming a first opening having a first depth in a hard mask layer of less than 500 nm in thickness, by a lateral dimension and a position of a first trench to determine (claim 20). It further comprises forming a second opening having a second depth in the less than 500nm thick hardmask layer, the second depth being smaller than the first depth. The second opening defines a lateral dimension and a location of a second trench. At least one depth portion of the first trench is created and the second trench is created at a second trench depth after mask material is removed in the second aperture, wherein the first trench depth is greater than the second trench depth and both trench depths are greater than the strength of the hardmask layer outside the first trench and second opening, wherein the hard mask layer is thinner than 500nm and thicker than 80nm.

Die Grabentiefe beider Gräben kann jeweils zumindest 10µm betragen, insbesondere bis zu 50µm bei dem tieferen der beiden in Rede stehenden Gräben (Anspruch 18). The trench depth of both trenches may each be at least 10 .mu.m, in particular up to 50 .mu.m at the lower of the two trenches in question (claim 18).

Alternativ (oder kumulativ) kann das Verhältnis von Grabentiefe zumindest eines Grabens zur Schichtdicke der Hartmaskenschicht angegeben werden, so mit zumindest 50, bevorzugt zumindest 100 (Anspruch 19). Alternatively (or cumulatively), the ratio of trench depth of at least one trench to the layer thickness of the hard mask layer can be given, so with at least 50, preferably at least 100 (claim 19).

Weitere vorteilhafte Ausführungsformen der Erfindung ergeben sich auch aus der folgenden detaillierten Beschreibung, die auf die begleitenden Zeichnungen Bezug nimmt, in denen: Further advantageous embodiments of the invention will become apparent from the following detailed description, which refers to the accompanying drawings, in which:

1 schematisch einen Querschnitt einer Halbleiterscheibe bzw. eines Halbleitersubstrats mit abgeschiedenen Maskierungsschichten bzw. Teilschichten einer Hartmaskenschicht der Dicke d14 zeigt; 1 schematically shows a cross section of a semiconductor wafer or a semiconductor substrate with deposited masking layers or partial layers of a hard mask layer of thickness d 14 ;

2 schematisch einen Querschnitt einer ersten Fotomaske und der strukturierten Maskierungsschichten zeigt; 2 schematically shows a cross section of a first photomask and the patterned masking layers;

3 schematisch eine zweite Fotomaske und die teilweise geätzten Maskierungsschichten im Querschnitt zeigt; 3 schematically shows a second photomask and the partially etched masking layers in cross section;

4 schematisch die teilweise Ätzung der tiefen Gräben im Querschnitt zeigt; 4 schematically shows the partial etching of the deep trenches in cross section;

5 schematisch die Ätzung der zweiten Maskierungsöffnung im Querschnitt zeigt; 5 schematically shows the etching of the second masking opening in cross section;

6 die Grabenätzung zeigt, wobei die Tiefen/Dickenrelation d14 zu t60 nicht maßstabsgetreu ist. d14 ist deutlich dicker dargestellt als es real ist; 6 shows the trench etch, where the depth / thickness relation d 14 to t 60 is not to scale. d 14 is clearly thicker than it is real;

7 schematisch eine SOI-Scheibe mit den abgeschiedenen Maskierungsschichten im Querschnitt zeigt; 7 schematically shows an SOI disc with the deposited masking layers in cross section;

8 schematisch eine erste Fotomaske und die geätzten Maskierungsschichten auf SOI im Querschnitt zeigt; 8th schematically shows a first photomask and the etched masking layers on SOI in cross-section;

9 schematisch eine zweite Fotomaske und die teilweise geätzten Maskierungsschichten auf SOI im Querschnitt zeigt; 9 schematically shows a second photomask and the partially etched masking layers on SOI in cross-section;

10 schematisch die Ätzung der ersten Gräben bis zum vergrabenen Oxid im Querschnitt zeigt; 10 schematically shows the etching of the first trenches to the buried oxide in cross section;

11 schematisch die Ätzung des vergrabenen Oxids und der ersten Maskierungsschicht im Querschnitt zeigt; 11 schematically shows the etching of the buried oxide and the first masking layer in cross section;

12 schematisch die Grabenätzung in dem Trägersubstrat bzw. bis auf das vergrabene Oxid im Querschnitt zeigt; 12 schematically shows the trench etching in the carrier substrate or on the buried oxide in cross section;

13 schematisch die Abscheidung einer Isolatorschicht im Querschnitt zeigt; 13 schematically shows the deposition of an insulator layer in cross section;

14 schematisch die Seitenwandisolation der Gräben mit unterschiedlicher Tiefe im Querschnitt zeigt; und 14 schematically shows the side wall insulation of the trenches with different depth in cross section; and

15 schematisch eine tiefe Grabenisolation und eine flache Grabenisolation auf der Grundlage der Gräben mit unterschiedlicher Tiefe zeigt. 15 schematically shows a deep trench isolation and a shallow trench isolation based on the trenches with different depths.

Es werden nun weitere anschauliche Ausführungsformen erläutert. There will now be explained further illustrative embodiments.

1 zeigt ein Halbleitersubstrat, zB. eine Halbleiterscheibe 10, bevorzugt als eine Siliziumscheibe, eine erste Teilschicht 12 einer Hartmaskenschicht, z.B. ein rein thermisch gewachsenes Siliziumdioxid oder ein thermisch gewachsenes Siliziumdioxid plus ein aus der Gasphase abgeschiedenes Siliziumdioxid, sowie eine zweite Teilschicht 14 der Hartmaskenschicht, z.B. eine aus der Gasphase abgeschiedene Siliziumnitridschicht. In der gezeigten Ausführungsform ist die Hartmaskenschicht aus der ersten Teilschicht 12 und der zweiten Teilschicht 14 aufgebaut, die somit jeweils aus typischen Hartmaskenmaterialien hergestellt sind und daher eine hohe Ätzselektivität für eine Vielzahl gut etablierter Ätzstrategien besitzen. In anderen Varianten kann die Hartmaskenschicht 12, 14 auch aus nur einer einzelnen Materialsorten oder aus mehr als zwei Teilschichten aufgebaut sein. Ihre Stärke beträgt (gemeinsam) weniger als 500nm, bevorzugt halb so viel oder geringer, aber nicht weniger als 80nm. 1 shows a semiconductor substrate, eg. a semiconductor wafer 10 , preferably as a silicon wafer, a first partial layer 12 a hard mask layer, eg a purely thermally grown silicon dioxide or a thermally grown silicon dioxide plus a silicon dioxide deposited from the gas phase, as well as a second partial layer 14 the hardmask layer, eg, a vapor deposited silicon nitride layer. In the embodiment shown, the hardmask layer is of the first sublayer 12 and the second sub-layer 14 Thus, each made of typical hard mask materials and therefore have a high Ätzselektivität for a variety of well-established etching strategies. In other variants, the hard mask layer 12 . 14 also be composed of only a single material types or more than two sub-layers. Their strength is (together) less than 500nm, preferably half as much or less, but not less than 80nm.

2 zeigt schematisch den Zustand des Halbleitersubstrats 10 nach dem Aufbringen, Belichten und Entwickeln einer Fotolackschicht, die somit zu einer ersten Fotolackmaske 20 strukturiert ist. An Stellen der späteren tiefen Gräben ist die Maske geöffnet 22a. Durch diese Lackmaskenöffnung 22a (oder mehrere davon) werden die erste Teilschicht 12 und die zweite Teilschicht 14 geätzt so dass eine bis auf die Siliziumoberfläche gehende erste Öffnung bzw. Maskierungsöffnung 22 (oder mehrere davon) entstehen. 2 schematically shows the state of the semiconductor substrate 10 after the application, exposure and development of a photoresist layer, thus forming a first photoresist mask 20 is structured. In places of the later deep trenches is the mask open 22a , Through this paint mask opening 22a (or several of them) become the first sublayer 12 and the second sub-layer 14 etched so that a going to the silicon surface first opening or masking opening 22 (or several of them) arise.

3 zeigt eine zweite Fotolackmaske 30 mit zumindest einer Öffnung 32a, mittels derer zunächst nur die zweite Teilschicht 14 geätzt wurde. Die zumindest eine zweite Maskierungsöffnung 32 endet auf der Oberfläche der ersten Teilschicht 12. Die bereits vorhandene erste Maskierungsöffnung 22 ist dabei mit Photolack bedeckt oder gefüllt. In anderen Varianten, wenn beispielsweise nur eine einzelne Materialsorte für die Hartmaskenschicht 12, 14 verwendet ist, kann durch die Strukturierung mittels der Fotolackmaske 30 die Dicke des restlichen Materials der Hartmaskenschicht 12, 14 in der Maskierungsöffnung 32a eingestellt werden. 3 shows a second photoresist mask 30 with at least one opening 32a , By means of which initially only the second sub-layer 14 was etched. The at least one second masking opening 32 ends on the surface of the first sub-layer 12 , The already existing first masking opening 22 is covered or filled with photoresist. In other variants, for example, if only a single type of material for the hard mask layer 12 . 14 can be used by the structuring by means of the photoresist mask 30 the thickness of the remaining material of the hardmask layer 12 . 14 in the masking opening 32a be set.

Generell ist anzumerken, dass durch die Verwendung eines Hartmaskenmaterials die Schichtdicke d14 der Hartmaske 12, 14 bzw. der jeweiligen Teilschichten 12 und 14 relativ klein sein kann, so dass die jeweiligen Maskierungsöffnungen 22 und 32 ebenfalls nur eine relativ geringe Tiefe besitzen, so dass insbesondere das Lackmaterial aus der Öffnung 22 (siehe 2) zuverlässig und nahezu rückstandsfrei entfernt werden kann. In general, it should be noted that by using a hard mask material, the layer thickness d 14 of the hard mask 12 . 14 or the respective sublayers 12 and 14 can be relatively small, so that the respective masking openings 22 and 32 also have only a relatively small depth, so that in particular the paint material from the opening 22 (please refer 2 ) can be removed reliably and almost residue-free.

Die Dicke/Stärke d14 kann wenige 100nm betragen. The thickness / thickness d 14 can be a few 100 nm.

4 zeigt das Substrat 10 nach dem Entfernen der zweiten Fotolackmaske 30, wenn es einem geeigneten Ätzprozess unterzogen wird, wodurch zumindest ein erster Teil (oder Abschnitt im Sinne eines Tiefenabschnitts) eines ersten Grabens 40 unter der Öffnung 22 erzeugt wird. D.h. im Falle einer Siliziumscheibe eine Siliziumätzung auf der Grundlage gut etablierter Ätzrezepte, zB. auf Plasmabasis, ausgeführt. Damit die Öffnung 22 und die Öffnung 32 a in der jeweiligen Fotolackmaske 20 und 30 lokalisiert bleibt, ist die Phantom Outline der beiden Masken gestrichelt eingezeichnet, die bei diesem Verfahrensschritt indes beide nicht mehr vorhanden sind. Vorhanden sind lediglich die beiden Maskierungsöffnungen 22 und 32 in der Hartmaske 12/14. 4 shows the substrate 10 after removing the second photoresist mask 30 when subjected to a suitable etching process, whereby at least a first part (or section in the sense of a depth section) of a first trench 40 under the opening 22 is produced. That is, in the case of a silicon wafer, a silicon etch based on well-established etch recipes, eg. based on plasma. So that the opening 22 and the opening 32 a in the respective photoresist mask 20 and 30 remains localized, the phantom outline of the two masks is shown in dashed lines, which are both no longer present in this process step. Only the two masking openings are available 22 and 32 in the hard mask 12 / 14 ,

Bei Verwendung anderer Materialien für das Substrat 10 können entsprechend angepasste Ätzrezepte angewendet werden, wobei wiederum die Hartmaskenteilschicht 12 als effiziente Ätzmaske dient. 4 zeigt den Zustand nach der Ätzung. In der ersten Maskierungsöffnung 22 erfolgt ein Ätzabtrag des Substratmaterials und es wird der erste Teil des Grabens 40 in das Halbleitersubstrat geätzt, während im restlichen Material der Hartmaskenschicht 12, 14, im vorliegenden Falle in der Teilschicht 12 aufgrund der hohen Ätzselektivität zwischen dem Material der Hartmaskenschicht und dem Halbleitermaterial des Substrats 10 nur ein sehr geringer Materialabtrag erfolgt. Aufgrund der sehr viel kleineren Ätzrate erfolgt also nur ein geringer Abtrag der ersten Teilschicht 12 und es entsteht nur eine Anätzung 42, aber kein Durchätzen der ersten Teilschicht 12. When using other materials for the substrate 10 Correspondingly adapted etching recipes can be used, again with the hard mask sub-layer 12 serves as an efficient etching mask. 4 shows the state after the etching. In the first masking opening 22 An etching removal of the substrate material takes place and it becomes the first part of the trench 40 etched in the semiconductor substrate while in the remaining material of the hardmask layer 12 . 14 , in the present case in the partial layer 12 due to the high etch selectivity between the material of the hardmask layer and the semiconductor material of the substrate 10 only a very small material removal takes place. Due to the much smaller etching rate, only a small removal of the first partial layer takes place 12 and there is only one etch 42 but no throughput of the first sub-layer 12 ,

5 zeigt eine zweite Maskierungsöffnung 50, die durch die vollständige Ätzung der zweiten Teilschicht 12 erzeugt wird. Durch einen geeigneten Ätzprozess, z.B. im Falle einer Oxidschicht, ein Oxidätzen, wird im Bereich der zweiten Maskierungsöffnung 32 (s. 3) die erste Teilschicht 12 entfernt, die Oberfläche des Halbleitersubstrats 10 liegt frei. 5 shows a second masking opening 50 caused by the complete etching of the second sub-layer 12 is produced. By a suitable etching process, for example in the case of an oxide layer, an oxide etching is in the region of the second masking opening 32 (S. 3 ) the first sub-layer 12 removes the surface of the semiconductor substrate 10 is free.

6 zeigt einen durch ein erneutes Ätzen des Halbleitermaterials auf die endgültige Tiefe t60 geätzten ersten Graben 60 sowie einen zweiten Graben 62 mit der Tiefe t62. Der flachere zweite Graben 62 kann beispielsweise in einem integrierten Schaltkreis zur Herstellung einer üblichen flachen Grabenisolation (Shallow Trench Isolation, STI), z.B. zur Verhinderung von Feldtransistoren, dienen, während der tiefere erste Graben 60 in Transistoren mit einem Drain-Extension-Gebiet bzw. Drain- Erweiterungsgebiet verwendet werden kann, um die Driftzone in die Tiefe zu strecken, so dass die laterale Ausdehnung reduziert werden kann. 6 shows a first trench etched by re-etching the semiconductor material to the final depth t 60 60 and a second trench 62 with the depth t 62 . The flatter second trench 62 For example, it may serve in an integrated circuit to produce conventional shallow trench isolation (STI), eg, to prevent field transistors, while the deeper first trench 60 can be used in transistors with a drain-extension region or drain extension region in order to extend the drift zone in the depth, so that the lateral extent can be reduced.

Die Tiefe von zumindest t60 ist deutlich tiefer als die Stärke d14 der Hartmaske 12, 14. Auch t62 ist noch immer wesentlich größer als d14. Die Gräben reichen in eine Tiefe von größer als 10µm bis zu 50µm, also zumindest der Faktor 50 bis 100 gegenüber der Dicke d14. The depth of at least t 60 is significantly lower than the thickness d 14 of the hard mask 12 . 14 , Also, t 62 is still much larger than d 14 . The trenches extend to a depth of greater than 10 microns to 50 microns, so at least the factor 50 to 100 compared to the thickness d 14th

Gemäß der zuvor beschriebenen Prozessabfolge werden also zunächst die erste Teilschicht 12, z.B. Siliziumdioxid, und eine zweite Teilschicht 14, z.B. Siliziumnitrid, großflächig auf dem Halbleitersubstrat 10 abgeschieden. Dazu können bekannte Abscheiderezepte und Ausgangsmaterialien angewendet werden. Mit der ersten Fotolackmaske 20 wird an der Stelle der späteren tiefen Gräben die erste Maskierungsöffnung 22 in beide Teilschichten geätzt, wodurch somit die lateralen Abmessungen und die Lage ersten Grabens 60 festgelegt werden. Nach dem Entfernen der ersten Fotolackmaske 20 wird die zweite Fotolackmaske 30 erzeugt. Mit der zweiten Fotolackmaske 30 wird die zweite Maskierungsöffnung 32 durch die zweite Teilschicht 14 geätzt, die erste Teilschicht 12 bleibt dabei intakt. In accordance with the above-described process sequence, therefore, the first partial layer is first of all 12 , eg silica, and a second sub-layer 14 , eg silicon nitride, over a large area on the semiconductor substrate 10 deposited. For this purpose, known separation recipes and starting materials can be used. With the first photoresist mask 20 At the location of the later deep trenches, the first masking opening becomes 22 etched in both sub-layers, thus providing the lateral dimensions and the location of the first trench 60 be determined. After removing the first photoresist mask 20 becomes the second photoresist mask 30 generated. With the second photoresist mask 30 becomes the second masking opening 32 through the second sub-layer 14 etched, the first sub-layer 12 stays intact.

Da die erste Maskierungsöffnung 22 nicht sehr tief ist, typischerweise im Mikrometerbereich, kann der Lack ohne Reste daraus entfernt werden. Nach dem Entfernen der zweiten Fotolackmaske 30 kann durch eine geeignete Siliziumätzung in der ersten Maskierungsöffnung 22 ein Teil des ersten Grabens 40 geätzt werden mit einer Tiefe, die in einigen Ausführungsformen dem späteren Tiefenunterschied zwischen tiefen und flachen Gräben entspricht. Während der Ätzung des ersten Teils des ersten Grabens 40 wird aufgrund der Selektivität des Ätzvorgangs innerhalb der zweiten Maskierungsöffnung 32 nur ein Teil der ersten Teilschicht 12 geätzt und es entsteht nur die Anätzung 42 in der ersten Teilschicht 12. Durch ein geeignetes Ätzen der ersten Teilschicht 12, also z.B. durch ein Oxidätzen im Falle einer Siliziumdioxidschicht, wird die zweite Maskierungsöffnung 50 komplettiert. Bei einem erneuten Halbleiter-Ätzvorgang kann durch z.B. eine Siliziumätzung der zweite Graben 62 geätzt werden, während der erste Graben 60 auf seine endgültige Tiefe ebenfalls komplettiert wird. Because the first masking opening 22 is not very deep, typically in the micrometer range, the paint can be removed without leaving any residue. After removing the second photoresist mask 30 can by a suitable silicon etching in the first masking opening 22 a part of the first trench 40 etched to a depth corresponding, in some embodiments, to the later depth difference between deep and shallow trenches. During the etching of the first part of the first trench 40 becomes due to the selectivity of the etching process within the second masking opening 32 only part of the first sub-layer 12 etched and it only creates the etching 42 in the first sub-layer 12 , By a suitable etching of the first partial layer 12 That is, for example, by an oxide etching in the case of a silicon dioxide layer, the second masking opening 50 completed. In a renewed semiconductor etching process, for example, by a silicon etching of the second trench 62 be etched during the first ditch 60 to its final depth is also completed.

7 zeigt eine SOI-Anordnung (Silicon On Insulator) mit einem unteren Substrat bzw. Trägersubstrat 70, einer vergrabenen dielektrischen Schicht bzw. Isolatorschicht 72 und einem Halbleitersubstrat, das als aktives Halbleitersubstrat 74 zur Herstellung von Halbleiterbauelementen dient. Z.B. eine Silizium-Trägerscheibe als das Trägersubstrat 70, ein Siliziumdioxid als vergrabene Isolatorschicht und Silizium als aktive Scheibe. Die SOI-Anordnung 70, 72, 74 kann gegebenenfalls als eine lokale Anordnung in einem Teil eines Halbleitersubstrats vorgesehen sein und muss nicht über eine ganze Scheibe hinweg als SOI-Struktur ausgebildet sein. Ebenfalls gezeigt ist eine erste Teilschicht 12 einer Hartmaskenschicht, z.B. ein rein thermisch gewachsenes Siliziumdioxid oder ein thermisch gewachsenes Siliziumdioxid plus ein aus der Gasphase abgeschiedenes Siliziumdioxid, sowie eine zweite Teilschicht 14 der Hartmaskenschicht, z.B. eine aus der Gasphase abgeschiedene Siliziumnitridschicht. In Bezug auf die Hartmaskenschicht 12, 14 gelten die gleichen Kriterien, wie sie im Zusammenhang mit der in den 1–6 gezeigten Hartmaskenschicht angegeben sind. Ferner sind Komponenten, die gleiche oder ähnliche Funktionen ausüben, in den diversen Zeichnungen mit dem gleichen Bezugszeichen belegt. 7 shows an SOI arrangement (Silicon On Insulator) with a lower substrate or carrier substrate 70 , a buried dielectric layer or insulator layer 72 and a semiconductor substrate serving as an active semiconductor substrate 74 used for the production of semiconductor devices. For example, a silicon carrier wafer as the carrier substrate 70 , a silicon dioxide as a buried insulator layer and silicon as an active disk. The SOI arrangement 70 . 72 . 74 may optionally be provided as a local arrangement in a part of a semiconductor substrate and does not have to be formed over an entire disk as an SOI structure. Also shown is a first sub-layer 12 a hard mask layer, eg a purely thermally grown silicon dioxide or a thermally grown silicon dioxide plus a silicon dioxide deposited from the gas phase, as well as a second partial layer 14 the hardmask layer, eg, a vapor deposited silicon nitride layer. With respect to the hard mask layer 12 . 14 The same criteria apply as those used in the 1 - 6 shown hardmask layer are indicated. Further, components that perform the same or similar functions are given the same reference numerals in the various drawings.

8 zeigt die SOI-Anordnung nach dem Aufbringen, Belichten und Entwickeln einer Fotolackschicht, so dass eine erste Fotolackmaske 20 entsteht. An Stellen der späteren tiefen Gräben ist die Maske geöffnet, so dass damit in der Hartmaskenschicht 12, 14 die Abmessungen sowie die Lage eines späteren tiefen Grabens festgelegt sind, der auf der Grundlage der Hartmaskenschicht 12, 14 herzustellen ist. Durch diese Öffnung in der Lackmaske 20 werden die zweite Teilschicht 14 und die erste Teilschicht 12 geätzt, so dass die gezeigte, bis auf die Oberfläche des Halbleitersubstrats 74 gehende erste Maskierungsöffnung 22 entsteht. 8th shows the SOI arrangement after the application, exposure and development of a photoresist layer, so that a first photoresist mask 20 arises. In places of the later deep trenches the mask is opened, so that thus in the hard mask layer 12 . 14 the dimensions and location of a later deep trench are determined based on the hardmask layer 12 . 14 is to produce. Through this opening in the paint mask 20 become the second sublayer 14 and the first sub-layer 12 etched so that the shown, except for the surface of the semiconductor substrate 74 going first masking opening 22 arises.

9 zeigt eine zweite Fotolackmaske 30, die zur Strukturierung der zweiten Teilschicht 14 dient, um eine zweite Maskierungsöffnung 32 zu bilden, wobei die erste Teilschicht 12 als ein Stoppmaterial verwendet wird. Aufgrund der ausgezeichneten Eigenschaften der Teilschicht 12 in Bezug auf das zur Erzeugung der Maskierungsöffnung 32 angewendete Ätzrezept, erstreckt sich die zweite Maskierungsöffnung 32 bis zu der Oberfläche der ersten Teilschicht 12, ohne wesentlich in diese einzudringen. Wie bereits zuvor beschrieben ist, kann die Hartmaskenschicht, die beispielsweise aus den beiden Teilschichten 12, 14 zusammengesetzt ist, mit einer relativ geringen Dicke vorgesehen werden, so dass bei der Strukturierung der Hartmaskenschicht selbst sehr genau definierte Begrenzungen für die jeweiligen Öffnungen erhalten werden. D.h., die Dicke der Teilschicht 12 kann im Wesentlichen so festgelegt werden, dass in dem nachfolgenden Strukturierungsprozess zur Herstellung der unterschiedlichen Gräben ein ausreichender Maskeneffekt erreicht wird, ohne die Strukturierung der Öffnung 32 berücksichtigen zu müssen, da in diesem Ätzvorgang nahezu kein Materialabtrag der Schicht 12 stattfindet. Die bereits vorhandene erste Maskierungsöffnung 22 ist dabei mit Photolack bedeckt. Nach dem Entfernen der Fotolackmaske 30 wird das aktive Halbleitersubstrat 74 mit einem geeigneten Ätzprozess geätzt, wobei entsprechende selektive Ätzrezepte verfügbar sind, die eine hohe Ätzrate im Material 74 haben, wohingegen die Materialien der Teilschichten 14 und 12 nur in sehr geringem Maße abgetragen werden. Dadurch werden die zuvor definierten lateralen Abmessungen der entsprechenden Öffnungen in der Hartmaskenschicht beibehalten. Beispielsweise wird für den Fall eines Siliziummaterials als Substrat 74 eine entsprechende Siliziumätzung ausgeführt. 9 shows a second photoresist mask 30 used to structure the second sub-layer 14 serves to create a second masking opening 32 to form, with the first sub-layer 12 is used as a stop material. Due to the excellent properties of the sublayer 12 with respect to that for generating the masking opening 32 applied etching recipe, the second masking opening extends 32 up to the surface of the first part-layer 12 without significantly penetrating them. As already described above, the hard mask layer, for example, of the two partial layers 12 . 14 is composed are provided with a relatively small thickness, so that even very well-defined limits for the respective openings are obtained in the structuring of the hard mask layer itself. That is, the thickness of the sub-layer 12 can essentially be determined so that in the subsequent structuring process for producing the different trenches a sufficient masking effect is achieved without the structuring of the opening 32 To take into account, since in this etching almost no material removal of the layer 12 takes place. The already existing first masking opening 22 is covered with photoresist. After removing the photoresist mask 30 becomes the active semiconductor substrate 74 etched with a suitable etching process, with appropriate selective etching recipes are available, which has a high etch rate in the material 74 whereas the materials of the sublayers 14 and 12 be removed only to a very small extent. This maintains the previously defined lateral dimensions of the corresponding openings in the hardmask layer. For example, in the case of a silicon material as a substrate 74 executed a corresponding silicon etching.

10 zeigt den Zustand nach der Ätzung. Unter der ersten Maskierungsöffnung 22 (s. 8) ist ein Ätzabtrag des Materials 74 erfolgt und es ist dadurch ein erster Graben 100 in dem aktiven Halbleitersubstrat 74 gebildet. In der dargestellten Ausführungsform endet der Graben 100, der einen ersten Teil eines sehr tiefen Grabens repräsentiert, an oder in der vergrabenen Isolierschicht 72, die beispielsweise als ein Stoppmaterial während des entsprechenden Ätzprozesses dient. Aufgrund der sehr viel kleineren Ätzrate während der Grabenätzung ergibt sich ein geringer Abtrag der ersten Teilschicht 12 und es entsteht nur eine Anätzung 42, aber kein Durchätzen der ersten Teilschicht 12, so dass keine ungesteuerte Grabenbildung in diesem Bereich des Substratmaterials stattfindet. 10 shows the state after the etching. Under the first masking opening 22 (S. 8th ) is an etching removal of the material 74 takes place and it is thereby a first ditch 100 in the active semiconductor substrate 74 educated. In the illustrated embodiment, the trench ends 100 , which represents a first part of a very deep trench, on or in the buried insulating layer 72 which serves, for example, as a stopping material during the corresponding etching process. Due to the much smaller etching rate during the trench etching results in a small removal of the first sub-layer 12 and there is only one etch 42 but no throughput of the first sub-layer 12 so that there is no uncontrolled trench formation in this region of the substrate material.

11 zeigt eine zweite Maskierungsöffnung 50, die nunmehr vollständig durch die Hartmaskenschicht 12, 14 hindurch ausgebildet ist und somit die Oberfläche des Materials 74 freilegt. In der gezeigten Ausführungsform ist ferner die Tiefe des Grabens 100 vergrößert, da sich der Graben 100 durch die vergrabene Isolierschicht 72 hindurch erstreckt. In einer vorteilhaften Ausführungsform kann die dargestellte Struktur hergestellt werden durch einen geeigneten Ätzprozess, in welchem die erste Teilschicht 12 und die vergrabene Isolierschicht 72 in einem gemeinsamen Ätzprozess durchgeätzt werden. Z.B. wird im Falle einer vergrabenen Oxidschicht als Schicht 72 und einer Oxidschicht als Teilschicht 12 ein Oxidätzen ausgeführt, wodurch im Bereich der zweiten Maskierungsöffnung 32 (s. 9) die erste Teilschicht 12 entfernt wird und die Oberfläche des aktiven Halbleitersubstrats 74 freigelegt wird. Im Bereich des bereits geätzten SOI-Grabens 100 wird gleichzeitig die vergrabene Isolatorschicht 72 weggeätzt, so dass der teilgeätzte SOI Graben 100 auf oder in der Oberfläche des Trägersubstrats 70 endet. Die Ätzung zur Entfernung des restlichen Materials der Teilschicht 12 sowie der vergrabenen Isolierschicht 72 kann dabei mit hoher Selektivität in Bezug auf die Materialien 74 und 70 ausgeführt werden, so dass auch bei unterschiedlicher Schichtdicke der Schichten 72 und 12 kein nennenswerter Materialabtrag erfolgt. Wenn andererseits die Schichtdicken der beiden Schichten 12 und 72 deutlich unterschiedlich sind, kann ein entsprechender Materialabtrag in dem Substrat 74 oder in dem Substrat 70, abhängig davon, welche der Schichten 12 und 72 die größere Dicke hat, bei der weiteren Strukturierung berücksichtigt werden. 11 shows a second masking opening 50 now completely through the hardmask layer 12 . 14 is formed through and thus the surface of the material 74 exposes. In the embodiment shown, furthermore, the depth of the trench is 100 enlarged, as the ditch 100 through the buried insulating layer 72 extends through. In a Advantageous embodiment, the illustrated structure can be produced by a suitable etching process, in which the first sub-layer 12 and the buried insulating layer 72 etched through in a common etching process. For example, in the case of a buried oxide layer as a layer 72 and an oxide layer as a partial layer 12 carried out an oxide etching, whereby in the region of the second masking opening 32 (S. 9 ) the first sub-layer 12 is removed and the surface of the active semiconductor substrate 74 is exposed. In the area of the already etched SOI trench 100 becomes at the same time the buried insulator layer 72 etched away, leaving the partially etched SOI trench 100 on or in the surface of the carrier substrate 70 ends. The etching to remove the remaining material of the sub-layer 12 and the buried insulating layer 72 can do this with high selectivity in terms of materials 74 and 70 be executed, so that even with different layer thickness of the layers 72 and 12 no significant material removal takes place. On the other hand, if the layer thicknesses of the two layers 12 and 72 are significantly different, can be a corresponding material removal in the substrate 74 or in the substrate 70 , depending on which of the layers 12 and 72 the greater thickness has to be taken into account in the further structuring.

12 zeigt einen durch ein erneutes Ätzen des Halbleitermaterials 70 auf die endgültige Tiefe t120 geätzten ersten SOI-Graben 120 sowie einen zweiten SOI-Graben 122, der auf oder in der vergrabenen Isolatorschicht 72 endet (in der Tiefe t72). 12 shows one by a re-etching of the semiconductor material 70 to the final depth t 120 etched first SOI trench 120 and a second SOI trench 122 lying on or in the buried insulator layer 72 ends (at depth t 72 ).

13 zeigt eine konform aus der Gasphase abgeschiedene Graben-Isolatorschicht 130, die sowohl die Oberfläche der SOI-Anordnung als auch die Grabenseitenwände und die Grabenböden der Gräben 120 und 122 bedeckt. Die Isolatorschicht 130 kann auf der Grundlage eines beliebigen geeigneten Abscheiderezepts in einer gewünschten Materialzusammensetzung aufgebracht werden, wie dies für die weitere Verarbeitung erforderlich ist. In anderen Ausführungsformen kann die Schicht 130 selektiv an freigelegten Flächen der Halbleitermaterialien 74 und 70 durch thermische Behandlung, beispielsweise Oxidation, hergestellt werden. Beispielsweise kann bei Verwendung von Silizium ein thermisches Oxid als Graben-Isolatorschicht 130 erzeugt werden, die sich dann aber nur an Siliziumseitenflächen und am Boden des Grabens 120 sowie an den Siliziumseitenflächen des Grabens 122 bildet. 13 shows a conformally vapor-deposited trench isolator layer 130 covering both the surface of the SOI array and the trench sidewalls and trench bottoms of the trenches 120 and 122 covered. The insulator layer 130 may be applied to a desired material composition based on any suitable deposition recipe as required for further processing. In other embodiments, the layer 130 selectively on exposed areas of the semiconductor materials 74 and 70 by thermal treatment, for example oxidation. For example, when using silicon, a thermal oxide as a trench isolator layer 130 are generated, but then only on silicon side surfaces and at the bottom of the trench 120 and at the silicon side surfaces of the trench 122 forms.

14 zeigt die SOI-Anordnung mit einer Grabenseitenwandisolation bzw. Auskleidung 140, die in einer anschaulichen Ausführungsform aus der Graben-Isolatorschicht 130 durch ein nur in vertikaler Richtung wirkendes, anisotropes Ätzen entstanden ist. Dadurch wird die Graben-Isolatorschicht nur auf horizontalen Flächen entfernt aber auf vertikalen Flächen nicht entfernt. Durch die Auskleidung 140 ist ein Trägersubstratkontaktgraben 144 gebildet, der am Boden kein Isolationsmaterial aufweist und damit eine elektrische Kontaktierungsmöglichkeit zu dem Trägersubstrat 70 bereitstellt. Ein durch die Auskleidung 140 entstandener Isolationsgraben 142 endet auf oder in der vergrabenen Isolatorschicht 72 und dient der elektrischen Isolation von Bereichen des aktiven Halbleitersubstrats 74. Die noch vorhandenen Öffnungen in den Gräben können durch eine leitfähige Schicht, z.B. dotiertes Polysilizium, verfüllt und eingeebnet werden. Damit entsteht die Möglichkeit das Trägersubstrat 70 von der Oberfläche des Substrats 74 her elektrisch zu kontaktieren. 14 shows the SOI arrangement with a trench sidewall insulation or lining 140 in one illustrative embodiment, of the trench isolator layer 130 was created by acting only in the vertical direction, anisotropic etching. As a result, the trench isolator layer is removed only on horizontal surfaces but not removed on vertical surfaces. Through the lining 140 is a carrier substrate contact trench 144 formed, which has no insulation material at the bottom and thus an electrical contacting possibility to the carrier substrate 70 provides. A through the lining 140 incurred isolation trench 142 ends on or in the buried insulator layer 72 and serves for the electrical isolation of regions of the active semiconductor substrate 74 , The remaining openings in the trenches can be filled and leveled by a conductive layer, eg doped polysilicon. This creates the possibility of the carrier substrate 70 from the surface of the substrate 74 to contact her electrically.

15 zeigt die SOI-Anordnung gemäß einer weiteren anschaulichen Ausführungsform. Der erste Graben 120 endet auf oder in der vergrabenen Isolatorschicht 72. Der zweite Graben 122 ist nur sehr flach ausgeführt. Damit werden DTI- und STI- Funktionalitäten kombiniert. D.h., mit der gezeigten Ausführungsform lassen sich tiefe Gräben, die für eine vollständige Isolation gewisser Bauteilgebiete in dem Substrat 74 erforderlich sind, in Verbindung mit sehr flachen Gräben, die beispielsweise zur Abgrenzung von Transistorgebieten, und dergleichen erforderlich sind, auf der Grundlage der Hartmaskenschicht 12, 14 herstellen. Dazu wird beispielsweise in ähnlicher Weise vorgegangen, wie dies im Zusammenhang mit der 10 beschrieben ist, so dass während einer ersten Ätzung das Material 74 zur Erzeugung des tiefen Grabens 120 abgetragen wird, wohingegen das Material der Teilschicht 12 nur geringfügig geätzt wird, so dass die Anätzung 42 entsteht. In einer vorteilhaften Ausführungsform ist dabei das Material der Teilschicht 12 so gewählt, dass es selektiv zu dem Material der vergrabenen Isolierschicht 72 entfernt werden kann, wenn die Dicke der Isolierschicht 72 vergleichbar der Dicke der Teilschicht 12 ist. Auf diese Weise wird ein wesentlicher Materialabtrag in dem Graben 120 in der Schicht 72 verhindert, während die Oberfläche des Materials 74 für den Graben 122 freigelegt wird. Beispielsweise kann die erste Teilschicht 12 aus Siliziumnitrid aufgebaut sein, während die vergrabene Isolierschicht 72 aus Siliziumoxid aufgebaut ist. In dieser Konfiguration kann die zweite Teilschicht 14 aus Siliziumoxid aufgebaut sein. 15 shows the SOI arrangement according to another illustrative embodiment. The first ditch 120 ends on or in the buried insulator layer 72 , The second ditch 122 is only very flat. This combines DTI and STI functionalities. That is, with the embodiment shown, deep trenches can be formed which ensure complete isolation of certain component areas in the substrate 74 are required, in conjunction with very shallow trenches, which are required for example for demarcation of transistor regions, and the like, based on the hard mask layer 12 . 14 produce. This is done, for example, in a similar manner as this in connection with the 10 is described, so that during a first etching the material 74 to create the deep trench 120 is removed, whereas the material of the sublayer 12 only slightly etched, so that the etching 42 arises. In an advantageous embodiment, the material of the partial layer is 12 chosen so that it is selective to the material of the buried insulating layer 72 can be removed when the thickness of the insulating layer 72 comparable to the thickness of the sub-layer 12 is. In this way, a substantial material removal in the trench 120 in the layer 72 prevents while the surface of the material 74 for the ditch 122 is exposed. For example, the first sub-layer 12 be constructed of silicon nitride, while the buried insulating layer 72 is constructed of silicon oxide. In this configuration, the second sub-layer 14 be constructed of silicon oxide.

Anschließend kann der Graben 122 mit der gewünschten geringen Tiefe t122 hergestellt werden, durch Anwendung eines geeigneten Ätzrezepts, ohne dass dabei der Graben 120 wesentlich beeinflusst wird. Then the ditch can 122 with the desired shallow depth t 122 , by using a suitable etch recipe, without causing the trench 120 is significantly influenced.

In anderen anschaulichen Ausführungsformen wird die Ätzung für den tiefen Graben 120 vor dem Erreichen der vergrabenen Isolierschicht 72 beendet, wobei eine Restdicke vorzugsweise geringer ist als die gewünschte Tiefe des Grabens 122. Bei einem nachfolgenden Ätzprozess zur Erzeugung des Grabens 122 mit der gewünschten geringen Tiefe wird gleichzeitig auch das restliche Material des Grabens 120 entfernt, so dass sich dieser bis zur oder in die vergrabene Isolierschicht 72 erstreckt, wie in der 15 gezeigt ist. In other illustrative embodiments, the deep trench etch 120 before reaching the buried insulating layer 72 terminated, wherein a residual thickness is preferably less than the desired depth of the trench 122 , at a subsequent etching process to create the trench 122 with the desired small depth at the same time, the remaining material of the trench 120 removed, so that this up to or in the buried insulating layer 72 extends, as in the 15 is shown.

Die weitere Verarbeitung kann so erfolgen, dass eine Isolationsschicht abgeschieden oder durch Oxidation erzeugt wird und eine Auffüllung der Gräben mit einem beliebigen gewünschten Material ausgeführt wird, wie dies auch zuvor beschrieben ist. Auch in diesem Falle kann vorteilhaft die weitere Verarbeitung gleichzeitig für den tiefen Graben 120 und den flachen Graben 122 erfolgen, so dass auch hier insgesamt eine effiziente Prozessabfolge erreicht wird. The further processing may be such that an insulating layer is deposited or produced by oxidation and filling of the trenches with any desired material is carried out, as also described above. Also in this case can advantageously further processing simultaneously for the deep trench 120 and the shallow trench 122 take place so that an overall efficient process sequence is achieved here as well.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • EP 2669939 A1 [0005] EP 2669939 A1 [0005]
  • CN 158146 A [0006] CN 158146 A [0006]
  • US 2007054464 A1 [0007] US 2007054464 A1 [0007]
  • CN 103400796 A [0007] CN 103400796 A [0007]
  • KR 20030002363 A [0007] KR 20030002363 A [0007]
  • DE 10317748 B4 [0008] DE 10317748 B4 [0008]
  • US 5817568 A [0008] US 5817568 A [0008]
  • US 6720217 [0008] US 6720217 [0008]
  • US 7314826 B2 [0008] US 7314826 B2 [0008]
  • US 5814547 A [0009] US 5814547 A [0009]
  • KR 20040082219 A [0010] KR 20040082219A [0010]
  • JP 2072470 C [0010] JP 2072470 C [0010]
  • US 2015132919 A1 [0011] US 2015132919 A1 [0011]
  • US 6932916 [0012] US 6932916 [0012]
  • US 8652931 B1 [0013] US 8652931 B1 [0013]
  • KR 20040059284 A [0014] KR 20040059284A [0014]
  • US 2015170957 [0015] US 2015170957 [0015]

Claims (21)

Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat (10, 74, 70), das Verfahren mit – einem Bilden einer ersten Öffnung (22) mit einer ersten Tiefe in einer Hartmaskenschicht (12, 14), wobei die erste Öffnung (22) laterale Abmessungen und Lage eines ersten Grabens (60) festlegt; – einem Bilden einer zweiten Öffnung (32) mit einer zweiten Tiefe in der Hartmaskenschicht (12, 14), wobei die zweite Tiefe kleiner ist als die erste Tiefe und die zweite Öffnung (32) laterale Abmessungen und Lage eines zweiten Grabens (62) festlegt; – einem Erzeugen zumindest eines Abschnitts (40) des ersten Grabens (60) mit einer ersten Grabentiefe unter Verwendung von Maskenmaterial in der zweiten Öffnung (32) als Stoppmaterial; – einem Erzeugen des zweiten Grabens (62) mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung, wobei die erste Grabentiefe (t60) größer als die zweite Grabentiefe (t62) ist. Method for creating trenches in a semiconductor substrate ( 10 . 74 . 70 ), the method comprising - forming a first opening ( 22 ) at a first depth in a hardmask layer ( 12 . 14 ), the first opening ( 22 ) lateral dimensions and position of a first trench ( 60 ); - forming a second opening ( 32 ) with a second depth in the hardmask layer ( 12 . 14 ), wherein the second depth is smaller than the first depth and the second opening ( 32 ) lateral dimensions and position of a second trench ( 62 ); - generating at least one section ( 40 ) of the first trench ( 60 ) with a first trench depth using mask material in the second opening ( 32 ) as stop material; - generating the second trench ( 62 ) having a second trench depth after removal of the mask material in the second opening, wherein the first trench depth (t 60 ) is greater than the second trench depth (t 62 ). Verfahren nach dem vorhergehenden Anspruch, das ferner Bilden der Hartmaskenschicht durch Erzeugen einer ersten Teilschicht (12) aus einem ersten Material und einer zweiten Teilschicht (14) aus einem zweiten Material über der ersten Teilschicht umfasst, wobei das erste und das zweite Material sich in ihrer Zusammensetzung unterscheiden. A method according to the preceding claim, further comprising forming the hardmask layer by forming a first sublayer ( 12 ) of a first material and a second sublayer ( 14 ) of a second material over the first sub-layer, the first and second materials differing in composition. Verfahren nach Anspruch 1 oder 2, wobei bei der Erzeugung des zweiten Grabens (62) eine Vertiefung des ersten Grabens (40, 60) erfolgt. Method according to claim 1 or 2, wherein in the production of the second trench ( 62 ) a recess of the first trench ( 40 . 60 ) he follows. Verfahren nach Anspruch 2 oder 3, wobei die erste Öffnung (22) durch die zweite Teilschicht (14) hindurch und zumindest in einem Teil der ersten Teilschicht (14) gebildet wird, und wobei die zweite Öffnung (32) gebildet wird, unter Verwendung der ersten Teilschicht (12) als Stoppschicht. Method according to claim 2 or 3, wherein the first opening ( 22 ) through the second sublayer ( 14 ) and at least in a part of the first sub-layer ( 14 ) is formed, and wherein the second opening ( 32 ) is formed using the first sub-layer ( 12 ) as a stop layer. Verfahren nach Anspruch 4, wobei Erzeugen des ersten und zweiten Grabens (60, 62) umfasst: Abtragen von Material des Halbleitersubstrats (10) unter der ersten Öffnung (22) unter Verwendung der ersten Teilschicht (12) als Stoppmaterial in der zweiten Öffnung (32). The method of claim 4, wherein generating the first and second trenches ( 60 . 62 ) comprises: removing material of the semiconductor substrate ( 10 ) under the first opening ( 22 ) using the first sub-layer ( 12 ) as stop material in the second opening ( 32 ). Verfahren nach Anspruch 5, wobei Erzeugen des ersten und zweiten Grabens ferner umfasst: Entfernen von restlichem Material der ersten Teilschicht (12) in der zweiten Öffnung (32) zur Freilegung der Oberfläche des Halbleitersubstrats (10) in der zweiten Öffnung (32) und Abtragen von Material des Halbleitersubstrats zumindest unter der zweiten Öffnung (32). The method of claim 5, wherein generating the first and second trenches further comprises: removing residual material of the first sub-layer ( 12 ) in the second opening ( 32 ) for exposing the surface of the semiconductor substrate ( 10 ) in the second opening ( 32 ) and removing material of the semiconductor substrate at least under the second opening ( 32 ). Verfahren nach einem der vorhergehenden Ansprüche, wobei eine vergrabene dielektrische Schicht (72) in dem Halbleitersubstrat (74, 70) in einer vorbestimmten Tiefe vorgesehen ist und der erste Graben (120) so erzeugt wird, dass die erste Grabentiefe größer als die vorbestimmten Tiefe ist. Method according to one of the preceding claims, wherein a buried dielectric layer ( 72 ) in the semiconductor substrate ( 74 . 70 ) is provided at a predetermined depth and the first trench ( 120 ) is generated so that the first trench depth is greater than the predetermined depth. Verfahren nach dem vorhergehenden Anspruch, wobei der zweite Graben (122) so erzeugt wird, dass er sich bis zu der vergrabenen dielektrischen Schicht (72) erstreckt. Method according to the preceding claim, wherein the second trench ( 122 ) is generated so that it extends to the buried dielectric layer ( 72 ). Verfahren nach Anspruch 7 oder 8, wobei die vergrabene dielektrische Schicht (72) unter der ersten Öffnung (22) und Material in der zweiten Öffnung (32) zur Freilegung des Halbleitersubstrats (74) in der zweiten Öffnung (32) in einem gemeinsamen Maskenätzprozess abgetragen werden. Method according to claim 7 or 8, wherein the buried dielectric layer ( 72 ) under the first opening ( 22 ) and material in the second opening ( 32 ) for exposing the semiconductor substrate ( 74 ) in the second opening ( 32 ) are removed in a common mask etching process. Verfahren nach Anspruch 9, wobei die Erzeugung des zweiten Grabens (122) mit der zweiten Grabentiefe und die Einstellung der ersten Grabentiefe in einem gemeinsamen Grabenätzprozess erfolgen. The method of claim 9, wherein the generation of the second trench ( 122 ) with the second trench depth and the setting of the first trench depth in a common trench etching process. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine vergrabene dielektrische Schicht (72) in dem Halbleitersubstrat (74, 70) an einer vorbestimmten Schichttiefe vorgesehen ist und der erste Graben (120) so erzeugt wird, dass er sich bis zu der vergrabenen dielektrischen Schicht (72) erstreckt und an oder in der vergrabenen dielektrischen Schicht (72) endet. Method according to one of claims 1 to 6, wherein a buried dielectric layer ( 72 ) in the semiconductor substrate ( 74 . 70 ) is provided at a predetermined layer depth and the first trench ( 120 ) is generated so that it extends to the buried dielectric layer ( 72 ) and on or in the buried dielectric layer (FIG. 72 ) ends. Verfahren nach Anspruch 11, wobei der zweite Graben (122) so erzeugt wird, dass die zweite Grabentiefe kleiner als die vorbestimmte Tiefe ist. The method of claim 11, wherein the second trench ( 122 ) is generated so that the second trench depth is smaller than the predetermined depth. Verfahren nach Anspruch 12, wobei Erzeugen des ersten und zweiten Grabens umfasst: Ausführen einer ersten Grabenätzung unter der ersten Öffnung (22) unter Verwendung von Material (12) der Hartmaskenschicht (12, 14) als Stoppmaterial in der zweiten Öffnung (32), bis eine erste vorläufige Grabentiefe ohne Freilegung der vergrabenen dielektrischen Schicht (72) unter der ersten Öffnung (22) erreicht ist, Entfernen des Stoppmaterials (12) in der zweiten Öffnung (32); Ausführen einer zweiten Grabenätzung bis die erste und zweite Grabentiefe erreicht sind. The method of claim 12, wherein generating the first and second trenches comprises: performing a first trench etch under the first opening (FIG. 22 ) using material ( 12 ) of the hardmask layer ( 12 . 14 ) as stop material in the second opening ( 32 ) until a first preliminary trench depth without exposing the buried dielectric layer (FIG. 72 ) under the first opening ( 22 ), removing the stop material ( 12 ) in the second opening ( 32 ); Perform a second trench etch until the first and second trench depths are reached. Verfahren nach Anspruch 12, wobei Erzeugung des ersten und zweiten Grabens umfasst: Ausführen einer ersten Grabenätzung unter der ersten Öffnung (22) bis zu der vergrabenen dielektrischen Schicht unter Verwendung von Material (12) der Hartmaskenschicht (12, 14) in der zweiten Öffnung (32) als Stoppmaterial; Entfernen des Stoppmaterials in der zweiten Öffnung (32); Ausführen einer zweiten Grabenätzung unter der zweiten Öffnung, bis die zweite Grabentiefe erreicht ist. The method of claim 12, wherein generating the first and second trenches comprises: performing a first trench etch under the first opening (FIG. 22 ) to the buried dielectric layer using material ( 12 ) of the hardmask layer ( 12 . 14 ) in the second opening ( 32 ) as stop material; Removing the stop material in the second opening ( 32 ); Perform a second trench etch under the second opening until the second trench depth is reached. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden der ersten und zweiten Öffnung umfasst: Bilden einer ersten Lackmaske (20) mit einer ersten Lackmaskenöffnung (22a), Bilden der ersten Öffnung (22) mit der ersten Lackmaskenöffnung (22a), Bilden einer zweiten Lackmaske (30) mit einer zweiten Lackmaskenöffnung (32a) und Bilden der zweiten Öffnung (32) mit der zweiten Lackmaskenöffnung (32a). The method of claim 1, wherein forming the first and second openings comprises: forming a first resist mask; 20 ) with a first resist mask opening ( 22a ), Forming the first opening ( 22 ) with the first resist mask opening ( 22a ), Forming a second resist mask ( 30 ) with a second paint mask opening ( 32a ) and forming the second opening ( 32 ) with the second paint mask opening ( 32a ). Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Auskleiden von Seitenwänden des ersten und zweiten Grabens mit einem dielektrischen Material (140) umfasst. The method of any one of the preceding claims, further comprising lining sidewalls of the first and second trenches with a dielectric material ( 140 ). Verfahren nach einem der vorhergehenden Ansprüche 2 bis 16, wobei die Hartmaskenschicht (12, 14) dünner als 500nm und dicker als 80nm ist. Method according to one of the preceding claims 2 to 16, wherein the hard mask layer ( 12 . 14 ) is thinner than 500nm and thicker than 80nm. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabentiefe beider Gräben (60, 62) jeweils zumindest 10µm beträgt, insbesondere bis zu 50µm bei dem tieferen Graben (60). Method according to one of the preceding claims, wherein the trench depth of both trenches ( 60 . 62 ) is at least 10 μm in each case, in particular up to 50 μm in the case of the deeper trench ( 60 ). Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verhältnis von Grabentiefe zumindest eines Grabens (60) zur Schichtdicke (d14) der Hartmaskenschicht (12, 14) zumindest 50, bevorzugt zumindest 100 beträgt. Method according to one of the preceding claims, wherein the ratio of trench depth of at least one trench ( 60 ) to the layer thickness (d 14 ) of the hard mask layer ( 12 . 14 ) at least 50 , preferably at least 100 is. Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat (10, 74, 70), das Verfahren mit a. einem Bilden einer ersten Öffnung (22) mit einer ersten Tiefe in einer weniger als 500nm starken Hartmaskenschicht (12, 14), um eine laterale Abmessung und eine Lage eines ersten Grabens (60) festzulegen; b. einem Bilden einer zweiten Öffnung (32) mit einer zweiten Tiefe in der weniger als 500nm starken Hartmaskenschicht (12, 14), wobei die zweite Tiefe kleiner ist als die erste Tiefe, um mit der zweiten Öffnung (32) eine laterale Abmessung und eine Lage eines zweiten Grabens (62) festlegt; c. einem Erzeugen zumindest eines Tiefenabschnitts (40) des ersten Grabens (60) und Erzeugen des zweiten Grabens (62) mit einer zweiten Grabentiefe nach Entfernung von Maskenmaterial in der zweiten Öffnung (32), wobei die erste Grabentiefe (t60) größer als die zweite Grabentiefe (t62) ist und beide Grabentiefen größer sind als die Stärke der Hartmaskenschicht (12, 14) außerhalb der ersten und zweiten Öffnung (22a, 32a). Method for creating trenches in a semiconductor substrate ( 10 . 74 . 70 ), the method with a. forming a first opening ( 22 ) with a first depth in a less than 500nm hardmask layer ( 12 . 14 ) to a lateral dimension and a position of a first trench ( 60 ); b. forming a second opening ( 32 ) with a second depth in the less than 500nm hardmask layer ( 12 . 14 ), wherein the second depth is smaller than the first depth, to communicate with the second opening ( 32 ) a lateral dimension and a position of a second trench ( 62 ); c. generating at least one depth section ( 40 ) of the first trench ( 60 ) and generating the second trench ( 62 ) with a second trench depth after removal of mask material in the second opening ( 32 ), wherein the first trench depth (t 60 ) is greater than the second trench depth (t 62 ) and both trench depths are greater than the thickness of the hard mask layer ( 12 . 14 ) outside the first and second openings ( 22a . 32a ). Verfahren nach Anspruch 20, wobei das Bilden der ersten und zweiten Öffnung umfasst: Bilden einer ersten Lackmaske (20) mit einer ersten Lackmaskenöffnung (22a), Bilden der ersten Öffnung (22) mit der ersten Lackmaskenöffnung (22a), Bilden einer zweiten Lackmaske (30) mit einer zweiten Lackmaskenöffnung (32a) und Bilden der zweiten Öffnung (32) mit der zweiten Lackmaskenöffnung (32a). The method of claim 20, wherein forming the first and second openings comprises: forming a first resist mask ( 20 ) with a first resist mask opening ( 22a ), Forming the first opening ( 22 ) with the first resist mask opening ( 22a ), Forming a second resist mask ( 30 ) with a second paint mask opening ( 32a ) and forming the second opening ( 32 ) with the second paint mask opening ( 32a ).
DE102016105255.8A 2016-03-21 2016-03-21 Method for producing isolation trenches of different depths in a semiconductor substrate Active DE102016105255B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016105255.8A DE102016105255B4 (en) 2016-03-21 2016-03-21 Method for producing isolation trenches of different depths in a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016105255.8A DE102016105255B4 (en) 2016-03-21 2016-03-21 Method for producing isolation trenches of different depths in a semiconductor substrate

Publications (2)

Publication Number Publication Date
DE102016105255A1 true DE102016105255A1 (en) 2017-09-21
DE102016105255B4 DE102016105255B4 (en) 2020-06-18

Family

ID=59751903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016105255.8A Active DE102016105255B4 (en) 2016-03-21 2016-03-21 Method for producing isolation trenches of different depths in a semiconductor substrate

Country Status (1)

Country Link
DE (1) DE102016105255B4 (en)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397731A (en) * 1993-06-30 1995-03-14 Nec Corporation Method of manufacturing semiconductor integrated circuit device
US5814547A (en) 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
US5817568A (en) 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
KR20020050468A (en) * 2000-12-21 2002-06-27 박종섭 method for forming isolation region semiconductor device
KR20030002363A (en) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method for manufacturing device having a shallow trench isolation and deep trench isolation
US6720217B2 (en) 2002-07-18 2004-04-13 Hynix Semiconductor Inc. Method of manufacturing flash memory device using trench device isolation process
KR20040059284A (en) 2002-12-28 2004-07-05 동부전자 주식회사 Method for manufacturing semiconductor memory device
KR20040082219A (en) 2003-03-18 2004-09-24 주식회사 하이닉스반도체 Method For Forming The Multi-Trench Of Semiconductor Device
US6932916B2 (en) 2002-04-30 2005-08-23 Infineon Technologies Ag Semiconductor substrate with trenches of varying depth
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
US20070054464A1 (en) 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
US7314826B2 (en) 2004-07-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
DE10317748B4 (en) 2003-04-17 2008-10-30 X-Fab Semiconductor Foundries Ag Method of testing insulation trench etches in SOI disks by means of a test structure
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
CN103400796A (en) 2013-08-14 2013-11-20 上海华力微电子有限公司 Etching technology for dual depth shallow trench isolation groove
EP2669939A1 (en) 2012-05-29 2013-12-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Fabrication process of an integrated circuit having trench isolations with different depths
US8652931B1 (en) 2012-10-08 2014-02-18 Shanghai Huali Microelectronics Corporation Method of dual-depth STI formation
US20150132919A1 (en) 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same
US20150170957A1 (en) 2012-11-14 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397731A (en) * 1993-06-30 1995-03-14 Nec Corporation Method of manufacturing semiconductor integrated circuit device
US5817568A (en) 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
US5814547A (en) 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
KR20020050468A (en) * 2000-12-21 2002-06-27 박종섭 method for forming isolation region semiconductor device
KR20030002363A (en) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method for manufacturing device having a shallow trench isolation and deep trench isolation
US6932916B2 (en) 2002-04-30 2005-08-23 Infineon Technologies Ag Semiconductor substrate with trenches of varying depth
US6720217B2 (en) 2002-07-18 2004-04-13 Hynix Semiconductor Inc. Method of manufacturing flash memory device using trench device isolation process
KR20040059284A (en) 2002-12-28 2004-07-05 동부전자 주식회사 Method for manufacturing semiconductor memory device
KR20040082219A (en) 2003-03-18 2004-09-24 주식회사 하이닉스반도체 Method For Forming The Multi-Trench Of Semiconductor Device
DE10317748B4 (en) 2003-04-17 2008-10-30 X-Fab Semiconductor Foundries Ag Method of testing insulation trench etches in SOI disks by means of a test structure
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
US7314826B2 (en) 2004-07-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
US20070054464A1 (en) 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
EP2669939A1 (en) 2012-05-29 2013-12-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Fabrication process of an integrated circuit having trench isolations with different depths
US8652931B1 (en) 2012-10-08 2014-02-18 Shanghai Huali Microelectronics Corporation Method of dual-depth STI formation
US20150170957A1 (en) 2012-11-14 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
CN103400796A (en) 2013-08-14 2013-11-20 上海华力微电子有限公司 Etching technology for dual depth shallow trench isolation groove
US20150132919A1 (en) 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same

Also Published As

Publication number Publication date
DE102016105255B4 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
DE102006015087B4 (en) Process for the production of transistors
EP0968527B1 (en) Method for producing a vertical mos-transistor
EP1668680A1 (en) Method for the production of a hard mask and hard mask arrangement
DE10335101B4 (en) A method of making a polysilicon line having a metal silicide region that enables linewidth reduction
DE102020008064B4 (en) DEEP TRENCH ISOLATION STRUCTURE AND METHOD OF PRODUCTION
DE102009039522B4 (en) A method of fabricating a buried etch stop layer semiconductor device in trench isolation structures for improved surface flatness in densely packed semiconductor devices
DE102008049727A1 (en) Contact elements and contact bushings of a semiconductor device, which are produced by a hard mask and double exposure
DE10002121B4 (en) Production of a semiconductor device with flat barrier layers
DE112007002739B4 (en) Method for producing a semiconductor device with isolation trench and contact trench
DE112006001520B4 (en) Process for making raised source and drain regions with spacers to be removed, avoiding "mouse ears"
DE102013112137A1 (en) Method for processing a Dies
DE112010003053B4 (en) A method of manufacturing a silicon carbide semiconductor device
DE102007033633B4 (en) Method for producing a semiconductor device
DE102005014749B4 (en) A method of fabricating a transistor having a raised drain and source region by means of a three-layer hard mask for gate patterning
DE102005062937A1 (en) Semiconductor device and method for its production
WO2006108827A2 (en) Production of vdmos-transistors having optimised gate contact
DE102011004672B4 (en) SOI semiconductor component with a substrate diode with reduced metal silicide leakage
DE102016105255B4 (en) Method for producing isolation trenches of different depths in a semiconductor substrate
DE102013113776A1 (en) Systems and methods for a semiconductor structure comprising a plurality of semiconductor device layers
EP1025591A1 (en) Vertical mos transistor and method for the production thereof
DE10127888A1 (en) Process for forming contact holes in contact regions of components integrated in a substrate comprises applying an insulating layer on a substrate with the integrated components, and applying a mask with openings
DE10259322B4 (en) A method of forming an alignment mark in an opaque layer on a substrate
DE10338503B3 (en) Producing hard mask for semiconductor structure involves providing structured mask layer on hard mask layer, ion implantation, removing structured layer, structuring hard mask layer by selectively etching non-implanted or implanted region
WO2015150268A1 (en) Method for producing a substrate, substrate, metal oxide semiconductor field effect transistor with a substrate, and microelectromechanical system with a substrate
DE10052131C2 (en) Process for the production of field effect transistors with a completely self-adjusting technology

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE