DE10219917A1 - Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor body - Google Patents
Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor bodyInfo
- Publication number
- DE10219917A1 DE10219917A1 DE10219917A DE10219917A DE10219917A1 DE 10219917 A1 DE10219917 A1 DE 10219917A1 DE 10219917 A DE10219917 A DE 10219917A DE 10219917 A DE10219917 A DE 10219917A DE 10219917 A1 DE10219917 A1 DE 10219917A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- semiconductor body
- side walls
- oxide
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 title claims abstract description 8
- 210000000352 storage cell Anatomy 0.000 title 1
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
Description
Die vorliegende Erfindung betrifft einen Grabentransistor, der insbesondere zur Ausbildung von vertikalen NROM-Speichern geeignet ist. The present invention relates to a trench transistor, which in particular for the formation of vertical NROM memories suitable is.
In der WO 02/15276 ist eine Speicherzelle für einen Halbleiterspeicher beschrieben, bei der ein Speichertransistor eine Gate-Elektrode aufweist, die in einem Graben zwischen einem Source-Bereich und einem Drain-Bereich angeordnet ist, die in einem Halbleiterkörper ausgebildet sind. Die Gate-Elektrode ist von dem Halbleitermaterial durch dielektrisches Material (Gate-Oxid) getrennt. Zwischen dem Source-Bereich und der Gate-Elektrode und zwischen dem Drain-Bereich und der Gate- Elektrode ist eine Oxid-Nitrid-Oxid-Schichtfolge vorhanden, die für das Einfangen von Ladungsträgern an Source und Drain vorgesehen ist. In einer Anordnung derartiger Speichertransistoren in einer Speichermatrix bilden die Source-Bereiche und Drain-Bereiche jeweils Anteile von Bitleitungen, während die Gate-Elektroden mit quer dazu verlaufenden Wortleitungen verbunden sind. In WO 02/15276 there is a memory cell for one Semiconductor memory described, in which a memory transistor Has gate electrode in a trench between one Source region and a drain region is arranged, which in are formed in a semiconductor body. The gate electrode is from the semiconductor material through dielectric material (Gate oxide) separated. Between the source area and the Gate electrode and between the drain region and the gate An oxide-nitride-oxide layer sequence is present, those for trapping charge carriers at source and drain is provided. In an arrangement of such Memory transistors in a memory matrix form the source regions and Drain areas share portions of bit lines, while the Gate electrodes with transverse word lines are connected.
Dabei tritt das Problem auf, dass das Gate-Oxid zwischen der Gate-Elektrode und den an den Seitenwänden des Grabens angeordneten Kanalbereichen eine für das Speichern geeignete maximale Dicke nicht überschreiten darf. Andererseits soll die Oxidschicht über den Bitleitungen eine größere Dicke aufweisen, um eine ausreichende elektrische Isolation und geringe kapazitive Kopplung zu erreichen. The problem arises that the gate oxide between the Gate electrode and those on the side walls of the trench arranged channel areas a suitable for storing must not exceed the maximum thickness. On the other hand, the Oxide layer over the bit lines a greater thickness have sufficient electrical insulation and low to achieve capacitive coupling.
Es ist bekannt, dass das Wachstum thermisch erzeugten Oxides auf einem Halbleiterkörper aus Silizium von der Orientierung des Siliziumkristalls abhängt (B. E. Deal, A. S. Grove, J. Appl. Phys. 36, 3770 (1965) und B. E. Deal, J. Electrochemical Soc. 125, 576 (1978)). Der Kristall hat eine Diamantstruktur, wobei die bei der Herstellung bearbeitete Oberseite eines Siliziumwafers üblicherweise eine mit den Miller- Indizes {010} bezeichnete Kristallebene darstellt. Die Wafer werden bei der Herstellung der Speicherbauelemente gemäß einer vom Hersteller vorgesehenen Markierung so orientiert, dass die senkrechten Seitenwände von Gräben, die zur zweckmäßigen Anwendung der erforderlichen Lithographie im Winkel von 0 Grad oder 90 Grad zu der vorgesehenen Orientierung des Wafers angeordnet sind, zu einer mit den Miller-Indizes {110} bezeichneten Kristallebene gehören. It is known that the growth of thermally generated oxides on a semiconductor body made of silicon depends on the orientation of the silicon crystal (BE Deal, AS Grove, J. Appl. Phys. 36, 3770 ( 1965 ) and BE Deal, J. Electrochemical Soc. 125 , 576 ( 1978 )). The crystal has a diamond structure, the top surface of a silicon wafer processed during manufacture usually representing a crystal plane designated by the Miller indices {010}. During the production of the memory components, the wafers are oriented according to a marking provided by the manufacturer in such a way that the vertical side walls of trenches which are arranged at an angle of 0 degrees or 90 degrees to the intended orientation of the wafer for the appropriate application of the required lithography crystal plane designated with the Miller indices {110}.
Daher ist das Wachstum der Oxidschicht bei der Herstellung auf den senkrechten Grabenwänden im Vergleich zum Wachstum des Oxids auf dem Grabenboden bzw. der Oberseite des Wafers um einen Faktor von 1,5 bis 2 höher. Wenn das Oxidwachstum daher bei einer solchen Dicke auf den Seitenwänden gestoppt wird, die für die vorgesehenen Programmier- und Löscheigenschaften des Grabentransistors geeignet ist, typisch etwa 6 nm, ist die Oxiddicke über der Bitleitung mit typischerweise etwa 4 nm zu gering. Das reduziert die Spannungsfestigkeit des Transistors; außerdem müssen schaltungstechnische Nachteile wie eine hohe kapazitive Kopplung zwischen Bitleitung und Wortleitung in Kauf genommen werden. Therefore, the growth of the oxide layer is in the manufacture on the vertical trench walls compared to the growth of the oxide on the trench bottom or the top of the wafer higher by a factor of 1.5 to 2. If the oxide growth therefore stopped at such a thickness on the side walls will that for the intended programming and Extinguishing properties of the trench transistor is suitable, typically about 6 nm, the oxide thickness over the bit line is typically with about 4 nm too small. This reduces the dielectric strength of the transistor; in addition, circuitry Disadvantages such as a high capacitive coupling between the bit line and word line are accepted.
Aufgabe der vorliegenden Erfindung ist es, eine Möglichkeit anzugeben, wie Grabentransistoren, insbesondere für Halbleiterspeicher, mit einem dünnen Gate-Oxid auf den Seitenwänden versehen werden können, wobei gleichzeitig eine ausreichende Oxiddicke auf den Bitleitungen erreicht wird. The object of the present invention is a possibility specify how trench transistors, especially for Semiconductor memory, with a thin gate oxide on the side walls can be provided, at the same time a sufficient Oxide thickness on the bit lines is reached.
Diese Aufgabe wird mit dem Grabentransistor mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zur Herstellung von Grabentransistoren mit den Merkmalen des Anspruchs 4 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. This task is accomplished with the trench transistor with the characteristics of claim 1 or with the method for producing Trench transistors with the features of claim 4 solved. Refinements result from the dependent claims.
Bei dem Grabentransistor wird der Halbleiterwafer in der Waferebene um 45 Grad gedreht. Damit wird erreicht, dass die Gräben bei optimaler Anwendung der Lithographie in Winkeln von 0 Grad bzw. 90 Grad zur Anlage so hergestellt werden, dass die Seitenwände dieser Gräben mit Kristallebenen mit den Miller-Indizes {100} zusammenfallen. Damit ist ein etwa gleich starkes Oxidwachstum auf den Seitenwänden der Gräben und auf der Oberseite des Wafers möglich. Die Oxidschicht zwischen den Bitleitungen und den Wortleitungen wird damit etwa so dick wie das Gate-Oxid über den Kanalbereichen an den Seitenwänden der Gräben ausgebildet. Damit ist eine bessere kapazitive Entkopplung und Isolation der Bitleitungen und Wortleitungen erreicht. In the trench transistor, the semiconductor wafer is in the Wafer level rotated 45 degrees. This ensures that the Trenches with optimal use of lithography in angles from 0 degrees or 90 degrees to the system that the side walls of these trenches with crystal planes with the Miller indexes {100} coincide. So that's about equally strong oxide growth on the side walls of the trenches and possible on the top of the wafer. The oxide layer between the bit lines and the word lines about as thick as the gate oxide over the channel areas at the Trench side walls formed. So that's a better one capacitive decoupling and isolation of the bit lines and Word lines reached.
Es folgt eine genauere Beschreibung eines Beispiels des erfindungsgemäßen Grabentransistors und eines zugehörigen Herstellungsverfahrens anhand der beigefügten Figur, die eine perspektivische Schnittansicht darstellt. The following is a more detailed description of an example of the trench transistor according to the invention and an associated Manufacturing method with reference to the accompanying figure, the one represents perspective sectional view.
In der Figur ist ein Ausschnitt aus einem Schnitt durch einen Grabentransistor parallel zur Wortleitung und damit senkrecht zur Längsrichtung des Grabens dargestellt. Der Halbleiterkörper 1 ist mit dotierten Bereichen als Source- und Drain- Bereichen 10 an einer Oberseite 6 versehen. Diese Oberseite stellt eine {010}-Kristallebene des Halbleiterkörpers aus Silizium dar. The figure shows a section of a section through a trench transistor parallel to the word line and thus perpendicular to the longitudinal direction of the trench. The semiconductor body 1 is provided with doped regions as source and drain regions 10 on an upper side 6 . This top side represents a {010} crystal plane of the semiconductor body made of silicon.
An der Oberseite 6 des Halbleiterkörpers 1 ist ein Graben 2 ausgebildet, der bei einem fertigen Bauelement üblicherweise teils mit leitfähigem, teils mit isolierendem Material aufgefüllt ist, was hier aber einschließlich eventueller Oberflächenpassivierungen und dergleichen weggelassen ist. Der Graben ist daher in der Figur als solcher zu erkennen. Die Seitenwände 3 des Grabens sind mit einer Dielektrikumschicht 4 bedeckt, die eine auf dem Halbleitermaterial direkt aufgebracht Oxidschicht umfasst. A trench 2 is formed on the upper side 6 of the semiconductor body 1, which is usually filled partly with conductive, partly with insulating material in a finished component, but this is omitted here, including possible surface passivations and the like. The trench can therefore be seen as such in the figure. The side walls 3 of the trench are covered with a dielectric layer 4 , which comprises an oxide layer applied directly to the semiconductor material.
Der Grabentransistor des Beispiels der Fig. 1 ist als Speichertransistor vorgesehen, so dass die Dielektrikumschicht 4 als Schichtfolge mit einer Speicherschicht zwischen Begrenzungsschichten dargestellt ist. Ein typisches Beispiel für eine solche Speicherschichtanordnung ist eine Schichtfolge aus einer Oxidschicht 0, einer Nitridschicht N und einer weiteren Oxidschicht 0. In dem Kanalbereich bei Anlegen einer Spannung zwischen Source und Drain beschleunigte Ladungsträger ("heiße" Elektronen) tunneln am Ende der zurückgelegten Wegstrecke durch das untere Oxid in die Nitridschicht und werden dort gefangen. Diese eingefangenen Ladungsträger sind als logische "1" des programmierten Speichers anhand der geänderten Einsatzspannung des Transistors erkennbar. Aufgrund dieses Mechanismus der Programmierung des Transistors ist es erforderlich, die Dicke zumindest der unteren, d. h. dem Halbleitermaterial zugewandten Oxidschicht, nicht zu stark auszubilden. Wie eingangs beschrieben, wird bei den üblichen Herstellungsverfahren eine Oxidschicht auf dem Boden 5 des Grabens und auf an den Graben angrenzenden Anteilen der Oberseite 6 notgedrungen dünner hergestellt als auf den Seitenwänden 3 des Grabens. The trench transistor of the example in FIG. 1 is provided as a memory transistor, so that the dielectric layer 4 is shown as a layer sequence with a memory layer between boundary layers. A typical example of such a storage layer arrangement is a layer sequence composed of an oxide layer 0, a nitride layer N and a further oxide layer 0. In the channel region, when a voltage is applied between source and drain, accelerated charge carriers ("hot" electrons) tunnel through at the end of the distance covered the lower oxide in the nitride layer and are trapped there. These trapped charge carriers can be recognized as logic "1" of the programmed memory based on the changed threshold voltage of the transistor. Due to this mechanism of programming the transistor, it is necessary not to make the thickness of at least the lower oxide layer, that is to say the semiconductor material, too thick. As described at the beginning, an oxide layer is necessarily made thinner on the bottom 5 of the trench and on portions of the upper side 6 adjacent to the trench than on the side walls 3 of the trench.
Durch eine Ausrichtung des Halbleiterkörpers 1 derart, dass die Seitenwände 3 des Grabens parallel zu {100}-Kristallebenen des Halbleiterkörpers liegen, wird erreicht, dass die Oxidschicht 7 auf dem Boden 5 des Grabens und die Oxidschicht 8 auf den an den Graben angrenzenden Anteilen der Oberseite 6 etwa genauso dick aufgewachsen werden wie die Oxidschichten auf den Seitenwänden des Grabens (Dielektrikumschicht 4). Da die Nitridschicht im Fall einer Speicherschichtfolge vergleichsweise dünn aufgebracht wird, ist die Schichtdicke der Dielektrikumschicht 4 im Wesentlichen durch das hergestellte Oxid bestimmt. Zwischen der Gate-Elektrode 9 und dem Kanalbereich bleibt so eine relativ dünne Dielektrikumschicht 4 als Gate-Dielektrikum bzw. als Speicherschichtfolge stehen, deren Dicke d1 mithin höchstens 1,3 mal so groß ist wie die Dicke d2 der Oxidschicht 7 am Grabenboden bzw. die Dicke d3 der Oxidschicht 8 auf den an den Graben angrenzenden seitlichen Anteilen der Oberseite 6 des Halbleiterkörpers 1. Abgesehen von Fertigungstoleranzen kann praktisch erreicht werden, dass die Dicken d1, d2 und d3 gleich groß sind. By aligning the semiconductor body 1 such that the side walls 3 of the trench lie parallel to the {100} crystal planes of the semiconductor body, it is achieved that the oxide layer 7 on the bottom 5 of the trench and the oxide layer 8 on the portions of the trench adjacent to the trench Top side 6 are grown about as thick as the oxide layers on the side walls of the trench (dielectric layer 4 ). Since the nitride layer is applied comparatively thin in the case of a storage layer sequence, the layer thickness of the dielectric layer 4 is essentially determined by the oxide produced. Between the gate electrode 9 and the channel region, a relatively thin dielectric layer 4 remains as a gate dielectric or as a storage layer sequence, the thickness d 1 of which is therefore at most 1.3 times as large as the thickness d 2 of the oxide layer 7 on the trench bottom or the thickness d 3 of the oxide layer 8 on the lateral portions of the upper side 6 of the semiconductor body 1 adjoining the trench. Apart from manufacturing tolerances, it can practically be achieved that the thicknesses d 1 , d 2 and d 3 are of the same size.
Zwischen den Source- und Drain-Bereichen, die zu Bitleitungen gehören, die in der schrägen Aufsicht der Figur von links unten nach rechts oben verlaufen, und den quer dazu eingezeichneten Wortleitungen 11 befindet sich daher aufgrund der dort vorhandenen Oxidschicht 8 eine ausreichende elektrische Isolation sowie eine gute kapazitive Entkopplung. Between the source and drain regions, which belong to bit lines, which run from the bottom left to the top right in the oblique top view of the figure, and the word lines 11 drawn in transversely thereto, there is sufficient electrical insulation due to the oxide layer 8 there good capacitive decoupling.
Bei einem zugehörigen Herstellungsverfahren wird mindestens
ein Graben 2 in einer ebenen Oberseite eines
Halbleitersubstrats 1 aus Silizium hergestellt, wobei das
Halbleitersubstrat 1 so angeordnet wird, dass bei einer Herstellung des
Grabens unter Verwendung einer vorgesehenen Lithographie die
bezüglich der Oberseite 6 senkrechten Seitenwände 3 des
Grabens in einer Kristallebene des Halbleitersubstrats
angeordnet werden, die mit den Miller-Indizes {100} angegeben wird.
In einer an sich bekannten Weise werden beidseitig des
Grabens dotierte Bereiche als Source- und Drain-Bereiche 10 und
in dem Graben und auf seitlichen daran angrenzenden Anteilen
der Oberseite des Halbleitersubstrats Oxidschichten durch
thermische Oxidation hergestellt. In dem Graben wird eine
Gate-Elektrode 9 hergestellt und mit einer strukturierten
Wortleitung 11 versehen.
Bezugszeichenliste
1 Halbleiterkörper
2 Graben
3 Seitenwand
4 Dielektrikumschicht
5 Boden des Grabens
6 Oberseite des Halbleiterkörpers
7 Oxidschicht auf dem Boden des Grabens
8 Oxidschicht auf dem seitlich an den Graben angrenzenden
Anteil der Oberseite des Halbleiterkörpers
9 Gate-Elektrode
10 Source- oder Drain-Bereich
11 Wortleitung
d1, d2, d3 jeweilige Dicke der Oxidschicht
In a related manufacturing method, a trench 2 in a planar top surface of a semiconductor substrate is at least made of silicon 1, wherein the semiconductor substrate 1 is placed so that, for a preparation of the trench using a provided lithography with respect to the top side 6 of vertical side walls 3 of the trench in a crystal plane of the semiconductor substrate, which is indicated by the Miller indices {100}. In a manner known per se, doped regions on both sides of the trench are produced as source and drain regions 10 and in the trench and on portions adjacent to them on the side of the upper side of the semiconductor substrate, oxide layers are produced by thermal oxidation. A gate electrode 9 is produced in the trench and provided with a structured word line 11 . REFERENCE LIST 1 semiconductor body
2 trenches
3 side wall
4 dielectric layer
5 bottom of the trench
6 top of the semiconductor body
7 oxide layer on the bottom of the trench
8 oxide layer on the portion of the upper side of the semiconductor body adjoining the trench
9 gate electrode
10 source or drain area
11 word line
d 1 , d 2 , d 3 respective thickness of the oxide layer
Claims (4)
in einer Oberseite (6) des Halbleiterkörpers (1) ein Graben (2) mit bezüglich einer Ebene dieser Oberseite senkrechten Seitenwänden (3) ausgebildet ist,
auf mindestens einer Seitenwand (3) eine als Gate-Dielektrikum vorgesehene dünne Dielektrikumschicht (4) vorhanden ist, die mindestens eine auf dem Halbleitermaterial des Halbleiterkörpers (1) angeordnete Oxidschicht umfasst, und
auf einem Boden (5) des Grabens und/oder auf einem seitlich an den Graben angrenzenden Anteil der Oberseite (6) des Halbleiterkörpers (1) eine Oxidschicht (7, 8) auf dem Halbleitermaterial angeordnet ist,
dadurch gekennzeichnet, dass vorhandene Oxidanteile der auf der Seitenwand vorhandenen Dielektrikumschicht (4) insgesamt eine Dicke aufweisen, die höchstens 1, 3 mal so groß ist wie die Dicke jeder Oxidschicht (7, 8), die auf dem Boden des Grabens oder auf dem seitlich an den Graben angrenzenden Anteil der Oberseite des Halbleiterkörpers vorhanden ist, und
die Seitenwände (3) des Grabens parallel zu einer Kristallebene des Halbleiterkörpers (1) mit den Miller-Indizes {100} ausgerichtet sind. 1. trench transistor in a semiconductor body made of silicon, in which
In a top side ( 6 ) of the semiconductor body ( 1 ) a trench ( 2 ) is formed with side walls ( 3 ) perpendicular to a plane of this top side,
on at least one side wall ( 3 ) there is a thin dielectric layer ( 4 ) provided as a gate dielectric, which comprises at least one oxide layer arranged on the semiconductor material of the semiconductor body ( 1 ), and
an oxide layer ( 7 , 8 ) is arranged on the semiconductor material on a bottom ( 5 ) of the trench and / or on a portion of the top side ( 6 ) of the semiconductor body ( 1 ) which laterally adjoins the trench,
characterized in that existing oxide portions of the dielectric layer ( 4 ) present on the side wall have a total thickness which is at most 1.3 times as large as the thickness of each oxide layer ( 7 , 8 ) on the bottom of the trench or on the side portion of the top of the semiconductor body adjacent to the trench is present, and
the side walls ( 3 ) of the trench are aligned parallel to a crystal plane of the semiconductor body ( 1 ) with the Miller indices {100}.
in dem Graben (2) eine Gate-Elektrode (9) angeordnet ist, die mit einer Wortleitung (11) elektrisch leitend verbunden ist, und
beidseitig des Grabens (2) in dem Halbleitermaterial des Halbleiterkörpers (1) Source- und Drain-Bereiche (10) ausgebildet sind, die zu einer jeweiligen Bitleitung gehören. 2. trench transistor according to claim 1, wherein the transistor is provided as a memory cell of an NROM memory,
a gate electrode ( 9 ) is arranged in the trench ( 2 ) and is electrically conductively connected to a word line ( 11 ), and
Source and drain regions ( 10 ) are formed on both sides of the trench ( 2 ) in the semiconductor material of the semiconductor body ( 1 ) and belong to a respective bit line.
beidseitig des Grabens dotierte Bereiche als Source- und Drain-Bereiche (10) hergestellt werden,
in dem Graben (2) und auf seitlichen daran angrenzenden Anteilen der Oberseite des Halbleiterkörpers Oxidschichten durch thermische Oxidation hergestellt werden und
in dem Graben eine Gate-Elektrode (9) angebracht und mit einer Wortleitung (11) versehen wird,
dadurch gekennzeichnet, dass
der Halbleiterkörper (1) so angeordnet wird, dass bei einer Herstellung des Grabens unter Verwendung einer vorgesehenen Lithographie die Seitenwände (3) des Grabens in einer Kristallebene des Halbleiterkörpers angeordnet werden, die mit den Miller-Indizes {100} angegeben wird. 4. A method for producing trench transistors, in which at least one trench ( 2 ) is produced from silicon in a flat upper side of a semiconductor body ( 1 ), side walls ( 3 ) of the trench ( 2 ) being arranged perpendicular to a plane of this upper side,
regions doped on both sides of the trench are produced as source and drain regions ( 10 ),
in the trench ( 2 ) and on adjacent portions of the upper side of the semiconductor body oxide layers are produced by thermal oxidation and
a gate electrode ( 9 ) is fitted in the trench and provided with a word line ( 11 ),
characterized in that
the semiconductor body ( 1 ) is arranged in such a way that when the trench is produced using a provided lithography, the side walls ( 3 ) of the trench are arranged in a crystal plane of the semiconductor body, which is indicated by the Miller indices {100}.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10219917A DE10219917A1 (en) | 2002-05-03 | 2002-05-03 | Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10219917A DE10219917A1 (en) | 2002-05-03 | 2002-05-03 | Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor body |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10219917A1 true DE10219917A1 (en) | 2003-11-13 |
Family
ID=29225028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10219917A Ceased DE10219917A1 (en) | 2002-05-03 | 2002-05-03 | Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor body |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10219917A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004050929A1 (en) * | 2004-09-29 | 2006-04-13 | Infineon Technologies Ag | Charge Trapping Memory Cell, Charge Trapping Memory Device and Manufacturing Process |
| DE102005040875A1 (en) * | 2005-07-08 | 2007-01-18 | Infineon Technologies Ag | Charge trapping memory and method for its production |
| DE102005045636A1 (en) * | 2005-09-15 | 2007-03-29 | Infineon Technologies Ag | Semiconductor memory device and manufacturing method |
| US7541242B2 (en) * | 2002-06-21 | 2009-06-02 | Micron Technology, Inc. | NROM memory cell, memory array, related devices and methods |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228710A (en) * | 1987-03-18 | 1988-09-22 | Toshiba Corp | Semiconductor device |
| JPH0639862A (en) * | 1992-07-27 | 1994-02-15 | Matsushita Electric Works Ltd | Production of patterned vertical molded product |
| US6168996B1 (en) * | 1997-08-28 | 2001-01-02 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| WO2002015276A2 (en) * | 2000-08-11 | 2002-02-21 | Infineon Technologies Ag | Memory cell, memory cell device and method for the production thereof |
-
2002
- 2002-05-03 DE DE10219917A patent/DE10219917A1/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228710A (en) * | 1987-03-18 | 1988-09-22 | Toshiba Corp | Semiconductor device |
| JPH0639862A (en) * | 1992-07-27 | 1994-02-15 | Matsushita Electric Works Ltd | Production of patterned vertical molded product |
| US6168996B1 (en) * | 1997-08-28 | 2001-01-02 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| WO2002015276A2 (en) * | 2000-08-11 | 2002-02-21 | Infineon Technologies Ag | Memory cell, memory cell device and method for the production thereof |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541242B2 (en) * | 2002-06-21 | 2009-06-02 | Micron Technology, Inc. | NROM memory cell, memory array, related devices and methods |
| DE102004050929A1 (en) * | 2004-09-29 | 2006-04-13 | Infineon Technologies Ag | Charge Trapping Memory Cell, Charge Trapping Memory Device and Manufacturing Process |
| US7423310B2 (en) | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| DE102005040875A1 (en) * | 2005-07-08 | 2007-01-18 | Infineon Technologies Ag | Charge trapping memory and method for its production |
| DE102005040875B4 (en) * | 2005-07-08 | 2007-04-19 | Infineon Technologies Ag | Charge trapping memory and method for its production |
| US7399673B2 (en) | 2005-07-08 | 2008-07-15 | Infineon Technologies Ag | Method of forming a charge-trapping memory device |
| DE102005045636A1 (en) * | 2005-09-15 | 2007-03-29 | Infineon Technologies Ag | Semiconductor memory device and manufacturing method |
| DE102005045636B4 (en) * | 2005-09-15 | 2014-02-27 | Qimonda Ag | A method of manufacturing a semiconductor memory device having a memory layer suitable for charge trapping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19619705C2 (en) | Non-volatile semiconductor memory device with a gate electrode section arranged in a trench and its production method | |
| DE10036911C2 (en) | Method for producing a multi-bit memory cell | |
| DE102005030845B4 (en) | Non-volatile NAND type semiconductor memory devices with trenches and method of forming the same | |
| DE69733630T2 (en) | EEPROM and NVRAM low voltage transistors and methods of manufacture | |
| DE4335834C2 (en) | Non-volatile memory cell with an L-shaped floating gate electrode and method for its production | |
| DE19512431C2 (en) | Semiconductor memory cell with random access to silicon-on-insulator with double control gates and their manufacturing process | |
| DE19747776C2 (en) | Flash semiconductor memory with stack gate and method for its production | |
| DE102004006505B4 (en) | Charge trapping memory cell and manufacturing process | |
| DE10336876A1 (en) | Memory cell used in electronic applications comprises a storage layer formed by a material of a gate dielectric and containing nano-crystals or nano-dots | |
| DE102005008321B4 (en) | Field effect controllable semiconductor memory element with improved trapping dielectric | |
| DE102004058603A1 (en) | Electrically erasable and programmable read only memory cell, has common source region with lightly doped drain structure whose impurity region has higher dopant concentration than region of double diffused drain structure | |
| DE3540422A1 (en) | METHOD FOR PRODUCING INTEGRATED STRUCTURES WITH NON-VOLATILE STORAGE CELLS HAVING SELF-ALIGNED SILICONE LAYERS AND RELATED TRANSISTORS | |
| EP1623462B1 (en) | Bit line structure and production method therefor | |
| DE10231966A1 (en) | Field effect transistor used as control transistor comprises a doped channel region, doped connecting regions, a control region, and an electrical insulating region arranged between the control region and the channel region | |
| DE10333549B3 (en) | Charge trapping memory cell used as transistor comprises semiconductor body or substrate having upper side with curve in channel region | |
| DE112004003004T5 (en) | Semiconductor component and method for its production | |
| DE102007019320A1 (en) | Integrated circuits and method of making same | |
| DE10220922A1 (en) | Flash memory cell and manufacturing process | |
| DE10219917A1 (en) | Trench transistor for a storage cell comprises a trench with vertical side walls, a thin dielectric layer, and oxide layers on semiconductor material arranged on base of the trench and/or on part of the upper side of semiconductor body | |
| DE102005020342B4 (en) | Method of making charge trapping memory devices | |
| DE69719584T2 (en) | Method for programming a flash memory cell | |
| DE10296955T5 (en) | Semiconductor device or semiconductor component and manufacturing method therefor | |
| EP1623459B1 (en) | Bit line structure and method for the production thereof | |
| DE102006030015B4 (en) | Method for the production of memory components | |
| DE112013006008B4 (en) | Process charge protection for charge trapping memory with split gate and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |