DE10231130B4 - Circuit arrangement for processing data packets with voice data - Google Patents
Circuit arrangement for processing data packets with voice data Download PDFInfo
- Publication number
- DE10231130B4 DE10231130B4 DE2002131130 DE10231130A DE10231130B4 DE 10231130 B4 DE10231130 B4 DE 10231130B4 DE 2002131130 DE2002131130 DE 2002131130 DE 10231130 A DE10231130 A DE 10231130A DE 10231130 B4 DE10231130 B4 DE 10231130B4
- Authority
- DE
- Germany
- Prior art keywords
- data
- bus
- interface controller
- data packets
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/253—Telephone sets using digital voice transmission
- H04M1/2535—Telephone sets using digital voice transmission adapted for voice communication over an Internet Protocol [IP] network
Abstract
Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten, mit
– einem Zentralprozessor (10), der zum Verarbeiten der Datenpakete ausgebildet ist,
– einem Speicher, der zum Speichern der Datenpakete dient und mit dem Zentralprozessor (10) verbunden ist,
– einem ersten Schnittstellenkontroller (16) zum Ansteuern von mindestens einem Peripheriemodul,
– einem ersten Bus (14), der einerseits mit dem Zentralprozessor (10) und andererseits mit dem ersten Schnittstellenkontroller (16) verbunden ist,
– einem digitalen Signalprozessor (22), der zum Verarbeiten der Sprachdaten ausgebildet und mit dem Zentralprozessor (10) verbunden ist, und
– einem zweiten Schnittstellenkontroller (18), der zum Übertragen der Datenpakete mit Sprachdaten vorgesehen ist,
gekennzeichnet durch
– einen zweiten Bus (20), der den Speicher mit dem zweiten Schnittstellenkontroller (18) verbindet und über den Datenpakete zwischen Speicher und zweitem Schnittstellenkontroller (18) ausgetauscht werden können, und
– einen DMA-Kontroller (24), der Zugriffe auf den Speicher über den zweiten...Circuit arrangement for processing data packets with voice data, with
- a central processor (10), which is designed to process the data packets,
A memory which serves to store the data packets and is connected to the central processor (10),
A first interface controller (16) for controlling at least one peripheral module,
- a first bus (14) which is connected on the one hand to the central processor (10) and on the other hand to the first interface controller (16),
- A digital signal processor (22) which is designed to process the voice data and is connected to the central processor (10), and
- a second interface controller (18), which is provided for transmitting the data packets with voice data,
marked by
- A second bus (20), which connects the memory to the second interface controller (18) and can be used to exchange data packets between the memory and the second interface controller (18), and
- A DMA controller (24) that accesses the memory via the second ...
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten nach dem Oberbegriff von Anspruch 1.The invention relates to a circuit arrangement for processing data packets with voice data according to the generic term of claim 1.
Eine derartige Schaltungsanordnung wird beispielsweise im Bereich der Internet- oder IP (Internet Protokoll)-Telefonie eingesetzt. Bei der Internet-Telefonie werden Sprachdaten in Form von Datenpaketen vorzugsweise über TCP/IP-Netze zwischen mindestens zwei Kommunikationsendgeräten übertragen. Die Kommunikationsendgeräte können Personal-Computer mit Internet-Anschluss sein, die eine Software für die Internet-Telefonie ausführen. Da jedoch die bei der IP-Telefonie eingesetzten Algorithmen zur Komprimierung von Sprachdaten insbesondere nach ITU-T G.723 rechenintensiv sind und dadurch die Datenrate auf Systembussen des Personal Computers erhöhen, werden zunehmend Hardware-Lösungen für die Internet-Telefonie insbesondere in Form von Chip-Sets eingesetzt.Such a circuit arrangement for example in the area of Internet or IP (Internet Protocol) telephony used. In Internet telephony, voice data is in the form of data packets preferably over Transfer TCP / IP networks between at least two communication terminals. The communication terminals can personal computer with internet connection be a software for perform Internet telephony. There however, the compression algorithms used in IP telephony of voice data are computationally intensive, in particular according to ITU-T G.723 and thereby the data rate on system buses of the personal computer increase, are becoming increasingly hardware solutions for the Internet telephony is used in particular in the form of chip sets.
Mit derartigen Chip-Sets kann ein Internet- oder IP-Telefon aufgebaut werden. Das IP-Telefon kann direkt an ein Rechnernetz mit packetorientierter Datenübertragung, insbesondere ein LAN mit TCP/IP als Übertragungsprotokoll angeschlossen werden. Das Telefon umfasst in der Regel einen LAN-Port oder Ethernet-Switch, über den vom Rechnernetz Datenpakete mit Sprachdaten empfangen und in einem Speicher, insbesondere einem synchronen DRAM (SDRAM) zur weiteren Verarbeitung durch einen Zentralprozessor abgelegt werden. Der Zentralprozessor überträgt die Sprachdaten zu einem digitalen Signalprozessor, der sie zur akustischen Wiedergabe über einen Lautsprecher aufbereitet. Umgekehrt wandelt der Zentralprozessor von dem digitalen Sig nalprozessor empfangene Sprachdaten in Datenpakete um und legt diese im externen Speicher ab, von wo aus sie über den Ethernet-Switch als Datenpakete in ein TCP/IP-Netz eingespeist werden. Allerdings tritt bei einem Internet-Telefon mit Java-Anwendungen oder einem Internet-Browser ein im Wesentlichen konstanter hoher Datenstrom auf, beispielsweise aufgrund des Transfers von Daten zu einer Anzeigevorrichtung zur optischen Wiedergabe. Daher treten bei Hardware-Lösungen für die Internet-Telefonie auf den Systembussen der Chips sehr hohe Datenraten auf.With such chip sets one can Internet or IP phone can be set up. The IP phone can directly to a computer network with packet-oriented data transmission, in particular a LAN with TCP / IP as the transmission protocol connected become. The phone usually includes a LAN port or Ethernet switch through which Receive data packets with voice data from the computer network and in one Memory, in particular a synchronous DRAM (SDRAM) for further Processing can be stored by a central processor. The central processor transmits the voice data to a digital signal processor, which they use for acoustic reproduction Speakers processed. Conversely, the central processor converts voice data received by the digital signal processor in data packets and stores it in external memory, from where it can be accessed via the Ethernet switches can be fed as data packets into a TCP / IP network. However, an Internet phone with Java applications or an essentially constant high data stream for an Internet browser on, for example, due to the transfer of data to a display device for optical reproduction. Therefore, hardware solutions for Internet telephony occur very high data rates on the system buses of the chips.
Bei bekannten gattungsgemäßen integrierten Schaltungen ist ein Systembus vorgesehen, der zum Übertragen der gesamten Anwendungsdaten eines Internet-Telefons dient. Diesen Systembus teilen sich ein Zentralprozessor, ein digitaler Signalprozessor, ein Ethernet-Switch sowie serielle synchrone Schnittstellenkontroller. Dadurch wird die verfügbare Bandbreite für jede dieser Einrichtungen wesentlich verringert. Greifen zudem mehrere Master auf einen Bus zu, ist eine Arbiterschaltung erforderlich, die unvorhersagbare Latenzen verursacht. Um diese Probleme zu beseitigen, wird bei den vorgenannten Produkten der Firma Broadcom Corporation der Systembus mit einer hohen Frequenz von 100 MHz getaktet. Zudem ist der Zentralprozessor mit einem großen Befehls- und Daten-Cachespeicher ausgestattet. Ebenso sind der digitale Signalprozessor und der Ethernet-Switch mit ausreichend Speicher versehen. Die seriellen synchronen Schnittstellenkontroller weisen FIFO (First in – First out)-Speicher auf. Wenn allerdings die synchronen seriellen Schnittstellenkontroller, insbesondere ein SSC (Seriell Synchronous Channel)-Schnittstellenkontroller, Daten mit einer Breite von 16 Bit anstelle von Daten mit einer Breite von 32 Bit, wie sie ein typischer Systembus übertragen kann, verarbeiten, halbiert dies zudem die theoretisch erreichbare Bandbreite des Systembusses.In known generic integrated A system bus is provided for switching purposes the entire application data of an Internet telephone. this System bus share a central processor, a digital signal processor, an Ethernet switch and serial synchronous interface controller. This will reduce the available bandwidth for every of these facilities significantly reduced. Also grab several Master to a bus, an arbiter circuit is required, that causes unpredictable latencies. To solve these problems is used for the aforementioned products from Broadcom Corporation the system bus is clocked at a high frequency of 100 MHz. moreover is the central processor with a large instruction and data cache fitted. The digital signal processor and the Ethernet switch are also provided with sufficient memory. The serial synchronous interface controller assign FIFO (First in - First out) memory. However, if the synchronous serial interface controllers, in particular an SSC (serial synchronous channel) interface controller, Data with a width of 16 bits instead of data with a width of Process 32 bits as a typical system bus can transmit, this also halves the theoretically achievable bandwidth of the system bus.
Integrierte Schaltungen wie die Chip-Sets BCM1100 und BCM1101, bei denen alle Einrichtungen über einen gemeinsamen Systembus miteinander verbunden sind, verarbeiten Daten in der Regel wie folgt. Ein Ethernet-Switch empfängt Datenpakete und transferiert diese durch einen direkten Speicherzugriff über den Systembus in einen externen Speicher. Ein Zentralprozessor verarbeitet dann die in dem externen Speicher abgelegten Datenpakete, indem er aus diesen die Sprachdaten insbesondere durch Entfernen der Kontrollinformationen von TCP/IP entfernt. Die Sprachdaten werden dann wiederum durch einen direkten Speicherzugriff über den Systembus zu einem digitalen Signalprozessor transferiert, der sie zur akustischen Wiedergabe über einen Lautsprecher aufbereitet. Der Systembus ist bei diesen Lösungen demnach stark belastet. Um Latenzprobleme und eine Verringerung des Datendurchsatzes zu vermeiden, müssen die an den Systembus gekoppelten Module große Speicher aufweisen. Hierdurch werden diese Lösungen bei einer Implementierung entsprechend teuer. Integrated circuits such as the BCM1100 chip sets and BCM1101, where all devices have a common system bus data are usually connected as follows. An Ethernet switch is receiving Data packets and transfers them through direct memory access via the System bus in an external memory. A central processor processes then the data packets stored in the external memory by the voice data from these, in particular by removing the control information removed from TCP / IP. The voice data is then again through direct memory access via transfers the system bus to a digital signal processor that them for acoustic playback prepared a speaker. The system bus is accordingly with these solutions heavily burdened. To latency problems and a reduction in data throughput to avoid the modules coupled to the system bus have large memories. hereby become these solutions accordingly expensive to implement.
Gemäß dem Stand der Technik sind Schaltungsanordnungen bekannt, welche zur Entlastung des Systembusses bzw. zur Erhöhung der Transferdatenrate zwischen Schaltungskomponenten einen parallelen Bus vorsehen.According to the state of the art Circuit arrangements known which relieve the system bus or to increase the transfer data rate between circuit components a parallel Provide bus.
So offenbart beispielsweise die
Die oben angeführten bekannten Schaltungsanordnungen sind jedoch nicht zur Verwendung im Bereich der Internet-Telefonie ausgestaltet. Wie bereits oben erläutert kommuniziert in diesem Fall eine Vielzahl von angeschlossenen Komponenten über den Systembus und dieser ist einer hohen Datenrate ausgesetzt, so dass die damit verbundenen Komponenten mit großen Speichern versehen sein müssen. Dabei kann es sich insbesondere um Komponenten handeln, welche Daten mit einer geringeren Breite als die des Systembusses übertragen, so dass der maximale Datendurchsatz nicht erreicht wird.The known circuit arrangements mentioned above However, they are not for use in the area of Internet telephony designed. As already explained above communicates in this Case a variety of connected components over the System bus and this is exposed to a high data rate, so that the associated components must be provided with large memories. there In particular, components can be involved, which data with a smaller width than that of the system bus, so that the maximum data throughput is not reached.
Aufgabe der vorliegenden Erfindung ist es daher, eine Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten vorzuschlagen, die kostengünstig zu realisieren ist und insbesondere einen hohen Datendurchsatz bei geringen Latenzproblemen ermöglicht.Object of the present invention is therefore a circuit arrangement for processing data packets propose with voice data that is inexpensive to implement and especially high data throughput with low latency problems allows.
Diese Aufgabe wird durch eine Schaltungsanordnung mit den Merkmalen nach Anspruch 1 gelöst. Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.This object is achieved by a circuit arrangement solved with the features of claim 1. Preferred configurations the invention result from the dependent claims.
Ein wesentlicher Gedanke der Erfindung besteht darin, anstelle eines einzigen Systembusses, über den alle Module einer Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten kommunizieren, einen weiteren Bus zur Entlastung des Systembusses vorzusehen. Vorzugsweise führt dieser weitere Bus parallel zum ersten Bus Datenpakete, die nicht direkt zu einem Zentralprozessor transferiert werden müssen.An essential idea of the invention consists of replacing a single system bus via the all modules of a circuit arrangement for processing data packets communicate with voice data, another bus to relieve the System bus. This further bus preferably leads parallel to the first bus data packets that are not directly transferred to a central processor Need to become.
Konkret betrifft die Erfindung eine Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten mitSpecifically, the invention relates to one Circuit arrangement for processing data packets with voice data With
- – einem Zentralprozessor, der zum Verarbeiten der Datenpakete ausgebildet ist,- one Central processor, which is trained to process the data packets is
- – einem Speicher, der zum Speichern der Datenpakete dient und mit dem Zentralprozessor verbunden ist,- one Memory that is used to store the data packets and with the central processor connected is,
- – einem ersten Schnittstellenkontroller zum Ansteuern von mindestens einem Peripheriemodul,- one first interface controller for controlling at least one Peripheral module,
- – einem ersten Bus, der einerseits mit dem Zentralprozessor und andererseits mit dem ersten Schnittstellenkontroller verbunden ist,- one first bus, the one with the central processor and the other is connected to the first interface controller,
- – einem digitalen Signalprozessor, der zum Verarbeiten der Sprachdaten ausgebildet und mit dem Zentralprozessor verbunden ist, und- one digital signal processor, which is designed to process the voice data and is connected to the central processor, and
- – einem zweiten Schnittstellenkontroller, der zum Übertragen der Datenpakete mit Sprachdaten vorgesehen ist.- one second interface controller, which is used to transmit the data packets Voice data is provided.
Erfindungsgemäß ist nunmehr ein zweiter Bus vorgesehen, der den Speicher mit dem zweiten Schnittstellenkontroller verbindet und über den Datenpakete zwischen Speicher und zweiten Schnittstellenkontroller ausgetauscht werden. Mit anderen Worten können also die über den zweiten Schnittstellenkontroller übertragenen Datenpakete mit Sprachdaten direkt in den Speicher geschrieben oder von diesem gelesen werden, ohne den ersten Bus zu belasten. Dadurch entlastet der zweite Bus den ersten Bus von Datenverkehr, der direkt zwischen dem zweiten Schnittstellenkontroller und dem Speicher abgewickelt werden kann. Datenpakete werden also im Wesentlichen autonom zwischen dem zweiten Schnittstellenkontroller und dem Speicher ausgetauscht, wodurch sie ohne Interferenz mit dem ersten Bus übertragen werden und hierdurch im Wesentlichen auch keine zusätzliche Last für den Zentralprozessor verursachen. Ferner wird hierdurch ermöglicht, dass der Zentralprozessor und andere mit dem ersten Bus verbundene Master parallel zu der Datenübertragung auf dem zweiten Bus arbeiten können und ihnen dadurch die nahezu vollständige Bandbreite des ersten Busses zur Verfügung steht. Latenzprobleme auf dem ersten Bus werden minimiert oder gar vollständig eliminiert, da in typischen Anwendungen in der Regel lediglich ein Master, insbesondere der Zentralprozessor, mit dem ersten Bus verbunden ist. Alle weiteren, mit dem ersten Bus verbundenen Module sind in der Regel Slaves. Datenpakete mit Sprachdaten werden zudem nicht mehr über den ersten Bus übertragen, sondern direkt vom Zentralprozessor aus dem Speicher gelesen oder in diesen geschrieben.According to the invention, there is now a second bus provided the memory with the second interface controller connects and about the data packets between the memory and the second interface controller be replaced. In other words, you can use the second interface controller with transmitted data packets Voice data written directly into the memory or read from it without burdening the first bus. This relieves the second Bus the first bus of data traffic that is directly between the second Interface controller and the memory can be handled. Data packets thus become essentially autonomous between the second interface controller and exchanged the memory, which means that they can be used without interference transferred to the first bus and essentially no additional Load for cause the central processor. This also enables that the central processor and others connected to the first bus Master parallel to the data transmission can work on the second bus and the almost complete Bandwidth of the first bus is available. latency issues on the first bus are minimized or even completely eliminated, since in typical applications usually only one master, in particular the central processor connected to the first bus. All further, modules connected to the first bus are usually slaves. Data packets with voice data are also no longer available via the transfer the first bus, but read directly from the memory by the central processor or written in this.
Weiterhin umfasst die Schaltungsanordnung einen DMA (Direct Memory Access bzw. direkter Speicherzugriffs)-Kontroller, der Zugriffe auf den Speicher für den zweiten Bus steuert. Ein DMA-Kontroller besitzt den Vorteil, dass mehrere Module bzw. Einrichtungen auf den zweiten Bus zugreifen können. Der Zugriff auf den zweiten Bus wird durch den DMA-Kontroller überwacht und gesteuert.Furthermore, the circuit arrangement comprises one DMA (Direct Memory Access) controller, access to memory for controls the second bus. A DMA controller has the advantage that several modules or devices access the second bus can. The Access to the second bus is monitored by the DMA controller and controlled.
Um eine Kommunikation zwischen dem ersten Schnittstellenkontroller und dem DMA-Kontroller ohne Umweg über den Zentralprozessor zu ermöglichen, ist der DMA-Kontroller mit einem Bus-Multiplexer verbunden. Der Bus-Multiplexer wiederum ist mit dem ersten Schnittstellenkontroller und dem ersten Bus verbunden und ermöglicht eine Verbindung des ersten Schnittstellenkontrollers mit dem ersten Bus oder dem DMA-Kontroller. Um beispielsweise dem DMA-Kontroller einen Zugriff auf den ersten Schnittstellenkontroller zu ermöglichen, schaltet der Bus-Multiplexer derart um, dass der erste Schnittstellenkontroller mit dem DMA-Kontroller verbunden ist. Möglich wäre auch ein Zugriff vom ersten Schnittstellenkontroller auf den zweiten Bus. In diesem Fall merkt der DMA-Kontroller, wenn der erste Schnittstellenkontroller auf den zweiten Bus zugrei fen will, und steuert den Zugriff des ersten Schnittstellenkontrollers auf den zweiten Bus und damit den Speicher.In order to enable communication between the first interface controller and the DMA controller without going through the central processor, the DMA controller is connected to a bus multiplexer. The bus multiplexer, in turn, is connected to the first interface controller and the first bus and enables the first interface controller to be connected to the first bus or the DMA controller. For example, in order to enable the DMA controller to access the first interface controller, the bus multiplexer switches over in such a way that the first interface controller is connected to the DMA controller. It would also be possible to access the second bus from the first interface controller. In this case, the DMA controller notices when the first cut wants to access controller on the second bus, and controls the access of the first interface controller to the second bus and thus the memory.
Erfindungsgemäß weist der DMA-Kontroller einen Datenkonverter auf, der zum Umwandeln von Daten von einem ersten in ein zweites Datenformat und umgekehrt ausgebildet ist. Dadurch wirkt der DMA-Kontroller sozusagen als eine Art Brücke oder Schnittstelle, die bei Übertragung von Daten eine Datenformatumwandlung vornimmt. Dies erweist sich insbesondere dann als vorteilhaft, wenn die Datenbreite der übertragenen Daten auf dem zweiten Bus sich von der Datenbreite der übertragenen Daten auf dem ersten Bus oder vom Datenformat der Daten für den ersten Schnittstellenkontroller unterscheidet.According to the invention, the DMA controller has one Data converter to convert data from a first in a second data format and vice versa. Thereby the DMA controller acts as a kind of bridge or interface, the one at transmission of data performs a data format conversion. This is particularly evident then as advantageous if the data width of the transmitted data on the second Bus on the data width of the transmitted data on the first Bus or from the data format of the data for the first interface controller different.
In einer konkreten Ausführungsform wandelt der Datenkonverter 32 oder 64 Bit-Eingangsdaten in 8, 16 oder 32 Bit-Ausgangsdaten und umgekehrt um und/oder nimmt eine Big- zu Little-Endian-Umwandlung oder umgekehrt vor. Hierdurch wird der Einsatz von Standard-Modulen, wie beispielsweise eines SSCs (Serial Synchronous Channels)-Kontrollers in Verbindung mit einem Standard-Ethernet-Switch und einem synchronen DRAM, ermöglicht. Eine schaltungstechnische Änderung dieser Standard-Module zur Anpassung an verschiedene Datenformate ist dadurch nicht mehr erforderlich.In a concrete embodiment the data converter converts 32 or 64 bit input data into 8, 16 or 32 bit output data and vice versa and / or takes a big to little endian conversion or vice versa. As a result, the use of standard modules, such as an SSC (Serial Synchronous Channels) controller in conjunction with a standard Ethernet switch and a synchronous one DRAM. A change in circuitry of these standard modules to adapt to different data formats is no longer necessary.
Vorzugsweise ist der Zentralprozessor dazu ausgebildet, Datenpakete aus dem Speicher zu entnehmen, Sprachdaten aus den Datenpaketen zu extrahieren und die extrahierten Sprachdaten an den digitalen Signalprozessor zu übermitteln. Ferner ist er dazu ausgebildet, Sprachdaten vom digitalen Signalprozessor zu empfangen, diese in Datenpakete zu transformieren und die Datenpakete im Speicher abzulegen. Insbesondere entfernt der Zentralprozessor beim Extrahieren der Sprachdaten Protokollinformationen von den Datenpaketen, die für die Weiterverarbei tung durch den digitalen Signalprozessor nicht benötigt werden. Umgekehrt „verpackt" der Zentralprozessor Sprachdaten vom digitalen Signalprozessor in Datenpakete, in dem er die Sprachdaten in Pakete einteilt und jedes Paket mit Protokollinformationen für die Übertragung über ein insbesondere paketorientiertes Datennetz versieht.The central processor is preferably trained to extract data packets from the memory, voice data extract from the data packets and the extracted speech data to be transmitted to the digital signal processor. He is also one of them trained to receive voice data from the digital signal processor, transform them into data packets and the data packets in memory store. In particular, the central processor removes when extracting the voice data protocol information from the data packets that for the Further processing by the digital signal processor is not required. Conversely, the central processor "packs" Voice data from the digital signal processor in data packets in which he divides the speech data into packets and each packet with protocol information for transmission over a in particular provides packet-oriented data network.
Der Zentralprozessor kann weiterhin dazu ausgebildet sein, aus den Datenpaketen Daten zum Übertragen über den ersten Bus zu extrahieren und/oder Daten vom ersten Bus in Datenpakete zu transformieren und die Datenpakete im Speicher abzulegen. Mit anderen Worten dient der Zentralprozessor als zentrale Schaltstelle, welche Sprachdaten und andere Daten in Datenpakete transferiert und umgekehrt. Hierzu kennt der Zentralprozessor die unterschiedlichen Datenformate, kann insbesondere Sprachdaten von anderen Daten unterscheiden und diese unterschiedlich verarbeiten. Er steuert damit den Datenfluss vom und zum digitalen Signalprozessor sowie über den ersten Bus, auf dem Daten insbesondere für Peripheriemodule übertragen werden, beispielsweise zum ersten Schnittstellenkontroller.The central processor can continue be designed to transfer data from the data packets via the extract the first bus and / or data from the first bus into data packets to transform and store the data packets in memory. With in other words, the central processor serves as a central switching point, which voice data and other data are transferred into data packets and vice versa. For this, the central processor knows the different ones Data formats, in particular can distinguish voice data from other data and process them differently. It controls the data flow from and to the digital signal processor and via the first bus on which Data especially for Transfer peripheral modules become, for example, the first interface controller.
In einer bevorzugten Ausführungsform ist der zweite Schnittstellenkontroller ein Ethernet-Switch. In diesem Fall werden Datenpakete von einem Ethernet, das mit dem Ethernet-Switch verbunden ist, empfangen oder über dieses gesendet. Eine derartige Schaltungsanordnung wird vorzugsweise in einem Internet-Telefon eingesetzt, das mit einem Ethernet verbunden werden kann. Da das Ethernet sowohl im Heim- als auch im Bürobereich eine der am weitesten verbreiteten Familien von LAN (Local Area Network)-Konzepten ist, kann ein derartiges Internet-Telefon in vielen Rechnernetzen flexibel eingesetzt werden. Insbesondere ist ein Ethernet-Switch eine Standard-Komponente, die erprobt und kostengünstig erhältlich ist.In a preferred embodiment the second interface controller is an Ethernet switch. In In this case, data packets are sent from an Ethernet to the Ethernet switch connected, received or via this sent. Such a circuit arrangement is preferred used in an internet phone that is connected to an ethernet can be. Since the Ethernet is one in the home as well as in the office area of the most widespread families of LAN (Local Area Network) concepts is, such an Internet phone can be flexible in many computer networks be used. In particular, an Ethernet switch is a standard component, the tried and tested and inexpensive available is.
Der erste Schnittstellenkontroller kann ein serieller synchroner Schnittstellenkontroller sein, der insbesondere zum Ansteuern von Peripheriemodulen mit seriellen Schnittstellen dient. Ein derartiger serieller synchroner Schnittstellenkontroller ist auch unter der Abkürzung SSC-IF bekannt, was Serial Synchronous Channel Interface bedeutet. Er ermöglicht insbesondere aufgrund der Synchronität eine hohe Datenrate und kann dadurch vorteilhaft in Schaltungen und Geräten eingesetzt werden, bei denen über eine serielle Verbindung sehr viele Daten übertragen werden, beispielsweise in einem Internet-Telefon mit einer Anzeigevorrichtung, auf der Daten aus dem Internet angezeigt werden.The first interface controller can be a serial synchronous interface controller, in particular for controlling peripheral modules with serial interfaces serves. Such a serial synchronous interface controller is also under the abbreviation SSC-IF knows what Serial Synchronous Channel Interface means. It enables due to the synchronicity in particular a high data rate and can thereby advantageously used in circuits and devices those over a serial connection very much data can be transmitted, for example in an internet phone with a display device on which data from the Internet is displayed become.
Der erste Bus ist in einer bevorzugten Ausführungsform ein flexibler Peripheriebus, der auch unter der Bezeichnung Flexible Peripheral Interfacebus (FPI-Bus) bekannt ist. Dieser Bustyp eignet sich insbesondere zur Anbindung von Peripheriemodulen an einen Prozessor und kann hohe Datenraten zwischen dem Prozessor und den Peripheriemodulen bewältigen. Insbesondere ist er multi-Master-fähig, d.h. ermöglicht den Anschluss mehrerer Master.The first bus is in a preferred one embodiment a flexible peripheral bus, also called Flexible Peripheral interface bus (FPI bus) is known. This type of bus is suitable in particular for connecting peripheral modules to a processor and can handle high data rates between the processor and the peripheral modules. In particular, it is multi-master capable, i.e. enables the Connection of several masters.
Bei einem bevorzugten Einsatzgebiet der erfindungsgemäßen Schaltungsanordnung in einem Internet-Telefon können die Datenpakete TCP/IP (Transmission Control Protocol/Internet Protocol)-Pakete sein. Mit anderen Worten ist die Schaltungsanordnung dazu fähig, Datenpakete im TCP/IP-Format zu verarbeiten. Hierdurch kann ein Internet-Telefon mit einer derartigen Schaltungsanordnung einfach in ein bestehendes Rechnernetz integriert werden, in dem Daten gemäß TCP/IP ausgetauscht werden. Vorzugsweise eignet sich diese Schaltungsanordnung zum Einsatz in herkömmlichen Heim- und Büronetzen, vorzugsweise Rechnernetzen, oder auch direkt zur Anbindung an das Internet. Denkbar wäre beispielsweise der Einsatz in einem Unternehmen, bei dem sowohl die interne als auch die externe Telekommunika tion kostengünstig über das Internet bzw. ein Intranet abgewickelt werden soll. Da ohnehin TCP/IP ein für Rechnernetze bevorzugtes Protokoll ist, kann ein Internet-Telefon mit einer derartigen Schaltungsanordnung ohne großen Aufwand ähnlich wie ein Personal Computer mit einer Netzwerkkarte in das Rechnernetz eingebunden werden.In a preferred application of the circuit arrangement according to the invention in an Internet telephone, the data packets can be TCP / IP (Transmission Control Protocol / Internet Protocol) packets. In other words, the circuit arrangement is capable of processing data packets in the TCP / IP format. As a result, an Internet telephone with such a circuit arrangement can be easily integrated into an existing computer network in which data are exchanged in accordance with TCP / IP. This circuit arrangement is preferably suitable for use in conventional home and office networks, preferably computer networks, or also directly for connection to the Internet. For example, it would be conceivable to use it in a company in which both internal and external telecommunications are to be handled inexpensively via the Internet or an intranet. Since TCP / IP is a preferred protocol for computer networks anyway, an Internet telephone with such a circuit arrangement can be implemented without great effort This effort can be integrated into the computer network in a similar way to a personal computer with a network card.
Schließlich ist bevorzugt, die erfindungsgemäße Schaltungsanordnung als integrierte Schaltung auszuführen. Insbesondere soll die Schaltungsanordnung als Einzelchip oder wenigstens als ein Chipset für Internet-Telefone vorgesehen sein.Finally, the circuit arrangement according to the invention is preferred run as an integrated circuit. In particular, the circuit arrangement should be a single chip or at least as a chipset for Internet phones may be provided.
Obwohl die erfindungsgemäße Schaltungsanordnung für eine Vielzahl von Anwendungen geeignet ist, beispielsweise für eine Einsteckkarte für einen Personal-Computer, um diesen in ein leistungsfähiges Internet-Telefon zu verwandeln, wird sie bevorzugt in einem Internet-(Protokoll)-Telefon oder kurz IP-Telefon eingesetzt. Durch die erfindungsgemäße Schaltungsanordnung lässt sich ein IP-Telefon kostengünstig herstellen, da sie im Wesentlichen die herkömmlichen analogen Schaltungen, insbesondere die Sprechschaltung und die Übertragungsschaltung in herkömmlichen Telefonen ersetzt. Zudem ermöglicht die erfindungsgemäße Schaltungsanordnung durch den Zentralprozessor und den ersten Bus, über den verschiedene Peripheriemodule mit dem Zentralprozessor einfach zu verbinden sind, zusätzlich zur Sprachkommunikation Funktionen des Internet-Protokoll-Telefons, wie beispielsweise einen Internet-Zugriff, und die Darstellung von Internet-Inhalten auf einer Anzeigevorrichtung. Hierdurch kann ein IP-Telefon mit der erfindungsgemäßen Schaltungsanordnung zu einer Art Internet-Terminal ausgebaut werden.Although the circuit arrangement according to the invention for one Numerous applications are suitable, for example for a plug-in card for a personal computer, to turn this into a powerful Transforming internet phone is preferred in an internet (protocol) phone or IP telephone for short used. The circuit arrangement according to the invention allows an IP phone inexpensively because they are essentially the traditional analog circuits, especially the speech circuit and the transmission circuit in conventional ones Phones replaced. Also enables the circuit arrangement according to the invention the central processor and the first bus, via which various peripheral modules easy to connect to the central processor, in addition to voice communication Internet protocol telephone functions, such as Internet access, and the display of Internet content on a display device. This allows an IP telephone with the circuit arrangement according to the invention be expanded into a kind of internet terminal.
Demgemäß ist am ersten Schnittstellenkontroller vorzugsweise eine Anzeigevorrichtung, insbesondere eine LCD- oder TFT-Anzeige angeschlossen. Eine derartige Anzeigevorrichtung kann eine hohe Auflösung besitzen, da der erste Schnittstellenkontroller eine hohe Datenrate vom Zentralprozessor über den ersten Bus an die Anzeigevorrichtung zulässt.Accordingly, it is at the first interface controller preferably a display device, in particular an LCD or TFT display connected. Such a display device can have a high resolution, because the first interface controller has a high data rate from the central processor to the first bus to the display device.
Am ersten Bus kann aber auch mindestens ein weiteres Peripheriemodul angeschlossen sein, das insbesondere zum Ansteuern einer Eingabeeinheit wie einer Tastatur dient. Denkbar wäre auch der Anschluss einer weiteren Eingabevorrichtung wie einer Maus oder eines Trackballs, um ein Internet-Telefon mit einer derartigen Schaltungsanordnung zu einem komfortablen Terminal für das Surfen im Internet auszubilden.At least one can be on the first bus additional peripheral module can be connected, in particular for Control an input unit such as a keyboard. Conceivable would be too the connection of another input device such as a mouse or a trackball to an Internet telephone with such a circuit arrangement to a comfortable terminal for to train surfing the internet.
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den in den Zeichnungen dargestellten Ausführungsbeispielen.Further advantages, features and possible applications of the present invention result from the following description in connection with the embodiments shown in the drawings.
Die Erfindung wird im Folgenden anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher beschrieben. Dabei zeigt:The invention is explained below of the embodiments shown in the drawings. It shows:
Im Folgenden werden zum Teil gleiche, funktional gleiche und/oder gleich wirkende Elemente mit den selben Bezugszeichen bezeichnet.In the following, some of the same functionally identical and / or identical elements with the same Reference numerals.
In
Bei der in
Beispielsweise können vom LAN empfangene Datenpakete,
die an die Schaltungsanordnung von
Um den Zugriff auf den Speicherkontroller
Um dem DMA-Kontroller
Schließlich können mit dem ersten Bus
Der Datenkonverter
Wie in
Insbesondere ermöglicht der Bus-Multiplexer
Der Takt fDMA auf
dem zweiten Bus
Daten vom Eingangsregister
Die Hauptaufgaben des Datenkonverters
Wie bereits erwähnt, dient der Datenkonverter
Anforderungs-Leitungen bzw. -signale: As already mentioned, the data converter is used
Request lines or signals:
-
– „Tx_IR": Jedes Mal, wenn über den
ersten Schnittstellenkontroller
16 ein 16 Bit Datenwort übertragen wird, wird ein Übertragungs-Unterbrechungsanforderungssignal erzeugt und als Signal „Tx_IR" vom SSC2-Kernel46 an ein Modul IRN47 übertragen, das wiederum ein Signal „SSC2 Transmit Interrupt" an den Zentralprozessor10 und den Datenkonverter28 ausgibt.- "Tx_IR": Every time when using the first interface controller16 a 16 bit data word is transmitted, a transmission interrupt request signal is generated and as signal "Tx_IR" from the SSC2 kernel46 to a module IRN47 transmitted, which in turn sends an "SSC2 Transmit Interrupt" signal to the central processor10 and the data converter28 outputs. -
– „dma_ready": Dieses in
6 nicht dargestellte Aktivierungssignal fordert das nächste Datenwort zur Übertragung vom DMA-Kernel32 an den Datenkonverter28 an.- "dma_ready": This in6 Activation signal, not shown, requests the next data word for transmission from the DMA kernel32 to the data converter28 on.
Bestätigungs-Leitungen bzw. -signale:Confirmation lines or signals:
- – „DMA_Tx_IAL": Diese Bestätigungs-Leitung wird unmittelbar bei einem Anforderungssignal SSC2 Transmit-Interrupt aktiviert.- "DMA_Tx_IAL": This confirmation line will immediately with a request signal SSC2 transmit interrupt activated.
-
– „dma_ack": Dieses Signal wird
wie ein Write-Strobe Signal genutzt, um das Datenwort in das Wortlängen-Umwandlungsregister
bzw. Eingangsregister
38 des Datenkonverters28 zu schreiben.- "dma_ack": This signal is used like a write strobe signal to transfer the data word into the word length conversion register or input register38 of the data converter28 to write.
An dieser Stelle sei noch angemerkt, dass ein weiteres Unterbrechungssignal „IMx_Tx_IAL" von einem Unterbrechungsmodul eines (nicht dargestellten) Unterbrechungskontrollers zusätzlich mit dem Signal „DMA_Tx_IAL" mittels der Oder -Funktion logisch verknüpft werden kann.At this point it should be noted that another interrupt signal "IMx_Tx_IAL" from an interrupt module an interruption controller (not shown) additionally with the signal "DMA_Tx_IAL" using the OR Function logically linked can be.
In
Greifen der Zentralprozessor
Schließlich zeigt
Hierzu weist der Bus-Multiplexer
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002131130 DE10231130B4 (en) | 2002-07-10 | 2002-07-10 | Circuit arrangement for processing data packets with voice data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002131130 DE10231130B4 (en) | 2002-07-10 | 2002-07-10 | Circuit arrangement for processing data packets with voice data |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10231130A1 DE10231130A1 (en) | 2004-01-22 |
DE10231130B4 true DE10231130B4 (en) | 2004-07-22 |
Family
ID=29761847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002131130 Expired - Lifetime DE10231130B4 (en) | 2002-07-10 | 2002-07-10 | Circuit arrangement for processing data packets with voice data |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10231130B4 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523055A (en) * | 1983-11-25 | 1985-06-11 | Pitney Bowes Inc. | Voice/text storage and retrieval system |
DE69328710T2 (en) * | 1992-11-05 | 2000-10-26 | Canon Kk | Communication terminal and communication method |
-
2002
- 2002-07-10 DE DE2002131130 patent/DE10231130B4/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523055A (en) * | 1983-11-25 | 1985-06-11 | Pitney Bowes Inc. | Voice/text storage and retrieval system |
DE69328710T2 (en) * | 1992-11-05 | 2000-10-26 | Canon Kk | Communication terminal and communication method |
Also Published As
Publication number | Publication date |
---|---|
DE10231130A1 (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69836307T2 (en) | Signal processor based multiplex bus communication adapter with multiplex | |
DE69535108T2 (en) | METHOD AND APPARATUS FOR MANUFACTURING A SERIAL INTERFACE FOR ISOCHRONOUS AND ASYNCHRONO PERIPHERAL DEVICES | |
DE69932400T2 (en) | Control device for a port manager for the connection of different functional modules | |
DE60132872T2 (en) | Arrangement and method for an interface unit to transfer data between a main processor and a digital signal processor in asynchronous transfer mode | |
EP1940654B1 (en) | Method for connecting a FlexRay user comprising a microcontroller to a FlexRay communication connection via a FlexRay communication control device, and FlexRay-communication system for producing said method | |
DE10392638T5 (en) | Crosspoint switch with serialization and deserialization functions | |
DE69725174T2 (en) | METHOD AND DEVICE FOR SUPPORTING MULTIPLE PROTOCOLS IN A NETWORK | |
DE60123134T2 (en) | METHOD AND DEVICE FOR A RECONFIGURABLE PROCESSOR | |
DD266436B3 (en) | SYSTEMBUSER EXPANSION FOR COUPLING MULTIMASTER-AFFORDABLE MULTI-SYSTEMS | |
EP2641183A1 (en) | Method and circuit arrangement for transmitting data between processor modules | |
DE102007029833B4 (en) | A microcontroller with data modification module and system comprising a data modification module | |
DE102004046612B4 (en) | Communication unit and application processor and control method for this | |
DE112013003766T5 (en) | Fast equalization upon exiting a low energy split width high speed connection state | |
WO2007039620A1 (en) | User interface between a flexray communication component and a flexray user, and process for transmitting messages over said interface | |
DE102008051657B4 (en) | Memory module and memory system with a memory module and a memory control module | |
DE10314175A1 (en) | Bus system and information processing system that includes a bus system | |
DE19631050A1 (en) | Interface converter for universal serial bus | |
DE60126074T2 (en) | ADVANCED CARDBUS / PC CARD CONTROL DEVICE WITH SPLIT-BRIDGE TECHNOLOGY | |
DE102011004358B3 (en) | Method for transmitting data over a synchronous serial data bus | |
DE10231130B4 (en) | Circuit arrangement for processing data packets with voice data | |
DE112008001143T5 (en) | Serialization of data in a multi-chip bus implementation | |
DE60211874T2 (en) | Arrangement of two devices connected by a crossover switch | |
EP0895168B1 (en) | Communication system with a serial interface | |
EP1528480B1 (en) | Bus system having few control lines | |
DE60306841T2 (en) | A synchronous communication protocol for asynchronous devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative | ||
R071 | Expiry of right |