DE10240921B4 - Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen - Google Patents

Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen Download PDF

Info

Publication number
DE10240921B4
DE10240921B4 DE10240921A DE10240921A DE10240921B4 DE 10240921 B4 DE10240921 B4 DE 10240921B4 DE 10240921 A DE10240921 A DE 10240921A DE 10240921 A DE10240921 A DE 10240921A DE 10240921 B4 DE10240921 B4 DE 10240921B4
Authority
DE
Germany
Prior art keywords
wafer
structures
gel electrolyte
electrolyte
support element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10240921A
Other languages
English (en)
Other versions
DE10240921A1 (de
Inventor
Ingo Uhlendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10240921A priority Critical patent/DE10240921B4/de
Priority to US10/652,520 priority patent/US7211504B2/en
Priority to KR1020030060825A priority patent/KR100581784B1/ko
Publication of DE10240921A1 publication Critical patent/DE10240921A1/de
Application granted granted Critical
Publication of DE10240921B4 publication Critical patent/DE10240921B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

Verfahren zum selektiven Metallisieren von 3-D Strukturen in Form von Kontaktbumps, die jeweils über eine dreidimensionale, flexible Redistribution Layer mit einem Bond Pad auf dem Wafer elektrisch verbunden sind, zur späteren elektrischen Verbindung mit einem Trägerelement, z.B. einer gedruckten Leiterplatte, bei dem Metallisierungen elektrolytisch aufgebracht werden, dadurch gekennzeichnet, dass die Metallisierung der bereits präparierten 3-D Strukturen (1) auf dem Wafer (2) durch teilweises Eintauchen derselben in einen Gelelektrolyt (12) mit fixierter Oberfläche elektrochemisch strom- oder potentialkontrolliert vorgenommen wird, wobei die Feststellung des ersten elektrischen Kontaktes mit dem Gelelektrolyten (12) durch wenigstens eine der 3-D-Strukturen (1) erfolgt.

Description

  • Die Erfindung betrifft ein Verfahren zum selektiven Metallisieren von 3-D Strukturen, insbesondere zum selektiven Vergolden von 3-D Kontaktstrukturen auf Wafern, wie Kontaktbumps, die über eine dreidimensionale, mechanisch flexible Struktur in Form einer Redistribution Layer mit einem Bond Pad auf dem Wafer elektrisch verbunden sind, zur späteren elektrischen Verbindung mit einem Trägerelement, z.B. einer gedruckten Leiterplatte, bei dem Metallisierungen elektrolytisch aufgebracht werden.
  • Die zunehmende Integration von Halbleiterbauelementen und die stetig steigende Anzahl notwendiger elektrischer Verbindungen zwischen Halbleiterchips und Trägerelementen und insbesondere die erforderliche Miniaturisierung der herzustellenden elektronischen Baugruppen hat zum Einsatz der direkten Kontaktierung der Halbleiterchips auf den Trägerelementen (Flip-Chip Bonden) geführt. Das hat zu einer erheblichen Vereinfachung der Montagetechnologie geführt, da metallische Zwischenträger und das Herstellen von Drahtbrücken zur elektrischen Kontaktierung entfallen können.
  • Um allerdings eine direkte Kontaktierung von Halbleiterchips auf Trägerelementen, wie einem PCB (Printed Circuit Board), zu ermöglichen, ist es erforderlich, auf dem Halbleiterchip 3-D Strukturen, sogenannte Solderbumps (Löthügel) herzustellen, die auf ihrem jeweils höchsten Punkt eine vergoldete Kontaktfläche aufweisen, welche über eine Metallleitbahn mit einem Bondpad des Halbleiterchips verbunden sind.
  • Diese Solderbumps können dreidimensionale, mechanisch flexible Strukturen sein, wodurch ein gewisser Ausgleich von mechanischen Belastungen der fertigen Baugruppe, z.B. verursacht durch unterschiedliche thermische Ausdehnungskoeffizienten der einzelnen Komponenten, oder bei deren Handhabung, erreicht wird.
  • Die Metallleitbahnen bestehen beispielsweise aus einer Cu-Leitbahn und einer darüber befindlichen Ni-Schicht, die zum Schutz der Cu-Schicht vor Korrossion dient. Unter den Metallleitbahnen (Redistribution Layer) und den Solderbumps befindet sich ein Dielektrikum, so dass sichergestellt ist, dass eine elektrische Verbindung nur zwischen der vergoldeten Kontaktfläche auf dem Solderbump und dem zugehörigen Bondpad besteht. Um eine Lötbarkeit zu erreichen, muss die Nickelschicht an den entsprechenden Stellen, das sind die Spitzen der 3-D Strukturen, mit Gold beschichtet werden.
  • Es muss dabei unbedingt gewährleistet werden, dass die Goldbeschichtung nur auf den Spitzen der 3-D Strukturen erfolgt bzw. dass die Redistribution Layer, die von den 3-D Strukturen herunterführt, absolut frei von Gold ist, um einen Solder Stop beim Löten des Halbleiterchips auf einem Trägerelement sicher zu stellen. Andernfalls würde das Soldermaterial unkontrolliert über die Redistribution Layer fließen und mechanische sowie elektrische Eigenschaften negativ beeinflussen. Insbesondere würde die Zuverlässigkeit der fertigen elektronischen Baugruppe beeinträchtigt werden.
  • Bei einem derzeit praktisch angewendeten Verfahren wird die notwendige Strukturierung der Goldschicht durch einen allgemein bekannten lithographischen Prozess realisiert. Das erfolgt dadurch, dass unmittelbar nach der Cu/Ni-Abscheidung der Redistribution Layer das Gold auf der gesamten Redistribution Layer abgeschieden wird. Nachfolgend wird die Goldschicht durch eine Lithographie so abgedeckt, dass eine selektive Ätzung erfolgen kann und zum Schluss nur noch eine Goldschicht unmittelbar auf der Spitze der 3-D Struktur üb rig bleibt.
  • Die Herstellung der Goldschicht und deren Strukturierung erfolgt nach dem Stand der Technik vereinfacht dargestellt mit folgenden Prozessschritten:
    • – Plating Cu/Ni durch galvanische Schichtherstellung
    • – Plating Au auf der gesamten Redistruibution Layer durch galvanische Schichtherstellung
    • – Elektrophoretische Beschichtung der Struktur mit Photolack
    • – Belichtung der SolderStop Maske
    • – Entwicklung der SolderStop Maske
    • – Goldstrip, also Entfernung der freigelegten Goldschicht mit einer cyanidischen Lösung
  • Fortsetzung mit gemeinsamen Prozessfluss.
  • Dieser Prozessablauf erfordert erhebliche Aufwendungen und beinhaltet wegen der Vielzahl der Prozessschritte auch Fehlerquellen.
  • Aus der WO 01/75969 A1 geht ein elektronisches Bauelement mit flexiblen Kontaktierungsstellen und ein Verfahren zu deren Herstellung hervor. Insbesondere wird ein Verfahren zum Herstellen von elastischen Bumps beschrieben, deren Kontaktfleck auf der Spitze der Bumps über eine Reroute-Layer mit einem Kontakt des elektronischen Bauelementes verbunden ist.
  • Ferner geht aus der US 5 508 228 A ein Verfahren zum elektrolytischen Aufbringen von Metallisierungen auf 3-D-Strukturen unter Verwendung einer photolithographisch hergestellten Maske hervor.
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zum selektiven Metallisieren von 3-D Strukturen, ins besondere zum selektiven Vergolden von 3-D Kontaktstrukturen auf Halbleiterchips geschaffen werden, mit dem eine deutliche Vereinfachung des Prozessablaufes erreicht werden kann. Ferner soll eine einfach zu realisierende Anordnung zur Durchführung des Verfahrens geschaffen werden.
  • Die der Erfindung zugrundliegende Aufgabe wird dadurch gelöst, dass die Metallisierung der bereits präparierten 3-D Kontaktstrukturen auf dem Wafer durch teilweises Eintauchen derselben in einen Gelelektrolyt mit fixierter Oberfläche elektrochemisch strom- oder potentialkontrolliert vorgenommen wird, wobei die Feststellung des ersten elektrischen Kontaktes mit dem Gelelektrolyten durch wenigstens eine der 3-D-Strukturen erfolgt.
  • Durch dieses Verfahren wird der Prozessablauf für das sogenannte elastische Package im Wafer Level Packaging wesentlich vereinfacht, indem eine lithographische Ebene eingespart und die sonst erforderliche Ätzung von überschüssigem Gold vermieden wird. Ein weiterer Vorteil dieses Verfahrens ist, dass dieses ganz allgemein zur Metallisierung von 3-D Strukturen auf Wafern eingesetzt werden kann. Das neue Verfahren umfasst damit nur noch die Schritte des Herstellens der Cu/Ni Redistribution Layer und das anschließende lokale Metallisieren der Spitzen der 3-D Strukturen, z.B. durch Vergolden.
  • Zweckmäßigerweise erfolgt das Eintauchen der 3-D Struktur nur so tief, bis die jeweilige zu metallisierende Oberfläche vollständig benetzt ist.
  • In einer Variante der Erfindung wird die Metallisierung der bereits präparierten 3-D-Strukturen auf dem Wafer durch teilweises Eintauchen in einen Gelelektrolyt vorgenommen, der mit einer für die entsprechenden Ionen permeablen Membran abgedeckt ist, wobei die Feststellung der ersten elektrischen Kontaktes mit dem Gelelktrolyten durch wenigstens eine der 3-D-Strukturen erfolgt.
  • In Fortführung der Erfindungen erfolgt nach dem ersten elelktrischen Kontakt mit dem Gelelektrolyten eine weitere Zustellbewegung.
  • Der Gelelektrolyt kann problemlos auf der Basis anorganischer Materialien, z.B. Kieselgel hergestellt werden.
  • Selbstverständlich kann der Gelelektrolyt auch auf der Basis organischer Materialien hergestellt werden. Dies kann beispielsweise auf der Basis von Polyacrylsäure, Polyvinylphosphorsäure, Polyethylenamin, Polyvinylamin, PEO (Polyeletrolyt), Polyvinyllidenfluoridhexafluorpropylen, Polyimidacrylsäure oder Carboxymethylcellulose bzw. Mischungen dieser Materialien erfolgen.
  • Die der Erfindung zugrundeliegende Aufgabe wird ferner bei einer Anordnung mit einem Behälter zur Aufnahme eines Elektrolyten sowie einer am Behälter befindlichen Anode dadurch gelöst, dass über dem Behälter eine höhenverstellbare Halterung zur Aufnahme und Kontaktierung eines Wafers angeordnet ist, wobei das Wafer kopfüber in der Halterung gehaltert und gleichzeitig eine Katode bildend elektrisch kontaktiert ist.
  • Eine solche Vorrichtung ist einfach zu realisieren und erlaubt ein unkompliziertes und schnelles Einhängen des Wafers in die Halterung.
  • In einer Fortführung der Erfindung fixiert die Halterung den Wafer derart, dass er horizontal mit seiner aktiven Seite nach unten gehaltert werden kann. In dieser Position kann der Wafer auf den Elektrolyten zu bewegt werden. Die Fixierung (z.B. Klemmung) kann dabei gleichzeitig als elektrische Kontaktierung dienen. Zusätzlich ist eine Isolierung dieser Kontakte gegen Berührung mit dem Elektrolyten vorzusehen.
  • Vorzugsweise sind die Auflageelemente als Rinne, oder rinnenähnlich, mit einer Auflagekante ausgebildet, wodurch das Wafer einfach seitlich in die Halterung einschiebbar ist.
  • Weiterhin weist das Auflageelement im Randbereiche des Wafers einen geschützten Bereich innerhalb der Rinne auf, der mit dem Elektrolyten nicht in Kontakt kommen kann, wobei die elektrische Kontaktierung des Wafers im geschützten Bereich erfolgt.
  • Eine weitere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass die Eintauchbewegung der höhenverstellbaren Halterung mit eingehängtem Wafer in den im Behälter befindlichen Elektrolyt durch eine Wegemessung überwacht wird, um sicherzustellen, dass nur die Spitzen der zu metallisierenden 3-D Strukturen in den Elektrolyt eintauchen.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungsfiguren zeigen:
  • 1: Eine schematische Darstellung einer 3-D Struktur, bei der vom Bond Pad auf einem Wafer eine dreidimensionale, flexible Struktur zu dem Punkt geführt ist, von dem aus eine Lötverbindung zum PCB erfolgt; und
  • 2: eine Schematische Darstellung einer Anordnung zum Metallisieren von 3-D Strukturen nach 1.
  • Aus 1 ist eine Prinzipdarstellung einer 3-D Struktur 1 auf einem Wafer 2 ersichtlich, die über eine Redistribution Layer 3 mit einem Bond Pad 4 elektrisch verbunden ist. Diese Redistribution Layer 3 besteht aus einer Cu-Schicht 5 und einer darüber liegenden Ni-Schicht 6 zum Schutz der Cu-Schicht 5 und führt über ein Dielektrikum 7 bis auf den höchsten Punkt der 3-D Struktur 1. Auf der Spitze der 3-D Struktur 1 ist die Redistribution Layer 3 mit einer Au-Schicht 8 versehen, so dass mittels eines Solder Materiales 9 eine elektrische und mechanische Verbindung zu einer gedruckten Leiterplatte PCB 10 hergestellt werden kann. Um eine ausreichende Haftfestigkeit und die elektrochemische Abscheidung der Redistribution Layer 3 auf dem Wafer und dem Dieelektrikum 7 zu gewährleisten, wird vor dem Abscheiden der Redistribution Layer 3 eine Seed Layer 11 abgeschieden (2).
  • Die Beschichtung der Spitze der 3-D Struktur 1 mit einer Au-Schicht 8 erfolgt mit dem erheblich vereinfachten erfindungsgemäßen Verfahren.
  • Nach diesem Verfahren erfolgt das Metallisieren (Vergolden) der bereits präparierten 3-D Strukturen 1 auf dem Wafer 2 durch teilweises Eintauchen desselben in einen Gelelektrolyt 12 in einem Behälter 13 und nachfolgenden elektrochemischen strom- oder potentialkontrolliertem Schichtaufbau. Dabei wird die 3-D Struktur 1 nur so tief eingetaucht, bis die jeweilige zu metallisierende Oberfläche vollständig benetzt ist. Anstelle der Herstellung einer Au-Schicht können mit dem gleichen Verfahren selbstverständlich auch andere Metallschichten hergestellt werden.
  • Als Elektrolyt 12 wird ein Gelelektrolyt mit fixierter Oberfläche verwendet.
  • Der Gelelektrolyt kann problemlos auf der Basis anorganischer Materialien, z.B. Kieselgel, oder auch auf der Basis organischer Materialien hergestellt werden. Dies kann beispielsweise auf der Basis von Polyacrylsäure, Polyvinylphosphorsäure, Polyethylenamin, Polyvinylamin, PEO (Pohyeletrolyt), Polyvinyllidenfluoridhexafluorpropylen, Polyimidacrylsäure oder Carboxymethylcellulose bzw. Mischungen dieser Materialien erfolgen.
  • Die erfindungsgemäße Verwendung des Gelelektrolyten erhält die horizontale Ausrichtung der Oberfläche, verhindert aber eine unkontrollierte Benetzung bzw. Wellenbildungen durch Erschütterungen durch den Eintauchvorgang sowie durch Kapillarkräfte.
  • Die Anordnung mit der das neue Verfahren ausgeführt werden kann, umfasst den Behälter 13 zur Aufnahme des Elektrolyten 13 sowie eine am Behälter 13 befindliche Anode 14 und eine über dem Behälter 13 angeordnete höhenverstellbare Halterung 15. Die Halterung 15 dient zur Aufnahme und Kontaktierung des Wafers 2, wobei dieses kopfüber in der Halterung 15 gehaltert und gleichzeitig eine Katode bildend elektrisch kontaktiert ist. Die Anode 14 und die Katode sind über eine Stromquelle 16 elektrisch miteinander verbunden, wobei durch die Stromquelle 16 der zwischen Anode 14 und Katode durch den Elektrolyten 12 fließende Strom einstellbar ist.
  • Die Halterung 15 besteht aus zwei im Abstand zueinander angeordneten Aufnahmeeinrichtungen 17, 18, die jeweils wenigstens ein Auflageelement 19, 20 zur Aufnahme des Wafers 2 aufweisen, wobei die Auflageelemente 19, 20 im Querschnitt gesehen, eine einwärts gerichtete Hakenform aufweisen. Die Auflageelemente 19, 20 sind als Rinne 21, 22 mit jeweils einer Auflagekante 23, 24 ausgebildet. Dadurch weist das Auflageelement 19, 20 im Randbereich des Wafers 2 jeweils einen geschützten Bereich innerhalb der Rinne 20, 21 auf, so dass die elektrische Kontaktierung des Wafers 2 im geschützten Bereich erfolgen kann.
  • Selbstverständlich können die Aufnahmeeinrichtungen 17, 18 auch aus einzelnen hakenförmigen Elementen aufgebaut werden, wichtig ist nur, dass das Wafer 2 sicher in einer definierten Position kopfüber gehaltert werden kann.
  • Zum Vergolden der Spitzen der 3-D Strukturen 1 erfolgt eine definierte Eintauchbewegung der höhenverstellbaren Halterung 15 mit eingehängtem Wafer 2 in den im Behälter 13 befindlichen Elektrolyt 12. Zusätzlich oder alternativ kann die Eintauchbewegung der höhenverstellbaren Halterung 15 mit eingehängtem Wafer 2 in den im Behälter 13 befindlichen Elektrolyt 12 auch durch Feststellung des ersten elektrischen Kontaktes einer der 3-D Strukturen 1 mit dem Elektrolyten 12 begrenzt werden. Danach ist es möglich, eine weitere geringfügige Zustellbewegung vorzunehmen.
  • Prinzipiell ist auch möglich, zur Kontrolle der exakten horizontalen Ausrichtung des Wafers 2 beispielsweise drei zusätzliche 3-D Strukturen 1 vorzusehen, die separat kontaktierbar sind. Dadurch wäre es möglich, einen fehlerhaften Eintauchvorgang dadurch zu erkennen, dass weniger als drei 3-D Strukturen eintauchen, was durch entsprechende Strom oder Spannungsüberwachung erfolgen kann.
  • Das vorstehend beschriebene Verfahren sowie die Vorrichtung können problemlos zum Herstellen beliebiger Metallschichten auf 3-D Strukturen eingesetzt werden.
    • 1
    3-D Struktur
    2
    Wafer
    3
    Redistribution Layer
    4
    Bond Pad
    5
    Cu-Schicht
    6
    Ni-Schicht
    7
    Dielektrikum
    8
    Au-Schicht
    9
    Soldermaterial
    10
    PCB
    11
    Seed Layer
    12
    Elektrolyt
    13
    Behälter
    14
    Anode
    15
    Halterung
    16
    Stromquelle
    17
    Aufnahmeeinrichtung
    18
    Aufnahmeeinrichtung
    19
    Auflageelement
    20
    Auflageelement
    21
    Rinne
    22
    Rinne
    23
    Auflagekante
    24
    Auflagekante

Claims (14)

  1. Verfahren zum selektiven Metallisieren von 3-D Strukturen in Form von Kontaktbumps, die jeweils über eine dreidimensionale, flexible Redistribution Layer mit einem Bond Pad auf dem Wafer elektrisch verbunden sind, zur späteren elektrischen Verbindung mit einem Trägerelement, z.B. einer gedruckten Leiterplatte, bei dem Metallisierungen elektrolytisch aufgebracht werden, dadurch gekennzeichnet, dass die Metallisierung der bereits präparierten 3-D Strukturen (1) auf dem Wafer (2) durch teilweises Eintauchen derselben in einen Gelelektrolyt (12) mit fixierter Oberfläche elektrochemisch strom- oder potentialkontrolliert vorgenommen wird, wobei die Feststellung des ersten elektrischen Kontaktes mit dem Gelelektrolyten (12) durch wenigstens eine der 3-D-Strukturen (1) erfolgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Eintauchen in den Gelelektrolyt (12) so tief erfolgt, bis die jeweilige zu metallisierende Oberfläche der 3-D Struktur (1) vollständig benetzt ist.
  3. Verfahren zum selektiven Metallisieren von 3-D Strukturen in Form von Kontaktbumps, die jeweils über eine dreidimensionale, flexible Redistribution Layer mit einem Bond Pad auf dem Wafer elektrisch verbunden sind, zur späteren elektrischen Verbindung mit einem Trägerelement, z.B, einer ge druckten Leiterplatte, bei dem Metallisierungen elektrolytisch aufgebracht werden, dadurch gekennzeichnet, dass die Metallisierung der bereits präparierten 3-D Strukturen (1) auf dem Wafer (2) durch teilweises Eintauchen derselben in einen Gelelektrolyt (12) vorgenommen wird, der mit einer für die entsprechenden Ionen permeablen Membran abgedeckt ist, wobei die Feststellung des ersten elektrischen Kontaktes mit dem Gelelektrolyten (12) durch wenigstens eine der 3-D-Strukturen (1) erfolgt.
  4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem ersten elektrischen Kontakt mit, dem Gelelektrolyten (12) eine weitere Zustellbewegung erfolgt.
  5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass der Gelelektrolyt (12) auf der Basis anorganischer Materialien hergestellt worden ist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Gelelektrolyt (12) auf der Basis von Kieselgel hergestellt worden ist.
  7. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass der Gelelektrolyt (12) auf der Basis organischer Materialien hergestellt ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Gelelektrolyt (12) auf der Basis von Polyacrylsäure, Polyvinylphosphorsäure, Polyethylenamin, Polyvinylamin, PEO (Polyelektrolyt), Polyvinyllidenfluoridhexafluorpropylen, Polyimidacrylsäure oder Carboxymethylcellulose bzw. Mischungen dieser Materialien hergestellt worden ist.
  9. Anordnung zur Durchführung des Verfahrens nach den An sprüchen 1 bis 8 mit einem Behälter zur Aufnahme eines Elektrolyten sowie einer am Behälter befindlichen Anode, dadurch gekennzeichnet, dass über dem Behälter (13) mit einem Gelelektrolyten (12) eine höhenverstellbare Halterung (15) zur Aufnahme und Kontaktierung des Wafers (2) angeordnet ist, wobei das Wafer (2) mit den 3-D-Strukturen (1) kopfüber in der Halterung (15) gehaltert und gleichzeitig eine Katode bildend elektrisch kontaktiert ist, und dass die 3-D-Strukturen (1) mit dem Gelelektrolyt (12) elektrisch kontaktierbar sind.
  10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Halterung (15) aus zwei im Abstand zueinander angeordneten Aufnahmeeinrichtungen (17, 18) besteht, die jeweils wenigstens ein Auflageelement (19, 20) zur Aufnahme des Wafers (2) aufweist, so dass das Wafer (2) mit seiner aktiven Seite nach unten auf das Auflageelement (19, 20) auflegbar ist.
  11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass das Auflageelement (19, 20) eine Rinne (21, 22) mit einer Auflagekante (23, 24) aufweist.
  12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass das Auflageelement (19, 20) im Randbereich des Wafers (2) einen geschützten Bereich innerhalb der Rinne (23, 24) besitzt.
  13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, dass die elektrische Kontaktierung des Wafers (2) im geschützten Bereich erfolgt.
  14. Anordnung nach einem der Ansprüche 9 bis 13, dadadurch gekennzeichnet, dass die Eintauchbewegung der höhenverstellbaren Halterung (15) mit eingehäng tem Wafer (2) in den im Behälter (13) befindlichen Elektrolyt (12) durch eine Wegemessung überwacht wird.
DE10240921A 2002-09-02 2002-09-02 Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen Expired - Fee Related DE10240921B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10240921A DE10240921B4 (de) 2002-09-02 2002-09-02 Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen
US10/652,520 US7211504B2 (en) 2002-09-02 2003-08-29 Process and arrangement for the selective metallization of 3D structures
KR1020030060825A KR100581784B1 (ko) 2002-09-02 2003-09-01 3 차원 구조물의 선택적인 금속화 프로세스 및 이를 위한장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10240921A DE10240921B4 (de) 2002-09-02 2002-09-02 Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen

Publications (2)

Publication Number Publication Date
DE10240921A1 DE10240921A1 (de) 2004-03-18
DE10240921B4 true DE10240921B4 (de) 2007-12-13

Family

ID=31724350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10240921A Expired - Fee Related DE10240921B4 (de) 2002-09-02 2002-09-02 Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen

Country Status (3)

Country Link
US (1) US7211504B2 (de)
KR (1) KR100581784B1 (de)
DE (1) DE10240921B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9156194B2 (en) 2013-03-14 2015-10-13 Palo Alto Research Center Incorporated Digital 3D fabrication using multi-layered mold
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
DE3841621C2 (de) * 1988-12-10 1992-06-04 Draegerwerk Ag, 2400 Luebeck, De
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
DE69500388T2 (de) * 1994-04-01 1997-10-23 At & T Corp Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
US20010013651A1 (en) * 1999-12-24 2001-08-16 Fumiki Nakazawa Semiconductor device and manufacturing method therefor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US13651A (en) * 1855-10-09 Machine for making wire dish-covers
US136651A (en) * 1873-03-11 Improvement in attachments for sewing-machines
DE3013991A1 (de) * 1980-04-11 1981-10-15 Bayer Ag, 5090 Leverkusen Grossflaechige photovoltaische zelle
DE3875149T2 (de) * 1987-03-27 1993-02-11 Isao Karube Miniaturisierter biofuehler mit miniaturisierter sauerstoffelektrode sowie sein herstellungsverfahren.
JPS63305532A (ja) 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
GB8914881D0 (en) * 1989-06-29 1989-08-23 Bowater Packaging Ltd Web materials coated with thin oxide films
US5314765A (en) * 1993-10-14 1994-05-24 Martin Marietta Energy Systems, Inc. Protective lithium ion conducting ceramic coating for lithium metal anodes and associate method
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
JP3292441B2 (ja) * 1996-03-21 2002-06-17 松下電器産業株式会社 有機ジスルフィド化合物を含有する電極およびその製造方法
CN1093985C (zh) * 1996-05-17 2002-11-06 佳能株式会社 光电元件的制造方法
JP3167016B2 (ja) 1997-06-13 2001-05-14 日本電信電話株式会社 接地抵抗測定装置およびその測定方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
EP1095419B1 (de) * 1998-06-09 2007-07-18 Farnow Technologies Pty. Ltd. Redoxgelbatterie
US6709565B2 (en) * 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
JP4256994B2 (ja) 1999-10-05 2009-04-22 日本エレクトロプレイテイング・エンジニヤース株式会社 回路基板の実装方法及び金めっき液並びに金めっき方法
FR2799475B1 (fr) * 1999-10-11 2002-02-01 Centre Nat Rech Scient Procede de metallisation d'un substrat isolant par voie electrochimique
JP3979847B2 (ja) 2000-03-17 2007-09-19 株式会社荏原製作所 めっき装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
DE3841621C2 (de) * 1988-12-10 1992-06-04 Draegerwerk Ag, 2400 Luebeck, De
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
DE69500388T2 (de) * 1994-04-01 1997-10-23 At & T Corp Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
US20010013651A1 (en) * 1999-12-24 2001-08-16 Fumiki Nakazawa Semiconductor device and manufacturing method therefor

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 11026501 A, Pat. Abstr. of Jp. *
JP 2001110832 A, Pat. Abstr. of Jp. *
JP 63305532 A, Pat. Abstr. of Jp. *

Also Published As

Publication number Publication date
KR100581784B1 (ko) 2006-05-23
US7211504B2 (en) 2007-05-01
US20040087127A1 (en) 2004-05-06
DE10240921A1 (de) 2004-03-18
KR20040030284A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69632591T2 (de) Flexible kontinuierliche kathodenschaltung für die elektrolytische beschichtung von c4, tab microbump und schaltungen im ultragrossmassstab
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE102007022959B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102011115886A1 (de) Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE112005001296T5 (de) Halbleitervorrichtung mit reduziertem Kontaktwiderstand
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102013106299B4 (de) Verfahren zum Ausbilden einer Chipanordnung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10240921B4 (de) Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen
DE102006060205B3 (de) Verfahren zur Herstellung von Durchkontaktierungen und Leiterbahnen
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102014019522B4 (de) Halbleiterstruktur und dazugehöriges Herstellungsverfahren
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee