DE10247528A1 - Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing - Google Patents

Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing Download PDF

Info

Publication number
DE10247528A1
DE10247528A1 DE2002147528 DE10247528A DE10247528A1 DE 10247528 A1 DE10247528 A1 DE 10247528A1 DE 2002147528 DE2002147528 DE 2002147528 DE 10247528 A DE10247528 A DE 10247528A DE 10247528 A1 DE10247528 A1 DE 10247528A1
Authority
DE
Germany
Prior art keywords
electronic components
semiconductor circuit
integrated semiconductor
circuit according
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002147528
Other languages
German (de)
Inventor
Reinhard Dr. Gabl
Reinhard Losehand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002147528 priority Critical patent/DE10247528A1/en
Publication of DE10247528A1 publication Critical patent/DE10247528A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Abstract

An integrated semiconductor circuit has a number of electronic components in a semiconductor substrate (3) and at least two components (1,2) in the substrate (3) are electrically isolated and each has at least one contact pad (4;5) on the substrate surface (7) for carrying out functional testing. An independent claim is included for a method of manufacturing an integrated semiconductor circuit.

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung bestehend aus einer Vielzahl von elektronischen Bauelementen in einem Halbleitersubstrat und ein Verfahren zum Herstellen derselben.The present invention relates to an integrated semiconductor circuit consisting of a multitude of electronic components in a semiconductor substrate and a method of making the same.

In integrierten Schaltungen werden die einzelnen elektronischen Bauelemente in der Regel durch sogenannte Metallisierungsebenen miteinander verbunden. Dies hat den Nachteil, dass die elektronischen Bauelemente nicht getrennt vermessen werden können. Als Folge davon kann die zu gewährleistende Lieferqualität leiden.In integrated circuits the individual electronic components usually by so-called Metallization levels interconnected. This has the disadvantage that the electronic components are not measured separately can. As a result, the one to be guaranteed delivery quality Suffer.

Aufgabe der vorliegenden Erfindung ist es daher, eine integrierte Halbleiterschaltung und ein Verfahren zum Herstellen derselben bereitzustellen, die eine Funktionsprüfung der einzelnen integrierten elektronischen Bauelemente zulässt.Object of the present invention is therefore a semiconductor integrated circuit and a method to manufacture the same, which provide a functional test of the individual integrated electronic components.

Diese Aufgabe wird erfindungsgemäß durch eine integrierte Halbleiterschaltung bestehend aus einer Vielzahl von elektronischen Bauelementen in einem Halbleitersubstrat gelöst, bei der zumindest zwei elektronische Bauelemente in dem Halbleitersubstrat galvanisch getrennt sind und diese zumindest zwei elektronischen Bauelemente auf der Halbleitersubstratoberfläche jeweils mindestens eine Anschlussfläche zur Ausführung einer Funktionsprüfung haben.This object is achieved by a integrated semiconductor circuit consisting of a variety of solved electronic components in a semiconductor substrate, at of the at least two electronic components in the semiconductor substrate are electrically isolated and these are at least two electronic Components on the semiconductor substrate surface each have at least one terminal area for execution a functional test to have.

Die Erfindung ermöglicht die getrennte Messung verschiedener integrierter Bauelemente auf Scheibenebene. Damit können auch elektronische Bauelemente integriert werden, deren Qualitätsanforderungen diese getrennte Messung erfordern. Insbesondere für Kleinintegration mit wenigen Bauelementen kann somit die gewünschte Zuverlässigkeit gewährleistet werden.The invention enables separate measurement various integrated components at the pane level. In order to can also electronic components are integrated, their quality requirements require this separate measurement. Especially for small integration With just a few components, the desired reliability can be guaranteed become.

Eine vorteilhafte Weiterbildung der erfindungsgemäßen Anordnung sieht vor, dass die Anschlussflächen von benachbarten elektronischen Bauelementen einen Abstand von weniger als 100 μm haben. Dadurch lassen sich die Anschlussflächen in einem späteren Arbeitsschritt galvanisch mit Mitteln verbinden, die einen maximalen Durchmesser von 100 μm haben. Somit erreicht man einen akzeptablen Flächenverbrauch auf der Halbleitersubstratoberfläche.An advantageous development of arrangement according to the invention provides that the pads a distance of less from neighboring electronic components than 100 μm. This allows the pads in a later Connect work step galvanically with means that have a maximum Have a diameter of 100 μm. This achieves an acceptable area consumption on the semiconductor substrate surface.

In einer besonders vorteilhaften Ausführungsform der erfindungsgemäßen Anordnung hat die integrierte Halbleiterschaltung ein Gehäuse. Das Gehäuse dient als Schutz der integrierten Halbleiterschaltung als auch als galvanische Verbindung der Anschlussflächen.In a particularly advantageous embodiment the arrangement according to the invention the semiconductor integrated circuit has a housing. The housing serves as protection of the integrated semiconductor circuit as well as galvanic Connection of the connection surfaces.

Eine Weiterbildung der erfindungsgemäßen Anordnung ist es, wenn das Gehäuse mindestens eine Kontaktinsel hat. Auf diese Art und Weise kann eine galvanische Verbindung zwischen benachbarten Anschlussflächen selektiv hergestellt werden. Somit lassen sich ausgewählte elektronische Bauelemente miteinander galvanisch verbinden.A further development of the arrangement according to the invention it is when the housing has at least one contact island. In this way, a selective electrical connection between adjacent connection surfaces getting produced. This allows selected electronic components galvanically connect with each other.

Typischerweise weist die Kontaktinsel eine Fläche auf, die zumindest der Summe von der Fläche zweier benachbarter Anschlussflächen plus der Lücke zwischen den zwei benachbarten Anschlussflächen entspricht. Dadurch kann eine galvanische Verbindung der gesamten Fläche der Anschlussflächen über die Kontaktinsel erreicht werden. Somit verringert sich der Widerstand der galvanischen Verbindung. Insbesondere bei Flip-Chip-Montage, bei denen die Anschlussflächen nahezu ganzflächig mit Kontakthügeln versehen werden, lassen sich dadurch die Kontakthügeln mit einem typischen Durchmesser von 50  μm miteinander verbinden.The contact island typically shows an area which is at least the sum of the area of two adjacent connection areas plus the gap between the two adjacent pads. This can a galvanic connection of the entire area of the connection areas via the Contact island can be reached. This reduces the resistance the galvanic connection. Especially with flip chip assembly, at which the pads almost all over with contact bumps the contact bumps can be provided a typical diameter of 50 μm with each other connect.

In einer besonders bevorzugten Ausgestaltung der erfindungsgemäßen Anordnung liegen der Kontaktinsel mindestens zwei Anschlussflächen gegenüber. Dadurch ist die galvanische Verbin dung zwischen den Anschlussflächen besonders leicht herzustellen. Vor allem wird somit eine Flip-Chip-Montage ermöglicht. Dies bringt den Vorteil, dass bei dieser Art der galvanischen Verbindung am Chip keine zusätzlichen Arbeitsschritte notwendig sind.In a particularly preferred embodiment the arrangement according to the invention there are at least two connection surfaces opposite the contact island. Thereby the galvanic connection between the connection surfaces is special easy to manufacture. Above all, it is a flip-chip assembly allows. This has the advantage that with this type of galvanic connection on Chip no additional Work steps are necessary.

In der Regel ist die Kontaktinsel mit den Anschlussflächen galvanisch verbunden. Somit wird die volle Funktionsfähigkeit der integrierten Halbleiterschaltung hergestellt.As a rule, the contact island with the pads galvanically connected. Thus the full functionality the semiconductor integrated circuit.

Eine alternative Ausführungsform der erfindungsgemäßen Anordnung sieht vor, dass benachbarte Anschlussflächen durch ein Drahtende miteinander verbunden sind. Dies ermöglicht eine leicht herzustellende galvanische Verbindung der benachbarten Anschlussflächen im Zuge der sogenannten Draht-Gehäuse-Montage. Voraussetzung hierfür ist, dass der Abstand der Anschlussflächen kleiner als der Durchmesser des Drahtendes ist. Dieser Wert liegt typischerweise bei 100 μm.An alternative embodiment the arrangement according to the invention provides that adjacent mating surfaces are interconnected by a wire end are connected. this makes possible an easy to establish galvanic connection of the neighboring ones pads in the course of the so-called wire housing assembly. The prerequisite for this is that the distance between the connection surfaces is smaller than the diameter of the wire end. That value lies typically at 100 μm.

Die erfindungsgemäße Aufgabe wird auch durch ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit folgenden Schritten gelöst:

  • – Bereitstellen von mindestens zwei galvanisch getrennten elektronischen Bauelementen mit jeweils mindestens einer Anschlussfläche auf einem Halbleitersubstrat sowie
  • – Ausführung einer Funktionsprüfung an den elektronischen Bauelementen.
The object according to the invention is also achieved by a method for producing an integrated semiconductor circuit with the following steps:
  • - Providing at least two electrically isolated electronic components, each with at least one connection area on a semiconductor substrate and
  • - Execution of a functional test on the electronic components.

Somit lassen sich die Funktionsfähigkeit und Zuverlässigkeit der einzelnen integrierten elektronischen Bauelemente überprüfen.This allows the functionality and reliability check the individual integrated electronic components.

Eine vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens sieht vor, dass nach der Funktionsprüfung ein Gehäuse mit einer Kontaktinsel bereitgestellt wird. Das Gehäuse mit der Kontaktinsel ermöglicht die galvanische Verbindung der elektronischen Bauelemente ohne zusätzliche Arbeitsschritte.An advantageous further development of the method according to the invention provides that a housing with a contact island is provided after the functional test. The housing with the contact island enables the galvanic connection of the electronic components without additional work steps.

Eine alternative Ausführungsform des erfindungsgemäßen Verfahrens ist es, wenn die elektronischen Bauelemente nach deren Funktionsprüfung galvanisch verbunden werden. Somit wird die volle Funktionsfähigkeit der integrierten Halbleiterschaltung ermöglicht.An alternative embodiment of the method according to the invention It is when the electronic components are galvanically tested after their function has been checked get connected. Thus the full functionality the integrated semiconductor circuit enables.

Typischerweise werden auf die Anschlussflächen Kontakthügel aufgebracht. Durch diese Kontakthügel wird der Herstellungsprozess erheblich vereinfacht. Insbesondere lässt sich dadurch die galvanische Verbindung der elektronischen Bauelemente über Flip-Chip-Montage erreichen.Contact bumps are typically applied to the connection surfaces. Through this contact hill the manufacturing process is considerably simplified. In particular let yourself thereby the galvanic connection of the electronic components via flip-chip assembly to reach.

Bevorzugt wird die galvanische Verbindung über die Kontaktinsel hergestellt. Dadurch lassen sich einzelne elektronische Bauelemente miteinander verbinden und es wird die volle Funktionsfähigkeit der integrierten Halbleiterschaltung ohne zusätzliche Arbeitschritte erreicht.The galvanic connection is preferred via the Contact island made. This allows individual electronic Connect components together and it will be fully functional the integrated semiconductor circuit is achieved without additional steps.

Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass die galvanische Verbindung durch das Aufbringen eines Drahtendes über mindestens zwei benachbarte Anschlussflächen hergestellt wird. Somit erhält die integrierte Schaltung ihre volle Funktionsfähigkeit.Another advantageous embodiment of the method according to the invention provides that the galvanic connection by the application of a wire end over at least two adjacent connection surfaces are produced. Consequently receives the integrated circuit is fully functional.

Die Erfindung wird nachfolgend anhand der 1 bis 5 näher dargestellt. Es zeigen:The invention is based on the 1 to 5 shown in more detail. Show it:

1 Parallelschaltung einer Diode und eines Kondensators; 1 Parallel connection of a diode and a capacitor;

2 schematische Darstellung einer bevorzugten Anordnung der Anschlussflächen auf dem Halbleitersubstrat; 2 schematic representation of a preferred arrangement of the pads on the semiconductor substrate;

3 Querschnittsdarstellung einer bevorzugten Ausführung der Anschlussflächen mit aufgebrachten Kontakthügeln; 3 Cross-sectional representation of a preferred embodiment of the connection surfaces with applied bumps;

4 Querschnittsdarstellung einer bevorzugten Verbindung von Anschlussflächen über eine Kontaktinsel; und 4 Cross-sectional representation of a preferred connection of connection areas via a contact island; and

5 Querschnittsdarstellung einer bevorzugten Verbindung von Anschlussflächen mit einem Drahtende. 5 Cross-sectional representation of a preferred connection of connection surfaces with a wire end.

1 zeigt die Parallelschaltung einer Diode 1 und eines Kondensators 2. Die Diode 1 gewährleistet in diesem Fall einen ESD-Schutz für den Kondensator 2. Da die Durchbruchsspannung der Diode 1 unterhalb der des Kondensators 2 liegt, kann bei herkömmlicher Integration dieser Bauelemente der für Zuverlässigkeitsaussagen relevante Sperrstrom des Kondensators in Nähe der Durchbruchsspannung nicht gemessen werden. 1 shows the parallel connection of a diode 1 and a capacitor 2 , The diode 1 guarantees ESD protection for the capacitor in this case 2 , Because the breakdown voltage of the diode 1 below that of the capacitor 2 With conventional integration of these components, the blocking current of the capacitor relevant for reliability statements cannot be measured in the vicinity of the breakdown voltage.

In 2 ist eine bevorzugte Anordnung der Anschlussflächen 4 und 5 auf dem Halbleitersubstrat 3 dargestellt. Die Anschlussfläche 4 ist mit einer Diode 1 verbunden und die Anschlussfläche 5 ist mit einem Kondensator 2 verbunden. Beide Anschlussflächen sind nur durch eine maximale 100 μm schmale Lücke 12 voneinander getrennt.In 2 is a preferred arrangement of the pads 4 and 5 on the semiconductor substrate 3 shown. The pad 4 is with a diode 1 connected and the pad 5 is with a capacitor 2 connected. Both connection surfaces are only through a maximum 100 μm narrow gap 12 separated from each other.

Wie in 3 gezeigt werden auf die Anschlussflächen 4 und 5 nach der Funktionsprüfung der elektronischen Bauelemente, in diesem Beispiel einer Diode 1 und eines Kondensators 2, Kontakthügel 6 aufgebracht. Die Anschlussflächen 4 und 5 liegen auf der Halbleitersubstratoberfläche 7.As in 3 are shown on the connection surfaces 4 and 5 after the functional test of the electronic components, in this example a diode 1 and a capacitor 2 , Contact hill 6 applied. The connection areas 4 and 5 lie on the semiconductor substrate surface 7 ,

In 4 sind die mit Kontakthügeln 6 versehenen Anschlussflächen 4 und 5 über eine Kontaktinsel 8 auf einem Gehäuse 9 miteinander galvanisch verbunden. Das Halbleitersubstrat 3 ist dabei auf den Kopf gestellt.In 4 are those with contact bumps 6 provided connection surfaces 4 and 5 via a contact island 8th on a case 9 galvanically connected to each other. The semiconductor substrate 3 is turned upside down.

In 5 ist eine alternative Technik einer galvanischen Verbindung der Anschlussflächen 4 und 5 auf einem Halbleitersubstrat 3 gezeigt. Dabei wird die schmale Lücke 12 zwischen der Anschlussfläche 4 und der Anschlussfläche 5 mit einem Drahtende 10 eines Drahtes 11 überbrückt.In 5 is an alternative technique of galvanic connection of the connection surfaces 4 and 5 on a semiconductor substrate 3 shown. This will narrow the gap 12 between the pad 4 and the pad 5 with one wire end 10 of a wire 11 bridged.

11
Diodediode
22
Kondensatorcapacitor
33
HalbleitersubstratSemiconductor substrate
44
Anschlussflächeterminal area
55
Anschlussflächeterminal area
66
Kontakthügelbump
77
HalbleitersubstratoberflächeSemiconductor substrate surface
88th
KontaktinselContact island
99
Gehäusecasing
1010
Drahtendewire end
1111
Drahtwire
1212
Lückegap

Claims (14)

Integrierte Halbleiterschaltung bestehend aus einer Vielzahl von elektronischen Bauelementen in einem Halbleitersubstrat (3) , dadurch gekennzeichnet, dass a) zumindest zwei elektronische Bauelemente in dem Halbleitersubstrat (3) galvanisch getrennt sind und b) diese zumindest zwei elektronischen Bauelemente auf der Halbleitersubstratoberfläche (7) jeweils mindestens eine Anschlussfläche (4, 5) zur Ausführung einer Funktionsprüfung haben.Integrated semiconductor circuit consisting of a large number of electronic components in a semiconductor substrate ( 3 ), characterized in that a) at least two electronic components in the semiconductor substrate ( 3 ) are electrically isolated and b) these at least two electronic components on the semiconductor substrate surface ( 7 ) at least one connection surface ( 4 . 5 ) to carry out a functional test. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Anschlussflächen (4, 5) von benachbarten elektronischen Bauelementen einen Abstand von weniger als 100 μm haben.Integrated semiconductor circuit according to Claim 1, characterized in that the connection surfaces ( 4 . 5 ) have a distance of less than 100 μm from neighboring electronic components. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die integrierte Halbleiterschaltung ein Gehäuse (9) hat.Integrated semiconductor circuit according to Claim 1 or 2, characterized in that the integrated semiconductor circuit has a housing ( 9 ) Has. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, dass das Gehäuse (9) mindestens eine Kontaktinsel (8) hat.Integrated semiconductor circuit according to Claim 3, characterized in that the housing ( 9 ) at least one contact island ( 8th ) Has. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Kontaktinsel (8) eine Fläche aufweist, die zumindest der Summe von der Fläche zweier benachbarter Anschlussflächen (4, 5) plus der Lücke (1) zwischen den zwei benachbarten Anschlussflächen (4, 5) entspricht.Integrated semiconductor circuit according to Claim 4, characterized in that the contact island ( 8th ) has an area which is at least the sum of the area of two adjacent connection areas ( 4 . 5 ) plus the gap ( 1 ) between the two adjacent connection surfaces ( 4 . 5 ) corresponds. Integrierte Halbleiterschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Kontaktinsel (8) mindestens zwei Anschlussflächen (4, 5) gegenüber liegen.Integrated semiconductor circuit according to Claim 4 or 5, characterized in that the contact island ( 8th ) at least two connection surfaces ( 4 . 5 ) are opposite. Integrierte Halbleiterschaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die Kontaktinsel (8) mit den Anschlussflächen (4, 5) galvanisch verbunden ist.Integrated semiconductor circuit according to one of Claims 4 to 6, characterized in that the contact island ( 8th ) with the connection surfaces ( 4 . 5 ) is galvanically connected. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, dass benachbarte Anschlussflächen (4, 5) durch ein Drahtende (10) miteinander galvanisch verbunden sind.Integrated semiconductor circuit according to Claim 1, characterized in that adjacent connection areas ( 4 . 5 ) through a wire end ( 10 ) are galvanically connected to each other. Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit folgenden Schritten: a) Bereitstellen von mindestens zwei galvanisch getrennten elektronischen Bauelementen mit jeweils mindestens einer Anschlussfläche (4, 5) auf einem Halbleitersubstrat (3), sowie b) Ausführung einer Funktionsprüfung an den elektronischen Bauelementen,Method for producing an integrated semiconductor circuit with the following steps: a) providing at least two galvanically separated electronic components, each with at least one connection surface ( 4 . 5 ) on a semiconductor substrate ( 3 ), and b) performing a functional test on the electronic components, Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, dass nach der Funktionsprüfung ein Gehäuse (9) mit einer Kontaktinsel (8) bereitgestellt wird.Method for producing an integrated semiconductor circuit according to claim 9, characterized in that after the functional test, a housing ( 9 ) with a contact island ( 8th ) provided. Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die elektronischen Bauelemente nach deren Funktionsprüfung galvanisch verbunden werden.Method of manufacturing a semiconductor integrated circuit according to claim 9, characterized in that the electronic Components are galvanically connected after their functional test. Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass auf die Anschlussflächen (4, 5) Kontakthügel (6) aufgebracht werden.Method for producing an integrated semiconductor circuit according to one of Claims 9 to 11, characterized in that the connection surfaces ( 4 . 5 ) Contact hill ( 6 ) are applied. Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach Anspruch 10 und 11, dadurch gekennzeichnet, dass die galvanische Verbindung über die Kontaktinsel (8) hergestellt wird.Method for producing an integrated semiconductor circuit according to Claims 10 and 11, characterized in that the galvanic connection via the contact island ( 8th ) will be produced. Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, dass die galvanische Verbindung durch das Aufbringen eines Drahtendes (10) über mindestens zwei benachbarte Anschlussflächen (4, 5) hergestellt wird.A method of manufacturing an integrated semiconductor circuit according to claim 11, characterized in that the galvanic connection by the application of a wire end ( 10 ) via at least two adjacent connection surfaces ( 4 . 5 ) will be produced.
DE2002147528 2002-10-11 2002-10-11 Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing Ceased DE10247528A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002147528 DE10247528A1 (en) 2002-10-11 2002-10-11 Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002147528 DE10247528A1 (en) 2002-10-11 2002-10-11 Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing

Publications (1)

Publication Number Publication Date
DE10247528A1 true DE10247528A1 (en) 2004-01-08

Family

ID=29719558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002147528 Ceased DE10247528A1 (en) 2002-10-11 2002-10-11 Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing

Country Status (1)

Country Link
DE (1) DE10247528A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288626A (en) * 1995-04-19 1996-11-01 Canon Inc Ic and printed wiring board
WO2000030170A1 (en) * 1998-11-17 2000-05-25 Infineon Technologies Ag A semiconductor chip and a lead frame
US6262434B1 (en) * 1996-08-23 2001-07-17 California Micro Devices Corporation Integrated circuit structures and methods to facilitate accurate measurement of the IC devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288626A (en) * 1995-04-19 1996-11-01 Canon Inc Ic and printed wiring board
US6262434B1 (en) * 1996-08-23 2001-07-17 California Micro Devices Corporation Integrated circuit structures and methods to facilitate accurate measurement of the IC devices
WO2000030170A1 (en) * 1998-11-17 2000-05-25 Infineon Technologies Ag A semiconductor chip and a lead frame

Similar Documents

Publication Publication Date Title
DE10019838B4 (en) Multi-layer capacitor, wiring substrate therewith and use of such a multi-layer capacitor
DE69735318T2 (en) Flip-chip semiconductor with test structure and its production
EP0351581A1 (en) High-density integrated circuit and method for its production
DE10301512A1 (en) Reduced chip package and process for its manufacture
DE19548048C2 (en) Electronic component, in particular component working with surface acoustic waves (SAW component)
DE10249192A1 (en) Electronic component with integrated passive electronic component and method for its production
DE10352671A1 (en) power module
EP0152557B1 (en) Semiconductor component having metallic bump contacts and multi-layer wiring
DE3626151C2 (en)
DE102006062494A1 (en) Electric device with a carrier element with at least one special pad and a surface mounted device
DE60320299T2 (en) Integrated circuit with at least one contact bump
DE19743264C2 (en) Method for producing an emulation circuit arrangement and emulation circuit arrangement with two integrated circuits
DE10247528A1 (en) Integrated circuit arrangement, has electronic components in semiconductor substrate each provided with contact pad for functional testing
DE10229493B4 (en) Integrated semiconductor structure
DE10318589A1 (en) Printed circuit board assembly
WO1999004453A1 (en) Contact and method for producing a contact
DE10157008B4 (en) Semiconductor component with a semiconductor chip
DE102004023462B4 (en) Method for forming printed conductor structures on semiconductor components
DE10131940B4 (en) Semiconductor chip and method for forming contacts on a semiconductor device
DE19825608C1 (en) Integrated circuit
DE10347622B4 (en) Substrate with solder pad for making a solder joint
EP1424730B1 (en) Semiconductor device with contact pads and arrangement of such a semiconductor chip on a substrate
DE3607093A1 (en) ELECTRONIC COMPONENT
DE10114767B4 (en) Method for implementing integrated circuit and integrated circuit wiring options
DE10047897B4 (en) Electronic assembly with a mounting plate designed as a leadframe and SMD components mounted thereon

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection